KR100925454B1 - Liquid crystal device - Google Patents

Liquid crystal device Download PDF

Info

Publication number
KR100925454B1
KR100925454B1 KR1020020048058A KR20020048058A KR100925454B1 KR 100925454 B1 KR100925454 B1 KR 100925454B1 KR 1020020048058 A KR1020020048058 A KR 1020020048058A KR 20020048058 A KR20020048058 A KR 20020048058A KR 100925454 B1 KR100925454 B1 KR 100925454B1
Authority
KR
South Korea
Prior art keywords
pixel
pixels
red
blue
liquid crystal
Prior art date
Application number
KR1020020048058A
Other languages
Korean (ko)
Other versions
KR20040015908A (en
Inventor
노수귀
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020048058A priority Critical patent/KR100925454B1/en
Priority to PCT/KR2003/001474 priority patent/WO2004017129A1/en
Priority to AU2003250563A priority patent/AU2003250563A1/en
Priority to TW092121380A priority patent/TW200403510A/en
Priority to US10/640,479 priority patent/US6888604B2/en
Priority to CN03147027.0A priority patent/CN1495493B/en
Priority to TW092122357A priority patent/TWI323379B/en
Priority to JP2003293572A priority patent/JP4480365B2/en
Publication of KR20040015908A publication Critical patent/KR20040015908A/en
Priority to US11/089,127 priority patent/US20050162600A1/en
Priority to US11/565,285 priority patent/US20070091043A1/en
Application granted granted Critical
Publication of KR100925454B1 publication Critical patent/KR100925454B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52RGB geometrical arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것이다. The present invention relates to a liquid crystal display device.

본 발명에 따른 액정 표시 장치는, 행 방향으로는 청색, 적색, 녹색 화소가 순차적으로 배열되어 있으며, 열 방향으로는 상기 청색 및 녹색 화소는 교대로 배열되어 있고 상기 적색 화소는 동일하게 배열되어 있어, 서로 이웃하는 두 화소 행에서 이웃하는 상기 두 개의 적색 화소를 중심으로 이웃하는 상기 청색 및 녹색의 네 화소는 서로 마주하도록 배치되어 있다. In the liquid crystal display according to the present invention, blue, red, and green pixels are sequentially arranged in a row direction, and the blue and green pixels are alternately arranged in a column direction, and the red pixels are arranged in the same manner. In the two adjacent pixel rows, four neighboring blue and green pixels are disposed to face each other with respect to the two neighboring red pixels.

이러한 본 발명에 따르면, 특정 화소가 라인 형태로 나타나는 등의 시감 불량 특성이 개선되어, 액정 표시 장치의 화질 특성을 보다 향상시킬 수 있다. According to the present invention, poor visibility, such as the appearance of a specific pixel in the form of a line is improved, it is possible to further improve the image quality characteristics of the liquid crystal display device.

화소배열, LCD, 시감특성향상Pixel array, LCD, visibility improvement

Description

액정 표시 장치{liquid crystal device}Liquid crystal display device

도 1c는 본 발명의 제1 실시예에 따른 액정 표시 장치의 화소 배열 구조를 나타낸 도이다. 1C is a diagram illustrating a pixel array structure of a liquid crystal display according to a first exemplary embodiment of the present invention.

도 1b는 도 1a에 도시된 화소 배열 구조에서의 렌더링 구동예를 나타낸 예시도이다. FIG. 1B is an exemplary diagram illustrating a rendering driving example in the pixel array structure shown in FIG. 1A.

도 1c는 도 1b의 렌더링 구동시에 발생되는 시감 특성을 나타낸 예시도이다. FIG. 1C is an exemplary diagram illustrating the luminous characteristics generated during the rendering driving of FIG. 1B.

도 2a는 본 발명의 제2 실시예에 따른 액정 표시 장치의 화소 구조를 나타낸 도이다. 2A illustrates a pixel structure of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 2b는 도 2a에 도시된 하나의 화소 영역을 연속적으로 배열한 액정 패널 구조도이다. FIG. 2B is a structure diagram of a liquid crystal panel in which one pixel region illustrated in FIG. 2A is continuously arranged.

도 3은 본 발명의 제2 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 제1 구조를 도시한 도이다. 3 is a diagram illustrating a first structure of a thin film transistor substrate of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 4는 도 3에서 Ⅳ-Ⅳ' 선을 따라 잘라 도시한 액정 표시 장치용 박막 트랜지스터 기판의 단면도이다. 4 is a cross-sectional view of the TFT substrate for a liquid crystal display device taken along the line IV-IV ′ in FIG. 3.

도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 제2 구조를 도시한 도이다. 5 is a diagram illustrating a second structure of a thin film transistor substrate of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 6 및 도 7은 각각 도 5에 도시한 박막 트랜지스터 기판의 Ⅵ-Ⅵ' 선 및 Ⅶ-Ⅶ' 선에 대한 단면도이다.6 and 7 are cross-sectional views taken along the line VI-VI 'and VIII-VIII' of the thin film transistor substrate shown in FIG. 5, respectively.

도 8a는 본 발명의 제3 실시예에 따른 액정 표시 장치의 화소 구조를 나타낸 도이다. 8A illustrates a pixel structure of a liquid crystal display according to a third exemplary embodiment of the present invention.

도 8b는 도 8a에 도시된 하나의 화소 영역을 연속적으로 배열한 액정 패널 구조도이다. FIG. 8B is a structure diagram of a liquid crystal panel in which one pixel region illustrated in FIG. 8A is continuously arranged.

본 발명은 액정 표시 장치에 관한 것으로, 더욱 상세하게는 고해상도의 화상을 표시하기 위한 화소 배열 구조를 가지는 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having a pixel array structure for displaying a high resolution image.

액정 표시 장치는 일반적으로 전기장을 생성하는 전극을 가지고 있는 두 기판 사이에 액정 물질을 주입해 놓고 두 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between two substrates having an electrode generating an electric field, and applies an electric potential different from each other to form an electric field to change the arrangement of liquid crystal molecules, thereby transmitting light. It is a device that expresses the image by adjusting.

이러한 액정 표시 장치는 화소 전극과 적색, 녹색, 청색의 컬러 필터가 형성되어 있는 다수의 화소를 가지며, 배선을 통하여 인가되는 신호에 의하여 각 화소들이 구동되어 표시 동작이 이루어진다. 배선에는 주사 신호를 전달하는 주사 신호선 또는 게이트선, 화상 신호를 전달하는 화상 신호선 또는 데이터선이 있으며, 각 화소는 하나의 게이트선 및 하나의 데이터선과 연결되어 있는 박막 트랜지스터가 형성되어 있으며 이를 통하여 화소에 형성되어 있는 화소 전극에 전달되는 화상 신 호가 제어된다. The liquid crystal display includes a pixel electrode and a plurality of pixels in which red, green, and blue color filters are formed, and each pixel is driven by a signal applied through a wiring to perform a display operation. The wiring includes a scan signal line or a gate line for transmitting a scan signal, an image signal line or a data line for transferring an image signal, and each pixel includes a thin film transistor connected to one gate line and one data line. The image signal transmitted to the pixel electrode formed at the edge is controlled.

이때, 각각의 화소에 적색(R), 녹색(G), 청색(B)의 컬러 필터들을 다양하게 배열하여 다양한 컬러를 표시할 수 있으며, 배열 방법으로는 동일 색의 칼라 필터를 화소 열을 단위로 배열하는 스트라이프(stripe)형, 열 및 행 방향으로 적색(R), 녹색(G), 청색(B)의 칼라 필터를 순차적으로 배열하는 모자이크(mosaic)형, 열 방향으로 단위 화소들을 엇갈리도록 지그재그 형태로 배치하고 적색(R), 녹색(G), 청색(B)의 칼라 필터를 순차적으로 배열하는 델타(delta)형 등이 있다. 델타형의 경우에는 적색(R), 녹색(G), 청색(B)의 컬러 필터를 포함하는 세 개의 단위 화소를 하나의 도트(dot)로 화상을 표시할 때 화면 표시에서 원형이나 대각선을 표현하는데 있어 유리한 표현 능력을 가지고 있다.In this case, various colors may be displayed by arranging various color filters of red (R), green (G), and blue (B) in each pixel, and as an arrangement method, a color filter of the same color may be used as a unit of pixel columns. Stripe type arranged in a row, Mosaic type arranged in sequence of color filters of red (R), green (G), and blue (B) in the column and row directions, so as to cross unit pixels in the column direction. And a delta type in which the color filters of red (R), green (G), and blue (B) are arranged in a zigzag form and arranged sequentially. In the case of the delta type, when displaying an image of three unit pixels including red (R), green (G), and blue (B) color as one dot, the screen displays a circle or a diagonal line. It has the ability to express well.

그러나, 종래의 이러한 화소 배열 구보들은 해상도가 떨어질 뿐만 아니라 서로 다른 데이터 구동 집적 회로를 이용하여 각각의 단위 화소를 구동시켜야 하므로, 설계 비용이 증가되는 단점이 있다. However, these conventional pixel arrays are not only inferior in resolution, but also need to drive each unit pixel by using different data driving integrated circuits, which increases the design cost.

그러므로, 본 발명의 기술적 과제는 고해상도를 가지며 저가의 비용으로 설계가 가능한 화소 배열 구조를 가지는 액정 표시 장치를 제공하는데 있다. Therefore, the technical problem of the present invention is to provide a liquid crystal display device having a pixel array structure that can be designed with a high resolution and low cost.

또한, 본 발명의 기술적 과제는 시감 특성이 우수한 액정 표시 장치를 제공하는데 있다. Another object of the present invention is to provide a liquid crystal display device having excellent visibility characteristics.

이러한 기술적 과제를 달성하기 위한 본 발명의 하나의 특징에 따른 액정 표 시 장치는, 행 방향으로는 청색, 적색, 녹색 화소가 순차적으로 배열되어 있으며, 열 방향으로는 상기 청색 및 녹색 화소는 교대로 배열되어 있고 상기 적색 화소는 동일하게 배열되어 있어, 서로 이웃하는 두 화소 행에서 이웃하는 상기 두 개의 적색 화소를 중심으로 이웃하는 상기 청색 및 녹색의 네 화소는 서로 마주하도록 배치되어 있는 화소 배열; 상기 가로 방향으로 상기 화소 행에 대하여 각각 배치되어 있으며, 상기 화소에 주사 신호 또는 게이트 신호를 전달하는 게이트선; 세로 방향으로 상기 게이트선과 절연 교차하여 배치되어 있으며, 화상 또는 데이터 신호를 전달하며 상기 화소 열에 대하여 각각 배치되어 있는 데이터선; 행 및 열 방향으로 상기 화소에 각각 형성되어 있으며, 상기 데이터 신호가 전달되는 화소 전극; 및 행 및 열 방향으로 상기 화소에 각각 형성되어 있으며, 상기 게이트선에 연결되어 있는 게이트 전극, 상기 데이터선에 연결되어 있는 소스 전극 및 상기 화소 전극과 연결되어 있는 드레인 전극을 포함하는 박막 트랜지스터를 포함한다. In the liquid crystal display according to an aspect of the present invention for achieving the technical problem, blue, red, green pixels are sequentially arranged in a row direction, the blue and green pixels alternately in a column direction A pixel array arranged in such a manner that the red pixels are arranged in the same manner so that the four neighboring blue and green pixels are arranged to face each other with respect to the two neighboring red pixels in two neighboring pixel rows; A gate line disposed in the horizontal direction with respect to the pixel row and transferring a scan signal or a gate signal to the pixel; Data lines arranged to insulate and intersect the gate lines in a vertical direction, and to transfer an image or data signal and to be arranged with respect to the pixel columns; Pixel electrodes formed on the pixels in row and column directions, respectively, to which the data signals are transmitted; And thin film transistors formed in the pixels in row and column directions, respectively, and including a gate electrode connected to the gate line, a source electrode connected to the data line, and a drain electrode connected to the pixel electrode. do.

여기서, 상기 서로 이웃하는 두 화소 행에서 이웃하는 상기 두 개의 적색 화소는 채도가 서로 다르다. 특히, 상기 좌측에 청색 화소가 위치하고 우측에 녹색 화소가 위치되는 적색 화소의 채도가, 좌측에 녹색 화소가 위치하고 우측에 청색 화소가 위치되는 적색 화소의 채도보다 낮은 것이 바람직하다. Here, the two red pixels neighboring each other in the two adjacent pixel rows have different chromas. In particular, the saturation of the red pixel where the blue pixel is located on the left side and the green pixel is located on the right side is lower than that of the red pixel where the green pixel is located on the left side and the blue pixel is located on the right side.

이러한 특징을 가지는 본 발명의 액정 표시 장치는 렌더링 구동 기법으로 구동될 수 있다. The liquid crystal display of the present invention having such a feature may be driven by a rendering driving technique.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한 다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily practice the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

도 1a에 본 발명의 제1 실시예에 따른 액정 표시 장치의 화소 배열 구조가 도시되어 있으며, 도 1b에는 도 1a에 도시된 화소 배열 구조를 가지는 액정 표시 장치의 렌더링 구동시의 구동예가 도시되어 있으며, 도 1c에는 도 1b의 렌더링 구동시에 발생되는 시감 특성이 예시되어 있다. FIG. 1A illustrates a pixel array structure of a liquid crystal display device according to a first exemplary embodiment of the present invention, and FIG. 1B illustrates a driving example in rendering of a liquid crystal display device having the pixel array structure shown in FIG. 1A. In FIG. 1C, the visibility characteristics generated during the rendering driving of FIG. 1B are illustrated.

첨부한 도 1에 도시되어 있듯이, 본 발명의 제1 실시예에 따른 액정 표시 장치에는, 매트릭스 형태로 배열되어 있는 적색, 청색, 녹색의 칼라 필터용 화소(‥ R, B, G, ‥)들이 형성되어 있다. 이 때, 행 방향으로는 적색, 청색, 녹색의 화소(‥ R, B, G, ‥)들이 순차적으로 배열되어 있으며, 열 방향으로는 적색, 청색의 화소(‥ R, G, ‥)는 교대로 배치되어 있고 청색 화소(B)들은 동일하게 배열되어 있어, 서로 이웃하는 두 행에 대하여 청색 화소(B)를 중심으로 대각선 방향으로 적색 및 녹색 화소(R, G)는 각각 마주하도록 배치되어 있다. As shown in FIG. 1, in the liquid crystal display according to the first embodiment of the present invention, red, blue, and green color filter pixels ‥ R, B, G, ... are arranged in a matrix form. Formed. At this time, red, blue, and green pixels (... R, B, G, ...) are sequentially arranged in the row direction, and red, blue pixels (... R, G, ...) are alternately arranged in the column direction. The blue pixels B are arranged in the same manner, and the red and green pixels R and G are disposed to face each other in a diagonal direction with respect to the blue pixel B with respect to two adjacent rows. .

이러한 본 발명의 제1 실시예에 따른 화소 배열 구조에서는, 청색 화소는 두 개의 도트를 표시할 때 함께 공유되며, 서로 이웃하는 청색 화소는 하나의 데이터 구동 집적 회로에 의해 데이터 신호가 전달되고 서로 다른 게이트 구동 집적 회로에 의해 구동된다. 따라서, 이러한 화소 배열 구조를 이용하면 SVGA(Super Video Graphics Array )급의 표시 장치를 이용하여 UXGA(Ultra Extended Graphics Array)급의 해상도를 구현할 수 있으며, 저가의 게이트 구동 집적 회로의 수는 증가하지만 상대적으로 고가의 데이터 구동 집적 회로의 수를 줄일 수 있어 표시 장치의 설계 비용을 최소화할 수 있다. In the pixel array structure according to the first embodiment of the present invention, the blue pixels are shared together when displaying two dots, and the neighboring blue pixels are transmitted with a data signal by one data driving integrated circuit, and different from each other. Driven by a gate drive integrated circuit. Therefore, by using the pixel array structure, an Ultra Extended Graphics Array (UXGA) resolution can be realized using a Super Video Graphics Array (SVGA) display device. Therefore, the number of expensive data driver integrated circuits can be reduced, thereby minimizing the design cost of the display device.

한편, 종래의 일반적인 액정 표시 장치는 가법 혼색을 통해 색상을 구현하는 장치로서, 가법 혼색의 기본색인 적색, 녹색, 청색으로 화소를 구성한다. 각각의 적색, 녹색 및 청색 화소는 서로 가로 및 세로 길이가 동일하기 때문에, 연속 화소에 대하여 대칭적인 구조를 이룬다. On the other hand, the conventional liquid crystal display device is a device that implements the color through the additive mixing color, the pixel is composed of red, green, blue which is the primary color of the additive mixture. Each of the red, green, and blue pixels has the same horizontal and vertical lengths, and thus forms a symmetrical structure with respect to the continuous pixels.

그러나, 본 발명의 제1 실시예에 따른 화소 배열 구조에서는, 연속 화소에 대하여 비대칭이 되기 때문에, 사람의 시감에 거슬리게 된다. However, in the pixel arrangement structure according to the first embodiment of the present invention, since it is asymmetrical with respect to the continuous pixels, it is uncomfortable for human eyes.

동일열에 서로 이웃하게 배치되어 있는 두 개의 청색 화소와, 이를 중심으로 서로 마주보도록 적색 및 녹색 화소가 배치되어 있는 제1 실시예에 따른 액정 표시 장치에서, 데이터선의 감소로 인한 해상도 저하를 개선하기 위하여 도 1b에서와 같이, 렌더링 구동을 하며, 렌더링 구동시에 적색, 녹색 화소는 도트 형태로 구동되는 특성을 나타내는 반면에 청색 화소는 상대적으로 라인 형태로 구동되는 특성을 나타냄을 알 수 있다. 이에 따라 화소에 대한 대칭성 이 깨치고 그 결과 청색 화소가 라인 형태로 나타나는 시감 불량이 발생하게 된다. In the liquid crystal display according to the first exemplary embodiment in which two blue pixels disposed adjacent to each other in the same column and red and green pixels are disposed to face each other around the same column, in order to improve the resolution degradation due to the reduction of the data lines, As shown in FIG. 1B, the driving of the rendering is performed. In the driving of the rendering, the red and green pixels exhibit the characteristic of driving in the form of dots, while the blue pixels represent the characteristic of driving of the form of lines. As a result, the symmetry of the pixels is broken, and as a result, a luminous defect occurs in which the blue pixels appear in the form of lines.                     

특히, 라인성 시감 불량이 크게 나타나는 것은 렌더링을 위한 화소 배치에 그 원인이 있다. 구체적으로, 도 1c에 도시된 바와 같은 화소의 배치는 사람의 명암에 대한 공간적 주파수(spatial frequency)에 의거한 사이클 퍼 디그리(cycle per degree)의 정도가 높기 때문에, 도트 형태로 나타내는 적색 및 녹색의 혼색과, 청색 라인의 혼색이 동시에 구현되면, 적색과 녹색의 혼색인 황색(yellow)이 청색보다 명도가 높기 때문에, 도 1c에서와 같이, 보다 밝은 A 영역과 어두운 B 영역이 발생하게 된다. 즉, 밝음과 어두움이 연속적으로 나타나게 되어, 결국 표시되는 화상에서 밝고 어두운 불연속적인 띠가 나타나게 된다. 그 결과, 전체 영상에 대한 시감 특성이 저하되게 된다. Particularly, the large appearance of the linearity visual defect is caused by the pixel arrangement for rendering. Specifically, since the arrangement of pixels as shown in FIG. 1C has a high degree of cycle per degree based on a spatial frequency of a person's light and shade, the red and green colors in the form of dots When the mixed color and the mixed color of the blue line are implemented at the same time, since yellow, which is a mixed color of red and green, has a higher brightness than blue, as shown in FIG. 1C, a brighter A region and a darker B region are generated. That is, light and dark appear continuously, resulting in light and dark discontinuous bands in the displayed image. As a result, the viewing characteristics for the entire image are deteriorated.

또한, 첨부한 도 1a에서와 같이, 일반적인 액정 표시 장치의 화소 배열 구조와 동일하게 적색, 녹색, 및 청색 화소가 배치되어 있지만, 적색, 녹색 및 청색 화소가 이루는 도트의 형태가 정사각형이 아니라 직사각형의 구조가 되고, 이러한 구조에서 청색 화소가 장방향으로 길게 나타난다. 따라서, a, b의 화소 영역에서 적색 및 녹색 화소는 서로 대칭을 이루게 되어 혼합 색상으로 나타나지만 청색 화소는 막대 형상으로 선명하게 나타나게 된다. 즉, 혼색이 불완전한 대칭을 이루게 되어 시감 특성이 저하되게 된다. In addition, as shown in FIG. 1A, red, green, and blue pixels are arranged in the same manner as the pixel array structure of a general liquid crystal display, but the shape of the dots formed by the red, green, and blue pixels is not square but rectangular. Structure, in which blue pixels appear long in the longitudinal direction. Therefore, in the pixel areas of a and b, the red and green pixels are symmetrical to each other and appear as mixed colors, but the blue pixels are clearly displayed in a bar shape. In other words, mixed color becomes incomplete symmetry, and the visibility characteristics are deteriorated.

그러므로, 다음의 기술된 본 발명의 제2 실시예에서는 이러한 제1 실시예에 따른 화소 배열 구조에서 청색 화소에 의하여 발생되는 시감 특성 저하를 개선하기 위하여, 화소 배치를 적절하여 변경하였다. Therefore, in the second embodiment of the present invention described below, the pixel arrangement is appropriately changed in order to improve the luminous characteristic degradation caused by the blue pixels in the pixel arrangement structure according to the first embodiment.

도 2a에 본 발명의 제2 실시예에 따른 액정 표시 장치의 화소 구조가 예시되 어 있으며, 도 2b에 도 2a에 도시된 하나의 화소 영역을 연속적으로 배열한 액정 패널 구조가 도시되어 있다. 2A illustrates a pixel structure of a liquid crystal display according to a second exemplary embodiment of the present invention, and FIG. 2B illustrates a liquid crystal panel structure in which one pixel region illustrated in FIG. 2A is continuously arranged.

첨부한 도 2a 및 도 2b에 도시되어 있듯이, 본 발명의 제2 실시예에 따른 액정 표시 장치는, 서로 이웃하는 두 행에 대하여 적색 화소(R)가 동일열에 배치되어 있으며, 이러한 적색 화소(R)를 중심으로 대각선 방향으로 청색 및 녹색 화소(B, G)가 각각 마주하도록 배치되어 있다. As shown in FIG. 2A and FIG. 2B, in the liquid crystal display according to the second exemplary embodiment of the present invention, the red pixels R are arranged in the same column with respect to two adjacent rows, and the red pixels R are arranged in the same column. ) Are arranged so that the blue and green pixels B and G face each other in the diagonal direction.

이러한 화소 배열 구조가 액정 패널 전반에 걸쳐서 연속적으로 배치되며, 적색 화소(R)를 중심으로 청색 및 녹색 화소(B, G)가 대각선 방향으로 마주보도록 배치되어 있기 때문에, 적색 화소(R)가 라인형으로 형성되어 있어도 라인성 시감 불량이 거의 인식되지 않는다. Since the pixel array structure is continuously arranged throughout the liquid crystal panel, and the blue and green pixels B and G are disposed to face in a diagonal direction with respect to the red pixel R, the red pixel R is lined. Even if it is formed in a mold, line defects are hardly recognized.

보다 구체적으로 설명하면, 청색, 적색 및 녹색 화소가 이루는 도트의 형태가 정사각형이 아니라 직사각형의 구조가 되고, 이러한 구조에서 적색 화소가 장방향으로 길게 나타나지만, 서로 인접한 두 개의 화소행에서 동일열에 배치된 청색 및 녹색 화소는 서로 대칭을 이루게 되어 혼합 색상으로 나타난다. 그러나 청색 및 녹색 화소의 혼합 색상이 시안(cyan)이기 때문에 인접한 적색 화소의 색상과 대비하여 명암차이가 거의 나타나지 않는다. 즉, 종래에는 서로 인접한 두 개의 화소행에서 동일열에 배치된 적색 및 녹색 화소가 혼합 색상인 황색으로 나타나기 때문에, 라인 형태로 나타나는 청색 화소의 색상과 황색의 명암 대비가 크다. 따라서 명암 대비에 의하여 청색 화소가 막대형으로 나타나는 시감 특성이 불량하게 된다. More specifically, the dot formed by the blue, red, and green pixels has a rectangular structure instead of a square shape. In this structure, the red pixels appear long in the long direction, but are arranged in the same column in two adjacent pixel rows. The blue and green pixels are symmetric with each other and appear in mixed colors. However, since the mixed color of the blue and green pixels is cyan, the contrast difference hardly appears in comparison with the color of the adjacent red pixels. That is, conventionally, since red and green pixels arranged in the same column in two adjacent pixel rows appear as yellow, which is a mixed color, the contrast between the color of the blue pixel in the form of a line and the contrast of yellow is large. As a result, the visibility of the blue pixels in the form of bars due to the contrast is poor.

그러나, 본 발명의 제2 실시예에 따르면 위에 기술된 바와 같이, 인접한 청 색 및 녹색 화소의 혼합 색상인 시안과 적색의 명암 대비가 크지 않기 때문에, 적색 화소가 막대형으로 나타나는 시감 불량 특성이 감소된다. However, according to the second embodiment of the present invention, as described above, since the contrast between cyan and red, which are mixed colors of adjacent blue and green pixels, is not large, the poor visibility characteristic in which the red pixels appear as bars is reduced. do.

다음은, 위의 화소 배열 구조를 가지는 본 발명의 제2 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 제1 구조에 대하여 더욱 상세하게 설명하기로 한다.Next, the first structure of the thin film transistor substrate of the liquid crystal display according to the second exemplary embodiment of the present invention having the above pixel array structure will be described in more detail.

도 3은 위의 화소 배치를 가지는 본 발명의 제2 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 구체적인 화소 구조도이다. 도 4는 도 3에서 Ⅳ-Ⅳ'선을 따라 잘라 도시한 액정 표시 장치용 박막 트랜지스터 기판의 단면도이다. 3 is a detailed pixel structure diagram of a thin film transistor substrate of a liquid crystal display according to a second exemplary embodiment of the present invention having the pixel arrangement above. FIG. 4 is a cross-sectional view of the TFT substrate for a liquid crystal display device taken along the line IV-IV ′ in FIG. 3.

도 3에 보는 바와 같이, 본 발명의 제2 실시예에 따른 제1 구조의 박막 트랜지스터 기판에는 도 2a와 동일하게, 인접한 화소행의 동일열에 위치되는 적색 화소(R)를 중심으로 청색, 녹색의 네 화소(B, G)는 대각선 방향으로 끼리끼리 마주보도록 배치된다. As shown in FIG. 3, a thin film transistor substrate having a first structure according to a second embodiment of the present invention has a blue and green color with respect to red pixels R positioned in the same column of adjacent pixel rows, similar to FIG. 2A. Four pixels B and G are arranged to face each other in a diagonal direction.

이 때, 도 3에서 보는 바와 같이, 가로 방향으로는 주사 신호 또는 게이트 신호를 전달하는 게이트선(또는 주사 신호선, 121)이 화소의 행 방향으로 각각의 화소 행에 대하여 하나씩 형성되어 있으며, 세로 방향으로는 데이터 신호를 전달하며 게이트선(121)과 교차하여 단위 화소를 정의하는 데이터선(171)이 게이트선(121)과 절연되어 화소(‥ B, R, G, ‥) 열에 대하여 형성되어 있다. 여기서, 게이트선(121)과 데이터선(171)이 교차하는 부분에는 게이트선(121)과 연결되어 있는 게이트 전극(123)과 데이터선(171)과 연결되어 있는 소스 전극(173) 및 게이트 전극(123)에 대하여 소스 전극(173)과 맞은편에 형성되어 있는 드레인 전극(175) 및 반도체층(150)을 포함하는 박막 트랜지스터가 형성되어 있으며, 각각의 화소에는 박막 트랜지스터를 통하여 게이트선(121) 및 데이터선(171)과 전기적으로 연결되어 있는 화소 전극(190)이 형성되어 있다. In this case, as shown in FIG. 3, a gate line (or a scan signal line 121) for transmitting a scan signal or a gate signal is formed in the horizontal direction, one for each pixel row in the pixel row direction, and the vertical direction. The data line 171, which transmits a data signal and crosses the gate line 121 and defines a unit pixel, is insulated from the gate line 121 and is formed in a column of pixels (B, R, G, ...). . Here, the gate electrode 123 connected to the gate line 121, the source electrode 173 connected to the data line 171, and the gate electrode at a portion where the gate line 121 and the data line 171 cross each other. A thin film transistor including a drain electrode 175 and a semiconductor layer 150 formed opposite to the source electrode 173 with respect to 123 is formed. Each pixel includes a gate line 121 through a thin film transistor. ) And a pixel electrode 190 electrically connected to the data line 171.

또한, 게이트선(121)과 동일한 층으로 화소 전극(190)과 중첩되어 유지 용량을 형성하는 유지 축전기용 도전체 패턴(177)이 형성되어 있으며, 유지 축전기용 도전체 패턴(177)은 게이트선(121) 상에 형성되어 있으며, 접촉 구멍(187)을 통하여 화소 전극(190)과 연결된다. 게이트선(121)에서 유지 축전기용 도전체 패턴(177)이 형성되어 있는 부분의 폭은 충분한 유지 용량을 확보하기 위하여 유지 축전기용 도전체 패턴(177)이 형성되어 있지 않은 부분의 폭보다 넓게 형성되어 있다. In addition, a conductive capacitor pattern 177 is formed on the same layer as the gate line 121 to overlap the pixel electrode 190 to form a storage capacitor, and the conductive capacitor pattern 177 is a gate line. It is formed on the 121, and is connected to the pixel electrode 190 through the contact hole 187. The width of the portion where the conductive capacitor conductor pattern 177 is formed in the gate line 121 is wider than the width of the portion where the conductive capacitor conductor pattern 177 is not formed in order to ensure sufficient holding capacity. It is.

또한, 데이터 배선은 드레인 전극(175)에 연결되어 있다. 또한, 화소 전극(190)과 데이터 배선을 연결하기 위한 보호막(180, 도 3 및 도 4 참조)의 접촉 구멍(187)은 유지 축전기용 도전체 패턴(177)의 상부에 형성되어 있으며, 각각의 데이터선(171) 끝에는 외부로부터 영상 신호를 전달받아 데이터선(171)으로 전달하기 위한 데이터 패드(179)가 각각 연결되어 있다. 이러한 구조에서 각 화소열은 데이터선(171)에 연결되어 있는 데이터 패드를 통하여 각각 화상 신호를 전달받는다.The data line is also connected to the drain electrode 175. In addition, a contact hole 187 of the passivation layer 180 (see FIGS. 3 and 4) for connecting the pixel electrode 190 and the data line is formed on the conductive pattern 177 for the storage capacitor. At the ends of the data line 171, data pads 179 for receiving an image signal from the outside and transmitting the image signal to the data line 171 are connected. In this structure, each pixel column receives an image signal through a data pad connected to the data line 171.

보다 구체적으로 설명하면, 절연 기판(100) 위에 게이트 배선이 형성되어 있다. 게이트 배선은 화소의 행 방향으로 각각의 화소 행에 대하여 하나씩 형성되어 있는 게이트선(121), 게이트선(121)의 끝에 연결되어 있어 외부로부터의 게이트 신 호를 인가받아 게이트선으로 전달하는 게이트 패드(125) 및 게이트선(121)에 연결되어 있는 박막 트랜지스터의 게이트 전극(123)을 포함한다. 여기서, 게이트 배선은 테이퍼각을 가지며, 예를 들어 테이퍼각은 30°∼90°일 수 있다. In more detail, the gate wiring is formed on the insulating substrate 100. The gate line is connected to the gate line 121 and the gate line 121 formed at each pixel row in the row direction of the pixel, and the gate pad receives the gate signal from the outside and transfers the gate signal to the gate line. And a gate electrode 123 of the thin film transistor connected to the 125 and the gate line 121. Here, the gate wiring has a taper angle, for example, the taper angle may be 30 ° to 90 °.

기판(100) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 게이트 배선을 덮고 있다.On the substrate 100, a gate insulating layer 140 made of silicon nitride (SiN x ) covers the gate wiring.

게이트 전극(123)의 게이트 절연막(140) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(150)이 섬 모양으로 형성되어 있으며, 반도체층(150)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(160)이 각각 형성되어 있다. 이와는 달리, 반도체층(150)이 데이터선(171)의 모양을 따라 형성될 수도 있다.A semiconductor layer 150 made of a semiconductor such as amorphous silicon is formed in an island shape on the gate insulating layer 140 of the gate electrode 123, and silicide or n-type impurities are doped at a high concentration on the semiconductor layer 150. Resistive contact layers 160 made of a material such as n + hydrogenated amorphous silicon are formed, respectively. Alternatively, the semiconductor layer 150 may be formed along the shape of the data line 171.

저항성 접촉층(160) 및 게이트 절연막(140) 위에는 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(121)과 교차하여 화소를 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(160)의 상부까지 연장되어 있는 소스 전극(173), 데이터선(171)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(179), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대쪽 저항성 접촉층(160) 상부에 형성되어 있는 드레인 전극(175)을 포함한다.The data line is formed on the ohmic contact layer 160 and the gate insulating layer 140. The data wires are formed in the vertical direction and intersect the gate lines 121 to define pixels, and the source lines 173 branching from the data lines 171 and the data lines 171 and extending to the upper portion of the ohmic contact layer 160. ), Which is connected to one end of the data line 171 and is separated from the data pad 179 and the source electrode 173 for receiving an image signal from the outside, and is opposite to the source electrode 173 with respect to the gate electrode 123. The drain electrode 175 is formed on the ohmic contact layer 160.

데이터 배선 및 이들이 가리지 않는 반도체층(150) 상부에는 보호막(180)이 형성되어 있다. 보호막(180)에는 드레인 전극(175) 및 데이터 패드(179)를 각각 드 러내는 접촉 구멍(185, 189)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트 패드(125)를 드러내는 접촉 구멍(182)이 형성되어 있다. 보호막(180)은 SiNX 단일막 또는 유기막으로 이루어질 수 있으며, 또한 유기막/SiNX로 이루어질 수도 있다. The passivation layer 180 is formed on the data line and the semiconductor layer 150 that does not cover the data line. In the passivation layer 180, contact holes 185 and 189 are formed to expose the drain electrode 175 and the data pad 179, respectively, and contact holes exposing the gate pad 125 together with the gate insulating layer 140. 182 is formed. The passivation layer 180 may be formed of a SiNX single layer or an organic layer, and may also be formed of an organic layer / SiNX.

보호막(180) 위에는 접촉 구멍(185)을 통하여 드레인 전극(175)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(190)이 형성되어 있다. 또한, 보호막(180) 위에는 접촉 구멍(182, 189)을 통하여 각각 게이트 패드(125) 및 데이터 패드(179)와 연결되어 있는 보조 게이트 패드(95) 및 보조 데이터 패드(97)가 형성되어 있다.On the passivation layer 180, a pixel electrode 190 electrically connected to the drain electrode 175 through the contact hole 185 and positioned in the pixel is formed. In addition, an auxiliary gate pad 95 and an auxiliary data pad 97 connected to the gate pad 125 and the data pad 179 are formed on the passivation layer 180 through the contact holes 182 and 189, respectively.

여기서, 화소 전극(190)은 도 3 및 도 4에서 보는 바와 같이, 게이트선(121)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(121, 125, 123)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다. 3 and 4, the pixel electrode 190 overlaps the gate line 121 to form a storage capacitor. When the storage capacitor is insufficient, the pixel electrode 190 is disposed on the same layer as the gate lines 121, 125, and 123. It is also possible to add a storage capacitor wiring.

이러한 제1 구조로 이루어지는 본 발명의 제2 실시예에 따른 액정 표시 장치에서는, 인접한 화소행의 동일열에 위치되는 두 개의 적색 화소(R)를 중심으로 양측에 인접하여 형성된 4개의 청색 및 녹색 화소를 하나의 화소 영역 즉, 도트(

Figure 112002026221694-pat00001
)로 표시된다. 또한, 본 발명의 제2 실시예에 따른 액정 표시 장치는 도 1b에서와 같은 형태로 렌더링 구동될 수도 있다. In the liquid crystal display according to the second exemplary embodiment of the present invention having the first structure, four blue and green pixels are formed adjacent to both sides of two red pixels R positioned in the same column of adjacent pixel rows. One pixel area, or dot (
Figure 112002026221694-pat00001
Is indicated by). In addition, the liquid crystal display according to the second exemplary embodiment of the present invention may be driven to render in the form as shown in FIG. 1B.

한편, 본 발명의 제2 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판은 도 3 및 도 4에 도시된 구조와는 다른 구조로 형성될 수도 있다. Meanwhile, the thin film transistor substrate of the liquid crystal display according to the second exemplary embodiment of the present invention may have a structure different from that shown in FIGS. 3 and 4.                     

도 5에 본 발명의 제2 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 제2 구조가 도시되어 있으며, 도 6 및 도 7은 각각 도 5에 도시한 박막 트랜지스터 기판의 Ⅵ-Ⅵ' 선 및 Ⅶ-Ⅶ' 선에 대한 단면도이다.FIG. 5 illustrates a second structure of the thin film transistor substrate of the liquid crystal display according to the second exemplary embodiment of the present invention, and FIGS. 6 and 7 respectively show lines VI-VI 'of the thin film transistor substrate shown in FIG. Sectional drawing of the Ⅶ-Ⅶ 'line.

첨부한 도 5에 도시되어 있듯이, 본 발명의 제2 실시예에 따른 액정 표시 장치의 제2 구조의 박막 트랜지스터 기판은 위의 제1 구조와는 달리, 박막 트랜지스터 기판을 구성하는 반도체층이 데이터선과 동일한 패턴으로 이루어진다. As shown in FIG. 5, the thin film transistor substrate of the second structure of the liquid crystal display according to the second exemplary embodiment of the present invention is different from the first structure in that the semiconductor layer constituting the thin film transistor substrate is separated from the data line. Made of the same pattern.

구체적으로, 절연 기판(100) 위의 제1 구조와 동일하게, 게이트선(121), 게이트 패드(125) 및 게이트 전극(123)을 포함하는 게이트 배선이 형성되어 있다. 그러나 제1 구조와는 달리, 기판(100) 위에 게이트선(121)과 평행하게 유지 전극선(131)이 형성되어 있다. 유지 전극선(131)은 후술할 화소 전극(190)과 연결된 유지 축전기용 도전체 패턴(177)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다. 유지 전극선(131)에는 상부 기판의 공통 전극과 동일한 전압이 인가되는 것이 보통이다.Specifically, the gate wiring including the gate line 121, the gate pad 125, and the gate electrode 123 is formed similarly to the first structure on the insulating substrate 100. However, unlike the first structure, the storage electrode line 131 is formed on the substrate 100 in parallel with the gate line 121. The storage electrode line 131 overlaps the conductive capacitor conductor 177 connected to the pixel electrode 190, which will be described later, to form a storage capacitor, which improves the charge retention capability of the pixel. The pixel electrode 190 and the gate line, which will be described later, If the holding capacity generated by the overlap of 121 is sufficient, it may not be formed. The same voltage as that of the common electrode of the upper substrate is usually applied to the storage electrode line 131.

게이트 배선(121, 125, 123) 및 유지 전극선(131) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 수소화 비정질 규소 따위의 반도체로 이루어진 반도체 패턴(152, 157)이 형성되어 있으며, 반도체 패턴(152, 157) 위에는 저항성 접촉층(ohmic contact layer) 패턴이 형성되어 있다. 여기서, 게이트 배선은 테이퍼각을 가지며, 예를 들어 테이퍼각은 30°∼90°일 수 있다. The gate insulating layer 140 is formed on the gate lines 121, 125, and 123 and the storage electrode line 131. Semiconductor patterns 152 and 157 formed of a semiconductor such as hydrogenated amorphous silicon are formed on the gate insulating layer 140, and ohmic contact layer patterns are formed on the semiconductor patterns 152 and 157. Here, the gate wiring has a taper angle, for example, the taper angle may be 30 ° to 90 °.                     

저항성 접촉층 패턴(163, 165, 167) 위에는 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(171), 데이터선(171)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(179), 그리고 데이터선(171)의 분지인 박막 트랜지스터의 소스 전극(173)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(171, 179, 173)와 분리되어 있으며 게이트 전극(123) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(173)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(175)과 유지 전극선(131) 위에 위치하고 있는 유지 축전기용 도전체 패턴(177)도 포함한다. 유지 전극선(131)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(177) 또한 형성하지 않는다.Data wirings are formed on the ohmic contact layer patterns 163, 165, and 167. The data line is a thin film transistor which is a branch of the data line 171 formed in the vertical direction, the data pad 179 connected to one end of the data line 171 to receive an image signal from the outside, and the data line 171. And a data line portion of the source electrode 173 of the source electrode 173, and separated from the data line portions 171, 179, and 173 of the source electrode 173 with respect to the gate electrode 123 or the channel portion C of the thin film transistor. Also included is a conductive capacitor pattern 177 for the storage capacitor located on the drain electrode 175 and the storage electrode line 131 of the thin film transistor positioned on the opposite side. When the storage electrode line 131 is not formed, the conductive capacitor pattern 177 for the storage capacitor is also not formed.

저항성 접촉층 패턴(163, 165, 167)은 그 하부의 반도체 패턴(152, 157)과 그 상부의 데이터 배선의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선과 완전히 동일한 형태를 가진다. 즉, 데이터선부 접촉층 패턴(163)은 데이터선부(171, 179, 173)와 동일하고, 드레인 전극용 중간층 패턴(165)은 드레인 전극(175)과 동일하며, 유지 축전기용 중간층 패턴(167)은 유지 축전기용 도전체 패턴(177)과 동일하다.The ohmic contact layer patterns 163, 165, and 167 lower the contact resistance between the semiconductor patterns 152 and 157 below and the data wires thereon, and have the same shape as the data wires. That is, the data line contact layer pattern 163 is the same as the data line portions 171, 179, and 173, and the intermediate layer pattern 165 for the drain electrode is the same as the drain electrode 175, and the intermediate layer pattern 167 for the storage capacitor is provided. Is the same as the conductor pattern 177 for the storage capacitor.

한편, 반도체 패턴(152, 157)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선 및 저항성 접촉층 패턴(163, 165, 167)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(157)과 유지 축전기용 도전체 패턴(177) 및 유지 축전기용 접촉층 패턴(167)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(152)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(171, 179, 173), 특히 소스 전극(173)과 드레인 전극(175)이 분리되어 있고 데이터선부 접촉층 패턴(163)과 드레인 전극용 접촉층 패턴(165)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(152)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.The semiconductor patterns 152 and 157 have the same shapes as the data wirings and the ohmic contact layer patterns 163, 165 and 167 except for the channel portion C of the thin film transistor. Specifically, the semiconductor capacitor pattern 157 for the storage capacitor, the conductor pattern 177 for the storage capacitor, and the contact layer pattern 167 for the storage capacitor have the same shape, but the semiconductor pattern 152 for the thin film transistor has data wiring and contact. Slightly different from the rest of the layer pattern. That is, in the channel portion C of the thin film transistor, the data line portions 171, 179, and 173, in particular, the source electrode 173 and the drain electrode 175 are separated, and the data line portion contact layer pattern 163 and the drain electrode contact. Although the layer pattern 165 is also separated, the semiconductor pattern 152 for thin film transistors is connected to each other without disconnection, thereby creating a channel of the thin film transistor.

데이터 배선 위에는 보호막(180)이 형성되어 있다. 따라서, 두께가 얇아도 기생 용량 문제가 발생하지 않는다. 보호막(180)은 드레인 전극(175), 데이터 패드(177) 및 유지 축전기용 도전체 패턴(177)을 드러내는 접촉구멍(181, 189, 187)을 가지고 있으며, 또한 게이트 절연막(140)과 함께 게이트 패드(125)를 드러내는 접촉 구멍(182)을 가지고 있다. 보호막(180)은 SiNX 단일막 또는 유기막으로 이루어질 수 있으며, 또한 유기막/SiNX로 이루어질 수도 있다. The passivation layer 180 is formed on the data line. Therefore, even a thin thickness does not cause a parasitic capacity problem. The passivation layer 180 has contact holes 181, 189, and 187 exposing the drain electrode 175, the data pad 177, and the conductive pattern 177 for the storage capacitor, and the gate together with the gate insulating layer 140. It has a contact hole 182 that exposes the pad 125. The passivation layer 180 may be formed of a SiNX single layer or an organic layer, and may also be formed of an organic layer / SiNX.

보호막(180) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 ITO 도는 IZO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(181)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(190)은 접촉 구멍(187)을 통하여 유지 축전기용 도전체 패턴(177)과도 연결되어 도전체 패턴(177)으로 화상 신호를 전달한다. 한편, 게이트 패드(125) 및 데이터 패드(179) 위에는 접촉 구멍(182, 189)을 통하여 각각 이들과 연결되는 보조 게 이트 패드(95) 및 보조 데이터 패드(97)가 형성되어 있으며, 이들은 게이트 및 데이터 패드(125, 179)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.A pixel electrode 190 is formed on the passivation layer 180 to receive an image signal from the thin film transistor and generate an electric field together with the electrode of the upper plate. The pixel electrode 190 is made of a transparent conductive material such as ITO or indium tin oxide (IZO), and is physically and electrically connected to the drain electrode 175 through the contact hole 181 to receive an image signal. The pixel electrode 190 also overlaps the neighboring gate line 121 and the data line 171 to increase the aperture ratio, but may not overlap. In addition, the pixel electrode 190 is also connected to the storage capacitor conductor pattern 177 through the contact hole 187 to transmit an image signal to the conductor pattern 177. On the other hand, an auxiliary gate pad 95 and an auxiliary data pad 97 connected to the gate pad 125 and the data pad 179 through the contact holes 182 and 189, respectively, are formed. It is not essential to serve to protect the pads and to improve adhesion between the data pads 125 and 179 and the external circuit device, and their application is optional.

다음에는 본 발명의 제3 실시예에 대하여 설명한다. Next, a third embodiment of the present invention will be described.

본 발명의 제3 실시예에서는 종래 화소 배열 구조에서 VESA 규정에 의한 해상도 설정과, 가로/세로비 적용시 픽셀 배치에 대한 화소 사이즈의 비대칭으로 인하여 라인성 시감 불량이 발생되는 것을 개선하기 위하여, 적색 화소의 채도를 서로 다르게 한다. In the third embodiment of the present invention, in order to improve the generation of line-vision defects due to the resolution setting according to the VESA regulation and the asymmetry of the pixel size with respect to the pixel arrangement in the horizontal / vertical ratio application in the conventional pixel array structure, red color is improved. The saturation of the pixels is made different.

도 8a에 본 발명의 제3 실시예에 따른 액정 표시 장치의 화소 구조가 예시되어 있으며, 도 8b에 도 8a에 도시된 하나의 화소 영역을 확대하여 표시한 도이다.8A illustrates a pixel structure of a liquid crystal display according to a third exemplary embodiment of the present invention, and FIG. 8B is an enlarged view of one pixel area illustrated in FIG. 8A.

첨부한 도 8a 및 도 8b에 도시되어 있듯이, 본 발명의 제3 실시예에 따른 액정 표시 장치는, 위의 제2 실시예와 같이, 서로 이웃하는 두 행에 대하여 적색 화소(R)가 동일열에 배치되어 있고, 이러한 적색 화소(R)를 중심으로 대각선 방향으로 청색 및 녹색 화소(B, G)가 각각 마주하도록 배치되어 있으며, 제2 실시예와는 달리, 두 행에 인접하게 배치된 적색 화소(R)가 각각 서로 다른 채도를 가진다. As shown in FIGS. 8A and 8B, in the liquid crystal display according to the third embodiment of the present invention, the red pixels R are arranged in the same column for two adjacent rows as in the second embodiment. And red and blue pixels B and G are arranged to face each other in a diagonal direction with respect to the red pixel R, and unlike the second embodiment, red pixels are arranged adjacent to two rows. (R) has different saturation.

보다 구체적으로, 좌측에 청색 화소(B)가 위치하고 우측에 녹색 화소(G)가 위치되는 적색 화소(R)의 채도를, 좌측에 녹색 화소(G)가 위치하고 우측에 청색 화소(B)가 위치되는 적색 화소(R)의 채도를 낮게 한다. 그 결과, 어두운 청색 화소에 인접하여 채도가 낮으면서 명도가 높은 적색 화소가 배치되고, 밝은 녹색 화소에 인접하여 채도가 높으면서 명도가 낮은 적색 화소가 배치되어, 인접한 두 개의 화 소행에서의 상하 화소간의 밝기 변화 및 좌우 화소간의 밝기 변화가 최소가 됨으로써, 밝고 어두운 영역의 대비에 의하여 어두운 영역이 띠 형상으로 나타나게 되는 시감 불량이 감소된다. More specifically, the saturation of the red pixel R where the blue pixel B is positioned on the left side and the green pixel G is positioned on the right side, the green pixel G is positioned on the left side, and the blue pixel B is positioned on the right side. The saturation of the red pixel R becomes low. As a result, red pixels with low saturation and high brightness are disposed adjacent to the dark blue pixels, and red pixels with high saturation and low brightness are disposed adjacent to the light green pixels and between the upper and lower pixels in two adjacent pixel rows. By minimizing the brightness change and the brightness change between the left and right pixels, the visual defects in which the dark areas appear as bands due to the contrast of the bright and dark areas are reduced.

이러한 화소 배치를 가지는 본 발명의 제3 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 구조는 당업자라면 위에 기술된 화소 배치와, 위의 제2 실시예에 기술된 구조(제1 및 제2 구조) 및 단면으로부터 용이하게 고안할 수 있으므로, 상세한 설명은 생략한다. The structure of the thin film transistor substrate of the liquid crystal display according to the third exemplary embodiment of the present invention having such a pixel arrangement may include those of the pixel arrangement described above and those described in the second embodiment (first and second structures). ) And can be easily devised from the cross section, so detailed description is omitted.

한편, 채도가 서로 다른 적색 화소를 구성하기 위해서, 액정 표시 장치 제조 공정 중 포토 레지스터 공정에서, 적색 화소 패턴 형성시에 첨가되는 색원료의 양을 조절하여 채도가 서로 다른 적색 화소를 구현할 수 있다. 이외에도, 채도가 서로 다른 적색 화소를 형성하기 위하여 다른 방법이 사용될 수 있다. Meanwhile, in order to configure red pixels having different saturation, in the photoresist process of the liquid crystal display manufacturing process, red pixels having different saturation may be implemented by adjusting the amount of color material added when the red pixel pattern is formed. In addition, other methods may be used to form red pixels having different saturation.

본 발명은 다음의 기술되는 청구 범위를 벗어나지 않는 범위 내에서 다양한 변경 및 실시가 가능하다. 예컨데, 위의 실시예에 따른 액정 표시 장치의 게이트선, 데이터선, 유지 전극선 등은 이중층으로 형성될 수 있다 .The invention is susceptible to various modifications and implementations without departing from the scope of the following claims. For example, the gate line, the data line, the storage electrode line, etc. of the liquid crystal display according to the above embodiment may be formed as a double layer.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서와 같이 본 발명에 따르면, 종래 화소 배열 구조에서는 VESA 규정 에 의한 해상도 설정과, 가로/세로비 적용시 픽셀 배치에 대한 화소 사이즈의 비대칭으로 인하여 라인성 시감 불량이 발생되는 것을 개선할 수 있다. As described above, according to the present invention, in the conventional pixel array structure, it is possible to improve the occurrence of line-looking defects due to the resolution setting according to the VESA regulation and the asymmetry of the pixel size with respect to the pixel arrangement in the horizontal / vertical ratio application. .

따라서, 고해상도의 표현 능력을 가지는 화소 배열 구조를 가지는 액정 표시 장치를 제공할 수 있다.
Accordingly, a liquid crystal display device having a pixel array structure having a high resolution display capability can be provided.

Claims (6)

행 방향으로는 청색, 적색, 녹색 화소가 순차적으로 배열되어 있으며, 열 방향으로는 상기 청색 및 녹색 화소는 교대로 배열되어 있고 상기 적색 화소는 동일하게 배열되어 있어, 서로 이웃하는 두 화소 행에서 이웃하는 상기 두 개의 적색 화소를 중심으로 이웃하는 상기 청색 및 녹색의 네 화소는 서로 마주하도록 배치되어 있는 화소 배열;In the row direction, blue, red, and green pixels are sequentially arranged, and in the column direction, the blue and green pixels are alternately arranged, and the red pixels are arranged in the same manner, so that the neighboring rows of two pixels are adjacent to each other. A pixel array in which the four neighboring blue and green pixels are arranged to face each other with respect to the two red pixels; 상기 가로 방향으로 상기 화소 행에 대하여 각각 배치되어 있으며, 상기 화소에 주사 신호 또는 게이트 신호를 전달하는 게이트선;A gate line disposed in the horizontal direction with respect to the pixel row and transferring a scan signal or a gate signal to the pixel; 세로 방향으로 상기 게이트선과 절연 교차하여 배치되어 있으며, 화상 또는 데이터 신호를 전달하며 상기 화소 열에 대하여 각각 배치되어 있는 데이터선;Data lines arranged to insulate and intersect the gate lines in a vertical direction, and to transfer an image or data signal and to be arranged with respect to the pixel columns; 행 및 열 방향으로 상기 화소에 각각 형성되어 있으며, 상기 데이터 신호가 전달되는 화소 전극; 및Pixel electrodes formed on the pixels in row and column directions, respectively, to which the data signals are transmitted; And 행 및 열 방향으로 상기 화소에 각각 형성되어 있으며, 상기 게이트선에 연결되어 있는 게이트 전극, 상기 데이터선에 연결되어 있는 소스 전극 및 상기 화소 전극과 연결되어 있는 드레인 전극을 포함하는 박막 트랜지스터Thin-film transistors formed in the pixels in row and column directions, respectively, and including a gate electrode connected to the gate line, a source electrode connected to the data line, and a drain electrode connected to the pixel electrode 를 포함하고,Including, 상기 서로 이웃하는 두 화소 행에서 이웃하는 상기 두 개의 적색 화소는 채도가 서로 다른 액정 표시 장치.The two red pixels neighboring each other in the two adjacent pixel rows have different chromas. 삭제delete 제1항에서, In claim 1, 좌측에 청색 화소가 위치하고 우측에 녹색 화소가 위치되는 적색 화소의 채도가, 좌측에 녹색 화소가 위치하고 우측에 청색 화소가 위치되는 적색 화소의 채도보다 낮은 액정 표시 장치.A liquid crystal display device having a saturation of a red pixel in which a blue pixel is positioned on a left side and a green pixel is located on a right side, and a saturation of a red pixel in which a green pixel is positioned on a left side and a blue pixel is positioned on a right side. 제1항 또는 제3항 중 어느 한 항에서, The method of claim 1, wherein 상기 액정 표시 장치는 렌더링 구동 기법으로 구동하는 액정 표시 장치. The liquid crystal display device is driven by a rendering driving technique. 제1항 또는 제3항 중 어느 한 항에서, The method of claim 1, wherein 상기 화소 전극과 상기 게이트선 및 상기 데이터선 사이에 형성되어 있으며, 저유전율 절연 물질로 이루어진 보호막을 더 포함하며,A passivation layer formed between the pixel electrode, the gate line, and the data line, wherein the passivation layer is formed of a low dielectric insulating material; 상기 보호막은 상기 화소 전극과 상기 드레인 전극을 전기적으로 연결하기 위한 접촉 구멍을 가지는 액정 표시 장치.And the passivation layer has a contact hole for electrically connecting the pixel electrode and the drain electrode. 제1항 또는 제3항 중 어느 한 항에서, The method of claim 1, wherein 상기 데이터선에는 외부로부터 상기 데이터 신호를 전달받기 위한 데이터 패드가 각각 연결되어 있는 액정 표시 장치.And a data pad connected to the data line to receive the data signal from the outside.
KR1020020048058A 2002-08-14 2002-08-14 Liquid crystal device KR100925454B1 (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1020020048058A KR100925454B1 (en) 2002-08-14 2002-08-14 Liquid crystal device
PCT/KR2003/001474 WO2004017129A1 (en) 2002-08-14 2003-07-23 Pixel array for display device and liquid crystal display
AU2003250563A AU2003250563A1 (en) 2002-08-14 2003-07-23 Pixel array for display device and liquid crystal display
TW092121380A TW200403510A (en) 2002-08-14 2003-08-05 Pixel array for display device and liquid crystal display
US10/640,479 US6888604B2 (en) 2002-08-14 2003-08-12 Liquid crystal display
CN03147027.0A CN1495493B (en) 2002-08-14 2003-08-14 Liquid crystal display
TW092122357A TWI323379B (en) 2002-08-14 2003-08-14 Liquid crystal display
JP2003293572A JP4480365B2 (en) 2002-08-14 2003-08-14 Liquid crystal display
US11/089,127 US20050162600A1 (en) 2002-08-14 2005-03-24 Liquid crystal display
US11/565,285 US20070091043A1 (en) 2002-08-14 2006-11-30 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020048058A KR100925454B1 (en) 2002-08-14 2002-08-14 Liquid crystal device

Publications (2)

Publication Number Publication Date
KR20040015908A KR20040015908A (en) 2004-02-21
KR100925454B1 true KR100925454B1 (en) 2009-11-06

Family

ID=31884887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020048058A KR100925454B1 (en) 2002-08-14 2002-08-14 Liquid crystal device

Country Status (4)

Country Link
KR (1) KR100925454B1 (en)
AU (1) AU2003250563A1 (en)
TW (1) TW200403510A (en)
WO (1) WO2004017129A1 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022969B2 (en) 2001-05-09 2011-09-20 Samsung Electronics Co., Ltd. Rotatable display with sub-pixel rendering
US7417648B2 (en) 2002-01-07 2008-08-26 Samsung Electronics Co. Ltd., Color flat panel display sub-pixel arrangements and layouts for sub-pixel rendering with split blue sub-pixels
US20040051724A1 (en) 2002-09-13 2004-03-18 Elliott Candice Hellen Brown Four color arrangements of emitters for subpixel rendering
US7755652B2 (en) 2002-01-07 2010-07-13 Samsung Electronics Co., Ltd. Color flat panel display sub-pixel rendering and driver configuration for sub-pixel arrangements with split sub-pixels
US7167186B2 (en) 2003-03-04 2007-01-23 Clairvoyante, Inc Systems and methods for motion adaptive filtering
JP4366988B2 (en) * 2003-05-01 2009-11-18 セイコーエプソン株式会社 Organic EL device and electronic device
US7397455B2 (en) 2003-06-06 2008-07-08 Samsung Electronics Co., Ltd. Liquid crystal display backplane layouts and addressing for non-standard subpixel arrangements
US8035599B2 (en) 2003-06-06 2011-10-11 Samsung Electronics Co., Ltd. Display panel having crossover connections effecting dot inversion
US7439667B2 (en) 2003-12-12 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting device with specific four color arrangement
TWI402539B (en) 2003-12-17 2013-07-21 Semiconductor Energy Lab Display device and manufacturing method thereof
CN109709735A (en) * 2019-03-07 2019-05-03 昆山龙腾光电有限公司 Pixel arrangement structure, display panel and preparation method thereof
CN116936713A (en) * 2023-08-22 2023-10-24 深圳市励研智能电子有限公司 LED packaging structure and surface mounting method
CN116895220B (en) * 2023-09-11 2023-12-12 长春希达电子技术有限公司 Pixel arrangement structure, control method thereof and display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000026960A (en) * 1998-10-24 2000-05-15 구본준, 론 위라하디락사 Pad terminal structure for lcd and manufacturing method thereof
KR20000064947A (en) * 1997-02-20 2000-11-06 이데이 노부유끼 Image display device and pixel arrangement method
KR20010015385A (en) * 1999-07-21 2001-02-26 가네꼬 히사시 Active matrix type liquid crystal display apparatus
KR20020002516A (en) * 2000-06-30 2002-01-10 주식회사 현대 디스플레이 테크놀로지 Method for forming gate electrode in liquid crystal display device
KR100825106B1 (en) * 2002-05-03 2008-04-25 삼성전자주식회사 Liquid crystal device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8727903D0 (en) * 1987-11-28 1987-12-31 Emi Plc Thorn Display device
JP3542504B2 (en) * 1997-08-28 2004-07-14 キヤノン株式会社 Color display
KR100870003B1 (en) * 2001-12-24 2008-11-24 삼성전자주식회사 a liquid crystal display

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000064947A (en) * 1997-02-20 2000-11-06 이데이 노부유끼 Image display device and pixel arrangement method
KR20000026960A (en) * 1998-10-24 2000-05-15 구본준, 론 위라하디락사 Pad terminal structure for lcd and manufacturing method thereof
KR20010015385A (en) * 1999-07-21 2001-02-26 가네꼬 히사시 Active matrix type liquid crystal display apparatus
KR20020002516A (en) * 2000-06-30 2002-01-10 주식회사 현대 디스플레이 테크놀로지 Method for forming gate electrode in liquid crystal display device
KR100825106B1 (en) * 2002-05-03 2008-04-25 삼성전자주식회사 Liquid crystal device

Also Published As

Publication number Publication date
KR20040015908A (en) 2004-02-21
WO2004017129A1 (en) 2004-02-26
AU2003250563A1 (en) 2004-03-03
TW200403510A (en) 2004-03-01

Similar Documents

Publication Publication Date Title
KR100915238B1 (en) Liquid crystal display
KR100870003B1 (en) a liquid crystal display
KR100890024B1 (en) A liquid crystal display
CN100458532C (en) Liquid crystal display
US7483096B2 (en) Liquid crystal display device
KR100806897B1 (en) a thin film transistor array for a liquid crystal display
KR100973810B1 (en) Four color liquid crystal display
JP4195387B2 (en) Liquid crystal display
KR101179233B1 (en) Liquid Crystal Display Device and Method of Fabricating the Same
KR20040020317A (en) liquid crystal device and method thereof
US20050275610A1 (en) Liquid crystal display device and driving method for the same
US6897930B2 (en) Display device
KR100925454B1 (en) Liquid crystal device
KR100825105B1 (en) Liquid crystal display
KR100825106B1 (en) Liquid crystal device
KR100825104B1 (en) Liquid crystal display
KR100816338B1 (en) a thin film transistor array for a liquid crystal display
KR100864488B1 (en) a liquid crystal display
KR100859515B1 (en) liquid crystal device, a device and a method for driving the same
KR20050059647A (en) Liquid crystal display and driving method thereof
KR100920356B1 (en) Thin film diode panel for liquid crystal display and liquid crystal display including the panel
KR100920345B1 (en) a liquid crystal display
KR100750931B1 (en) Liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee