KR100921831B1 - Fuse monitoring circuit for semiconductor memory device - Google Patents

Fuse monitoring circuit for semiconductor memory device Download PDF

Info

Publication number
KR100921831B1
KR100921831B1 KR1020070139139A KR20070139139A KR100921831B1 KR 100921831 B1 KR100921831 B1 KR 100921831B1 KR 1020070139139 A KR1020070139139 A KR 1020070139139A KR 20070139139 A KR20070139139 A KR 20070139139A KR 100921831 B1 KR100921831 B1 KR 100921831B1
Authority
KR
South Korea
Prior art keywords
signal
fuse
output
column
monitoring
Prior art date
Application number
KR1020070139139A
Other languages
Korean (ko)
Other versions
KR20090070964A (en
Inventor
김재일
임재혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070139139A priority Critical patent/KR100921831B1/en
Priority to US12/165,135 priority patent/US7826296B2/en
Priority to TW097125824A priority patent/TWI391939B/en
Publication of KR20090070964A publication Critical patent/KR20090070964A/en
Application granted granted Critical
Publication of KR100921831B1 publication Critical patent/KR100921831B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 설계기술에 관한 것으로서, 특히 반도체 메모리 장치를 구성하는 내부회로 중에서 리던던시 회로의 퓨즈를 모니터링 하는 기술에 관한 것이다. 본 발명은 반도체 메모리 장치의 외부에서 프로그래밍된 퓨즈의 연결상태 및 프로그래밍 상태를 모니터링 할 수 있는 퓨즈 모니터링 회로를 제공하는 것을 그 목적으로 한다. 본 발명에서는 퓨즈의 연결상태를 나타내는 퓨즈상태신호를 이용하여 퓨즈의 연결상태를 모니터링 할 수 있는 회로와, 리페어 어드레스가 제대로 프로그래밍 되었는지를 모니터링 할 수 있는 회로를 구비하고 상기 회로에서 모니터링한 결과를 메모리 장치 외부에서 확인할 수 있도록 출력패드로 출력한다.

Figure R1020070139139

퓨즈, 안티퓨즈, 반도체 메모리, 리던던시회로, 결함구제회로, 퓨즈 모니터링

BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor design technology, and more particularly, to a technology for monitoring a fuse of a redundancy circuit among internal circuits forming a semiconductor memory device. It is an object of the present invention to provide a fuse monitoring circuit capable of monitoring the connection state and programming state of a fuse programmed outside of a semiconductor memory device. According to the present invention, a circuit for monitoring a connection state of a fuse using a fuse state signal indicating a connection state of a fuse, and a circuit for monitoring whether a repair address is correctly programmed, and a memory for monitoring the result of the circuit are monitored. Output to the output pad for viewing outside the device.

Figure R1020070139139

Fuse, Anti-Fuse, Semiconductor Memory, Redundancy Circuit, Fault Remedy Circuit, Fuse Monitoring

Description

반도체 메모리 장치의 퓨즈 모니터링 회로{FUSE MONITORING CIRCUIT FOR SEMICONDUCTOR MEMORY DEVICE}Fuse monitoring circuit of semiconductor memory device {FUSE MONITORING CIRCUIT FOR SEMICONDUCTOR MEMORY DEVICE}

본 발명은 반도체 설계기술에 관한 것으로서, 특히 반도체 메모리 장치를 구성하는 내부회로 중에서 리던던시 회로의 퓨즈를 모니터링 하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor design technology, and more particularly, to a technology for monitoring a fuse of a redundancy circuit among internal circuits constituting a semiconductor memory device.

반도체 메모리 장치의 고집적화 기술이 발전함에 따라 하나의 반도체 메모리 장치에 들어가는 메모리 셀(CELL)과 신호선의 수가 급격하게 증가하고 있으며, 한정된 공간 내에 집적하기 때문에 내부회로의 선폭이 좁아지고 메모리 셀의 크기도 점점 작아지고 있다. 상기와 같은 이유로 반도체 메모리 장치의 메모리 셀(CELL)의 불량 가능성이 높아지게 되는데 셀의 결함이 있음에도 불구하고 기대하는 용량을 가진 메모리가 높은 수율을 가지고 출하될 수 있는 것은 반도체 메모리 장치 내부에 불량 메모리 셀을 구제하는 리던던시(Redundancy) 회로가 있기 때문이다. 리던던시 회로는 리던던시 메모리 셀과 불량 메모리 셀에 해당하는 리페어 어드레 스(Repair address)를 프로그래밍 하기 위한 퓨즈 등을 구비하고 있다. 웨이퍼 공정(Wafer process)이 종료되면 각종 테스트를 수행하게 되는데 불량으로 판독된 메모리 셀 중에서 수리가 가능한 경우는 리던던시 메모리 셀로 치환하는 방식 등을 통해 불량을 구제하게 된다. 즉, 불량 메모리 셀에 해당하는 어드레스를 리던던시 메모리 셀의 어드레스로 바꾸어 주기 위한 프로그래밍을 내부회로에서 행하며 이에 따라 불량 메모리 셀에 해당하는 어드레스가 입력되면 리던던시 메모리 셀로 대체되어 정상적인 동작을 수행하게 된다. 불량 메모리 셀에 해당하는 어드레스 정보를 프로그래밍 하기 위해서, 퓨즈 프로그래밍(Fuse Programming)방식을 이용하는데 일반적으로 레이저 빔(Laser beam)을 이용하여 퓨즈의 연결상태를 끊어버리는 레이저 블로잉타입(Laser Blowing-type)을 이용한다. - 일반적으로 물리적 퓨즈 타입(Physical fuse Type) 이라함 - 그러나, 레이저를 이용한 물리적인 퓨즈 프로그래밍 방식은 반도체 메모리 장치가 패키지(Package)로 제작되기 전단계인 웨이퍼(Wafer) 상태에서만 실시가 가능하다. 따라서 패키지 상태에서 불량 메모리 셀을 대체하기 위해서 기존의 레이져를 이용한 물리적인 방식이 아닌 전기적인 (Electrical)방식을 사용한다. 패키지 상태에서 프로그래밍이 가능한 퓨즈를 전기적 방식의 퓨즈(Electrical Fuse)라고 통칭하는데, 이는 전기적으로 퓨즈의 연결상태를 변화시켜서 프로그래밍을 할 수 있다는 것을 의미한다. 이러한 전기적 방식의 퓨즈는 오픈상태(open)를 쇼트상태(short)로 변화시키는 안티타입 퓨즈(Anti-type fuse)와 쇼트상태를 오픈상태로 변화시키는 블로잉타입 퓨즈(Blowing-type fuse)의 형태로 다시 분류할 수 있다. 상기의 전기적인 방식의 퓨즈는 패키징 후에 프로그 래밍을 목적으로 하므로 패키지 상태에서의 효용성이 매우 높다.As the integration technology of semiconductor memory devices is advanced, the number of memory cells (CELLs) and signal lines in one semiconductor memory device is rapidly increasing, and since the integrated circuits are integrated in a limited space, the line width of internal circuits is narrowed and the size of memory cells is also increased. It's getting smaller. For this reason, the possibility of failure of the memory cell CELL of the semiconductor memory device increases. Even though the cell is defective, the memory having the expected capacity can be shipped with a high yield. This is because there is a redundancy circuit to eliminate the problem. The redundancy circuit includes a fuse for programming a repair address corresponding to a redundant memory cell and a defective memory cell. When the wafer process is completed, various tests are performed. When repair is possible among the memory cells read as defective, the defects are repaired by replacing them with redundant memory cells. That is, the internal circuit performs programming to change the address corresponding to the bad memory cell to the address of the redundancy memory cell. Accordingly, when an address corresponding to the bad memory cell is input, the redundancy memory cell is replaced to perform a normal operation. In order to program the address information corresponding to the defective memory cell, a fuse programming method is used. In general, a laser blowing type is used to disconnect the fuse by using a laser beam. Use -It is generally referred to as physical fuse type. However, laser-based physical fuse programming can be implemented only in a wafer state, in which a semiconductor memory device is in a stage before a package is manufactured. Therefore, to replace defective memory cells in a packaged state, an electrical method is used instead of a physical method using a conventional laser. A fuse that can be programmed in a package is commonly referred to as an electrical fuse, which means that it can be programmed by electrically changing the connection state of the fuse. These electrical fuses are in the form of anti-type fuses that change the open state to a short state and blowing-type fuses that change the short state to an open state. You can reclassify. The above-described electrical fuses are intended for programming after packaging, so they are very useful in a packaged state.

하지만, 전기적인 방식의 퓨즈는 패키지 상태에서 진행되므로, 웨이퍼 상태에서 진행되는 물리적인 방식의 퓨즈와는 달리 육안으로 프로그래밍된 퓨즈의 연결상태를 확인할 수가 없다. 종래의 기술에서는 전기적인 방식으로 프로그래밍된 퓨즈의 연결상태를 확인하기 위해서 패키지를 제거하고 퓨즈의 연결상태를 확인해야 했다. 그러나, 테스트를 위해 완성된 패키지를 다시 제거하는 것은 완성품의 가치를 훼손시키고 테스트의 효율성을 낮게 하는 단점이 있다.However, since the electric fuse is performed in a packaged state, unlike a physical fuse performed in a wafer state, it is impossible to check the connection state of the fuse programmed by the naked eye. In the prior art, it was necessary to remove the package and check the connection of the fuse in order to check the connection of the fuse programmed electrically. However, removing the finished package again for testing undermines the value of the finished product and lowers the efficiency of the test.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 제안된 것으로서, 반도체 메모리 장치의 외부에서 프로그래밍된 퓨즈의 연결상태 및 프로그래밍 상태를 모니터링 할 수 있는 퓨즈 모니터링 회로를 제공하는 것을 그 목적으로 한다.The present invention has been proposed to solve the above-mentioned conventional problems, and an object thereof is to provide a fuse monitoring circuit capable of monitoring a connection state and a programming state of a fuse programmed outside of a semiconductor memory device.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 리페어 어드레스가 프로그램된 다수의 퓨즈를 구비하며, 퓨즈 초기화 신호에 응답하여 각 퓨즈의 연결상태에 대응하는 다수의 퓨즈상태신호를 출력하기 위한 리페어 퓨즈부; 시리얼 모니터링 테스트모드 신호에 응답하여 인가된 어드레스에 의해 선택된 각 퓨즈상태신호에 대응하는 퓨즈상태 확인신호를 출력하기 위한 시리얼 퓨즈 모니터링 수단; 패러럴 모니터링 테스트모드 신호에 응답하여 인가된 상기 어드레스와 상기 리페어 어드레스를 비교하여 리페어 확인신호를 출력하기 위한 패러럴 퓨즈 모니터링 수단; 및 출력 제어신호에 응답하여 상기 퓨즈상태 확인신호 및 상기 리페어 확인신호를 출력패드로 출력하기 위한 출력수단을 구비하는 반도체 소자의 퓨즈 모니터링 회로가 제공된다.According to an aspect of the present invention for achieving the above technical problem, and having a plurality of fuses with a repair address programmed, and outputting a plurality of fuse status signals corresponding to the connection state of each fuse in response to the fuse initialization signal Repair fuse unit for; Serial fuse monitoring means for outputting a fuse status confirmation signal corresponding to each fuse status signal selected by an address applied in response to the serial monitoring test mode signal; Parallel fuse monitoring means for outputting a repair confirmation signal by comparing the repaired address with the applied address in response to a parallel monitoring test mode signal; And output means for outputting the fuse status confirmation signal and the repair confirmation signal to an output pad in response to an output control signal.

본 발명에서는 퓨즈의 연결상태를 나타내는 퓨즈상태신호를 이용하여 퓨즈의 연결상태를 모니터링 할 수 있는 회로와, 리페어 어드레스가 제대로 프로그래밍 되었는지를 모니터링 할 수 있는 회로를 구비하고 상기 회로에서 모니터링한 결과를 메모리 장치 외부에서 확인할 수 있도록 출력패드로 출력한다.The present invention includes a circuit for monitoring the connection state of the fuse by using a fuse status signal indicating the connection state of the fuse, and a circuit for monitoring whether a repair address is properly programmed, and the result of the monitoring in the circuit is a memory. Output to the output pad for viewing outside the device.

본 발명은 반도체 메모리 장치의 패키지를 제거하지 않고 외부에서 리던던시 장치의 퓨즈상태를 모니터링 할 수 있기 때문에 상품의 가치를 훼손시키지 않고 용이하게 테스트를 수행할 수 있으며 테스트 비용이 절감되는 장점이 있다. 또한, 장치 외부에서 리페어 어드레스가 퓨즈에 정확히 프로그래밍 되었는지를 확인할 수 있을 뿐만 아니라 개별적인 퓨즈의 연결 상태도 모니터링 할 수 있으므로 좀 더 명확한 테스트를 통해 정확한 분석을 수행할 수 있다.According to the present invention, since the fuse state of the redundancy device can be monitored from the outside without removing the package of the semiconductor memory device, the test can be easily performed without compromising the value of the product and the test cost is reduced. In addition, it is possible to verify that the repair address has been correctly programmed into the fuse from the outside of the device, as well as to monitor the connection status of the individual fuses, allowing for more accurate testing with clearer tests.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.

이하, 본 발명을 구체화하여 설명하기 위해 1비트 불량 메모리 셀을 구제하기 위한 구성을 실시예로 하여 설명한다. In the following, a configuration for saving a 1-bit defective memory cell will be described as an embodiment in order to concretely describe the present invention.

도 1은 본 발명의 일 실시예에 따른 구성도이다. 도 1을 참조하면, 본 발명에 따른 퓨즈 모니터링 회로는, 리페어 어드레스가 프로그램된 다수의 퓨즈를 구비하며, 퓨즈 초기화 신호(FUSE_INIT)에 응답하여 각 퓨즈의 연결상태에 대응하는 다 수의 퓨즈상태신호(ANTI_XY<M:N>)를 출력하기 위한 퓨즈셋(10), 시리얼 모니터링 테스트모드 신호(TSM_EN)에 응답하여 인가된 어드레스(ADD<M:N>)에 의해 선택된 각 퓨즈상태신호(ANTI_XY<k>)에 대응하는 퓨즈상태 확인신호(SMONITOR_OUT)를 출력하기 위한 시리얼 퓨즈 모니터링부(20a), 패러럴 모니터링 테스트모드 신호(TPM_EN)에 응답하여 인가된 어드레스(ADD<M:N>)와 리페어 어드레스(ANTI_XY<M:N>)를 비교하여 리페어 확인신호(FMONITOR_OUT)를 출력하기 위한 패러럴 퓨즈 모니터링부(20b), 출력 제어신호(OUTOFF)에 응답하여 퓨즈상태 확인신호 및 리페어 확인신호를 출력패드(PAD)로 출력하기 위한 출력구동부(30)를 구비한다. 1 is a block diagram according to an embodiment of the present invention. Referring to FIG. 1, a fuse monitoring circuit according to the present invention includes a plurality of fuses in which a repair address is programmed, and a plurality of fuse state signals corresponding to connection states of the fuses in response to the fuse initialization signal FUSE_INIT. Fuse set 10 for outputting (ANTI_XY <M: N>), and each fuse status signal ANTI_XY <selected by the address ADD <M: N> applied in response to the serial monitoring test mode signal TSM_EN. k>) and an address (ADD <M: N>) and a repair address applied in response to the serial fuse monitoring unit 20a for outputting the fuse status confirmation signal SMONITOR_OUT corresponding to the parallel monitoring test mode signal TPM_EN. The parallel fuse monitoring unit 20b for comparing the (ANTI_XY <M: N>) and outputting the repair confirmation signal FMONITOR_OUT, and outputs the fuse status confirmation signal and the repair confirmation signal in response to the output control signal OUTOFF. To print to PAD) And an output driver 30.

퓨즈셋(10)은 다수의 퓨즈를 포함하고 있으며, 불량 메모리 셀을 지정하는 리페어 어드레스가 프로그래밍 되어 있다. 퓨즈 초기화 신호(FUSE_INIT)에 응답해서 리페어 어드레스를 프로그래밍 하기 위해 사용된 퓨즈들의 럽쳐(Rupture)여부를 나타내는 퓨즈상태신호(ANTI_X(Y)<M:N>)를 출력하게 된다. The fuse set 10 includes a plurality of fuses, and a repair address for designating a bad memory cell is programmed. In response to the fuse initialization signal FUSE_INIT, a fuse status signal ANTI_X (Y) <M: N> indicating whether the fuses used to program the repair address are ruptured is output.

일반적으로 디램(DRAM)에서 하나의 메모리 셀을 지정하기 위해서는 뱅크 어드레스, 로우 어드레스, 컬럼 어드레스가 필요하므로 불량 메모리 셀 1개를 구제하기 위해서는 뱅크 리페어 어드레스, 로우 리페어 어드레스, 컬럼 리페어 어드레스가 모두 프로그래밍 되어 있어야 한다. 도 1의 퓨즈셋(10)에는 상기 3가지 리페어 어드레스가 모두 프로그래밍 되어 있으며, 전기적인 방식의 안티타입 퓨즈(이하, '안티퓨즈'라 한다.)가 사용되었다고 가정하고 설명한다. Generally, a bank address, a row address, and a column address are required to designate one memory cell in a DRAM. Therefore, to repair one bad memory cell, a bank repair address, a row repair address, and a column repair address are all programmed. Should be It is assumed that all three repair addresses are programmed in the fuse set 10 of FIG. 1, and an anti-type fuse (hereinafter, referred to as an “antifuse”) of an electrical type is used.

퓨즈셋(10)의 리페어 어드레스가 정확하게 프로그래밍 되었는지 여부는 패러럴 퓨즈 모니터링부(20b)에서 모니터링하며, 각 퓨즈의 럽쳐(Rupture) 여부는 시리 얼 퓨즈 모니터링부(20a)에서 모니터링 한 후에 그 결과를 출력구동부(30)에서 출력패드(PAD)를 통해 외부에서 모니터링 할 수 있도록 구성하였다. 리페어 어드레스가 프로그래밍 되어 있는 퓨즈를 모니터링 한다는 것은 '리페어 어드레스를 모니터링 한다'는 말과 동일하므로 이하, 두 용어를 병행하여 설명하기로 한다.Whether the repair address of the fuse set 10 is correctly programmed is monitored by the parallel fuse monitoring unit 20b, and whether the fuse is ruptured is monitored by the serial fuse monitoring unit 20a and then outputs the result. The drive unit 30 is configured to be monitored from the outside through the output pad (PAD). Monitoring the fuse in which the repair address is programmed is the same as monitoring the repair address. Therefore, the following two terms will be described in parallel.

도 2는 도 1의 퓨즈 모니터링부(20)의 실시예를 나타낸 도면이다. 도 2를 참조하면, 퓨즈 모니터링부(20)은 시리얼 퓨즈 모니터링부(20a), 패러럴 퓨즈 모니터링부(20b), 퓨즈 모니터링 신호 생성부(20c)를 구비한다. 2 is a diagram illustrating an embodiment of the fuse monitoring unit 20 of FIG. 1. Referring to FIG. 2, the fuse monitoring unit 20 includes a serial fuse monitoring unit 20a, a parallel fuse monitoring unit 20b, and a fuse monitoring signal generation unit 20c.

구성을 좀 더 자세히 살펴보면, 시리얼 퓨즈 모니터링부(20a)는, 시리얼 모니터링 테스트모드 신호(TSM_EN) 및 로우컬럼 선택신호(TANITI_1BIT, TANITI_1BITb)에 응답하여 인가된 로우 어드레스(LAA<0:16>)의 각 어드레스 비트신호 및 각 로우퓨즈 상태신호에 대응하는 다수의 로우 퓨즈상태 확인신호(XF_MOUT0 ~ XFMOUT5)를 출력하기 위한 다수의 시리얼 로우퓨즈 모니터링부(110~160)와 시리얼 모니터링 테스트모드 신호(TSM_EN) 및 로우컬럼 선택신호(TANITI_1BIT, TANITI_1BITb)에 응답하여 인가된 컬럼 어드레스(ADD<2:10>)의 각 어드레스 비트신호 및 각 컬럼퓨즈 상태신호에 대응하는 다수의 컬럼 퓨즈상태 확인신호(YF_MOUT0~YF_MOUT2)를 출력하기 위한 다수의 시리얼 컬럼퓨즈 모니터링부(210~230)를 구비한다. Looking at the configuration in more detail, the serial fuse monitoring unit 20a, in response to the serial monitoring test mode signal TSM_EN and the low column selection signals TANITI_1BIT and TANITI_1BITb, is applied to the row addresses LAA <0:16>. A plurality of serial low fuse monitoring units 110 to 160 and a serial monitoring test mode signal TSM_EN for outputting a plurality of low fuse state confirmation signals XF_MOUT0 to XFMOUT5 corresponding to each address bit signal and each low fuse state signal. And a plurality of column fuse status confirmation signals (YF_MOUT0 to YF_MOUT2) corresponding to each address bit signal of each column address ADD <2:10> and each column fuse status signal in response to the low column selection signals TANITI_1BIT and TANITI_1BITb. It is provided with a plurality of serial column fuse monitoring unit (210 ~ 230) for outputting.

또한, 패러럴 퓨즈 모니터링부(20b)는, 패러럴 모니터링 테스트모드 신호(TPM_EN) 및 로우컬럼 선택신호(TANITI_1BIT, TANITI_1BITb)에 응답하여 인가된 로우 어드레스(LAA<0:16>)와 로우 리페어 어드레스(ANTI_Xb<0:16>)를 비교하여 로 우 리페어 확인신호(XF_SUMb)를 출력하기 위한 패러럴 로우퓨즈 모니터링부(300)와 패러럴 모니터링 테스트모드 신호(TPM_EN) 및 로우컬럼 선택신호에 응답하여 인가된 컬럼 어드레스(LAA<2:10>)와 컬럼 리페어 어드레스(ANTI_Yb<0:16>)를 비교하여 컬럼 리페어 확인신호(YF_SUMb)를 출력하기 위한 패러럴 컬럼퓨즈 모니터링부(400)를 구비한다.In addition, the parallel fuse monitoring unit 20b applies the row address LAA <0:16> and the low repair address ANTI_Xb applied in response to the parallel monitoring test mode signal TPM_EN and the low column selection signals TANITI_1BIT and TANITI_1BITb. <0:16>) and the column address applied in response to the parallel low-fuse monitoring unit 300 for outputting the low repair confirmation signal XF_SUMb, the parallel monitoring test mode signal TPM_EN, and the low column selection signal. A parallel column fuse monitoring unit 400 for outputting the column repair confirmation signal YF_SUMb by comparing (LAA <2:10>) and the column repair address ANTI_Yb <0:16> is provided.

상기와 같이 구성되는 퓨즈 모니터링부(20)의 동작은 다음과 같이 이루어진다. 퓨즈 모니터링 동작모드는 시리얼 모니터링 테스트모드 신호(TSM_EN), 패러럴 모니터링 테스트모드 신호(TPM_EN), 로우컬럼 선택신호(TANTI_1BIT, TANTI_1BITb)에 의해 아래와 같이 4가지로 구분된다.Operation of the fuse monitoring unit 20 configured as described above is made as follows. The fuse monitoring operation mode is classified into four types according to the serial monitoring test mode signal (TSM_EN), the parallel monitoring test mode signal (TPM_EN), and the low column selection signals (TANTI_1BIT and TANTI_1BITb).

제1 동작모드(시리얼 로우퓨즈 모니터링 모드): First mode of operation (serial low-fuse monitoring mode):

(TANTI_1BIT, TSMEN) = (0,1)(TANTI_1BIT, TSMEN) = (0,1)

제2 동작모드(시리얼 컬럼퓨즈 모니터링 모드): Second operating mode (serial column fuse monitoring mode):

(TANTI_1BIT, TSMEN) = (1,1)(TANTI_1BIT, TSMEN) = (1,1)

제3 동작모드(패러럴 로우퓨즈 모니터링 모드): Third operating mode (parallel low-fuse monitoring mode):

(TANTI_1BIT, TPMEN) = (0,1)(TANTI_1BIT, TPMEN) = (0,1)

제4 동작모드(패러럴 컬럼퓨즈 모니터링 모드): Fourth operation mode (parallel column fuse monitoring mode):

(TANTI_1BIT, TPMEN) = (1,1)(TANTI_1BIT, TPMEN) = (1,1)

시리얼 모니터링 테스트모드 신호(TSM_EN)와 패러럴 모니터링 테스트모드 신 호(TPM_EN)는 시리얼 퓨즈 모니터링 또는 패러럴 퓨즈 모니터링 모드를 결정하는 신호이며, 로우컬럼 선택신호(TANTI_1BIT, TANTI_1BITb)는 각각의 모드에서 로우 리페어 어드레스 또는 컬럼 리페어 어드레스 모니터링을 선택하는 신호이다. 여기에서, 로우 리페어 어드레스는 뱅크 리페어 어드레스를 포함하고 있으며 컬럼 리페어 어드레스는 리페어 확인퓨즈 어드레스를 포함하고 있다. The serial monitoring test mode signal (TSM_EN) and the parallel monitoring test mode signal (TPM_EN) determine the serial fuse monitoring or parallel fuse monitoring mode, and the low column selection signals (TANTI_1BIT, TANTI_1BITb) are the low repair address in each mode. Or a signal for selecting column repair address monitoring. Here, the row repair address includes a bank repair address and the column repair address includes a repair confirmation fuse address.

어드레스(LAA<0:16>)는 어드레스 핀(Address Pin)으로 인가되는 어드레스 신호를 클럭신호에 라이징 에지(Rising edge)에서 래치한 신호를 나타내는데, 로우 어드레스(LAA<0:16>)는 뱅크 어드레스(LAA<14:16>)를 포함하고 있으며, 컬럼 어드레스(LAA<2:10>)는 리페어 확인퓨즈 어드레스(LAA<10>)를 포함하고 있다. The address LAA <0:16> indicates a signal obtained by latching an address signal applied to an address pin at a rising edge to a clock signal. The row address LAA <0:16> is a bank. The address LAA <14:16> is included, and the column address LAA <2:10> includes the repair confirmation fuse address LAA <10>.

로우퓨즈 상태신호(ANTI_Xb<0:16>)와 컬럼퓨즈 상태신호(ANTI_Yb<2:10>)는 각각 퓨즈셋(10)에서 출력되는 신호이며, 프로그래밍 되어 있는 리페어 어드레스 및 퓨즈의 럽쳐정보를 나타낸다. 퓨즈가 럽쳐(Rupture) 되었을 경우는 '1', 럽쳐 되지 않았을 경우는 '0'의 디지털 값을 출력한다.The low fuse status signal ANTI_Xb <0:16> and the column fuse status signal ANTI_Yb <2:10> are signals output from the fuse set 10, respectively, and represent a repair address and fuse failure information that are programmed. . If the fuse is ruptured, a digital value of '1' is output. If the fuse is not ruptured, a digital value of '0' is output.

상기의 제1 동작모드, 제2 동작모드의 설명을 위해 시리얼 로우퓨즈 모니터링부(110~160) 및 시리얼 컬럼퓨즈 모니터링부(210~230)의 구조 및 동작을 설명하기로 한다. 도 3a는 도 2의 시리얼 로우퓨즈 모니터링부(ANTI_XF_MONITOR)의 구현예를 나타낸 회로도이고, 도 3b는 도 2의 시리얼 컬럼퓨즈 모니터링부(ANTI_YF_MONITOR)의 구현예를 나타낸 회로도이다. 시리얼 로우퓨즈 모니터링부 및 시리얼 컬럼퓨즈 모니터링부의 구조와 동작은 동일하며 단지 입력 어드레스가 로우 어드레스인지 컬럼 어드레스인지에 따라 구분된다.The structure and operation of the serial low fuse monitoring unit 110 to 160 and the serial column fuse monitoring unit 210 to 230 will be described to explain the first operation mode and the second operation mode. FIG. 3A is a circuit diagram illustrating an implementation of the serial low fuse monitoring unit ANTI_XF_MONITOR of FIG. 2, and FIG. 3B is a circuit diagram illustrating an implementation of the serial column fuse monitoring unit ANTI_YF_MONITOR of FIG. 2. The structure and operation of the serial low-fuse monitoring unit and the serial column fuse monitoring unit are the same, and are distinguished only by whether the input address is a row address or a column address.

제1 동작모드(시리얼 로우퓨즈 모니터링 모드)에서 시리얼 로우퓨즈 모니터링부(ANTI_XF_MONITOR)의 동작을 도 2와 도 3a를 통해 살펴본다.An operation of the serial low fuse monitoring unit ANTI_XF_MONITOR in the first operation mode (serial low fuse monitoring mode) will be described with reference to FIGS. 2 and 3A.

(TANTI_1BIT, TSMEN) = (0,1) 이므로 시리얼 로우퓨즈 모니터링부의 에이블 신호(TANTI_EN)는 '1' 이 되며, 이때 시리얼 로우퓨즈 모니터링부(110~160)를 제외한 시리얼 컬럼퓨즈 모니터링부의 출력(YF_MOUT0 ~ YF_MOUT2), 패러럴 로우퓨즈 모니터링부의 출력(XF_SUMb), 패러럴 컬럼퓨즈 모니터링부의 출력(YF_SUMb)은 모두 '1' 의 초기값을 가진다.Since (TANTI_1BIT, TSMEN) = (0,1), the enable signal (TANTI_EN) of the serial low-fuse monitoring unit becomes '1', and at this time, the output of the serial column fuse monitoring unit (YF_MOUT0 except the serial low-fuse monitoring unit 110 to 160). ~ YF_MOUT2), the output of the parallel low-fuse monitoring unit (XF_SUMb), and the output of the parallel column-fuse monitoring unit (YF_SUMb) all have initial values of '1'.

첫째, 도 3a의 시리얼 로우퓨즈 모니터링부에 인가된 로우 어드레스(LAA<0:2>)가 "000" 일 때, 모든 노드(N0, N1, N2)의 값은 '1' 이 되며 로우퓨즈 상태신호(ANTI_Xb<0:2>)에 관계없이 출력신호인 로우 퓨즈상태 확인신호(XF_MOUT)는 '1'이 된다.First, when the row address LAA <0: 2> applied to the serial low-fuse monitoring unit of FIG. 3A is "000", all nodes N0, N1, and N2 have a value of '1' and are in a low-fuse state. Regardless of the signal ANTI_Xb <0: 2>, the low fuse state confirmation signal XF_MOUT, which is an output signal, becomes '1'.

둘째, 인가된 로우 어드레스(LAA<0:2>)가 "100", "010", "001" 과 같이 어느 한 비트(bit)만 선택되어 입력될 때, 선택된 비트에 해당하는 노드의 값만 '0' 이 되며 나머지 노드의 값은 '1'이 된다. 이 때 노드의 값이 '0' 인 부분으로 입력되는 로우퓨즈 상태신호(ANTI_Xb)에 따라 출력신호인 로우 퓨즈상태 확인신호(XF_MOUT)가 결정되는데 해당하는 로우퓨즈 상태신호(ANTI_Xb)가 '1' 일 경우는 로우 퓨즈상태 확인신호(XF_MOUT)가 '1' 이 되며 로우퓨즈 상태신호(ANTI_Xb)가 '0' 일 경우는 로우 퓨즈상태 확인신호(XF_MOUT)가 '0' 이 된다. 즉, 노드의 값이 '0' 인 부분으로 입력되는 로우퓨즈 상태신호(ANTI_Xb)의 값이 그대로 출력신호인 로우 퓨즈상태 확인신호(XF_MOUT)로 전달된다.Second, when only one bit is selected and input, such as "100", "010", and "001", the value of the node corresponding to the selected bit is' 0 'and the remaining node's value is' 1'. At this time, the low fuse status confirmation signal XF_MOUT, which is an output signal, is determined according to the low fuse status signal ANTI_Xb inputted to the portion where the node value is '0', and the corresponding low fuse status signal ANTI_Xb is '1'. In this case, the low fuse state confirmation signal XF_MOUT becomes '1', and when the low fuse state signal ANTI_Xb is '0', the low fuse state confirmation signal XF_MOUT becomes '0'. That is, the value of the low fuse state signal ANTI_Xb, which is input to the portion where the node value is '0', is transferred to the low fuse state confirmation signal XF_MOUT which is an output signal.

상기 첫째, 둘째 동작을 확장해서 도 2의 시리얼 로우퓨즈 모니터링부(110~160)에 적용하면, 인가된 로우 어드레스(LAA<0:16>)가 모두 '0' 일 때, 로우퓨즈 상태신호(ANTI_Xb<0:16>)에 관계없이 로우 퓨즈상태 확인신호(XF_MOUT0 ~ XF_MOUT5)는 '1'이 된다. 즉, 인가된 로우 어드레스(LAA<0:16>)가 모두 '0' 일 때는 시리얼 로우퓨즈 모니터링부(110~160)를 초기화 시키게 된다. 다음으로 인가된 로우 어드레스(LAA<0:16>)중 어느 한 비트가 '1' 이 되어서 선택될 때, 선택되는 비트의 주소가 입력되는 시리얼 로우퓨즈 모니터링부(ANTI_XF_MONITOR) 내부의 해당 노드의 값만 '0' 되고 나머지 노드의 값은 모두 '1'이 되어 노드의 값이 '0' 이 되는 부분으로 입력되는 로우퓨즈 상태신호(ANTI_Xb)의 값이 로우 퓨즈상태 확인신호(XF_MOUT)로 결정되고, 로우 어드레스가 모두 '0'으로 입력되는 나머지 시리얼 로우퓨즈 모니터링부(ANTI_XF_MONITOR)는 인가되는 로우퓨즈 상태신호(ANTI_Xb)에 관계없이 로우 퓨즈상태 확인신호(XF_MOUT)가 모두 '1'로 고정된다.When the first and second operations are extended and applied to the serial low fuse monitoring units 110 to 160 of FIG. 2, when all of the applied row addresses LAA <0:16> are '0', the low fuse state signal ( Regardless of ANTI_Xb <0:16>, the low fuse status confirmation signals XF_MOUT0 to XF_MOUT5 become '1'. That is, when all of the applied row addresses LAA <0:16> are '0', the serial low-fuse monitoring units 110 to 160 are initialized. Next, when any one of the applied row addresses LAA <0:16> becomes '1' and is selected, only the value of the corresponding node in the serial low-fuse monitoring unit ANTI_XF_MONITOR is inputted. The value of the low fuse state signal ANTI_Xb, which is input to the portion where the value of the node is '0' and the node value becomes '0', is determined as the low fuse state confirmation signal XF_MOUT. In the remaining serial low-fuse monitoring unit ANTI_XF_MONITOR in which the row addresses are all input as '0', the low fuse state confirmation signal XF_MOUT is fixed to '1' regardless of the low-fuse state signal ANTI_Xb.

따라서, 로우 어드레스(LAA<0:16>)가 선택하는 로우퓨즈 상태신호(ANTI_Xb)를 로우 퓨즈상태 확인신호(XF_MOUT0 ~ XF_MOUT5)를 통해 파악할 수 있다. 제1 동작모드에서는 시리얼 컬럼퓨즈 모니터링부의 출력(YF_MOUT0 ~ YF_MOUT2), 패러럴 로우퓨즈 모니터링부의 출력(XF_SUMb), 패러럴 컬럼퓨즈 모니터링부의 출력(YF_SUMb)이 모두 '1'의 초기값을 가지므로 퓨즈 모니터링 신호 생성부(20c)에서 모든 출력을 합산하여 퓨즈 모니터링 신호(ANTI_MONITOR)를 생성하고 출력구동부로 전달한다. 제1 동작모드에서의 퓨즈 모니터링 신호(ANTI_MONITOR)는 로우 어드레스(LAA<0:16>)가 선택하는 로우퓨즈 상태신호(ANTI_Xb), 즉 선택된 로우퓨즈의 럽 쳐여부를 나타내게 된다. Accordingly, the low fuse state signal ANTI_Xb selected by the row address LAA <0:16> may be identified through the low fuse state confirmation signals XF_MOUT0 to XF_MOUT5. In the first operation mode, the output of the serial column fuse monitoring unit (YF_MOUT0 to YF_MOUT2), the output of the parallel low fuse monitoring unit (XF_SUMb), and the output of the parallel column fuse monitoring unit (YF_SUMb) all have initial values of '1'. The generation unit 20c adds all the outputs to generate a fuse monitoring signal ANTI_MONITOR and transmits it to the output driver. The fuse monitoring signal ANTI_MONITOR in the first operation mode indicates whether the low fuse state signal ANTI_Xb selected by the row address LAA <0:16> is ruptured, that is, the selected low fuse.

제2 동작모드(시리얼 컬럼퓨즈 모니터링 모드)에서 ANTI_YF_MONITOR 블록의 동작을 도 2와 도 3b를 통해 살펴본다.An operation of the ANTI_YF_MONITOR block in the second operation mode (serial column fuse monitoring mode) will be described with reference to FIGS. 2 and 3B.

(TANTI_1BIT, TSMEN) = (1,1) 이므로 시리얼 컬럼퓨즈 모니터링부(ANTI_YF_MONITOR)의 인에이블 신호(TANTI_EN)는 '1' 이 되며, 시리얼 컬럼퓨즈 모니터링부(210~230)를 제외한 시리얼 로우퓨즈 모니터링부의 출력(XF_MOUT0 ~ XF_MOUT5), 패러럴 로우퓨즈 모니터링부의 출력(XF_SUMb), 패러럴 컬럼퓨즈 모니터링부의 출력(YF_SUMb)은 모두 '1' 의 초기값을 가진다.Since (TANTI_1BIT, TSMEN) = (1,1), the enable signal (TANTI_EN) of the serial column fuse monitoring unit (ANTI_YF_MONITOR) becomes '1' and serial low fuse monitoring except the serial column fuse monitoring unit (210 ~ 230). The negative output (XF_MOUT0 to XF_MOUT5), the output of the parallel low-fuse monitoring unit (XF_SUMb), and the output of the parallel column fuse monitoring unit (YF_SUMb) all have initial values of '1'.

첫째, 도 3b의 시리얼 컬럼퓨즈 모니터링부(ANTI_YF_MONITOR)에서 인가된 컬럼 어드레스(LAA<2:4>)가 "000" 일 때, 모든 노드(N0, N1, N2)의 값은 '1' 이 되며 컬럼퓨즈 상태신호(ANTI_Yb<2:4>)에 관계없이 출력신호인 컬럼 퓨즈상태 확인신호(YF_MOUT)는 '1'이 된다.First, when the column address LAA <2: 4> applied by the serial column fuse monitoring unit ANTI_YF_MONITOR of FIG. 3B is “000”, all nodes N0, N1, and N2 have a value of '1'. Regardless of the column fuse state signal ANTI_Yb <2: 4>, the column fuse state confirmation signal YF_MOUT as an output signal becomes '1'.

둘째, 인가된 컬럼 어드레스(LAA<2:4>)가 "100", "010", "001" 과 같이 어느 한 비트만 선택되어 입력될 때, 선택된 비트에 해당하는 노드의 값만 '0' 이 되며 나머지 노드의 값은 '1'이 된다. 이 때 노드의 값이 '0' 인 부분으로 입력되는 컬럼퓨즈 상태신호(ANTI_Yb)에 따라 출력신호인 컬럼 퓨즈상태 확인신호(YF_MOUT)가 결정되는데 해당하는 컬럼퓨즈 상태신호(ANTI_Yb)가 '1' 일 경우는 컬럼 퓨즈상태 확인신호(YF_MOUT)가 '1' 이 되며 컬럼퓨즈 상태신호(ANTI_Yb)가 '0' 일 경우는 컬럼 퓨즈상태 확인신호(YF_MOUT)가 '0' 이 된다. 즉, 노드의 값이 '0' 인 부분으로 입력되는 컬럼퓨즈 상태신호(ANTI_Yb)의 값이 그대로 출력신호인 컬럼 퓨즈상태 확 인신호(YF_MOUT)로 전달된다. Second, when only one bit is selected and input, such as "100", "010", and "001", the value of the node corresponding to the selected bit is set to '0'. The remaining nodes will be '1'. At this time, the column fuse status confirmation signal YF_MOUT, which is an output signal, is determined according to the column fuse status signal ANTI_Yb, which is input to the node having a value of '0'. The corresponding column fuse status signal ANTI_Yb is '1'. In this case, the column fuse status confirmation signal YF_MOUT becomes '1', and when the column fuse status signal ANTI_Yb is '0', the column fuse status confirmation signal YF_MOUT becomes '0'. That is, the value of the column fuse state signal ANTI_Yb, which is input as the portion of the node value '0', is transferred to the column fuse state confirmation signal YF_MOUT which is an output signal.

첫째, 둘째 동작을 확장해서 도 2의 시리얼 컬럼퓨즈 모니터링부(210~230)에 적용하면, 인가된 컬럼 어드레스(LAA<2:10>)가 모두 '0' 일 때, 컬럼퓨즈 상태신호(ANTI_Yb<2:10>)에 관계없이 모든 컬럼 퓨즈상태 확인신호(YF_MOUT0 ~ YF_MOUT2)는 '1'이 된다. 즉, 인가된 컬럼 어드레스(LAA<2:10>)가 모두 '0' 일 때는 시리얼 컬럼퓨즈 모니터링부(210~230)를 초기화 시키게 된다. 다음으로 인가된 컬럼 어드레스(LAA<2:10>)중 어느 한 비트가 '1' 이 되어서 선택될 때, 선택되는 비트의 주소가 입력되는 시리얼 컬럼퓨즈 모니터링부 내부의 해당 노드의 값만 '0' 되고 나머지 노드의 값은 모두 '1'이 되어 노드의 값이 '0' 이 되는 부분으로 입력되는 컬럼퓨즈 상태신호(ANTI_Yb)의 값이 컬럼 퓨즈상태 확인신호(YF_MOUT)로 결정되고, 컬럼 어드레스가 모두 '0'으로 입력되는 나머지 시리얼 컬럼퓨즈 모니터링부(ANTI_YF_MONITOR)는 인가되는 컬럼퓨즈 상태신호(ANTI_Yb)에 관계없이 컬럼 퓨즈상태 확인신호(YF_MOUT)가 모두 '1'로 고정된다.First, when the second operation is extended and applied to the serial column fuse monitoring units 210 to 230 of FIG. 2, when the applied column addresses LAA <2:10> are all '0', the column fuse status signal ANTI_Yb Regardless of <2:10>, all column fuse status confirmation signals (YF_MOUT0 to YF_MOUT2) become '1'. That is, when all of the applied column addresses LAA <2:10> are '0', the serial column fuse monitoring units 210 to 230 are initialized. Next, when any one of the applied column addresses (LAA <2:10>) becomes '1' and is selected, only the value of the corresponding node in the serial column fuse monitoring unit to which the address of the selected bit is input is '0'. The value of the column fuse status signal ANTI_Yb is determined as the column fuse status confirmation signal (YF_MOUT), and the column address is set to '1'. In the remaining serial column fuse monitoring unit ANTI_YF_MONITOR, which is inputted as '0', all the column fuse status confirmation signals YF_MOUT are fixed to '1' regardless of the column fuse status signal ANTI_Yb.

따라서, 컬럼 어드레스(LAA<2:10>)가 선택하는 컬럼퓨즈 상태신호(ANTI_Yb)를 출력신호(YF_MOUT0 ~ YF_MOUT2)를 통해 파악할 수 있다. 제2 동작모드에서는 시리얼 로우퓨즈 모니터링부의 출력(XF_MOUT0 ~ XF_MOUT5), 패러럴 로우퓨즈 모니터링부의 출력(XF_SUMb), 패러럴 컬럼퓨즈 모니터링부의 출력(YF_SUMb)이 모두 '1'의 초기값을 가지므로 퓨즈 모니터링 신호 생성부(20c)에서 모든 출력을 합산하여 퓨즈 모니터링 신호(ANTI_MONITOR)를 생성하고 출력구동부로 전달한다. 제2 동작모드에서의 퓨즈 모니터링 신호(ANTI_MONITOR)는 컬럼 어드레스(LAA<2:10>)가 선택하는 컬럼퓨즈 상태신호(ANTI_Yb), 즉 선택된 컬럼퓨즈의 럽쳐여부를 나타내게 된다.Therefore, the column fuse status signal ANTI_Yb selected by the column address LAA <2:10> can be identified through the output signals YF_MOUT0 to YF_MOUT2. In the second operation mode, since the output of the serial low-fuse monitoring unit (XF_MOUT0 to XF_MOUT5), the output of the parallel low-fuse monitoring unit (XF_SUMb), and the output of the parallel column fuse monitoring unit (YF_SUMb) all have initial values of '1', the fuse monitoring signal. The generation unit 20c adds all the outputs to generate a fuse monitoring signal ANTI_MONITOR and transmits it to the output driver. The fuse monitoring signal ANTI_MONITOR in the second operation mode indicates whether the column fuse status signal ANTI_Yb selected by the column address LAA <2:10>, that is, the selected column fuse is ruptured.

상기의 제3 동작모드, 제4 동작모드의 설명을 위해 패러럴 로우퓨즈 모니터링부(300) 및 패러럴 컬럼퓨즈 모니터링부(400)의 구조 및 동작을 설명하기로 한다. For the description of the third operation mode and the fourth operation mode, the structure and operation of the parallel low-fuse monitoring unit 300 and the parallel column fuse monitoring unit 400 will be described.

도 4는 도 2의 패러럴 퓨즈 모니터링부의 비교블록(310, 410)에 대한 구현예를 나타낸 회로도이다. 비교블록(310,410)은 입력 어드레스 비트신호와 퓨즈상태신호의 각각의 비트를 배타적 부정논리합하여 그 결과를 출력하는 회로이다. 도 2의 패러럴 로우퓨즈 모니터링부(300) 및 패러럴 컬럼퓨즈 모니터링부(400)의 구성요소인 비교블록(310, 410)은 입력되는 어드레스(ADD)와 퓨즈상태신호(ANTI_X(Y)b)를 각각 비트(bit)단위로 비교하여 출력한다. 그러므로, 어드레스(ADD<0>)와 퓨즈상태신호(ADD<0>)가 동일한 값을 가질 경우 출력신호(X(Y)COMP<0>)는 '1'이 되고, 다른 값을 가질 경우는 '0'이 된다.4 is a circuit diagram illustrating an implementation of the comparison blocks 310 and 410 of the parallel fuse monitoring unit of FIG. 2. The comparison blocks 310 and 410 are circuits that output an exclusive negative logic sum of each bit of the input address bit signal and the fuse state signal and output the result. The comparison blocks 310 and 410, which are components of the parallel low-fuse monitoring unit 300 and the parallel column fuse monitoring unit 400 of FIG. 2, input an input address ADD and a fuse state signal ANTI_X (Y) b. Each bit is compared and output. Therefore, when the address ADD <0> and the fuse status signal ADD <0> have the same value, the output signal X (Y) COMP <0> becomes '1'. Is '0'.

도 5a는 도2의 패러럴 퓨즈 모니터링부의 로우 합산블록(ANTI_XCOMP_SUM)에 대한 회로도이다. 로우 합산블록(320)은 입력신호(XCOMP<0:16>)를 뱅크 어드레스 부분과 로우 어드레스 부분으로 나누어 각각을 부정논리곱 하여 출력하는 회로이다. 그러므로, 입력신호(XCOMP<0:16>)가 모두 '1' 일 때만 해당 출력신호(XCOMP_SUMb, BACOMP_SUMb)를 각각 '0' 으로 출력하며, 다른 경우에는 '1'을 출력한다. 로우 합산블록(320)에서 출력워드 선택신호(X16)를 이용하여 XCOMP<13>신호의 출력을 제어하는 회로를 더 구비하였는데, 이는 데이터 출력패드에서 출력되는 워드의 단위에 따라서 필요한 로우 어드레스 비트(bit)수가 달라지기 때문이다.FIG. 5A is a circuit diagram of a row sum block ANTI_XCOMP_SUM of the parallel fuse monitoring unit of FIG. 2. The row summing block 320 divides the input signal XCOMP <0:16> into a bank address portion and a row address portion to negatively multiply and output each of them. Therefore, when the input signals XCOMP <0:16> are all '1', the corresponding output signals XCOMP_SUMb and BACOMP_SUMb are output as '0', and in other cases, '1' is output. In the row summing block 320, a circuit for controlling the output of the XCOMP <13> signal by using the output word select signal X16 is further provided, which is required according to the unit of word output from the data output pad. This is because the number of bits varies.

제3 동작모드(패러럴 로우퓨즈 모니터링 모드)에서 패러럴 로우퓨즈 모니터링부(300)의 동작을 도 2, 도 4, 도 5a를 통해 살펴본다.An operation of the parallel low fuse monitoring unit 300 in a third operation mode (parallel low fuse monitoring mode) will be described with reference to FIGS. 2, 4, and 5A.

(TANTI_1BIT, TPMEN) = (0,1) 이므로 패러럴 로우퓨즈 모니터링부(300)의 노드(N0)의 값은 '1' 이 된다. 그러므로 패러럴 로우퓨즈 모니터링부의 출력신호(XF_SUMb)는 로우 합산블록(320)의 출력신호(XCOMP_SUMb, BACOMP_SUMb)에 의해 결정된다. 이 때, 패러럴 컬럼퓨즈 모니터링부(400)의 노드(N1)의 값은 '0'이 되므로 패러럴 컬럼퓨즈 모니터링부의 출력신호(YF_SUMb)는 컬럼 합산블록(420)의 출력신호(YCOMP_SUMb)에 관계없이 '1' 이 된다. 즉, 패러럴 로우퓨즈 모니터링부의 출력(XF_SUMb)을 제외한 패러럴 컬럼퓨즈 모니터링부의 출력(YF_SUMb), 시리얼 로우퓨즈 모니터링부의 출력(XF_MOUT0 ~ XF_MOUT5), 시리얼 컬럼퓨즈 모니터링부의 출력(YF_MOUT0 ~ YF_MOUT2)은 모두 '1' 의 초기값을 가진다.Since (TANTI_1BIT, TPMEN) = (0, 1), the value of the node N0 of the parallel low-fuse monitoring unit 300 becomes '1'. Therefore, the output signal XF_SUMb of the parallel low-fuse monitoring unit is determined by the output signals XCOMP_SUMb and BACOMP_SUMb of the row summation block 320. At this time, since the value of the node N1 of the parallel column fuse monitoring unit 400 becomes '0', the output signal YF_SUMb of the parallel column fuse monitoring unit is independent of the output signal YCOMP_SUMb of the column summing block 420. Becomes '1'. That is, the output of the parallel column fuse monitoring unit (YF_SUMb) except the parallel low fuse monitoring unit (XF_SUMb), the output of the serial low fuse monitoring unit (XF_MOUT0 to XF_MOUT5), and the output of the serial column fuse monitoring unit (YF_MOUT0 to YF_MOUT2) are all '1'. Has an initial value of '.

첫째, 패러럴 로우퓨즈 모니터링부(300)의 비교블록(310)에 입력되는 로우 어드레스(LAA<0:16>)와 로우퓨즈 상태신호(ANTI_Xb<0:16>)가 서로 동일할 때, 출력신호(XCOMP<0:16>)의 모든 비트는 '1' 이 된다. First, when the row address LAA <0:16> and the low fuse state signal ANTI_Xb <0:16> input to the comparison block 310 of the parallel low-fuse monitoring unit 300 are the same, an output signal All bits of (XCOMP <0:16>) are '1'.

로우 합산블록(320)에 인가되는 비교블록(310)의 출력신호(XCOMP<0:16>)의 모든 비트는 '1' 이므로 로우 합산블록(320)의 출력신호(XCOMP_SUMb, BACOMP_SUMb)는 각각 '0' 이 되며 노어 게이트(NOR1)와 난드 게이트(NAND4)를 통해 패러럴 로우퓨즈 모니터링부의 출력(XF_SUMb)은 '0' 이 된다. 이는 로우 리페어 어드레스와 뱅크 리페어 어드레스가 제대로 프로그래밍 되었다는 것을 의미한다.Since all bits of the output signal XCOMP <0:16> of the comparison block 310 applied to the row summation block 320 are '1', the output signals XCOMP_SUMb and BACOMP_SUMb of the row summation block 320 are respectively ' 0 'and the output XF_SUMb of the parallel low-fuse monitoring unit becomes' 0' through the NOR gate NOR1 and the NAND gate NAND4. This means that the row repair address and bank repair address are properly programmed.

둘째, 패러럴 로우퓨즈 모니터링부(300)의 비교블록(310)에 입력되는 로우 어드레스(LAA<0:16>)와 로우퓨즈 상태신호(ANTI_Xb<0:16>)가 서로 다른 때, 출력신호(XCOMP<0:16>)는 두 신호를 비트(bit)단위로 배타적 부정논리합해서 서로 동일하면 '1', 서로 다르면 '0' 을 각 비트 단위로 출력한다. 예를 들면, LAA<0:16>= "1111 1111 1111 0000 0" , ANTI_Xb<0:16>= "1001 1111 1111 0000 0" 와 같이 입력되었을 경우에 XCOMP<0:16>= "1001 1111 1111 1111 1" 와 같은 출력값을 가진다. 즉, XCOMP<1>와 XCOMP<2>이 각각 '0'이 되며 나머지 비트는 모두 '1' 이 된다. Second, when the row address LAA <0:16> and the low fuse state signal ANTI_Xb <0:16> input to the comparison block 310 of the parallel low-fuse monitoring unit 300 are different from each other, the output signal ( XCOMP <0:16> is an exclusive negative logic sum of two signals in bit units and outputs '1' if they are equal to each other and '0' for each bit. For example, when LAA <0:16> = "1111 1111 1111 0000 0" and ANTI_Xb <0:16> = "1001 1111 1111 0000 0", XCOMP <0:16> = "1001 1111 1111 1111 has the same output value as 1 ". That is, XCOMP <1> and XCOMP <2> become '0' and all remaining bits become '1'.

로우 합산블록(320)에서 생성되는 두 출력신호(XCOMP_SUMb, BACOMP_SUMb)는 해당하는 입력신호가 모두 '1' 일 때만 각각 '0'을 출력하므로 상기 예에서는 XCOMP_SUMb 신호는 '1', BACOMP_SUMb 신호는 '0' 이 되며 노어 게이트(NOR1)와 난드 게이트(NAND4)를 거쳐 패러럴 로우퓨즈 모니터링부의 출력(XF_SUMb)은 '1' 이 된다. 이는 로우 리페어 어드레스 또는 뱅크 리페어 어드레스가 제대로 프로그래밍 되지 않았다는 것을 의미한다.Since the two output signals XCOMP_SUMb and BACOMP_SUMb generated by the row summation block 320 output '0' only when the corresponding input signals are all '1', in the above example, the XCOMP_SUMb signal is' 1 'and the BACOMP_SUMb signal is' 0 'and the output XF_SUMb of the parallel low-fuse monitoring unit becomes' 1' through the NOR gate NOR1 and the NAND gate NAND4. This means that the row repair address or bank repair address is not programmed correctly.

첫째, 둘째 동작에서 패러럴 컬럼퓨즈 모니터링부의 출력(YF_SUMb), 시리얼 로우퓨즈 모니터링부의 출력(XF_MOUT0 ~ XF_MOUT5), 시리얼 컬럼퓨즈 모니터링부의 출력(YF_MOUT0 ~ YF_MOUT2)은 모두 '1'의 초기값을 가지므로 퓨즈 모니터링 신호 생성부(20c)에서 모든 출력을 합산하여 퓨즈 모니터링 신호(ANTI_MONITOR)를 생성하고 출력구동부로 전달한다. 즉, 제3 동작모드에서의 퓨즈 모니터링 신호(ANTI_MONITOR)는 로우 리페어 어드레스(ANTI_Xb<0:16>)가 제대로 프로그래밍 되었는지를 나타내게 된다.First, in the second operation, the output of the parallel column fuse monitoring unit (YF_SUMb), the output of the serial low fuse monitoring unit (XF_MOUT0 to XF_MOUT5), and the output of the serial column fuse monitoring unit (YF_MOUT0 to YF_MOUT2) all have initial values of '1'. The monitoring signal generator 20c adds all the outputs to generate a fuse monitoring signal ANTI_MONITOR and transmits it to the output driver. That is, the fuse monitoring signal ANTI_MONITOR in the third operation mode indicates whether the low repair address ANTI_Xb <0:16> is properly programmed.

제4 동작모드(패러럴 컬럼퓨즈 모니터링 모드)에서 패러럴 컬럼퓨즈 모니터 링부(400)의 동작을 도 2, 도 4, 도 5b를 통해 살펴본다.An operation of the parallel column fuse monitoring unit 400 in a fourth operation mode (parallel column fuse monitoring mode) will be described with reference to FIGS. 2, 4, and 5B.

도 5b는 도 2의 패러럴 퓨즈 모니터링부의 컬럼 합산블록(ANTI_YCOMP_SUM)에 대한 회로도이다. 컬럼 합산블록(420)은 입력신호(YCOM<2:10>)를 모두 부정 논리곱한 결과(YCOMP_SUMb)를 출력하는 회로이다. 컬럼 합산블록(420)에서 XCOMP<10>신호는 리페어 확인퓨즈 어드레스(ANTI_EN)에 대한 신호이다. 즉, 컬럼 어드레스는 리페어 확인퓨즈 어드레스를 포함하고 있으므로 여기에서 XCOMP<10)>신호는 리페어 확인퓨즈의 상태를 컬럼 어드레스와 비교해서 나타내게 되는데 리페어 확인퓨즈는 럽쳐된 상태를 가진다.FIG. 5B is a circuit diagram of the column summation block ANTI_YCOMP_SUM of the parallel fuse monitoring unit of FIG. 2. The column summing block 420 is a circuit that outputs a result YCOMP_SUMb obtained by negatively multiplying the input signals YCOM <2:10>. In the column summing block 420, the XCOMP <10> signal is a signal for the repair confirmation fuse address ANTI_EN. That is, since the column address includes the repair confirm fuse address, the XCOMP <10)> signal indicates the state of the repair confirm fuse compared with the column address, and the repair confirm fuse has a broken state.

(TANTI_1BIT, TPMEN) = (1,1) 이므로 패러럴 컬럼퓨즈 모니터링부(400)의 노드(N1)의 값은 '1' 이 된다. 그러므로 패러럴 컬럼퓨즈 모니터링부의 출력신호(YF_SUMb)는 컬럼 합산블록(420)의 출력신호(YCOMP_SUMb)에 의해 결정된다. 이 때, 패러럴 로우퓨즈 모니터링부(300)의 노드(N0)의 값은 '0'이 되므로 패러럴 로유퓨즈 모니터링부의 출력신호(XF_SUMb)는 로우 합산블록(320)의 출력신호에 관계없이 '1' 이 된다. 즉, 패러럴 컬럼퓨즈 모니터링부의 출력(YF_SUMb)을 제외한 패러럴 로우퓨즈 모니터링부의 출력(XF_SUMb), 시리얼 로우퓨즈 모니터링부의 출력(XF_MOUT0 ~ XF_MOUT5), 시리얼 컬럼퓨즈 모니터링부의 출력(YF_MOUT0 ~ YF_MOUT2)은 모두 '1' 의 초기값을 가진다.Since (TANTI_1BIT, TPMEN) = (1, 1), the value of the node N1 of the parallel column fuse monitoring unit 400 becomes '1'. Therefore, the output signal YF_SUMb of the parallel column fuse monitoring unit is determined by the output signal YCOMP_SUMb of the column summing block 420. In this case, since the value of the node N0 of the parallel low-fuse monitoring unit 300 becomes '0', the output signal XF_SUMb of the parallel low-fuse monitoring unit is '1' regardless of the output signal of the low sum block 320. Becomes That is, the output of the parallel low-fuse monitoring unit (XF_SUMb) except the parallel column-fuse monitoring unit (YF_SUMb), the output of the serial low-fuse monitoring unit (XF_MOUT0 to XF_MOUT5), and the output of the serial column-fuse monitoring unit (YF_MOUT0 to YF_MOUT2) are all '1'. Has an initial value of '.

첫째, 패러럴 컬럼퓨즈 모니터링부(400)의 비교블록(410)에 입력되는 컬럼 어드레스(LAA<2:10>)와 컬럼퓨즈 상태신호(ANTI_Yb<2:10>)가 서로 동일할 때, 출력신호(YCOMP<2:10>)의 모든 비트는 '1' 이 된다. 컬럼 합산블록(420)으로 인가되는 신호(YCOMP<2:10>)의 모든 비트는 '1' 이므로 출력신호(YCOMP_SUMb)는 '0' 이 되며 인버터(INV5)와 난드 게이트(NAND6)를 거쳐 패러럴 컬럼퓨즈 모니터링부의 출력(YF_SUMb)은 '0' 이 된다. 이는 로우 리페어 어드레스와 뱅크 리페어 어드레스가 제대로 프로그래밍 되었다는 것을 의미한다.First, when the column address (LAA <2:10>) and the column fuse status signal (ANTI_Yb <2:10>) input to the comparison block 410 of the parallel column fuse monitoring unit 400 are the same, the output signal. All bits in (YCOMP <2:10>) are '1'. Since all bits of the signal YCOMP <2:10> applied to the column summing block 420 are '1', the output signal YCOMP_SUMb becomes '0' and is parallel through the inverter INV5 and the NAND gate NAND6. The output (YF_SUMb) of the column fuse monitoring unit becomes '0'. This means that the row repair address and bank repair address are properly programmed.

둘째, 패러럴 컬럼퓨즈 모니터링부(400)의 비교블록(410)에 입력되는 컬럼 어드레스(LAA<2:10>)와 컬럼퓨즈 상태신호(ANTI_Yb<2:10>)가 서로 다른 때, 출력신호(YCOMP<2:10>)는 두 신호를 비트(bit)단위로 배타적 부정논리합해서 서로 동일하면 '1', 서로 다르면 '0' 이 된다. 예를 들면, LAA<2:10>= "1111 1111 0" , ANTI_Yb<2:10>= "1111 0011 0" 와 같이 입력되었을 경우에 YCOMP<2:10>= "1111 0011 1" 와 같은 출력값을 가진다. 즉, YCOMP<6>와 YCOMP<7>이 각각 '0'이 되며, 나머지 비트는 모두 '1' 이 된다. Second, when the column address LAA <2:10> and the column fuse status signal ANTI_Yb <2:10> input to the comparison block 410 of the parallel column fuse monitoring unit 400 are different from each other, the output signal ( YCOMP <2:10>) is an exclusive negative logic sum of two signals in units of bits, so that '1' if they are equal to each other and '0' if they are different from each other. For example, an output such as YCOMP <2:10> = "1111 0011 1" when LAA <2:10> = "1111 1111 0", ANTI_Yb <2:10> = "1111 0011 0" Has That is, YCOMP <6> and YCOMP <7> are each set to '0', and the remaining bits are all set to '1'.

컬럼 합산블록(420)에서 생성되는 출력신호(YCOMP_SUMb)는 해당하는 입력신호가 모두 '1' 일 때만 '0'을 출력하므로 상기 예에서는 출력신호(YCOMP_SUMb)는 '1' 이 되며 인버터(INV5)과 난드 게이트(NAND6)를 거쳐 패러럴 컬럼퓨즈 모니터링부의 출력신호(YF_SUMb)는 '1' 이 된다. 이는 컬럼 리페어 어드레스가 제대로 프로그래밍 되지 않았다는 것을 의미한다.The output signal YCOMP_SUMb generated in the column summing block 420 outputs '0' only when the corresponding input signals are all '1'. In this example, the output signal YCOMP_SUMb becomes '1' and the inverter INV5. The output signal YF_SUMb of the parallel column fuse monitoring unit becomes '1' through the NAND gate NAND6. This means that the column repair address is not programmed correctly.

첫째, 둘째 동작에서 패러럴 로우퓨즈 모니터링부의 출력(XF_SUMb), 시리얼 로우퓨즈 모니터링부의 출력(XF_MOUT0 ~ XF_MOUT5), 시리얼 컬럼퓨즈 모니터링부의 출력(YF_MOUT0 ~ YF_MOUT2)은 모두 '1'의 초기값을 가지므로 퓨즈 모니터링 신호 생성부(20c)에서 모든 출력을 합산하여 퓨즈 모니터링 신호(ANTI_MONITOR)를 생성 하고 출력구동부로 전달한다. 즉, 제4 동작모드에서의 퓨즈 모니터링 신호(ANTI_MONITOR)는 컬럼 리페어 어드레스(ANTI_Yb<2:10>)가 제대로 프로그래밍 되었는지를 나타내게 된다.First, in the second operation, the output of the parallel low-fuse monitoring unit (XF_SUMb), the output of the serial low-fuse monitoring unit (XF_MOUT0 to XF_MOUT5), and the output of the serial column fuse monitoring unit (YF_MOUT0 to YF_MOUT2) all have initial values of '1'. The sum of all the outputs from the monitoring signal generator 20c generates a fuse monitoring signal ANTI_MONITOR and transmits it to the output driver. That is, the fuse monitoring signal ANTI_MONITOR in the fourth operation mode indicates whether the column repair address ANTI_Yb <2:10> is properly programmed.

도 6은 도 2의 퓨즈 모니터링 신호 생성부(ANTI_MONITOR_SUM)의 구현예를 나타낸 회로도이다. 퓨즈 모니터링 신호 생성부(20c)는 퓨즈 모니터링부(20)의 모든 출력신호(XFMOUT0 ~ XFMOUT5, YFMOUT0 ~ YFMOUT2, XF_SUMb, YF_SUMb)를 합산하여, 제1 동작모드 ~ 제4 동작모드에 따라 퓨즈 모니터링 신호(ANTI_MONITOR)를 생성하고 출력구동부로 전달한다. 즉, 퓨즈 모니터링부(20)의 모든 출력신호를 논리곱하여 퓨즈 모니터링 신호를 생성하고 이를 출력구동부로 전달하므로 입력되는 모든 신호가 '1' 일 때만 '1'을 출력한다.FIG. 6 is a circuit diagram illustrating an implementation of the fuse monitoring signal generator ANTI_MONITOR_SUM of FIG. 2. The fuse monitoring signal generation unit 20c sums all output signals XFMOUT0 to XFMOUT5, YFMOUT0 to YFMOUT2, XF_SUMb, and YF_SUMb of the fuse monitoring unit 20, and fuses the monitoring signal according to the first to fourth operating modes. Create (ANTI_MONITOR) and pass it to the output driver. That is, since all output signals of the fuse monitoring unit 20 are logically multiplied to generate a fuse monitoring signal and transfer them to the output driver, the output signal is outputted only when all input signals are '1'.

도 7a는 종래기술의 출력구동부의 실시예에 따른 회로도이다. 종래의 출력구동부는 출력제어신호(OUTOFF)에 의해 제어되는데, 출력제어신호(OUTOFF)가 '0' 일 때 클럭신호(RCLK,FCLK)에 따라 출력 데이터 신호(RDO, FDO)를 데이터 출력패드(DQ)를 통해 출력하는 노멀 리드(NOMAL READ) 동작을 하며 출력제어신호(OUTOFF)가 '1' 일 때는 데이터 출력패드(DQ)가 하이 임피던스(Hi-Z) 상태를 유지하게 된다. 즉, 데이터 출력패드는 오프(OFF)상태가 된다.7A is a circuit diagram according to an embodiment of the output driver of the prior art. The conventional output driver is controlled by the output control signal OUTOFF. When the output control signal OUTOFF is '0', the output driver outputs the output data signals RDO and FDO according to the clock signals RCLK and FCLK. When the output control signal OUTOFF is '1', the data output pad DQ maintains the high impedance Hi-Z state. In other words, the data output pad is turned off.

도 7b는 도 1의 출력구동부의 실시예에 따른 회로도이다. 본 발명의 출력구동부(30)에서는 퓨즈 모니터링 신호(ANTI_MONITOR)를 출력패드(PAD)로 출력시키는 역할을 하게 된다. 본 발명의 출력구동부의 실시예에서는 데이터 출력패드(DQ)를 통해 퓨즈 모니터링 신호(ANTI_MONITOR)를 출력한다. 7B is a circuit diagram according to an embodiment of the output driver of FIG. 1. The output driver 30 of the present invention serves to output the fuse monitoring signal ANTI_MONITOR to the output pad PAD. In the embodiment of the output driver of the present invention, the fuse monitoring signal ANTI_MONITOR is output through the data output pad DQ.

도 7b를 참조하면, 출력구동부는, 클럭신호(RCLK,FCLK)에 응답하여 출력 데이터 신호(RDO, FDO)를 출력하기 위한 데이터 출력부(510, 520), 출력 제어신호(OUTOFF) 및 모니터링 제어신호(TM_MONITOR)에 응답하여 퓨즈 모니터링 신호(ANTI_MONITOR)를 출력하기 위한 출력 제어부(530a, 540a), 데이터 출력부의 출력신호 또는 출력 제어부의 출력신호에 대응하는 풀업 구동신호(PUP) 및 풀다운 구동신호(PDN)를 생성하기 위한 전치 구동부(570), 풀업 구동신호 및 풀다운 구동신호에 응답하여 데이터 출력패드(DQ)를 구동하기 위한 메인 구동부(580)를 구비한다.Referring to FIG. 7B, the output driver may include data output units 510 and 520, output control signals OUTOFF, and monitoring control for outputting output data signals RDO and FDO in response to clock signals RCLK and FCLK. Output control units 530a and 540a for outputting the fuse monitoring signal ANTI_MONITOR in response to the signal TM_MONITOR, a pull-up driving signal PUP corresponding to an output signal of the data output unit or an output signal of the output control unit, and a pull-down driving signal ( A pre-driver 570 for generating a PDN, and a main driver 580 for driving the data output pad DQ in response to a pull-up driving signal and a pull-down driving signal.

여기에서, 데이터 출력부(510, 520)는, 상승 클럭신호(RCLK, RCLKb)에 응답하여 제1 출력노드(N1)에 출력 데이터 신호(RDO)를 출력하는 제1 트랜스미션 게이트(TG1), 하강 클럭신호(FCLK, FCLKb)에 응답하여 제1 출력노드(N1)에 출력 데이터 신호(FDO)를 출력하는 제2 트랜스미션 게이트(TG2), 상승 클럭신호(RCLK, RCLKb)에 응답하여 제2 출력노드(N2)에 출력 데이터 신호(RDO)를 출력하는 제3 트랜스미션 게이트(TG3), 하강 클럭신호(FCLK, FCLKb)에 응답하여 제2 출력노드(N2)에 출력 데이터 신호(FDO)를 출력하는 제4 트랜스미션 게이트(TG4)를 구비한다.Herein, the data output units 510 and 520 may include a first transmission gate TG1 and a falling edge which output the output data signal RDO to the first output node N1 in response to the rising clock signals RCLK and RCLKb. The second transmission node TG2 outputs the output data signal FDO to the first output node N1 in response to the clock signals FCLK and FCLKb, and the second output node in response to the rising clock signals RCLK and RCLKb. An output data signal FDO to the second output node N2 in response to the third transmission gate TG3 and the falling clock signals FCLK and FCLKb to output the output data signal RDO to N2. Four transmission gates TG4 are provided.

또한, 출력 제어부(530a, 540a)는, 공급전원(VDD)에 소오스가 접속되고 제1 노드(N3)에 드레인이 접속되며 퓨즈 모니터링 신호(ANTI_MONITOR)를 게이트 입력으로 하는 제1 PMOS 트랜지스터(MP1), 제1 노드(N3)에 소오스가 접속되고 제1 출력노드(N1)에 드레인이 접속되며 출력제어신호(OUTOFFb)를 게이트 입력으로 하는 제2 PMOS 트랜지스터(MP2), 접지전원(VSS)에 소오스가 접속되고 제1 출력노드(N1)에 드 레인이 접속되며 퓨즈 모니터링 신호를 게이트 입력으로 하는 제1 NMOS 트랜지스터(MN1), 공급전원(VDD)에 소오스가 접속되고 제2 출력노드(N2)에 드레인이 접속되며 퓨즈 모니터링 신호를 게이트 입력으로 하는 제3 PMOS 트랜지스터(MP3), 제2 노드(N4)에 소오스가 접속되고 제2 출력노드(N2)에 드레인이 접속되며 출력 제어신호(OUTOFF)를 게이트 입력으로 하는 제2 NMOS 트랜지스터(MN2), 접지 전원(VSS)에 소오스가 접속되고 제2 노드(N4)에 드레인이 접속되며 퓨즈 모니터링 신호를 게이트 입력으로 하는 제3 NMOS 트랜지스터(MN3)를 구비한다.In addition, the output control units 530a and 540a have a source connected to a supply power supply VDD, a drain connected to a first node N3, and a first PMOS transistor MP1 having a fuse monitoring signal ANTI_MONITOR as a gate input. The source is connected to the second PMOS transistor MP2 and the ground power supply VSS having the source connected to the first node N3, the drain connected to the first output node N1, and the output control signal OUTOFFb being the gate input. Is connected, a drain is connected to the first output node N1, a source is connected to the first NMOS transistor MN1 and the supply power source VDD having the fuse monitoring signal as a gate input, and is connected to the second output node N2. A drain is connected, a source is connected to the third PMOS transistor MP3 and the second node N4 that have the fuse monitoring signal as a gate input, a drain is connected to the second output node N2, and an output control signal OUTOFF is applied. A second NMOS transistor MN2 serving as a gate input, Source is connected to the paper supply (VSS) and a drain coupled to the second node (N4), and includes a second NMOS transistor 3 (MN3) of the fuse monitor signal as a gate input.

또한, 전치구동부(570)는, 제1 출력노드(N1)의 신호를 래치하기 위한 제1 래칭부(550), 제2 출력노드의 신호(N2)를 래치하기 위한 제2 래칭부(560), 제1 래칭부의 신호를 반전시켜 풀업 구동신호(PUP)를 생성하기 위한 제1 전치구동기(PRE1), 제2 래칭부의 신호를 반전시켜 풀다운 구동신호(PDN)를 생성하기 위한 제2 전치구동기(PRE2)를 구비한다.In addition, the pre-driver 570 may include a first latching unit 550 for latching a signal of the first output node N1, and a second latching unit 560 for latching a signal N2 of the second output node. The first pre-driver PRE1 for inverting the signal of the first latching unit to generate the pull-up driving signal PUP, and the second pre-driver for inverting the signal of the second latching unit to generate the pull-down driving signal PDN ( PRE2).

도 7b의 본 발명의 출력구동부는 종래의 출력구동부의 기능을 유지하면서 퓨즈 모니터링 신호(ANTI_MONITOR)를 데이터 출력패드(DQ)로 출력할 수 있게 회로를 구성하였다. 여기에서, 모니터링 제어신호(TM_MONITOR)는 시리얼 모니터링 테스트모드 신호(TSM_EN)와 패러럴 모니터링 테스트모드 신호(TPM_EN)를 논리합해서 생성한 신호이다. 출력구동부의 동작은 다음과 같이 이루어진다.The output driver of the present invention of FIG. 7B configures a circuit to output the fuse monitoring signal ANTI_MONITOR to the data output pad DQ while maintaining the function of the conventional output driver. Here, the monitoring control signal TM_MONITOR is a signal generated by ORing the serial monitoring test mode signal TSM_EN and the parallel monitoring test mode signal TPM_EN. The operation of the output driver is as follows.

첫째, 출력제어신호(OUTOFF)와 모니터링 제어신호(TM_MONITOR)가 동시에 '0' 일 때는 시리얼 모니터링 또는 패러럴 모니터링 모드가 활성화 되지 않은 상태이며, 종래 출력구동부의 노멀 리드(NOMAL READ)동작과 동일한 동작을 수행하게 된 다. 즉, 노드(N1, N2)의 값은 출력 데이터 신호(RDO, FDO)에 의해 결정되며 전치구동부(570)을 거쳐 메인구동부(580)에서 데이터 출력패드(DQ)로 출력된다.First, when the output control signal (OUTOFF) and the monitoring control signal (TM_MONITOR) are '0' at the same time, the serial monitoring or parallel monitoring mode is not activated and the same operation as the normal read operation of the conventional output driver is performed. To perform. That is, the values of the nodes N1 and N2 are determined by the output data signals RDO and FDO, and are output from the main driver 580 to the data output pad DQ via the pre-driver 570.

둘째, 출력제어신호(OUTOFF)가 '1', 모니터링 제어신호(TM_MONITOR)가 '0' 일 때는 제1 출력노드(N)는 '1', 제2 출력노드(N2)는 '0'이 된다. 이때, 데이터 출력패드(DQ)는 하이 임피던스(Hi-Z)상태가 되어 오프(OFF)상태가 된다. Second, when the output control signal OUTOFF is '1' and the monitoring control signal TM_MONITOR is '0', the first output node N becomes '1' and the second output node N2 becomes '0'. . At this time, the data output pad DQ is in a high impedance (Hi-Z) state and is turned off.

셋째, 출력제어신호(OUTOFF)가 '1', 모니터링 제어신호(TM_MONITOR)가 '1' 일 때는 퓨즈 모니터링 신호(ANTI_MONITOR)는 출력노드(N1,N2)의 값을 결정하고 데이터 출력패드(DQ)를 통해 출력된다. 즉, 퓨즈 모니터링 신호(ANTI_MONITOR)가 '0' 이면 데이터 출력패드(DQ)도 '0', 퓨즈 모니터링 신호(ANTI_MONITOR)가 '0' 이면 데이터 출력패드(DQ)도 '1' 이 된다.Third, when the output control signal OUTOFF is '1' and the monitoring control signal TM_MONITOR is '1', the fuse monitoring signal ANTI_MONITOR determines the values of the output nodes N1 and N2 and the data output pad DQ. Is output via That is, when the fuse monitoring signal ANTI_MONITOR is '0', the data output pad DQ is also '0', and when the fuse monitoring signal ANTI_MONITOR is '0', the data output pad DQ is also '1'.

이상, 본 발명의 실시예에 따라 퓨즈 모니터링 회로에 대한 구체적인 설명을 하였다. 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.In the above, a detailed description of the fuse monitoring circuit according to an embodiment of the present invention. Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

예컨대, 도 2에서는 시리얼 퓨즈 모니터링부와 패러럴 퓨즈 모니터링부의 출력신호를 모두 합산하여 출력구동부로 전달하였으나, 시리얼 퓨즈 모니터링부와 패러럴 퓨즈 모니터링부의 출력신호를 각각 따로 합산하여 출력할 수도 있다. 즉, 모든 시리얼 퓨즈 모니터링부의 출력신호(XF_MOUT0 ~ XF_MOUT5, YF_MOUT0 ~ YFMOUT2) 를 합산하여 시리얼 퓨즈 모니터링 신호를 생성하는 시리얼 퓨즈 모니터링 신호생성부와 모든 패러럴 퓨즈 모니터링부의 출력신호(XF_SUMb, YF_SUMb)를 합산하여 패러럴 퓨즈 모니터링 신호를 생성하는 패러럴 퓨즈 모니터링 신호생성부를 더 구비하고 시리얼 퓨즈 모니터링 신호와 패러럴 퓨즈 모니터링 신호를 다시 합산하여 퓨즈 모니터링 신호(ANTI_MONITOR)를 생성할 수도 있다. 또한, 시리얼 퓨즈 모니터링 신호와 패러럴 퓨즈 모니터링 신호를 각각의 출력패드을 통해 모니터링 할 수도 있다. 출력패드(PAD)는 데이터 출력패드(DQ)을 통해 출력할 수도 있으며, 테스트를 위해 다른 출력패드을 여러개 할당하여 출력할 수도 있을 것이다.For example, in FIG. 2, all the output signals of the serial fuse monitoring unit and the parallel fuse monitoring unit are added to the output driver. However, the output signals of the serial fuse monitoring unit and the parallel fuse monitoring unit may be separately added. That is, the output signal (XF_MOUT0 to XF_MOUT5, YF_MOUT0 to YFMOUT2) of all the serial fuse monitoring units is added to the serial fuse monitoring signal generation unit generating the serial fuse monitoring signal and the output signals (XF_SUMb, YF_SUMb) of all parallel fuse monitoring units. The electronic device may further include a parallel fuse monitoring signal generator configured to generate a parallel fuse monitoring signal, and generate a fuse monitoring signal ANTI_MONITOR by re-summing the serial fuse monitoring signal and the parallel fuse monitoring signal. In addition, the serial fuse monitoring signal and the parallel fuse monitoring signal can be monitored through the respective output pads. The output pad PAD may be output through the data output pad DQ, or may be output by assigning several different output pads for testing.

또한, 이상의 실시예에서는 불량 메모리 셀 1개를 대체하는 방식을 예로 들었으나, 본 발명은 동일한 로우 어드레스 또는 동일한 컬럼 어드레스에 해당하는 메모리 셀을 동시에 대체하는 방식에도 적용할 수 있으며, 전기적 방식 및 레이저 방식의 퓨즈 등 퓨즈타입(fuse type)에 관계없이 본 발명을 적용하여 출력패드를 통해 외부에서 퓨즈상태를 모니터링 할 수 있을 것이다. 이러한 로직의 변경은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.In addition, in the above embodiment, a method of replacing one defective memory cell is taken as an example, but the present invention may be applied to a method of simultaneously replacing memory cells corresponding to the same row address or the same column address, and an electrical method and a laser. Regardless of the fuse type (fuse type) such as the fuse of the type by applying the present invention will be able to monitor the fuse state from the outside through the output pad. The change of this logic is too many cases, and since the change can be easily inferred by anyone skilled in the art, the enumeration thereof will be omitted.

도 1은 본 발명의 일 실시예에 따른 구성도이다.1 is a block diagram according to an embodiment of the present invention.

도 2는 도 1의 퓨즈 모니터링부의 실시예를 나타낸 도면이다.2 is a diagram illustrating an embodiment of a fuse monitoring unit of FIG. 1.

도 3a는 도 2의 시리얼 로우퓨즈 모니터링부(ANTI_XF_MONITOR)의 구현예를 나타낸 회로도이다.FIG. 3A is a circuit diagram illustrating an example of implementing the serial low-fuse monitoring unit ANTI_XF_MONITOR of FIG. 2.

도 3b는 도 2의 시리얼 컬럼퓨즈 모니터링부(ANTI_YF_MONITOR)의 구현예를 나타낸 회로도이다.FIG. 3B is a circuit diagram illustrating an implementation of the serial column fuse monitoring unit ANTI_YF_MONITOR of FIG. 2.

도 4는 도 2의 패러럴 퓨즈 모니터링부의 비교블록(ANTICOMP)에 대한 구현예를 나타낸 회로도이다.FIG. 4 is a circuit diagram illustrating an implementation of the comparison block ANTICOMP of the parallel fuse monitoring unit of FIG. 2.

도 5a는 도 2의 패러럴 퓨즈 모니터링부의 로우합산블록(ANTI_XCOMP_SUM)에 대한 회로도이다.FIG. 5A is a circuit diagram of the row sum block ANTI_XCOMP_SUM of the parallel fuse monitoring unit of FIG. 2.

도 5b는 도 2의 패러럴 퓨즈 모니터링부의 컬럼합산블록(ANTI_YCOMP_SUM)에 대한 회로도이다.FIG. 5B is a circuit diagram of the column summation block ANTI_YCOMP_SUM of the parallel fuse monitoring unit of FIG. 2.

도 6은 도 2의 퓨즈 모니터링 신호 생성부(ANTI_MONITOR_SUM)의 구현예를 나타낸 회로도이다.FIG. 6 is a circuit diagram illustrating an implementation of the fuse monitoring signal generator ANTI_MONITOR_SUM of FIG. 2.

도 7a는 종래기술의 출력구동부의 실시예에 따른 회로도이다.7A is a circuit diagram according to an embodiment of the output driver of the prior art.

도 7b는 도 1의 출력구동부의 실시예에 따른 회로도이다.7B is a circuit diagram according to an embodiment of the output driver of FIG. 1.

*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

20 : 퓨즈 모니터링부 20a: 시리얼 퓨즈 모니터링부20: fuse monitoring unit 20a: serial fuse monitoring unit

20b: 패러럴 퓨즈 모니터링부 20c: 퓨즈 모니터링 신호 생성부20b: parallel fuse monitoring unit 20c: fuse monitoring signal generation unit

110~160: 시리얼 로우퓨즈 모니터링부 210~230: 시리얼 컬럼퓨즈 모니터링부110 to 160: serial low-fuse monitoring unit 210 to 230: serial column fuse monitoring unit

300: 패러럴 로우퓨즈 모니터링부 400: 패러럴 컬럼퓨즈 모니터링부300: parallel low fuse monitoring unit 400: parallel column fuse monitoring unit

510, 520: 데이터 출력부 530a, 540a: 출력 제어부510 and 520: data output unit 530a and 540a: output control unit

570: 전치구동부 580: 메인 구동부570: pre-drive section 580: main drive section

Claims (13)

삭제delete 리페어 어드레스가 프로그램된 다수의 퓨즈를 구비하며, 퓨즈 초기화 신호에 응답하여 각 퓨즈의 연결상태에 대응하는 다수의 퓨즈상태신호를 출력하기 위한 리페어 퓨즈부;A repair fuse having a plurality of fuses having a repair address programmed therein, and configured to output a plurality of fuse state signals corresponding to connection states of the fuses in response to the fuse initialization signal; 시리얼 모니터링 테스트모드 신호에 응답하여 인가된 어드레스에 의해 선택된 각 퓨즈상태신호에 대응하는 퓨즈상태 확인신호를 출력하기 위한 시리얼 퓨즈 모니터링 수단;Serial fuse monitoring means for outputting a fuse status confirmation signal corresponding to each fuse status signal selected by an address applied in response to the serial monitoring test mode signal; 패러럴 모니터링 테스트모드 신호에 응답하여 인가된 어드레스와 상기 리페어 어드레스를 비교하여 리페어 확인신호를 출력하기 위한 패러럴 퓨즈 모니터링 수단; 및Parallel fuse monitoring means for outputting a repair confirmation signal by comparing the repaired address with an applied address in response to a parallel monitoring test mode signal; And 출력 제어신호에 응답하여 상기 퓨즈상태 확인신호 및 상기 리페어 확인신호를 출력패드로 출력하기 위한 출력수단을 구비하며,An output means for outputting the fuse status confirmation signal and the repair confirmation signal to an output pad in response to an output control signal, 상기 시리얼 퓨즈 모니터링 수단은, 로우컬럼 선택신호에 응답하여 인가된 로우 어드레스의 각 어드레스 비트신호 및 각 로우퓨즈 상태신호에 대응하는 다수의 로우 퓨즈상태 확인신호를 출력하기 위한 다수의 시리얼 로우퓨즈 모니터링부와,The serial fuse monitoring unit may include a plurality of serial low fuse monitoring units configured to output a plurality of row fuse state confirmation signals corresponding to each address bit signal and each row fuse state signal of a row address applied in response to a row column selection signal. Wow, 상기 로우컬럼 선택신호에 응답하여 인가된 컬럼 어드레스의 각 어드레스 비트신호 및 각 컬럼퓨즈 상태신호에 대응하는 다수의 컬럼 퓨즈상태 확인신호를 출력하기 위한 다수의 시리얼 컬럼퓨즈 모니터링부를 구비하는 것을 특징으로 하는 반도체 소자의 퓨즈 모니터링 회로.And a plurality of serial column fuse monitoring units for outputting a plurality of column fuse status confirmation signals corresponding to each address bit signal and each column fuse status signal of an applied column address in response to the low column selection signal. Fuse monitoring circuit of semiconductor device. 제2항에 있어서,The method of claim 2, 상기 패러럴 퓨즈 모니터링 수단은,The parallel fuse monitoring means, 상기 로우컬럼 선택신호에 응답하여 인가된 상기 로우 어드레스와 로우 리페어 어드레스를 비교하여 로우 리페어 확인신호를 출력하기 위한 패러럴 로우퓨즈 모니터링부와,A parallel low-fuse monitoring unit configured to output a low repair confirmation signal by comparing the row address and the row repair address applied in response to the row column selection signal; 상기 로우컬럼 선택신호에 응답하여 인가된 상기 컬럼 어드레스와 컬럼 리페어 어드레스를 비교하여 컬럼 리페어 확인신호를 출력하기 위한 패러럴 컬럼퓨즈 모니터링부를 구비하는 것을 특징으로 하는 반도체 소자의 퓨즈 모니터링 회로.And a parallel column fuse monitoring unit configured to output a column repair confirmation signal by comparing the column address and the column repair address applied in response to the low column selection signal. 제3항에 있어서,The method of claim 3, 상기 로우 어드레스는 뱅크 어드레스를 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 모니터링 회로.And the row address includes a bank address. 제4항에 있어서,The method of claim 4, wherein 상기 컬럼 어드레스는 리페어 확인퓨즈 어드레스를 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 모니터링 회로.And the column address includes a repair confirmation fuse address. 제5항에 있어서,The method of claim 5, 상기 다수의 로우 퓨즈상태 확인신호와 다수의 컬럼 퓨즈상태 확인신호를 합산하여 시리얼 퓨즈 모니터링 신호를 생성하기 위한 시리얼 퓨즈 모니터링 신호생성부를 더 구비하는 것을 특징으로 하는 반도체 소자의 퓨즈 모니터링 회로.And a serial fuse monitoring signal generation unit configured to generate a serial fuse monitoring signal by adding the plurality of row fuse status confirmation signals and the plurality of column fuse status confirmation signals. 제6항에 있어서,The method of claim 6, 상기 로우 리페어 확인신호와 컬럼 리페어 확인신호를 합산하여 패러럴 퓨즈 모니터링 신호를 생성하기 위한 패러럴 퓨즈 모니터링 신호생성부를 더 구비하는 것을 특징으로 하는 반도체 소자의 퓨즈 모니터링 회로.And a parallel fuse monitoring signal generation unit for generating a parallel fuse monitoring signal by summing the low repair confirmation signal and the column repair confirmation signal. 제7항에 있어서,The method of claim 7, wherein 상기 시리얼 퓨즈 모니터링 신호와 패러럴 퓨즈 모니터링 신호를 합산하여 퓨즈 모니터링 신호를 생성하기 위한 퓨즈 모니터링 신호 생성부를 더 구비하는 것을 특징으로 하는 반도체 소자의 퓨즈 모니터링 회로.And a fuse monitoring signal generator configured to add the serial fuse monitoring signal and the parallel fuse monitoring signal to generate a fuse monitoring signal. 제5항에 있어서,The method of claim 5, 상기 다수의 로우 퓨즈상태 확인신호, 다수의 컬럼 퓨즈상태 확인신호, 로우 리페어 확인신호 및 컬럼 리페어 확인신호를 모두 합산하여 퓨즈 모니터링 신호를 생성하기 위한 퓨즈 모니터링 신호 생성부를 더 구비하는 것을 특징으로 하는 반도체 소자의 퓨즈 모니터링 회로.And a fuse monitoring signal generation unit configured to generate a fuse monitoring signal by summing all the plurality of low fuse state confirmation signals, the plurality of column fuse state confirmation signals, the low repair confirmation signal, and the column repair confirmation signal. Fuse monitoring circuit of the device. 제8항 또는 9항에 있어서,The method of claim 8 or 9, 상기 출력수단은,The output means, 클럭신호에 응답하여 출력 데이터 신호를 출력하기 위한 데이터 출력부;A data output unit for outputting an output data signal in response to a clock signal; 상기 출력 제어신호 및 모니터링 제어신호에 응답하여 상기 퓨즈 모니터링 신호를 출력하기 위한 출력 제어부;An output control unit for outputting the fuse monitoring signal in response to the output control signal and the monitoring control signal; 상기 데이터 출력부의 출력신호 또는 출력 제어부의 출력신호에 대응하는 풀업 구동신호 및 풀다운 구동신호를 생성하기 위한 전치 구동부; 및A pre-driver for generating a pull-up driving signal and a pull-down driving signal corresponding to an output signal of the data output unit or an output signal of an output control unit; And 상기 풀업 구동신호 및 풀다운 구동신호에 응답하여 데이터 출력패드를 구동하기 위한 메인 구동부를 구비하는 것을 특징으로 하는 반도체 소자의 퓨즈 모니터 링 회로.And a main driver for driving a data output pad in response to the pull-up driving signal and the pull-down driving signal. 제10항에 있어서,The method of claim 10, 상기 데이터 출력부는,The data output unit, 상승 클럭신호에 응답하여 제1 출력노드에 제1 출력 데이터 신호를 출력하는 제1 트랜스미션 게이트;A first transmission gate configured to output a first output data signal to a first output node in response to a rising clock signal; 하강 클럭신호에 응답하여 상기 제1 출력노드에 제2 출력 데이터 신호를 출력하는 제2 트랜스미션 게이트;A second transmission gate configured to output a second output data signal to the first output node in response to a falling clock signal; 상기 상승 클럭신호에 응답하여 제2 출력노드에 상기 제1 출력 데이터 신호를 출력하는 제3 트랜스미션 게이트; 및A third transmission gate configured to output the first output data signal to a second output node in response to the rising clock signal; And 상기 하강 클럭신호에 응답하여 상기 제2 출력노드에 상기 제2 출력 데이터 신호를 출력하는 제4 트랜스미션 게이트를 구비하는 것을 특징으로 하는 반도체 소자의 퓨즈 모니터링 회로.And a fourth transmission gate configured to output the second output data signal to the second output node in response to the falling clock signal. 제11항에 있어서,The method of claim 11, 상기 출력 제어부는,The output control unit, 공급전원에 소오스가 접속되고 제1 노드에 드레인이 접속되며 상기 퓨즈 모니터링 신호를 게이트 입력으로 하는 제1 PMOS 트랜지스터;A first PMOS transistor having a source connected to a supply power supply, a drain connected to a first node, and a gate of the fuse monitoring signal; 상기 제1 노드에 소오스가 접속되고 상기 제1 출력노드에 드레인이 접속되며 상기 출력제어신호를 게이트 입력으로 하는 제2 PMOS 트랜지스터;A second PMOS transistor having a source connected to the first node, a drain connected to the first output node, and the output control signal serving as a gate input; 접지전원에 소오스가 접속되고 상기 제1 출력노드에 드레인이 접속되며 상기 퓨즈 모니터링 신호를 게이트 입력으로 하는 제1 NMOS 트랜지스터;A first NMOS transistor having a source connected to a ground power supply, a drain connected to the first output node, and the fuse monitoring signal serving as a gate input; 공급전원에 소오스가 접속되고 상기 제2 출력노드에 드레인이 접속되며 상기 퓨즈 모니터링 신호를 게이트 입력으로 하는 제3 PMOS 트랜지스터;A third PMOS transistor having a source connected to a supply power supply, a drain connected to the second output node, and the fuse monitoring signal serving as a gate input; 제2 노드에 소오스가 접속되고 상기 제2 출력노드에 드레인이 접속되며 상기 출력 제어신호를 게이트 입력으로 하는 제2 NMOS 트랜지스터; 및A second NMOS transistor having a source connected to a second node, a drain connected to the second output node, and the output control signal serving as a gate input; And 접지 전원에 소오스가 접속되고 상기 제2 노드에 드레인이 접속되며 상기 퓨즈 모니터링 신호를 게이트 입력으로 하는 제3 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 소자의 퓨즈 모니터링 회로.And a third NMOS transistor having a source connected to a ground power source, a drain connected to the second node, and a gate input of the fuse monitoring signal. 제12항에 있어서,The method of claim 12, 상기 전치구동부는,The preposition driving unit, 상기 제1 출력노드의 신호를 래치하기 위한 제1 래칭부;A first latching unit for latching a signal of the first output node; 상기 제2 출력노드의 신호를 래치하기 위한 제2 래칭부;A second latching unit for latching a signal of the second output node; 상기 제1 래칭부의 신호를 반전시켜 상기 풀업 구동신호를 생성하기 위한 제1 전치구동기; 및A first pre-driver for inverting the signal of the first latching unit to generate the pull-up driving signal; And 상기 제2 래칭부의 신호를 반전시켜 상기 풀다운 구동신호를 생성하기 위한 제2 전치구동기를 구비하는 것을 특징으로 하는 반도체 소자의 퓨즈 모니터링 회로.And a second pre-driver for inverting the signal of the second latching unit to generate the pull-down driving signal.
KR1020070139139A 2007-12-27 2007-12-27 Fuse monitoring circuit for semiconductor memory device KR100921831B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070139139A KR100921831B1 (en) 2007-12-27 2007-12-27 Fuse monitoring circuit for semiconductor memory device
US12/165,135 US7826296B2 (en) 2007-12-27 2008-06-30 Fuse monitoring circuit for semiconductor memory device
TW097125824A TWI391939B (en) 2007-12-27 2008-07-09 Fuse monitoring circuit for semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139139A KR100921831B1 (en) 2007-12-27 2007-12-27 Fuse monitoring circuit for semiconductor memory device

Publications (2)

Publication Number Publication Date
KR20090070964A KR20090070964A (en) 2009-07-01
KR100921831B1 true KR100921831B1 (en) 2009-10-16

Family

ID=40798239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139139A KR100921831B1 (en) 2007-12-27 2007-12-27 Fuse monitoring circuit for semiconductor memory device

Country Status (3)

Country Link
US (1) US7826296B2 (en)
KR (1) KR100921831B1 (en)
TW (1) TWI391939B (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100921830B1 (en) * 2007-12-27 2009-10-16 주식회사 하이닉스반도체 Fuse monitoring circuit for semiconductor memory device
KR101953241B1 (en) 2012-05-02 2019-02-28 삼성전자 주식회사 Anti-fuse circuit capable of monitoring anti-fuse cell data, and semiconductor device including the same
KR102017724B1 (en) 2012-05-31 2019-09-03 삼성전자주식회사 Memory device, operation method thereof, and electronic device having the same
KR20160069230A (en) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 Semiconductor device and method of driving the same
KR102479496B1 (en) * 2016-09-19 2022-12-20 에스케이하이닉스 주식회사 Semiconductor device
US10360989B2 (en) * 2017-12-04 2019-07-23 Micron Technology, Inc. Electronic device with a fuse-read trigger mechanism

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910001533B1 (en) * 1986-06-11 1991-03-15 후지쓰 가부시끼가이샤 Semiconductor device having fuse circuit and detecting circuit for detecting states of fuses in the fuse circuit
KR20020040116A (en) * 2000-11-23 2002-05-30 윤종용 semiconductor memory device and programmed defect address identifying method thereof
KR20050102305A (en) * 2004-04-21 2005-10-26 주식회사 하이닉스반도체 Semiconductor memory device for senseing damage of repair fuse

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208294A (en) * 2001-01-12 2002-07-26 Toshiba Corp Semiconductor memory having redundancy system
TW579525B (en) * 2002-05-30 2004-03-11 Samsung Electronics Co Ltd Semiconductor memory device post-repair circuit and method
US7120068B2 (en) * 2002-07-29 2006-10-10 Micron Technology, Inc. Column/row redundancy architecture using latches programmed from a look up table
WO2004102664A1 (en) * 2003-05-13 2004-11-25 Fujitsu Limited Fuse circuit and semiconductor integrated circuit device
US6928377B2 (en) * 2003-09-09 2005-08-09 International Business Machines Corporation Self-test architecture to implement data column redundancy in a RAM
KR100618830B1 (en) * 2004-06-07 2006-08-31 삼성전자주식회사 Redundancy repair circuit using decoder and Method thereof
KR101165027B1 (en) * 2004-06-30 2012-07-13 삼성전자주식회사 Redundancy program circuit in semiconductor memory device
KR100921830B1 (en) 2007-12-27 2009-10-16 주식회사 하이닉스반도체 Fuse monitoring circuit for semiconductor memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910001533B1 (en) * 1986-06-11 1991-03-15 후지쓰 가부시끼가이샤 Semiconductor device having fuse circuit and detecting circuit for detecting states of fuses in the fuse circuit
KR20020040116A (en) * 2000-11-23 2002-05-30 윤종용 semiconductor memory device and programmed defect address identifying method thereof
KR20050102305A (en) * 2004-04-21 2005-10-26 주식회사 하이닉스반도체 Semiconductor memory device for senseing damage of repair fuse

Also Published As

Publication number Publication date
US7826296B2 (en) 2010-11-02
TW200929231A (en) 2009-07-01
US20090168580A1 (en) 2009-07-02
KR20090070964A (en) 2009-07-01
TWI391939B (en) 2013-04-01

Similar Documents

Publication Publication Date Title
US8315116B2 (en) Repair circuit and repair method of semiconductor memory apparatus
US7486577B2 (en) Repair circuit and method of repairing defects in a semiconductor memory device
KR100949264B1 (en) Monitoring circuit for semiconductor device
KR100921831B1 (en) Fuse monitoring circuit for semiconductor memory device
KR100921830B1 (en) Fuse monitoring circuit for semiconductor memory device
JP2007172720A (en) Semiconductor device, semiconductor storage device, control signal formation method, and relief method
US8193851B2 (en) Fuse circuit of semiconductor device and method for monitoring fuse state thereof
US20090059682A1 (en) Semiconductor memory device having antifuse circuitry
TWI430280B (en) Fuse circuit and driving method thereof
US8767490B2 (en) Electrical fuse rupture circuit
KR20100001161A (en) Semiconductor memory device
KR101156030B1 (en) Anti-fuse circuit and semiconductor integrated circuit having the same
US7274610B2 (en) Semiconductor memory device
KR20080029696A (en) Redundancy circuit for seminconductor memory device
KR100942971B1 (en) Repair address monitoring circuit for semiconductor memory device
KR100871691B1 (en) Method of Parallel Bit Test and semiconductor memory device using the method
KR100443508B1 (en) A semiconductor memory module
KR20020064014A (en) Semiconductor memory device with burn-in test function
KR20020062438A (en) Semiconductor memory device with a master fuse circuit
KR101096205B1 (en) Semiconductor device
KR100498596B1 (en) Semiconductor memory device for reducing peak current of repair circuit
KR20040092738A (en) Semiconductor memory device
JP2004030795A (en) Semiconductor storage device and inspection method therefor
KR20050003035A (en) Semiconductor memory device
KR19980026422A (en) Array Supply Voltage Generator for Use in Burn-In Test Operation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 10