KR100909543B1 - Method and apparatus for transmitting / receiving control information in mobile communication system supporting packet data transmission - Google Patents

Method and apparatus for transmitting / receiving control information in mobile communication system supporting packet data transmission Download PDF

Info

Publication number
KR100909543B1
KR100909543B1 KR1020050007437A KR20050007437A KR100909543B1 KR 100909543 B1 KR100909543 B1 KR 100909543B1 KR 1020050007437 A KR1020050007437 A KR 1020050007437A KR 20050007437 A KR20050007437 A KR 20050007437A KR 100909543 B1 KR100909543 B1 KR 100909543B1
Authority
KR
South Korea
Prior art keywords
bit
control information
rate
bits
crc
Prior art date
Application number
KR1020050007437A
Other languages
Korean (ko)
Other versions
KR20060061199A (en
Inventor
김영범
장유지엔
이주호
곽용준
허윤형
조준영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to AU2005239657A priority Critical patent/AU2005239657B2/en
Priority to JP2005344041A priority patent/JP4308817B2/en
Priority to US11/289,572 priority patent/US7486644B2/en
Priority to EP05026149.4A priority patent/EP1672825B1/en
Publication of KR20060061199A publication Critical patent/KR20060061199A/en
Application granted granted Critical
Publication of KR100909543B1 publication Critical patent/KR100909543B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013Rate matching, e.g. puncturing or repetition of code symbols
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/12Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W72/00Local resource management
    • H04W72/20Control channels or signalling for resource management
    • H04W72/21Control channels or signalling for resource management in the uplink direction of a wireless link, i.e. towards the network

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 패킷 데이터 서비스를 지원하는 이동통신시스템에 관한 것으로서, 특히 복합 자동 재전송(Hybrid Automatic Repeat Request: HARQ)을 위한 제어정보를 송수신하는 방법 및 장치에 관한 것이다. 본 발명에 따른 이동통신 시스템에서 상향링크 패킷데이터의 전송에 관련된 제어정보를 송신하는 방법은 상기 제어정보의 오류 검출을 위해 생성된 CRC(Cyclic Redundancy Check code)와 상기 제어정보를 적용할 단말을 식별하기 위한 단말 식별자(UE-ID)를 결합하여, 16비트의 단말 특정 CRC(UE-ID specific CRC)를 생성하는 과정과, 6 비트의 제어정보에 상기 단말 특정 CRC와 8비트의 테일비트를 추가한 후 1/3의 부호율로 부호화하여 90비트의 부호화된 비트들을 생성하는 과정과, 상기 부호화된 비트들을 래이트 매칭 패턴에 따라 래이트 매칭하여, 60비트의 래이트 매칭된 블록을 생성하는 과정과, 상기 래이트 매칭된 블록을 상기 단말에게 전송하는 과정을 포함하며, 여기서 상기 부호화된 비트들의 천공하는 비트들의 위치를 나타내는 상기 래이트 매칭 패턴은, {1, 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83, 84, 85, 87, 88, 90}을 포함한다.

Figure R1020050007437

WCDMA, E-DCH, Rate matching, Convolutional code

The present invention relates to a mobile communication system supporting a packet data service, and more particularly, to a method and apparatus for transmitting and receiving control information for a hybrid automatic repeat request (HARQ). In a method for transmitting control information related to transmission of uplink packet data in a mobile communication system according to the present invention, a CRC (Cyclic Redundancy Check code) generated for error detection of the control information and a terminal to which the control information is to be applied are identified. Generating a 16-bit UE-ID specific CRC by combining a terminal identifier (UE-ID), and adding the terminal-specific CRC and 8-bit tail bits to 6-bit control information. And encoding 90-bit encoded bits by encoding at a code rate of 1/3, and performing a rate-matching of the encoded bits according to a rate matching pattern to generate a 60-bit rate matched block. And transmitting the rate matched block to the terminal, wherein the rate matching pattern representing the positions of punctured bits of the encoded bits is {1, 2, 5, 6; , 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83, 84, 85, 87, 88 , 90}.

Figure R1020050007437

WCDMA, E-DCH, Rate matching, Convolutional code

Description

패킷 데이터 전송을 지원하는 이동통신 시스템에서 제어정보를 송수신하는 방법 및 장치{METHOD AND APPARATUS FOR TRANSMITTING/RECEIVING CONTROL INFORMATION IN MOBILE TELECOMMUNICATION SYSTEM FOR PACKET DATA TRANSMISSION}METHOD AND APPARATUS FOR TRANSMITTING / RECEIVING CONTROL INFORMATION IN MOBILE TELECOMMUNICATION SYSTEM FOR PACKET DATA TRANSMISSION}

도 1은 E-DCH를 통한 전형적인 데이터 송수신 절차를 나타낸 메시지 흐름도 1 is a message flow diagram illustrating a typical data transmission and reception procedure through an E-DCH.

도 2a와 2b는 각각 부호율 1/3, 1/2인 컨벌루셔널 부호화기를 나타낸 도면2A and 2B illustrate a convolutional encoder having code rates 1/3 and 1/2, respectively.

도 3은 본 발명의 바람직한 실시예에 따른 기지국의 송신장치를 나타낸 도면3 is a diagram showing an apparatus for transmitting a base station according to a preferred embodiment of the present invention.

도 4는 본 발명의 바람직한 실시예에 따른 단말의 수신장치를 나타낸 도면4 is a diagram illustrating a receiving device of a terminal according to an exemplary embodiment of the present invention.

본 발명은 패킷 데이터 서비스를 지원하는 이동통신시스템에 관한 것으로서, 특히 복합 자동 재전송(Hybrid Automatic Repeat Request: HARQ)을 위한 제어정보를 송수신하는 방법 및 장치에 관한 것이다.The present invention relates to a mobile communication system supporting a packet data service, and more particularly, to a method and apparatus for transmitting and receiving control information for a hybrid automatic repeat request (HARQ).

유럽식 이동통신 시스템인 GSM(Global System for Mobile Communications)과 GPRS(General Packet Radio Services)을 기반으로 하고 광대역(Wideband) 부호분할 다중접속(Code Division Multiple Access: 이하 CDMA라 칭함)을 사용하는 제3 세대 이동통신 시스템인 UMTS(Universal Mobile Telecommunication Service) 시스템은, 이동 전화나 컴퓨터 사용자들이 전 세계 어디에 있든지 간에 패킷 기반의 텍스트, 디지털화된 음성이나 비디오 및 멀티미디어 데이터를 2 Mbps 이상의 고속으로 전송할 수 있는 일관된 서비스를 제공한다.Third generation, based on the European mobile system Global System for Mobile Communications (GSM) and General Packet Radio Services (GPRS), and using Wideband Code Division Multiple Access (CDMA) UMTS (Universal Mobile Telecommunication Service) system, a mobile communication system, is a consistent service that enables mobile phone or computer users to transmit packet-based text, digitized voice or video, and multimedia data at high speeds of 2 Mbps or more anywhere in the world. To provide.

특히 UMTS 시스템에서는 사용자 단말(User Equipment: UE)로부터 기지국(Base Station: BS, Node B)으로의 역방향, 즉 상향링크(Uplink: UL) 통신에 있어서 패킷 전송의 성능을 좀더 향상시킬 수 있도록 향상된 상향링크 전용채널(Enhanced Uplink Dedicated Channel: 이하 EUDCH 또는 E-DCH라 칭함)이라는 전송채널을 사용한다. E-DCH는 보다 안정된 고속의 데이터 전송을 지원하기 위하여, 적응적 변조/부호화(Adaptive Modulation and Coding: AMC), 복합 자동 재전송 요구(Hybrid Automatic Retransmission Request: HARQ), 짧은 TTI(Shorter Transmission Time Interval), 기지국 제어 스케쥴링 등의 기술을 지원한다.In particular, in the UMTS system, the uplink from the user equipment (UE) to the base station (BS, Node B), that is, the uplink (uplink: UL) communication in order to further improve the performance of packet transmission in the uplink (UL) communication A transport channel called an Enhanced Uplink Dedicated Channel (hereinafter referred to as EUDCH or E-DCH) is used. E-DCH supports Adaptive Modulation and Coding (AMC), Hybrid Automatic Retransmission Request (HARQ), and Short TTI (Shorter Transmission Time Interval) to support more stable high-speed data transmission. Technology such as base station control scheduling.

AMC는 기지국과 단말기 사이의 채널 상태에 따라 데이터 채널의 변조방식과 코딩방식을 결정해서, 자원의 사용효율을 높여주는 기술이다. 변조방식과 코딩방식의 조합은 MCS(Modulation and Coding Scheme)라고 하며, 지원 가능한 변조 방식과 코딩 방식에 따라서 여러 가지 MCS 레벨의 정의가 가능하다. 즉, AMC는 MCS의 레벨을 단말과 기지국 사이의 채널 상태에 따라 적응적으로 결정해서, 자원의 사용효율을 높여준다. AMC is a technology that improves the resource usage efficiency by determining the modulation method and the coding method of the data channel according to the channel state between the base station and the terminal. The combination of modulation scheme and coding scheme is called MCS (Modulation and Coding Scheme), and various MCS levels can be defined according to the supported modulation scheme and coding scheme. That is, the AMC adaptively determines the level of the MCS according to the channel state between the terminal and the base station, thereby increasing resource usage efficiency.                         

HARQ는 초기에 전송된 데이터 패킷에 오류가 발생했을 경우 상기 오류 패킷을 보상해 주기 위해서 초기전송에서 오류가 발생한 패킷을 재전송하는 기법을 의미한다. 짧은 TTI는, 현재 Rel.5의 최소 TTI인 10ms 보다 작은 TTI로 패킷 데이터의 전송을 허용함으로써 재전송 지연시간을 줄여서, 결과적으로 높은 시스템 성능을 가능하게 한다. 현재 상기 짧은 TTI로서 2ms 를 고려하고 있다.HARQ refers to a technique of retransmitting an error packet in the initial transmission in order to compensate for the error packet when an error occurs in the initially transmitted data packet. The short TTI reduces the retransmission delay by allowing the transmission of packet data with a TTI of less than 10 ms, which is the current minimum TTI of Rel.5, resulting in higher system performance. 2 ms is currently considered as the short TTI.

기지국 제어 스케쥴링은, E-DCH를 이용하여 데이터를 전송하는 경우 상향 데이터의 전송 여부 및 가능한 데이터 레이트의 상한치 등을 기지국이 결정하고, 상기 결정된 정보를 단말에게 전송하면, 단말이 상기 스케쥴링 명령을 참조하여 데이터 레이트를 결정하여 E-DCH를 전송하는 방식을 의미한다. In the base station control scheduling, when transmitting data using the E-DCH, the base station determines whether uplink data is transmitted and an upper limit of a possible data rate, and transmits the determined information to the terminal, and the terminal refers to the scheduling command. This means a method of transmitting the E-DCH by determining the data rate.

상기 기지국 제어 스케쥴링은 시스템 전체의 성능을 높이기 위해 기지국의 측정 잡음증가(Noise Rise 또는 Rise over thermal: RoT, 이하 RoT) 값이 목표 값을 넘지 않도록 하면서 기지국에서 멀리 있는 단말들에게는 낮은 데이터 전송률을 할당하고, 가까이 있는 단말들에게는 높은 데이터 전송률을 할당하는 방식으로 수행된다. RoT는 기지국이 상향 링크에서 사용하는 무선자원을 나타내며, 하기 <수학식 1>과 같이 정의된다.The base station control scheduling allocates a low data rate to terminals far away from the base station while preventing the measurement noise increase (RoT) of the base station from exceeding a target value in order to improve the performance of the entire system. And, it is performed by assigning a high data rate to the terminals near. RoT represents a radio resource used by the base station in the uplink, and is defined as in Equation 1 below.

RoT = I0 / N0 RoT = I 0 / N 0

상기에서 I0은 기지국 전체 수신 대역에서 전력 스펙트럼 밀도(power spectral density)로서 기지국이 수신하는 전체 상향링크 신호의 양을 나타낸다. N0 은 기지국의 열잡음 전력 스펙트럼 밀도이다. 따라서, 허용되는 최대 RoT는 기지국이 상향 링크에서 사용할 수 있는 전체 무선자원이 된다. 기지국의 전체 RoT는 셀간 간섭, 음성 트래픽 그리고 E-DCH 트래픽의 합으로 나타내어진다. 기지국 제어 스케쥴링을 사용한다면 여러 단말들이 동시에 높은 데이터 전송율로 패킷 데이터를 전송하는 현상을 방지할 수 있어서 수신 RoT를 목표(target) RoT로 유지하여 수신 성능을 보장할 수 있게 된다.I 0 represents the amount of total uplink signal received by the base station as a power spectral density in the base station full reception band. N 0 is the thermal noise power spectral density of the base station. Therefore, the maximum RoT allowed is the total radio resource that the base station can use in the uplink. The total RoT of the base station is represented by the sum of inter-cell interference, voice traffic, and E-DCH traffic. If the base station control scheduling is used, it is possible to prevent a plurality of terminals from transmitting packet data at a high data rate at the same time, thereby ensuring reception performance by maintaining the reception RoT as a target RoT.

도 1은 E-DCH를 통한 전형적인 데이터 송수신 절차를 나타낸 흐름도이다. 여기서 단말은 E-DCH를 통해 상향링크 데이터를 송신하며, 기지국은 상기 단말에 대해 기지국 스케줄링을 수행한다. 1 is a flowchart illustrating a typical data transmission and reception procedure through an E-DCH. Here, the terminal transmits uplink data through the E-DCH, and the base station performs base station scheduling for the terminal.

도 1을 참조하면, 상기 기지국과 단말은 과정(102)에서 E-DCH를 설정한다. 상기 설정은 전용 전송 채널(dedicated transport channel)을 통한 메시지들의 전달 과정을 포함한다. 상기 E-DCH 설정이 이루어지면, 과정(104)에서 단말은 기지국에게 스케쥴링 정보를 알려준다. 상기 스케쥴링 정보로는 상향링크 채널 정보를 알 수 있는 단말 송신 전력 정보 및 여분의 전력 정보, 및 단말의 버퍼에 쌓여 있는 송신되어야 할 데이터들의 양이 될 수 있다. Referring to FIG. 1, the base station and the terminal configure an E-DCH in step 102. The configuration includes the delivery of messages over a dedicated transport channel. When the E-DCH is configured, the UE informs the BS of scheduling information in step 104. The scheduling information may be a terminal transmission power information and redundant power information that can know the uplink channel information, and the amount of data to be transmitted in the buffer of the terminal.

기지국은 과정(106)에서 여러 단말들로부터 수신되는 스케쥴링 정보를 모니터링 하면서 각 단말들을 스케쥴링한다. 기지국이 상기 단말에게 상향링크 패킷 전송을 허용하려고 결정한 경우 기지국은 단말에게 과정(108)과 같이 스케쥴링 할당(Scheduling Assignment) 정보를 포함하는 스케쥴링 명령(Scheduling Grant)을 전송한다. 상기 스케쥴링 할당 정보에는 최대 허용 데이터 레이트와 허용 타이밍, 또는 이전 데이터 레이트에 대한 증가/유지/감소 정보 등이 포함될 수 있다. 상기 단말은 상기 스케쥴링 할당 정보를 이용하여 과정(110)에서 E-DCH의 전송 형식(E-DCH Transport Format: E-TF)을 결정하고, 과정(112) 및 과정(114)에서 E-TF 정보를 E-DCH 패킷 데이터와 함께 기지국으로 전송한다. The base station schedules each terminal while monitoring scheduling information received from the various terminals in step 106. When the base station determines to allow uplink packet transmission to the terminal, the base station transmits a scheduling command including scheduling assignment information to the terminal as shown in step 108. The scheduling allocation information may include a maximum allowable data rate and an allowable timing, or increase / maintenance / decrement information about a previous data rate. The terminal determines the E-DCH Transport Format (E-TF) of the E-DCH in step 110 using the scheduling allocation information, and the E-TF information in steps 112 and 114. Is transmitted to the base station together with the E-DCH packet data.

기지국은 과정(116)에서 상기 E-TF 정보와 상기 E-DCH 패킷 데이터에서 오류가 있는지 판단하여, 둘 중 하나라도 오류가 있을 경우 NACK를, 모두 오류가 없을 경우는 ACK를 과정(118)에서 ACK/NACK 채널을 통해 단말에게 전송한다. 상기 과정(118)에서 ACK가 전송되는 경우 단말은 상기 E-DCH 패킷 데이터에 대한 전송이 완료되어 새로운 데이터를 전송하며, NACK가 전송되는 경우 단말은 상기 E-DCH 패킷 데이터를 E-DCH를 통해 재전송 한다.In step 116, the base station determines whether there is an error in the E-TF information and the E-DCH packet data. Transmit to the terminal through the ACK / NACK channel. When the ACK is transmitted in step 118, the UE transmits the new data after the transmission of the E-DCH packet data is completed, and when the NACK is transmitted, the UE transmits the E-DCH packet data through the E-DCH. Resend.

상기와 같은 환경에서 기지국은 스케쥴링을 효율적으로 수행하기 위하여, 단말의 버퍼상태와 파워 상태와 같은 스케쥴링 정보를 단말로부터 전달 받아서 멀리 있는 단말 또는 채널 상황이 좋지 않은 단말, 서비스하려는 데이터의 우선 순위가 낮은 단말에게는 낮은 데이터 레이트를 할당하고, 가까이 있는 단말 또는 채널 상황이 좋거나 서비스하려는 데이터의 우선 순위가 높은 단말에게는 높은 데이터 레이트를 할당한다. In such an environment, in order to efficiently perform scheduling, the base station receives scheduling information such as a buffer state and a power state of the terminal from the terminal, a terminal far away from the terminal or a channel having poor channel condition, and a low priority of data to be serviced. A low data rate is allocated to the terminal, and a high data rate is allocated to a nearby terminal or a terminal having good channel conditions or a high priority of data to be serviced.

그러나 E-DCH에서 기지국이 단말한테 스케쥴링 명령으로서 단말의 최대 허용 가능한 데이터 레이트의 절대값을 지시하는 AG(absolute grant)와 이전 최대 허용 데이터 레이트에 대한 증가/유지/감소를 지시하는 RG(Relative grant)를 전송함에 있어서, 상기 스케줄링 명령의 신뢰도 높은 송수신을 위한 기술을 필요로 하게 되었다.However, in the E-DCH, an eNB grants an absolute grant of the maximum allowable data rate of the terminal as a scheduling command to the terminal and a relative grant that indicates the increase / maintenance / decrement of the previous maximum allowed data rate. ), A technique for reliable transmission and reception of the scheduling command is required.

상기한 요구를 충족하기 위한 본 발명은, E-DCH의 스케쥴링 명령과 같이 작은 블록 사이즈를 가지는 제어정보의 송수신 방법 및 장치를 제공한다.The present invention for meeting the above requirements, and provides a method and apparatus for transmitting and receiving control information having a small block size, such as the scheduling command of the E-DCH.

본 발명은, 단말의 최대 허용 데이터 레이트를 지시하는 AG(absolute grant)와 같이, 높은 신뢰도가 요구되는 제어정보의 송수신 방법 및 장치를 제공한다.The present invention provides a method and apparatus for transmitting and receiving control information requiring high reliability, such as an absolute grant (AG) indicating a maximum allowable data rate of a terminal.

본 발명에 따른 이동통신 시스템에서 상향링크 패킷데이터의 전송에 관련된 제어정보를 송신하는 방법은 상기 제어정보의 오류 검출을 위해 생성된 CRC(Cyclic Redundancy Check code)와 상기 제어정보를 적용할 단말을 식별하기 위한 단말 식별자(UE-ID)를 결합하여, 16비트의 단말 특정 CRC(UE-ID specific CRC)를 생성하는 과정과, 6 비트의 제어정보에 상기 단말 특정 CRC와 8비트의 테일비트를 추가한 후 1/3의 부호율로 부호화하여 90비트의 부호화된 비트들을 생성하는 과정과, 상기 부호화된 비트들을 래이트 매칭 패턴에 따라 래이트 매칭하여, 60비트의 래이트 매칭된 블록을 생성하는 과정과, 상기 래이트 매칭된 블록을 상기 단말에게 전송하는 과정을 포함하며, 여기서 상기 부호화된 비트들의 천공하는 비트들의 위치를 나타내는 상기 래이트 매칭 패턴은, {1, 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83, 84, 85, 87, 88, 90}을 포함한다.In a method for transmitting control information related to transmission of uplink packet data in a mobile communication system according to the present invention, a CRC (Cyclic Redundancy Check code) generated for error detection of the control information and a terminal to which the control information is to be applied are identified. Generating a 16-bit UE-ID specific CRC by combining a terminal identifier (UE-ID), and adding the terminal-specific CRC and 8-bit tail bits to 6-bit control information. And encoding 90-bit encoded bits by encoding at a code rate of 1/3, and performing a rate-matching of the encoded bits according to a rate matching pattern to generate a 60-bit rate matched block. And transmitting the rate matched block to the terminal, wherein the rate matching pattern representing the positions of punctured bits of the encoded bits is {1, 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83, 84, 85, 87, 88, 90}.

또한 본 발명에 따른 이동통신 시스템에서 상향링크 패킷데이터의 전송에 관련된 제어정보를 송신하는 장치는, 상기 제어정보의 오류 검출을 위해 생성된 CRC와 상기 제어정보를 적용할 단말을 식별하기 위한 단말 식별자(UE-ID)를 결합하여, 16비트의 단말 특정 CRC(UE-ID specific CRC)를 생성하는 단말 특정 CRC 결합기와, 6 비트의 제어정보에 상기 단말 특정 CRC와 8비트의 테일비트를 추가한 후 1/3의 부호율로 부호화하여 90비트의 부호화된 비트들을 생성하는 채널 부호화기와, 상기 부호화된 비트들을 래이트 매칭 패턴에 따라 래이트 매칭하여, 60비트의 래이트 매칭된 블록을 생성하는 래이트 매칭부와, 상기 래이트 매칭된 블록을 상기 단말에게 전송하는 물리채널 매핑부를 포함하며, 여기서 상기 부호화된 비트들의 천공하는 비트들의 위치를 나타내는 상기 래이트 매칭 패턴은, {1, 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83, 84, 85, 87, 88, 90}을 포함한다.
또한 본 발명에 따른 이동통신 시스템에서 상향링크 패킷데이터의 전송에 관련된 제어정보를 수신하는 방법은, 기지국으로부터 수신된 신호에서 60비트의 래이트 매칭된 블록을 추출하는 과정과, 상기 래이트 매칭된 블록을 래이트 매칭 패턴에 따라 역 래이트 매칭하여 90비트의 부호화된 비트들을 출력하는 과정과, 상기 부호화된 비트들을 1/3의 부호율로 복호화하여 6비트의 제어정보와 16비트의 단말 특정 CRC를 출력하는 과정과, 상기 단말 특정 CRC를 검사하여 상기 제어정보를 출력하는 과정을 포함하며, 여기서 상기 래이트 매칭된 블록의 역천공하는 비트들의 위치를 나타내는 상기 래이트 매칭 패턴은, {1, 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83, 84, 85, 87, 88, 90}을 포함한다.
이동통신 시스템에서 상향링크 패킷데이터의 전송에 관련된 제어정보를 수신하는 장치는, 기지국으로부터 수신된 신호에서 60비트의 래이트 매칭된 블록을 추출하는 역 물리채널 매핑부와, 상기 래이트 매칭된 블록을 래이트 매칭 패턴에 따라 역 래이트 매칭하여 90비트의 부호화된 비트들을 출력하는 역 래이트 매칭부와, 상기 부호화된 비트들을 1/3의 부호율로 복호화하여 6비트의 제어정보와 16비트의 단말 특정 CRC를 출력하는 채널 복호화기와, 상기 단말 특정 CRC 를 검사하여 상기 제어정보를 출력하는 CRC 검사기를 포함하며, 여기서 상기 래이트 매칭된 블록의 역천공하는 비트들의 위치를 나타내는 상기 래이트 매칭 패턴은, {1, 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83, 84, 85, 87, 88, 90}을 포함한다.
In addition, the apparatus for transmitting control information related to transmission of uplink packet data in a mobile communication system according to the present invention includes a terminal identifier for identifying a terminal to which the control information is applied and a CRC generated for error detection of the control information. A UE-specific CRC combiner for combining a UE-ID to generate a 16-bit UE-ID specific CRC, and adding the UE-specific CRC and 8-bit tail bits to 6 bits of control information. And a channel encoder for generating 90-bit encoded bits by encoding at a code rate of 1/3, and performing a rate-matching of the encoded bits according to a rate matching pattern to generate a 60-bit rate matched block. And a physical channel mapping unit for transmitting the late matched block to the terminal, wherein the bit matching unit comprises: a position indicating a position of puncturing bits of the encoded bits; The lattice matching pattern is {1, 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75 , 77, 80, 83, 84, 85, 87, 88, 90}.
In addition, the method for receiving control information related to transmission of uplink packet data in a mobile communication system according to the present invention comprises the steps of: extracting a 60-bit rate matched block from a signal received from a base station; Reverse-latching the block according to the rate matching pattern to output 90-bit coded bits, and decoding the coded bits at a code rate of 1/3 to determine 6-bit control information and 16-bit terminal specification. And outputting the control information by inspecting the terminal specific CRC, wherein the rate matching pattern representing the position of the bits to be punctured in the rate matched block is {1; , 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83, 84 , 85, 87, 88, 90}.
An apparatus for receiving control information related to transmission of uplink packet data in a mobile communication system includes an inverse physical channel mapping unit for extracting a 60-bit rate matched block from a signal received from a base station, and the rate matched block. The reverse-lattice matching unit outputs 90-bit coded bits by performing reverse-lattice matching according to a late-matching pattern, and decodes the coded bits at a code rate of 1/3 to control 6 bits and 16 bits. A channel decoder for outputting a terminal specific CRC and a CRC checker for inspecting the terminal specific CRC and outputting the control information, wherein the rate matching indicates a position of bits that are back-perforated in the line matched block. The pattern is {1, 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83, 84, 85, 87, 88, 90}.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, if it is determined that detailed descriptions of related well-known functions or configurations may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. Terms to be described later are terms defined in consideration of functions in the present invention, and may be changed according to intentions or customs of users or operators. Therefore, the definition should be made based on the contents throughout the specification.

본 발명에서는 구체적으로 UMTS 통신 시스템의 향상된 상향링크 전용 채널(E-DCH)을 바탕으로 한 실시예를 제시한다. The present invention specifically provides an embodiment based on an enhanced uplink dedicated channel (E-DCH) of a UMTS communication system.                     

E-DCH에서 기지국이 단말한테 절대 그랜트(absolute grant, 이하 AG라 칭함) 정보를 전송하기 위한 물리채널은 E-AGCH(E-DCH Absolute Grant Channel)이라고 한다. 상기 AG 정보는 기지국의 스케쥴러에 의해서, 단말들로부터 수신한 스케쥴링 정보들과 기지국의 상향링크 무선자원에 따라 결정된다.In the E-DCH, a physical channel for transmitting an absolute grant (hereinafter, referred to as AG) information to a user equipment by the base station is called an E-AGCH (E-DCH Absolute Grant Channel). The AG information is determined by the scheduler of the base station according to the scheduling information received from the terminals and the uplink radio resource of the base station.

상기 AG정보는 단말이 사용 가능한 최대 상향링크 무선자원의 양을 나타내는 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋, 상기 AG 정보가 얼마 동안 유효한지를 지시하는 AG 유효시간 지시자, 그리고 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ의 전체 프로세스들에 유효한지를 지시하는 AG 유효 프로세스 지시자 등의 정보로 구성될 수 있다. 여기서 상기 파워오프셋은, 전력제어되는 기준 물리채널(구체적으로 전용 물리 제어 채널(Dedicated Physical Control Channel: DPCCH)에 대한, E-DCH가 매핑되는 전용 물리 데이터 채널(Enhanced Dedicated Physical Data Channel: E-DPDCH)의 최대 전력 비(power ratio)를 의미한다. (maximum E-DPDCH/DPCCH power ratio) 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋은 4 내지 8비트, 상기 AG 유효시간 지시자는 1비트, 그리고 상기 AG 유효 프로세스 지시자는 1비트로 구성되는 것이 고려되고 있다. 또한 상기 E-AGCH는, 공통채널상에서 단말의 식별을 위한 UE-ID와 상기 AG 정보의 오류 검출을 위한 CRC(Cyclic Redundancy Check code)를 필요로 한다. 상기 UE-ID 및 CRC는 각각 16비트로서 비트 별로 modulo-2 연산되어, UE-ID로 마스킹된 16 비트 CRC의 형태로 AG 정보와 함께 E-AGCH를 통해 전송되는 제어정보에 포함된다. The AG information includes a maximum allowable data rate of the terminal indicating the maximum amount of uplink radio resources available to the terminal or a corresponding power offset, an AG validity time indicator indicating how long the AG information is valid, and the AG information. It may consist of information such as an AG valid process indicator indicating whether it is valid for only one process of HARQ or valid for all processes of HARQ. The power offset may include an enhanced dedicated physical data channel (E-DPDCH) to which an E-DCH is mapped to a reference physical channel (specifically, a dedicated physical control channel (DPCCH)) that is power controlled. (Maximum E-DPDCH / DPCCH power ratio) The maximum allowable data rate of the UE or the corresponding power offset is 4 to 8 bits, and the AG validity time indicator is 1 bit. In addition, the AG valid process indicator is considered to be configured with 1 bit, and the E-AGCH is a cyclic redundancy check code for detecting an error of the UE information and a UE-ID for identification of a terminal on a common channel. The UE-ID and the CRC are 16 bits, respectively, modulo-2, and transmitted through the E-AGCH together with the AG information in the form of a 16-bit CRC masked with the UE-ID. It is included in the information.

따라서 상기 E-AGCH을 통해 전송되는 상기 제어정보는 총 21 내지 26 비트로 고려된다. 상기와 같이 구성되는 제어정보, 특히 AG 정보는 효율적인 무선자원의 할당을 제어하기 위한 것으로서 전송과정에서 높은 신뢰도를 필요로 한다. Therefore, the control information transmitted through the E-AGCH is considered to be 21 to 26 bits in total. The control information, particularly AG information, configured as described above is for controlling the allocation of efficient radio resources and requires high reliability in the transmission process.

일반적인 통신시스템에서 데이터의 신뢰도 높은 송수신을 위해 채널 부호화 방법을 사용한다. 상기 채널 부호화는 전송하고자 하는 데이터에 부가적인 정보를 덧붙임으로써 수신측에서 전송과정에서 발생한 오류를 복구 가능하도록 한다. In a general communication system, a channel encoding method is used for reliable transmission and reception of data. The channel encoding adds additional information to data to be transmitted, thereby enabling the receiver to recover from errors occurring in the transmission process.

E-AGCH의 신뢰도 높은 송수신을 위한 채널 부호화 방법으로, 3GPP 표준규격에 정의되어 있는, 구속장(Constraint length)이 9이고 부호율이 1/3인 컨벌루셔널 부호(Convolutional code)를 고려할 수 있다. E-AGCH로 전송되는 총 21 내지 26비트의 제어정보는 상기 컨벌루셔널 부호화를 통해, 8비트의 테일 비트(tail bits)가 덧붙여진 후 1/3의 부호율을 적용하여 총 87 내지 102개의 부호화 비트들(coded bits)((21+8)*3=87, (26+8)*3=102)로 부호화된다. As a channel coding method for reliable transmission and reception of E-AGCH, a convolutional code having a constraint length of 9 and a code rate of 1/3 defined in the 3GPP standard may be considered. . A total of 21 to 26 bits of control information transmitted through the E-AGCH is encoded by 87 to 102 codes by applying a 1/3 code rate after 8 bits of tail bits are added through the convolutional coding. Coded bits ((21 + 8) * 3 = 87, (26 + 8) * 3 = 102).

도 2a는 3GPP 표준규격에 정의되어 있는 구속장(Constraint length)이 9이고, 부호율이 1/3인 컨벌루셔널 부호(Convolutional code)의 부호화기(200)를 나타낸다. 2A shows an encoder 200 of a convolutional code having a constraint length of 9 and a code rate of 1/3 defined in the 3GPP standard.

도 2a를 참조하면, 상기 부호화기(200)는 8개의 직렬 연결된 쉬프트 레지스터들(202, 204, 206, 208, 210, 212, 214, 216)과, 입력 비트 혹은 상기 쉬프트 레지스터들(202 내지 216)의 출력 비트를 입력으로 하는 복수의 가산기들(202b/c, 204a/c, 206a/b, 208b, 210a/c, 212a, 214a/b, 216a/b/c)로 구성되며, 8개의 테일비트를 포함하는 입력 정보는 첫번째 비트부터 쉬프트 레지스터들(202 내지 216)을 순차적으로 통과하여 output0, output1, output2, output0, output1, output2,..의 순서로 부호화 비트들을 생성한다. Referring to FIG. 2A, the encoder 200 may include eight serially connected shift registers 202, 204, 206, 208, 210, 212, 214, and 216, and an input bit or the shift registers 202 to 216. It consists of a plurality of adders (202b / c, 204a / c, 206a / b, 208b, 210a / c, 212a, 214a / b, 216a / b / c) that take an output bit of The input information including the passes through the shift registers 202 through 216 sequentially from the first bit to generate encoded bits in the order of output0, output1, output2, output0, output1, output2,...

채널 부호화된 제어정보는 E-AGCH의 2ms TTI 동안 전송된다. E-AGCH에서 확산지수(Spreading Factor: SF) 256과 QPSK(Quadrature Phase Shift Keying)의 변조방식을 적용할 때, 상기 2ms TTI 동안 전송 가능한 비트 수는 총 60비트가 된다. 따라서 상기 E-AGCH로 전송되는 부호화된 제어정보 중에서 최소 27비트(=87-60) 내지 최대 42비트(=102-60)는 천공(puncturing)된다. 레이트 매칭은, 상기 천공을 위해 레이트 매칭(rate matching)을 적용할 수 있다. 상기 레이트 매칭은 상기 확산지수와 변조 방식 등을 고려하여, 한 블록의 채널 부호화된 비트열에서 특정 위치의 비트들을 천공 또는 반복함으로써, 채널 부호화된 비트 수와 물리채널로 전송 가능한 비트 수를 동일하게 맞춰주는 역할을 한다. 통상 레이트 매칭은 상기 채널 부호화된 비트열에서 천공 또는 반복되는 비트들의 위치들을 가능한 한 등간격으로 유지한다.The channel coded control information is transmitted during the 2 ms TTI of the E-AGCH. When the spreading factor (SF) 256 and the quadrature phase shift keying (QPSK) modulation scheme are applied to the E-AGCH, the number of bits that can be transmitted during the 2ms TTI is 60 bits in total. Accordingly, at least 27 bits (= 87-60) to at most 42 bits (= 102-60) of the encoded control information transmitted through the E-AGCH are punctured. Rate matching may apply rate matching for the puncturing. The rate matching is performed by puncturing or repeating bits of a specific position in a channel coded bit string of one block in consideration of the spreading index and the modulation scheme, thereby equalizing the number of channel coded bits and the number of bits that can be transmitted to a physical channel. It plays a role. Rate matching typically maintains positions of bits that are punctured or repeated in the channel coded bit stream as evenly as possible.

그러나 작은 크기(예, 20여 비트)의 제어 정보를 전송하는 E-AGCH에 상기와 같은 레이트 매칭 규칙을 적용할 경우, 최적의 블록오류율(Block Error Rate; BLER)을 얻기 힘들게 된다. 왜냐하면 상기와 같이 상대적으로 적은 수의 비트들로 구성되는 블록을 컨벌루셔널 부호로 부호화 하고 상기 레이트 매칭 동작을 적용하게 되면, 상기 한 블록 내에서 시작부분과 끝 부분의 비트 오류율(Bit Error Rate; BER)은 낮게 나타나고 블록의 가운데 부분의 비트오류율은 높게 나타나게 되어, 이는 곧 블록오류율(Block Error Rate; BLER)을 높이게 되고 E-AGCH의 신뢰도를 떨어뜨리게 된다. 여기서, 블록오류는 한 블록 내에서 적어도 하나 이상의 비트에 대해 오류가 발생할 경우 나타나는 것으로, 한 블록 내에서 특정 부분의 비트오류율이 낮아도 나머지 부분들의 비트오류율이 높다면 블록오율 관점에서는 성능개선의 효과가 없고 오히려 성능악화를 가져올 수 있다. However, when the rate matching rule is applied to an E-AGCH that transmits control information having a small size (eg, about 20 bits), it is difficult to obtain an optimal block error rate (BLER). Because if a block consisting of a relatively small number of bits is encoded with a convolutional code as described above and the rate matching operation is applied, a bit error rate of a start part and an end part of the one block may be obtained. BER) appears low and the bit error rate in the middle of the block appears high, which increases the Block Error Rate (BLER) and decreases the reliability of the E-AGCH. Here, block error occurs when an error occurs for at least one or more bits in a block. If a bit error rate of a specific part is low within a block but the bit error rate of the other parts is high, the effect of performance improvement in terms of block error rate Rather, it can lead to poor performance.

즉, E-AGCH 제어정보의 신뢰도 높은 즉, 오류가 적은 송수신을 위해서는 E-AGCH 제어정보의 블록오류율을 낮춰야 하는데, 종래 레이트 매칭 동작은 블록 내의 비트 위치별로 비트오류율의 편차가 커서 최적의 블록오류율 성능을 얻을 수 없다. That is, the block error rate of the E-AGCH control information should be lowered in order to transmit and receive high reliability of E-AGCH control information. You can't get performance.

따라서 본 발명본 발명의 바람직한 실시예들에서는 블록오류율을 최소하면서 작은 블록 크기로 제어정보를 전송할 수 있는 레이트매칭을 제공한다. 즉, 약 20여 비트의 작은 제어 정보를 컨벌루셔널 부호로 채널 부호화하여 전송하는 E-AGCH에 있어서, 한 블록의 제어 정보내에서 비트 위치별 비트오류율의 변화를 최소화 함으로써 블록오류율을 낮출 수 있는 레이트 매칭 패턴을 제안한다. Accordingly, preferred embodiments of the present invention provide rate matching that can transmit control information with a small block size while minimizing block error rate. In other words, in the E-AGCH, which transmits a small control information of about 20 bits by channel coding the convolutional code, the block error rate can be reduced by minimizing the change of the bit error rate for each bit position in the control information of one block. We propose a rate matching pattern.

후술되는 본 발명의 바람직한 실시 예들은 상기 E-AGCH로 전송되는 제어정보의 블록오류율의 성능을 개선시키는 레이트 매칭 패턴을 나타낸다. 즉, 실시예 1은 AG 정보가 6 비트로 구성되는 경우, 실시예 2는 AG 정보가 7 비트로 구성되는 경우, 실시예 3은 AG 정보가 8 비트로 구성되는 경우, 실시예 4는 AG 정보가 9 비트로 구성되는 경우, 실시예 5는 AG 정보가 10 비트로 구성되는 경우, 실시예 6은 AG 정보가 5비트로 구성되는 경우에 대한 각각의 레이트 매칭 패턴을 제시하고 송수신 동작을 설명한다.
Preferred embodiments of the present invention described below show a rate matching pattern for improving the performance of the block error rate of control information transmitted through the E-AGCH. That is, in the first embodiment, when the AG information consists of 6 bits, in the second embodiment, when the AG information consists of 7 bits, and in the third embodiment, when the AG information consists of 8 bits, in the fourth embodiment, the AG information includes 9 bits. When configured, the fifth embodiment presents a rate matching pattern for each case where the AG information consists of 10 bits and the transmission / reception operation for the case where the AG information consists of 5 bits.

<실시 예 1><Example 1>

실시 예 1은 AG 정보가 6 비트로 구성되는 경우에 대한 레이트 매칭 패턴을 제시한다. 상기 AG 정보는 단말이 사용 가능한 최대 상향링크 무선자원의 양을 나타내는 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 4 비트정보와 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자와 그리고 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ 전체 프로세스에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 5 비트정보와 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자로 구성된다. Embodiment 1 presents a rate matching pattern for the case where the AG information consists of 6 bits. The AG information is 4-bit information indicating the maximum allowable data rate of the terminal indicating the maximum amount of uplink radio resources available to the terminal or a corresponding power offset, and 1-bit AG validity indicating how long the AG information is valid. A time indicator and a 1-bit AG valid process indicator indicating whether the AG information is valid for only one process of HARQ or for the entire HARQ process, or the maximum allowable data rate of the terminal or a corresponding power offset It consists of 5 bits of information indicating and the AG validity time indicator of 1 bit indicating how long the AG information is valid.                     

또 다른 경우에 상기 AG 정보는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 5 비트정보와 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ 전체 프로세스에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성되거나, 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 정보와 상기 AG 유효시간 지시자와 상기 AG 유효 프로세스 지시자와 기타 E-AGCH의 제어를 위한 비트를 포함하여 총 6비트의 제어정보로 구성될 수 있다. In another case, the AG information includes 5 bits of information indicating a maximum allowable data rate of the terminal or a corresponding power offset and 1 bit indicating whether the AG information is valid for only one process of HARQ or for all HARQ processes. Information including an AG valid process indicator of the terminal or information indicating a maximum allowable data rate of the terminal or a corresponding power offset and bits for controlling the AG valid time indicator, the AG valid process indicator, and other E-AGCHs; 6 bits of control information can be configured.

한편 상기 E-AGCH는 상기 AG 정보와 함께, 공통채널상에서 각 단말을 식별하는 UE-ID 및 AG 정보의 오류 검출을 위한 CRC(Cyclic Redundancy Check code)를 운반한다. 상기 UE-ID 및 CRC는 각각 16비트로서 비트 별로 modulo-2 연산을 통해 UE-ID로 마스킹된 16 비트 CRC 형태로 전송된다. 상기와 같이 생성된 16비트 CRC를 UE-ID specific CRC 라고 하는데, 단말은 상기 UE-ID specific CRC를 통해, 수신한 AG 정보가 자신한테 할당됐는지의 여부를 확인한다. Meanwhile, the E-AGCH carries a cyclic redundancy check code (CRC) for error detection of UE-ID and AG information identifying each UE on a common channel together with the AG information. The UE-ID and the CRC are each 16 bits, and are transmitted in the form of a 16-bit CRC masked with the UE-ID by modulo-2 operation for each bit. The 16-bit CRC generated as described above is called a UE-ID specific CRC, and the UE checks whether the received AG information is allocated to itself through the UE-ID specific CRC.

상기 6비트의 AG정보와 상기 16비트의 UE-ID specific CRC를 연접시킨 총 22비트의 제어정보에 8비트의 테일비트를 부가한 후 부호율 1/3이고 구속장 9인 컨벌루셔널 부호로 부호화 하면, 90비트의 부호화된 비트열로 구성되는 하나의 채널 부호화된 블럭이 생성된다. 상기 90비트의 채널 부호화된 블록은, 확산지수 256 및 QPSK 변조 방식을 사용하는 E-AGCH 2ms TTI 동안 전송되기 위해서 30비트의 천공을 거쳐 60비트의 래이트 매칭된 블록으로 만들어진다. 상기 천공하는 비트들의 위치를 나타내는 레이트 매칭 패턴은 시뮬레이션을 통해, 상기 래이트 매칭된 블록 내의 각 비트위치별 비트오류율의 변화를 적게 만들어줌으로써 블록오류율의 성능을 개선시키기 위한 것으로, 다음과 같은 래이트 매칭 패턴들 중 하나가 사용된다.After adding 8-bit tail bits to a total of 22 bits of control information obtained by concatenating the 6-bit AG information with the 16-bit UE-ID specific CRC, a convolutional code having a code rate of 1/3 and a constraint length of 9 is added. When encoded, one channel coded block consisting of a 90-bit coded bit stream is generated. The 90-bit channel coded block is made of a 60-bit rate-matched block through 30-bit puncturing for transmission during an E-AGCH 2ms TTI using spreading index 256 and QPSK modulation. The rate matching pattern representing the positions of the puncturing bits is to improve the performance of the block error rate by making a small change in the bit error rate for each bit position in the block matched block through simulation. One of the matching patterns is used.

레이트 매칭 패턴 = Rate Matching Pattern =

{1, 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83, 84, 85, 87, 88, 90}, 또는 {1, 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83 , 84, 85, 87, 88, 90}, or

{1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 18, 24, 48, 51, 54, 57, 60, 63, 66, 75, 78, 80, 81, 83, 84, 86, 87, 89, 90}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 18, 24, 48, 51, 54, 57, 60, 63, 66, 75, 78, 80, 81, 83 , 84, 86, 87, 89, 90}, or

{1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 18, 21, 24, 57, 60, 66, 69, 75, 78, 80, 81, 83, 84, 85, 86, 87, 88, 89, 90}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 18, 21, 24, 57, 60, 66, 69, 75, 78, 80, 81, 83, 84, 85 , 86, 87, 88, 89, 90}, or

{1, 2, 3, 5, 6, 7, 8, 12, 14, 15, 18, 23, 25, 48, 50, 52, 57, 59, 61, 71, 75, 77, 79, 80, 82, 84, 86, 87, 88, 89}, 또는 {1, 2, 3, 5, 6, 7, 8, 12, 14, 15, 18, 23, 25, 48, 50, 52, 57, 59, 61, 71, 75, 77, 79, 80, 82 , 84, 86, 87, 88, 89}, or

{1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 24, 42, 48, 54, 57, 60, 66, 75, 78, 80, 81, 83, 84, 85, 86, 87, 88, 89, 90}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 24, 42, 48, 54, 57, 60, 66, 75, 78, 80, 81, 83, 84, 85 , 86, 87, 88, 89, 90}, or

{1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 18, 24, 48, 50, 52, 57, 59, 61, 66, 75, 78, 80, 81, 83, 84, 86, 87, 89, 90}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 18, 24, 48, 50, 52, 57, 59, 61, 66, 75, 78, 80, 81, 83 , 84, 86, 87, 89, 90}, or

{1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 24, 42, 54, 57, 60, 66, 69, 75, 78, 80, 81, 83, 84, 85, 86, 87, 88, 89, 90}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 24, 42, 54, 57, 60, 66, 69, 75, 78, 80, 81, 83, 84, 85 , 86, 87, 88, 89, 90}, or

{1, 2, 3, 5, 6, 7, 8, 10, 12, 14, 15, 18, 23, 25, 50, 52, 57, 59, 61, 71, 75, 77, 79, 80, 82, 84, 86, 87, 88, 89} {1, 2, 3, 5, 6, 7, 8, 10, 12, 14, 15, 18, 23, 25, 50, 52, 57, 59, 61, 71, 75, 77, 79, 80, 82 , 84, 86, 87, 88, 89}

상기 레이트 매칭 패턴들의 각 성분은 1번부터 90번까지의 채널 부호화된 비트들 중에서 천공되어야 하는 비트들의 위치를 나타낸다. 만약 E-AGCH의 TTI 길이가 10ms 이면 상기 2ms TTI의 E-AGCH의 구조를 5번 반복하여 10ms TTI E-AGCH를 구현한다. Each component of the rate matching patterns represents a position of bits to be punctured among channel coded bits 1 to 90. If the TTI length of the E-AGCH is 10ms, the structure of the E-AGCH of the 2ms TTI is repeated 5 times to implement the 10ms TTI E-AGCH.

도 3은 실시예 1을 구현하기 위한 E-AGCH의 기지국 송신장치를 나타낸다. 3 shows an E-AGCH base station transmitter for implementing Embodiment 1. FIG.

도 3을 참조하면, 6비트로 구성되는 AG정보(302)는 UE-ID specific CRC 결합기(304)로 인가되며, 상기 UE-ID specific CRC 결합기(304)는 상기 AG정보로부터 16비트의 CRC를 생성한다. 상기 UE-ID specific CRC 결합기(304)는 상기 16비트의 CRC와 상기 AG정보가 적용될 단말을 식별하기 위한 16비트의 UE-ID 를 비트별로 모듈로-2 연산하여 UE-ID specific CRC를 생성한 후, 상기 생성된 UE-ID specific CRC를 상기 AG정보와 결합하여 총 22비트의 제어정보를 채널 부호화기(308)로 인가한다. 상기 채널 부호화기(308)는 구속장이 9이고 부호율이 1/3인 컨벌루셔널 부호를 이용함으로서, 상기 22비트의 제어정보에 대해 8비트의 테일비트를 추가한 후 1/3의 부호율을 적용하여 총 90개의 부호화된 비트들로 구성되는 부호화된 블록을 출력한다. Referring to FIG. 3, AG information 302 composed of 6 bits is applied to a UE-ID specific CRC combiner 304, and the UE-ID specific CRC combiner 304 generates a 16-bit CRC from the AG information. do. The UE-ID specific CRC combiner 304 generates a UE-ID specific CRC by modulo-2 calculating a 16-bit UE-ID for each bit to identify a terminal to which the 16-bit CRC and the AG information are to be applied. Thereafter, the generated UE-ID specific CRC is combined with the AG information to apply a total of 22 bits of control information to the channel encoder 308. The channel encoder 308 uses a convolutional code having a constraint length of 9 and a code rate of 1/3, thereby adding a code bit of 1/3 after adding 8-bit tail bits to the 22-bit control information. Apply to output a coded block consisting of a total of 90 coded bits.

레이트 매칭부(310)에서는 상기 90비트 크기의 부호화된 블록에 대해 미리 정해지는 래이트 매칭 패턴에 따라 천공을 수행하여 래이트 매칭된 블록을 생성하며, 물리채널 매핑부(312)에서는 상기 래이트 매칭된 블록을 E-AGCH(314)의 2ms TTI 구조에 맞는 물리채널 프레임으로 매핑시켜 E-AGCH(314)를 통해 전송한다. 이때, 제어정보 송신 제어기(316)는 UE-ID specific CRC 결합기(304), 채널 부호화기(308), 레이트 매칭부(310), 물리채널 매핑부(312) 등에 의한, E-DCH를 위한 제어정보의 전송을 제어한다. 구체적으로 제어정보 송신 제어기(316)는, 채널 부호화기(308)를 위한 채널 부호율, 래이트 매칭부(310)를 위한 래이트 매칭 패턴 등을 관리한다. 특히 제어정보 송신 제어기(316)는 앞서 개시한 복수의 래이트 매칭 패턴들 중 적어도 하나를 저장하며, 상기 레이트 매칭부(310)에게 상기 레이트 매칭 패턴들 중 하나를 적용한다. 여기서 상기 적용되는 래이트 매칭 패턴은 송신측과 수신측에서 사전에 약속된다. 상기 제어정보 송신 제어기(316)는, E-DCH를 통한 패킷 데이터의 수신을 제어하는 패킷 데이터 수신 제어기(도시하지 않음)에 포함될 수 있다.The rate matching unit 310 performs a puncturing on the 90-bit coded block according to a predetermined rate matching pattern to generate a rate matched block, and the physical channel mapping unit 312 performs the rate matching. The matched block is mapped to a physical channel frame conforming to the 2ms TTI structure of the E-AGCH 314 and transmitted through the E-AGCH 314. At this time, the control information transmission controller 316 is control information for the E-DCH by the UE-ID specific CRC combiner 304, the channel encoder 308, the rate matching unit 310, the physical channel mapping unit 312, etc. Control the transmission of. In more detail, the control information transmission controller 316 manages a channel code rate for the channel encoder 308, a rate matching pattern for the rate matching unit 310, and the like. In particular, the control information transmission controller 316 stores at least one of the above-described plurality of rate matching patterns, and applies one of the rate matching patterns to the rate matching unit 310. Here, the applied line matching pattern is promised in advance at the transmitting side and the receiving side. The control information transmission controller 316 may be included in a packet data reception controller (not shown) that controls the reception of packet data through the E-DCH.

도 4는 실시예 1을 구현하기 위한 E-AGCH의 단말의 수신장치를 나타낸다. Figure 4 shows a receiving device of the terminal of the E-AGCH for implementing the first embodiment.

도 4를 참조하면, 단말은 E-AGCH(402)를 통해 신호를 수신하며, 역물리채널 매핑부(404)에서는 상기 신호로부터 2ms TTI 구간 동안의 래이트 매칭된 블록을 추출하여 역 레이트 매칭부(406)로 인가한다. 상기 역 레이트 매칭부(406)에서는 기지국의 레이트 매칭부(310)에서 적용한 것과 동일한 레이트 매칭 패턴을 적용하여, 상기 래이트 매칭된 블록에 대해 상기 래이트 매칭부(310)에서 천공된 비트들을 복구(역천공)하여 부호화된 블록을 구성한다. 여기서 천공된 비트들의 위치는 비트 '0'으로 채워진다. 한편 상기 E-AGCH가 2ms TTI를 5번 반복하여 구성된 10ms TTI를 사용한다면, 상기 역 물리채널 매핑부(404)와 역 레이트 매칭부(406)는 2ms TTI에 대한 것과 동일한 동작을 5번 반복 수행하여 부호화된 서브블록들을 구한 후 상기 부호화된 서브블록들을 하나의 부호화된 블록으로 결합한다. Referring to FIG. 4, the terminal receives a signal through the E-AGCH 402, and the inverse physical channel mapping unit 404 extracts a rate matched block for a 2 ms TTI period from the signal, thereby inverse rate matching. (406). The reverse rate matching unit 406 applies the same rate matching pattern as that applied by the rate matching unit 310 of the base station, and recovers the bits punctured by the rate matching unit 310 with respect to the rate matched block. (Reverse puncture) to form an encoded block. Here the position of the punctured bits is filled with bit '0'. On the other hand, if the E-AGCH uses a 10ms TTI configured by repeating the 2ms TTI five times, the inverse physical channel mapping unit 404 and the reverse rate matching unit 406 perform the same operation five times as for the 2ms TTI. After the encoded subblocks are obtained, the encoded subblocks are combined into one encoded block.

채널 복호화기(408)는 상기 부호화된 블록을 복호하여 UE-ID specific CRC 분리기(410)으로 인가한다. 상기 복호된 블록은 6비트의 AG정보와 16비트의 UE-ID specific CRC로 분리된다. 상기 UE-ID specific CRC 분리기(410)는 상기 16비트의 UE-ID specific CRC 에, 상기 단말의 16비트 UE-ID(412)를 비트별로 모듈로-2연산하여 16비트 CRC를 추출해 내고, 상기 추출한 CRC와 상기 AG정보를 CRC 검사기(414)로 인가한다. The channel decoder 408 decodes the encoded block and applies the decoded block to the UE-ID specific CRC separator 410. The decoded block is separated into 6 bits of AG information and 16 bits of UE-ID specific CRC. The UE-ID specific CRC separator 410 extracts 16-bit CRC by modulo-2 operation of the 16-bit UE-ID 412 of the terminal bit by bit on the 16-bit UE-ID specific CRC. The extracted CRC and the AG information are applied to the CRC checker 414.

상기 CRC 검사기(414)는 상기 16비트 CRC를 검사하여 상기 AG 정보의 오류 여부를 확인한다. 상기 CRC 검사에 성공하면, 상기 CRC 검사기(414)는 상기 AG 정보를 오류가 없는 AG 정보(416)로서 출력하며, 상기 AG 정보(416)는 E-DCH를 통한 패킷 데이터의 최대 허용 데이터 레이트를 결정하는데 이용된다. 반면 상기 CRC 검사에 실패하면, 상기 AG 정보는 폐기된다.
이때, 제어정보 수신 제어기(418)는 역물리채널 매핑부(404), 역 레이트 매칭부(406), 레이트 매칭부(310), 채널 복호화기(408), UE-ID specific CRC 분리기(410), CRC 검사기(414) 등에 의한, E-DCH를 위한 제어 정보의 수신을 제어한다. 구체적으로 상기 제어정보 수신 제어기(418)는 역 레이트 매칭부(406)를 위한 래이트 매칭 패턴, 채널 복호화기(408)를 위한 채널 부호율 등을 관리한다. 특히 제어정보 수신 제어기(418)는, 앞서 개시한 복수의 래이트 매칭 패턴들 중 적어도 하나를 저장하며, 상기 역 래이트 매칭부(406)에게 상기 래이트 매칭 패턴들 중 하나를 적용한다. 상기 제어정보 수신 제어기(418)는, E-DCH를 통한 패킷 데이터의 송신을 제어하는 패킷 데이터 송신 제어기(도시하지 않음)에 포함될 수 있다.
The CRC checker 414 checks the 16-bit CRC to determine whether the AG information is in error. If the CRC check is successful, the CRC checker 414 outputs the AG information as error-free AG information 416, and the AG information 416 indicates the maximum allowable data rate of the packet data through the E-DCH. It is used to determine. On the other hand, if the CRC check fails, the AG information is discarded.
In this case, the control information receiving controller 418 may include an inverse physical channel mapping unit 404, an inverse rate matching unit 406, a rate matching unit 310, a channel decoder 408, and a UE-ID specific CRC separator 410. , Control of reception of control information for the E-DCH by the CRC checker 414 or the like. In more detail, the control information receiving controller 418 manages a rate matching pattern for the reverse rate matching unit 406, a channel code rate for the channel decoder 408, and the like. In particular, the control information receiving controller 418 stores at least one of the plurality of the above-described plate matching patterns, and applies one of the above-described plate matching patterns to the reverse plate matching unit 406. The control information receiving controller 418 may be included in a packet data transmission controller (not shown) that controls the transmission of packet data through the E-DCH.

<실시 예 2><Example 2>

실시 예 2는 AG 정보가 7 비트로 구성되는 경우에 대한 레이트 매칭 패턴을 제시한다. 일 예로서 상기 AG 정보는 단말이 사용 가능한 최대 상향링크 무선자원의 양을 나타내는 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 5 비트와 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자와 그리고 상기 AG정보가 HARQ 의 하나의 프로세스에 대해서만 유효한지 아니면 HARQ의 전체 프로세스들에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 6 비트와 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자로 구성된다. Embodiment 2 presents a rate matching pattern for the case where AG information consists of 7 bits. As an example, the AG information includes 5 bits indicating a maximum allowable data rate of the UE indicating the maximum amount of uplink radio resources available to the UE or a corresponding power offset and 1 bit indicating how long the AG information is valid. An AG validity time indicator and a 1-bit AG validity process indicator indicating whether the AG information is valid for only one process of HARQ or for all processes of HARQ, or the maximum allowed data rate of the terminal or It consists of six bits representing the corresponding power offset and one bit AG validity time indicator indicating how long the AG information is valid.

다른 경우에 상기 AG 정보는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 6 비트와 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ의 전체 프로세스들에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 정보와 상기 AG 유효시간 지시자와 상기 AG 유효 프로세스 지시자와 기타 E-AGCH의 제어를 위한 비트를 포함하여 총 7비트로 구성된다. In other cases, the AG information has 6 bits indicating a maximum allowable data rate of the terminal or a corresponding power offset and 1 bit indicating whether the AG information is valid for only one process of HARQ or all processes of HARQ. Or information indicating the maximum allowable data rate of the terminal or a corresponding power offset and bits for controlling the AG validity time indicator, the AG valid process indicator, and other E-AGCHs. Total 7 bits.

한편 상기 E-AGCH는 상기 AG 정보와 함께, 공통채널에서 각 단말을 식별하는 UE-ID 및 AG 정보의 오류 검출을 위한 CRC(Cyclic Redundancy Check code)를 운반한다. 상기 UE-ID 및 CRC는 각각 16비트로서 비트 별로 modulo-2 연산을 통해 UE-ID로 마스킹된 16 비트 CRC 형태로 전송된다. 상기와 같이 생성된 16비트 CRC를 UE-ID specific CRC 라고 하는데, 단말은 상기 UE-ID specific CRC를 통해, 수신한 AG정보가 자신한테 할당됐는지의 여부를 확인한다. Meanwhile, the E-AGCH carries a cyclic redundancy check code (CRC) for error detection of UE-ID and AG information for identifying each UE in a common channel together with the AG information. The UE-ID and the CRC are each 16 bits, and are transmitted in the form of a 16-bit CRC masked with the UE-ID by modulo-2 operation for each bit. The 16-bit CRC generated as described above is referred to as a UE-ID specific CRC, and the UE checks whether the received AG information is allocated to itself through the UE-ID specific CRC.

상기 7비트의 AG정보와 상기 16비트의 UE-ID specific CRC를 연접시킨 총 23비트의 제어정보에 8비트의 테일비트를 부가한 후 부호율 1/3이고 구속장 9인 컨벌루셔널 부호로 부호화 하면, 93비트의 부호화된 비트열로 구성되는 하나의 채널 부호화된 블럭이 생성된다. 상기 93비트의 채널 부호화된 블록은, 확산지수 256 및 QPSK 변조 방식을 사용하는 E-AGCH 2ms TTI 동안 전송되기 위해서 33비트의 천공을 거쳐 60비트의 래이트 매칭된 블록으로 만들어진다. 상기 천공하는 비트들의 위치를 나타내는 레이트 매칭 패턴은 시뮬레이션을 통해, 상기 래이트 매칭된 블록 내의 각 비트위치별 비트오류율의 변화를 적게 만들어줌으로써 블록오류율의 성능을 개선시키기 위한 것으로, 다음과 같은 래이트 매칭 패턴들 중 하나가 사용된다.After adding 8-bit tail bits to a total of 23 bits of control information obtained by concatenating the 7-bit AG information with the 16-bit UE-ID specific CRC, a convolutional code having a code rate of 1/3 and a restriction length of 9 is added. When encoded, one channel coded block consisting of a 93-bit coded bit stream is generated. The 93-bit channel coded block is made of a 60-bit rate-matched block through 33-bit puncturing for transmission during an E-AGCH 2ms TTI using spreading index 256 and QPSK modulation. The rate matching pattern representing the positions of the puncturing bits is to improve the performance of the block error rate by making a small change in the bit error rate for each bit position in the block matched block through simulation. One of the matching patterns is used.

레이트 매칭 패턴 = Rate Matching Pattern =

{1, 3, 4, 5, 7, 9, 11, 12, 13, 15, 17, 20, 23, 42, 45, 46, 50, 54, 70, 71, 74, 77, 80, 81, 82, 83, 85, 86, 87, 89, 90, 91, 93}, 또는 {1, 3, 4, 5, 7, 9, 11, 12, 13, 15, 17, 20, 23, 42, 45, 46, 50, 54, 70, 71, 74, 77, 80, 81, 82 , 83, 85, 86, 87, 89, 90, 91, 93}, or

{1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 21, 24, 42, 47, 54, 56, 58, 66, 68, 78, 81, 83, 84, 86, 87, 88, 89, 90, 91, 92, 93}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 21, 24, 42, 47, 54, 56, 58, 66, 68, 78, 81, 83, 84 , 86, 87, 88, 89, 90, 91, 92, 93}, or

{1, 2, 3, 5, 6, 7, 8, 10, 12, 14, 15, 16, 21, 23, 42, 47, 49, 54, 56, 58, 66, 68, 73, 78, 80, 82, 83, 85, 87, 89, 90, 91, 92}, 또는 {1, 2, 3, 5, 6, 7, 8, 10, 12, 14, 15, 16, 21, 23, 42, 47, 49, 54, 56, 58, 66, 68, 73, 78, 80 , 82, 83, 85, 87, 89, 90, 91, 92}, or

{1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 21, 23, 25, 42, 47, 54, 56, 58, 66, 68, 73, 78, 80, 82, 83, 85, 87, 89, 90, 91, 92}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 21, 23, 25, 42, 47, 54, 56, 58, 66, 68, 73, 78, 80 , 82, 83, 85, 87, 89, 90, 91, 92}, or                     

{1, 2, 3, 5, 6, 7, 8, 12, 14, 15, 16, 21, 23, 25, 42, 47, 49, 54, 56, 58, 66, 68, 75, 77, 79, 82, 83, 85, 87, 89, 90, 91, 92}, 또는 {1, 2, 3, 5, 6, 7, 8, 12, 14, 15, 16, 21, 23, 25, 42, 47, 49, 54, 56, 58, 66, 68, 75, 77, 79 , 82, 83, 85, 87, 89, 90, 91, 92}, or

{1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 21, 24, 42, 48, 54, 57, 60, 66, 69, 78, 81, 83, 84, 86, 87, 88, 89, 90, 91, 92, 93}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 21, 24, 42, 48, 54, 57, 60, 66, 69, 78, 81, 83, 84 , 86, 87, 88, 89, 90, 91, 92, 93}, or

{1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 16, 21, 23, 28, 42, 49, 54, 56, 58, 66, 68, 74, 78, 80, 82, 83, 85, 87, 89, 90, 91, 92}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 16, 21, 23, 28, 42, 49, 54, 56, 58, 66, 68, 74, 78, 80 , 82, 83, 85, 87, 89, 90, 91, 92}, or

{1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 18, 21, 24, 27, 54, 57, 60, 66, 69, 78, 81, 83, 84, 86, 87, 88, 89, 90, 91, 92, 93}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 18, 21, 24, 27, 54, 57, 60, 66, 69, 78, 81, 83, 84 , 86, 87, 88, 89, 90, 91, 92, 93}, or

{1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 21, 24, 42, 48, 54, 57, 60, 63, 66, 69, 78, 81, 83, 84, 86, 87, 88, 89, 90, 91, 92, 93}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 21, 24, 42, 48, 54, 57, 60, 63, 66, 69, 78, 81, 83, 84 , 86, 87, 88, 89, 90, 91, 92, 93}, or

{1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 21, 24, 42, 48, 54, 57, 60, 63, 66, 69, 72, 75, 78, 81, 83, 84, 86, 87, 89, 90, 92, 93} {1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 21, 24, 42, 48, 54, 57, 60, 63, 66, 69, 72, 75, 78, 81 , 83, 84, 86, 87, 89, 90, 92, 93}

상기 레이트 매칭 패턴들의 각 성분은 1번부터 93번까지 채널 부호화된 비트들 중에서 천공되어야 하는 비트들의 위치를 나타낸다. 만약 E-AGCH의 TTI 길이가 10ms 이면 상기 2ms TTI의 E-AGCH의 구조를 5번 반복하여 10ms TTI E-AGCH를 구현할 수 있다. Each component of the rate matching patterns represents positions of bits to be punctured among the channel coded bits 1 to 93. If the TTI length of the E-AGCH is 10ms, the 10ms TTI E-AGCH may be implemented by repeating the structure of the E-AGCH of the 2ms TTI five times.

앞서 개시한 도 3을 참조하여, 본 발명의 실시예 2을 구현하기 위한 E-AGCH의 기지국 송신장치를 설명한다.
도 3을 참조하면, 7비트로 구성되는 AG정보(302)는 UE-ID specific CRC 결합기(304)로 인가되며, 상기 UE-ID specific CRC 결합기(304)는 상기 AG정보로부터 16비트의 CRC를 생성한다. 상기 UE-ID specific CRC 결합기(304)는 상기 16비트의 CRC와 상기 AG정보가 적용될 단말을 식별하기 위한 16비트의 UE-ID 를 비트별로 모듈로-2 연산하여 UE-ID specific CRC를 생성한 후 상기 생성된 UE-ID specific CRC를 상기 AG정보와 결합하여 총 23비트의 제어정보를 채널 부호화기(308)로 인가한다.
Referring to FIG. 3 described above, an E-AGCH base station transmitter for implementing Embodiment 2 of the present invention will be described.
Referring to FIG. 3, AG information 302 composed of 7 bits is applied to a UE-ID specific CRC combiner 304, and the UE-ID specific CRC combiner 304 generates a 16-bit CRC from the AG information. do. The UE-ID specific CRC combiner 304 generates a UE-ID specific CRC by modulo-2 calculating a 16-bit UE-ID for each bit to identify a terminal to which the 16-bit CRC and the AG information are to be applied. Thereafter, the generated UE-ID specific CRC is combined with the AG information to apply a total of 23 bits of control information to the channel encoder 308.

삭제delete

상기 채널 부호화기(308)는 구속장이 9이고 부호율이 1/3인 컨벌루셔널 부호를 이용함으로서, 상기 23비트의 제어정보에 대해 8비트의 테일비트를 추가한 후 1/3의 부호율을 적용하여 총 93개의 부호화된 비트들로 구성되는 부호화된 블록을 출력한다.
레이트 매칭부(310)에서는 상기 93비트 크기의 부호화된 블록에 대해 미리 정해지는 래이트 매칭 패턴에 따라 천공을 수행하여 래이트 매칭된 블록을 구성하며, 물리채널 매핑부(312)에서는 상기 래이트 매칭된 블록을 E-AGCH(314)의 2ms TTI 구조에 맞는 물리채널 프레임으로 매핑시켜 E-AGCH(314)를 통해 전송한다.
The channel encoder 308 uses a convolutional code having a constraint length of 9 and a code rate of 1/3, thereby adding a code bit of 1/3 after adding 8-bit tail bits to the 23-bit control information. Apply to output a coded block consisting of a total of 93 coded bits.
The rate matching unit 310 performs a puncturing on the 93-bit coded block according to a predetermined rate matching pattern to configure a rate matched block, and the physical channel mapping unit 312 performs the rate matching. The matched block is mapped to a physical channel frame conforming to the 2ms TTI structure of the E-AGCH 314 and transmitted through the E-AGCH 314.

이때, 제어정보 송신 제어기(316)는 UE-ID specific CRC 결합기(304), 채널 부호화기(308), 레이트 매칭부(310), 물리채널 매핑부(312) 등에 의한, E-DCH를 위한 제어정보의 전송을 제어한다. 구체적으로 제어정보 송신 제어기(316)는 앞서 개시한 복수의 래이트 매칭 패턴들 중 적어도 하나를 저장하며, 상기 레이트 매칭부(310)에게 상기 레이트 매칭 패턴들 중 사전에 약속된 하나를 적용한다. At this time, the control information transmission controller 316 is control information for the E-DCH by the UE-ID specific CRC combiner 304, the channel encoder 308, the rate matching unit 310, the physical channel mapping unit 312, etc. Control the transmission of. In more detail, the control information transmission controller 316 stores at least one of the plurality of latet matching patterns described above, and applies the one of the rate matching patterns previously promised to the rate matching unit 310.

앞서 개시한 도 4를 참조하여 본 발명의 실시예 2을 구현하기 위한 E-AGCH의 단말의 수신장치를 설명한다. A receiver of an E-AGCH terminal for implementing Embodiment 2 of the present invention will be described with reference to FIG. 4 described above.

도 4를 참조하면, 단말은 E-AGCH(402)를 통해 신호를 수신하며, 역물리채널 매핑부(404)에서는 상기 신호로부터 2ms TTI 구간 동안의 래이트 매칭된 블록을 추출하여 역 레이트 매칭부(406)로 인가한다. 상기 역 레이트 매칭부(406)에서는 기지국의 레이트 매칭부(310)에서 적용한 것과 동일한 레이트 매칭 패턴을 적용하여, 상기 래이트 매칭된 블록에 대해 상기 래이트 매칭부(310)에서 천공된 비트들을 복구(역천공)하여 부호화된 블록을 구성한다. 한편 상기 E-AGCH가 2ms TTI를 5번 반복하여 구성된 10ms TTI를 사용한다면, 상기 역 물리채널 매핑부(404)와 역 레이트 매칭부(406)는 2ms TTI에 대한 것과 동일한 동작을 5번 반복 수행하여 부호화된 서브블록들을 구성한 후 상기 부호화된 서브블록들을 하나의 부호화된 블록으로 결합한다. Referring to FIG. 4, the terminal receives a signal through the E-AGCH 402, and the inverse physical channel mapping unit 404 extracts a rate matched block for a 2 ms TTI period from the signal, thereby inverse rate matching. (406). The reverse rate matching unit 406 applies the same rate matching pattern as that applied by the rate matching unit 310 of the base station, and recovers the bits punctured by the rate matching unit 310 with respect to the rate matched block. (Reverse puncture) to form an encoded block. On the other hand, if the E-AGCH uses a 10ms TTI configured by repeating the 2ms TTI five times, the inverse physical channel mapping unit 404 and the reverse rate matching unit 406 perform the same operation five times as for the 2ms TTI. After configuring encoded subblocks, the encoded subblocks are combined into one encoded block.

채널 복호화기(408)는 상기 부호화된 블록을 복호하여 UE-ID specific CRC 분리기(410)으로 인가한다. 상기 복호된 블록은 7비트의 AG정보와 16비트의 UE-ID specific CRC로 분리된다. 상기 UE-ID specific CRC 분리기(410)는 상기 16비트의 UE-ID specific CRC에, 상기 단말의 16비트 UE-ID(412)를 비트별로 모듈로-2연산하여 16비트 CRC를 추출해 내고, 상기 추출한 CRC와 상기 AG정보를 CRC 검사기(414)로 인가한다. 상기 CRC 검사기(414)는 상기 16비트 CRC를 검사하여 상기 AG 정보의 오류 여부를 확인한다. 상기 CRC 검사에 성공하면, 상기 CRC 검사기(414)는 상기 AG 정보를 오류가 없는 AG 정보(416)로서 출력하며, 상기 AG 정보(416)는 E-DCH를 통한 패킷 데이터의 최대 허용 데이터 레이트를 결정하는데 이용된다. 반면 상기 CRC 검사에 실패하면, 상기 AG 정보는 폐기된다.
이때, 제어정보 수신 제어기(418)는 역물리채널 매핑부(404), 역 레이트 매칭부(406), 레이트 매칭부(310), 채널 복호화기(408), UE-ID specific CRC 분리기(410), CRC 검사기(414) 등에 의한, E-DCH를 위한 제어 정보의 수신을 제어한다.
The channel decoder 408 decodes the encoded block and applies the decoded block to the UE-ID specific CRC separator 410. The decoded block is separated into 7 bits of AG information and 16 bits of UE-ID specific CRC. The UE-ID specific CRC separator 410 extracts 16-bit CRC by modulo-2 operation of the 16-bit UE-ID 412 of the terminal bit by bit on the 16-bit UE-ID specific CRC. The extracted CRC and the AG information are applied to the CRC checker 414. The CRC checker 414 checks the 16-bit CRC to determine whether the AG information is in error. If the CRC check is successful, the CRC checker 414 outputs the AG information as error-free AG information 416, and the AG information 416 indicates the maximum allowable data rate of the packet data through the E-DCH. It is used to determine. On the other hand, if the CRC check fails, the AG information is discarded.
In this case, the control information receiving controller 418 may include an inverse physical channel mapping unit 404, an inverse rate matching unit 406, a rate matching unit 310, a channel decoder 408, and a UE-ID specific CRC separator 410. , Control of reception of control information for the E-DCH by the CRC checker 414 or the like.

삭제delete

<실시 예 3>Example 3

실시 예 3은 AG 정보가 8 비트로 구성되는 경우에 대한 레이트 매칭 패턴을 제시한다. 일 예로서 상기 AG 정보는 단말이 사용 가능한 최대 상향링크 무선자원의 양을 나타내는 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 6 비트와, 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자와, 그리고 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ의 전체 프로세스들에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 7 비트와 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자로 구성된다. Example 3 presents a rate matching pattern for the case where AG information consists of 8 bits. As an example, the AG information includes 6 bits indicating a maximum allowable data rate of the terminal indicating the maximum amount of uplink radio resources available to the terminal or a corresponding power offset, and 1 bit indicating how long the AG information is valid. An AG validity time indicator of and a 1-bit AG validity process indicator indicating whether the AG information is valid for only one process of HARQ or for all processes of HARQ, or the maximum allowed data rate of the terminal Or 7 bits indicating a corresponding power offset and a 1-bit AG validity time indicator indicating how long the AG information is valid.

또 다른 경우에 상기 AG 정보는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 7 비트와 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ의 전체 프로세스들에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 정보와 상기 AG 유효시간 지시자와 상기 AG 유효 프로세스 지시자와 기타 E-AGCH의 제어를 위한 비트를 포함하여 총 8비트의 제어정보로 구성될 수 있다. In another case, the AG information includes 7 bits indicating the maximum allowable data rate of the terminal or a corresponding power offset and 1 indicating whether the AG information is valid for only one process of HARQ or all processes of HARQ. Or a bit for controlling the AG valid time indicator, the AG valid process indicator, and other E-AGCHs, and information indicating the maximum valid data rate of the terminal or a corresponding power offset. It can be composed of a total of 8 bits of control information.

한편 상기 E-AGCH는 상기 AG 정보와 함께, 공통채널에서 각 단말을 식별하는 UE-ID 및 AG 정보의 오류 검출을 위한 CRC(Cyclic Redundancy Check code)를 운반한다. 상기 UE-ID 및 CRC는 각각 16비트로서 비트 별로 modulo-2 연산을 통해 UE-ID로 마스킹된 16 비트 CRC 형태로 전송된다. 상기와 같이 생성된 16비트 CRC를 UE-ID specific CRC 라고 하는데, 단말은 상기 UE-ID specific CRC를 통해, 수신한 AG정보가 자신한테 할당됐는지의 여부를 확인한다. Meanwhile, the E-AGCH carries a cyclic redundancy check code (CRC) for error detection of UE-ID and AG information for identifying each UE in a common channel together with the AG information. The UE-ID and the CRC are each 16 bits, and are transmitted in the form of a 16-bit CRC masked with the UE-ID by modulo-2 operation for each bit. The 16-bit CRC generated as described above is referred to as a UE-ID specific CRC, and the UE checks whether the received AG information is allocated to itself through the UE-ID specific CRC.

상기 8비트의 AG정보와 상기 16비트의 UE-ID specific CRC를 연접시킨 총 24비트의 제어정보에 8비트의 테일비트를 부가한 후 부호율 1/3이고 구속장 9인 컨벌루셔널 부호로 부호화 하면 96비트의 부호화된 비트열로 구성되는 하나의 채널 부호화된 블럭이 생성된다. 상기 96비트의 채널 부호화된 블록은, 확산지수 256 및 QPSK 변조 방식을 사용하는 E-AGCH 2ms TTI 동안 전송되기 위해서 36비트의 천공을 거쳐 60비트의 래이트 매칭된 블록으로 만들어진다. 상기 천공하는 비트들의 위치를 나타내는 레이트 매칭 패턴은 시뮬레이션을 통해, 상기 래이트 매칭된 블록 내의 각 비트위치별 비트오류율의 변화를 적게 만들어줌으로써 블록오류율의 성능을 개선시키기 위한 것으로, 다음과 같은 래이트 매칭 패턴들 중 하나가 사용된다.After adding 8-bit tail bits to a total of 24 bits of control information obtained by concatenating the 8-bit AG information with the 16-bit UE-ID specific CRC, a convolutional code having a code rate of 1/3 and a restriction length of 9 is added. Encoding produces one channel coded block consisting of a 96-bit coded bit stream. The 96-bit channel coded block is made of a 60-bit rate-matched block through 36 bits of perforation to be transmitted during an E-AGCH 2ms TTI using a spreading index of 256 and a QPSK modulation scheme. The rate matching pattern representing the positions of the puncturing bits is to improve the performance of the block error rate by making a small change in the bit error rate for each bit position in the block matched block through simulation. One of the matching patterns is used.

레이트 매칭 패턴 = Rate Matching Pattern =

{1, 3, 4, 6, 7, 8, 11, 13, 14, 20, 22, 23, 24, 25, 32, 36, 40, 44, 47, 50, 58, 64, 70, 73, 76, 77, 79, 80, 83, 86, 88, 89, 92, 93, 94, 96}, 또는 {1, 3, 4, 6, 7, 8, 11, 13, 14, 20, 22, 23, 24, 25, 32, 36, 40, 44, 47, 50, 58, 64, 70, 73, 76 , 77, 79, 80, 83, 86, 88, 89, 92, 93, 94, 96}, or

{1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 19, 24, 29, 35, 37, 45, 47, 50, 54, 58, 62, 68, 75, 82, 85, 86, 87, 89, 90, 91, 92, 93, 94, 95, 96}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 19, 24, 29, 35, 37, 45, 47, 50, 54, 58, 62, 68, 75, 82 , 85, 86, 87, 89, 90, 91, 92, 93, 94, 95, 96}, or

{1, 2, 3, 5, 6, 7, 9, 11, 13, 15, 21, 23, 25, 32, 41, 43, 48, 50, 52, 57, 59, 64, 69, 75, 77, 79, 82, 83, 86, 87, 88, 90, 92, 93, 94, 95}, 또는 {1, 2, 3, 5, 6, 7, 9, 11, 13, 15, 21, 23, 25, 32, 41, 43, 48, 50, 52, 57, 59, 64, 69, 75, 77 , 79, 82, 83, 86, 87, 88, 90, 92, 93, 94, 95}, or

{1, 2, 3, 5, 6, 7, 9, 11, 13, 15, 21, 23, 25, 30, 32, 41, 43, 48, 50, 52, 57, 59, 64, 69, 77, 79, 82, 83, 86, 87, 88, 90, 92, 93, 94, 95}, 또는 {1, 2, 3, 5, 6, 7, 9, 11, 13, 15, 21, 23, 25, 30, 32, 41, 43, 48, 50, 52, 57, 59, 64, 69, 77 , 79, 82, 83, 86, 87, 88, 90, 92, 93, 94, 95}, or

{1, 2, 3, 5, 6, 7, 9, 11, 13, 15, 21, 23, 25, 32, 48, 50, 52, 57, 59, 61, 66, 68, 70, 75, 77, 79, 82, 83, 86, 87, 88, 90, 92, 93, 94, 95}, 또는 {1, 2, 3, 5, 6, 7, 9, 11, 13, 15, 21, 23, 25, 32, 48, 50, 52, 57, 59, 61, 66, 68, 70, 75, 77 , 79, 82, 83, 86, 87, 88, 90, 92, 93, 94, 95}, or

{1, 2, 3, 5, 6, 7, 9, 11, 13, 15, 21, 23, 25, 30, 32, 34, 41, 43, 48, 50, 52, 57, 59, 64, 69, 79, 82, 83, 86, 87, 88, 90, 92, 93, 94, 95}, 또는 {1, 2, 3, 5, 6, 7, 9, 11, 13, 15, 21, 23, 25, 30, 32, 34, 41, 43, 48, 50, 52, 57, 59, 64, 69 , 79, 82, 83, 86, 87, 88, 90, 92, 93, 94, 95}, or

{1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 24, 27, 30, 33, 42, 45, 48, 51, 54, 57, 60, 66, 69, 81, 84, 86, 87, 89, 90, 91, 92, 93, 94, 95, 96}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 24, 27, 30, 33, 42, 45, 48, 51, 54, 57, 60, 66, 69, 81 , 84, 86, 87, 89, 90, 91, 92, 93, 94, 95, 96}, or

{2, 3, 4, 5, 7, 9, 11, 13, 15, 21, 23, 25, 30, 32, 34, 39, 41, 43, 48, 50, 52, 57, 59, 64, 69, 80, 82, 84, 86, 87, 88, 90, 92, 93, 94, 95}, 또는 {2, 3, 4, 5, 7, 9, 11, 13, 15, 21, 23, 25, 30, 32, 34, 39, 41, 43, 48, 50, 52, 57, 59, 64, 69 , 80, 82, 84, 86, 87, 88, 90, 92, 93, 94, 95}, or

{1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 17, 18, 20, 21, 24, 27, 57, 60, 63, 66, 69, 72, 81, 84, 86, 87, 89, 90, 91, 92, 93, 94, 95, 96}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 17, 18, 20, 21, 24, 27, 57, 60, 63, 66, 69, 72, 81 , 84, 86, 87, 89, 90, 91, 92, 93, 94, 95, 96}, or

{1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 24, 26, 28, 33, 42, 44, 46, 51, 53, 55, 60, 66, 69, 81, 84, 86, 87, 89, 90, 91, 92, 93, 94, 95, 96}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 24, 26, 28, 33, 42, 44, 46, 51, 53, 55, 60, 66, 69, 81 , 84, 86, 87, 89, 90, 91, 92, 93, 94, 95, 96}, or

{1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 24, 27, 30, 33, 42, 45, 48, 51, 54, 57, 60, 66, 81, 84, 86, 87, 89, 90, 91, 92, 93, 94, 95, 96}
{1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 24, 27, 30, 33, 42, 45, 48, 51, 54, 57, 60, 66, 81 , 84, 86, 87, 89, 90, 91, 92, 93, 94, 95, 96}

상기 레이트 매칭 패턴들의 각 성분은 1번부터 96번까지 채널 부호화된 비트들 중에서 천공되어야 하는 비트들의 위치를 나타낸다. 만약 E-AGCH의 TTI 길이가 10ms 이면 상기 2ms TTI의 E-AGCH의 구조를 5번 반복하여 10ms TTI E-AGCH를 구현할 수 있다. Each component of the rate matching patterns represents positions of bits to be punctured among the channel coded bits 1 to 96. If the TTI length of the E-AGCH is 10ms, the 10ms TTI E-AGCH may be implemented by repeating the structure of the E-AGCH of the 2ms TTI five times.

앞서 개시한 도 3을 참조하며, 본 발명의 실시예 3을 구현하기 위한 E-AGCH의 기지국 송신장치를 설명한다. Referring to FIG. 3 described above, an E-AGCH base station transmitter for implementing Embodiment 3 of the present invention will be described.

도 3을 참조하면, 8비트로 구성되는 AG정보(302)는 UE-ID specific CRC 결합기(304)로 인가되며, 상기 UE-ID specific CRC 결합기(304)는 상기 AG정보로부터 16비트의 CRC를 생성한다. 상기 UE-ID specific CRC 결합기(304)는 상기 16비트의 CRC와 상기 AG정보가 적용될 단말을 식별하기 위한 16비트의 UE-ID를 비트별로 모듈로-2 연산하여 UE-ID specific CRC를 생성한 후, 상기 생성된 UE-ID specific CRC를 상기 AG정보와 결합하여 총 24비트의 제어정보를 채널 부호화기(308)로 인가한다. Referring to FIG. 3, AG information 302 composed of 8 bits is applied to a UE-ID specific CRC combiner 304, and the UE-ID specific CRC combiner 304 generates a 16-bit CRC from the AG information. do. The UE-ID specific CRC combiner 304 generates a UE-ID specific CRC by modulo-2 calculating a 16-bit UE-ID for each bit to identify a terminal to which the 16-bit CRC and the AG information are to be applied. Thereafter, the generated UE-ID specific CRC is combined with the AG information to apply a total of 24 bits of control information to the channel encoder 308.

상기 채널 부호화기(308)는 구속장이 9이고 부호율이 1/3인 컨벌루셔널 부호를 이용함으로서, 상기 24비트의 제어정보에 대해 8비트의 테일비트를 추가한 후 1/3의 부호율을 적용하여 총 96개의 부호화된 비트들로 구성되는 부호화된 블록을 출력한다.
레이트 매칭부(310)에서는 상기 96비트 크기의 부호화된 블록에 대해 미리 정해지는 래이트 매칭 패턴에 따라 천공을 수행하여 래이트 매칭된 블록을 생성하며, 물리채널 매핑부(312)에서는 상기 래이트 매칭된 블록을 E-AGCH(314)의 2ms TTI 구조에 맞는 물리채널 프레임으로 매핑시켜 E-AGCH(314)를 통해 전송한다.
The channel encoder 308 uses a convolutional code having a constraint length of 9 and a code rate of 1/3, thereby adding 8-bit tail bits to the 24-bit control information and then applying a code rate of 1/3. Apply to output a coded block consisting of a total of 96 coded bits.
The rate matching unit 310 performs a puncturing on the 96-bit coded block according to a predetermined rate matching pattern to generate a rate matched block, and the physical channel mapping unit 312 performs the rate matching. The matched block is mapped to a physical channel frame conforming to the 2ms TTI structure of the E-AGCH 314 and transmitted through the E-AGCH 314.

이때, 제어정보 송신 제어기(316)는 UE-ID specific CRC 결합기(304), 채널 부호화기(308), 레이트 매칭부(310), 물리채널 매핑부(312) 등에 의한, E-DCH를 위한 제어정보의 전송을 제어한다. 구체적으로 제어정보 송신 제어기(316)는 앞서 개시한 복수의 래이트 매칭 패턴들 중 적어도 하나를 저장하며, 상기 레이트 매칭부(310)에게 상기 레이트 매칭 패턴들 중 사전에 약속한 하나를 적용한다. At this time, the control information transmission controller 316 is control information for the E-DCH by the UE-ID specific CRC combiner 304, the channel encoder 308, the rate matching unit 310, the physical channel mapping unit 312, etc. Control the transmission of. In more detail, the control information transmission controller 316 stores at least one of the above-described plurality of lattice matching patterns, and applies the one previously promised among the rate matching patterns to the rate matching unit 310.

앞서 개시한 도 4를 참조하여 본 발명의 실시예 3을 구현하기 위한 E-AGCH의 단말의 수신장치를 설명한다. A receiver of an E-AGCH terminal for implementing Embodiment 3 of the present invention will be described with reference to FIG. 4 described above.

도 4를 참조하면, 단말은 E-AGCH(402)를 통해 신호를 수신하며, 역물리채널 매핑부(404)에서는 상기 신호로부터 2ms TTI 구간 동안의 래이트 매칭된 블록을 추출하여 역 레이트 매칭부(406)로 인가한다. 상기 역 레이트 매칭부(406)에서는 기지국의 레이트 매칭부(310)에서 적용한 것과 동일한 레이트 매칭 패턴을 적용하여, 상기 래이트 매칭된 블록에 대해 상기 래이트 매칭부(310)에서 천공된 비트들을 복구(역천공)하여 부호화된 블록을 구성한다. Referring to FIG. 4, the terminal receives a signal through the E-AGCH 402, and the inverse physical channel mapping unit 404 extracts a rate matched block for a 2 ms TTI period from the signal, thereby inverse rate matching. (406). The reverse rate matching unit 406 applies the same rate matching pattern as that applied by the rate matching unit 310 of the base station, and recovers the bits punctured by the rate matching unit 310 with respect to the rate matched block. (Reverse puncture) to form an encoded block.

한편 상기 E-AGCH가 2ms TTI를 5번 반복하여 구성된 10ms TTI를 사용한다면, 상기 역 물리채널 매핑부(404)와 역 레이트 매칭부(406)는 2ms TTI에 대한 것과 동일한 동작을 5번 반복하여 부호화된 서브블록들을 구성한 후 상기 부호화된 서브블록들을 하나의 부호화된 블록으로 결합한다.
채널 복호화기(408)는 상기 부호화된 블록을 복호하여 UE-ID specific CRC 분리기(410)으로 인가한다. 상기 복호된 블록은 8비트의 AG정보와 16비트의 UE-ID specific CRC로 분리된다.
On the other hand, if the E-AGCH uses a 10ms TTI configured by repeating the 2ms TTI five times, the inverse physical channel mapping unit 404 and the reverse rate matching unit 406 repeat the same operation as for the 2ms TTI five times. After configuring the coded subblocks, the coded subblocks are combined into one coded block.
The channel decoder 408 decodes the encoded block and applies the decoded block to the UE-ID specific CRC separator 410. The decoded block is separated into 8 bits of AG information and 16 bits of UE-ID specific CRC.

상기 UE-ID specific CRC 분리기(410)는 상기 16비트의 UE-ID specific CRC에, 상기 단말의 16비트 UE-ID(412)를 비트별로 모듈로-2연산하여 16비트 CRC를 추출해 내고, 상기 추출한 CRC와 상기 AG정보를 CRC 검사기(414)로 인가한다. 상기 CRC 검사기(414)는 상기 16비트 CRC를 검사하여 상기 AG 정보의 오류 여부를 확인한다. 상기 CRC 검사에 성공하면, 상기 CRC 검사기(414)는 상기 AG 정보를 오류가 없는 AG 정보(416)로서 출력하며, 상기 AG 정보(416)는 E-DCH를 통한 패킷 데이터의 최대 허용 데이터 레이트를 결정하는데 이용된다. 반면 상기 CRC 검사에 실패하면, 상기 AG 정보는 폐기된다.The UE-ID specific CRC separator 410 extracts 16-bit CRC by modulo-2 operation of the 16-bit UE-ID 412 of the terminal bit by bit on the 16-bit UE-ID specific CRC. The extracted CRC and the AG information are applied to the CRC checker 414. The CRC checker 414 checks the 16-bit CRC to determine whether the AG information is in error. If the CRC check is successful, the CRC checker 414 outputs the AG information as error-free AG information 416, and the AG information 416 indicates the maximum allowable data rate of the packet data through the E-DCH. It is used to determine. On the other hand, if the CRC check fails, the AG information is discarded.

이때, 제어정보 수신 제어기(418)는 역물리채널 매핑부(404), 역 레이트 매칭부(406), 레이트 매칭부(310), 채널 복호화기(408), UE-ID specific CRC 분리기(410), CRC 검사기(414) 등에 의한, E-DCH를 위한 제어정보의 수신 동작을 제어한다. In this case, the control information receiving controller 418 may include an inverse physical channel mapping unit 404, an inverse rate matching unit 406, a rate matching unit 310, a channel decoder 408, and a UE-ID specific CRC separator 410. Control of the reception of the control information for the E-DCH by the CRC checker 414.

<실시 예 4>Example 4

실시 예 4는 AG 정보가 9 비트로 구성되는 경우에 대한 레이트 매칭 패턴을 제시한다. 상기 AG 정보는 단말이 사용 가능한 최대 상향링크 무선자원의 양을 나타내는 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 7 비트정보와 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자와 그리고 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ 전체 프로세스에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 8 비트정보와 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자로 구성된다. Example 4 presents a rate matching pattern for the case where AG information consists of 9 bits. The AG information is 7-bit information indicating the maximum allowable data rate of the terminal indicating the maximum amount of uplink radio resources available to the terminal or a corresponding power offset and 1-bit AG validity indicating how long the AG information is valid. A time indicator and a 1-bit AG valid process indicator indicating whether the AG information is valid for only one process of HARQ or for the entire HARQ process, or the maximum allowable data rate of the terminal or a corresponding power offset It is composed of 8-bit information indicating that and the AG validity time indicator of 1 bit indicating how long the AG information is valid.

또 다른 경우에 상기 AG 정보는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 8 비트정보와 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ 전체 프로세스에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 정보와 상기 AG 유효시간 지시자와 상기 AG 유효 프로세스 지시자와 기타 E-AGCH의 제어를 위한 비트를 포함하여 총 8비트의 제어정보로 구성될 수 있다. In another case, the AG information includes 8 bit information indicating a maximum allowable data rate of the terminal or a corresponding power offset and 1 bit indicating whether the AG information is valid for only one process of HARQ or for all HARQ processes. Or information indicating the maximum allowable data rate of the terminal or a corresponding power offset and bits for controlling the AG validity time indicator, the AG valid process indicator, and other E-AGCHs. It can be composed of a total of 8 bits of control information.

한편 상기 E-AGCH는 상기 AG 정보와 함께, 공통채널에서 각 단말을 식별하는 UE-ID 및 AG 정보의 오류 검출을 위한 CRC(Cyclic Redundancy Check)를 운반한다. 상기 UE-ID 및 CRC는 각각 16비트로서 비트 별로 modulo-2 연산을 통해 UE-ID로 마스킹된 16 비트 CRC 형태로 전송된다. 상기와 같이 생성된 16비트 CRC를 UE-ID specific CRC 라고 하는데, 단말은 상기 UE-ID specific CRC를 통해, 수신한 AG정보가 자신한테 할당됐는지의 여부를 확인한다. Meanwhile, the E-AGCH carries a cyclic redundancy check (CRC) for error detection of UE-ID and AG information for identifying each UE in a common channel together with the AG information. The UE-ID and the CRC are each 16 bits, and are transmitted in the form of a 16-bit CRC masked with the UE-ID by modulo-2 operation for each bit. The 16-bit CRC generated as described above is referred to as a UE-ID specific CRC, and the UE checks whether the received AG information is allocated to itself through the UE-ID specific CRC.

상기 9비트의 AG정보와 상기 16비트의 UE-ID specific CRC를 연접시킨 총 25비트의 제어정보에 8비트의 테일비트를 부가한 후 부호율 1/3이고 구속장 9인 컨벌루셔널 부호로 부호화 하면 99비트의 부호화된 비트열로 구성되는 하나의 채널 부호화된 블럭이 생성된다. 상기 99비트의 채널 부호화된 블록은, 확산지수 256 및 QPSK 변조 방식을 사용하는 E-AGCH 2ms TTI 동안 전송되기 위해서 39비트의 천공을 거쳐 60비트의 래이트 매칭된 블록으로 만들어진다. 상기 천공하는 비트들의 위치를 나타내는 레이트 매칭 패턴은 시뮬레이션을 통해, 상기 래이트 매칭된 블록 내의 각 비트위치별 비트오류율의 변화를 적게 만들어줌으로써 블록오류율의 성능을 개선시키기 위한 것으로, 다음과 같은 래이트 매칭 패턴들 중 하나가 사용된다.After adding 8-bit tail bits to a total of 25 bits of control information obtained by concatenating the 9-bit AG information with the 16-bit UE-ID specific CRC, a convolutional code having a code rate of 1/3 and a restriction length of 9 is added. Encoding produces one channel coded block consisting of a 99-bit coded bit stream. The 99-bit channel coded block is made of a 60-bit rate-matched block through 39-bit puncturing for transmission during an E-AGCH 2ms TTI using spreading index 256 and QPSK modulation. The rate matching pattern representing the positions of the puncturing bits is to improve the performance of the block error rate by making a small change in the bit error rate for each bit position in the block matched block through simulation. One of the matching patterns is used.

레이트 매칭 패턴 = Rate Matching Pattern =

{2, 3, 4, 5, 6, 9, 10, 12, 14, 17, 18, 21, 27, 32, 33, 36, 37, 41, 49, 51, 52, 55, 62, 71, 72, 73, 78, 80, 85, 86, 88, 89, 91, 93, 94, 95, 96, 97, 98}, 또는 {2, 3, 4, 5, 6, 9, 10, 12, 14, 17, 18, 21, 27, 32, 33, 36, 37, 41, 49, 51, 52, 55, 62, 71, 72 , 73, 78, 80, 85, 86, 88, 89, 91, 93, 94, 95, 96, 97, 98}, or

{2, 3, 4, 5, 7, 9, 11, 13, 15, 17, 19, 21, 23, 25, 30, 31, 35, 42, 44, 46, 51, 53, 55, 60, 62, 64, 69, 71, 83, 85, 86, 89, 90, 91, 93, 95, 96, 97, 98}, 또는 {2, 3, 4, 5, 7, 9, 11, 13, 15, 17, 19, 21, 23, 25, 30, 31, 35, 42, 44, 46, 51, 53, 55, 60, 62 , 64, 69, 71, 83, 85, 86, 89, 90, 91, 93, 95, 96, 97, 98}, or

{2, 3, 4, 5, 6, 7, 8, 12, 13, 15, 17, 19, 21, 24, 26, 31, 35, 42, 44, 46, 51, 53, 55, 60, 62, 64, 69, 71, 82, 85, 86, 89, 90, 91, 93, 95, 96, 97, 98}, 또는 {2, 3, 4, 5, 6, 7, 8, 12, 13, 15, 17, 19, 21, 24, 26, 31, 35, 42, 44, 46, 51, 53, 55, 60, 62 , 64, 69, 71, 82, 85, 86, 89, 90, 91, 93, 95, 96, 97, 98}, or

{1, 2, 3, 4, 6, 7, 8, 12, 13, 15, 17, 19, 21, 24, 26, 31, 35, 42, 44, 46, 51, 53, 55, 60, 62, 64, 69, 71, 82, 85, 86, 89, 90, 91, 93, 95, 96, 97, 98}, 또는 {1, 2, 3, 4, 6, 7, 8, 12, 13, 15, 17, 19, 21, 24, 26, 31, 35, 42, 44, 46, 51, 53, 55, 60, 62 , 64, 69, 71, 82, 85, 86, 89, 90, 91, 93, 95, 96, 97, 98}, or

{1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 17, 18, 19, 21, 24, 42, 47, 54, 56, 58, 66, 68, 71, 72, 73, 75, 84, 86, 87, 89, 90, 92, 93, 95, 96, 98, 99}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 17, 18, 19, 21, 24, 42, 47, 54, 56, 58, 66, 68, 71 , 72, 73, 75, 84, 86, 87, 89, 90, 92, 93, 95, 96, 98, 99}, or                     

{1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 17, 18, 20, 21, 24, 42, 48, 54, 57, 60, 66, 69, 71, 72, 74, 75, 84, 86, 87, 89, 90, 92, 93, 95, 96, 98, 99}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 17, 18, 20, 21, 24, 42, 48, 54, 57, 60, 66, 69, 71 , 72, 74, 75, 84, 86, 87, 89, 90, 92, 93, 95, 96, 98, 99}, or

{1, 2, 3, 5, 6, 7, 8, 12, 13, 15, 17, 18, 19, 21, 24, 26, 34, 42, 44, 46, 51, 53, 55, 60, 62, 64, 69, 71, 83, 85, 86, 89, 90, 91, 93, 95, 96, 97, 98}, 또는 {1, 2, 3, 5, 6, 7, 8, 12, 13, 15, 17, 18, 19, 21, 24, 26, 34, 42, 44, 46, 51, 53, 55, 60, 62 , 64, 69, 71, 83, 85, 86, 89, 90, 91, 93, 95, 96, 97, 98}, or

{1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 18, 21, 24, 30, 33, 39, 42, 48, 54, 57, 60, 63, 66, 69, 72, 75, 84, 87, 89, 90, 92, 93, 94, 95, 96, 97, 98, 99}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 18, 21, 24, 30, 33, 39, 42, 48, 54, 57, 60, 63, 66, 69 , 72, 75, 84, 87, 89, 90, 92, 93, 94, 95, 96, 97, 98, 99}, or

{1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 17, 18, 21, 24, 27, 54, 57, 60, 63, 66, 69, 72, 75, 78, 81, 84, 86, 87, 89, 90, 92, 93, 95, 96, 97, 98, 99}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 17, 18, 21, 24, 27, 54, 57, 60, 63, 66, 69, 72, 75 , 78, 81, 84, 86, 87, 89, 90, 92, 93, 95, 96, 97, 98, 99}, or

{1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 17, 18, 20, 21, 24, 27, 30, 60, 66, 69, 72, 75, 78, 80, 81, 83, 84, 86, 87, 89, 90, 92, 93, 95, 96, 98, 99} {1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 17, 18, 20, 21, 24, 27, 30, 60, 66, 69, 72, 75, 78 , 80, 81, 83, 84, 86, 87, 89, 90, 92, 93, 95, 96, 98, 99}

상기 레이트 매칭 패턴들의 각 성분은 1번부터 99번까지 채널 부호화된 비트들 중에서 천공되어야 하는 비트들의 위치를 나타낸다. 만약 E-AGCH의 TTI 길이가 10ms 이면 상기 2ms TTI의 E-AGCH의 구조를 5번 반복하여 10ms TTI E-AGCH를 구현할 수 있다. Each component of the rate matching patterns represents positions of bits to be punctured among the channel coded bits 1 to 99. If the TTI length of the E-AGCH is 10ms, the 10ms TTI E-AGCH may be implemented by repeating the structure of the E-AGCH of the 2ms TTI five times.

앞서 개시한 도 3을 참조하여, 본 발명의 실시예 4를 구현하기 위한 E-AGCH의 기지국 송신장치를 설명한다. Referring to FIG. 3 described above, an E-AGCH base station transmitter for implementing Embodiment 4 of the present invention will be described.

도 3을 참조하면, 9비트로 구성되는 AG정보(302)는 UE-ID specific CRC 결합기(304)로 인가되며, 상기 UE-ID specific CRC 결합기(304)는 상기 AG정보로부터 16비트의 CRC를 생성한다. 상기 UE-ID specific CRC 결합기(304)는 상기 16비트의 CRC와 상기 AG정보가 적용될 단말을 식별하기 위한 16비트의 UE-ID를 비트별로 모듈로-2 연산하여 UE-ID specificCRC를 생성한 후, 상기 생성된 UE-ID specific CRC를 상기 AG정보와 결합하여 총 25비트의 제어정보를 채널 부호화기(308)로 인가한다. Referring to FIG. 3, AG information 302 composed of 9 bits is applied to a UE-ID specific CRC combiner 304, and the UE-ID specific CRC combiner 304 generates a 16-bit CRC from the AG information. do. The UE-ID specific CRC combiner 304 generates a UE-ID specific CRC by modulo-2 calculating a 16-bit UE-ID for each bit to identify a terminal to which the 16-bit CRC and the AG information are to be applied. In addition, the generated UE-ID specific CRC is combined with the AG information to apply a total of 25 bits of control information to the channel encoder 308.

상기 채널 부호화기(308)는 구속장이 9이고 부호율이 1/3인 컨벌루셔널 부호를 이용함으로서, 상기 25비트의 제어정보에 대해 8비트의 테일비트를 추가한 후 1/3의 부호율을 적용하여 총 99개의 부호화된 비트들로 구성되는 부호화된 블록을 출력한다.
레이트 매칭부(310)에서는 상기 99비트 크기의 부호화된 블록에 대해 미리 정해지는 래이트 매칭 패턴에 따라 천공을 수행하여 래이트 매칭된 블록을 생성하며, 물리채널 매핑부(312)에서는 상기 래이트 매칭된 블록을 E-AGCH(314)의 2ms TTI 구조에 맞는 물리채널 프레임으로 매핑시켜 E-AGCH(314)를 통해 전송한다.
The channel encoder 308 uses a convolutional code having a constraint length of 9 and a code rate of 1/3, thereby adding a code bit of 1/3 after adding 8-bit tail bits to the 25-bit control information. Apply to output a coded block consisting of a total of 99 coded bits.
The rate matching unit 310 performs a puncturing on the 99-bit coded block according to a predetermined rate matching pattern to generate a rate matched block, and the physical channel mapping unit 312 performs the rate matching. The matched block is mapped to a physical channel frame conforming to the 2ms TTI structure of the E-AGCH 314 and transmitted through the E-AGCH 314.

이때, 제어정보 송신 제어기(316)는 UE-ID specific CRC 결합기(304), 채널 부호화기(308), 레이트 매칭부(310), 물리채널 매핑부(312) 등에 의한, E-DCH를 위한 제어정보의 전송을 제어한다. 구체적으로 제어정보 송신 제어기(316)는 앞서 개시한 복수의 래이트 매칭 패턴들 중 적어도 하나를 저장하며, 상기 레이트 매칭부(310)에게 상기 레이트 매칭 패턴들 중 사전에 약속한 하나를 적용한다. At this time, the control information transmission controller 316 is control information for the E-DCH by the UE-ID specific CRC combiner 304, the channel encoder 308, the rate matching unit 310, the physical channel mapping unit 312, etc. Control the transmission of. In more detail, the control information transmission controller 316 stores at least one of the above-described plurality of lattice matching patterns, and applies the one previously promised among the rate matching patterns to the rate matching unit 310.

앞서 개시한 도 4를 참조하여 본 발명의 실시예 4를 구현하기 위한 E-AGCH의 단말의 수신장치를 설명한다. Referring to FIG. 4 described above, a receiver of an E-AGCH terminal for implementing Embodiment 4 of the present invention will be described.

도 4를 참조하면, 단말은 E-AGCH(402)를 통해 신호를 수신하며, 역물리채널 매핑부(404)에서는 상기 신호로부터 2ms TTI 구간 동안의 래이트 매칭된 블록을 추출하여 역 레이트 매칭부(406)로 인가한다. 상기 역 레이트 매칭부(406)에서는 기지국의 레이트 매칭부(310)에서 적용한 것과 동일한 레이트 매칭 패턴을 적용하여, 상기 래이트 매칭된 블록에 대해 상기 래이트 매칭부(310)에서 천공된 비트들을 복구(역천공)하여 부호화된 블록을 구성한다. Referring to FIG. 4, the terminal receives a signal through the E-AGCH 402, and the inverse physical channel mapping unit 404 extracts a rate matched block for a 2 ms TTI period from the signal, thereby inverse rate matching. (406). The reverse rate matching unit 406 applies the same rate matching pattern as that applied by the rate matching unit 310 of the base station, and recovers the bits punctured by the rate matching unit 310 with respect to the rate matched block. (Reverse puncture) to form an encoded block.

한편 상기 E-AGCH가 2ms TTI를 5번 반복하여 구성된 10ms TTI를 사용한다면, 상기 역 물리채널 매핑부(404)와 역 레이트 매칭부(406)는 2ms TTI에 대한 것과 동일한 동작을 5번 반복하여 부호화된 서브블록들을 구성한 후 상기 부호화된 서브블록들을 하나의 부호화된 블록으로 결합한다.
채널 복호화기(408)는 상기 부호화된 블록을 복호하여 UE-ID specific CRC 분리기(410)으로 인가한다. 상기 복호된 블록은 9비트의 AG정보와 16비트의 UE-ID specific CRC로 분리된다.
On the other hand, if the E-AGCH uses a 10ms TTI configured by repeating the 2ms TTI five times, the inverse physical channel mapping unit 404 and the reverse rate matching unit 406 repeat the same operation as for the 2ms TTI five times. After configuring the coded subblocks, the coded subblocks are combined into one coded block.
The channel decoder 408 decodes the encoded block and applies the decoded block to the UE-ID specific CRC separator 410. The decoded block is separated into 9 bits of AG information and 16 bits of UE-ID specific CRC.

상기 UE-ID specific CRC 분리기(410)는 상기 16비트의 UE-ID specific CRC에, 상기 단말의 16비트 UE-ID(412)를 비트별로 모듈로-2연산하여 16비트 CRC를 추출해 내고, 상기 추출한 CRC와 상기 AG정보를 CRC 검사기(414)로 인가한다. 상기 CRC 검사기(414)는 상기 16비트 CRC를 검사하여 상기 AG 정보의 오류 여부를 확인한다. 상기 CRC 검사에 성공하면, 상기 CRC 검사기(414)는 상기 AG 정보를 오류가 없는 AG 정보(416)로서 출력하며, 상기 AG 정보(416)는 E-DCH를 통한 패킷 데이터의 최대 허용 데이터 레이트를 결정하는데 이용된다. 반면 상기 CRC 검사에 실패하면, 상기 AG 정보는 폐기된다.The UE-ID specific CRC separator 410 extracts 16-bit CRC by modulo-2 operation of the 16-bit UE-ID 412 of the terminal bit by bit on the 16-bit UE-ID specific CRC. The extracted CRC and the AG information are applied to the CRC checker 414. The CRC checker 414 checks the 16-bit CRC to determine whether the AG information is in error. If the CRC check is successful, the CRC checker 414 outputs the AG information as error-free AG information 416, and the AG information 416 indicates the maximum allowable data rate of the packet data through the E-DCH. It is used to determine. On the other hand, if the CRC check fails, the AG information is discarded.

이때, 제어정보 수신 제어기(418)는 역물리채널 매핑부(404), 역 레이트 매칭부(406), 레이트 매칭부(310), 채널 복호화기(408), UE-ID specific CRC 분리기(410), CRC 검사기(414) 등에 의한, E-DCH에 대한 제어정보의 수신 동작을 제어한다. In this case, the control information receiving controller 418 may include an inverse physical channel mapping unit 404, an inverse rate matching unit 406, a rate matching unit 310, a channel decoder 408, and a UE-ID specific CRC separator 410. Control of the reception of control information for the E-DCH by the CRC checker 414.

<실시 예 5>Example 5

실시 예 5는 AG 정보가 10 비트로 구성되는 경우에 대한 레이트 매칭 패턴을 제시한다. 상기 AG 정보는 단말이 사용 가능한 최대 상향링크 무선자원의 양을 나타내는 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 8 비트정보와 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자와 그리고 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ 전체 프로세스에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 9 비트정보와 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자로 구성 구성된다. Embodiment 5 presents a rate matching pattern for a case where AG information consists of 10 bits. The AG information is 8-bit information indicating the maximum allowable data rate of the terminal indicating the maximum amount of uplink radio resources available to the terminal or a corresponding power offset and 1-bit AG validity indicating how long the AG information is valid. A time indicator and a 1-bit AG valid process indicator indicating whether the AG information is valid for only one process of HARQ or for the entire HARQ process, or the maximum allowable data rate of the terminal or a corresponding power offset It consists of 9 bits of information indicating and the AG validity time indicator of 1 bit indicating how long the AG information is valid.

또 다른 경우에 상기 AG 정보는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 9 비트정보와 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ 전체 프로세스에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 정보와 상기 AG 유효시간 지시자와 상기 AG 유효 프로세스 지시자와 기타 E-AGCH의 제어를 위한 비트를 포함하여 총 8비트의 제어정보로 구성될 수 있다. In another case, the AG information includes 9 bit information indicating a maximum allowable data rate of the terminal or a corresponding power offset and 1 bit indicating whether the AG information is valid for only one process of HARQ or for all HARQ processes. Or information indicating the maximum allowable data rate of the terminal or a corresponding power offset and bits for controlling the AG validity time indicator, the AG valid process indicator, and other E-AGCHs. It can be composed of a total of 8 bits of control information.

한편 상기 AG 정보와 함께, 공통채널상에서 각 단말을 식별하는 UE-ID 및 AG 정보의 오류 검출을 위한 CRC를 운반한다. 상기 UE-ID 및 CRC는 각각 16비트로서 비트 별로 modulo-2 연산을 통해 UE-ID로 마스킹된 16 비트 CRC 형태로 전송된다. 상기와 같이 생성된 16비트 CRC를 UE-ID specific CRC 라고 하는데, 단말은 상기 UE-ID specific CRC를 통해, 수신한 AG 정보가 자신한테 할당됐는지의 여부를 확인한다. On the other hand, along with the AG information, it carries a CRC for error detection of the UE-ID and AG information for identifying each terminal on a common channel. The UE-ID and the CRC are each 16 bits, and are transmitted in the form of a 16-bit CRC masked with the UE-ID by modulo-2 operation for each bit. The 16-bit CRC generated as described above is called a UE-ID specific CRC, and the UE checks whether the received AG information is allocated to itself through the UE-ID specific CRC.

상기 10비트의 AG정보와 상기 16비트의 UE-ID specific CRC를 연접시킨 총 26비트의 제어정보에 8비트의 테일비트를 부가한 후 부호율 1/3이고 구속장 9인 컨벌루셔널 부호로 부호화 하면 102비트의 부호화된 비트열로 구성되는 하나의 채널 부호화된 블럭이 생성된다. 상기 102비트의 채널 부호화된 블록은, 확산지수 256 및 QPSK 변조 방식을 사용하는 E-AGCH 2ms TTI 동안 전송되기 위해서 42비트의 천공을 거쳐 60비트의 래이트 매칭된 블록으로 만들어진다. 상기 천공되는 비트들의 위치를 나타내는 레이트 매칭 패턴은 시뮬레이션을 통해, 상기 래이트 매칭된 블록 내의 각 비트위치별 비트오류율의 변화를 적게 만들어줌으로써 블록오류율의 성능을 개선시키기 위한 것으로, 다음과 같은 래이트 매칭 패턴들 중 하나가 사용된다.After adding 8-bit tail bits to a total of 26 bits of control information obtained by concatenating the 10-bit AG information with the 16-bit UE-ID specific CRC, a convolutional code having a code rate of 1/3 and a restriction length of 9 is added. Encoding produces one channel coded block consisting of a 102-bit coded bit stream. The 102-bit channel coded block is made of a 60-bit rate-matched block through 42-bit puncturing for transmission during an E-AGCH 2ms TTI using spreading index 256 and QPSK modulation. The rate matching pattern representing the positions of the bits to be punctured is to improve the performance of the block error rate by making a small change in the bit error rate for each bit position in the block matched block through simulation. One of the matching patterns is used.

레이트 매칭 패턴 = Rate Matching Pattern =

{1, 2, 3, 4, 5, 6, 10, 13, 14, 16, 19, 26, 28, 30, 31, 36, 38, 39, 41, 42, 45, 50, 52, 57, 68, 69, 71, 77, 79, 81, 82, 83, 85, 86, 88, 91, 95, 96, 97, 98, 100, 101}, 또는{1, 2, 3, 4, 5, 6, 10, 13, 14, 16, 19, 26, 28, 30, 31, 36, 38, 39, 41, 42, 45, 50, 52, 57, 68 , 69, 71, 77, 79, 81, 82, 83, 85, 86, 88, 91, 95, 96, 97, 98, 100, 101}, or

{1, 3, 5, 6, 7, 9, 10, 12, 13, 15, 16, 17, 20, 21, 30, 32, 34, 42, 43, 44, 50, 52, 54, 55, 57, 61, 75, 78, 79, 82, 84, 87, 88, 90, 92, 93, 94, 97, 98, 99, 101, 102}, 또는  {1, 3, 5, 6, 7, 9, 10, 12, 13, 15, 16, 17, 20, 21, 30, 32, 34, 42, 43, 44, 50, 52, 54, 55, 57 , 61, 75, 78, 79, 82, 84, 87, 88, 90, 92, 93, 94, 97, 98, 99, 101, 102}, or

{1, 2, 3, 5, 6, 7, 8, 12, 13, 15, 17, 18, 19, 21, 23, 25, 33, 35, 37, 42, 44, 52, 57, 59, 61, 66, 68, 70, 75, 77, 84, 86, 88, 89, 92, 93, 94, 96, 98, 99, 100, 101}, 또는 {1, 2, 3, 5, 6, 7, 8, 12, 13, 15, 17, 18, 19, 21, 23, 25, 33, 35, 37, 42, 44, 52, 57, 59, 61 , 66, 68, 70, 75, 77, 84, 86, 88, 89, 92, 93, 94, 96, 98, 99, 100, 101}, or

{1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 17, 18, 19, 21, 23, 25, 33, 36, 38, 40, 54, 56, 58, 63, 65, 67, 72, 74, 76, 84, 86, 88, 89, 92, 93, 94, 96, 98, 99, 100, 101}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 17, 18, 19, 21, 23, 25, 33, 36, 38, 40, 54, 56, 58, 63 , 65, 67, 72, 74, 76, 84, 86, 88, 89, 92, 93, 94, 96, 98, 99, 100, 101}, or

{1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 17, 18, 20, 21, 24, 27, 36, 39, 42, 54, 57, 60, 63, 66, 69, 72, 75, 78, 84, 87, 89, 90, 92, 93, 95, 96, 98, 99, 101, 102}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 17, 18, 20, 21, 24, 27, 36, 39, 42, 54, 57, 60, 63 , 66, 69, 72, 75, 78, 84, 87, 89, 90, 92, 93, 95, 96, 98, 99, 101, 102}, or

{1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 17, 18, 19, 21, 23, 25, 36, 38, 40, 54, 56, 58, 63, 65, 67, 72, 74, 76, 84, 87, 89, 90, 92, 93, 95, 96, 98, 99, 101, 102}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 17, 18, 19, 21, 23, 25, 36, 38, 40, 54, 56, 58, 63 , 65, 67, 72, 74, 76, 84, 87, 89, 90, 92, 93, 95, 96, 98, 99, 101, 102}, or

{1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 17, 18, 19, 21, 23, 25, 33, 36, 38, 40, 45, 47, 54, 56, 58, 63, 65, 67, 72, 84, 86, 88, 89, 92, 93, 94, 96, 98, 99, 100, 101}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 12, 14, 15, 17, 18, 19, 21, 23, 25, 33, 36, 38, 40, 45, 47, 54, 56 , 58, 63, 65, 67, 72, 84, 86, 88, 89, 92, 93, 94, 96, 98, 99, 100, 101}, or

{1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 18, 21, 24, 33, 36, 39, 42, 48, 54, 57, 60, 66, 69, 72, 75, 78, 84, 87, 89, 90, 92, 93, 95, 96, 97, 98, 99, 100, 101, 102}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 18, 21, 24, 33, 36, 39, 42, 48, 54, 57, 60, 66, 69 , 72, 75, 78, 84, 87, 89, 90, 92, 93, 95, 96, 97, 98, 99, 100, 101, 102}, or

{1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 17, 18, 21, 24, 27, 36, 39, 42, 54, 57, 60, 66, 69, 72, 75, 78, 84, 87, 89, 90, 92, 93, 95, 96, 97, 98, 99, 100, 101, 102}, 또는 {1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 17, 18, 21, 24, 27, 36, 39, 42, 54, 57, 60, 66, 69 , 72, 75, 78, 84, 87, 89, 90, 92, 93, 95, 96, 97, 98, 99, 100, 101, 102}, or

{1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 18, 21, 24, 33, 36, 39, 42, 48, 54, 57, 60, 66, 69, 72, 75, 87, 89, 90, 91, 92, 93, 94, 95, 96, 97, 98, 99, 100, 101, 102} {1, 2, 3, 4, 5, 6, 7, 8, 10, 12, 14, 15, 18, 21, 24, 33, 36, 39, 42, 48, 54, 57, 60, 66, 69 , 72, 75, 87, 89, 90, 91, 92, 93, 94, 95, 96, 97, 98, 99, 100, 101, 102}                     

상기 레이트 매칭 패턴들의 각 성분은 1번부터 102번까지 채널 부호화된 비트들 중에서 천공되어야 하는 비트들의 위치를 나타낸다. 만약 E-AGCH의 TTI 길이가 10ms 이면 상기 2ms TTI의 E-AGCH의 구조를 5번 반복하여 10ms TTI E-AGCH를 구현할 수 있다. Each component of the rate matching patterns represents positions of bits to be punctured among the channel coded bits 1 to 102. If the TTI length of the E-AGCH is 10ms, the 10ms TTI E-AGCH may be implemented by repeating the structure of the E-AGCH of the 2ms TTI five times.

앞서 개시한 도 3을 참조하며, 본 발명의 실시예 5를 구현하기 위한 E-AGCH의 기지국 송신장치를 설명한다. Referring to FIG. 3 described above, an E-AGCH base station transmitter for implementing Embodiment 5 of the present invention will be described.

도 3을 참조하면, 10비트로 구성되는 AG정보(302)는 UE-ID specific CRC 결합기(304)로 인가되며, 상기 UE-ID specific CRC 결합기(304)는 상기 AG정보로부터 16비트의 CRC를 생성한다. 상기 UE-ID specific CRC 결합기(304)는 상기 16비트의 CRC와 상기 AG정보가 적용될 단말을 식별하기 위한 16비트의 UE-ID를 비트별로 모듈로-2 연산하여 UE-ID specific CRC를 생성한 후 상기 생성된 UE-ID specific CRC를 상기 AG정보와 함께 총 26비트의 제어정보를 채널 부호화기(308)로 인가한다. Referring to FIG. 3, AG information 302 composed of 10 bits is applied to a UE-ID specific CRC combiner 304, and the UE-ID specific CRC combiner 304 generates a 16-bit CRC from the AG information. do. The UE-ID specific CRC combiner 304 generates a UE-ID specific CRC by modulo-2 calculating a 16-bit UE-ID for each bit to identify a terminal to which the 16-bit CRC and the AG information are to be applied. Thereafter, the generated UE-ID specific CRC is applied to the channel encoder 308 with a total of 26 bits of control information together with the AG information.

상기 채널 부호화기(308)는 구속장이 9이고 부호율이 1/3인 컨벌루셔널 부호를 이용함으로서, 상기 26비트의 제어정보에 대해 8비트의 테일비트를 추가한 후 1/3의 부호율을 적용하여 총 102개의 부호화된 비트들로 구성되는 부호화된 블록을 출력한다.
레이트 매칭부(310)에서는 상기 102비트 크기의 부호화된 블록에 대해 미리 정해지는 래이트 매칭 패턴에 따라 천공을 수행하여 래이트 매칭된 블록을 생성하며, 물리채널 매핑부(312)에서는 상기 래이트 매칭된 블록을 E-AGCH(314)의 2ms TTI 구조에 맞는 물리채널 프레임으로 매핑시켜 E-AGCH(314)를 통해 전송한다.
The channel encoder 308 uses a convolutional code having a constraint length of 9 and a code rate of 1/3, thereby adding a code bit of 1/3 after adding 8-bit tail bits to the 26-bit control information. Apply to output a coded block consisting of a total of 102 coded bits.
The rate matching unit 310 performs a puncturing on the 102-bit coded block according to a predetermined rate matching pattern to generate a rate matched block, and the physical channel mapping unit 312 performs the rate matching. The matched block is mapped to a physical channel frame conforming to the 2ms TTI structure of the E-AGCH 314 and transmitted through the E-AGCH 314.

이때, 제어정보 송신 제어기(316)는 UE-ID specific CRC 결합기(304), 채널 부호화기(308), 레이트 매칭부(310), 물리채널 매핑부(312) 등에 의한, E-DCH를 위한 제어정보의 전송을 제어한다. 구체적으로 제어정보 송신 제어기(316)는 앞서 개시한 복수의 래이트 매칭 패턴들 중 적어도 하나를 저장하며, 상기 레이트 매칭부(310)에게 상기 레이트 매칭 패턴들 중 사전에 약속한 하나를 적용한다.At this time, the control information transmission controller 316 is control information for the E-DCH by the UE-ID specific CRC combiner 304, the channel encoder 308, the rate matching unit 310, the physical channel mapping unit 312, etc. Control the transmission of. In more detail, the control information transmission controller 316 stores at least one of the above-described plurality of lattice matching patterns, and applies the one previously promised among the rate matching patterns to the rate matching unit 310.

삭제delete

앞서 개시한 도 4를 참조하여, 본 발명의 실시예 5를 구현하기 위한 E-AGCH의 단말의 수신장치를 설명한다. Referring to FIG. 4 described above, a reception apparatus of a terminal of an E-AGCH for implementing Embodiment 5 of the present invention will be described.

도 4를 참조하면, 단말은 E-AGCH(402)를 통해 신호를 수신하며, 역물리채널 매핑부(404)에서는 상기 신호로부터 2ms TTI 구간 동안의 래이트 매칭된 블록을 추출하여 역 레이트 매칭부(406)로 인가한다. 상기 역 레이트 매칭부(406)에서는 기지국의 레이트 매칭부(310)에서 적용한 것과 동일한 레이트 매칭 패턴을 적용하여, 상기 래이트 매칭된 블록에 대해 상기 래이트 매칭부(310)에서 천공된 비트들을 복구(역천공)하여 부호화된 블록을 구성한다. Referring to FIG. 4, the terminal receives a signal through the E-AGCH 402, and the inverse physical channel mapping unit 404 extracts a rate matched block for a 2 ms TTI period from the signal, thereby inverse rate matching. (406). The reverse rate matching unit 406 applies the same rate matching pattern as that applied by the rate matching unit 310 of the base station, and recovers the bits punctured by the rate matching unit 310 with respect to the rate matched block. (Reverse puncture) to form an encoded block.

한편 상기 E-AGCH가 2ms TTI를 5번 반복하여 구성된 10ms TTI를 사용한다면, 상기 역 물리채널 매핑부(404)와 역 레이트 매칭부(406)는 2ms TTI에 대한 것과 동일한 동작을 5번 반복하여 부호화된 서브블록들을 구성한 후 상기 부호화된 서브블록들을 하나의 부호화된 블록으로 결합한다.
채널 복호화기(408)는 상기 부호화된 블록을 복호하여 UE-ID specific CRC 분리기(410)으로 인가한다. 상기 복호된 블록은 10비트의 AG정보와 UE-ID specific CRC로 분리된다. 상기 UE-ID specific CRC 분리기(410)는 상기 16비트의 UE-ID specific CRC에 상기 단말의 16비트 UE-ID(412)를 비트별로 모듈로-2연산하여 16비트 CRC를 추출해 내고, 상기 추출한 CRC와 상기 AG정보를 CRC 검사기(414)로 인가한다. 상기 CRC 검사기(414)는 상기 16비트 CRC를 검사하여 상기 AG 정보의 오류 여부를 확인한다. 상기 CRC 검사에 성공하면, 상기 CRC 검사기(414)는 상기 AG 정보를 오류가 없는 AG 정보(416)로서 출력하며, 상기 AG 정보(416)는 E-DCH를 통한 패킷 데이터의 최대 허용 데이터 레이트를 결정하는데 이용된다. 반면 상기 CRC 검사에 실패하면, 상기 AG 정보는 폐기된다.
On the other hand, if the E-AGCH uses a 10ms TTI configured by repeating the 2ms TTI five times, the inverse physical channel mapping unit 404 and the reverse rate matching unit 406 repeat the same operation as for the 2ms TTI five times. After configuring the coded subblocks, the coded subblocks are combined into one coded block.
The channel decoder 408 decodes the encoded block and applies the decoded block to the UE-ID specific CRC separator 410. The decoded block is separated into 10-bit AG information and UE-ID specific CRC. The UE-ID specific CRC separator 410 modulates the 16-bit UE-ID 412 of the terminal bit by bit into the 16-bit UE-ID specific CRC to extract a 16-bit CRC, and extracts the 16-bit CRC. The CRC and the AG information are applied to the CRC checker 414. The CRC checker 414 checks the 16-bit CRC to determine whether the AG information is in error. If the CRC check is successful, the CRC checker 414 outputs the AG information as error-free AG information 416, and the AG information 416 indicates the maximum allowable data rate of the packet data through the E-DCH. It is used to determine. On the other hand, if the CRC check fails, the AG information is discarded.

이때, 제어정보 수신 제어기(418)는 역물리채널 매핑부(404), 역 레이트 매칭부(406), 레이트 매칭부(310), 채널 복호화기(408), UE-ID specific CRC 분리기(410), CRC 검사기(414) 등에 의한, E-DCH에 대한 제어정보의 수신 동작을 제어한다. In this case, the control information receiving controller 418 may include an inverse physical channel mapping unit 404, an inverse rate matching unit 406, a rate matching unit 310, a channel decoder 408, and a UE-ID specific CRC separator 410. Control of the reception of control information for the E-DCH by the CRC checker 414.

<실시 예 6>Example 6

실시예 6은 AG 정보가 총 5 비트로 구성되는 경우에 대한 레이트 매칭 패턴을 제시한다. 일 예로서 상기 AG 정보는 단말이 사용 가능한 최대 상향링크 무선자원의 양을 나타내는 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 4 비트와, 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 4 비트와 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ의 전체 프로세스들에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성된다. Example 6 presents a rate matching pattern for the case where AG information consists of 5 bits in total. As an example, the AG information includes 4 bits indicating a maximum allowable data rate of the UE indicating the maximum amount of uplink radio resources available to the UE or a corresponding power offset, and 1 bit indicating how long the AG information is valid. Or 4 bits indicating the maximum allowable data rate of the UE or a corresponding power offset and whether the AG information is valid for only one process of HARQ or for all processes of HARQ. It consists of a 1-bit AG valid process indicator.

한편 상기 E-AGCH는 상기 AG 정보와 함께, 공통채널상에서 각 단말을 식별하는 UE-ID 및 AG 정보의 오류 검출을 위한 CRC(Cyclic Redundancy Check)를 운반한다. 상기 UE-ID 및 CRC는 각각 16비트로서 비트 별로 modulo-2 연산을 통해 UE-ID로 마스킹된 16 비트 CRC 형태로 전송된다. 상기와 같이 생성된 16비트 CRC를 UE-ID specific CRC 라고 하는데, 단말은 상기 UE-ID specific CRC를 통해, 수신한 AG 정보가 자신한테 할당됐는지의 여부를 확인한다.Meanwhile, the E-AGCH carries a cyclic redundancy check (CRC) for error detection of UE-ID and AG information identifying each terminal on a common channel together with the AG information. The UE-ID and the CRC are each 16 bits, and are transmitted in the form of a 16-bit CRC masked with the UE-ID by modulo-2 operation for each bit. The 16-bit CRC generated as described above is called a UE-ID specific CRC, and the UE checks whether the received AG information is allocated to itself through the UE-ID specific CRC.

상기 5비트의 AG정보와 상기 16비트의 UE-ID specific CRC를 연접시킨 총 21비트의 제어정보에 8비트의 테일비트를 부가한 후 부호율 1/3이고 구속장 9인 컨벌루셔널 부호로 부호화 하면 87비트의 부호화된 비트열로 구성되는 하나의 채널 부호화된 블럭이 생성된다. 상기 87비트의 채널 부호화된 블록은, 확산지수 256 및 QPSK 변조 방식을 사용하는 E-AGCH 2ms TTI 동안 전송되기 위해서 27비트의 천공을 거쳐 60비트의 래이트 매칭된 블록으로 만들어진다. 상기 천공되는 비트들 위치를 나타내는 레이트 매칭 패턴은 시뮬레이션을 통해, 상기 래이트 매칭된 블록 내의 각 비트위치별 비트오류율의 변화를 적게 만들어줌으로써 블록오류율의 성능을 개선시키기 위한 것으로, E-AGCH에서 2ms TTI가 사용되는 경우 다음과 같은 래이트 매칭 패턴이 사용된다.After adding 8-bit tail bits to a total of 21 bits of control information obtained by concatenating the 5-bit AG information with the 16-bit UE-ID specific CRC, a convolutional code having a code rate of 1/3 and a restriction length of 9 is added. Encoding produces one channel-coded block consisting of an encoded bit string of 87 bits. The 87-bit channel coded block is made of a 60-bit rate-matched block through 27-bit puncturing for transmission during an E-AGCH 2ms TTI using spreading index 256 and QPSK modulation. The rate matching pattern indicating the positions of the bits to be punctured is to improve the performance of the block error rate by making a small change in the bit error rate of each bit position in the gate matched block through simulation, and 2ms in the E-AGCH. When TTI is used, the following rate matching pattern is used.

레이트 매칭 패턴 = Rate Matching Pattern =

{1, 2, 3, 6, 7, 10, 12, 14, 17, 19, 20, 21, 39, 45, 48, 59, 65, 67, 74, 75, 76, 80, 81, 83, 85, 86, 87}
{1, 2, 3, 6, 7, 10, 12, 14, 17, 19, 20, 21, 39, 45, 48, 59, 65, 67, 74, 75, 76, 80, 81, 83, 85 , 86, 87}

상기 레이트 매칭 패턴의 각 성분은 1번부터 87번까지 채널 부호화된 비트들 중에서 천공되어야 하는 비트들의 위치를 나타낸다. 만약 E-AGCH의 TTI 길이가 10ms 이면 상기 2ms TTI의 E-AGCH의 구조를 5번 반복하여 10ms TTI E-AGCH를 구현할 수 있다. Each component of the rate matching pattern represents a position of bits to be punctured among the channel coded bits 1 to 87. If the TTI length of the E-AGCH is 10ms, the 10ms TTI E-AGCH may be implemented by repeating the structure of the E-AGCH of the 2ms TTI five times.

앞서 개시한 도 3을 참조하여, 본 발명의 실시예 6을 구현하기 위한 E-AGCH의 기지국 송신장치를 설명한다. Referring to FIG. 3 described above, an E-AGCH base station transmitter for implementing Embodiment 6 of the present invention will be described.

도 3을 참조하면, 5비트로 구성되는 AG정보(302)는 UE-ID specific CRC 결합기(304)로 인가되며, 상기 UE-ID specific CRC 결합기(304)는 상기 AG정보로부터 16비트의 CRC를 생성한다. 상기 UE-ID specific CRC 결합기(304)는 상기 16비트의 CRC와 상기 AG정보가 적용될 단말을 식별하기 위한 16비트의 UE-ID를 비트별로 모듈로-2 연산하여 UE-ID specific CRC를 생성한 후 상기 생성된 UE-ID specific CRC를상기 AG정보와 함께 총 21비트의 제어정보를 채널 부호화기(308)로 인가한다. Referring to FIG. 3, AG information 302 composed of 5 bits is applied to a UE-ID specific CRC combiner 304, and the UE-ID specific CRC combiner 304 generates a 16-bit CRC from the AG information. do. The UE-ID specific CRC combiner 304 generates a UE-ID specific CRC by modulo-2 calculating a 16-bit UE-ID for each bit to identify a terminal to which the 16-bit CRC and the AG information are to be applied. Thereafter, the generated UE-ID specific CRC is applied to the channel encoder 308 with a total of 21 bits of control information together with the AG information.

상기 채널 부호화기(308)는 구속장이 9이고 부호율이 1/3인 컨벌루셔널 부호를 이용함으로서, 상기 21비트의 제어정보에 대해 8비트의 테일비트를 추가한 후 1/3의 부호율을 적용하여 총 87개의 부호화된 비트들로 이루어지는 부호화된 블록을 출력한다.
레이트 매칭부(310)에서는 상기 87비트 크기의 부호화된 블록에 대해 상기한 래이트 매칭 패턴에 따라 천공을 수행하며, 물리채널 매핑부(312)에서는 상기 래이트 매칭된 블록을 E-AGCH(314)의 2ms TTI 구조에 맞는 물리채널 프레임으로 매핑시켜 E-AGCH(314)를 통해 전송한다.
The channel encoder 308 uses a convolutional code having a constraint length of 9 and a code rate of 1/3, thereby adding a code bit of 1/3 after adding 8-bit tail bits to the 21-bit control information. Apply to output a coded block consisting of a total of 87 coded bits.
The rate matching unit 310 performs puncturing on the 87-bit coded block according to the rate matching pattern, and the physical channel mapping unit 312 performs the E-AGCH 314 on the rate matched block. ) To be mapped to a physical channel frame that conforms to the 2ms TTI structure and transmitted through the E-AGCH 314.

이때, 제어정보 송신 제어기(316)는 UE-ID specific CRC 결합기(304), 채널 부호화기(308), 레이트 매칭부(310), 물리채널 매핑부(312) 등에 의한, E-DCH를 위한 제어정보의 전송을 제어한다. 구체적으로 제어정보 송신 제어기(316)는 앞서 개시한 래이트 매칭 패턴을 저장하며, 상기 래이트 매칭부(310)에게 상기 래이트 매칭 패턴을 적용한다. At this time, the control information transmission controller 316 is control information for the E-DCH by the UE-ID specific CRC combiner 304, the channel encoder 308, the rate matching unit 310, the physical channel mapping unit 312, etc. Control the transmission of. In more detail, the control information transmission controller 316 stores the above-described sheet matching pattern, and applies the sheet matching pattern to the sheet matching unit 310.

삭제delete

앞서 개시한 도 4를 참조하여, 본 발명의 실시예 6을 구현하기 위한 E-AGCH의 단말의 수신장치를 설명한다. Referring to FIG. 4 described above, a reception apparatus of a terminal of an E-AGCH for implementing Embodiment 6 of the present invention will be described.

도 4를 참조하면, 단말은 E-AGCH(402)를 통해 신호를 수신하며, 역물리채널 매핑부(404)에서는 2ms TTI 구간 동안의 래이트 매칭된 블록을 추출하여 역 레이트 매칭부(406)로 인가한다. 상기 역 레이트 매칭부(406)에서는 기지국의 레이트 매칭부(310)에서 적용한 것과 동일한 상기 레이트 매칭 패턴을 적용하여, 상기 래이트 매칭된 블록에 대해 상기 래이트 매칭부(310)에서 천공된 비트들을 복구(역천공)하여 부호화된 블록을 구성한다. Referring to FIG. 4, the terminal receives a signal through the E-AGCH 402, and the inverse physical channel mapping unit 404 extracts a rate matched block for a 2 ms TTI period and performs a reverse rate matching unit 406. Is applied. The reverse rate matching unit 406 applies the same rate matching pattern as that applied by the rate matching unit 310 of the base station, so that the bits punctured by the rate matching unit 310 with respect to the block matched block are applied. Reconstruct (reverse puncture) the coded block.

한편 상기 E-AGCH가 2ms TTI를 5번 반복하여 구성된 10ms TTI를 사용한다면, 상기 역 물리채널 매핑부(404)와 역 레이트 매칭부(406)는 2ms TTI에 대한 것과 동일한 동작을 5번 반복하여 부호화된 서브블록들을 구성한 후 상기 부호화된 서브블록들을 하나의 부호화된 블록으로 결합한다.
채널 복호화기(408)는 상기 부호화된 블록을 복호하여 UE-ID specific CRC 분리기(410)으로 인가한다. 상기 복호된 블록은 5비트의 AG정보와 UE-ID specific CRC로 분리된다. 상기 UE-ID specific CRC 분리기(410)는 상기 16비트의 UE-ID specific CRC에 상기 단말의 16비트 UE-ID(412)를 비트별로 모듈로-2연산하여 16비트 CRC를 추출해 내고, 상기 추출한 CRC와 상기 AG정보를 CRC 검사기(414)로 인가한다. 상기 CRC 검사기(414)는 상기 16비트 CRC를 검사하여 상기 AG 정보의 오류 여부를 확인한다. 상기 CRC 검사에 성공하면, 상기 CRC 검사기(414)는 상기 AG 정보를 오류가 없는 AG 정보(416)로서 출력하며, 상기 AG 정보(416)는 E-DCH를 통한 패킷 데이터의 최대 허용 데이터 레이트를 결정하는데 이용된다. 반면 상기 CRC 검사에 실패하면, 상기 AG 정보는 폐기된다.
On the other hand, if the E-AGCH uses a 10ms TTI configured by repeating the 2ms TTI five times, the inverse physical channel mapping unit 404 and the reverse rate matching unit 406 repeat the same operation as for the 2ms TTI five times. After configuring the coded subblocks, the coded subblocks are combined into one coded block.
The channel decoder 408 decodes the encoded block and applies the decoded block to the UE-ID specific CRC separator 410. The decoded block is separated into 5-bit AG information and UE-ID specific CRC. The UE-ID specific CRC separator 410 modulates the 16-bit UE-ID 412 of the terminal bit by bit into the 16-bit UE-ID specific CRC to extract a 16-bit CRC, and extracts the 16-bit CRC. The CRC and the AG information are applied to the CRC checker 414. The CRC checker 414 checks the 16-bit CRC to determine whether the AG information is in error. If the CRC check is successful, the CRC checker 414 outputs the AG information as error-free AG information 416, and the AG information 416 indicates the maximum allowable data rate of the packet data through the E-DCH. It is used to determine. On the other hand, if the CRC check fails, the AG information is discarded.

이때, 제어정보 수신 제어기(418)는 역물리채널 매핑부(404), 역 레이트 매칭부(406), 레이트 매칭부(310), 채널 복호화기(408), UE-ID specific CRC 분리기(410), CRC 검사기(414) 등에 의한, E-DCH에 대한 제어정보의 수신 동작을 제어한다.In this case, the control information receiving controller 418 may include an inverse physical channel mapping unit 404, an inverse rate matching unit 406, a rate matching unit 310, a channel decoder 408, and a UE-ID specific CRC separator 410. Control of the reception of control information for the E-DCH by the CRC checker 414.

상기 실시예 1 내지 실시예 6은 E-AGCH 의 채널 부호화 방법으로 현재 3GPP 표준규격에 정의되어 있는 구속장(Constraint length)이 9이고, 부호율이 1/3인 컨벌루셔널 부호(Convolutional code)를 고려하였다. 이하 후술되는 실시예 7내지 실 시예 11은 현재 3GPP 표준규격에 정의되어 있는 구속장(Constraint length)이 9이고, 부호율이 1/2인 컨벌루셔널 부호(Convolutional code)를 고려할 경우의 E-AGCH의 레이트 매칭 동작을 설명한다. Embodiments 1 to 6 are channel coding methods of E-AGCH. A convolutional code having a constraint length of 9 and a code rate of 1/3 is defined in the current 3GPP standard. Considered. In Examples 7 to 11, which will be described below, E- is considered in consideration of a convolutional code having a constraint length of 9 and a code rate of 1/2, which is currently defined in the 3GPP standard. The rate matching operation of the AGCH will be described.

상기 E-AGCH로 전송되는 총 21 내지 26비트의 제어정보는 상기 컨벌루셔널 부호화를 통해, 8비트의 테일 비트가 덧붙여진 후 1/2의 부호율을 적용하여 총 58 내지 68개의 부호화 비트들((21+8)*2=58, (26+8)*2=68)로 부호화된다. A total of 21 to 26 bits of control information transmitted through the E-AGCH is 58 to 68 coded bits by applying a code rate of 1/2 after adding 8 bits of tail bits through the convolutional coding. (21 + 8) * 2 = 58, (26 + 8) * 2 = 68).

도 2b는 상기 현재 3GPP 표준규격에 정의되어 있는 구속장(Constraint length)이 9이고, 부호율이 1/2인 컨벌루셔널 부호(Convolutional code)의 부호화기를 나타낸다. FIG. 2B shows an encoder of a convolutional code having a constraint length of 9 and a code rate of 1/2 defined in the current 3GPP standard.

도 2b를 참조하면, 상기 부호화기(220)는 8개의 직렬 연결된 쉬프트 레지스터들(222, 224, 226, 228, 230, 232, 234, 236)과, 입력 정보 비트 혹은 상기 쉬프트 레지스터들(222 내지 236)의 출력 비트를 입력으로 하는 복수의 가산기들(222b, 224a/b, 226a/b, 228a, 230b, 234b, 236a/b)로 구성되며, 0의 값을 갖는 8개의 테일비트를 포함하는 입력정보 첫번째 비트부터 쉬프트 레지스터들(222 내지 236)을 순차적으로 통과하여 output0, output1, output0, output1, output0, output1... 의 순서로 부호화 비트들을 생성한다. Referring to FIG. 2B, the encoder 220 includes eight serially connected shift registers 222, 224, 226, 228, 230, 232, 234, and 236, input information bits, or the shift registers 222 through 236. An input comprising eight tail bits with a value of zero, consisting of a plurality of adders 222b, 224a / b, 226a / b, 228a, 230b, 234b, 236a / b, which take the output bit of The first bits of the information are sequentially passed through the shift registers 222 to 236 to generate encoded bits in the order of output0, output1, output0, output1, output0, output1 ....

채널 부호화된 제어정보는 E-AGCH의 2ms TTI 동안 전송된다. E-AGCH에서 확산지수(SF) 256과 QPSK의 변조방식을 적용할 때, 상기 2ms TTI 동안 전송 가능한 비트 수는 총 60비트가 된다. 따라서 상기 E-AGCH로 전송되는 부호화된 제어정보 중에서 최소 2비트(=58-60)는 반복(repetition)되거나, 최대 8비트(=68-60)는 천공(puncturing)된다. 단, AG 정보가 총 6비트인 경우에는, 상기 6비트의 AG 정보와 16비트의 UE_specific_CRC와 8비트의 테일비트를 포함하는 제어정보를 구속장이 9이고 부호율이 1/2인 컨벌루셔널 부호로 부호화하면 총 60비트의 채널 부호화된 비트들이 생성되어, 상기 2ms TTI 동안 전송 가능한 비트 수와 같게 되므로 별도의 레이트 매칭 동작이 필요없게 된다.
후술되는 본 발명의 바람직한 실시예들은 상기 E-AGCH로 전송되는 제어정보의 블록오류율의 성능을 개선시키는 레이트 매칭 패턴들을 나타낸다. 후술되는 실시예 7은 AG 정보가 5 비트로 구성되는 경우, 실시예 8은 AG 정보가 7 비트로 구성되는 경우, 실시예 9는 AG 정보가 8 비트로 구성되는 경우, 실시예 10은 AG 정보가 9 비트로 구성되는 경우, 실시예 11은 AG 정보가 10 비트로 구성되는 경우에 대한, 각각의 레이트 매칭 패턴들을 제시하고 송수신 동작을 설명한다.
The channel coded control information is transmitted during the 2 ms TTI of the E-AGCH. When the spreading index (SF) 256 and the QPSK modulation scheme are applied to the E-AGCH, the number of bits that can be transmitted during the 2ms TTI is 60 bits in total. Therefore, at least 2 bits (= 58-60) are repeated or at most 8 bits (= 68-60) are punctured among the encoded control information transmitted through the E-AGCH. However, if the AG information is 6 bits in total, control information including the 6-bit AG information, 16-bit UE_specific_CRC, and 8-bit tail bits is a convolutional code having a constraint length of 9 and a code rate of 1/2. When coding with, a total of 60 bits of channel coded bits are generated, which is equal to the number of bits that can be transmitted during the 2ms TTI, and thus no additional rate matching operation is required.
Preferred embodiments of the present invention described below represent rate matching patterns for improving the performance of the block error rate of control information transmitted through the E-AGCH. In the seventh embodiment to be described below, when the AG information consists of 5 bits, the eighth embodiment consists of 7 bits of the AG information, and the ninth embodiment consists of 8 bits of the AG information. When configured, the eleventh embodiment proposes respective rate matching patterns and describes a transmission / reception operation for the case where the AG information consists of 10 bits.

삭제delete

<실시 예 7>Example 7

실시 예 7은 AG 정보가 총 5 비트로 구성되는 경우에 대한 레이트 매칭 패턴을 제시한다. 일 예로서 상기 AG 정보는 단말이 사용 가능한 최대 상향링크 무선자원의 양을 나타내는 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 4 비트와 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 4 비트와 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ의 전체 프로세스들에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성된다. Example 7 presents a rate matching pattern for a case where AG information consists of 5 bits in total. As an example, the AG information includes 4 bits indicating a maximum allowable data rate of the UE indicating the maximum amount of uplink radio resources available to the UE or a corresponding power offset and 1 bit indicating how long the AG information is valid. Or 4 bits indicating the maximum allowable data rate of the terminal or a corresponding power offset and whether the AG information is valid for only one process of HARQ or for all processes of HARQ. It consists of a 1-bit AG valid process indicator.

한편 상기 E-AGCH는 상기 AG 정보와 함께, 공통채널상에서 각 단말을 식별하는 UE-ID 및 AG 정보의 오류 검출을 위한 CRC(Cyclic Redundancy Check code)를 운반한다. 상기 UE-ID 및 CRC는 각각 16비트로서 비트 별로 modulo-2 연산을 통해 UE-ID로 마스킹된 16 비트 CRC 형태로 전송된다. 상기와 같이 생성된 16비트 CRC를 UE-ID_specific_CRC 라고 하는데, 단말은 상기 UE-ID specific CRC를 통해, 수신한 AG 제어정보가 자신한테 할당됐는지의 여부를 확인한다. Meanwhile, the E-AGCH carries a cyclic redundancy check code (CRC) for error detection of UE-ID and AG information identifying each UE on a common channel together with the AG information. The UE-ID and the CRC are each 16 bits, and are transmitted in the form of a 16-bit CRC masked with the UE-ID by modulo-2 operation for each bit. The 16-bit CRC generated as described above is called UE-ID_specific_CRC, and the UE checks whether the received AG control information is allocated to itself through the UE-ID specific CRC.

상기 5비트의 AG정보와 상기 16비트의 UE-ID specific CRC를 연접시킨 총 21비트의 제어정보에 8비트의 테일비트를 부가한 후 부호율 1/2이고 구속장 9인 컨벌루셔널 부호로 부호화 하면, 58비트의 부호화된 비트열로 구성되는 하나의 채널 부호화된 블럭이 생성된다. 상기 58비트의 채널 부호화된 블록은, 확산지수 256 및 QPSK 변조 방식을 사용하는 E-AGCH 2ms TTI 동안 전송되기 위해서 2비트의 반복을 거쳐 60비트의 래이트 매칭된 블록으로 만들어진다. 상기 반복하는 비트들의 위치를 나타내는 레이트 매칭 패턴은 시뮬레이션을 통해, 상기 래이트 매칭된 블록 내의 각 비트위치별 비트오류율의 변화를 적게 만들어줌으로써 블록오류율의 성능을 개선시키기 위한 것으로 다음과 같은 래이트 매칭 패턴이 사용된다.After adding 8-bit tail bits to a total of 21 bits of control information obtained by concatenating the 5-bit AG information with the 16-bit UE-ID specific CRC, a convolutional code having a code rate of 1/2 and a restriction length of 9 is added. When encoded, one channel coded block consisting of a 58-bit coded bit stream is generated. The 58-bit channel coded block is made of a 60-bit rate-matched block after 2-bit repetition to be transmitted during an E-AGCH 2ms TTI using a spreading index 256 and a QPSK modulation scheme. The rate matching pattern representing the positions of the repeating bits is to improve the performance of the block error rate by making a small change in the bit error rate for each bit position in the bit matched block through simulation. The pattern is used.

레이트 매칭 패턴 = {23, 57}
Rate Matching Pattern = {23, 57}

상기 레이트 매칭 패턴은 1번부터 58번까지 채널 부호화된 비트 중에서 반복되어야 하는 비트의 위치를 나타낸다. 만약 상기 E-AGCH의 TTI가 10ms 이면 상기 2ms TTI의 E-AGCH의 구조를 5번 반복하여 10ms TTI E-AGCH를 구현할 수 있다. The rate matching pattern indicates a position of a bit to be repeated among the channel coded bits 1 through 58. If the TTI of the E-AGCH is 10ms, the 10ms TTI E-AGCH may be implemented by repeating the structure of the E-AGCH of the 2ms TTI five times.

앞서 언급한 도 3을 참조하여, 본 발명의 실시예 7을 구현하기 위한 E-AGCH의 기지국 송신장치를 설명한다. Referring to FIG. 3 mentioned above, an E-AGCH base station transmitter for implementing Embodiment 7 of the present invention will be described.

도 3을 참조하면 5비트로 구성되는 AG정보(302)는 UE-ID specific CRC 결합기(304)로 인가되며, 상기 UE-ID specific CRC 결합기(304)는 상기 AG정보로부터 16비트의 CRC를 생성한다. 상기 UE-ID specific CRC 결합기(304)는 상기 16비트의 CRC와 상기 AG정보가 적용될 단말을 식별하기 위한 16비트의 UE-ID를 비트별로 모듈로-2 연산하여 UE-ID specific CRC를 생성한 후, 상기 생성된 UE-ID specific CRC를 상기 AG정보와 결합하여 총 21비트의 제어정보를 채널 부호화기(308)로 인가한다. Referring to FIG. 3, AG information 302 composed of 5 bits is applied to a UE-ID specific CRC combiner 304, and the UE-ID specific CRC combiner 304 generates a 16-bit CRC from the AG information. . The UE-ID specific CRC combiner 304 generates a UE-ID specific CRC by modulo-2 calculating a 16-bit UE-ID for each bit to identify a terminal to which the 16-bit CRC and the AG information are to be applied. Thereafter, the generated UE-ID specific CRC is combined with the AG information to apply a total of 21 bits of control information to the channel encoder 308.

상기 채널 부호화기(308)는 구속장이 9이고 부호율이 1/2인 컨벌루셔널 부호를 이용함으로서, 상기 21비트의 제어정보에 대해 8비트의 테일비트를 추가한 후 1/2의 부호율을 적용하여 총 58개의 부호화된 비트들로 구성되는 부호화된 블록을 출력한다.
레이트 매칭부(310)에서는 상기 58비트 크기의 부호화된 블록에 대해 미리 정해지는 래이트 매칭 패턴에 따라 반복을 수행하여 래이트 매칭된 블록을 생성하며, 물리채널 매핑부(312)에서는 상기 래이트 매칭된 블록을 E-AGCH(314)의 2ms TTI 구조에 맞는 물리채널 프레임으로 매핑시켜 E-AGCH(314)를 통해 전송한다.
The channel encoder 308 uses a convolutional code having a constraint length of 9 and a code rate of 1/2, thereby adding a code bit of 1/2 after adding 8-bit tail bits to the 21-bit control information. Apply to output a coded block consisting of a total of 58 coded bits.
The rate matching unit 310 repeats the coded block having a size of 58 bits according to a predetermined rate matching pattern to generate a rate matched block, and the physical channel mapping unit 312 performs the rate matching. The matched block is mapped to a physical channel frame conforming to the 2ms TTI structure of the E-AGCH 314 and transmitted through the E-AGCH 314.

이때, 제어정보 송신 제어기(316)는 UE-ID_specific_CRC 결합기(304), 채널 부호화기(308), 레이트 매칭부(310), 물리채널 매핑부(312) 등에 의한, E-DCH를 위한 제어정보의 전송을 제어한다. 구체적으로 제어정보 송신 제어기(316)는, 앞서 개시한 래이트 매칭 패턴을 저장하며 상기 래이트 매칭 패턴을 상기 래이트 매칭부(310)에게 적용한다.At this time, the control information transmission controller 316 transmits control information for the E-DCH by the UE-ID_specific_CRC combiner 304, the channel encoder 308, the rate matcher 310, the physical channel mapping unit 312, and the like. To control. In more detail, the control information transmission controller 316 stores the above-described sheet matching pattern and applies the sheet matching pattern to the sheet matching unit 310.

삭제delete

앞서 개시한 도 4를 참조하여 본 발명의 실시예 7을 구현하기 위한 E-AGCH의 단말의 수신장치를 설명한다. Referring to FIG. 4 described above, a reception apparatus of a terminal of an E-AGCH for implementing Embodiment 7 of the present invention will be described.

도 4를 참조하면, 단말은 E-AGCH(402)를 통해 신호를 수신하며, 역물리채널 매핑부(404)에서는 상기 신호로부터 2ms TTI 구간 동안의 래이트 매칭된 블록을 추출하여 역 레이트 매칭부(406)로 인가한다. 상기 역 레이트 매칭부(406)에서는 기지국의 레이트 매칭부(310)에서 적용한 것과 동일한 레이트 매칭 패턴을 적용하여, 상기 래이트 매칭된 블록에 대해 상기 래이트 매칭부(310)에서 반복된 비트들을 복구(즉 결합)한다. Referring to FIG. 4, the terminal receives a signal through the E-AGCH 402, and the inverse physical channel mapping unit 404 extracts a rate matched block for a 2 ms TTI period from the signal, thereby inverse rate matching. (406). The reverse rate matching unit 406 applies the same rate matching pattern as that applied by the rate matching unit 310 of the base station, and recovers the bits repeated by the rate matching unit 310 for the matched block. (Ie combine).

한편 상기 E-AGCH가 2ms TTI를 5번 반복하여 구성된 10ms TTI를 사용한다면, 상기 역 물리채널 매핑부(404)와 역 레이트 매칭부(406)는 2ms TTI에 대한 것과 동일한 동작을 5번 반복 수행하여 부호화된 서브블록들을 구한 후 상기 부호화된 서브를록들을 하나의 부호화된 블록으로 결합한다.
채널 복호화기(408)는 상기 부호화된 블록을 복호하여 UE-ID specific CRC 분리기(410)으로 인가한다. 상기 복호된 블록은 5비트의 AG정보와 UE-ID specific CRC로 분리된다. 상기 UE-ID specific CRC 분리기(410)는 상기 16비트의 UE-ID_specific_CRC에 상기 단말의 16비트 UE-ID(412)를 비트별로 모듈로-2연산하여 16비트 CRC를 추출해 내고, 상기 추출한 CRC와 상기 AG정보를 CRC 검사기(414)로 인가한다. 상기 CRC 검사기(414)는 상기 16비트 CRC를 검사하여 상기 AG 정보의 오류 여부를 확인한다. 상기CRC 검사에 성공하면, 상기 CRC 검사기(414)는 상기 AG 정보를 오류가 없는 AG 정보(416)로서 출력하며, 상기 AG 정보(416)는 E-DCH를 통한 패킷 데이터의 최대 허용 데이터 레이트를 결정하는데 이용된다. 반면 상기 CRC 검사에 실패하면, 상기 AG 정보는 폐기된다.
On the other hand, if the E-AGCH uses a 10ms TTI configured by repeating the 2ms TTI five times, the inverse physical channel mapping unit 404 and the reverse rate matching unit 406 perform the same operation five times as for the 2ms TTI. After the encoded subblocks are obtained, the encoded subblocks are combined into one encoded block.
The channel decoder 408 decodes the encoded block and applies the decoded block to the UE-ID specific CRC separator 410. The decoded block is separated into 5-bit AG information and UE-ID specific CRC. The UE-ID specific CRC separator 410 modulates the 16-bit UE-ID 412 of the terminal bit by bit into the 16-bit UE-ID_specific_CRC to extract a 16-bit CRC, and extracts the 16-bit CRC. The AG information is applied to the CRC checker 414. The CRC checker 414 checks the 16-bit CRC to determine whether the AG information is in error. If the CRC check is successful, the CRC checker 414 outputs the AG information as error-free AG information 416, and the AG information 416 indicates the maximum allowable data rate of the packet data through the E-DCH. It is used to determine. On the other hand, if the CRC check fails, the AG information is discarded.

이때, 제어정보 수신 제어기(418)는 역물리채널 매핑부(404), 역 레이트 매칭부(406), 레이트 매칭부(310), 채널 복호화기(408), UE-ID specific CRC 분리기(410), CRC 검사기(414) 등에 의한, E-DCH를 위한 제어정보의 수신 동작을 제어한다.In this case, the control information receiving controller 418 may include an inverse physical channel mapping unit 404, an inverse rate matching unit 406, a rate matching unit 310, a channel decoder 408, and a UE-ID specific CRC separator 410. Control of the reception of the control information for the E-DCH by the CRC checker 414.

<실시 예 8> Example 8                     

실시 예 8은 AG 정보가 7 비트로 구성되는 경우에 대한 레이트 매칭 패턴을 제시한다. 상기 AG 정보는 단말이 사용 가능한 최대 상향링크 무선자원의 양을 나타내는 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 5 비트정보와 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자와 그리고 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ 전체 프로세스에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 6 비트정보와 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자로 구성 구성된다. Embodiment 8 presents a rate matching pattern for the case where the AG information consists of 7 bits. The AG information is 5-bit information indicating the maximum allowable data rate of the terminal indicating the maximum amount of uplink radio resources available to the terminal or a corresponding power offset, and 1-bit AG valid indicating how long the AG information is valid. A time indicator and a 1-bit AG valid process indicator indicating whether the AG information is valid for only one process of HARQ or for the entire HARQ process, or the maximum allowable data rate of the terminal or a corresponding power offset It consists of 6 bits of information indicating and the AG validity time indicator of 1 bit indicating how long the AG information is valid.

또 다른 경우에 상기 AG 정보는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 6 비트정보와 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ 전체 프로세스에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 정보와 상기 AG 유효시간 지시자와 상기 AG 유효 프로세스 지시자와 기타 E-AGCH의 제어를 위한 비트를 포함하여 총 7비트의 제어정보로 구성될 수 있다. In another case, the AG information includes 6 bit information indicating a maximum allowable data rate of the terminal or a corresponding power offset and 1 bit indicating whether the AG information is valid for only one process of HARQ or for all HARQ processes. Or information indicating the maximum allowable data rate of the terminal or a corresponding power offset and bits for controlling the AG validity time indicator, the AG valid process indicator, and other E-AGCHs. It can be composed of a total of 7 bits control information.

한편 상기 E-AGCH는 상기 AG 정보와 함께, 공통채널상에서 각 단말을 식별하는 UE-ID 및 AG 정보의 오류 검출을 위한 CRC(Cyclic Redundancy Check code)를 운반한다. 상기 UE-ID 및 CRC는 각각 16비트로서 비트 별로 modulo-2 연산을 통해 UE-ID로 마스킹된 16 비트 CRC 형태로 전송된다. 상기와 같이 생성된 16비트 정보를 UE-ID specific CRC 라고 하는데, 단말은 상기 UE-ID specific CRC를 통해, 수신한 AG 정보가 자신한테 할당됐는지의 여부를 확인한다. Meanwhile, the E-AGCH carries a cyclic redundancy check code (CRC) for error detection of UE-ID and AG information identifying each UE on a common channel together with the AG information. The UE-ID and the CRC are each 16 bits, and are transmitted in the form of a 16-bit CRC masked with the UE-ID by modulo-2 operation for each bit. The 16-bit information generated as described above is referred to as UE-ID specific CRC, and the UE checks whether the received AG information is allocated to itself through the UE-ID specific CRC.

상기 7비트의 AG정보와 상기 16비트의 UE-ID specific CRC를 연접시킨 총 23비트의 제어정보에 8비트의 테일비트를 부가한 후 부호율 1/2이고 구속장 9인 컨벌루셔널 부호로 부호화 하면, 62비트의 부호화된 비트열로 구성되는 하나의 채널 부호화된 블럭이 생성된다. 상기 62비트의 채널 부호화된 블록은, 확산지수 256 및 QPSK 변조 방식을 사용하는 E-AGCH 2ms TTI 동안 전송되기 위해서 2비트의 천공을 거쳐 60비트의 래이트 매칭된 블록으로 만들어진다. 상기 천공하는 비트들의 위치를 나타내는 레이트 매칭 패턴은 시뮬레이션을 통해, 상기 래이트 매칭된 블록 내의 각 비트위치별 비트오류율의 변화를 적게 만들어줌으로써 블록오류율의 성능을 개선시키기 위한 것으로, 다음과 같은 래이트 매칭 패턴이 사용된다.After adding 8-bit tail bits to a total of 23 bits of control information obtained by concatenating the 7-bit AG information and the 16-bit UE-ID specific CRC, a convolutional code having a code rate of 1/2 and a restriction length of 9 is added. When encoded, one channel coded block consisting of a 62-bit coded bit stream is generated. The 62-bit channel coded block is made of a 60-bit rate-matched block through 2 bits of perforation to be transmitted during an E-AGCH 2ms TTI using a spreading index of 256 and a QPSK modulation scheme. The rate matching pattern representing the positions of the puncturing bits is to improve the performance of the block error rate by making a small change in the bit error rate for each bit position in the block matched block through simulation. Matching patterns are used.

레이트 매칭 패턴 = {2, 62}
Rate Matching Pattern = {2, 62}

상기 레이트 매칭 패턴의 각 성분은 1번부터 62번까지 채널 부호화된 비트들 중에서 천공되어야 하는 비트들의 위치를 나타낸다. 만약 상기 E-AGCH의 TTI 길이가 10ms 이면 상기 2ms TTI의 E-AGCH의 구조를 5번 반복하여 10ms TTI E-AGCH를 구현할 수 있다. Each component of the rate matching pattern represents a position of bits to be punctured among the channel coded bits 1 to 62. If the TTI length of the E-AGCH is 10ms, the 10ms TTI E-AGCH may be implemented by repeating the structure of the E-AGCH of the 2ms TTI five times.

앞서 개시한 도 3을 참조하여, 본 발명의 실시예 8을 구현하기 위한 E-AGCH의 기지국 송신장치를 설명한다.Referring to FIG. 3 described above, an E-AGCH base station transmitter for implementing Embodiment 8 of the present invention will be described.

도 3을 참조하면, 7비트로 구성되는 AG정보(302)는 UE-ID specific CRC 결합기(304)로 인가되며, 상기 UE-ID specific CRC 결합기(304)는 상기 AG정보로부터 16비트의 CRC를 생성한다. 상기 UE-ID specific CRC 결합기(304)는 상기 16비트의 CRC와 상기 AG정보가 적용될 단말을 식별하기 위한 16비트의 UE-ID 를 비트별로 모듈로-2 연산하여 UE-ID specific CRC를 생성한 후 상기 생성된 UE-ID specific CRC를 상기 AG정보와 결합하여 총 23비트의 제어정보를 채널 부호화기(308)로 인가한다. Referring to FIG. 3, AG information 302 composed of 7 bits is applied to a UE-ID specific CRC combiner 304, and the UE-ID specific CRC combiner 304 generates a 16-bit CRC from the AG information. do. The UE-ID specific CRC combiner 304 generates a UE-ID specific CRC by modulo-2 calculating a 16-bit UE-ID for each bit to identify a terminal to which the 16-bit CRC and the AG information are to be applied. Thereafter, the generated UE-ID specific CRC is combined with the AG information to apply a total of 23 bits of control information to the channel encoder 308.

상기 채널 부호화기(308)는 구속장이 9이고 부호율이 1/2인 컨벌루셔널 부호를 이용함으로서, 상기 23비트의 제어정보에 대해 8비트의 테일비트를 추가한 후 1/2의 부호율을 적용하여 총 62개의 부호화된 비트들로 구성되는 부호화된 블록을 출력한다.
레이트 매칭부(310)에서는 상기 62비트 크기의 부호화된 블록에 대해 미리 정해지는 래이트 매칭 패턴에 따라 천공을 수행하여 래이트 매칭된 블록을 구성하며, 물리채널 매핑부(312)에서는 상기 래이트 매칭된 블록을 E-AGCH(314)의 2ms TTI 구조에 맞는 물리채널 프레임으로 매핑시켜 E-AGCH(314)를 통해 전송한다.
The channel encoder 308 uses a convolutional code having a constraint length of 9 and a code rate of 1/2, thereby adding a code bit of 1/2 after adding 8-bit tail bits to the 23-bit control information. Apply to output a coded block consisting of a total of 62 coded bits.
The rate matching unit 310 performs a puncturing according to a rate matching pattern predetermined for the 62-bit coded block to construct a rate matched block, and the physical channel mapping unit 312 performs the rate matching. The matched block is mapped to a physical channel frame conforming to the 2ms TTI structure of the E-AGCH 314 and transmitted through the E-AGCH 314.

이때, 제어정보 송신 제어기(316)는 UE-ID_specific_CRC 결합기(304), 채널 부호화기(308), 레이트 매칭부(310), 물리채널 매핑부(312) 등에 의한, E-DCH를 위한 제어정보의 전송을 제어한다. 구체적으로 제어정보 송신 제어기(316)는 앞서 개시한 복수의 래이트 매칭 패턴을 저장하며, 상기 래이트 매칭 패턴을 상기 래이트 매칭부(310)에 적용한다. At this time, the control information transmission controller 316 transmits control information for the E-DCH by the UE-ID_specific_CRC combiner 304, the channel encoder 308, the rate matcher 310, the physical channel mapping unit 312, and the like. To control. In more detail, the control information transmission controller 316 stores a plurality of the above-described plate matching patterns, and applies the above-mentioned plate matching pattern to the plate matching unit 310.

앞서 개시한 도 4를 참조하여, 본 발명의 실시예 8을 구현하기 위한 E-AGCH의 단말의 수신장치를 설명한다. Referring to FIG. 4 described above, a reception apparatus of a terminal of an E-AGCH for implementing Embodiment 8 of the present invention will be described.

도 4를 참조하면, 단말은 E-AGCH(402)를 통해 신호를 수신하며, 역물리채널 매핑부(404)에서는 상기 신호로부터 2ms TTI 구간 동안의 래이트 매치된 블록을 추출하여 역 레이트 매칭부(406)로 인가한다. 상기 역 레이트 매칭부(406)에서는 기지국의 레이트 매칭부(310)에서 적용한 것과 동일한 레이트 매칭 패턴을 적용하여, 상기 래이트 매칭된 블록에 대해 상기 래이트 매칭부(310)에서 천공된 비트들을 복구(역천공)하여 부호화된 블록을 구성한다. 한편 상기 E-AGCH가 2ms TTI를 5번 반복하여 구성된 10ms TTI를 사용한다면, 상기 역 물리채널 매핑부(404)와 역 레이트 매칭부(406)는 2ms TTI에 대하여 수행한 것과 동일한 동작을 5번 반복 수행하여 부호화된 서브블록들을 구성한 후 상기 부호화된 서브블록들을 하나의 부호화된 블록으로 결합한다.
채널 복호화기(408)는 상기 부호화된 블록을 복호하여 UE-ID specific CRC 분리기(410)으로 인가한다. 상기 복호된 블록은 7비트의 AG정보와 16비트의 UE specific CRC로 분리된다. 상기 UE-ID specific CRC 분리기(410)는 상기 16비트의 UE-ID specific CRC에 상기 단말의 16비트 UE-ID(412)를 비트별로 모듈로-2연산하여 16비트 CRC를 추출해 내고, 상기 추출한 CRC와 상기 AG정보를 CRC 검사기(414)로 인가한다. 상기 CRC 검사기(414)는 상기 16비트 CRC를 검사하여 오류 여부를 확인한다. 상기 C RC 검사에 성공하면, 상기 CRC 검사기(414)는 상기 AG 정보를 오류가 없는 AG 정보(416)로서 출력하며, 상기 AG 정보(416)는 E-DCH를 통한 패킷 데이터의 최대 허용 데이터 레이트를 결정하는데 이용된다. 반면 상기 CRC 검사에 실패하면, 상기 AG 정보는 폐기된다.
Referring to FIG. 4, the terminal receives a signal through the E-AGCH 402, and the inverse physical channel mapping unit 404 extracts a rate matched block for a 2 ms TTI period from the signal, thereby inverse rate matching. (406). The reverse rate matching unit 406 applies the same rate matching pattern as that applied by the rate matching unit 310 of the base station, and recovers the bits punctured by the rate matching unit 310 with respect to the rate matched block. (Reverse puncture) to form an encoded block. On the other hand, if the E-AGCH uses a 10ms TTI configured by repeating the 2ms TTI five times, the inverse physical channel mapping unit 404 and the reverse rate matching unit 406 perform the same operation five times as for the 2ms TTI. After performing repeated iterations to construct coded subblocks, the coded subblocks are combined into one coded block.
The channel decoder 408 decodes the encoded block and applies the decoded block to the UE-ID specific CRC separator 410. The decoded block is separated into 7 bits of AG information and 16 bits of UE specific CRC. The UE-ID specific CRC separator 410 modulates the 16-bit UE-ID 412 of the terminal bit by bit into the 16-bit UE-ID specific CRC to extract a 16-bit CRC, and extracts the 16-bit CRC. The CRC and the AG information are applied to the CRC checker 414. The CRC checker 414 checks the 16-bit CRC to determine whether there is an error. If the C RC check is successful, the CRC checker 414 outputs the AG information as error-free AG information 416, and the AG information 416 indicates the maximum allowable data rate of the packet data through the E-DCH. Used to determine. On the other hand, if the CRC check fails, the AG information is discarded.

삭제delete

이때, 제어정보 수신 제어기(418)는 역물리채널 매핑부(404), 역 레이트 매칭부(406), 레이트 매칭부(310), 채널 복호화기(408), UE-ID specific CRC 분리기(410), CRC 검사기(414) 등에 의한, E-DCH를 위한 제어정보의 수신 동작을 제어한다.In this case, the control information receiving controller 418 may include an inverse physical channel mapping unit 404, an inverse rate matching unit 406, a rate matching unit 310, a channel decoder 408, and a UE-ID specific CRC separator 410. Control of the reception of the control information for the E-DCH by the CRC checker 414.

<실시 예 9>Example 9

실시 예 9는 AG 정보가 8 비트로 구성되는 경우에 대한 레이트 매칭 패턴을 제시한다. 상기 AG 정보는 단말이 사용 가능한 최대 상향링크 무선자원의 양을 나타내는 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 6 비트정보와 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효 시간 지시자와 그리고 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ 전체 프로세스에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 7 비트정보와 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자로 구성된다. Example 9 presents a rate matching pattern for the case where AG information consists of 8 bits. The AG information is 6-bit information indicating the maximum allowable data rate of the terminal indicating the maximum amount of uplink radio resources available to the terminal or a corresponding power offset, and 1-bit AG validity indicating how long the AG information is valid. A time indicator and a 1-bit AG valid process indicator indicating whether the AG information is valid for only one process of HARQ or for the entire HARQ process, or the maximum allowable data rate of the terminal or a corresponding power offset It consists of 7 bits of information indicating and the AG validity time indicator of 1 bit indicating how long the AG information is valid.

또 다른 경우에 상기 AG 정보는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 7 비트정보와 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ 전체 프로세스에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 정보와 상기 AG 유효시간 지시자와 상기 AG 유효 프로세스 지시자와 기타 E-AGCH의 제어를 위한 비트를 포함하여 총 7비트의 제어정보로 구성될 수 있다. In another case, the AG information includes 7 bit information indicating a maximum allowable data rate of the terminal or a corresponding power offset and 1 bit indicating whether the AG information is valid for only one process of HARQ or for all HARQ processes. Or information indicating the maximum allowable data rate of the terminal or a corresponding power offset and bits for controlling the AG validity time indicator, the AG valid process indicator, and other E-AGCHs. It can be composed of a total of 7 bits of control information.

한편 상기 E-AGCH는 상기 AG 정보와 함께, 공통채널상에서 각 단말을 식별하는 UE-ID 및 AG 정보의 오류 검출을 위한 CRC(Cyclic Redundancy Check code)를 운반한다. 상기 UE-ID 및 CRC는 각각 16비트로서 비트 별로 modulo-2 연산을 통해 UE-ID로 마스킹된 16 비트 CRC 형태로 전송된다. 상기와 같이 생성된 16비트 CRC를 UE-ID specific CRC 라고 하는데, 단말은 상기 UE-ID specific CRC를 통해, 수신한 AG 제어정보가 자신한테 할당됐는지의 여부를 확인한다. Meanwhile, the E-AGCH carries a cyclic redundancy check code (CRC) for error detection of UE-ID and AG information identifying each UE on a common channel together with the AG information. The UE-ID and the CRC are each 16 bits, and are transmitted in the form of a 16-bit CRC masked with the UE-ID by modulo-2 operation for each bit. The 16-bit CRC generated as described above is called a UE-ID specific CRC, and the UE checks whether the received AG control information is allocated to itself through the UE-ID specific CRC.

상기 8비트의 AG정보와 상기 16비트의 UE-ID specific CRC를 연접시킨 총 24비트의 제어정보에 8비트의 테일비트를 부가한 후 부호율 1/2이고 구속장 9인 컨벌루셔널 부호로 부호화 하면 64비트의 부호화된 비트열로 구성되는 하나의 채널 부호화된 블럭이 생성된다. 상기 64비트의 채널 부호화된 블록은, 확산지수 256 및 QPSK 변조 방식을 사용하는 E-AGCH 2ms TTI 동안 전송되기 위해서 4비트의 천공을 거쳐 60비트의 래이트 매칭된 블록으로 만들어진다. 상기 천공하는 비트들의 위치를 나타내는 레이트 매칭 패턴은 시뮬레이션을 통해, 상기 래이트 매칭된 블록 내의 각 비트위치별 비트오류율의 변화를 적게 만들어줌으로써 블록오류율의 성능을 개선시키기 위한 것으로, 다음과 같은 래이트 매칭 패턴들 중 하나가 사용된다.After adding 8-bit tail bits to a total of 24 bits of control information obtained by concatenating the 8-bit AG information with the 16-bit UE-ID specific CRC, a convolutional code having a code rate of 1/2 and a restriction length of 9 is added. Encoding produces one channel coded block consisting of a 64-bit coded bit stream. The 64-bit channel coded block is made of a 60-bit rate-matched block through 4 bits of perforation to be transmitted during an E-AGCH 2ms TTI using a spreading index of 256 and a QPSK modulation scheme. The rate matching pattern representing the positions of the puncturing bits is to improve the performance of the block error rate by making a small change in the bit error rate for each bit position in the block matched block through simulation. One of the matching patterns is used.

레이트 매칭 패턴 = {2, 10, 60, 63}, 또는 {2, 6, 60, 63}Rate matching pattern = {2, 10, 60, 63}, or {2, 6, 60, 63}

상기 레이트 매칭 패턴들의 각 성분은 1번부터 64번까지 채널 부호화된 비트들 중에서 천공되어야 하는 비트들의 위치를 나타낸다. 만약 E-AGCH의 TTI 길이가 10ms 이면 상기 2ms TTI의 E-AGCH의 구조를 5번 반복하여 10ms TTI E-AGCH를 구현할 수 있다. Each component of the rate matching patterns represents a position of bits to be punctured among the channel coded bits 1 to 64. If the TTI length of the E-AGCH is 10ms, the 10ms TTI E-AGCH may be implemented by repeating the structure of the E-AGCH of the 2ms TTI five times.

앞서 개시한 도 3을 참조하여, 본 발명의 실시예 9를 구현하기 위한 E-AGCH의 기지국 송신장치를 설명한다. Referring to FIG. 3 described above, an E-AGCH base station transmitter for implementing Embodiment 9 of the present invention will be described.

도 3을 참조하면, 8비트로 구성되는 AG정보(302)는 UE-ID specific CRC 결합기(304)로 인가되며, 상기 UE-ID specific CRC 결합기(304)는 상기 AG정보로부터 16비트의 CRC를 생성한다. 상기 UE-ID specific CRC 결합기(304)는 상기 16비트의 CRC와 상기 AG정보가 적용될 단말을 식별하기 위한 16비트의 UE-ID를 비트별로 모듈로-2 연산하여 UE-ID specific CRC를 생성한 후, 상기 생성한 UE-ID specific CRC를 상기 AG정보와 결합하여 총 24비트의 제어정보를 채널 부호화기(308)로 인가한다. Referring to FIG. 3, AG information 302 composed of 8 bits is applied to a UE-ID specific CRC combiner 304, and the UE-ID specific CRC combiner 304 generates a 16-bit CRC from the AG information. do. The UE-ID specific CRC combiner 304 generates a UE-ID specific CRC by modulo-2 calculating a 16-bit UE-ID for each bit to identify a terminal to which the 16-bit CRC and the AG information are to be applied. Thereafter, the generated UE-ID specific CRC is combined with the AG information to apply a total of 24 bits of control information to the channel encoder 308.

상기 채널 부호화기(308)는 구속장이 9이고 부호율이 1/2인 컨벌루셔널 부호를 이용함으로서, 상기 24비트의 제어정보에 대해 8비트의 테일비트를 추가한 후 1/2의 부호율을 적용하여 총 64개의 부호화된 비트들로 구성되는 부호화된 블록을 출력한다.
레이트 매칭부(310)에서는 상기 64비트 크기의 부호화된 블록에 대해 미리 정해지는 래이트 매칭 패턴에 따라 천공을 수행하여 래이트 매칭된 블록을 생성하며, 물리채널 매핑부(312)에서는 상기 래이트 매칭된 블록을 E-AGCH(314)의 2ms TTI 구조에 맞는 물리채널 프레임으로 매핑시켜 E-AGCH(314)를 통해 전송한다.
The channel encoder 308 uses a convolutional code having a constraint length of 9 and a code rate of 1/2, thereby adding a code bit of 1/2 after adding 8-bit tail bits to the 24-bit control information. Apply to output a coded block consisting of a total of 64 coded bits.
The rate matcher 310 performs a puncturing on the 64-bit coded block according to a predetermined rate matching pattern to generate a rate matched block, and the physical channel mapping unit 312 performs the rate matching. The matched block is mapped to a physical channel frame conforming to the 2ms TTI structure of the E-AGCH 314 and transmitted through the E-AGCH 314.

이때, 제어정보 송신 제어기(316)는 UE-ID specific CRC 결합기(304), 채널 부호화기(308), 레이트 매칭부(310), 물리채널 매핑부(312) 등에 의한, E-DCH를 위한 제어정보의 전송을 제어한다. 구체적으로 제어정보 송신 제어기(316)는 앞서 개시한 래이트 매칭 패턴들 중 적어도 하나를 저장하며, 상기 레이트 매칭부(310)에게 상기 레이트 매칭 패턴들 중 사전에 약속한 하나를 적용한다. At this time, the control information transmission controller 316 is control information for the E-DCH by the UE-ID specific CRC combiner 304, the channel encoder 308, the rate matching unit 310, the physical channel mapping unit 312, etc. Control the transmission of. In more detail, the control information transmission controller 316 stores at least one of the above-described plate matching patterns, and applies the one previously promised among the rate matching patterns to the rate matching unit 310.

앞서 개시한 도 4를 참조하여 본 발명의 실시예 9를 구현하기 위한 E-AGCH의 단말의 수신장치를 설명한다. Referring to FIG. 4 described above, a reception apparatus of a UE of an E-AGCH for implementing Embodiment 9 of the present invention will be described.

도 4를 참조하면, 단말은 E-AGCH(402)를 통해 신호를 수신하며, 역물리채널 매핑부(404)에서는 상기 신호로부터 2ms TTI 구간 동안의 래이트 매칭된 블록을 추출하여 역 레이트 매칭부(406)로 인가한다. 상기 역 레이트 매칭부(406)에서는 기지국의 레이트 매칭부(310)에서 적용한 것과 동일한 레이트 매칭 패턴을 적용하여, 상기 래이트 매칭된 블록에 대해 상기 래이트 매칭부(310)에서 천공된 비트들을 복구(역천공)하여 부호화된 블록을 구성한다. Referring to FIG. 4, the terminal receives a signal through the E-AGCH 402, and the inverse physical channel mapping unit 404 extracts a rate matched block for a 2 ms TTI period from the signal, thereby inverse rate matching. (406). The reverse rate matching unit 406 applies the same rate matching pattern as that applied by the rate matching unit 310 of the base station, and recovers the bits punctured by the rate matching unit 310 with respect to the rate matched block. (Reverse puncture) to form an encoded block.

한편 상기 E-AGCH가 2ms TTI를 5번 반복하여 구성된 10ms TTI를 사용한다면, 상기 역 물리채널 매핑부(404)와 역 레이트 매칭부(406)는 2ms TTI에 대한 것과 동일한 동작을 5번 반복 수행하여 부호화된 서브블록들을 구성한 후 상기 부호화된 서브블록들을 하나의 부호화된 블록으로 결합한다.
채널 복호화기(408)는 상기 부호화된 블록을 복호하여 UE-ID specific CRC 분리기(410)으로 인가한다. 상기 복호된 블록은 8비트의 AG정보와 16비트의 UE-ID specific CRC로 분리된다.
On the other hand, if the E-AGCH uses a 10ms TTI configured by repeating the 2ms TTI five times, the inverse physical channel mapping unit 404 and the reverse rate matching unit 406 perform the same operation five times as for the 2ms TTI. After configuring encoded subblocks, the encoded subblocks are combined into one encoded block.
The channel decoder 408 decodes the encoded block and applies the decoded block to the UE-ID specific CRC separator 410. The decoded block is separated into 8 bits of AG information and 16 bits of UE-ID specific CRC.

상기 UE-ID specific CRC 분리기(410)는 상기 16비트의 UE-ID specific CRC에, 상기 단말의 16비트 UE-ID(412)를 비트별로 모듈로-2연산하여 16비트 CRC를 추출해 내고, 상기 추출한 CRC와 상기 AG정보를 CRC 검사기(414)로 인가한다. 상기 CRC 검사기(414)는 상기 16비트 CRC를 검사하여 상기 AG 정보의 오류 여부를 확인한다. 상기 CRC 검사에 성공하면, 상기 CRC 검사기(414)는 상기 AG 정보를 오류가 없는 AG 정보(416)로서 출력하며, 상기 AG 정보(416)는 E-DCH를 통한 패킷 데이터의 최대 허용 데이터 레이트를 결정하는데 이용된다. 반면 상기 CRC 검사에 실패하면, 상기 AG 정보는 폐기된다.The UE-ID specific CRC separator 410 extracts 16-bit CRC by modulo-2 operation of the 16-bit UE-ID 412 of the terminal bit by bit on the 16-bit UE-ID specific CRC. The extracted CRC and the AG information are applied to the CRC checker 414. The CRC checker 414 checks the 16-bit CRC to determine whether the AG information is in error. If the CRC check is successful, the CRC checker 414 outputs the AG information as error-free AG information 416, and the AG information 416 indicates the maximum allowable data rate of the packet data through the E-DCH. It is used to determine. On the other hand, if the CRC check fails, the AG information is discarded.

이때, 제어정보 수신 제어기(418)는 역물리채널 매핑부(404), 역 레이트 매칭부(406), 레이트 매칭부(310), 채널 복호화기(408), UE-ID specific CRC 분리기(410), CRC 검사기(414) 등에 의한, E-DCH를 위한 제어정보의 수신 동작을 제어한다. In this case, the control information receiving controller 418 may include an inverse physical channel mapping unit 404, an inverse rate matching unit 406, a rate matching unit 310, a channel decoder 408, and a UE-ID specific CRC separator 410. Control of the reception of the control information for the E-DCH by the CRC checker 414.

<실시 예 10>Example 10

실시 예 10은 AG 정보가 9 비트로 구성되는 경우에 대한 레이트 매칭 패턴을 제시한다. 상기 AG 정보는 단말이 사용 가능한 최대 상향링크 무선자원의 양을 나타내는 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 7 비트정보와 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자와 그리고 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ 전체 프로세스에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 8 비트정보와 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자로 구성된다. Embodiment 10 presents a rate matching pattern for a case where AG information consists of 9 bits. The AG information is 7-bit information indicating the maximum allowable data rate of the terminal indicating the maximum amount of uplink radio resources available to the terminal or a corresponding power offset and 1-bit AG validity indicating how long the AG information is valid. A time indicator and a 1-bit AG valid process indicator indicating whether the AG information is valid for only one process of HARQ or for the entire HARQ process, or the maximum allowable data rate of the terminal or a corresponding power offset It is composed of 8-bit information indicating that and the AG validity time indicator of 1 bit indicating how long the AG information is valid.                     

또 다른 경우에 상기 AG 정보는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 8 비트정보와 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ 전체 프로세스에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 정보와 상기 AG 유효시간 지시자와 상기 AG 유효 프로세스 지시자와 기타 E-AGCH의 제어를 위한 비트를 포함하여 총 8비트의 제어정보로 구성될 수 있다. In another case, the AG information includes 8 bit information indicating a maximum allowable data rate of the terminal or a corresponding power offset and 1 bit indicating whether the AG information is valid for only one process of HARQ or for all HARQ processes. Or information indicating the maximum allowable data rate of the terminal or a corresponding power offset and bits for controlling the AG validity time indicator, the AG valid process indicator, and other E-AGCHs. It can be composed of a total of 8 bits of control information.

한편 상기 E-AGCH는 상기 AG 정보와 함께, 공통채널상에서 각 단말을 식별하는 UE-ID 및 AG 정보의 오류 검출을 위한 CRC(Cyclic Redundancy Check code)를 운반한다. 상기 UE-ID 및 CRC는 각각 16비트로서 비트 별로 modulo-2 연산을 통해 UE-ID로 마스킹된 16 비트 CRC 형태로 전송된다. 상기와 같이 생성된 16비트 CRC를 UE-ID specific CRC 라고 하는데, 단말은 상기 UE-ID specific CRC를 통해, 수신한 AG 정보가 자신한테 할당됐는지의 여부를 확인한다. Meanwhile, the E-AGCH carries a cyclic redundancy check code (CRC) for error detection of UE-ID and AG information identifying each UE on a common channel together with the AG information. The UE-ID and the CRC are each 16 bits, and are transmitted in the form of a 16-bit CRC masked with the UE-ID by modulo-2 operation for each bit. The 16-bit CRC generated as described above is called a UE-ID specific CRC, and the UE checks whether the received AG information is allocated to itself through the UE-ID specific CRC.

상기 9비트의 AG정보와 상기 16비트의 UE-ID specific CRC를 연접시킨 총 25비트의 제어정보에 8비트의 테일비트를 부가한 후 부호율 1/2이고 구속장 9인 컨벌루셔널 부호로 부호화 하면 66비트의 부호화된 비트열로 구성되는 하나의 채널 부호화된 블럭이 생성된다. 상기 66비트의 채널 부호화된 블록은, 확산지수 256 및 QPSK 변조 방식을 사용하는 E-AGCH 2ms TTI 동안 전송되기 위해서 6비트의 천공을 거쳐 60비트의 래이트 매칭된 블록으로 만들어진다. 상기 천공하는 비트들의 위치를 나타내는 레이트 매칭 패턴은 시뮬레이션을 통해, 상기 래이트 매칭된 블록 내의 각 비트위치별 비트오류율의 변화를 적게 만들어줌으로써 블록오류율의 성능을 개선시키기 위한 것으로, 다음과 같은 래이트 매칭 패턴들 중 하나가 사용된다.After adding 8-bit tail bits to a total of 25 bits of control information obtained by concatenating the 9-bit AG information and the 16-bit UE-ID specific CRC, a convolutional code having a code rate of 1/2 and a restriction length of 9 is added. Encoding produces one channel coded block consisting of a 66-bit coded bit stream. The 66-bit channel coded block is made of a 60-bit rate-matched block through 6-bit puncturing for transmission during an E-AGCH 2ms TTI using spreading index 256 and QPSK modulation. The rate matching pattern representing the positions of the puncturing bits is to improve the performance of the block error rate by making a small change in the bit error rate for each bit position in the block matched block through simulation. One of the matching patterns is used.

레이트 매칭 패턴 = {1, 3, 7, 59, 63, 66}, 또는 {1, 4, 10, 59, 63, 66}
Rate matching pattern = {1, 3, 7, 59, 63, 66}, or {1, 4, 10, 59, 63, 66}

상기 레이트 매칭 패턴들의 각 성분은 1번부터 66번까지 채널 부호화된 비트들 중에서 천공되어야 하는 비트들의 위치를 나타낸다. 만약 상기 E-AGCH의 TTI 길이가 10ms 이면 상기 2ms TTI의 E-AGCH의 구조를 5번 반복하여 10ms TTI E-AGCH를 구현할 수 있다. Each component of the rate matching patterns represents positions of bits to be punctured among the channel coded bits 1 to 66. If the TTI length of the E-AGCH is 10ms, the 10ms TTI E-AGCH may be implemented by repeating the structure of the E-AGCH of the 2ms TTI five times.

앞서 개시한 도 3을 참조하여, 본 발명의 실시예 10을 구현하기 위한 E-AGCH의 기지국 송신장치를 설명한다. Referring to FIG. 3 described above, an E-AGCH base station transmitter for implementing Embodiment 10 of the present invention will be described.

도 3을 참조하면, 9비트로 구성되는 AG정보(302)는 UE-ID specific CRC 결합기(304)로 인가되며, 상기 UE-ID specific CRC 결합기(304)는 상기 AG정보로부터 16비트의 CRC를 생성한다. 상기 UE-ID specific CRC 결합기(304)는 상기 16비트의 CRC와 상기 AG정보가 적용될 단말을 식별하기 위한 16비트의 UE-ID를 비트별로 모듈로-2 연산하여 UE-ID specific CRC를 생성한 후, 상기 생성된 UE-ID specific CRC를 상기 AG정보와 결합하여 총 25비트의 제어정보를 채널 부호화기(308)로 인가한다. Referring to FIG. 3, AG information 302 composed of 9 bits is applied to a UE-ID specific CRC combiner 304, and the UE-ID specific CRC combiner 304 generates a 16-bit CRC from the AG information. do. The UE-ID specific CRC combiner 304 generates a UE-ID specific CRC by modulo-2 calculating a 16-bit UE-ID for each bit to identify a terminal to which the 16-bit CRC and the AG information are to be applied. Thereafter, the generated UE-ID specific CRC is combined with the AG information to apply a total of 25 bits of control information to the channel encoder 308.

상기 채널 부호화기(308)는 구속장이 9이고 부호율이 1/2인 컨벌루셔널 부호를 이용함으로서, 상기 25비트의 제어정보에 대해 8비트의 테일비트를 추가한 후 1/2의 부호율을 적용하여 총 66개의 부호화된 비트들로 구성되는 부호화된 블록을 출력한다. 레이트 매칭부(310)에서는 상기 99비트 크기의 채널 부호화된 블록에 대해 미리 정해지는 래이트 매칭 패턴에 따라 천공을 수행하여 래이트 매칭된 블록을 생성하며, 물리채널 매핑부(312)에서는 상기 래이트 매칭된 블록을 E-AGCH(314)의 2ms TTI 구조에 맞는 물리채널 프레임으로 매핑시켜 E-AGCH(314)를 통해 전송한다. The channel encoder 308 uses a convolutional code having a constraint length of 9 and a code rate of 1/2 to add a code bit of 1/2 after adding 8-bit tail bits to the 25-bit control information. Apply to output a coded block consisting of a total of 66 coded bits. The rate matching unit 310 performs a puncturing on the 99-bit channel coded block according to a predetermined rate matching pattern to generate a rate matched block, and the physical channel mapping unit 312 performs the lamination. The matched block is mapped to a physical channel frame conforming to the 2ms TTI structure of the E-AGCH 314 and transmitted through the E-AGCH 314.

이때, 제어정보 송신 제어기(316)는 UE-ID specific CRC 결합기(304), 채널 부호화기(308), 레이트 매칭부(310), 물리채널 매핑부(312) 등에 의한, E-DCH를 위한 제어정보의 전송을 제어한다. 구체적으로 제어정보 송신 제어기(316)는 앞서 개시한 복수의 래이트 매칭 패턴들 중 적어도 하나를 저장하며, 상기 레이트 매칭부(310)에게 상기 레이트 매칭 패턴들 중 사전에 약속된 하나를 적용한다. At this time, the control information transmission controller 316 is control information for the E-DCH by the UE-ID specific CRC combiner 304, the channel encoder 308, the rate matching unit 310, the physical channel mapping unit 312, etc. Control the transmission of. In more detail, the control information transmission controller 316 stores at least one of the plurality of latet matching patterns described above, and applies the one of the rate matching patterns previously promised to the rate matching unit 310.

앞서 개시한 도 4를 참조하여, 본 발명의 실시예 10을 구현하기 위한 E-AGCH의 단말의 수신장치를 설명한다. Referring to FIG. 4 described above, a reception apparatus of a terminal of an E-AGCH for implementing Embodiment 10 of the present invention will be described.

도 4를 참조하면, 단말은 E-AGCH(402)를 통해 신호를 수신하며, 역물리채널 매핑부(404)에서는 상기 신호로부터 2ms TTI 구간 동안의 래이트 매칭된 블록을 추출하여 역 레이트 매칭부(406)로 인가한다. 상기 역 레이트 매칭부(406)에서는 기지국의 레이트 매칭부(310)에서 적용한 것과 동일한 레이트 매칭 패턴을 적용하여, 상기 래이트 매칭된 블록에 대해 상기 래이트 매칭부(310)에서 천공된 비트들을 복구(역천공)하여 부호화된 블록을 구성한다. Referring to FIG. 4, the terminal receives a signal through the E-AGCH 402, and the inverse physical channel mapping unit 404 extracts a rate matched block for a 2 ms TTI period from the signal, thereby inverse rate matching. (406). The reverse rate matching unit 406 applies the same rate matching pattern as that applied by the rate matching unit 310 of the base station, and recovers the bits punctured by the rate matching unit 310 with respect to the rate matched block. (Reverse puncture) to form an encoded block.

한편 상기 E-AGCH가 2ms TTI를 5번 반복하여 구성된 10ms TTI를 사용한다면, 상기 역 물리채널 매핑부(404)와 역 레이트 매칭부(406)는 2ms TTI에 대한 것과 동일한 동작을 5번 반복 수행하여 부호화된 서브블록들을 구성한 후 상기 부호화된 서브블록들을 하나의 부호화된 블록으로 결합한다.
채널 복호화기(408)는 상기 부호화된 블록을 복호하여 UE-ID specific CRC 분리기(410)으로 인가한다. 상기 복호된 블록은 9비트의 AG정보와 16비트의 UE-ID specific CRC로 분리된다.
On the other hand, if the E-AGCH uses a 10ms TTI configured by repeating the 2ms TTI five times, the inverse physical channel mapping unit 404 and the reverse rate matching unit 406 perform the same operation five times as for the 2ms TTI. After configuring encoded subblocks, the encoded subblocks are combined into one encoded block.
The channel decoder 408 decodes the encoded block and applies the decoded block to the UE-ID specific CRC separator 410. The decoded block is separated into 9 bits of AG information and 16 bits of UE-ID specific CRC.

상기 UE-ID specific CRC 분리기(410)는 상기 16비트의 UE-ID specific CRC에, 상기 단말의 16비트 UE-ID(412)를 비트별로 모듈로-2연산하여 16비트 CRC를 추출해 내고, 상기 추출한 CRC와 상기 AG정보를 CRC 검사기(414)로 인가한다. 상기 CRC 검사기(414)는 상기 16비트 CRC를 검사하여 상기 AG 정보의 오류 여부를 확인한다. 상기 CRC 검사에 성공하면, 상기 CRC 검사기(414)는 상기 AG 정보를 오류가 없는 AG 정보(416)로서 출력하며, 상기 AG 정보(416)는 E-DCH를 통한 패킷 데이터의 최대 허용 데이터 레이트를 결정하는데 이용된다. 반면 상기 CRC 검사에 실패하면, 상기 AG 정보는 폐기된다.The UE-ID specific CRC separator 410 extracts 16-bit CRC by modulo-2 operation of the 16-bit UE-ID 412 of the terminal bit by bit on the 16-bit UE-ID specific CRC. The extracted CRC and the AG information are applied to the CRC checker 414. The CRC checker 414 checks the 16-bit CRC to determine whether the AG information is in error. If the CRC check is successful, the CRC checker 414 outputs the AG information as error-free AG information 416, and the AG information 416 indicates the maximum allowable data rate of the packet data through the E-DCH. It is used to determine. On the other hand, if the CRC check fails, the AG information is discarded.

이때, 제어정보 수신 제어기(418)는 역물리채널 매핑부(404), 역 레이트 매칭부(406), 레이트 매칭부(310), 채널 복호화기(408), UE-ID specific CRC 분리기(410), CRC 검사기(414) 등에 의한, E-DCH를 위한 제어정보의 수신 동작을 제어한다.In this case, the control information receiving controller 418 may include an inverse physical channel mapping unit 404, an inverse rate matching unit 406, a rate matching unit 310, a channel decoder 408, and a UE-ID specific CRC separator 410. Control of the reception of the control information for the E-DCH by the CRC checker 414.

<실시 예 11>Example 11

실시 예 11은 AG 정보가 10 비트로 구성되는 경우에 대한 레이트 매칭 패턴을 제시한다. 상기 AG 정보는 단말이 사용 가능한 최대 상향링크 무선자원의 양을 나타내는 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 8 비트정보와 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자와 그리고 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ 전체 프로세스에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 9 비트정보와 상기 AG 정보가 얼마 동안 유효한지를 지시하는 1비트의 AG 유효시간 지시자로 구성 구성된다. Embodiment 11 presents a rate matching pattern for a case where AG information consists of 10 bits. The AG information is 8-bit information indicating the maximum allowable data rate of the terminal indicating the maximum amount of uplink radio resources available to the terminal or a corresponding power offset and 1-bit AG validity indicating how long the AG information is valid. A time indicator and a 1-bit AG valid process indicator indicating whether the AG information is valid for only one process of HARQ or for the entire HARQ process, or the maximum allowable data rate of the terminal or a corresponding power offset It consists of 9 bits of information indicating and the AG validity time indicator of 1 bit indicating how long the AG information is valid.

또 다른 경우에 상기 AG 정보는 상기 단말의 최대 허용 데이터 레이트 또는 그에 상응하는 파워오프셋을 나타내는 9 비트정보와 상기 AG정보가 HARQ 의 하나의 프로세스에만 유효한지 아니면 HARQ 전체 프로세스에 유효한지를 지시하는 1비트의 AG 유효 프로세스 지시자로 구성되거나, 또는 상기 단말의 최대 허용 데이터 레이 트 또는 그에 상응하는 파워오프셋을 나타내는 정보와 상기 AG 유효시간 지시자와 상기 AG 유효 프로세스 지시자와 기타 E-AGCH의 제어를 위한 비트를 포함하여 총 8비트의 제어정보로 구성될 수 있다. In another case, the AG information includes 9 bit information indicating a maximum allowable data rate of the terminal or a corresponding power offset and 1 bit indicating whether the AG information is valid for only one process of HARQ or for all HARQ processes. Information indicating the maximum allowable data rate of the terminal or a corresponding power offset, and bits for controlling the AG valid time indicator, the AG valid process indicator, and other E-AGCH. It can be composed of a total of 8 bits of control information.

한편 상기 E-AGCH는 상기 AG 정보와 함께, 공통채널상에서 각 단말을 식별하는 UE-ID 및 AG 정보의 오류 검출을 위한 CRC를 운반한다. 상기 UE-ID 및 CRC는 각각 16비트로서 비트 별로 modulo-2 연산을 통해 UE-ID로 마스킹된 16 비트 CRC 형태로 전송된다. 상기와 같이 생성된 16비트 CRC를 UE-ID specific CRC 라고 하는데, 단말은 상기 UE-ID specific CRC를 통해, 수신한 AG 정보가 자신한테 할당됐는지의 여부를 확인한다. Meanwhile, the E-AGCH carries a CRC for error detection of UE-ID and AG information for identifying each terminal on a common channel together with the AG information. The UE-ID and the CRC are each 16 bits, and are transmitted in the form of a 16-bit CRC masked with the UE-ID by modulo-2 operation for each bit. The 16-bit CRC generated as described above is called a UE-ID specific CRC, and the UE checks whether the received AG information is allocated to itself through the UE-ID specific CRC.

상기 10비트의 AG정보와 상기 16비트의 UE-ID specific CRC를 연접시킨 총 26비트의 제어정보에 8비트의 테일비트를 부가한 후 부호율 1/2이고 구속장 9인 컨벌루셔널 부호로 부호화 하면 68비트의 부호화된 비트열로 구성되는 하나의 채널 부호화된 블럭이 생성된다. 상기 68비트의 채널 부호화된 블록은, 확산지수 256 및 QPSK 변조 방식을 사용하는 E-AGCH 2ms TTI 동안 전송되기 위해서 8비트의 천공을 거쳐 60비트의 래이트 매칭된 블록으로 만들어진다. 상기 천공하는 비트들의 위치를 나타내는 레이트 매칭 패턴은 시뮬레이션을 통해, 상기 래이트 매칭된 블록 내의 각 비트위치별 비트오류율의 변화를 적게 만들어줌으로써 블록오류율의 성능을 개선시키기 위한 것으로, 다음과 같은 래이트 매칭 패턴들 중 하나가 사용된다.After adding 8-bit tail bits to a total of 26 bits of control information obtained by concatenating the 10-bit AG information and the 16-bit UE-ID specific CRC, a convolutional code having a code rate of 1/2 and a restriction length of 9 is added. Encoding produces one channel coded block consisting of a 68-bit coded bit stream. The 68-bit channel coded block is made of a 60-bit rate-matched block through 8-bit puncturing for transmission during E-AGCH 2ms TTI using spreading index 256 and QPSK modulation. The rate matching pattern representing the positions of the puncturing bits is to improve the performance of the block error rate by making a small change in the bit error rate for each bit position in the block matched block through simulation. One of the matching patterns is used.

레이트 매칭 패턴 = {1, 2, 3, 8, 49, 65, 67, 68}, 또는 {2, 5, 6, 10, 54, 59, 63, 68}
Rate matching pattern = {1, 2, 3, 8, 49, 65, 67, 68}, or {2, 5, 6, 10, 54, 59, 63, 68}

상기 레이트 매칭 패턴들의 각 성분은 1번부터 68번까지 채널 부호화된 비트들 중에서 천공되어야 하는 비트들의 위치를 나타낸다. 만약 E-AGCH의 TTI 길이가 10ms 이면 상기 2ms TTI의 E-AGCH의 구조를 5번 반복하여 10ms TTI E-AGCH를 구현할 수 있다. Each component of the rate matching patterns represents positions of bits to be punctured among channel coded bits 1 to 68. If the TTI length of the E-AGCH is 10ms, the 10ms TTI E-AGCH may be implemented by repeating the structure of the E-AGCH of the 2ms TTI five times.

앞서 개시한 도 3을 참조하여, 본 발명의 실시예 11을 구현하기 위한 E-AGCH의 기지국 송신장치를 설명한다. Referring to FIG. 3 described above, an E-AGCH base station transmitter for implementing Embodiment 11 of the present invention will be described.

도 3을 참조하면, 10비트로 구성되는 AG정보(302)는 UE-ID specific CRC 결합기(304)로 인가되며, 상기 UE-ID specific CRC 결합기(304)는 상기 AG정보로부터 16비트의 CRC를 생성한다. 상기 UE-ID specific CRC 결합기(304)는 상기 16비트의 CRC와 상기 AG정보가 적용될 단말을 식별하기 위한 16비트의 UE-ID를 비트별로 모듈로-2 연산하여 UE-ID specific CRC를 생성한 후, 상기 생성된 UE-ID specific CRC를 상기 AG정보와 결합하여 총 26비트의 제어정보를 채널 부호화기(308)로 인가한다. Referring to FIG. 3, AG information 302 composed of 10 bits is applied to a UE-ID specific CRC combiner 304, and the UE-ID specific CRC combiner 304 generates a 16-bit CRC from the AG information. do. The UE-ID specific CRC combiner 304 generates a UE-ID specific CRC by modulo-2 calculating a 16-bit UE-ID for each bit to identify a terminal to which the 16-bit CRC and the AG information are to be applied. Thereafter, the generated UE-ID specific CRC is combined with the AG information to apply a total of 26 bits of control information to the channel encoder 308.

상기 채널 부호화기(308)는 구속장이 9이고 부호율이 1/2인 컨벌루셔널 부호를 이용함으로서, 상기 26비트의 제어정보에 대해 8비트의 테일비트를 추가한 후 1/2의 부호율을 적용하여 총 68개의 부호화된 비트들로 구성되는 부호화된 블록을 출력한다.
레이트 매칭부(310)에서는 상기 68비트 크기의 부호화된 블록에 대해 미리 정해지는 래이트 매칭 패턴에 따라 천공을 수행하여 래이트 매칭된 블록을 생성하며, 물리채널 매핑부(312)에서는 상기 래이트 매칭된 블록을 E-AGCH(314)의 2ms TTI 구조에 맞는 물리채널 프레임으로 매핑시켜 E-AGCH(314)를 통해 전송한다.
The channel encoder 308 uses a convolutional code having a constraint length of 9 and a code rate of 1/2, thereby adding a code bit of 1/2 after adding 8-bit tail bits to the 26-bit control information. Apply to output a coded block consisting of a total of 68 coded bits.
The rate matching unit 310 performs a puncturing according to a rate matching pattern predetermined for the 68-bit coded block to generate a rate matched block, and the physical channel mapping unit 312 performs the rate matching. The matched block is mapped to a physical channel frame conforming to the 2ms TTI structure of the E-AGCH 314 and transmitted through the E-AGCH 314.

이때, 제어정보 송신 제어기(316)는 UE-ID specific CRC 결합기(304), 채널 부호화기(308), 레이트 매칭부(310), 물리채널 매핑부(312) 등에 의한, E-DCH를 위한 제어정보의 전송을 제어한다. 구체적으로 제어정보 송신 제어기(316)는 앞서 개시한 복수의 래이트 매칭 패턴들 중 적어도 하나를 저장하며, 상기 레이트 매칭부(310)에게 상기 레이트 매칭 패턴들 중 사전에 약속한 하나를 적용한다.At this time, the control information transmission controller 316 is control information for the E-DCH by the UE-ID specific CRC combiner 304, the channel encoder 308, the rate matching unit 310, the physical channel mapping unit 312, etc. Control the transmission of. In more detail, the control information transmission controller 316 stores at least one of the above-described plurality of lattice matching patterns, and applies the one previously promised among the rate matching patterns to the rate matching unit 310.

상기 레이트 매칭부의 레이트 매칭 패턴은 상기 레이트 매칭 패턴 중 하나를 적용하고 상기 패턴은 송신측과 수신측에서 사전에 정의하도록 한다. The rate matching pattern of the rate matching unit applies one of the rate matching patterns, and the pattern is defined in advance in the transmitting side and the receiving side.

앞서 개시한 도 4를 참조하여 본 발명의 실시예 11을 구현하기 위한 E-AGCH의 단말의 수신장치를 설명한다. Referring to FIG. 4 described above, a reception apparatus of a UE of an E-AGCH for implementing Embodiment 11 of the present invention will be described.

도 4를 참조하면, 단말은 E-AGCH(402)를 통해 신호를 수신하며, 역물리채널 매핑부(404)에서는 상기 신호로부터 2ms TTI 구간 동안의 래이트 매칭된 블록을 추출하여 역 레이트 매칭부(406)로 인가한다. 상기 역 레이트 매칭부(406)에서는 기지국의 레이트 매칭부(310)에서 적용한 것과 동일한 레이트 매칭 패턴을 적용하여, 상기 래이트 매칭된 블록에 대해 상기 래이트 매칭부(310)에서 천공된 비트들을 복구(역천공)하여 부호화된 블록을 구성한다. Referring to FIG. 4, the terminal receives a signal through the E-AGCH 402, and the inverse physical channel mapping unit 404 extracts a rate matched block for a 2 ms TTI period from the signal, thereby inverse rate matching. (406). The reverse rate matching unit 406 applies the same rate matching pattern as that applied by the rate matching unit 310 of the base station, and recovers the bits punctured by the rate matching unit 310 with respect to the rate matched block. (Reverse puncture) to form an encoded block.

한편 상기 E-AGCH가 2ms TTI를 5번 반복하여 구성된 10ms TTI를 사용한다면, 상기 역 물리채널 매핑부(404)와 역 레이트 매칭부(406)는 2ms TTI에 대한 것과 동일한 동작을 5번 반복 수행하여 부호화된 서브블록들을 구성한 후 상기 부호화된 서브블록들을 하나의 부호화된 블록으로 결합한다.
채널 복호화기(408)는 상기 부호화된 블록을 복호하여 UE-ID specific CRC 분리기(410)으로 인가한다. 상기 복호된 블록은 10비트의 AG정보와 16비트의 UE-ID specific CRC로 분리된다. 상기 UE-ID specific CRC 분리기(410)는 상기 16비트의 UE-ID specific CRC에 상기 단말의 16비트 UE-ID(412)를 비트별로 모듈로-2연산하여 16비트 CRC를 추출해 내고, 상기 추출한 CRC와 상기 AG정보를 CRC 검사기(414)로 인가한다. 상기 CRC 검사기(414)는 상기 16비트 CRC를 검사하여 상기 AG 정보의 오류 여부를 확인한다. 상기 CRC 검사에 성공하면, 상기 CRC 검사기(414)는 상기 AG 정보를 오류가 없는 AG 정보(416)로서 출력하며, 상기 AG 정보(416)는 E-DCH를 통한 패킷 데이터의 최대 허용 데이터 레이트를 결정하는데 이용된다. 반면 상기 CRC 검사에 실패하면, 상기 AG 정보는 폐기된다.
On the other hand, if the E-AGCH uses a 10ms TTI configured by repeating the 2ms TTI five times, the inverse physical channel mapping unit 404 and the reverse rate matching unit 406 perform the same operation five times as for the 2ms TTI. After configuring encoded subblocks, the encoded subblocks are combined into one encoded block.
The channel decoder 408 decodes the encoded block and applies the decoded block to the UE-ID specific CRC separator 410. The decoded block is separated into 10 bits of AG information and 16 bits of UE-ID specific CRC. The UE-ID specific CRC separator 410 modulates the 16-bit UE-ID 412 of the terminal bit by bit into the 16-bit UE-ID specific CRC to extract a 16-bit CRC, and extracts the 16-bit CRC. The CRC and the AG information are applied to the CRC checker 414. The CRC checker 414 checks the 16-bit CRC to determine whether the AG information is in error. If the CRC check is successful, the CRC checker 414 outputs the AG information as error-free AG information 416, and the AG information 416 indicates the maximum allowable data rate of the packet data through the E-DCH. It is used to determine. On the other hand, if the CRC check fails, the AG information is discarded.

이때, 제어정보 수신 제어기(418)는 역물리채널 매핑부(404), 역 레이트 매칭부(406), 레이트 매칭부(310), 채널 복호화기(408), UE-ID specific CRC 분리기(410), CRC 검사기(414) 등에 의한, E-DCH에 대한 제어정보의 수신 동작을 제어한다. In this case, the control information receiving controller 418 may include an inverse physical channel mapping unit 404, an inverse rate matching unit 406, a rate matching unit 310, a channel decoder 408, and a UE-ID specific CRC separator 410. Control of the reception of control information for the E-DCH by the CRC checker 414.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 예를 들어 본 명세서에서는 E-AGCH의 AG 정보에 대한 레이트 매칭 패턴을 설명하였으나, 이러한 동작 및 구조는 유사한 블록 크기를 갖는 다른 물리채널에도 적용할 수 있음은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the present invention. For example, in the present specification, the rate matching pattern for the AG information of the E-AGCH has been described, but this operation and structure can be applied to other physical channels having similar block sizes. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the scope of the following claims, but also by those equivalent to the scope of the claims.

상술한 바와 같이 본 발명은, 블록 내의 비트위치별 비트오류율의 변화를 적게 만들어 블록오류율의 성능을 개선시키는 레이트 매칭 패턴을 제공함으로써, 단말의 최대 허용 가능한 데이터 레이트의 절대값을 지시하는 AG 정보의 전송 신뢰도를 높일 수 있다. 또한 동일한 블록오류율을 얻기 위해 필요한 전력소모를 줄일 수 있게 되어 하향링크 간섭을 최소화하는 효과를 가져올 수 있다.As described above, the present invention provides a rate matching pattern for improving the performance of the block error rate by reducing the change in the bit error rate for each bit position in the block, thereby providing AG information indicating the absolute value of the maximum allowable data rate of the terminal. Transmission reliability can be improved. In addition, it is possible to reduce the power consumption required to achieve the same block error rate, thereby minimizing downlink interference.

Claims (31)

이동통신 시스템에서 상향링크 패킷데이터의 전송에 관련된 제어정보를 송신하는 방법에 있어서,A method for transmitting control information related to transmission of uplink packet data in a mobile communication system, 상기 제어정보의 오류 검출을 위해 생성된 CRC(Cyclic Redundancy Check code)와 상기 제어정보를 적용할 단말을 식별하기 위한 단말 식별자(UE-ID)를 결합하여, 16비트의 단말 특정 CRC(UE-ID specific CRC)를 생성하는 과정과,A 16-bit terminal specific CRC (UE-ID) is combined by combining a cyclic redundancy check code (CRC) generated for error detection of the control information with a terminal identifier (UE-ID) for identifying a terminal to which the control information is applied. generating a specific CRC), 6 비트의 제어정보에 상기 단말 특정 CRC와 8비트의 테일비트를 추가한 후 1/3의 부호율로 부호화하여 90비트의 부호화된 비트들을 생성하는 과정과,Generating 90-bit encoded bits by adding the terminal specific CRC and 8-bit tail bits to 6-bit control information and encoding at a code rate of 1/3; 상기 부호화된 비트들을 래이트 매칭 패턴에 따라 래이트 매칭하여, 60비트의 래이트 매칭된 블록을 생성하는 과정과,Generating a 60-bit rate-matched block by performing rate matching on the encoded bits according to a rate matching pattern; 상기 래이트 매칭된 블록을 상기 단말에게 전송하는 과정을 포함하며,Transmitting the rate matched block to the terminal; 여기서 상기 부호화된 비트들의 천공하는 비트들의 위치를 나타내는 상기 래이트 매칭 패턴은,Here, the rate matching pattern representing the position of the puncturing bits of the encoded bits, {1, 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83, 84, 85, 87, 88, 90}을 포함함을 특징으로 하는, 제어정보의 송신 방법.{1, 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83 , 84, 85, 87, 88, 90}. 제 1 항에 있어서, 상기 제어정보는, The method of claim 1, wherein the control information, 상기 상향링크 패킷 데이터의 전송을 위해 사용 가능한 최대 허용 데이터 레이트를 나타냄을 특징으로 하는, 제어정보의 송신 방법.And a maximum allowable data rate available for transmission of the uplink packet data. 제 2 항에 있어서, 상기 제어정보는,The method of claim 2, wherein the control information, 상기 최대 허용 데이터 레이트에 상응하는 5비트의 파워오프셋 및 상기 제어정보가 복합 자동 재전송 요구(HARQ)의 전체 프로세스에 유효한지 여부를 지시하는 1비트의 유효 프로세스 지시자로 구성됨을 특징으로 하는, 제어정보의 송신 방법.And a 5-bit power offset corresponding to the maximum allowable data rate and a 1-bit valid process indicator indicating whether or not the control information is valid for the entire process of the HARQ. Transmission method. 제 1 항에 있어서, 상기 단말 특정 CRC는,The method of claim 1, wherein the terminal specific CRC, 상기 제어정보의 오류검출을 위한 16비트의 CRC와 상기 16비트의 단말 식별자를 비트별로 모듈로-2 연산하여 생성됨을 특징으로 하는, 제어정보의 송신 방법.And generating 16-bit CRC and 16-bit terminal identifier for each bit modulo-2 for error detection of the control information. 이동통신 시스템에서 상향링크 패킷데이터의 전송에 관련된 제어정보를 송신하는 장치에 있어서,An apparatus for transmitting control information related to transmission of uplink packet data in a mobile communication system, 상기 제어정보의 오류 검출을 위해 생성된 CRC와 상기 제어정보를 적용할 단말을 식별하기 위한 단말 식별자(UE-ID)를 결합하여, 16비트의 단말 특정 CRC(UE-ID specific CRC)를 생성하는 단말 특정 CRC 결합기와,Generating a 16-bit UE-ID specific CRC by combining a CRC generated for error detection of the control information and a terminal identifier (UE-ID) for identifying a terminal to which the control information is applied. A terminal specific CRC combiner, 6 비트의 제어정보에 상기 단말 특정 CRC와 8비트의 테일비트를 추가한 후 1/3의 부호율로 부호화하여 90비트의 부호화된 비트들을 생성하는 채널 부호화기와,A channel encoder for generating 90-bit coded bits by adding the terminal specific CRC and 8-bit tail bits to 6-bit control information and encoding the code at a code rate of 1/3; 상기 부호화된 비트들을 래이트 매칭 패턴에 따라 래이트 매칭하여, 60비트의 래이트 매칭된 블록을 생성하는 래이트 매칭부와,A rate matching unit for performing a rate matching of the encoded bits according to a rate matching pattern to generate a 60-bit rate matched block; 상기 래이트 매칭된 블록을 상기 단말에게 전송하는 물리채널 매핑부를 포함하며,It includes a physical channel mapping unit for transmitting the matched block to the terminal, 여기서 상기 부호화된 비트들의 천공하는 비트들의 위치를 나타내는 상기 래이트 매칭 패턴은,Here, the rate matching pattern representing the position of the puncturing bits of the encoded bits, {1, 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83, 84, 85, 87, 88, 90}을 포함함을 특징으로 하는, 제어정보의 송신 장치.{1, 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83 84, 85, 87, 88, 90}. 제 5 항에 있어서, 상기 제어정보는, The method of claim 5, wherein the control information, 상기 상향링크 패킷 데이터의 전송을 위해 사용 가능한 최대 허용 데이터 레이트를 나타냄을 특징으로 하는, 제어정보의 송신 장치.And a maximum allowable data rate usable for the transmission of the uplink packet data. 제 6 항에 있어서, 상기 제어정보는,The method of claim 6, wherein the control information, 상기 최대 허용 데이터 레이트에 상응하는 5비트의 파워오프셋 및 상기 제어정보가 복합 자동 재전송 요구(HARQ)의 전체 프로세스들에 유효한지 여부를 지시하는 1비트의 유효 프로세스 지시자로 구성됨을 특징으로 하는, 제어정보의 송신 장치.And a 5-bit power offset corresponding to the maximum allowed data rate and a 1-bit valid process indicator indicating whether or not the control information is valid for all processes of a complex automatic retransmission request (HARQ). Device for transmitting information. 제 5 항에 있어서, 상기 단말 특정 CRC는,The method of claim 5, wherein the terminal specific CRC, 상기 제어정보의 오류검출을 위한 16비트의 CRC와 상기 16비트의 단말 식별자를 비트별로 모듈로-2 연산하여 생성됨을 특징으로 하는, 제어정보의 송신 장치.And a 16-bit CRC for detecting the error of the control information and a 16-bit terminal identifier generated by modulo-2 operation for each bit. 이동통신 시스템에서 상향링크 패킷데이터의 전송에 관련된 제어정보를 수신하는 방법에 있어서,A method for receiving control information related to transmission of uplink packet data in a mobile communication system, 기지국으로부터 수신된 신호에서 60비트의 래이트 매칭된 블록을 추출하는 과정과,Extracting a 60-bit rate matched block from a signal received from a base station, 상기 래이트 매칭된 블록을 래이트 매칭 패턴에 따라 역 래이트 매칭하여 90비트의 부호화된 비트들을 출력하는 과정과,Outputting 90 bits of encoded bits by performing a reverse-rate matching on the rate matched block according to a rate matching pattern; 상기 부호화된 비트들을 1/3의 부호율로 복호화하여 6비트의 제어정보와 16비트의 단말 특정 CRC를 출력하는 과정과,Outputting 6 bits of control information and 16 bits of terminal specific CRC by decoding the encoded bits at a code rate of 1/3; 상기 단말 특정 CRC를 검사하여 상기 제어정보를 출력하는 과정을 포함하며,Inspecting the terminal specific CRC and outputting the control information; 여기서 상기 래이트 매칭된 블록의 역천공하는 비트들의 위치를 나타내는 상기 래이트 매칭 패턴은,Here, the rate matching pattern representing the position of the back-punching bits of the rate matched block, {1, 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83, 84, 85, 87, 88, 90}을 포함함을 특징으로 하는, 제어정보의 수신 방법.{1, 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83 , 84, 85, 87, 88, 90}. 제 9 항에 있어서, 상기 제어정보는, The method of claim 9, wherein the control information, 상기 상향링크 패킷 데이터의 전송을 위해 사용 가능한 최대 허용 데이터 레이트를 나타냄을 포함함을 특징으로 하는, 제어정보의 수신 방법.And indicating a maximum allowable data rate available for transmission of the uplink packet data. 제 10 항에 있어서, 상기 제어정보는,The method of claim 10, wherein the control information, 상기 최대 허용 데이터 레이트에 상응하는 5비트의 파워오프셋 및 상기 제어정보가 복합 자동 재전송 요구(HARQ)의 전체 프로세스들에 유효한지 여부를 지시하는 1비트의 유효 프로세스 지시자로 구성됨을 특징으로 하는, 제어정보의 수신 방법.And a 5-bit power offset corresponding to the maximum allowed data rate and a 1-bit valid process indicator indicating whether or not the control information is valid for all processes of a complex automatic retransmission request (HARQ). How to Receive Information. 제 9 항에 있어서, 상기 단말 특정 CRC는,The method of claim 9, wherein the terminal specific CRC, 상기 제어정보의 오류검출을 위한 16비트의 CRC와 상기 16비트의 단말 식별자를 비트별로 모듈로-2 연산하여 생성됨을 특징으로 하는, 제어정보의 수신 방법.And generating a modulo-2 operation of the 16-bit CRC and the 16-bit terminal identifier for each bit for error detection of the control information. 이동통신 시스템에서 상향링크 패킷데이터의 전송에 관련된 제어정보를 수신하는 장치에 있어서,An apparatus for receiving control information related to transmission of uplink packet data in a mobile communication system, 기지국으로부터 수신된 신호에서 60비트의 래이트 매칭된 블록을 추출하는 역 물리채널 매핑부와,An inverse physical channel mapping unit for extracting a 60-bit rate matched block from a signal received from a base station; 상기 래이트 매칭된 블록을 래이트 매칭 패턴에 따라 역 래이트 매칭하여 90비트의 부호화된 비트들을 출력하는 역 래이트 매칭부와,An inverse late matcher which inversely matches the late matched block according to a late match pattern and outputs 90-bit encoded bits; 상기 부호화된 비트들을 1/3의 부호율로 복호화하여 6비트의 제어정보와 16비트의 단말 특정 CRC를 출력하는 채널 복호화기와,A channel decoder for decoding the encoded bits at a code rate of 1/3 and outputting 6 bits of control information and 16 bits of terminal specific CRC; 상기 단말 특정 CRC 를 검사하여 상기 제어정보를 출력하는 CRC 검사기를 포함하며,A CRC checker for inspecting the terminal specific CRC and outputting the control information; 여기서 상기 래이트 매칭된 블록의 역천공하는 비트들의 위치를 나타내는 상기 래이트 매칭 패턴은,Here, the rate matching pattern representing the position of the back-punching bits of the rate matched block, {1, 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83, 84, 85, 87, 88, 90}을 포함함을 특징으로 하는, 제어정보의 수신 장치.{1, 2, 5, 6, 7, 11, 12, 14, 15, 17, 23, 24, 31, 37, 44, 47, 61, 63, 64, 71, 72, 75, 77, 80, 83 84, 85, 87, 88, 90}. 제 13 항에 있어서, 상기 제어정보는, The method of claim 13, wherein the control information, 상기 상향링크 패킷 데이터의 전송을 위해 사용 가능한 최대 허용 데이터 레이트를 나타냄을 특징으로 하는, 제어정보의 수신 장치.And a maximum allowable data rate usable for transmission of the uplink packet data. 제 14 항에 있어서, 상기 제어정보는,The method of claim 14, wherein the control information, 상기 최대 허용 데이터 레이트에 상응하는 5비트의 파워오프셋 및 상기 제어정보가 복합 자동 재전송 요구(HARQ)의 전체 프로세스들에 유효한지 여부를 지시하는 1비트의 유효 프로세스 지시자로 구성됨을 특징으로 하는, 제어정보의 수신 장치.And a 5-bit power offset corresponding to the maximum allowed data rate and a 1-bit valid process indicator indicating whether or not the control information is valid for all processes of a complex automatic retransmission request (HARQ). Device for receiving information. 제 13 항에 있어서, 상기 단말 특정 CRC는,The method of claim 13, wherein the terminal specific CRC, 상기 제어정보의 오류검출을 위한 16비트의 CRC와 상기 16비트의 단말 식별자를 비트별로 모듈로-2 연산하여 생성됨을 특징으로 하는, 제어정보의 수신 장치.And 16-bit CRC for detecting error of the control information and 16-bit terminal identifier generated by modulo-2 operation for each bit. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020050007437A 2004-12-01 2005-01-27 Method and apparatus for transmitting / receiving control information in mobile communication system supporting packet data transmission KR100909543B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
AU2005239657A AU2005239657B2 (en) 2004-12-01 2005-11-29 Method and apparatus for transmitting and receiving data with high reliability in a mobile communication system supporting packet data transmission
JP2005344041A JP4308817B2 (en) 2004-12-01 2005-11-29 Highly reliable data transmission / reception method and apparatus in a mobile communication system supporting packet data transmission
US11/289,572 US7486644B2 (en) 2004-12-01 2005-11-30 Method and apparatus for transmitting and receiving data with high reliability in a mobile communication system supporting packet data transmission
EP05026149.4A EP1672825B1 (en) 2004-12-01 2005-11-30 Method and apparatus for transmitting and receiving data with high reliability in a mobile communication system supporting packet data transmission

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20040099917 2004-12-01
KR1020040099917 2004-12-01
KR20040110552 2004-12-22
KR1020040110552 2004-12-22

Publications (2)

Publication Number Publication Date
KR20060061199A KR20060061199A (en) 2006-06-07
KR100909543B1 true KR100909543B1 (en) 2009-07-27

Family

ID=37157773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007437A KR100909543B1 (en) 2004-12-01 2005-01-27 Method and apparatus for transmitting / receiving control information in mobile communication system supporting packet data transmission

Country Status (2)

Country Link
KR (1) KR100909543B1 (en)
RU (1) RU2304840C1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8379622B2 (en) * 2007-06-15 2013-02-19 Motorola Mobility Llc Method and apparatus for reusing packet data control assignment bits for resource allocation indications
US8555148B2 (en) 2007-09-18 2013-10-08 Samsung Electronics Co., Ltd. Methods and apparatus to generate multiple CRCs
RU2449480C2 (en) 2008-01-08 2012-04-27 Нокиа Сименс Нетуоркс Ой Configuration of reference probing signal
US10312936B2 (en) * 2014-01-17 2019-06-04 Texas Instruments Incorporated Using CRC residual value to distinguish a recipient of a data packet in a communication system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010009780A (en) * 1999-07-14 2001-02-05 서평원 Rate matching method for channelization code on up-link
JP2002078024A (en) 2000-09-01 2002-03-15 Matsushita Electric Ind Co Ltd Data transmitter, data receiver, data transmission method and data reception method
JP2002208910A (en) 2001-01-09 2002-07-26 Kenwood Corp Portable terminal device and data transmitting method
EP1339188A1 (en) * 2002-02-20 2003-08-27 Siemens Aktiengesellschaft Channel coding method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010009780A (en) * 1999-07-14 2001-02-05 서평원 Rate matching method for channelization code on up-link
JP2002078024A (en) 2000-09-01 2002-03-15 Matsushita Electric Ind Co Ltd Data transmitter, data receiver, data transmission method and data reception method
JP2002208910A (en) 2001-01-09 2002-07-26 Kenwood Corp Portable terminal device and data transmitting method
EP1339188A1 (en) * 2002-02-20 2003-08-27 Siemens Aktiengesellschaft Channel coding method

Also Published As

Publication number Publication date
RU2005137244A (en) 2007-06-10
RU2304840C1 (en) 2007-08-20
KR20060061199A (en) 2006-06-07

Similar Documents

Publication Publication Date Title
JP4308817B2 (en) Highly reliable data transmission / reception method and apparatus in a mobile communication system supporting packet data transmission
KR101363016B1 (en) Increasing capacity in wireless communications
KR100646799B1 (en) Method and apparatus for determining rate matching parameters for a transport channel in a mobile telecommunication system
KR100754552B1 (en) Apparatus for transmitting/receiving high speed-shared control channel in communication system using high speed downlink packet access scheme and method thereof
JP6091895B2 (en) Increased capacity in wireless communications
KR100712323B1 (en) Method and appatus for uplink rate transmission scheduling adapted to fast rate ramping in packet communication system
KR100678156B1 (en) Apparatus and method for transmitting and receiving wireless packet data
KR100770897B1 (en) Apparatus and method for transmitting of data via packet data control channel in communication system
KR100474691B1 (en) Apparatus and method for transmitting and receiving data on packet data control channel
KR20050020651A (en) Method and apparatus for transmitting control information of uplink dedicated channel in asynchronous wcdma system
KR100819267B1 (en) Apparatus and method for transmitting of data via packet data control channel in communication system
KR100909543B1 (en) Method and apparatus for transmitting / receiving control information in mobile communication system supporting packet data transmission
CN100553183C (en) The method and apparatus that transmits and receive data highly reliably in the mobile communication system
US20060221907A1 (en) Method and apparatus for bit mapping enhanced-dedicated physical control channel (E-DPCCH) information in UMTS wireless communication system
CN101198080B (en) Transmission method of high-speed uplink packet access signaling of time division code division multiple access system
KR20030060387A (en) Apparatus for transmitting/receiving high speed-shared control channel in communication system using high speed downlink packet access scheme and method thereof
KR20060087244A (en) Method and apparatus for transmission/reception with high reliability in mobile telecommunication system for packet data transmission
KR20060112160A (en) Method and apparatus for determining transport parameter of physical layer of uplink packet data service in mobile telecommunication system
Ghosh et al. Air-interface for 1XTREME/1xEV-DV
KR20060026813A (en) Method and apparatus for the determination of the harq control information in mobile telecommunication system for enhanced uplink dedicated channel
KR20030046539A (en) Apparatus for transferring channelization code allocation information in communication system using high speed downlink packet access scheme and method thereof
JPWO2006016426A1 (en) Rate scheduling method and terminal
KR100924806B1 (en) Method and system for retransmitting absolute grant channel
KR20050089264A (en) Method and apparatus for efficient delivery of ack/nack information in hybrid-arq scheme for enhanced uplink packet transmission
KR20060035538A (en) Method for signaling transport formats of up-link packet transmission system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 11