KR100908346B1

KR100908346B1 - 전자식 안정기

Info

Publication number: KR100908346B1
Application number: KR1020080010099A
Authority: KR
Inventors: 이병갑; 박종연
Original assignee: 주식회사 미디어테크놀로지
Priority date: 2008-01-31
Filing date: 2008-01-31
Publication date: 2009-07-20

Abstract

본 발명은 보호회로를 갖는 전자식 안정기에 관한 것으로서, 하프브리지회로(10)의 드라이브IC(U1)에 릴레이(RL1)를 연결하고 상기 릴레이(RL1)에 구동신호를 제공하기 위한 트랜지스터(Q6)를 연결한 릴레이회로(31)를 구성하며, 이그나이터회로(20)의 커패시터(C1)에 병렬로 실리콘제어정류기(SCR)를 연결하되 상기 실리콘제어정류기(SCR)의 게이트단자를 상기 릴레이 구동용 트랜지스터(Q6)에 연결하며, 상기 실리콘제어정류기(SCR)와 트랜지스터(Q6)의 연결선에 보호회로(30)의 최종출력신호를 위한 제1 OR게이트(U2)의 출력단을 연결하며, 상기 제1 OR게이트(U2)의 입력단으로 제1슈미트리거 인버터(U3) 및 제2 OR게이트(U4)가 연결 구성된 단락상태 판단회로(32)와 자신의 출력단을 하나의 입력단으로 갖는 제3 OR게이트(U5)에 의한 제1래치회로(33)를 연결하며, 상기 단락상태 판단회로(32)의 제2 OR게이트(U4)의 입력단으로 자신의 출력단을 하나의 입력단으로 갖는 제4 OR게이트(U6)에 의한 제2래치회로(34)와 차후에 기술되는 단락판별용 딜레이회로(37)에 연결되는 제6슈미트리거 인버터(U7)를 연결하고, 상기 제2래치회로(34)의 제4 OR게이트(U6)의 입력단으로 연속 배열된 제2 및 제3 슈미트리거 인버터(U8)(U9)에 의한 상태분별회로(35)를 연결하되 단락상태 또는 램프의 정상 점등시 검출되는 센싱전압(V_Sensing)이 제3슈미트리거 인버터(U9)로 입력되게 하며, 상기 제1래치회로(33)의 제3 OR게이트(U5)의 입력단으로 AND게이트(U10)에 의한 무부하상태 판단회로(36)를 연결하고, 상기 AND게이트(U10)의 입력단으로 연속 배열된 제4 및 제5 슈미트리거 인버터(U11)(U12)와 상기 상태분별회로(35)의 출력을 연결하며, 상기 제6슈미트리거 인버터(U7)에 연결되며 저항(R5)(R6)과 커패시터(C3)가 연결 구성된 단락판별용 딜레이회로(37)를 구비하고, 상기 제5슈미트리거 인버터(U12)에 연결되며 저항(R7)(R8)과 커패시터(C4)가 연결 구성된 무부하판별용 딜레이회로(38)를 구비하되, 전원공급용 SMPS로부터 전원을 공급받도록 연결되는 것을 특징으로 한다.

또한, 본 발명은 벅컨버터(120)의 출력단에 전압분배를 위한 2개의 저항(R111)(R112)을 연결하고 상기 저항(R111)(R112)의 접속단에 연속 배열된 제1슈미트리거 인버터(U3A) 및 제2슈미트리거 인버터(U3B)를 연결하되 상기 제2슈미트리거 인버터(U3B)의 출력을 AND게이트(U1A)의 1번핀으로 입력되게 하며, 상기 AND게이트(U1A)의 2번핀으로 연속 배열된 제3슈미트리거 인버터(U2A) 및 제4슈미트리거 인버터(U2B)에서 제4슈미트리거 인버터(U2B)의 출력이 입력되게 연결하고 상기 제3슈미트리거 인버터(U2A)의 입력단으로 2개의 저항(R113)(R114)과 커패시터(C1)에 의한 딜레이회로(151)를 연결하되 상기 딜레이회로(151)는 전원공급용 SMPS의 출력단에 연결하며, 상기 AND게이트(U1A)의 출력은 풀브리지회로(130)의 드라이브IC(131)에 입력되게 하는 것을 특징으로 한다.

안정기, 하프브리지회로, 풀브리지회로, 이그나이터, 보호회로

Description

전자식 안정기{ELECTRONIC STABILIZER}

본 발명은 고압방전등(HID램프)용 전자식 안정기에 관한 것으로, 더욱 상세하게는 슈미트리거 인버터와 논리게이트 및 수동소자를 이용하여 보호회로를 구성함으로써 저렴한 단가와 동작 안정성을 확보할 수 있도록 한 전자식 안정기에 관한 것이다.

일반적으로 고압방전등(HID램프)은 기존의 할로겐전구와 달리 필라멘트가 없이 전극사이의 불꽃 방전(플라즈마현상)을 이용하여 발광을 유도하는 램프로서, 수명이 길고 열부하가 적은 고효율 특성을 갖는다.

이러한 고압방전등은 램프의 점등 및 전류의 흐름을 안정시킬 수 있도록 안정기가 연결 구비되는데, 크게 자기식과 전자식으로 분류된다.

현재 고압방전등용 안정기로는 효율성면에서 자기식에 비해 전자식 안정기가 보다 효율적이며, 전자식 안정기가 많이 적용되어 사용되고 있다.

상기 전자식 안정기는 역률보상회로인 PFC(Power Factor Correction)회로와 출력회로인 하프브리지(Half Bridge)회로의 결합방식과, PFC회로와 풀브리지(Full Bridge)회로의 결합방식으로 크게 분류되어 적용되고 있다.

또한, 전자식 안정기에는 단락 및/또는 무부하 상태 발생시 안정기를 보호하고 신뢰성을 확보할 수 있도록 보호회로가 형성되는데, 상기 보호회로는 안정기의 출력이 무부하(no load) 상태일 때 이그나이터(ignitor)에 의해 1kV 이상의 고전압이 주기적으로 발생하고 이 고전압으로 인하여 스위칭 소자에 전압 스트레스를 주게 되므로 소자의 수명을 감소시키게 되며 심할 경우 소자의 파손까지 이어질 수 있는 문제점을 보호하기 위한 것이다.

또한, 안정기의 출력이 단락(short) 상태일 때 약 9~10A 정도의 전류가 흐르게 되므로 전력이 낭비되는 것을 보호하기 위한 것이다.

도 1은 종래기술에 의한 전자식 안정기용 보호회로를 나타낸 예시도로서, PFC회로와 하프브리지 출력회로의 결합방식을 갖는 400W급 이상의 전자식 안정기에 적용되는 보호회로를 나타낸 것이다.

도 1에서와 같은 종래의 전자식 안정기용 보호회로의 동작원리를 살펴보면, 안정기의 출력이 단락되면 과전류가 흐르게 되어 인덕터(L3)의 출력전압이 상승하게 되고 상승된 전압은 다이오드(D2)를 통과하여 반파로 정류되고 커패시터(C9)와 저항(R5)에 의해 리플(ripple)이 포함된 DC전압이 된다. 이 DC전압의 값이 다이악(D1)의 항복(breakover) 전압을 만족하게 되면 다이악(D1)이 턴 온(turn on) 되면서 MOSFET(M2)의 게이트전압(Vgs)이 인가된다. 이 전압으로 인해 MOSFET(M2)가 턴 온 되고 이와 동시에 SMPS의 출력이 그라운드와 단락(short) 된다.

또한, 2차측 출력이 그라운드와 단락되면 SMPS의 과전류보호(Over Current Protection) 기능에 의해 SMPS의 동작이 멈추게 되며, PFC회로(미 도시됨)의 PFC IC와 하프브리지회로(미 도시됨)의 드라이브 IC에 전원을 공급하던 SMPS의 구동을 정지시킴으로써 안정기를 오프(off)시켜 보호하게 된다.

그런데, 상술한 바와 같은 종래의 전자식 안정기용 보호회로는 안정기의 정상상태나 무부하상태 또는 단락상태일 때 인덕터(L3)에서 센싱받은 각각의 전압을 측정하였을 경우 초기 측정된 전압의 차이는 작으나, 센싱 회로가 R과 L 및 C의 아날로그 소자로 구성되어 있으므로 온도의 변화 및 수명이 경과함에 따라서 그 전압차의 폭이 커지는 문제점이 있었다.

또한, 종래에는 보호회로에 사용된 다이악의 항복(breakover) 전압에 대한 허용 오차범위가 커서 오동작을 일으킬 우려가 높은 문제점이 있었으며, 램프의 이그니션(ignition) 후 약 3분 동안은 단락상태일 경우와 거의 비슷한 전류가 흐르게 되므로 단락상태와 정상상태의 경우를 구분하기 어려운 문제점이 있었다.

나아가, 종래에는 SMPS의 출력을 단락시키기 위한 MOSFET(M2)의 게이트인가 전압(Vgs)이 허용범위 이상이 되므로 MOSFET(M2)의 수명에 악영향을 미치게 되는 문제점이 있었다.

한편, 도시하지는 않았으나, PFC회로와 벅 컨버터(burk converter) 및 풀브리지 출력회로의 결합방식을 갖는 종래의 전자식 안정기에 있어서는 안정기 출력단에 무부하상태일 경우와 램프가 파손되었을 경우 램프가 점등되지 않은 것으로 판단을 하여 연속적인 이그니션(ignition) 펄스를 발생하게 되는데, 이러한 연속적인 이그니션 펄스는 PFC회로와 벅 컨버터 및 풀브리지 출력회로에 악영향을 미치게 되고 수명을 단축시키는 결과를 초래하게 되며 심할 경우에 풀브리지 드라이브 IC가 파손될 수 있음은 물론 메인 제어부의 파손까지 발생할 수 있는 문제점이 있었다.

이를 위하여 풀브리지 출력회로가 결합되는 방식의 종래 전자식 안정기에는 보호회로로 이그니션 차단회로가 구비되는데, 릴레이에 의한 스위칭 구조가 대부분이고 많은 소자가 적용되므로 제작단가가 높아지는 문제점 및 회로의 크기가 전반적으로 커지는 문제점이 있었다.

또한, 연속적인 이그니션(ignition) 펄스가 발생시 풀브리지 드라이브 IC는 쇼트다운(shut down)과 드라이빙(driving)을 빠른 주기로 반복하게 되는데, 보호회로가 안정적으로 동작되지 않을 수 있어 수명 단축 및 소자 파손이 우려되고 있으며, 종래에는 보호회로의 동작 안정성 및 신뢰성이 떨어지는 문제점이 있었다.

본 발명은 상술한 종래의 문제점을 해소하기 위해 안출된 것으로서, 하프브리지회로 방식의 안정기에 안정적으로 적용시킬 수 있으며, 동작 안정성 및 신뢰성을 높일 수 있도록 하고 스위칭 소자의 수명 단축 및 파손을 방지할 수 있도록 하며 제작단가를 낮춤은 물론 무부하 및/또는 단락상태의 발생시 안정기 및 램프를 안정적으로 보호할 수 있도록 한 보호회로를 갖는 전자식 안정기를 제공하는데 그 목적이 있다.

또한, 본 발명은 풀브리지회로 방식의 안정기에 안정적으로 적용시킬 수 있으며, 동작 안정성 및 신뢰성을 높일 수 있도록 하고 스위칭 소자의 수명 단축 및 파손을 방지할 수 있도록 하며, 릴레이의 사용없이 최소의 소자로 회로를 구성할 수 있도록 함은 물론 제작단가를 낮출 수 있도록 하고 회로의 크기 또한 감소시킬 수 있도록 한 보호회로를 갖는 전자식 안정기를 제공하는데 또 다른 목적이 있다.

즉, 본 발명은 슈미트리거 인버터와 논리게이트 및 수동소자를 이용하여 보호회로를 구성함으로써 저렴한 단가와 동작 안정성을 확보할 수 있도록 하는데 있다.

본 발명은 하프브리지회로의 드라이브IC에 릴레이를 연결하고 상기 릴레이에 구동신호를 제공하기 위한 트랜지스터를 연결한 릴레이회로를 구성하며, 이그나이터회로의 커패시터에 병렬로 실리콘제어정류기를 연결하되 상기 실리콘제어정류기의 게이트단자를 상기 릴레이 구동용 트랜지스터에 연결하며, 상기 실리콘제어정류기와 트랜지스터의 연결선에 보호회로의 최종출력신호를 위한 제1 OR게이트의 출력단을 연결하며, 상기 제1 OR게이트의 입력단으로 제1슈미트리거 인버터 및 제2 OR게이트가 연결 구성된 단락상태 판단회로와 자신의 출력단을 하나의 입력단으로 갖는 제3 OR게이트에 의한 제1래치회로를 연결하며, 상기 단락상태 판단회로의 제2 OR게이트의 입력단으로 자신의 출력단을 하나의 입력단으로 갖는 제4 OR게이트에 의한 제2래치회로와 차후에 기술되는 단락판별용 딜레이회로에 연결되는 제6슈미트 리거 인버터를 연결하고, 상기 제2래치회로의 제4 OR게이트의 입력단으로 연속 배열된 제2 및 제3 슈미트리거 인버터에 의한 상태분별회로를 연결하되 단락상태 또는 램프의 정상 점등시 검출되는 센싱전압이 제3슈미트리거 인버터로 입력되게 하며, 상기 제1래치회로의 제3 OR게이트의 입력단으로 AND게이트에 의한 무부하상태 판단회로를 연결하고, 상기 AND게이트의 입력단으로 연속 배열된 제4 및 제5 슈미트리거 인버터와 상기 상태분별회로의 출력을 연결하며, 상기 제6슈미트리거 인버터에 연결되며 저항과 커패시터가 연결 구성된 단락판별용 딜레이회로를 구비하고, 상기 제5슈미트리거 인버터에 연결되며 저항과 커패시터가 연결 구성된 무부하판별용 딜레이회로를 구비하되, 전원공급용 SMPS로부터 전원을 공급받도록 연결되는 것을 특징으로 한다.

또한, 본 발명은 벅컨버터의 출력단에 전압분배를 위한 2개의 저항을 연결하고 상기 저항의 접속단에 연속 배열된 제1슈미트리거 인버터 및 제2슈미트리거 인버터를 연결하되 상기 제2슈미트리거 인버터의 출력을 AND게이트의 1번핀으로 입력되게 하며, 상기 AND게이트의 2번핀으로 연속 배열된 제3슈미트리거 인버터 및 제4슈미트리거 인버터에서 제4슈미트리거 인버터의 출력이 입력되게 연결하고 상기 제3슈미트리거 인버터의 입력단으로 2개의 저항과 커패시터에 의한 딜레이회로를 연결하되 상기 딜레이회로는 전원공급용 SMPS의 출력단에 연결하며, 상기 AND게이트의 출력은 풀브리지회로의 드라이브IC에 입력되게 하는 것을 특징으로 한다.

본 발명은 슈미트리거 인버터와 논리게이트 및 수동소자를 이용하여 보호회로를 구성함으로써 저렴한 단가와 안정된 동작특성을 확보할 수 있다.

또한, 본 발명의 일 실시예는 하프브리지회로 방식의 안정기에 안정적으로 적용시킬 수 있으며, 동작 안정성 및 신뢰성을 높일 수 있고 스위칭 소자의 수명 단축 및 파손을 방지할 수 있다.

나아가, 본 발명의 다른 실시예는 풀브리지회로 방식의 안정기에 안정적으로 적용시킬 수 있으며, 동작 안정성 및 신뢰성을 높일 수 있고 스위칭 소자의 수명 단축 및 파손을 방지할 수 있으며, 릴레이의 사용없이 최소의 소자로 회로를 구성할 수 있고 회로의 크기 또한 감소시킬 수 있다.

본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 2에서와 같이, 본 발명의 일 실시예에 의한 보호회로(30)를 갖는 전자식 안정기는 PFC회로(PFCout)로부터 역률 보상된 직류전압을 공급받으며 드라이브IC(U1)의 동작에 의해 스위칭 제어되어 출력전력을 형성하게 되는 하프브리지회로(10)와, 상기 하프브리지회로(10)에 의한 출력 형성시 전압이 인가되어 램프의 점등에 필요한 동기전압을 만드는 이그나이터회로(20)와 보호회로(30)를 포함하여 이루어진다.

상기 드라이브IC(U1)의 입력단에 릴레이(RL1)를 연결하고 상기 릴레이(RL1)에 구동신호를 제공하기 위한 트랜지스터(Q6)를 연결한 릴레이회로(31)를 구성하며, 상기 이그나이터회로(20)의 커패시터(C1)에 병렬로 실리콘제어정류기(SCR)를 연결하되 상기 실리콘제어정류기(SCR)의 게이트단자를 상기 릴레이 구동용 트랜지스터(Q6)에 연결하며, 상기 실리콘제어정류기(SCR)와 트랜지스터(Q6)의 연결선에 보호회로(30)의 최종출력신호를 위한 제1 OR게이트(U2)의 출력단을 연결하며, 상기 제1 OR게이트(U2)의 입력단으로 제1슈미트리거 인버터(U3) 및 제2 OR게이트(U4)가 연결 구성된 단락상태 판단회로(32)와 자신의 출력단을 하나의 입력단으로 갖는 제3 OR게이트(U5)에 의한 제1래치(Latch)회로(33)를 연결하며, 상기 단락상태 판단회로(32)의 제2 OR게이트(U4)의 입력단으로 자신의 출력단을 하나의 입력단으로 갖는 제4 OR게이트(U6)에 의한 제2래치회로(34)와 차후에 기술되는 단락판별용 딜레이회로(37)에 연결되는 제6슈미트리거 인버터(U7)를 연결하고, 상기 제2래치회로(34)의 제4 OR게이트(U6)의 입력단으로 연속 배열된 제2 및 제3 슈미트리거 인버터(U8)(U9)에 의한 상태분별회로(35)를 연결하되 단락상태 또는 램프의 정상 점등시 검출되는 센싱전압(V_Sensing)이 제3슈미트리거 인버터(U9)로 입력되게 하며, 상기 제1래치회로(33)의 제3 OR게이트(U5)의 입력단으로 AND게이트(U10)에 의한 무부하상태 판단회로(36)를 연결하고, 상기 AND게이트(U10)의 입력단으로 연속 배열된 제4 및 제5 슈미트리거 인버터(U11)(U12)와 상기 상태분별회로(35)의 출력을 연결하며, 상기 제6슈미트리거 인버터(U7)에 연결되며 저항(R5)(R6)과 커패시터(C3)가 연결 구성된 단락판별용 딜레이회로(37)를 구비하고, 상기 제5슈미트리거 인버터(U12)에 연결되며 저항(R7)(R8)과 커패시터(C4)가 연결 구성된 무부하판별용 딜레이회로(38)를 구비하되, 전원공급용 SMPS로부터 전원을 공급받도록 연결되는 구성으로 이루어진다.

이때, 안정기에 인가되는 DC 링크전압은 PFC회로(미 도시됨)의 출력전압인 400V로 가정한다.

여기서, 본 발명의 보호회로(30)에 있어, 단락판별용 딜레이회로(37)를 구성하는 A파트는 단락상태를 판단하기 위한 딜레이회로로서, SMPS로부터 전원을 공급받으며, 단락상태 또는 정상 점등시 검출되는 센싱전압(V_Sensing)이 0V에서 3V까지 상승하는데 시간이 걸리기 때문에 정상적인 단락 여부를 정확하게 판단하기 위하여 센싱전압(V_Sensing)이 3V로 상승할 때까지 기다릴 수 있도록 딜레이타임을 주기 위한 구성이다.

무부하판별용 딜레이회로(38)를 구성하는 B파트는 무부하 상태를 판단하기 위한 딜레이회로로서, 램프가 한 번에 점등이 이루어지지 않고 몇 번의 이그니션 펄스가 발생된 후에 점등될 경우가 있기 때문에 정상적인 무부하 여부를 정확하게 판별할 수 있도록 하기 위한 구성이며, SMPS로부터 전원이 공급되면 몇 초간(약 10초 정도) 대기한 후에 무부하를 판단할 수 있도록 하기 위한 구성이다. 이러한 구성은 약 8초정도면 아크갭이 15~16회 정도 도통이 이루어지고, 보통 2~3회의 이그니션 펄스로 도통이 이루어진다는 점을 고려한 것이다.

상태분별회로(35)를 구성하는 C파트는 단락상태와 무부하상태 또는 정상상태를 구분하기 위하여 제2 및 제3 슈미트리거 인버터(U8)(U9)를 연속 배열한 구성으로 단락상태 또는 정상 점등시 검출되는 센싱전압(V_Sensing)이 입력되며, 이 상태분별회로(35)를 구성하는 슈미트리거 인버터는 3V 이하에서는 Low 출력을 갖고 3V를 넘어서는 순간에 High로 출력되는 특성을 발휘하는 소자로서, 단락시에 검출되 는 센싱전압(V_Sensing)이 수백 mV가 될 수 있지만 노이즈의 영향에 의해 작은 전압으로 발생될 수 있으므로 이를 방지하기 위함이며, 제2 및 제3 슈미트리거 인버터(U8)(U9)의 출력에 있어 한 번이라도 High의 출력이 발생을 했다면 무부하 또는 정상 상태로 판별하게 되고 이와 반대로 한 번이라도 High의 출력발생 없이 계속 Low의 출력이 발생한다면 단락상태로 판별하게 된다.

제2래치회로(34)를 구성하는 D파트는 상태분별회로(35)에서의 출력이 한 번이라도 High 출력이 발생하는 경우 이 High신호를 유지할 수 있도록 하기 위한 구성으로서, High 출력을 유지함에 의해 무부하 상태가 유지된다면 상태분별회로(35)의 출력은 이 제2래치회로(34)와 무관하게 High로 출력되며, 만약 정상 점등이 이루어지면 한 번의 이그니션 펄스 출력 후에 Low로 출력되어 방전을 행하게 된다.

즉, 한 번이라도 High 출력이 발생하면 래치를 걸어서 계속 High 신호가 유지될 수 있도록 하기 위함이며, 이 제2래치회로(34)에서의 출력이 Low가 되면 단락 상태를 판별하게 된다.

단락상태 판단회로(32)를 구성하는 E파트는 제2래치회로(34)에서의 출력이 Low가 발생한다면 단락상태이기 때문에 제2 OR게이트(U4)와 제1슈미트리거 인버터(U3)를 순차적으로 거침에 의해 High 신호로 반전되어 출력될 수 있도록 구성한 것이다.

무부하상태 판단회로(36)를 구성하는 F파트는 무부하판별용 딜레이회로(38)로부터 약 10초 후에 신호를 입력받고 이와 더불어 상태분별회로(35)의 출력신호를 입력받게 된다.

예를 들어, High 신호가 AND게이트(U10)의 1번으로 입력되고 이 때 AND게이트(U10)의 2번 핀을 확인해서 High신호가 출력된다면 무부하상태가 되므로 AND게이트(U10)의 출력은 High가 된다.

즉, 무부하 상태에서 센싱전압(V_Sensing)은 리플(ripple)을 포함한 DC전압이기 때문에 시간에 상관없이 High 출력이 검출되어진다. 만약, 정상 점등이 된다면 센싱전압은 약 1초 동안 High 신호를 출력하게 되고 이후 약 4초 후에 0V로 낮아지게 된다. 이와 같은 원리에 의하여 약 10초 동안은 딜레이회로(38)에 의해서 센싱전압과 무관하게 AND게이트(U10)의 출력은 Low가 유지되다가 8초가 되는 순간 센싱전압을 체크하여 High이면 무부하로 판단하게 되고, Low이면 정상 점등으로 판단하게 된다.

제1래치회로(33)를 구성하는 G파트는 10초 동안 딜레이된 이후의 센싱전압이 High를 유지하면 무부하 판단회로(36)에서 무부하 상태로 판단하여 보호회로(30)의 출력이 High가 되는데, High 출력이 발생하는 경우 이 High신호를 유지할 수 있도록 하기 위한 구성이다.

즉, 제1래치회로(33)를 구성하는 이유는 보호회로의 최종출력이 High가 되면 릴레이(RL1)가 구동되고 이에 따라 드라이브IC(U1)의 타이밍 커패시터(C37)가 방전됨과 동시에 이그나이터회로의 커패시터(C1)와 병렬로 연결된 실리콘제어정류기(SCR)도 턴 온(Turn on)되므로 센싱전압이 0V가 된다. 이에 따라, 센싱전압이 0V가 되면 AND게이트(U10)의 논리회로에 의해 보호회로의 최종 출력신호가 Low가 되므로 드라이브IC(U1)의 발진이 시작되며, 이와 같이 센싱전압이 0V로 출력되어 최 종 출력신호가 Low가 되는 현상을 해결하기 위한 것이다.

보호회로의 최종출력을 위한 제1 OR게이트(U2)를 갖는 G파트는 무부하상태와 단락상태 중 하나라도 High가 발생한다면 최종출력이 High가 되도록 구성한 것이다.

보호회로(30)의 최종출력이 High가 되면, 릴레이회로(31)의 구성을 갖는 J파트의 트랜지스터(Q6)의 베이스단자로 High 신호가 입력되고 릴레이를 구동시켜 드라이브IC(U1)의 스위칭 출력을 차단하게 된다.

이때, 드라이브IC(U1)에는 릴레이(RL1)의 C와 B접점이 연결되는데, 트랜지스터(Q6)의 베이스단자에 High신호가 들어오면 릴레이(RL1)의 C접점과 B접점이 단락되고, 트랜지스터(Q6)의 베이스단자에 High신호가 들어오지 않으면 릴레이의 C접점과 A접점이 단락된다.

즉, 릴레이의 C접점과 A접점이 단락되었다는 것은 릴레이의 C접점과 B접점은 Open상태가 되는 것으로 드라이브IC(U1)의 타이밍 커패시터의 동작과는 무관하다는 것이며, 이에 따라 평소에는 Open상태를 유지하다가 보호회로의 출력이 High가 발생할 때에만 단락되어 이그나이터회로(20)의 커패시터(C1)의 전압을 방전하는 역할을 하게 된다.

또한, 이그나이터회로(20)의 커패시터(C1)에 병렬로 연결시킨 실리콘제어정류기(SCR)를 갖는 I파트는 보호회로(30)의 최종출력이 High가 되는 순간 드라이브IC(U1)의 스위칭 동작을 차단함과 동시에 실리콘제어정류기(SCR)의 게이트단자에 High 전압을 인가함에 의해 커패시터(C1)에 충전된 전압을 방전시키는 역할을 하게 된다.

즉, 릴레이(RL1)의 구동을 통해 드라이브IC(U1)의 스위칭 출력을 차단하여도 PFC회로는 계속 동작하게 되므로 하프브리지회로(10)의 인버터스위치(Q1A)(Q1B)의 양단에 400V DC 전압이 걸리게 된다. 이 DC 링크(link) 전압으로 인해 이그나이터 회로(20)의 커패시터(C1)에 전압이 충전되고 아크갭의 항복전압에 도달하는 순간 도통하게 되며, 이때 발생된 고전압은 FET의 구성을 갖는 인버터스위치(Q1A)(Q1B) 양단으로 인가되고 이로 인하여 인버터스위치가 파손되는데, 본 발명에서는 실리콘제어정류기(SCR)를 구비함에 의해 보호회로의 최종출력이 High가 되는 순간 드라이브IC(U1)의 스위칭 동작을 차단함과 동시에 이그나이터회로(20)의 커패시터(C1)에 충전된 전압을 방전시키게 되며, 또한 실리콘제어정류기(SCR)의 애노드단자와 캐소드단자간이 단락상태를 유지하게 되므로 커패시터(C1)의 양단 전압이 0V를 유지하게 되어 하프브리지회로(10)의 인버터스위치(Q1A)(Q1B)의 파손을 방지되게 한다.

그리고, 도 3 및 도 4는 본 발명의 보호회로(30)를 포함하는 구성을 갖는 안정기의 출력파형을 나타낸 측정파형이다.

부연하면, 도 3은 안정기의 출력을 단락시킨 상태에서 실험한 결과를 나타낸 것으로서, 단락상태시 약 580mS 후에 본 발명에 의한 보호회로의 출력이 High가 되어 램프의 출력을 차단시킴을 보여주고 있으며 보호회로가 안정적으로 동작됨을 나타내고 있다.

도 4는 안정기의 출력을 무부하 상태에서 실험한 결과를 나타낸 것으로서, 무부하 상태시 약 10S 후에 본 발명에 의한 보호회로의 출력이 High가 되어 램프의 출력을 차단시킴을 보여주고 있으며 이 또한 보호회로가 안정적으로 동작됨을 나타내고 있다.

따라서, 본 발명의 일 실시예에 의한 전자식 안정기용 보호회로(30)는 하프브리지 스위칭방식을 갖는 400W급 이상의 전자식 안정기에 더욱 유용하게 적용할 수 있으며, 안정기를 보호하기 위한 안정적인 동작특성과 함께 저렴한 단가의 제작을 가능하게 한다.

한편, 도 5에서와 같이, 본 발명의 다른 실시예에 의한 보호회로(150)를 포함하는 전자식 안정기는 직류전압의 역률을 보상하기 위한 PFC회로(110)와, 상기 PFC회로(110)의 출력전압(DC 링크전압)을 승압 또는 강압하여 변환출력하기 위한 벅 컨버터(Burk Converter)(120)와, 상기 벅컨버터(120)로부터 출력된 직류전압을 받으며 드라이브IC(131)의 동작에 의해 스위칭 제어되어 출력전력을 형성하게 되는 풀브리지회로(130)와, 상기 풀브리지회로(130)에 의한 출력 형성시 전압이 인가되어 램프의 점등에 필요한 동기전압을 만드는 이그나이터회로(140)와, 릴레이의 사용없이 무부하 또는 램프의 파손이 발생하게 되면 이그니션(ignition) 동작을 차단할 수 있도록 하여 400W급 이상의 전자식 안정기를 보호할 수 있도록 하기 위한 보호회로(150)를 포함하여 이루어진다.

상기 보호회로(150)는 벅컨버터(120)의 출력단에 전압분배를 위한 2개의 저항(R111)(R112)을 연결하고 상기 저항(R111)(R112)의 접속단에 연속 배열된 제1슈미트리거 인버터(U3A) 및 제2슈미트리거 인버터(U3B)를 연결하되 상기 제2슈미트리거 인버터(U3B)의 출력을 AND게이트(U1A)의 1번핀으로 입력되게 하며, 상기 AND게이트(U1A)의 2번핀으로 연속 배열된 제3슈미트리거 인버터(U2A) 및 제4슈미트리거 인버터(U2B)에서 제4슈미트리거 인버터(U2B)의 출력이 입력되게 연결하고 상기 제3슈미트리거 인버터(U2A)의 입력단으로 2개의 저항(R113)(R114)과 커패시터(C111)에 의한 딜레이회로(151)를 연결하되 상기 딜레이회로(151)는 전원공급용 SMPS의 출력단에 연결하며, 상기 AND게이트(U1A)의 출력은 풀브리지회로(130)의 드라이브IC(131) 입력단에 입력되게 하는 구성으로 이루어진다.

이때, 안정기에 인가되는 DC 링크전압은 PFC회로(110)의 출력전압인 400V로 가정한다.

상기 제1슈미트리거 인버터(U3A)의 입력단은 상기 저항(R111)(R112)의 접속단에 연결되고, 상기 딜레이회로(151)에서의 저항(R114)과 커패시터(C111)는 병렬로 연결된다.

상기 딜레이회로(151)는 램프의 점등을 위한 일정시간이 경과한 후에 무부하 상태 또는 램프의 파손을 확인할 수 있도록 하는 시간 지연기능을 하게 된다.

먼저, 본 발명의 다른 실시예에 의한 보호회로(150)는 일정시간이 경과하였는데 램프가 점등되지 않았을 경우,

램프 점등 전의 DC 링크전압은 PFC회로(110)의 출력전압인 400V가 되는데, 저항 R111은 500k를 사용하고 저항 R112는 4k를 사용한다고 하면, AND게이트(U1A)의 1번핀으로는 High 레벨이 인가된다.

즉, 다음의 수학식 1에 의해 AND게이트(U1A)의 1번핀으로는 High 레벨이 인 가된다.

[수학식 1]

V_U1A = 4k / (500k+4k) × 400V = 3.2V

이는 3V 이하에서는 Low 출력을 갖고 3V를 넘어서는 순간에 High로 출력되는 특성을 발휘하는 소자인 슈미트리거 인버터(U3A)(U3B)를 구비함에 의해 AND게이트(U1A)의 1번핀으로 High 출력이 인가되는 것이다.

또한, AND게이트(U1A)의 2번핀으로는 딜레이회로(151)에 의해 시간 지연이 발생되고 시간 지연(t0) 이후에 High 출력이 인가된다.

이에 따라, AND게이트(U1A)는 도 6에서와 같은 입출력 파형을 갖게 되며, 최종 High 신호를 출력하고 이를 풀브리지회로(130)의 드라이브IC(131)로 보내게 되며, 보호회로(150)의 동작에 의해 드라이브IC(131)를 쇼트다운(shut down)시킴으로써 이그니션 동작을 차단하게 된다.

또한, 본 발명의 다른 실시예에 의한 보호회로(150)는 일정시간 경과 이내에 램프의 점등이 이루어진 경우,

이때, 램프 점등 전의 DC 링크전압은 벅 컨버터(120)의 출력전압이 되며, 벅 컨버터의 스위칭 동작에 의해 PFC회로(110)의 출력전압인 400V를 강압하여 130V로 감소시키게 되는데, 여기서도 저항 R111은 500k를 사용하고 저항 R112는 4k를 사용한다고 하면, AND게이트(U1A)의 1번핀으로는 Low 레벨이 인가된다.

즉, 다음의 수학식 2에 의해 AND게이트(U1A)의 1번핀으로는 Low 레벨이 인가 되며, 초기 구간에 High 레벨이 인가되다가 점등 후에 DC 링크전압이 감소되면서 램프의 임피던스 또한 감소로 Low 레벨이 인가된다.

[수학식 2]

V_U1A = 4k / (500k+4k) × 130V = 1.0V

이에 따라, AND게이트(U1A)는 도 7에서와 같은 입출력 파형을 갖게 되며, 최종 Low 신호를 출력하고 이를 풀브리지회로(130)의 드라이브IC(131)로 보내게 되며, 램프의 점등 후에는 보호회로(150)의 영향없이 드라이브IC(131)가 정상 동작하게 된다.

그리고, 도 8은 본 발명의 다른 실시예에 의한 보호회로(150)를 포함하는 안정기가 무부하 상태일 때 측정한 파형출력을 나타낸 것으로서, 무부하 상태시 약 33초의 시간 경과 후에 본 발명에 의한 보호회로의 출력이 High가 되어 동작 ON됨에 의해 드라이브IC가 쇼트다운되고 램프의 출력이 0V가 되는 것을 보여주고 있습니다.

도 9는 본 발명의 다른 실시예에 의한 보호회로(150)를 포함하는 안정기에 램프를 연결하여 측정한 파형출력을 나타낸 것으로서, 보호회로(150)가 동작하기 위한 일정시간 경과 이내에 램프의 점등이 이루어졌음을 보여주고 있고 보호회로(150)가 동작하지 않음을 또한 보여주고 있으며, 램프의 정상적인 동작이 이루어 졌을 경우에는 보호회로의 영향없이 램프의 점등이 이루어짐을 확인할 수 있습니다.

따라서, 본 발명의 다른 실시예에 의한 전자식 안정기용 보호회로(150)는 벅 컨버터와 풀브리지 결합방식을 갖는 400W급 이상의 전자식 안정기에 더욱 유용하게 적용할 수 있으며, 릴레이의 사용없이 최소한의 소자만으로 안정적인 동작특성을 발휘하게 할 수 있음은 물론 저렴한 단가의 제작을 가능하게 한다.

도 1은 종래기술에 의한 전자식 안정기용 보호회로를 나타낸 예시도.

도 2는 본 발명의 일 실시예에 의한 전자식 안정기용 보호회로를 설명하기 위해 나타낸 예시도.

도 3 및 도 4는 본 발명의 일 실시예에 의한 보호회로를 포함하는 구성을 갖는 안정기의 출력파형을 나타낸 측정파형 도면.

도 5는 본 발명의 다른 실시예에 의한 전자식 안정기용 보호회로를 설명하기 위해 나타낸 예시도.

도 6 및 도 7은 본 발명의 다른 실시예에 의한 전자식 안정기용 보호회로에 서의 AND게이트 입출력 파형을 나타낸 도면.

도 8은 본 발명의 다른 실시예에 의한 보호회로를 포함하는 안정기가 무부하 상태일 때 측정한 파형출력을 나타낸 도면.

도 9는 본 발명의 다른 실시예에 의한 보호회로를 포함하는 안정기에 램프를 연결하여 측정한 파형출력을 나타낸 도면.

* 도면의 주요 부분에 대한 부호의 설명 *

10: 하프브리지회로 20,140: 이그나이터회로

30,150: 보호회로 110: PFC회로

120: 벅 컨버터

Claims

PFC회로(PFCout)로부터 역률 보상된 직류전압을 공급받으며 드라이브IC(U1)의 동작에 의해 스위칭 제어되어 출력전력을 형성하게 되는 하프브리지회로(10)와, 상기 하프브리지회로(10)에 의한 출력 형성시 전압이 인가되어 램프의 점등에 필요한 동기전압을 만드는 이그나이터회로(20)를 포함하는 전자식 안정기에 있어서,

상기 드라이브IC(U1)의 입력단에 릴레이(RL1)를 연결하고 상기 릴레이(RL1)에 구동신호를 제공하기 위한 트랜지스터(Q6)를 연결한 릴레이회로(31)를 구성하며,

상기 이그나이터회로(20)의 커패시터(C1)에 병렬로 실리콘제어정류기(SCR)를 연결하되 상기 실리콘제어정류기(SCR)의 게이트단자를 상기 릴레이 구동용 트랜지스터(Q6)에 연결하며,

상기 실리콘제어정류기(SCR)와 트랜지스터(Q6)의 연결선에 보호회로(30)의 최종출력신호를 위한 제1 OR게이트(U2)의 출력단을 연결하며,

상기 제1 OR게이트(U2)의 입력단으로 제1슈미트리거 인버터(U3) 및 제2 OR게이트(U4)가 연결 구성된 단락상태 판단회로(32)와 자신의 출력단을 하나의 입력단으로 갖는 제3 OR게이트(U5)에 의한 제1래치회로(33)를 연결하며,

상기 단락상태 판단회로(32)의 제2 OR게이트(U4)의 입력단으로 자신의 출력단을 하나의 입력단으로 갖는 제4 OR게이트(U6)에 의한 제2래치회로(34)와 차후에 기술되는 단락판별용 딜레이회로(37)에 연결되는 제6슈미트리거 인버터(U7)를 연결하고, 상기 제2래치회로(34)의 제4 OR게이트(U6)의 입력단으로 연속 배열된 제2 및 제3 슈미트리거 인버터(U8)(U9)에 의한 상태분별회로(35)를 연결하되 단락상태 또는 램프의 정상 점등시 검출되는 센싱전압(V_Sensing)이 제3슈미트리거 인버터(U9)로 입력되게 하며,

상기 제1래치회로(33)의 제3 OR게이트(U5)의 입력단으로 AND게이트(U10)에 의한 무부하상태 판단회로(36)를 연결하고, 상기 AND게이트(U10)의 입력단으로 연속 배열된 제4 및 제5 슈미트리거 인버터(U11)(U12)와 상기 상태분별회로(35)의 출력을 연결하며,

상기 제6슈미트리거 인버터(U7)에 연결되며 저항(R5)(R6)과 커패시터(C3)가 연결 구성된 단락판별용 딜레이회로(37)를 구비하고, 상기 제5슈미트리거 인버터(U12)에 연결되며 저항(R7)(R8)과 커패시터(C4)가 연결 구성된 무부하판별용 딜레이회로(38)를 구비하되, 전원공급용 SMPS로부터 전원을 공급받도록 연결되는 보호회로(30)를 포함하는 것을 특징으로 하는 전자식 안정기.
직류전압의 역률을 보상하기 위한 PFC회로(110)와, 상기 PFC회로(110)의 출력전압을 승압 또는 강압하여 변환출력하기 위한 벅 컨버터(120)와, 상기 벅컨버터(120)로부터 출력된 직류전압을 받으며 드라이브IC(131)의 동작에 의해 스위칭 제어되어 출력전력을 형성하게 되는 풀브리지회로(130)와, 상기 풀브리지회로(130)에 의한 출력 형성시 전압이 인가되어 램프의 점등에 필요한 동기전압을 만드는 이그나이터회로(140)를 포함하는 전자식 안정기에 있어서,

상기 벅컨버터(120)의 출력단에 전압분배를 위한 2개의 저항(R111)(R112)을 연결하고 상기 저항(R111)(R112)의 접속단에 연속 배열된 제1슈미트리거 인버터(U3A) 및 제2슈미트리거 인버터(U3B)를 연결하되 상기 제2슈미트리거 인버터(U3B)의 출력을 AND게이트(U1A)의 1번핀으로 입력되게 하며,

상기 AND게이트(U1A)의 2번핀으로 연속 배열된 제3슈미트리거 인버터(U2A) 및 제4슈미트리거 인버터(U2B)에서 제4슈미트리거 인버터(U2B)의 출력이 입력되게 연결하고 상기 제3슈미트리거 인버터(U2A)의 입력단으로 2개의 저항(R113)(R114)과 커패시터(C111)에 의한 딜레이회로(151)를 연결하되 상기 딜레이회로(151)는 전원공급용 SMPS의 출력단에 연결하며,

상기 AND게이트(U1A)의 출력은 풀브리지회로(130)의 드라이브IC(131) 입력단에 입력되게 하는 보호회로(150)를 포함하는 것을 특징으로 하는 전자식 안정기.