KR100905826B1 - Apparatus for phase locked loop - Google Patents

Apparatus for phase locked loop Download PDF

Info

Publication number
KR100905826B1
KR100905826B1 KR1020070054424A KR20070054424A KR100905826B1 KR 100905826 B1 KR100905826 B1 KR 100905826B1 KR 1020070054424 A KR1020070054424 A KR 1020070054424A KR 20070054424 A KR20070054424 A KR 20070054424A KR 100905826 B1 KR100905826 B1 KR 100905826B1
Authority
KR
South Korea
Prior art keywords
signal
discharge
voltage
charging
output
Prior art date
Application number
KR1020070054424A
Other languages
Korean (ko)
Other versions
KR20080106687A (en
Inventor
송근수
이정우
문형욱
최원준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070054424A priority Critical patent/KR100905826B1/en
Publication of KR20080106687A publication Critical patent/KR20080106687A/en
Application granted granted Critical
Publication of KR100905826B1 publication Critical patent/KR100905826B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본원 발명의 위상 동기 루프 장치는 위상/주파수 비교기로부터 출력되는 업(UP)신호 또는 다운(DOWN)신호에 따라 루프 필터의 커패시터를 충방전시키는 복수의 충전부 또는 복수의 방전부가 포함된 차지 펌프와, 상기 차지 펌프의 출력에 따라 전하를 충전 또는 방전하고 이를 평활화하여 출력하는 루프 필터와, 상기 루프 필터의 전압 레벨에 따라 상기 차지 펌프의 특정 충전부 또는 특정 방전부를 동작시키는 전류량 제어신호를 출력하는 레벨 감지기와, 상기 루프 필터의 출력 전압에 따라 특정 주파수를 갖는 신호를 출력하는 전압 제어 발진기를 포함하는 것을 특징으로 한다.The phase locked loop device of the present invention includes a charge pump including a plurality of charging parts or a plurality of discharge parts for charging and discharging a capacitor of a loop filter according to an UP signal or a DOWN signal output from a phase / frequency comparator; A loop filter that charges or discharges a charge according to the output of the charge pump, smoothes it, and outputs it; And a voltage controlled oscillator for outputting a signal having a specific frequency according to the output voltage of the loop filter.

PLL, 위상 동기 루프 장치, 차지 펌프, 루프 필터, VCO PLL, Phase-Locked Loop Unit, Charge Pump, Loop Filter, VCO

Description

위상 동기 루프 장치{Apparatus for phase locked loop}Phase locked loop device {Apparatus for phase locked loop}

도 1은 통상적인 위상 동기 루프 장치를 도시하는 블럭도이다. 1 is a block diagram illustrating a conventional phase locked loop device.

도 2a는 통상적인 루프 필터의 상세 구성을 나타낸 회로도이다.2A is a circuit diagram showing the detailed configuration of a conventional loop filter.

도 2b는 통상적인 루프 필터의 출력 신호를 도시한 그래프이다.2B is a graph showing the output signal of a conventional loop filter.

도 3은 본원 발명의 일 실시예에 따른 위상 동기 루프 장치를 도시한 블록도이다.3 is a block diagram illustrating a phase locked loop device according to an embodiment of the present invention.

도 4는 본원 발명의 일 실시예에 따른 차지 펌프를 도시한 상세 회로도이다.4 is a detailed circuit diagram illustrating a charge pump according to an embodiment of the present invention.

도 5는 본원 발명의 일 실시예에 따른 레벨 감지기를 도시한 상세 회로도이다. 5 is a detailed circuit diagram illustrating a level detector according to an embodiment of the present invention.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

300: 위상 동기 루프 장치 310: 위상/주파수 비교기300: phase locked loop device 310: phase / frequency comparator

320: 차지 펌프 330: 루프 필터320: charge pump 330: loop filter

340: 전압 제어 발진기 350: 레벨 감지기340: voltage controlled oscillator 350: level detector

360: 주파수 분주기360: frequency divider

본 발명은 락킹 타임을 감소시키도록 구성된 위상 동기 루프(Phase locked loop,PLL) 장치에 관한 것이다.The present invention relates to a phase locked loop (PLL) device configured to reduce the locking time.

상기 위상 동기 루프 장치는 반도체 메모리, RF를 포함한 유무선 통신 시스템등 여러 분야에서 활용되는 장치로서 위상 조절기, 주파수 합성기, 시분할 시스템등에 사용된다.The phase locked loop device is a device used in various fields such as semiconductor memory and wired / wireless communication system including RF, and is used in phase adjusters, frequency synthesizers, time division systems, and the like.

이러한 위상 동기 루프 장치는 통상적으로 위상/주파수 비교기, 차지 펌프, 루프 필터, 전압 제어 발진기 등을 포함한다. 이때, 상기 루프 필터에 사용되는 커패시터의 경우 그 커패시턴스 값이 커서, PLL 동작이 완료되기까지의 시간인 락킹 타임(Locking time)이 오래 걸리는 문제점이 있다. 이를 해결하기 위하여 전류량을 증가시키면, 전류량의 증가로 인해 리플(ripple)이 증가하여 안정화되는데 필요한 시간이 오히려 더 길어질 수 있다.Such phase locked loop devices typically include phase / frequency comparators, charge pumps, loop filters, voltage controlled oscillators and the like. In this case, the capacitor used in the loop filter has a large capacitance value, and thus, a locking time, which is a time until the PLL operation is completed, takes a long time. In order to solve this problem, when the amount of current is increased, the time required for stabilization due to an increase in ripple due to the amount of current may be longer.

상술한 문제점을 해결하기 위하여, 본원 발명은 루프 필터의 출력 전압의 레벨에 따라 충전 또는 방전되는 전류량을 조절하여 락킹 타임을 감소시키도록 구성된 위상 동기 루프장치를 제공하는 것을 목적으로 한다.In order to solve the above problems, it is an object of the present invention to provide a phase locked loop device configured to reduce the locking time by adjusting the amount of current charged or discharged according to the level of the output voltage of the loop filter.

전술한 목적을 달성하기 위한 본원 발명의 위상 동기 루프 장치는 위상/주파수 비교기로부터 출력되는 업(UP)신호 또는 다운(DOWN)신호에 따라 루프 필터의 커패시터를 충방전시키는 복수의 충전부 또는 복수의 방전부가 포함된 차지 펌프와, 상기 차지 펌프의 출력에 따라 전하를 충전 또는 방전하고 이를 평활화하여 출력하 는 루프 필터와, 상기 루프 필터의 전압 레벨에 따라 상기 차지 펌프의 특정 충전부 또는 특정 방전부를 동작시키는 전류량 제어신호를 출력하는 레벨 감지기와, 상기 루프 필터의 출력 전압에 따라 특정 주파수를 갖는 신호를 출력하는 전압 제어 발진기를 포함하는 것을 특징으로 한다.The phase locked loop device of the present invention for achieving the above object is a plurality of charging section or a plurality of discharges for charging and discharging the capacitor of the loop filter in accordance with the UP signal or DOWN signal output from the phase / frequency comparator An additional charge pump, a loop filter which charges or discharges charges according to the output of the charge pump, smoothes the outputs, and operates a specific charging unit or a specific discharge unit of the charge pump according to the voltage level of the loop filter. It characterized in that it comprises a level detector for outputting a current amount control signal, and a voltage controlled oscillator for outputting a signal having a specific frequency according to the output voltage of the loop filter.

이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 통상적인 위상 동기 루프(PLL) 장치를 도시하는 블록도이다. 1 is a block diagram illustrating a conventional phase locked loop (PLL) device.

상기 위상 동기 루프 장치(100)는 위상/주파수 비교기(PFD, phase frequency dector, 110), 차지 펌프(charge pump, 120), 루프 필터(loop filter, 130), 전압 제어 발진기(VCO, voltage controlled oscillator, 140), 주파수 분주기(150)를 포함한다.The phase locked loop device 100 includes a phase / frequency comparator 110, a charge pump 120, a loop filter 130, and a voltage controlled oscillator VCO. 140, frequency divider 150.

상기 위상/주파수 비교기(110)는 기준 주파수(fREF)와, 전압 제어 발진기(140)의 출력 신호(fDIV)와의 위상 또는 주파수를 비교하고, 그 위상차 또는 주파수차에 대응한 폭을 가진 펄스 신호인 업(UP)신호와 다운(DOWN) 신호를 출력한다. The phase / frequency comparator 110 compares the phase or frequency of the reference frequency f REF and the output signal f DIV of the voltage controlled oscillator 140, and has a pulse having a width corresponding to the phase difference or the frequency difference. The signal UP and DOWN are output.

상기 차지 펌프(120)는 업신호가 활성화된 경우에는 내부 충전 스위치가 ON 상태가 되어 ON 기간동안 내부 커패시터를 충전시키고, 업신호가 비활성화된 경우에는 내부 충전 스위치가 OFF 상태가 되어 내부 커패시터의 전위를 유지시킨다. When the up signal is activated, the charge pump 120 turns on the internal charge switch and turns on the internal capacitor during the ON period. When the up signal is deactivated, the charge pump 120 turns off the internal charge switch and turns off the potential of the internal capacitor. Keep it.

이와 달리 다운신호가 활성화된 경우에는 내부 방전 스위치가 ON 상태가 되어 ON 기간동안 내부 커패시터를 방전시키고, 다운신호가 비활성화된 경우에는 내부 방전 스위치가 OFF 상태가 되어 내부 커패시터의 전위를 유지하게 된다. 따라서, 차지 펌프(120)의 내부 커패시터에 저장된 전하는 업신호와 다운신호에 따라서 선택적으로 충전, 방전, 또는 유지된다.In contrast, when the down signal is activated, the internal discharge switch is turned on to discharge the internal capacitor during the ON period, and when the down signal is inactive, the internal discharge switch is turned off to maintain the potential of the internal capacitor. Therefore, the charge stored in the internal capacitor of the charge pump 120 is selectively charged, discharged, or maintained according to the up signal and the down signal.

루프 필터(130)는 전하 펌프에 저장된 전하의 충/방전에 따라서 변하는 전압을 평활시킨다. 루프 필터(130)의 출력 전압에 따라서, 전압 제어 발진기(140)는 그 발진 주파수를 제어하여 기준 주파수와의 주파수차를 0으로 하게 한다.The loop filter 130 smoothes the voltage that changes according to the charge / discharge of the charge stored in the charge pump. According to the output voltage of the loop filter 130, the voltage controlled oscillator 140 controls the oscillation frequency so that the frequency difference from the reference frequency is zero.

상기 전압 제어 발진기(140)는 입력 전압에 따라 특정한 주파수를 출력하는 구성요소로서, 외부 온도등의 주변환경등의 영향을 받아 그 출력 주파수가 변동된다. 따라서, 상기 루프 필터(130)의 출력 전압에 의해 제어됨으로서 기준주파수에 가까운 주파수를 출력하게 된다.The voltage controlled oscillator 140 is a component that outputs a specific frequency according to an input voltage, and its output frequency is changed under the influence of the surrounding environment such as an external temperature. Accordingly, the frequency close to the reference frequency is output by being controlled by the output voltage of the loop filter 130.

상기 주파수 분주기(150)는 상기 전압 제어 발진기(140)의 출력 주파수를 기준 주파수의 크기에 맞춰 적절한 비율로 나눈다. 사용자의 선택에 따라 상기 전압 제어 발진기(140)의 출력 신호가 주파수 분주기(150)를 거치지 않고 위상 주파수 비교기(110)로 바로 인가되도록 구성하기도 한다.The frequency divider 150 divides the output frequency of the voltage controlled oscillator 140 by an appropriate ratio in accordance with the magnitude of the reference frequency. According to a user's selection, the output signal of the voltage controlled oscillator 140 may be directly applied to the phase frequency comparator 110 without passing through the frequency divider 150.

도 2a는 상기 루프 필터(130)의 상세 구성을 나타낸 회로도이며, 도 2b는 상기 루프 필터(130) 출력 신호를 도시한 그래프이다.2A is a circuit diagram illustrating a detailed configuration of the loop filter 130, and FIG. 2B is a graph illustrating the output signal of the loop filter 130.

상기 루프 필터(130)는 도시된 바와 같이 직렬 접속된 제1 저항(R1) 및 제1 커패시터(C1)를 포함하며, 이와 병렬 접속된 제2 커패시터(C2)를 포함한다. 이러한 구성에 따라 저대역 통과 필터(Low pass fiter)로서 기능하게 된다. 이때, 상기 커패시터로는 수십에서 수백피코(p)대의 큰 커패시터 값을 갖는 소자를 사용하기 때문에 PLL 동작이 완료되기까지의 시간인 락킹 시간(locking time)이 많이 소요될 수 있다. As illustrated, the loop filter 130 includes a first resistor R1 and a first capacitor C1 connected in series, and a second capacitor C2 connected in parallel thereto. This configuration serves as a low pass fitr. In this case, since the capacitor has a large capacitor value of several tens to hundreds of pico (p), a locking time, which is a time until the PLL operation is completed, may take a lot.

이러한 락킹 시간의 감소를 위해, 차지 펌프(120)의 전류량을 키우게 되면, 도 2b의 1번 신호와 같이 리플로 인한 안정화 시간이 증가하게 되는 문제점이 있다. 그러나, 차지 펌프(120)의 전류량을 감소시키면, 안정화 시간은 줄어들 수 있으나, 상기 커패시터를 충전하는데 소요되는 시간이 증가되어 결과적으로 락킹 시간이 감소하지 않게 된다.In order to reduce the locking time, when the current amount of the charge pump 120 is increased, there is a problem in that the stabilization time due to reflow increases as shown by the signal 1 of FIG. 2B. However, if the current amount of the charge pump 120 is reduced, the stabilization time may be reduced, but the time required for charging the capacitor is increased, and as a result, the locking time is not reduced.

따라서, 본원 발명에서는 일정 구간 동안은 차지 펌프(120)에 공급되는 전류량을 증가시키고, 일정 구간동안은 전류량을 감소시켜 안정화 시간을 최소화시킬수 있는 위상 동기 루프 장치를 제공하고자 한다.Accordingly, the present invention is to provide a phase locked loop device that can increase the amount of current supplied to the charge pump 120 for a certain period, and minimize the stabilization time by reducing the amount of current for a certain period.

도 3은 본원 발명의 일 실시예에 따른 위상 동기 루프 장치를 도시한 블록도이다.3 is a block diagram illustrating a phase locked loop device according to an embodiment of the present invention.

상기 위상 동기 루프 장치(300)는 위상/주파수 비교기(PFD, phase frequency dector, 310), 차지 펌프(charge pump, 320), 루프 필터(loop filter, 330), 전압 제어 발진기(VCO, voltage controlled oscillator, 340), 레벨 감지기(350), 주파수 분주기(360)를 포함한다.The phase locked loop device 300 includes a phase / frequency comparator 310, a charge pump 320, a loop filter 330, and a voltage controlled oscillator VCO. 340, a level detector 350, and a frequency divider 360.

상기 위상/주파수 비교기(310)는 기준 주파수(fREF)와, 전압 제어 발진기(340)의 출력 신호(fDIV)와의 위상 또는 주파수를 비교하고, 그 위상차 또는 주파수차에 대응한 폭을 가진 펄스 신호인 업신호와 다운신호를 출력한다. The phase / frequency comparator 310 compares the phase or frequency of the reference frequency f REF and the output signal f DIV of the voltage controlled oscillator 340, and has a width corresponding to the phase difference or frequency difference. Outputs up signal and down signal which are signals.

상기 차지 펌프(320)는 상기 위상/주파수 비교기(310)로부터 전달된 업신호와 다운신호에 응답하여 상기 루프 필터(330)에 포함된 커패시터를 충전 또는 방전시키는 복수의 충전부 또는 복수의 방전부를 포함하며, 상기 레벨 감지기(350)로부터 전달된 전류량 제어신호(I_offb)에 응답하여 특정 충전부 또는 방전부의 동작여부를 제어하여, 충전 또는 방전시에 흐르는 전류량을 제어한다.The charge pump 320 includes a plurality of charging parts or a plurality of discharge parts for charging or discharging a capacitor included in the loop filter 330 in response to an up signal and a down signal transmitted from the phase / frequency comparator 310. In addition, in response to the current amount control signal I_offb transmitted from the level detector 350, the operation of a specific charging unit or a discharge unit is controlled to control the amount of current flowing during charging or discharging.

즉, 활성화된 업신호에 따라 루프 필터(330)에 포함된 커패시터를 충전시키는 충전 경로를 형성하되, 상기 전류량 제어신호(I_offb)의 레벨에 따라 해당 경로를 통해 흐르는 전류량을 제어한다.That is, a charging path for charging the capacitor included in the loop filter 330 is formed according to the activated up signal, and the amount of current flowing through the corresponding path is controlled according to the level of the current amount control signal I_offb.

마찬가지로, 활성화된 다운신호에 따라 루프 필터(330)에 포함된 커패시터를 방전시키는 방전 경로를 형성하되, 상기 전류량 제어신호(I_offb)의 레벨에 따라 해당 경로를 통해 흐르는 전류량을 제어한다.Similarly, a discharge path for discharging the capacitor included in the loop filter 330 is formed according to the activated down signal, and the amount of current flowing through the corresponding path is controlled according to the level of the current amount control signal I_offb.

도면을 통해 그 상세 구성을 살펴보기로 한다.The detailed configuration will be described with reference to the drawings.

도 4는 본원 발명의 일 실시예에 따른 차지 펌프를 도시한 상세 회로도이다.4 is a detailed circuit diagram illustrating a charge pump according to an embodiment of the present invention.

상기 차지 펌프(320)는 업신호의 전압레벨에 따라 전원전압단자(VDD)를 상기 커패시터에 접속시키는 제1 충전부(410)와, 상기 업신호 및 상기 전류량 제어신호 의 전압레벨에 따라 상기 전원전압단자(VDD)를 상기 커패시터에 접속시키는 제2 충전부(420)를 포함한다.The charge pump 320 may include a first charging unit 410 connecting the power supply voltage terminal VDD to the capacitor according to the voltage level of the up signal, and the power supply voltage according to the voltage levels of the up signal and the current amount control signal. The second charging unit 420 connects the terminal VDD to the capacitor.

바람직하게는, 제1 충전부(410)는 상기 업신호를 반전시킨신호(UPb)에 응답하여 턴온되며 전원전압단자와 출력단자 사이에 접속된 PMOS 트랜지스터(P410)를 포함한다. 또한, 제2 충전부(420)는 상기 전류량 제어신호(I_offb) 및 상기 업신호를 반전시킨신호(UPb)에 응답하여 턴온되며 전원전압단자와 출력단자 사이에 접속된 PMOS 트랜지스터(P420)를 포함한다.Preferably, the first charging unit 410 includes a PMOS transistor P410 turned on in response to the signal UPb inverting the up signal and connected between a power supply voltage terminal and an output terminal. In addition, the second charging unit 420 includes a PMOS transistor P420 turned on in response to the current amount control signal I_offb and the signal UPb inverting the up signal, and connected between a power supply voltage terminal and an output terminal. .

한편, 상기 차지 펌프(320)는 다운신호의 전압레벨에 따라 접지전압단자(VSS)를 상기 커패시터에 접속시키는 제1 방전부(430)와, 상기 다운신호 및 상기 전류량 제어신호의 전압레벨에 따라 상기 접지전압단자(VSS)를 상기 커패시터에 접속시키는 제2 방전부(440)를 포함한다.The charge pump 320 may include a first discharge unit 430 connecting the ground voltage terminal VSS to the capacitor according to the voltage level of the down signal, and the voltage level of the down signal and the current amount control signal. And a second discharge part 440 connecting the ground voltage terminal VSS to the capacitor.

바람직하게는, 제1 방전부(430)는 상기 다운신호(DOWN)에 응답하여 턴온되며 접지전압단자와 출력단자 사이에 접속된 NMOS 트랜지스터(N430)를 포함한다. 또한, 제2 방전부(440)는 상기 전류량 제어신호(I_offb) 및 상기 다운신호에 응답하여 턴온되며 접지전압단자와 출력단자 사이에 접속된 NMOS 트랜지스터(N440)를 포함한다.Preferably, the first discharge unit 430 includes an NMOS transistor N430 that is turned on in response to the down signal DOWN and is connected between a ground voltage terminal and an output terminal. In addition, the second discharge unit 440 includes an NMOS transistor N440 that is turned on in response to the current amount control signal I_offb and the down signal and is connected between a ground voltage terminal and an output terminal.

또한, 상기 차지 펌프(320)는 상기 전류량 제어신호(I_offb)의 전압 레벨에 따라 상기 제2 충전부(420)를 동작시키는 신호 및 상기 제2 방전부(440)를 동작시키는 신호의 전송 여부를 제어하는 충방전 제어부(450)를 포함한다.In addition, the charge pump 320 controls whether to transmit a signal for operating the second charging unit 420 and a signal for operating the second discharge unit 440 according to the voltage level of the current amount control signal I_offb. The charging and discharging control unit 450 is included.

바람직하게는 상기 전류량 제어신호(I_offb)에 응답하여 상기 업신호를 반전 시킨신호(UPb)를 통과시키는 전송트랜지스터(T452), 상기 전류량 제어신호(I_offb)에 응답하여 상기 다운신호를 통과시키는 전송트랜지스터(T454)를 포함한다. 상기 각 전송트랜지스터의 NMOS 트랜지스터 측은 상기 전류량 제어신호(I_offb)에 의하여 제어되며, PMOS 트랜지스터 측은 상기 전류량 제어신호(I_offb)를 반전시킨 신호에 의하여 제어된다. 이를 위해, 상기 전류량 제어신호(I_offb)를 반전시키는 인버터(IV450)가 더 포함된다.Preferably, the transmission transistor T452 passes the signal UPb inverting the up signal in response to the current amount control signal I_offb, and the transmission transistor passes the down signal in response to the current amount control signal I_offb. (T454). The NMOS transistor side of each transfer transistor is controlled by the current amount control signal I_offb, and the PMOS transistor side is controlled by a signal inverting the current amount control signal I_offb. To this end, the inverter IV450 for inverting the current amount control signal I_offb is further included.

따라서, 하이 레벨의 전류량 제어신호(I_offb)가 인가되면 상기 전송트랜지스터(T452, T454)가 모두 턴온되어, 업신호를 반전시킨신호(UPb) 또는 다운신호가 상기 제2 충전부(420) 또는 제2 방전부(440)로 각각 전달될 수 있다. Accordingly, when the high level current amount control signal I_offb is applied, both of the transmission transistors T452 and T454 are turned on, so that the signal UPb or the down signal inverting the up signal is either the second charging unit 420 or the second. Each of the discharge units 440 may be transferred.

그러나, 로우 레벨의 전류량 제어신호(I_offb)가 인가되면 상기 전송트랜지스터(T452, T454)가 모두 턴오프되어, 업신호를 반전시킨신호(UPb) 또는 다운신호가 전달되지 않아 상기 제2 충전부(420) 또는 제2 방전부(440)는 동작하지 않게 된다. 이를 통해, 상기 제1 및 제2 충전부가 동작하는 경우에 상기 전원전압단자와 상기 커패시터 사이에 흐르는 충전 전류는 상기 제1 충전부만 동작하는 경우에 흐르는 충전 전류의 2배가 된다. 마찬가지로, 상기 제1 및 제2 방전부가 동작하는 경우에 상기 커패시터와 상기 전원전압단자 사이에 흐르는 방전 전류는 상기 제1 방전부만 동작하는 경우에 흐르는 방전 전류의 2배가 된다.However, when the low level current amount control signal I_offb is applied, both of the transmission transistors T452 and T454 are turned off, and the second charging unit 420 is not transmitted because the signal UPb or the down signal inverting the up signal is not transmitted. ) Or the second discharge unit 440 does not operate. As a result, the charging current flowing between the power supply voltage terminal and the capacitor when the first and second charging units operate is twice the charging current flowing when only the first charging unit operates. Similarly, the discharge current flowing between the capacitor and the power supply voltage terminal when the first and second discharge units operate is twice the discharge current flowing when only the first discharge unit operates.

정리하면, 상기 차지 펌프(320)는 위상 주파수 비교기(310)로부터 전달된 업신호와 다운신호를 이용하여 충방전 경로를 형성하되, 전류량 제어신호(I_offb)의 전압레벨에 따라 충전경로 또는 방전 경로가 추가될 수 있도록 하는 구성을 취하고 있다. 이와 같은 구성에 따라, 일부 동작 구간에서는 충전경로 또는 방전 경로를 증가시켜, 충전시간 또는 방전시간을 감소시킬 수 있다.In summary, the charge pump 320 forms a charge / discharge path by using the up signal and the down signal transmitted from the phase frequency comparator 310, and according to the voltage level of the current amount control signal I_offb, the charge path or the discharge path. It takes a configuration to allow the addition of. According to such a configuration, in some operation periods, the charging path or the discharge path may be increased to reduce the charging time or the discharge time.

이제 다시 도 3을 참조하면, 상기 루프 필터(330)는 차지 펌프의 출력에 따라 전하를 충전 또는 방전하고 이를 평활화하여 전압 제어 발진기에 전달한다. 특히, 상기 차지 펌프(320)로 부터 출력된 신호(CPout)에 따라 전압의 충방전 여부가 제어된다. Referring now again to FIG. 3, the loop filter 330 charges or discharges charges according to the output of the charge pump, smoothes them, and delivers them to the voltage controlled oscillator. In particular, whether the voltage is charged or discharged is controlled according to the signal CPout output from the charge pump 320.

한편, 본원 발명에서는 루프 필터(330)에서 출력되는 전압 레벨에 따라 상기 충방전 경로의 추가 여부가 제어되는바, 루프 필터(330)의 출력전압의 레벨을 감지하는 레벨 감지기(350)가 포함된다.Meanwhile, in the present invention, the addition of the charge / discharge path is controlled according to the voltage level output from the loop filter 330, and includes a level detector 350 for detecting the level of the output voltage of the loop filter 330. .

상기 레벨 감지기(350)는 루프 필터(330)의 전압 레벨에 따라 상기 차지 펌프의 특정 충전부 또는 특정 방전부의 동작 여부를 제어하는 전류량 제어신호(I_offb)를 출력한다. 도면을 통해 상기 레벨 감지기(350)의 구성을 상세히 살펴보기로 한다.The level detector 350 outputs a current amount control signal I_offb for controlling whether the specific charging unit or the specific discharge unit of the charge pump is operated according to the voltage level of the loop filter 330. The configuration of the level detector 350 will be described in detail with reference to the accompanying drawings.

도 5는 본원 발명의 일 실시예에 따른 레벨 감지기를 도시한 상세 회로도이다. 5 is a detailed circuit diagram illustrating a level detector according to an embodiment of the present invention.

상기 레벨 감지기(350)는 루프 필터(330)의 출력 전압(Vc)과 선정된 레벨의 기준전압(VREF)의 크기를 비교하여 전류량 제어신호를 출력시키는 차동 증폭기를 포함한다.The level detector 350 includes a differential amplifier for outputting a current amount control signal by comparing the magnitude of the output voltage Vc of the loop filter 330 with a reference voltage VREF of a predetermined level.

이때, 상기 기준전압(VREF)은 상기 전압 제어 발진기(340)에서 특정 주파수를 출력시키고자 할때 입력되는 제어전압을 모의 실험을 통해 예측한후 해당 예측값의 1/2 또는 2/3가 되도록 한다.At this time, the reference voltage (VREF) is to be a half or two thirds of the predicted value after predicting the control voltage input when the voltage controlled oscillator 340 to output a specific frequency through a simulation experiment .

상기 차동 증폭기는 전원전압단자와 커런트 미러 형태로 접속된 PMOS 트랜지스터들(P512, P514), 상기 각 PMOS 트랜지스터와 접지전압단자 사이에 접속된 NMOS 트랜지스터들(N516, N518), 인에이블 신호(EN)에 따라 상기 차동 증폭기의 동작 여부를 제어하는 NMOS 트랜지스터(N520)를 포함한다.The differential amplifier includes PMOS transistors P512 and P514 connected in the form of a current mirror to a power supply voltage terminal, NMOS transistors N516 and N518 connected between the respective PMOS transistors and a ground voltage terminal, and an enable signal EN. In accordance with the NMOS transistor (N520) for controlling the operation of the differential amplifier.

이때, 상기 차동 증폭기의 일측 단자는 인버터와 접속되어 전류량 제어신호(I_offb)를 출력한다.At this time, one terminal of the differential amplifier is connected to the inverter and outputs a current amount control signal I_offb.

상세 동작을 살펴보면, 상기 루프 필터(330)의 출력 전압(Vc)이 선정된 레벨의 기준전압(VREF)보다 작은 경우에는 상기 커런트 미러 형태로 접속된 PMOS 트랜지스터를 통해 흐르는 전류량이 작아 상기 전류량 제어신호(I_offb)는 하이 레벨 값을 유지하게 된다. 이에 따라, 상기 차지 펌프의 제1 충전부 또는 제1 방전부 뿐만 아니라, 제2 충전부 또는 제2 방전부가 동작하게 된다. As a detailed operation, when the output voltage Vc of the loop filter 330 is smaller than the reference voltage VREF of a predetermined level, the amount of current flowing through the PMOS transistor connected in the current mirror form is small and the current amount control signal is reduced. (I_offb) maintains a high level value. Accordingly, not only the first charging portion or the first discharge portion of the charge pump but also the second charging portion or the second discharge portion are operated.

그러나, 상기 출력 전압(Vc)이 상승하여 선정된 레벨의 기준전압(VREF)보다 커지게 되면, PMOS 트랜지스터를 통해 흐르는 전류량이 커져 상기 전류량 제어신호(I_offb)는 로우 레벨 값을 갖게 된다. 이에 따라, 상기 복수의 충전부중 일부 충전부의 동작을 정지시키고, 상기 복수의 방전부 중 일부 방전부의 동작을 정지시키게 된다. 도 4의 경우, 상기 차지 펌프의 제2 충전부 또는 제2 방전부가 모두 비 활성화되어 충전 경로 또는 방전 경로가 감소하게 된다.However, when the output voltage Vc rises and becomes larger than the reference voltage VREF of a predetermined level, the amount of current flowing through the PMOS transistor is increased so that the current amount control signal I_offb has a low level value. Accordingly, the operation of some of the plurality of charging units is stopped, and the operation of some of the plurality of discharge units is stopped. In FIG. 4, both the second charging part and the second discharge part of the charge pump are deactivated, thereby reducing the charging path or the discharge path.

다시 도 3을 참조하면, 상기 전압 제어 발진기(340)는 상기 루프 필터(330)의 출력 전압에 따라 특정 주파수를 갖는 신호를 출력하게 된다. Referring back to FIG. 3, the voltage controlled oscillator 340 outputs a signal having a specific frequency according to the output voltage of the loop filter 330.

한편, 상기 주파수 분주기(360)는 상기 전압 제어 발진기(340)의 출력 주파수를 기준 주파수의 크기에 맞춰 일정한 비율로 나누어 상기 위상/주파수 비교기(310)로 전달한다. 사용자의 선택에 따라 상기 전압 제어 발진기(340)의 출력 신호가 주파수 분주기(360)를 거치지 않고 위상 주파수 비교기(310)로 바로 인가되도록 구성할 수 있다.On the other hand, the frequency divider 360 divides the output frequency of the voltage controlled oscillator 340 by a predetermined ratio according to the magnitude of the reference frequency and transmits it to the phase / frequency comparator 310. According to the user's selection, the output signal of the voltage controlled oscillator 340 may be configured to be directly applied to the phase frequency comparator 310 without passing through the frequency divider 360.

전술한 본원 발명의 구성에 따라, 루프 필터의 출력 전압의 레벨에 따라 충전 또는 방전되는 전류량을 조절할 수 있게 되며, 따라서 일정 구간 동안은 전류량을 증가시켜 락킹 타임을 감소시키면서, 일정 구간 동안은 전류량을 감소시켜 전류량 증가에 따라 발생하는 리플을 안정화시키는데 필요한 시간을 감소시킬 수 있다. According to the configuration of the present invention described above, it is possible to adjust the amount of current to be charged or discharged according to the level of the output voltage of the loop filter, so that the amount of current for a certain period of time while reducing the locking time, while This reduces the time required to stabilize the ripple that occurs as the amount of current increases.

Claims (9)

위상/주파수 비교기로부터 출력되는 업(UP)신호 또는 다운(DOWN)신호에 따라 루프 필터의 커패시터를 충방전시키는 복수의 충전부 또는 복수의 방전부가 포함된 차지 펌프와,A charge pump including a plurality of charging parts or a plurality of discharge parts for charging and discharging the capacitor of the loop filter according to an UP signal or a DOWN signal output from a phase / frequency comparator; 상기 차지 펌프의 출력에 따라 전하를 충전 또는 방전하고 이를 평활화하여 출력하는 루프 필터와,A loop filter which charges or discharges electric charges according to the output of the charge pump and smoothes them to output them; 상기 루프 필터의 전압 레벨에 따라 상기 차지 펌프의 특정 충전부 또는 특정 방전부를 동작시키는 전류량 제어신호를 출력하는 레벨 감지기와,A level detector for outputting a current amount control signal for operating a specific charging unit or a specific discharge unit of the charge pump according to the voltage level of the loop filter; 상기 루프 필터의 출력 전압에 따라 특정 주파수를 갖는 신호를 출력하는 전압 제어 발진기를 포함하되, Including a voltage controlled oscillator for outputting a signal having a specific frequency according to the output voltage of the loop filter, 상기 차지 펌프는 상기 업신호의 전압레벨에 따라 전원전압단자를 상기 커패시터에 접속시키는 제1 충전부와, 상기 업신호 및 상기 전류량 제어신호의 전압레벨에 따라 상기 전원전압단자를 상기 커패시터에 접속시키는 제2 충전부와, 상기 다운신호의 전압레벨에 따라 접지전압단자를 상기 커패시터에 접속시키는 제1 방전부와, 상기 다운신호 및 상기 전류량 제어신호의 전압레벨에 따라 상기 접지전압단자를 상기 커패시터에 접속시키는 제2 방전부를 포함하는 것을 특징으로 하는 위상 동기 루프 장치.The charge pump may include a first charging unit connecting a power supply voltage terminal to the capacitor according to the voltage level of the up signal, and a power supply terminal connecting the power supply voltage terminal to the capacitor according to the voltage level of the up signal and the current amount control signal. A charging unit and a first discharge unit connecting the ground voltage terminal to the capacitor in accordance with the voltage level of the down signal; and connecting the ground voltage terminal to the capacitor in accordance with the voltage levels of the down signal and the current amount control signal. And a second discharge part. 삭제delete 제1항에 있어서, 상기 차지 펌프는 상기 전류량 제어신호의 전압 레벨에 따라 상기 제2 충전부를 동작시키는 신호 및 상기 제2 방전부를 동작시키는 신호의 전송여부를 제어하는 충방전 제어부를 포함하는 것을 특징으로 하는 위상 동기 루프 장치.According to claim 1, wherein the charge pump comprises a charge and discharge control unit for controlling the transmission of the signal for operating the second charging unit and the signal for operating the second discharge unit in accordance with the voltage level of the current amount control signal. Phase locked loop device. 제1항에 있어서, 상기 제1 및 제2 충전부가 동작하는 경우에 상기 전원전압단자와 상기 커패시터 사이에 흐르는 충전 전류는 상기 제1 충전부만 동작하는 경우에 흐르는 충전 전류의 2배인 것을 특징으로 하는 위상 동기 루프 장치.The charging current flowing between the power supply voltage terminal and the capacitor when the first and second charging units are operated is twice the charging current flowing when only the first charging unit is operated. Phase locked loop device. 제1항에 있어서, 상기 제1 및 제2 방전부가 동작하는 경우에 상기 커패시터와 상기 전원전압단자 사이에 흐르는 방전 전류는 상기 제1 방전부만 동작하는 경우에 흐르는 방전 전류의 2배인 것을 특징으로 하는 위상 동기 루프 장치.The discharge current flowing between the capacitor and the power supply voltage terminal when the first and second discharge units operate is twice the discharge current flowing when only the first discharge unit operates. Phase locked loop device. 제3항에 있어서, 상기 충방전 제어부는 상기 전류량 제어신호에 응답하여 상기 제2 충전부를 동작시키는 신호를 전송하는 제1 전송트랜지스터와,4. The display device of claim 3, wherein the charge / discharge control unit comprises: a first transmission transistor configured to transmit a signal for operating the second charging unit in response to the current amount control signal; 상기 전류량 제어신호에 응답하여 상기 제2 방전부를 동작시키는 신호를 전송하는 제2 전송트랜지스터를 포함하는 것을 특징으로 하는 위상 동기 루프 장치.And a second transmission transistor configured to transmit a signal for operating the second discharge part in response to the current amount control signal. 제1항에 있어서, 상기 레벨 감지기는 상기 루프 필터의 출력 전압과 특정 기준전압의 크기를 비교하여 전류량 제어신호를 출력시키는 차동증폭기를 포함하는 것을 특징으로 하는 위상 동기 루프 장치.The phase locked loop device of claim 1, wherein the level detector includes a differential amplifier configured to output a current amount control signal by comparing an output voltage of the loop filter with a magnitude of a specific reference voltage. 제7항에 있어서, 상기 레벨 감지기는 상기 루프 필터의 출력 전압이 상기 기준전압보다 큰 경우 상기 복수의 충전부 중 일부 충전부의 동작을 정지시키고, 상기 복수의 방전부 중 일부 방전부의 동작을 정지시키는 전류량 제어신호를 출력시키는 것을 특징으로 하는 위상 동기 루프 장치. The method of claim 7, wherein the level detector stops the operation of some of the plurality of charging units and stops the operation of some of the plurality of discharge units when the output voltage of the loop filter is greater than the reference voltage. A phase locked loop device for outputting a current amount control signal. 제1항에 있어서, 상기 전압 제어 발진기의 출력 주파수를 일정한 비율로 나누어 상기 위상/주파수 비교기로 전달하는 주파수 분주기를 더 포함하는 것을 특징으로 하는 위상 동기 루프 장치.The phase locked loop device of claim 1, further comprising a frequency divider for dividing an output frequency of the voltage controlled oscillator by a predetermined ratio and transmitting the divided frequency to the phase / frequency comparator.
KR1020070054424A 2007-06-04 2007-06-04 Apparatus for phase locked loop KR100905826B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070054424A KR100905826B1 (en) 2007-06-04 2007-06-04 Apparatus for phase locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070054424A KR100905826B1 (en) 2007-06-04 2007-06-04 Apparatus for phase locked loop

Publications (2)

Publication Number Publication Date
KR20080106687A KR20080106687A (en) 2008-12-09
KR100905826B1 true KR100905826B1 (en) 2009-07-02

Family

ID=40367295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070054424A KR100905826B1 (en) 2007-06-04 2007-06-04 Apparatus for phase locked loop

Country Status (1)

Country Link
KR (1) KR100905826B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170003025A (en) 2015-06-30 2017-01-09 에스케이하이닉스 주식회사 Internal voltage generation circuit
KR101900247B1 (en) 2016-12-14 2018-09-19 포항공과대학교 산학협력단 A quadrature relaxation oscillator with a frequency-error compensation loop

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126259A (en) 1996-10-18 1998-05-15 Nec Corp Pll
JPH11251902A (en) * 1998-02-27 1999-09-17 Nec Yamagata Ltd Pll circuit
KR20020046482A (en) * 2000-12-14 2002-06-21 박종섭 A charge pump type analogue phase locked loop
JP2006165703A (en) 2004-12-02 2006-06-22 Sharp Corp Pll circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126259A (en) 1996-10-18 1998-05-15 Nec Corp Pll
JPH11251902A (en) * 1998-02-27 1999-09-17 Nec Yamagata Ltd Pll circuit
KR20020046482A (en) * 2000-12-14 2002-06-21 박종섭 A charge pump type analogue phase locked loop
JP2006165703A (en) 2004-12-02 2006-06-22 Sharp Corp Pll circuit

Also Published As

Publication number Publication date
KR20080106687A (en) 2008-12-09

Similar Documents

Publication Publication Date Title
KR100806117B1 (en) Phase-locked-loop circuit having voltage-controlled-oscillator and method of controlling the same
US7586347B1 (en) Clock generator with self-bias bandwidth control
KR100719693B1 (en) Phase locked loop for operating stably insensible of variations of process, voltage, and temperature and operation method with the same
US20060097795A1 (en) Phase and delay locked loops and semiconductor memory device having the same
US8432204B1 (en) Current-controlled oscillator (CCO) based PLL
US20100259332A1 (en) Compensation circuit for voltage controlled oscillator
JP4539977B2 (en) Capacitive charge pump
US5955928A (en) Automatically adjusting the dynamic range of the VCO in a PLL at start-up for optimal operating point
US6097227A (en) Phase locked loop circuit and method of synchronizing internal synchronizing signal with reference signal
US7471160B2 (en) Real-time frequency band selection circuit for use with a voltage controlled oscillator
ITMI20011291A1 (en) AUTOMATIC CALIBRATION METHOD OF A PHASE LOCKING SYSTEM
US9106128B2 (en) Charge pump circuit and phase-locked loop including the charge pump circuit
US7696831B2 (en) Phase locked loop and method for controlling the same
US8264258B1 (en) Phase lock loop circuit
KR101208565B1 (en) Voltage controlled oscillator capable of reducing phase noise and jitter with high startup gain and method thereof
US7436264B2 (en) Charge supply apparatus and method in frequency synthesizer
JP2000315948A (en) Pll frequency synthesizer
JP4124511B2 (en) Charge pump
KR100319422B1 (en) Phase locked loop circuit
US6614318B1 (en) Voltage controlled oscillator with jitter correction
KR100905826B1 (en) Apparatus for phase locked loop
KR20000018820A (en) Phase locked loop circuit for reducing lock-in-time
US8373465B1 (en) Electronic device and method for phase locked loop
US9831766B2 (en) Charge pump and associated phase-locked loop and clock and data recovery
US7675367B2 (en) Design structure for an automated real-time frequency band selection circuit for use with a voltage controlled oscillator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee