KR100903231B1

KR100903231B1 - 데이터 네트워크를 위하여 고 레이트 전송의 지향식최대비 결합 및 스케쥴링

Info

Publication number: KR100903231B1
Application number: KR1020037015907A
Authority: KR
Inventors: 퓨 빌 웡; 시몬 비 쉐르저; 지앙펭 우
Original assignee: 카트라인-베르케 카게
Priority date: 2001-06-05
Filing date: 2002-06-04
Publication date: 2009-06-17
Also published as: US7085240B2; AU2002346868A1; WO2002100118A3; EP1493238A4; KR20040052508A; CN101534513A; CN100488307C; CN101534513B; EP1493238B1; EP1493238A2; WO2002100118A2; US20030016737A1; CN1701531A

Abstract

고 데이터 레이트로 동시 통신시키도록 호환될 수 있는 순행적으로 특정 액세스 단말기를 결정하는 시스템 및 방법을 서술하고, 바람직한 실시예는 데이터 통신을 최적화하도록 동시 통신을 스케쥴링한다. 본 발명의 바람직한 실시예는 다수소자 안테나 어레이 및 협 안테나 빔 형성 기술(적응형 어레이 안테나)과 관련된 해당 어레이 응답 벡터를 사용하여, 가령 특정 액세스 단말기들 간의 상관성을 계산하고, 바람직하게는, 소정의 상관 임계값을 사용함으로써 호환가능한 액세스 단말기를 식별하여, 상관되지 않은 액세스 단말기를 적절하게 식별한다. 본 발명의 이와 같은 정보 실시예를 사용하여 어느 특정한 액세스 단말기가 제어되어 동시에 고 데이터 레이트로 전송되는지를 결정할 수 있다. 본 발명의 실시예는 순방향 및/또는 역방향 링크에 대해서 동작가능하다.

고 데이터 레이트, 안테나 어레이, 액세스 단말기, 어레이 응답 벡터, 호환성 계수

Description

데이터 네트워크를 위하여 고 레이트 전송의 지향식 최대비 결합 및 스케쥴링{DIRECTED MAXIMUM RATIO COMBINING AND SCHEDULING OF HIGH RATE TRANSMISSION FOR DATA NETWORKS}

본 발명은 2000년 10월 3일에 출원된 발명의 명칭이 "Implementation of DMRC and Scheduling of High Rate Transmission for Uplink of CDMA Data Network"인 미국 특허 가출원 번호 60/237,951호를 우선권으로서 주장한 것으로서, 상기 특허 출원의 개시 내용이 본원에 참조되어 있다. 본 출원은 1999년 1월 13일에 출원되어 공동 계류중이고 양도된 발명의 명칭이 "Practical Space-Time Radio Method for CDMA Communication Capacity Enhancement"인 미국 특허 출원 번호 09/229,482호와 관련되는데, 상기 특허 출원의 개시 내용이 본원에 참조되어 있다. 본 출원은 2000년 7월 18일에 출원되어 공동 계류중이고 양도된 발명의 명칭이 "Directed Maximum Ratio Combining Methods for High Data Rate Traffic"인 미국 특허 가출원 번호 60/218,905호 및 2000년 7월 18일자로 이와 동시에 출원되고 양도된 발명의 명칭이 "Directed Maximum Ratio Combining Methods and Systems for High Data Rate Traffic"인 미국 특허 출원 번호 09/874,932호와 관련되는데, 이들 특허 출원의 개시 내용이 본원에 참조되어 있다.

본 발명은 무선 정보 통신 시스템 내에서의 유틸리티(utility)에 관한 것이 고 이 유틸리티를 찾고자 하는 것이며, 특히 액세스 단말기 통신의 지향식 최대 비 결합 및 스케쥴링(directed maximum ratio combining and scheduling)을 구현하고자 하는 것이다.

통신 네트워크에선, 종종, 최적화된 데이터 통신(예를 들어, 수용가능한 신호 품질을 유지하면서, 다수의 동시 개별적인 통신 세션 및/또는 고 데이터 통신 레이트)을 제공하는 것이 바람직하다. 예를 들어, CDMA 통신 프로토콜을 구현하는 무선 통신 네트워크가 동시에 전송하는 다수의 액세스 단말기(ATs)에 제공됨으로써, 사용가능한 데이터 통신 용량의 적어도 일부분을 다수의 ATs 각각에 제공한다. 특정 셀 또는 셀의 섹터에 배치된 다수의 ATs가 데이터를 전송하도록 하는 셀룰러 전화 네트워크에서, 이와 같은 AT 각각은 상기 다수의 ATs의 잔여 ATs의 동작에 무관하게 상기 데이터를 동시에 전송할 수 있다.

그러나, 무선 통신 네트워크는 종종, 데이터 통신을 제공시에 허용될 수 있는 간섭량에 의해 제한 받는다. 예를 들어, CDMA 프로토콜을 사용하는 상술된 시스템은 통상적으로, 간섭이 제한되는데, 그 이유는 최소 수용가능한 신호 품질을 유지하면서 동시에 수용될 수 있는 최대 ATs의 수는 이와 같은 AT들의 신호 각각에 대해 제공되는 간섭 에너지의 함수이기 때문이다. 따라서, 이와 같은 다수의 ATs가 동신 통신을 제공할 때, 무선 통신 네트워크는 간섭 에너지의 함수에 따라서 모든 ATs 또는 특정 ATs의 데이터 레이트를 실질적으로 임의로 감소시키는 기술을 구현할 수 있다.

이와 같은 기술을 구현하는 시스템으로서 cdma 2000 1×RTT 시스템 및 QUALCOMM HDR(고 데이터 레이트) 시스템을 들 수 있다. 예를 들어, QUALCOMM HDR 시스템은 일반적으로, 고 데이터 레이트로 다수의 ATs에 대해 동시 통신시키고 통신 채널을 감시한다. QUALCOMM HDR 시스템으로 인해, 특정 에리어 내에서, 가령 셀의 경계 또는 셀의 섹터 내에서 데이터를 통신시키는 어떤 ATs 및 모든 ATs는 동시에 전송하도록 허용될 수 있다. 너무 많은 간섭을 겪는다라고 결정하면, 특정 ATs는 가령 상기 시스템에 의해 발생된 랜덤 변수(random variable)를 토대로 저 데이터 레이트로 제한될 수 있다. AT 데이터 레이트는 수용가능한 간섭 레벨이 겪게될 때까지, 계속해서 감소될 것이다.

그러나, 이와 같은 시스템은 최적화된 데이터 통신을 제공할 수 없다는 것을 인지하여야 한다. 예를 들어, 단일의 AT가 고 데이터 레이트로 통신을 제공하는 시스템 또는 다수의 ATs가 저 데이터 레이트로 통신을 제공하는 시스템에 비해서 아마도 개선된 데이터 통신 용량을 제공하지만, 이와 같은 시스템은, 통상적으로, 겪게되는 데이터 통신 속도에 대한 영향을 고려함이 없이, 가능한 많은 동시 통신 세션을 간단히 수용한다. 따라서, 이와 같은 시스템은 각종 ATs에 의한 통신 요구에 응답하여 역행(reactionary)적으로 동작되어 데이터 통신을 최적화하도록 순행(proactive)적으로 동작하지 못한다.

따라서, 종래 기술에서 다수의 ATs에 대한 최적화된 데이터 통신을 제공하는 시스템 및 방법이 필요로 된다.

본 발명은 자신과 관련된 데이터를 통신시키며, 고 데이터 레이트로 동시 통신하도록 호환될 수 있는 다수의 ATs중 특정 ATs를 순행적으로 결정하는 시스템 및 방법에 관한 것인데, 본원에선 이를 지향식 최대 비 결합(DMRC)이라고 한다. 본 발명은 이와 같은 호환가능한 ATs를 결정하고 동시 통신을 스케쥴링하도록 동작하여, 데이터 통신을 최적화시키는 것이 바람직하다. 예를 들어, 본 발명의 바람직한 실시예는 각종 ATs 간의 호환성을 계산하는 구조 및 효율적인 방식으로 동시 통신하기 위하여 특정 ATs 그룹을 선택하는 프로토콜을 제공한다.

본 발명의 바람직한 실시예는 다수 소자 안테나 어레이 및 협 안테나 빔 형성 기술과 관계된 관련 어레이 응답 벡터, (적응형 어레이 안테나(adaptive array antenna))를 사용하여, 호환가능한 ATs를 식별한다. 특히, 이와 같은 어레이 응답 벡터를 분석함으로써, 본 발명의 바람직한 실시예는 특정 ATs간의 상관성(correlation)을 계산할 수 있고, 바람직하게는 소정 상관 임계값을 사용하여 적절하게 상관되지 않은 ATs를 식별할 수 있다. 이와 같은 정보를 사용하여, 본 발명의 실시예는, 모든 ATs가 종래 기술의 시스템 처럼 동시에 전송하도록 하는 대신에, 어느 특정 ATs가 동시에 고 데이터 레이트로 전송하도록 제어될 수 있는지를 결정할 수 있다. 따라서, 다수의 특정 ATs의 장치의 배열(arrangement)이 선택되어 동시에 전송하도록 제어되는데, 이는, 아마도 상호 간섭을 겪을 지라도, 이와 같은 AT 각각은 상호 간섭이 감소됨으로 모든 선택된 ATs에 의해 고 데이터 레이트로 사용되도록 한다. 본 발명의 바람직한 실시예에 따라서 식별되는 호환가능한 ATs는 다음 시간 간격 동안, 가령 다음 통신 버스트 기간, 통신 프레임, 통신 슈퍼 프레임(super frame) 등 동안 고 데이터 레이트를 사용하여 동시 통신하도록 스케쥴링되는 것이 바람직하다.

본 발명의 실시예는 순방향 및/또는 역방향 링크에 대해서 동작될 수 있다. 예를 들어, cdma 2000 1×RTT 시스템에 대해서 동작가능한 본 발명의 바람직한 실시예는 순방향 및 역방향 링크 둘 다에 사용되는 보충 채널(SCHs: Supplemental Channels)을 할당하여, 최적의 순방향 링크 용량뿐만 아니라 최적의 역방향 링크 용량을 제공한다.

본 발명의 실시예는 AT 호환성을 효율적으로 결정하도록 적응되는 회로를 구현하는 것이 바람직하다. 특히, 바람직한 실시예는 적절한 비용뿐만 아니라, 많은 이동국(ATs)이 자신들과 관련된 통신 채널에서 고속 변화를 겪는 환경에서 실시간 동작을 용이하게 하도록 구현시킨다.

본 발명의 바람직한 실시예는 다수의 어레이 응답 벡터의 순시적인(instantaneous), 바람직하게는 정규화된 상관 정보(normalized correlation information)를 갖는 무한 임펄스 응답(IIR) 필터를 사용하는데, 이들 벡터 각각은 특정 AT와 관련되어, 이에 인가된다. 예를 들어, 바람직한 실시예는 제1 어레이 응답 벡터 매트릭스와 공액(conjugate)인 제2 어레이 응답 벡터 매트릭스 벡터의 곱을 사용하고 이들 곱의 절대값을 제곱하여, 2개의 어레이 응답 벡터간에 순시 호환성 계수(instantaneous compatibility coefficient)를 제공한다. 이 순시 호환성 계수는 정규화되는 것이 바람직한데, 예를 들어 고정 소수점(fixed point)을 구현할 정도로 충분한 정확도를 갖도록 정규화된다. 이 바람직한 실시예 는 사전 시간 간격(n-1)으로부터 상기 정규화된 순시 호환성 계수 및 필터링된 정규화된 호환성 계수를 IIR 필터에 제공하여, 2개의 어레이 응답 벡터간에 필터링된 상관성을 제공함으로써, 현재 시간 간격(n)에서 어레이 응답 벡터와 관련된 2개의 ATs간에 제공한다. 게다가, 이 실시예는 제1 어레이 응답 벡터 매트릭스와 공액인 제1 어레이 응답 벡터 매트릭스의 곱을 사용하고 이들 곱의 절대값을 제곱하여, 2개의 어레이 응답 벡터들중 한 벡터에 대해서 기준 호환성 계수(reference compatibility coefficient)를 제공하는 것이 바람직하다. 이 기준 호환성 계수는 정규화되는 것이 바람직하다. 이 바람직한 실시예는 사전 시간 간격(n-1) 동안 상기 정규화된 기준 호환성 계수 및 필터링된 정규화된 기준 호환성 계수를 IIR 필터에 제공하여, 현재 시간 간격(n)에서 필터링된 기준 상관성을 제공한다.

현재 시간 간격(n)에서 2개의 어레이 응답 벡터들 간의 필터링된 상관성은 정규화되고 필터링된 기준 상관성과 임계값의 곱과 비교되어, 어레이 응답 벡터와 관련된 2개의 ATs가 동시 통신을 위하여 잠재적으로 호환될 수 있는지 여부를 결정한다. 본 발명의 이 실시예는 또한, 상기 공정을 바람직하게 수행하여, 상기 곱 계산에서 기준 상관 계수를 결정시 사용되는 어레이 응답 및 공액 벡터가 사용되는 어레이 응답 벡터를 반전(reverse)시켜, 본 발명에 따라서 2개의 AT 각각이 다른 AT와 호환될 수 있는지 여부를 결정한다. 현재 시간 간격(n)에서 2개의 어레이 응답 벡터간의 각각의 이와 같이 정규화된 필터링된 상관성이 임계값과 바람직하게 비교되는 경우, 2개의 관련된 ATs는 동시 통신을 위하여 바람직하게 식별된다.

본 발명의 또 다른 바람직한 실시예는 섹터 빔(sector beam)에 대해서 ATs와 관련된 어레이 응답 벡터를 정규화시키는 것이 바람직하다. 제1 AT와 관련되는 정규화된 어레이 응답 벡터 정보와 제2 AT와 관련된 공액인 정규화된 어레이 응답 벡터 정보의 곱이 바람직하게 결정되어, 정규화된 호환성 계수를 제공한다. 바람직한 실시예를 따르면, 정규화된 호환성 계수는 예측된 평균 디지털 이득 유닛(DGU)에 의해 재스케일링된다. 제1 AT와 관련된 정규화된 어레이 응답 벡터 정보와 상기 제1 AT와 관련된 공액인 정규화된 어레이 응답 벡터 정보의 곱이 바람직하게 결정됨으로써, 정규화된 기준 호환성 계수를 제공한다. 바람직한 실시예를 따르면, 정규화된 기준 계수는 예측된 평균 디지털 이득 유닛(DGU)에 의해 재스케일링된다.

이 바람직한 실시예를 따르면, 특정 ATs에 대한 호환성 결정은 데이터 레이트와 관련하여 행해진다. 예를 들어, 바람직한 실시예에서, 재스케일링된 호환성 계수 및 재스케일링된 기준 계수의 지수(quotient)는 최소 채널 데이터 레이트 및 의도된 데이터 레이트의 지수에 의해 제공될 수 있는 바와 같이, 데이터 레이트 스케일러와 승산되고 임계값과 비교되어, 어레이 응답 벡터와 관련된 2개의 ATs가 동시 통신을 위하여 잠재적으로 호환될 수 있는지 여부를 결정한다. 본 발명의 이 실시예는 또한, 상기 공정을 바람직하게 수행하여, 상기 곱 계산에서 기준 상관 계수를 결정시 사용되는 어레이 응답 및 공액 벡터가 사용되는 어레이 응답 벡터를 반전시켜, 본 발명에 따라서 2개의 AT 각각이 다른 AT와 호환될 수 있는지 여부를 결정한다. 현재 시간 간격(n)에서 어레이 응답 벡터 정보간의 이와 같은 정규화된 필터링된 상관성 각각이 임계값과 바람직하게 비교되는 경우, 2개의 관련된 ATs는 동시 통신을 위하여 바람직하게 식별된다.

본 발명의 실시예는 순방향 및/또는 역방향 링크에서 2개 이상의 동시 빔을 수신하도록 적응된다. 따라서, 본 발명은 2개를 초과하는 다수의 ATs와 관련하여 실질적으로 상술된 바와 같은 호환성 분석을 수행하여, 다수의 ATs가 호환될 수 있는지 그리고 단일의 서비스 그룹에서 서비스될 수 있는지 여부를 결정한다.

상술된 바로부터, 본 발명은 지향식 최대 비 결합 기술을 구현하고 AT 통신의 스케쥴링을 통해서 다수의 ATs에 대하여 최적의 데이터 통신을 제공한다.

본 발명에 대한 후술되는 상세한 설명을 보다 잘 이해할 수 있도록, 본 발명의 특징 및 기술적 이점을 다소 넓게 개요적으로 상술된 것에 비해서 보다 명백하게 설명될 것이다. 본 발명의 청구범위의 요지를 형성하는 본 발명의 부가적인 특징 및 이점이 지금부터 설명될 것이다. 당업자는 서술된 개념 및 특정 실시예를 사용하여 본 발명의 목적을 구현하기 위한 다른 구조로 손쉽게 변경하거나 설계할 수 있다는 것을 알 수 있을 것이다. 당업자는 이와 같은 등가의 구성이 첨부된 청구범위에 기재된 바와 같은 본 발명의 원리 및 영역을 벗어나지 않는다는 것을 이해하여야 한다. 부가적인 목적 및 장점과 더불어 동작 방법 및 구성에 관한 본 발명의 특징으로 간주되는 신규한 특징이 첨부한 도면과 관련한 이하의 설명으로부터 보다 용이하게 이해할 수 있을 것이다. 그러나, 각 도면은 예시 및 설명을 위한 것이지 본 발명을 제한하고자 하는 것이 아니라는 점을 명심해야 한다.

본 발명의 보다 완전한 이해를 위하여, 지금부터 첨부한 도면에 대해 후술될 것이다.

도 1은 본 발명의 실시예가 구현될 수 있는 통신 시스템을 도시한 도면.

도 2는 바람직한 실시예의 호환성 계수 계산 시스템을 도시한 도면.

도 3은 바람직한 실시예의 호환성 비교 시스템을 도시한 도면.

도 4는 바람직한 실시예의 호환성 결정 논리 구조를 도시한 도면.

도 5는 바람직한 실시예의 호환성 계수 계산 시스템을 도시한 도면.

도 6은 본 발명의 순시 호환성 계수에 사용하기 위한 바람직한 실시예의 스케일링 시스템을 도시한 도면.

도 7은 바람직한 실시예의 호환성 비교 시스템을 도시한 도면.

도 8은 바람직한 실시예의 호환성 결정 논리 구조를 도시한 도면.

도 9는 바람직한 실시예의 호환성 계수 계산 시스템을 도시한 도면.

도 10은 바람직한 실시예의 호환성 비교 시스템을 도시한 도면.

도 11은 바람직한 실시예의 호환성 결정 논리 구조를 도시한 도면.

본 발명의 시스템 및 방법은, 본원에서 총칭하여 고 데이터 레이트로 동시 통신하기 위하여 호환될 수 있는 액세스 단말기(ATs)라 하는, 특정 통신 단말기, 통신 노드, 가입자 유닛 또는 이외 다른 정보 통신원 또는 목표(target)를 순행적으로 결정하도록 동작하는데, 이를 본원에선 지향식 최대 비 결합(DMRC)이라 한다. 본 발명은 이와 같은 호환가능한 ATs를 결정하고 동시 통신을 스케쥴링하도록 동작하여, 데이터 통신을 최적화시키는 것이 바람직하다.

예를 들어, 도 1을 참조하면, 셀룰러 기지국 송수신기(BTS: Base Transceiver Station)(100)와 같은 통신 시스템은 서비스 에리어(가령 셀)(110)내에서 다수의 ATs, AT(121-125)에 무선 통신을 제공할 수 있다. 공중 링크 채널은 상기 어레이의 안테나 소자의 신호에 대해서 빔형성 가중치(위상 및/또는 진폭)를 인가함으로써 빔형성시 사용하는데 적합한 소정의 기하학적 형태로 배치된 다수의 안테나를 갖는 적응형 어레이 안테나 패널(101-103)에 의해 제공될 수 있는 바와 같이, 다수 소자 안테나 어레이를 사용하여 BTS(100) 및 ATs(121-125)간에서 설정될 수 있다. 따라서, 각각의 ATs(121-125)와 관련된 통신 신호는 순방향 또는 역방향 링크와 상관없이, 자신과 관련된 어레이 응답 벡터를 가질 수 있는데, 상기 어레이 응답 벡터는 안테나 어레이의 안테나 소자에 수신되거나 제공되는 무선 통신 신호에 대한 정보, 가령 도달각(AOA) 정보를 제공한다. 하나의 어레이 응답 벡터는 바람직하게는 M ×1 복소 벡터인데, 여기서 M은 AT에 대해서 통신을 제공하는 안테나 소자 칼럼(antenna element columns) 또는 다수의 안테나 소자에 대응한다.

본 발명의 바람직한 실시예는 각종 ATs간의 호환성을 계산하는 구조 및 효율적인 방식으로 동시 통신하기 위하여 ATs의 특정 그룹을 선택하는 프로토콜을 제공한다. 특히, 어레이 응답 벡터 정보를 분석함으로써, 본 발명의 바람직한 실시예는 특정 ATs간의 상관성을 계산할 수 있고 적절하게 상관되지 않은 ATs를 식별할 수 있다. 이와 같은 정보를 사용하면, 본 발명의 실시예는 모든 ATs가 종래 시스템에서처럼 동시에 통신하도록 하는 대신에, 어느 특정 ATs가 동시에 고 데이터 레이트로 통신하도록 제어되는지를 결정할 수 있다. 따라서, 다수의 특정 ATs의 또는 서비스 그룹의 배열이 선택되어 동시에 통신하도록 제어된다.

예를 들어, 각각의 ATs(121-125)는 특정한 시점에서 BTS(100)로 전송하기 위한 데이터를 가질 수 있다. 그러나, 각 AT가 동일한 시점에 전송하도록 허용되는 경우, 상호 간섭이 각종 ATs에서 발생하여 과다 간섭을 겪을 수 있는데, 예를 들어, 비트 에러율이 간섭으로 인해 너무 높게 될 수 있다. 도 1로부터 알 수 있는 바와 같이, AT(121) 및/또는 AT(122)는 AT(121) 및 AT(122)중 다른 한 AT로부터의 수용할 수 없는 레벨의 간섭 에너지를 겪을 수 있다. 유사하게, AT(124) 및/또는 AT(125)는 AT(124) 및 AT(125)중 다른 한 AT로부터의 수용할 수 없는 레벨의 간섭 에너지를 겪을 수 있다. 그러나, AT(121), AT(123) 및 AT(124)의 조합; AT(121), AT(123) 및 AT(125)의 조합; AT(122), AT(123) 및 AT(124)의 조합; 또는 AT(122), AT(123) 및 AT(125)의 조합들 중 각각 하나의 조합이, 임의의 동시 통신하는 ATs에서 수용할 수 없는 레벨의 상호 간섭을 겪지 않고 동시에 통신하도록 할 수 있다. 따라서, 이와 같은 ATs의 그룹(서비스 그룹)은 다음 시간 간격동안 동시에 고 데이터 레이트 통신하도록 선택될 수 있고, ATs의 나머지 그룹은 서로 다른 적절한 시간 간격에서 통신하도록 스케쥴링될 수 있다. 게다가, 서비스 그룹의 특정 ATs의 주의 깊은 선택을 통해서, 이와 함께 사용되는 데이터 레이트가 최대화되어, 정보 통신을 보다 최적화한다.

따라서, 본 발명을 따른 지향식 최대 비 결합을 구현하는 초기 작업은 서로에 대해서 과다한 간섭을 일으킴이 없이 동시에 통신할 수 있는 특정 ATs를 선택하도록 될 수 있다. 이상적으로, 지향식 최대 비 결합은 동시 통신을 위하여 직교 어레이 응답 벡터(ARVs)로 ATs를 사용하여, 이들 ATs에 대해서 내부 셀 간섭이 존재 하지 않도록 함으로써 이들 ATs에 대해 최고 용량 및 최대 캐리어 대 간섭 비(C/I) 를 성취하도록 한다. 그러나, 제한된 수의 안테나 소자 및 구성을 갖는 실제 시스템 구현시, 통상적으로, 많은 ATs 간에서 참 직교성(true orthogonality)을 성취할 수 없다. 따라서, 본 발명의 바람직한 실시예는 동시 통신을 위하여, 아마도 직교성을 성취할 수 없을 지라도 실질적으로 상관되지 않는 자신과 관련된 신호를 갖는 ATs를 선택하도록 동작한다.

바람직한 실시예를 따르면, 순시 호환성 계수는 자신과 관련된 통신을 위한 데이터를 갖는 ATs의 모든 조합에 대해서 계산된다. 예를 들어, A_i가 i번째 AT(i = 1, 2, ... , N)의 어레이 응답 벡터를 나타내고, A_j가 j 번째 AT(j = 1, 2, ... , N)의 어레이 응답 벡터를 나타내는 경우, 각 A_i 및 A_j(i ≠j)에 대한 순시 호환성 계수가 바람직하게 계산된다. 바람직한 실시예의 순시 호환성 계수는

로 계산될 수 있는데, 여기서 A^* _i는 A_i의 공액 전치(conjugate transpose)를 나타낸다.

ATs의 조합에 대한 호환성 계수를 계산하는 것 이외에도, 본 발명의 바람직한 실시예는 또한, 자신과 관련된 통신을 위한 데이터를 지닌 모든 AT에 대한 순시 기준 계수를 계산한다. 예를 들어, 각 A_i에 대한 순시 기준 계수가 바람직하게 계산된다. 바람직한 실시예의 순시 기준 계수는 상기 계산된 순시 호환성 계수로부터 배제되는 A_i 및 A_j(여기서 i = j)에 대한 순시 계산을 제공한다는 것을 인지하여야 한다. 바람직한 실시예의 순시 기준 계수는

로 계산될 수 있다.

순시 호환성 계수는 순시 기준 계수와 바람직하게 비교되어, 해당 ATs가 서비스 그룹으로서 동시 통신을 위하여 호환될 수 있는지 여부를 결정한다. 예를 들어,

인 경우, AT_j가 AT_i와 호환될 수 있는지를 결정할 수 있음으로, 호환성 표시자(B_ij)는 참(1)으로 설정될 수 있는데, 여기서 thresholdA는 본 발명을 따라서 적절하게 상관되지 않은 ATs를 식별하는 소정의 임계값이다. 그러나, 각 AT와 관련된 신호 전력이 가령, 페이딩 및 불완전한 전력 제어로 인해 서로 다르기 때문에, AT_j가 AT_i와 호환할 수 있다는 상기 결정(B_ij=1)은 AT_i가 AT_j와 호환될 수 있다는 것을 반드시 의미하지 않는다는 것을 인지하여야 한다. 다른 말로서, AT_j가 AT_i와 거의 간섭하지 않는 경우 조차도, AT_i는 AT_j에 대해 실제로 간섭하는 량이 있을 수 있다. 따라서, 본 발명은 바람직하게는 또한,

인 경우 AT_i가 AT_j와 호환될 수 있는지를 결정하여 호환성 표시자(B_ji)가 참(1)으로 설정될 수 있는지를 결정한다.

그러므로, 호환성 표시자 매트릭스(B)는 비대칭일 수 있다는 것을 인지하여야 하는데, 여기서 매트릭스 B는 이하에 도시된 바와 같다.

B₁₁ B₁₂... B_1N

B = B₂₁ B₂₂... B_2N

... ... ...

B_N1 B_N2 ... B_NN

서비스 그룹으로서 동시 서비스하기 위하여, 최소 간섭량 또는 수용가능한 저 간섭량을 갖는 ATs만을 선택하기 위하여, 단지 상호 호환가능한 ATs만이 호환가능한 조합으로서 선택되는 것이 바람직하다. 예를 들어, 호환가능한 조합 표시자

를 설정하면, S_ij = 1인 경우, AT_i 및 AT_j는 본 발명의 바람직한 실시예를 따른 호환가능한 조합이 된다.

그러므로, 호환가능한 조합 표시자 매트릭스(S)는 대칭이라는 인지하여야 하는데, 여기서 S는 이하에 도시된 바와 같다.

S₁₁ S₁₂... S_1N

S = S₂₁ S₂₂... S_2N

... ... ...

S_N1 S_N2... S_NN

도 2 내지 도 4는 상술된 호환성 결정을 행하는 바람직한 실시예의 구현을 위한 시스템을 도시한 것이다. 그러나, 각종 구현 문제점이 도 2 내지 도4의 시스템 구현시에 처리되어야 한다는 것을 이해하여야 한다. 예를 들어,

를 결정하는 대신에, 도 2의 시스템 구현은

를 결정하여, 제곱근 계산을 피하여야 한다. 부가적으로, 각 어레이 응답 벡터(A_i)는

로 표현되는데, 여기서 A_i ^nBits는 A_i의 최상위 n 비트이고 EXP는 A_i ^nBits를 정규화하기 위하여 시프트되는 비트 수이다. 이와 같은 A_i의 근사화 사용이 단지 비트의 시프팅만을 필요로하는 정규화를 위하여 제공되어 하드웨어 구현을 간단하게 한다는 것을 인지하여야 한다.

도 2를 참조하면, 본 발명을 따른 지향식 최대 비 결합을 구현시 사용하기 위한 바람직한 실시예는 호환성 계수 계산기(200)로 도시되어 있다. 특히, 도 2의 바람직한 실시예는 어레이 응답 벡터 정보 입력을 수신하고 순시 호환성 계수 결과를 제공하도록 순시 계수 계산기(220) 및 시간 n 동안 순시 호환성 계수 결과를 수신하고 시간 n-1 동안 필터링된 호환성 상관 결과를 제공하고 시간 n동안 필터링된 호환성 상관 결과를 제공하도록 IIR 필터(230)를 제공한다.

2세트의 동위상 및 구적 어레이 응답 벡터 정보(quadrature array response vector information)는 순시 계수 계산기(220)에 제공되어, 계산된 순시 계수 x[n]을 제공하는데, 여기서 x[n]은 시간 n에서 입력 벡터와 승산되는 공액인 입력 벡터의 순시 결과이다. 예를 들어, 어레이 응답 벡터(A_i)를 위한 동위상 및 구적 어레이 응답 벡터 벡터와 어레이 응답 벡터(A_j)를 위한 동위상 및 구적 어레이 응답 벡터 정보를 순시 계수 계산기(220)에 제공하면은, 출력 x[n]은 본 발명의 순시 호환성 계수

가 될 것이다.

순시 호환성 계수를 제공하는 것 이외에도, 순시 계수 계산기(220)는 본 발명에 따라서 사용되는 순시 기준 계수를 제공하는데 사용될 수 있다는 것을 인지하여야 한다. 예를 들어, 어레이 응답 벡터(A_i)를 위한 동위상 및 구적 어레이 응답 벡터 정보를 순시 계수 계산기(220)에 2회 제공하면은, 출력 x[n]은 본 발명의 순시 기준 계수

가 될 것이다.

따라서, 도 2의 다수의 시스템은 병렬로 구현되어, 원하는 경우, 이와 같은 계산을 누산한다는 것을 인지하여야 한다. 게다가 또는 대안적으로, 특정 ATs는, 가령 본 발명에 따라서 호환성 계산을 필요로 하지 않는 동시 통신을 위한 적합성 또는 비적합성을 신뢰할 수 있게 표시하는 AOA 정보 또는 이와 다른 정보에 대한 기준을 통해서, 호환성 계산을 위하여 선택되거나 호환성 계산으로부터 배제될 수 있다.

도 2를 또한 참조하면, 예시된 시스템에서 각종 ATs와 관련된 어레이 응답 벡터가 공지되고 복소 동위상 및 구적 형태로 순시 계수 계산기(200)로 입력된다라고 가정하자. 적응형 안테나 어레이를 사용하는 업링크 및 다운링크 채널 둘 다를 위하여 신속하게 빔형성시키는 방법 및 구조는 발명의 명칭이 "Practical Space-Time Radio Method for CDMA Communication Capacity Enhancement"인 상기 언급된 미국 특허 출원에 기재되어 있다.

예시된 실시예를 따르면, 입력 어레이 응답 벡터를 위한 동위상 및 구적 성분은 복소 승산기(201)와 승산되는 것이 바람직한데, 예를 들어 공액인 A_i의 각 매 트릭스 성분의 실수 및 허수부와 A_j의 각 대응하는 매트릭스 성분의 실수 및 허수부와 승산된다. 누산기(202 및 203)는 복소 승산기(201)의 매트릭스 성분 승산을 발생되는 실수 및 허수부를 각각 누산하는 것이 바람직하다. 절대값 및 절사 회로(204 및 205)는 실수 및 허수부 각각의 절대값을 취하고 이 결과를 소정수의 최상위 비트로 절사하여, 어떤 비트 패키지(bit package)를 유지시키는 것이 바람직하다.

절대값 및 절사 회로(204)로부터 실수부 절사된 절대값 및 절대값 및 절사 회로(205)로부터 허수부 절사된 절대값은 복소 공액 가산기(206)에 제공되어, 제곱을 구현하는 것이 바람직하다. 따라서, 복소 공액 가산기(206) 및 순시 계수 계산기(220)의 출력, x[n]은 복소 승산기(201)에서 벡터 정보 입력에 따라서

가 될 수 있다.

본 발명의 바람직한 실시예에 따라서 의미있는 비교를 제공하기 위하여, 순시 계수 계산기(220)의 출력은 정규화되는 것이 바람직하다. 따라서, 도 2의 바람직한 실시예의 시스템은 순시 계산 계산기(220)에 결합되는 정규화기(207)를 포함하여, 입력으로서 x[n]을 수신하고 이에 대응하는 정규화된 출력 X[n]을 제공한다. 정규화는 상대적으로 간단하게 이루어져, 비트 시프팅 및 절사 기술을 구현한다. 따라서, 정규화기(207)는 다수의 비트에 대한 정보를 제공하는 입력(m)을 포함하는데, 이에 의해 x[n]을 시프트시켜 정규화된 출력 X[n]을 얻는다. 정규화기 값(m)은 순시 계수 계산기(220)에 의해 승산되는 어레이 응답 벡터(예를 들어 EXPa 및 EXPb)를 정규화하도록 사용되는 다수의 비트 시프트 및 2개의 어레이 응답 벡터, 예를 들어 EXPy 간의 필터링된 상관성을 정규화하도록 사용되는 다수의 비트 시프트 함수에 따라서 유도되는 것이 바람직하다. 특히, 예시된 실시예를 따르면, m = (EXPa ㆍ2) +(EXPㆍ2) + EXPy 이다.

순시 계수 계산기(220)의 순시 결과 x[n], 예를 들어

및 해당 X[n]은 상대적으로 잡음이 있을 수 있다는 것을 인지하여야 한다. 따라서, 본 발명의 바람직한 실시예는 도 2의 IIR 필터(230)와 같은 1차 무한 임펄스 응답(IIR) 필터를 구현하여 잡음 결과 필터를 필터링한다. 바람직한 실시예의 IIR 필터(230)는 필터링된 상관 결과 y[n] = y[n-1] + k ㆍ(x[n] - y[n-1])을 제공하는데, 여기서 y[n]은 시간 n에서 필터링된 결과이고 x[n]은 시간 n에서의 순시 결과이고, k는 IIR 필터의 대역폭을 결정하는 필터 계수이다. 구현을 간단하게 위하여, k는 바람직하게는 2^-kBits로 선택되는 것이 바람직한데, 여기서 kBits는 필터 대역폭에 의해 결정된 정수이다.

바람직하게는, 시간 n(X[n]) 동안 정규화된 순시 계수 및 시간 n-1(Y[n-1])으로부터 필터링된 정규화된 계수는 IIR 필터(230)에 제공되어, 시간 n(y[n])에서 2개의 어레이 응답 벡터간의 필터링된 상관성을 제공한다. 예를 들어, 어레이 응답 벡터(A_i)에 대한 동위상 및 구적 어레이 응답 벡터 정보 및 어레이 응답 벡터(A_j)에 대한 동위상 및 구적 어레이 응답 벡터 정보를 순시 계수 계산기(220)에 제공하면, IIR 필터(230)의 출력 y[n]은 A_i 및 A_j에 대한 필터링된 호환성 상관성(Z_ij)이 될 것이다.

필터링된 호환성 계수 결과를 제공하는 것 이외에도, IIR 필터(230)는 본 발명에 따라서 사용되는 필터링된 기준 상관 결과를 제공하는데 사용될 수 있다는 것을 인지하여야 한다. 예를 들어, 어레이 응답 벡터(A_i)를 위한 동위상 및 구적 어레이 응답 벡터 정보를 순시 계수 계산기(220)에 2회 제공하면은, IIR 필터(230)의 출력 y[n]은 A_i에 대한 필터링된 기준 상관성(Z_ii)이 될 것이다. 따라서, 상술된 바와 같이, 도 2의 다수의 시스템은 병렬로 구현되어, 원하는 경우, 이와 같은 계산을 누산한다.

예시된 실시예를 따르면, 시간 n(X[n])동안 정규화된 순시 계수 및 시간 n-1(Y[n-1])로부터 필터링된 정규화된 계수는 IIR 필터(230)의 저역 필터(208)에 제공된다. 저역 필터(208)는 식 x[n]-y[n-1]에 따라서 필터링을 제공하는 것이 바람직하다. 저역 필터(208)에 의해 제공된 필터링된 결과는 바람직하게는 필터 대역폭 회로(209)에 제공되어, 또한 바람직하게는 필터 대역폭 계수 k를 수신함으로써 k ㆍ(x[n]-y[n-1])을 제공한다. 필터 대역폭 회로(209)의 결과는 식 y[n-1] + z[n]에 따라서 필터링을 제공하는 고역 필터(210)에 제공되는 것이 바람직한데, 여기서 z[n]은 입력 신호(여기서 k(x[n]-y[n-1]))이다. 따라서, 고역 필터(210)에 의해 제공되는 필터링된 결과(y[n])는 바람직하게는, y[n-1] + k ㆍ(x[n]-y[n-1])이다.

본 발명의 바람직한 실시예를 따라서 의미있는 비교를 제공하기 위하여, IIR 필터(230)의 출력은 정규화되는 것이 바람직하다. 따라서, 도 2의 바람직한 실시예의 시스템은 IIR 필터(230)에 결합되는 정규화기(211)를 포함하여, 입력으로서 y[n]을 수신하고 이에 대응하는 정규화된 출력 Y[n]을 제공한다. 정규화는 상대적으로 간단하게 성취되어, 비트 시프팅 절사 기술을 구현하는 것이 바람직하다. 따라서, 정규화기(211)는 이 결과 y[n]를 다수의 비트 시프트하여, 소망 위치에 최상위 비트 y[n]을 배치함으로써, 오버플로우 및 언더플로우 상태를 방지한다. 사용되는 비트 시프트 수(EXPy)는 상술된 바와 같이 순시 계수 x[n]을 정규화하는데 사용하기 위하여 피드백으로 제공되는 것이 바람직하다.

도 3을 참조하면, 본 발명을 따른 지향식 최대 비 결합을 구현하는데 사용하기 위한 바람직한 실시예의 시스템은 호환성 비교기(300)로서 도시되어 있다. 특히, 도 3의 바람직한 실시예는 소정의 임계값(예를 들어, thresholdA)과 승산되는 필터링된 기준 상관성(예를 들어, Z_ij)과 필터링된 호환성 상관성(예를 들어, Z_ij)을 비교한다.

바람직한 실시예의 상관성 임계값(thresholdA)은 시스템 동작 파라미터에 따라서 수용가능한 캐리어 대 간섭비(C/I)로 결정된다. 그러나, 긴 승산을 피하기 위하여, thresholdA는, thresholdA

thresholdA^mBitsㆍ 2^{EXPthresholdA}가 되도록 선택되는 것이 바람직한데, 여기서 thresholdA^mBits는 1 내지 3비트인 것이 바람직하다. 따라서, Z_ij가 n비트 표현된다라고 가정하면, thresholdA ㆍ Z_ij의 연산은 EXPthresholdA 비트의 시프트 보다 앞서 mBits ×nbits 승산된다. 이와 같은 승산 및 시프트 기능성은, 상술된 호환성 계수 계산기(200)에 의해 제공될 수 있는 바와 같은 필터링된 기준 상관성(Z_ii) 및 상기 계산기에 입력되는 상술된 임계값(thresholdA)를 갖는 승산 및 시프트 회로(312)에 의해 제공되는 것이 바람직하다.

비교 회로(313)는 임계값(thresholdA)과 승산되는 바와 같은 필터링된 기준 상관성(Z_ii)이 필터링된 호환성 계수(Z_ij) 보다 작은지 여부에 대해 결정한다. 임계값(thresholdA)과 승산되는 바와 같은 필터링된 기준 상관성(Z_ii)이 필터링된 호환성 상관성(Z_ij) 보다 작은 경우, 호환성 표시자(B_ij)는 호환성 비교기(300)에 의해 참(1)으로 설정되는 것이 바람직하다. 그러나, 임계값(thresholdA)과 승산되는 필터링된 기준 상관성(Z_ii)이 필터링된 호환성 상관성(Z_ij) 보다 작지 않은 경우, 호환성 표시자(B_ij)는 호환성 비교기(300)에 의해 거짓(0)으로 설정되는 것이 바람직하다.

그러나, 상술된 바와 같이, 각 AT와 관련된 신호 전력이 서로 다르기 때문에, AT_j가 AT_i와 호환될 수 있다라는 상기 결정(B_ij)이 AT_i가 AT_j와 호환될 수 있다는 것을 반드시 의미하지는 않는다. 따라서, 호환성 비교기(300)는 또한, Z_ij및 Z_ii에 대한 Z_ji 및 Z_jj를 각각 제공하고 호환성 표시자(B_ji)를 결정함으로써 역 호환성을 결정하도록 사용되는 것이 바람직하다. 따라서, 도 2와 관련하여 상술된 바와 같이, 도 3의 다수의 시스템은 병렬로 구현되어, 원하는 경우, 이와 같은 결정을 수용한다.

도 4를 참조하면, 상호 호환성은 AND 회로(400)의 구현을 통해서 바람직하게 결정된다. 특히, 호환성 표시자(B_ij) 및 역 호환성 표시자(B_ji)는 AND 회로(400)에 제공되어, 호환가능한 조합 표시자(S_ij)를 결정하는 것이 바람직하다. 특히, B_ij 및 B_ji가 참(1)인 경우, S_ij 또한 참(1)이다. 그러나, B_ij 및 B_ji중 어느 하나 또는 둘다가 거짓(0)인 경우, S_ij 또한 거짓(0)이다.

매트릭스(M)가 데이터 통신시키는 다수의 ATs를 위하여 얻어질 때, 다수의 ATs(가령, 2개, 3개) 및 이 보다 많은 ATs와의 호환가능한 조합이 손쉽게 도출될 수 있다. 그러나, 하나 이상의 그룹의 호환가능한 ATs가 발견될 때 바람직한 실시예를 따르면, 다른 기준이 서비스 그룹을 위한 특정 ATs를 식별하는데 적용된다. 예를 들어, 발명의 명칭이 "Directed Maximum Ratio Combining Methods and Systems for High Data Rate Traffic"인 상기 참조된 특허 출원에 도시되고 설명된 바와 같이, 최소 전송 전력과의 조합의 사용되어, 가령 다른 셀 또는 셀 섹터에 최소 간섭량을 제공한다.

도 5 내지 도 11은 상술된 호환성 결정을 행하는 시스템의 또 다른 바람직한 실시예를 도시한 것이다. 도 5 내지 도 11의 시스템은 특히, 1×RTT cdma 2000 프로토콜을 구현한 시스템과 같은 시스템에서 보충 채널(supplemental channels)을 스케쥴링하기 위하여 호환가능한 ATs를 결정시 사용하는데 적합하다. 특히, 도 5 내지 도 8의 시스템은 순방향 링크 스케쥴링에 대한 바람직한 실시예 해법을 제공하고, 도 9-11은 역방향 스케쥴링에 대한 바람직한 실시예 해법을 제공한다.

순방향 링크든지 역방향 링크든지 상관없이, 1×RTT cdma 2000 데이터 빔형성을 위하여 사용되는 최적의 빔이 학습 또는 그외 다른 방법(가령, 빔 상관성)으로부터 얻어질 수 있다는 것을 인지하여야 한다. 게다가, 특정 시스템 구현시에, 데이터를 위한 최적의 빔이 음성을 위한 빔과 동일하게 될 수 있다. 예를 들어, 데이터 채널을 위한 빔폭이 별도로 학습되어야 하는 경우, 데이터 채널을 위한 최적의 빔이 음성 채널을 위한 빔보다 좁을 지라도, 순방향 빔형성을 위하여, 최적의 빔은 음성 채널의 학습 결과로부터 얻어져, 학습 사이클을 단축시킬 수 있다.

본 발명의 바람직한 실시예를 따른 동작에서, 예를 들어, 1×RTT cdma 2000 시스템에 대한 동작에서와 같이, 기본 채널(FCH) 빔 형성은 표준 동작 모드(가령, 음성 통신의 표준 모드)에서 처럼 행해진다. 즉, 기본 채널이 존재할 때, 최적의 빔은 섹터 빔 대신에 사용되는 것이 바람직하다. 그러나, 이 바람직한 실시예에 따라서 동작시, 보충 채널(SCHs)에 대해서, SCH를 통해서 통신될 정보를 각각 갖는 개별적인 AT를 위한 최적의 빔이 공지될 수 있지만, 이와 같은 통신의 스케쥴링은 ATs에 대한 통신 호환성을 고려한다. 특히, 상호 거의 간섭되지 않는 빔은 호환가능한 것으로 고려됨으로, 4개의 보충 채널을 지원하는 최대 4개의 ATs의 서비스 그룹과 같은 서비스 그룹에서 스케쥴링될 수 있다. 어떤 시점에서, ATs의 많은 서비스 그룹 조합이 발견될 수 있다는 것을 인지하여야 한다. 그러나, 본 발명의 바람직한 실시예를 따르면, 이용가능한 전력, 채널 상태, 우선순위 등과 같은 부가적인 상황을 고려하는 스케쥴링 알고리즘에 의해 어느 서비스 그룹이 통신을 위하여 선택되는지 결정된다.

도 5 내지 도 8을 참조하면, 본 발명에 따라서 순방향 링크에서 지향식 최대비 결합을 제공하는 바람직한 실시예의 시스템이 도시되어 있다. 도 5에서, 본 발명을 구현하는데 사용하기 위한 바람직한 실시예의 시스템은 호환성 계수 계산기(520)로서 도시되어 있다. 특히, 도 5의 바람직한 실시예의 호환성 계수 계산기는 정규화된 어레이 응답 벡터 정보 입력을 수신하고 시간 n 동안 순시 호환성 계수를 제공한다.

2세트의 정규화된 동위상 및 구적 어레이 응답 벡터 정보는 호환성 계수 계산기(520)에 제공되어 계산된 순시 호환성 계수 W[n]을 제공하는 것이 바람직한데, 여기서 W[n]은 시간 n에서 입력 벡터와 승산되는 공액인 입력 벡터의 정규화된 순시 결과이다. 예를 들어, 그리드 위치i(w_i)(grid location)에 배치된 AT를 위하여 트레인된(trained) 빔 계수는 목표 방향(AOA_i)에서의 섹터 빔 계수(W_p)에 대해 정규화되어(W_i), 이하에 나타낸 바와 같은 제1 정규화된 어레이 응답 벡터 정보로서 입력된다.

상기 식에서, ARV_AOAi는 AOA_i에서 안테나 매니폴드 벡터(antenna manifold vector)이다. 유사하게, 그리드 위치j(w_j)에 배치된 AT를 위하여 트레인된 빔 계수는 목표 방향(AOA_j)에서의 섹터 빔 계수(W_p)에 대해서 정규화되어(W_j), 이하에 나타 낸 바와 같은 제2 정규화된 어레이 응답 벡터 정보로서 입력된다.

상기 정규화는 섹터 빔에 대해서 일정한 효율적인 방사 전력(ERP)을 제공하여, 본 발명에 따라서 의미있는 호환성 비교를 제공하는 것이 바람직하다.

예시된 실시예를 따르고 실질적으로 도 2와 관련하여 상술된 바와 같이, 입력 어레이 응답 벡터 정보를 위한 동위상 및 구적 성분은 복소 승산기(501)에 의해 승산되는 것이 바람직하다. 누산기(502 및 503)는 복소 승산기(501)의 매트릭스 성분 승산으로부터 발생되는 실수 및 허수부 각각을 누산하는 것이 바람직하다. 절대값 및 절사 회로(504 및 505)는 실수 및 허수부 각각의 절대값을 취하고 그 결과를 소정수의 최상위 비트로 절사하여, 어떤 비트 패키지를 유지시키는 것이 바람직하다.

절대값 및 절사 회로(504)로부터 실수부 절사된 절대값 및 절대값 및 절사 회로(505)로부터 허수부 절사된 절대값은 바람직하게는, 복소 공액 가산기(506)에 제공되어 제곱을 구현하고, 제곱근 회로(551)는 복소 공액 가산기(506)의 출력의 제곱근을 바람직하게 계산한다. 따라서, 제곱근 회로(551) 및 호환성 계수 계산기(520)의 출력, W[n]은

가 될 수 있는데, 여기서, W_i ^*는 복소 승산기(501)에서의 벡터 정보 입력을 따른 W_i의 공액 전치이다.

예를 들어, 정규화된 동위상 및 구적 어레이 응답 벡터 정보(W_i) 및 정규화된 동위상 및 구적 어레이 응답 벡터 정보(W_j)를 호환성 계수 계산기(520)에 제공하 면은, 출력 W[n]은 본 발명의 순시 호환성 계수

가 될 것이다. 호환성 계수 계산기(520)로의 어레이 응답 벡터 정보 입력이 정규화될 때,

가 된다는 것을 인지하여야 한다. 따라서, 호환성 표시자

가 된다.

순시 호환성 계수를 제공하는 것 이외에도, 호환성 계수 계산기(520)는 본 발명에 따라서 사용되는 순시 기준 계수를 제공하는데 사용될 수 있다는 것을 인지하여야 한다. 예를 들어, 순시 호환성 계산기(520)로 동위상 및 구적 어레이 응답 벡터 정보(W_i)를 제공하면은, 출력 W[n]은 본 발명의 순시 기준 계수

가 될 것이다.

따라서, 도 5의 다수의 시스템은 병렬로 구현되어, 원하는 경우, 이와 같은 계산을 수용하여야 한다는 것을 인지하여야 한다. 게다가 또는 대안적으로, 특정 ATs는, 가령 본 발명에 따라서 호환성 계산을 필요로 하지 않는 동시 통신을 위한 적합성 또는 비적합성을 신뢰할 수 있게 표시하는 AOA 정보 또는 이와 다른 정보에 대한 기준을 통해서, 호환성 계산을 위하여 선택되거나 호환성 계산으로부터 배제될 수 있다.

본 발명의 바람직한 실시예를 따르면, 능동 ATs에 대한 호환성 조합 표시자는 재스케일링되어, 실제 전력 레벨 또는 적절한 상대 전력 레벨을 반영함으로, 이와 관련된 실제 간섭을 반영한다. 예를 들어, 스케일링된 순시 호환성 계수 w[n]은 특정 AT 및 상기 AT를 위한 예측된 디지털 이득 유닛(DGU)과 관련된 호환성 조합 표시자 W[n]의 함수로서 결정될 수 있다. 예를 들어, AT_i 및 AT_j(D_ij)와 관련된 스케일링된 순시 호환성 계수 w[n]은 이하에 나타낸 바와 같이 결정된다.

상기 계산을 제공하는 시스템의 바람직한 실시예 구현이 도 6에 도시되어 있다. 특히, 승산기(600)는 입력 W[n]을 수신하는데, 여기서, W_i 및 W_j에 대한 어레이 응답 벡터 정보가 복소 승산기(501)에 입력될 때, W[n] = C_ij 이고, W[n] = C_ij일때, DGU_a ² = DGU_j ²이다. 승산기(600)는 w[n]을 출력하는데, 여기서, 상기 조건이 부합될 때, w[n] = D_ij이다.

호환성 빔 또는 ATs가, D_ij < thresholdA D_ij가 되도록, 임계값(예를 들어, thresholdA)을 사용하여 도 2-4의 바람직한 실시예에 대해 상술된 바와 같이 실질적으로 결정될 수 있다는 것을 인지하여야 한다. 그러나, 본 발명의 바람직한 실시예는 또한, 본 발명의 서비스 그룹을 결정시 데이터 레이트 정보를 고려함으로써, 정보 통신을 보다 최적화한다. 예를 들어, 보충 채널(SCH)용 최저 지원 데이터 레이트는 R_min으로서 표현될 수 있고 특정 AT_i에 사용되는 보충 채널용 데이터 레이트는 R_i로서 표현될 수 있다. 스케일러 R_i/R_min를 사용하면, 본 발명의 바람직한 실시예는 이하에 나타낸 바와 같은 데이터 레이트 정보의 함수로서 호환가능한 빔 또는 ATs를 결정할 수 있다.

상기 조건이 참인 경우, AT_j는 AT_i에 대해서 충분히 작은 간섭을 일으킨다라고 결정될 수 있음으로, 빔 W_j은 W_i와 호환가능하다. 그러나, W_i와 호환가능한 빔 W_j가 빔 W_i가 빔W_j와 호환될 수 있다는 것을 보장하지 않는다는 것을 인지하여야 한다. 따라서, 본 발명의 바람직한 실시예는 또한, 이하에 나타낸 바와 같이 서비스 그룹을 위한 ATs를 식별하기 위하여 역 호환성 결정을 행한다.

상기 조건이 참인 경우, AT_i 및 AT_j는 본 발명의 실시예에 따라서 동일한 서비스 그룹에 배치될 수 있다.

상술된 바와 같이, 본 발명의 동작은 호환가능한 ATs의 쌍의 식별에 국한되는 것이 아니라, 임의 수의 호환가능한 ATs를 포함하는 서비스 그룹을 제공할 수 있다. 한 서비스 그룹에 2개 이상의 빔이 존재하는 경우, 모든 이와 같은 빔은 서로에 대해 호환가능한 것이 바람직하다. 예를 들어, 바람직한 실시예를 따르면, 위치(i, j 및 k)에 3개의 ATs가 존재하는 경우, 이하의 식은 호환가능한 ATs로서 3개 의 AT를 식별하기 위하여 참으로 되어야 한다.

상기에 따라서 계산을 제공하기 위한 시스템의 바람직한 실시예의 구현이 도 7 및 도 8에 도시되어 있다. 특히, 도 7을 참조하면, 합산기(701)는 적절하게 스케일링된 순시 호환성 계수를 가산하며, 제산기(702)는 적절하게 스케일링된 순시 호환성 계수로 제산하고, 승산기(703)는 데이터 레이트 스케일러 R_i/R_min으로 승산한다. 비교 회로(704)는 결과가 임계값(threshold1) 보다 작은지 여부에 대해 바람직한 결정을 제공한다. 그 결과가 임계값 보다 작다면, 호환성 표시자(B)는 참(1)으로 설정되는 것이 바람직하다. 그러나, 그 결과가 임계값 보다 작지 않다면, 호환성 표시자(B)는 거짓(0)으로 설정되는 것이 바람직하다. 예를 들어, 합산기(701)에 제공된 스케일링된 순시 호환성 계수가 D_ij 및 D_ik이고, 제산기(702)에 제공된 스케일링된 순시 호환성 계수가 D_ii인 경우, B_i=1은 빔 W_j 및 W_k가 W_i와 호환될 수 있고 B_i=0은 빔 W_j 및 W_k이 빔 W_i와 호환될 수 없다는 것을 표시한다. 유사하게, 합산기(701)에 제공된 스케일링된 순시 호환성 계수가 D_ji 및 D_jk이고 제산기(702)에 제공된 스케일링된 순시 호환성 계수가 D_jj인 경우, B_j=1은 빔 W_j 및 W_k가 W_j와 호환될 수 있고 B_j=0은 빔 W_j 및 W_k이 W_j와 호환될 수 없다는 것을 표시한다. 마찬가지로, 합산기(701)에 제공된 스케일링된 순시 호환성 계수가 D_ki 및 D_kj이고 제산기(702)에 제공된 스케일링된 순시 호환성 계수가 D_kk인 경우, B_k=1은 빔 W_i 및 W_j이 W_k와 호환될 수 있고 B_k=0은 W_i 및 W_j가 W_k와 호환될 수 없다는 것을 표시한다.

도 8을 참조하면, AND 회로(801)는 B_i, B_j 및 B_k가 각각 참인 경우에 참 출력(1)이 발생되도록 하고 B_i, B_j 또는 B_k중 어느 하나가 거짓인 경우 거짓 출력(0)이 발생되도록 제공된다. 비교 회로(802)는 AND 회로(801)의 출력이 참(1) 또는 거짓(0)인지를 결정한다. 참인 경우, 빔 W_i , W_j및 W_k가 이 바람직한 실시예를 따라서 서비스 그룹으로서 선택될 수 있다라는 결정이 행해진다. 그러나, 거짓인 경우, 빔 W_i, W_j및 W_k가 이 바람직한 실시예를 따라서 서비스 그룹으로서 선택될 수 없다라는 결정이 행해진다.

도 9 내지 도 11을 참조하면, 본 발명에 따라서 역방향 링크에서 지향식 최대 비 결합을 제공하는 바람직한 실시예의 시스템이 도시되어 있다. 도 9에서, 본 발명에 따라서 지향식 최대 비 결합을 구현하는데 사용하기 위한 바람직한 실시예의 시스템은 호환성 계수 계산기(902)로서 도시되어 있다. 특히, 도 9의 바람직한 실시예의 호환성 계수 계산기는 정규화된 어레이 응답 벡터 정보 입력을 수신하고 시간 n 동안 순시 호환성 계수 결과를 제공한다.

2세트의 정규화된 동위상 및 구적 어레이 응답 벡터 정보가 호환성 계수 계 산기(902)에 제공되어 계산된 순시 호환성 계수 V[n]을 제공하는데, 여기서, V[n]은 시간 n에서 입력 벡터와 승산되는 공액인 입력 벡터의 정규화된 순시 결과이다. 예를 들어, 방향 AOA_i(v_i) 및 AOA_j(v_j)에서 가장 좁은 빔을 위한 빔 계수는 정규화(V_i 및 V_j, 각각)되어, 이하에 나타난 바와 같이 제1 및 제2 정규화된 어레이 응답 벡터 정보로서 입력될 수 있다.

예시된 실시예에 따라서 실질적으로 도 5와 관련하여 상술된 바와 같이, 입력 어레이 응답 벡터 정보에 대한 동위상 및 구적 성분은 복소 승산기(901)에 의해 승산되는 것이 바람직하다. 누산기(902 및 903)는 매트릭스 성분 승산으로부터 발생되는 복소 승산기(901)의 실수 및 허수부 각각을 누산하는 것이 바람직하다. 절대값 및 절사 회로(904 및 905)는 실수 및 허수부 각각의 절대값을 취하고 그 결과를 소정수의 최상위 비트로 절사하여, 어떤 비트 패키지를 유지시킨다.

절대값 및 절사 회로(904)로부터 실수부 절사된 절대값 및 절대값 및 절사 회로(905)로부터 허수부 절사된 절대값은 바람직하게는, 복소 공액 가산기(906)에 제공되어, 제곱을 구현하고, 제곱근 회로(951)는 바람직하게는, 복소 공액 가산기(506)의 출력의 제곱근을 계산한다. 따라서, 제곱근 회로(951) 및 호환성 계수 계산기(920)의 출력, V[n]은

가 될 수 있는데, 여기서, V_i ^*는 복소 승산기(901)에서의 벡터 정보 입력을 따른 V_i의 공액 전치이다.

예를 들어, 정규화된 동위상 및 구적 어레이 응답 벡터 정보(V_i) 및 정규화된 동위상 및 구적 어레이 응답 벡터 정보(V_j)를 호환성 계수 계산기(920)에 제공하면은, 출력 V[n]은 본 발명의 순시 호환성 계수

가 될 것이다. 호환성 계수 계산기(920)로의 어레이 응답 벡터 정보 입력이 정규화될 때,

가 된다는 것을 인지하여야 한다. 따라서, 호환성 표시자는

가 된다.

순시 호환성 계수를 제공하는 것 이외에도, 호환성 계수 계산기(920)는 본 발명에 따라서 사용되는 순시 기준 계수를 제공하는데 사용될 수 있다는 것을 인지하여야 한다. 예를 들어, 동위상 및 구적 어레이 응답 벡터 정보(V_i)를 순시 호환성 계산기(920)에 2회 제공하면은, 출력 V[n]은 본 발명의 순시 기준 계수

가 될 것이다.

따라서, 도 9의 다수의 시스템은 병렬로 구현되어, 원하는 경우, 이와 같은 계산을 수용하여야 한다는 것을 인지하여야 한다. 게다가 또는 대안적으로, 특정 ATs는, 가령 본 발명에 따라서 호환성 계산을 필요로 하지 않는 동시 통신을 위한 적합성 또는 비적합성을 신뢰할 수 있게 표시하는 AOA 정보 또는 이와 다른 정보에 대한 기준을 통해서, 호환성 계산을 위하여 선택되거나 호환성 계산으로부터 배제될 수 있다.

본 발명의 바람직한 실시예를 따르면, 능동 ATs에 대한 호환성 조합 표시자는 부가 처리되어, 2개 이상의 ATs에 대한 호환성을 결정한다. 예를 들어, 일예로서 ATs가 도달각 AOA_i, AOA_j, 및 AOA_k와 각각 관련된 i, j 및 k를 각각 취하면, AT_i(I_i)에 대한 AT_j 및 AT_k의 호환성 계수는 이하에 나타낸 바와 같이 결정될 수 있다.

유사하게, AT_i(I_i)에 대한 AT_j 및 AT_k의 호환성 계수 및 AT _k(I_k)에 대한 AT_j 및 AT_j의 호환성 계수는 이하에 나타낸 바와 같이 결정될 수 있다.

호환성 계수를 결정하기 위한 상기 바람직한 실시예의 식에서, R_min은 아마도, 하나의 역방향 보충 채널을 지원하는 최저 데이터 레이트이고, R_X는 방향 AOA_X에 배치된 AT에 대한 보충 채널에 대한 의도된 데이터 레이트, 예를 들어, R_i가 AT_i를 위한 보충 채널에 대한 의도된 데이터 레이트인 것이 바람직하다.

상기 계산을 제공하기 위한 시스템의 바람직한 구션이 도 10에 도시되어 있다. 특히, 승산기(1001)는 입력 V[n]을 수신하는데, 여기서 V_i 및 V_j에 대한 어레이 응답 벡터 정보가 복소 승산기(901)에 입력될 때, V[n] = Q_ij 이다. 유사하게, 승산기(1002)는 또 다른 입력 V[n]을 수신하는데, 여기서 V_i 및 V_k에 대한 어레이 응답 벡터 정보가 복소 승산기(901)에 입력될 때, V[n] = Q_ik 이다. 도 7과 관련하여 상술된 바와 같이, 본 발명의 바람직한 실시예는 본 발명의 서비스 그룹을 결정시 데이터 레이트 정보를 고려한다. 따라서, 대응하는 스케일러 R_X/R_min(여기서, R_min은 보충 채널(SCH)을 위한 최저 지원된 데이터 레이트이고 특정 AT_i에 사용되도록 의도된 보충 채널을 위한 데이터 레이트는 R_i로서 표현될 수 있다)는 또한, 승산기(1001 및 1002)각각에 입력되어, 데이터 레이트 정보의 함수로서 호환가능한 빔 또는 ATs를 결정한다. 이로 인한 승산기(1001 및 1002)의 곱은 합산기(1003)에 의해 바람직하게 합산되어, 승산기(1001 및 1002)에 제공되는 특정 입력 V[n]에 대응하는 결과 I_i, I_j 및 I_k를 제공한다.

그후, 바람직하게는 비교 회로(1004)에 의해 임계값에 대한 기준을 통해서, AT 또는 빔 호환성에 대한 결정이 행해질 수 있다. 특히, 예시된 실시예를 따르면, I_i가 threshold2 보다 작은 경우(여기서, I_i는 Q_ij및 Q_ik일때 제공되고, 대응하는 데이터 레이트 스케일러는 승산기(1001 및 1002)에 입력된다), AT_j 및 AT_k는 이 바람직한 실시예에 따라서 AT_i와 호환될 수 있다. 유사하게, I_j가 threshold2 보다 작 은 경우(I_j는 Q_ji및 Q_jk일때 제공되고, 대응하는 데이터 레이트 스케일러는 승산기(1001 및 1002)에 입력된다), AT_i 및 AT_k는 이 바람직한 실시예에 따라서 AT _i와 호환될 수 있다. 마찬가지로, I_k가 threshold2 보다 작은 경우(I_k는 Q_ki및 Q_kj일때 제공되고, 대응하는 데이터 레이트 스케일러는 승산기(1001 및 1002)에 입력된다), AT_i 및 AT_j는 이 바람직한 실시예에 따라서 AT_k와 호환될 수 있다.

그 결과가 임계값 보다 작으면, 호환성 표시자(B)는 참(1)으로 설정되는 것이 바람직하다. 그러나, 그 결과가 임계값보다 작으면, 호환성 표시자(B)는 거짓(0)으로 설정되는 것이 바람직하다. 예를 들어, 승산기(1001 및 1002)에 제공된 호환성 계수는 Q_ij 및 Q_ik인 경우, B_i=1은 빔 V_j 및 W_k이 V_i와 호환될 수 있고 B_i=0은 빔 V_j 및 V_k이 빔 V_i와 호환될 수 없다는 것을 표시한다. 유사하게, 승산기(1001 및 1002)에 제공된 호환성 계수가 Q_ji 및 Q_jk인 경우, B_j = 1은 빔 V_i 및 V_k이 V_j와 호환될 수 있고 B_j=0은 빔 V_i 및 V_k이 빔 V_j와 호환될 수 없다는 것을 표시한다. 마찬가지로, 승산기(1001 및 1002)에 제공된 호환성 계수가 Q_ki 및 Q_kj인 경우 , B_k=1은 빔 V_i 및 V_j이 V_k와 호환될 수 있고 B_k=0은 V_i 및 V_j이 빔 V_k와 호환될 수 없다는 것을 표시한다.

도 11을 참조하면, AND 회로(1101)는 B_i, B_j 및 B_k가 각각 참인 경우에 참 출력(1)이 발생되도록 하고 B_i, B_j 또는 B_k중 어느 하나가 거짓인 경우 거짓 출력(0)이 발생되도록 제공된다. 비교 회로(1102)는 AND 회로(1101)의 출력이 참(1) 또는 거짓(0)인지를 결정한다. 참인 경우, 빔 V_i, V_j및 V_k가 이 바람직한 실시예를 따라서 서비스 그룹으로서 선택될 수 있다라는 결정이 행해진다. 그러나, 거짓인 경우, 빔 V_i, V_j및 V_k가 이 바람직한 실시예를 따라서 서비스 그룹으로서 선택될 수 없다라는 결정이 행해진다.

도 5 내지 도 11의 지향식 최대 비 결합 시스템의 또 다른 실시예는 도 2 내지 도 4의 시스템에 대한 상술된 바와 같은 구현 양상을 채택할 수 있다는 것을 인지하여야 한다. 예를 들어, 도 5 및/또는 도 9의 시스템의 특정 구현은 도 2의 절대 제곱 구현을 채택함으로써, 제곱근 계산을 피한다. 유사하게, 도 5 내지 도 11의 시스템은 또한, 도 2에 도시된 바와 같은 IIR 필터 또는 이외 다른 잡음 댐퍼링 회로(noise dampering circuit)를 구현할 수 있는데, 여기서 바람직하지 않은 잡음은 도 5 및 도 9의 시스템의 순시 결과를 겪는다.

상술된 바와 같이, 이는 통상적으로, 자신과 관련된 참 직교 신호 속성을 갖는 서비스 그룹을 위한 ATs를 선택할 수 없고, 이에 따라서, 본 발명의 바람직한 실시예는 충분한 다이버스 속성(diverse attributs)을 갖는 서비스 그룹을 위한 ATs를 선택하도록 동작하여, 서비스 그룹에서 이의 동시 사용과 관련된 수용가능한 간섭 레벨을 발생시킨다. 따라서, 상기 바람직한 실시예는 서비스 그룹에 사용하기 위한 AT 호환성을 결정시 사용되는 소정의 임계값에 대해 논의되었다. 이와 같은 임계값은 이하에 서술된 바와 같이 도출되는 것이 바람직할 수 있다. 바람직한 실시예를 따라 사용하기 위한 임계값 결정시, 각종 가정이 이루어져, ATs가 관심 섹터에 걸쳐서 균일하게 분포되도록 하며, 보충 채널이 관심 섹터에 걸쳐 균일하게 분포되지 않도록 하며, ATs에서 부가 백색 가우스 잡음(AWGN:Additive White Gaussian Noise)이 무시될 수 있도록 하고, N_u가 관심 섹터에서 지원되는 사용자의 수가 되도록 한다.

순방향 링크에 사용하기 위한 바람직한 실시예의 임계값(threshold1_i)을 결정시, 적응형 어레이 안테나 시스템에서 보층 채널(j) 및 기본 채널(i)를 위한 BTS 전송 전력은 P_FCHi 및 P_SCHi로 각각 표현될 수 있다. 관심 섹터 내에 기본 채널만이 있는 경우, 기본 채널을 사용하는 AT에 대한 수신된 신호 대 간섭비(SIR_FCHi)는 이하에 나타나 있다.

상기 식에서, Pⁱ _inter는 셀간 간섭이며, G_i는 섹터 빔에 걸친 트래픽 빔 이득이며, P_other는 동일한 섹터에서 모든 공통 채널(가령, 파일로트 채널, 동기 채널, 페이징 채널 등)의 총 전력이고, ρ는 특정 관심 빔에서 총 전력에 걸쳐서 다중 경로로 인한 간섭 전력의 비를 나타낸다.

보충 채널이 관심 섹터에 사용될 때, 보충 채널을 사용하는 AT에 대한 수신된 신호 대 간섭비(SIR_SCHi)는 이하에 나타나 있다.

상기 식에서, C_ij 및 D_ij는 상기 규정된 바와 같고, dgu_i는 보충 채널(i)에 대한 디지털 이득 유닛이다.

바람직한 실시예에 따라서 특정 데이터 레이트를 지원하기 위하여, SIR_SCHi ≥SIR_Fㆍf(R_i/R_min)이 되는데, 여기서, SIR_F는 데이터 레이트 R_min에 대해 필요로 되는 SIR이고, f(R_i/R_min)은 R_i/R_min함수를 나타낸다. 상기 서비스 그룹을 위한 호환가능한 ATs를 결정시, f(R_i/R_min)는 R_i/R_min와 동일한 것으로 가정되어야 한다는 것을 인지하 여야 한다. 상기 식으로부터, 다음식이 유도될 수 있다.

는 보충 채널을 제외한 기지국의 총 전송 전력이라는 것을 인지하여야 한다. 따라서, SIR_F가 공지되며, f(R_i/R_min)이 특정화되고, ρ및 Pⁱ _inter가 경험 데이터(empirical data)를 토대로 가정되는 경우, threshold1은 손쉽게 구할 수 있다.

역방향 링크에서 지향식 최대 비 결합에 사용하기 위한 바람직한 실시예의 임계값(threshold2)을 결정시, ATs로부터의 수신된 전력은 (상술된 cdma2000 및 HDR 프로토콜과 같은 각종 통신 프로토콜에 따른 전력 제어 알고리즘으로 인한) 동일한 데이터 레이트에 대해 거의 동일하게 되어야 한다는 점에 유의하여야 한다. 적응형 어레이 안테나 시스템에서 기본 채널용 수신된 전력은 P_RX로 나타낼 수 있으며, 기본 채널의 데이터 레이트는 R_i로서 표시될 수 있으며, 보충 채널 지원 데이터 레이트 R_i용 수신된 전력은 P^R _SCHi로서 표시될 수 있다. 따라서, R_i/R_min의 함수인 r_i = g(R_i/R_min)인 경우, P^R _SCHi = P_RXr_i가 된다. 상기 서비스 그룹을 위한 호환가능한 ATs를 결정시, g(R_i/R_min)는 R_i/R_min와 동일한 것으로 가정되었다는 것을 인지하여야 한다. 단지 하나의 기본 채널만이 관심 섹터에 존재할 때, 기본 채널을 사용하는 AT에 대한 수신된 신호 대 간섭비(SIR)는 이하에 나타난 바와 같다.

상기 식에서, I_inter는 셀간 간섭이고, G는 섹터 빔에 걸친 트래픽 빔 이득이다. 보충 채널이 관심 섹터에 제공될 때, 보충 채널을 사용하는 AT에 대한 수신된 신호 대 간섭비(SIR^R _SCHi)는 이하에 나타난 바와 같다.

상기 식에서, Q_ij는 상기 규정된 바와 같다.

바람직한 실시예를 따라서 특정 데이터 레이트를 지원하기 위하여, SIR_R이 데이터 레이트 R_min에 필요로되는 SIR 인 경우, SIR^R _SCHi ≥SIR_Rㆍr_i가 된다. 상기 식으로부터, 다음식이 유도될 수 있다.

SIR_r이 공지되고 I_inter가 경험 데이터를 토대로 가정되는 경우, threshold2가 손쉽게 결정될 수 있다는 것을 인지하여야 한다.

호환가능한 ATs가 본 발명에 따라서 결정된 후, 바람직한 실시예는 정보 통신을 더욱 최적화하기 위하여 ATs에 대한 통신을 스케쥴링하도록 추가로 동작한다. 예를 들어, 특정 AT가 통신 데이터를 갖지 않지만, AT가 고 데이터 레이트로 통신하도록 스케쥴링될 때 HDR 시스템에서, 네트워크 용량은 낭비된다. 따라서, 본 발명의 바람직한 실시예는 네트워크 용량을 보다 완전하게 활용하기 위하여 스케쥴링 기술을 구현하는 것이다. AT가 고 데이터 레이트로 통신하도록 스케쥴링될 때, AT가 높은 확률로 자신과 관련된 데이터를 통신시키는 원리를 구현하는 2가지 바람직한 실시예의 스케쥴링 기술이 후술된다.

제1 바람직한 실시예의 스케쥴링 기술을 따르면, ATs가 통신될 데이터 패킷이 상대적으로 짧은 데이터 패킷 또는 상대적으로 큰 데이터 패킷인지 여부를 측정한다라고 가정되었다. 짧은 데이터 패킷은 최저 가능한 데이터 레이트(가령, 상술된 HDR 시스템에서 9.6Kbps)로 전송되는 것이 바람직하다. 이에 따라서, 상응하는 ATs가 고 데이터 레이트로 전송되도록 제어되지 않는 한, 큰 데이터 패킷은 전송되지 않는 것이 바람직하다. 따라서, 바람직한 실시예를 따라서 동작시, ATs가 통신하도록 스케쥴링될 때, 통신하는 ATs는 큰 데이터 패킷을 통신시킨다라고 추정됨으로, 다음 기간(subsequent epoch)에서 고 데이터 레이트 통신을 위하여 보다 높은 확률로 스케쥴링되도록 한다.

크고 작은 데이터 패킷을 구별하는 임계값의 선택이 바람직한 실시예의 스케쥴링 기술의 효율에 영향을 미칠 수 있다는 것을 인지하여야 한다. 예를 들어, 임계값이 너무 높으면, 많은 수의 ATs가 최저 데이터 레이트로 통신할 것이다. 그러나, 임계값이 너무 낮으면, AT가 현재 스케쥴링된 슬롯에서 데이터를 통신하도록 하는 경우 조차도, 나중 기간에서 전송 대기하는 데이터가 여전히 존재할 확률은 그다지 높지 않을 것이고, 이와 같이, ATs가 큰 데이터 패킷을 통신하도록 스케쥴링될 때 통신을 행하는 ATs는 정확한 예측자(predictor)가 되지 않을 것이다. 대신에, 스케쥴링은 실질적으로, 랜덤하게 되어, 종래 기술의 시스템의 스케쥴링과 유사하게되어, 네트워크 용량을 낭비시킨다.

또 다른 바람직한 실시예의 스케쥴링 기술을 따르면, 패킷 크기 측정이 사용되지 않는다. 이 바람직한 실시예에서, 모든 AT는, AT가 고 데이터 레이트로 전송되도록 스케쥴링되지 않을 때, 최저 가능한 레이트(상술된 HDR 시스템에서 9.6Kbps)로 통신한다. 그 후, 스케쥴링 기간은 n 슬롯을 루프백하여, AT가 데이터를 통신하는지 여부를 대충적으로 예측한다. 예를 들어, 레이트 0에서 대부분의 과거 n 슬롯을 갖는 AT는 아마도, 많은 데이터를 전송하지 않음으로, 현재 스케쥴링 기간에서 고 데이터 레이트가 스케쥴링되지 않을 것이다. 그러나, 모든 과거 n 슬롯이 비제로 레이트인 경우, AT는 보다 많은 데이터를 통신시킨다라고 결정됨으로, 고 데이터 레이트 통신이 스케쥴링될 것이다.

본 발명의 이 바람직한 실시예를 따라서 과거 데이터 통신을 토대로 예측된 고 데이터 레이트 스케쥴링은 고 데이터 레이트 통신을 위한 데이터 존재를 반드시 정확하게 예측하는 것이 아니라는 것을 인지하여야 한다. 그러나, 이 바람직한 실시예는 스케쥴링 결정시 데이터 패킷 측정에 따르지 않는 이점을 제공함으로, 기존 ATs를 수정하지 않고도, 상술된 HDR 시스템과 같은 기존의 프로토콜로 구현될 수있다.

상술된 바람직한 실시예의 시스템은 주문형 반도체(ASIC)를 사용하는 것과 같은 하드웨어, 또는 본원에 서술된 바와 같은 동작을 규정하는 명령 세트의 제어하에서 동작하는 적절한 입력/출력 장치, 메모리 및 중앙 처리 장치를 갖는 범용 프로세서 기반으로 한 시스템을 사용하는 것과 같은 소프트웨어로 구현될 수 있다.

본 발명 및 본 발명의 장점이 상세히 서술되었지만, 첨부된 청구범위에 규정된 바와 같은 본 발명의 원리 및 영역을 벗어남이 없이 본원에 대한 각종 변경, 대체, 및 수정이 행해질 수 있다는 것을 이해하여야 한다. 게다가, 본 출원의 영역은 본원에 서술된 공정, 기계, 제조, 배치, 수단, 방법 및 단계의 특정 실시예로 국한되지 않는다. 당업자는 본 발명의 서술로부터, 현재 존재하거나 본 발명에 따라서 사용될 수 있는 본원에 서술된 상응하는 실시예와 실질적으로 동일한 결과를 수행하도록 나중에 개발될 공정, 기계, 제조, 배치, 수단, 방법 또는 단계를 손쉽게 이해할 수 있을 것이다. 따라서, 첨부된 청구범위는 이들 영역 내에서 이와 같은 공 정, 기계, 제조, 배치, 수단, 방법 또는 단계를 포함한다.

Claims

액세스 단말기의 호환성을 분석하는 시스템에 있어서,

어레이 응답 벡터 정보 입력;

상기 어레이 응답 벡터 정보 입력 내의 제1 액세스 단말기와 관련된 제1 어레이 응답 벡터 정보 및 제2 액세스 단말기 입력과 관련된 제2 어레이 응답 벡터 정보를 수신하고, 상기 제1 어레이 응답 벡터 정보 및 제2 어레이 응답 벡터 정보의 공액의 곱의 절대값의 함수로서 제1 호환성 계수 결과를 제공하는 호환성 계수 계산기 회로를 포함하는 액세스 단말기의 호환성 분석 시스템.
제 1 항에 있어서,

상기 제1 어레이 응답 벡터 정보 입력을 수신하고, 상기 제1 어레이 응답 벡터 정보 및 상기 제1 어레이 응답 벡터 정보의 공액의 곱의 절대값의 함수로서 제1 기준 계수 결과를 제공하는 기준 계수 계산기 회로를 더 포함하는 액세스 단말기의 호환성 분석 시스템.
제 2 항에 있어서,

상기 제1 호환성 계수 결과에 대한 정보 및 상기 제1 기준 계수 결과 입력에 대한 정보를 수신하고, 상기 제1 호환성 계수 결과에 대한 상기 정보와 상기 제1 기준 계수 결과에 대한 상기 정보를 비교하여 상기 제2 액세스 단말기와 상기 제1 액세스 단말기의 호환성을 결정하는 비교기를 더 포함하는 액세스 단말기의 호환성 분석 시스템.
제 3 항에 있어서,

호환성을 결정하기 위한 상기 제1 호환성 계수 결과에 대한 정보와 상기 제1 기준 계수 결과에 대한 정보의 비교는 임계값을 사용하는 액세스 단말기의 호환성 분석 시스템.
제 4 항에 있어서,

상기 임계값은 시스템 동작 파라미터에 따라서 수용될 수 있는 캐리어 대 간섭비로 결정되는 액세스 단말기의 호환성 분석 시스템.
제 5 항에 있어서,

상기 임계값(thres)은 상기 시스템의 간단한 구현을 위하여 근사화되어, thres
thres^mBitsㆍ2^EXPthres 가 되도록 하는데, 여기서 thres^mBits는 1 내지 3 비트인 액세스 단말기의 호환성 분석 시스템.
제 4 항에 있어서,

상기 임계값은 역방향 채널 통신을 위하여 특정하게 선택되는 액세스 단말기의 호환성 분석 시스템.
제 4 항에 있어서,

상기 임계값은 순방향 채널 통신을 위하여 특정하게 선택되는 액세스 단말기의 호환성 분석 시스템.
제 3 항에 있어서,

상기 제1 어레이 응답 벡터 정보 및 상기 제2 어레이 응답 벡터 정보 입력을 수신하고, 상기 2 어레이 응답 벡터 정보 및 상기 제1 어레이 응답 벡터 정보의 공액의 곱의 절대값의 함수로서 제2 호환성 계수 결과를 제공하는 제2 호환성 계수 계산기 회로;

상기 제2 어레이 응답 벡터 정보 입력을 수신하고, 상기 제2 어레이 응답 벡터 정보 및 상기 제2 어레이 응답 벡터 정보의 공액의 곱의 절대값의 함수로서 제2 기준 계수 결과를 제공하는 제2 기준 계수 계산기 회로; 및

상기 제2 호환성 계수 결과에 대한 정보 및 상기 제2 기준 계수 결과에 대한 정보를 수신하고, 상기 제2 호환성 계수 결과에 대한 상기 정보와 상기 제2 기준 계수 결과에 대한 상기 정보를 비교하여 상기 제1 액세스 단말기와 상기 제2 액세스 단말기의 호환성을 결정하는 제2 비교기를 더 포함하는 액세스 단말기의 호환성 분석 시스템.
제 9 항에 있어서,

상기 제1 호환성 계수 결과에 대한 상기 정보와 상기 제1 기준 계수 결과에 대한 상기 정보의 상기 비교가 임계값 내에 있다라고 결정되고 상기 제2 호환성 계수 결과에 대한 상기 정보와 상기 제2 기준 계수 결과에 대한 상기 정보의 상기 비교가 임계값 내에 있다라고 결정되는 경우, 상기 제1 및 제2 액세스 단말기는 호환가능한 것으로서 식별되는 액세스 단말기의 호환성 분석 시스템.
제 9 항에 있어서,

상기 제1 호환성 계수 결과를 정규화하는 제1 정규화기; 및

상기 제2 호환성 계수 결과를 정규화하는 제2 정규화기를 포함하는데, 상기 제1 호환성 계수 결과 및 상기 제2 호환성 계수 결과는 상기 비교 전에 정규화되는 액세스 단말기의 호환성 분석 시스템.
제 9 항에 있어서,

상기 제1 어레이 응답 벡터 정보 및 상기 제2 어레이 응답 벡터 정보는 상기 제1 호환성 계수 결과의 계산 전에 정규화되는 액세스 단말기의 호환성 분석 시스템.
제 1 항에 있어서,

상기 호환성 계수 계산기 회로는:

상기 제1 어레이 응답 벡터 정보 및 상기 제2 어레이 응답 벡터 정보를 수신하고 이들의 복소 승산 결과를 출력하는 복소 승산기;

상기 복소 승산 결과의 부분을 수신하고 상기 제1 및 제2 어레이 응답 벡터 정보의 요소에 대한 상기 복소 승산 결과의 부분을 누산하는 누산기;

상기 누산기의 누산된 결과를 수신하고 이들의 절대값의 함수로서 출력을 제공하는 절대값 회로; 및

상기 절대값 함수를 수신하고 이에 대한 합산을 제공하는 복소 합산기를 포함하는 액세스 단말기의 호환성 분석 시스템.
제 1 항에 있어서,

상기 제1 호환성 계수 결과를 수신하고 필터링된 호환성 상관 결과를 제공하는 무한 임펄스 응답 필터를 더 포함하는 액세스 단말기의 호환성 분석 시스템.
제 14 항에 있어서,

상기 수신된 제1 호환성 계수 결과 및 상기 필터링된 호환성 상관 결과는 시간 n 동안이며, 상기 무한 임펄스 응답 필터는 시간 n 동안 상기 필터링된 호환성 상관 결과를 제공하는데 사용하기 위해 시간 n-1 동안 필터링된 호환성 상관 결과를 더 수신하는 액세스 단말기의 호환성 분석 시스템.
제 15 항에 있어서,

상기 무한 임펄스 응답 필터는 식 y[n] = y[n-1] + k ㆍ(x[n]-y[n-1])로 표현된 바와 같이 시간 n-1(y[n-1]) 동안 상기 필터링된 호환성 상관 결과의 함수로서 시간 n(x[n])에서 상기 수신된 제1 호환성 상관 결과를 필터링을 제공하는데, 여기서 y[n]은 시간 n에서의 필터링된 결과이고, k는 무한 임펄스 응답 필터의 대역폭을 결정하는 필터 계수인 액세스 단말기의 호환성 분석 시스템.
제 16 항에 있어서,

상기 필터 계수 k는 상기 시스템의 간단한 구현을 위하여 선택되어, k = 2^-kBits가 되도록 하는데, 여기서 kBits는 소망하는 무한 임펄스 응답 필터 대역폭에 의해 결정된 정수인 액세스 단말기의 호환성 분석 시스템.
제 1 항에 있어서,

상기 제1 어레이 응답 벡터 정보는 적응형 안테나 어레이에 제공된 바와 같은 상기 제1 액세스 단말기의 신호에 대한 정보를 포함하고, 상기 제2 어레이 응답 벡터 정보는 적응형 안테나 어레이에 제공된 바와 같은 상기 액세스 단말기의 신호에 대한 정보를 포함하는 액세스 단말기의 호환성 분석 시스템.
제 1 항에 있어서,

상기 제1 어레이 응답 벡터 정보는 섹터 신호와 관련된 적응형 안테나 어레이의 빔 계수에 대해 정규화된 상기 제1 액세스 단말기의 신호와 관련된 상기 적응형 안테나 어레이의 빔 계수를 포함하고, 상기 제2 어레이 응답 벡터 정보는 섹터 신호와 관련된 상기 적응형 안테나 어레이의 빔 계수에 대해 정규화된 상기 제2 액세스 단말기의 신호와 관련된 상기 적응형 안테나 어레이의 빔 계수를 포함하는 액세스 단말기의 호환성 분석 시스템.
제 1 항에 있어서,

상기 제1 호환성 계수 결과의 함수로서 상기 액세스 단말기에 대한 고 데이터 레이트 통신을 스케쥴링하는 스케쥴러를 더 포함하는 액세스 단말기의 호환성 분석 시스템.
제 20 항에 있어서,

상기 액세스 단말기는 통신될 데이터 패킷을 측정함으로써, 상대적으로 짧은 데이터 패킷 및 상대적으로 긴 데이터 패킷을 식별하는데, 상기 스케쥴러는 저 데이터 레이트로 상기 상대적으로 짧은 데이터 패킷의 스케쥴링을 제공하고, 상기 상대적으로 긴 데이터 패킷은 상기 고 데이터 레이트 통신 동안 통신되는 액세스 단말기의 호환성 분석 시스템.
제 21 항에 있어서,

상기 스케쥴러는 사전에 스케쥴링된 저 데이터 레이트 통신 동안 통신하지 않는 액세스 단말기에 대해 보다 높은 확률의 고 데이터 레이트 통신 스케쥴링을 제공하도록 동작하는 액세스 단말기의 호환성 분석 시스템.
제 21 항에 있어서,

상기 스케쥴러는 특정 액세스 단말기가 상기 스케쥴링된 고 데이터 레이트 통신을 가져야 하는지를 결정시 다수의 과거 통신을 분석하는 액세스 단말기의 호환성 분석 시스템.
액세스 단말기의 호환성을 분석하는 방법에 있어서,

제1 액세스 단말기와 관련된 제1 어레이 응답 벡터 정보를 수신하는 단계;

제2 액세스 단말기와 관련된 제2 어레이 응답 벡터 정보를 수신하는 단계; 및

상기 제1 어레이 응답 벡터 정보와 상기 제2 어레이 응답 벡터 정보의 공액의 곱의 함수로서 제1 호환성 계수 결과를 계산하는 단계를 포함하는 액세스 단말기의 호환성 분석 방법.
제 24 항에 있어서,

상기 계산 단계는 상기 제1 어레이 응답 벡터 정보 및 상기 제2 어레이 응답 벡터 정보 공액의 상기 곱의 절대값 함수인 액세스 단말기의 호환성 분석 방법.
제 24 항에 있어서,

상기 제1 어레이 응답 벡터 정보와 상기 제1 어레이 응답 벡터 정보의 공액의 곱의 함수로서 제1 기준 계수 결과를 계산하는 단계를 더 포함하는 액세스 단말기의 호환성 분석 방법.
제 26 항에 있어서,

상기 제1 기준 계수 계산 단계는 상기 제1 어레이 응답 벡터 정보와 상기 제1 어레이 응답 벡터 정보의 공액의 곱의 절대값 함수인 액세스 단말기의 호환성 분석 방법.
제 27 항에 있어서,

상기 제2 액세스 단말기와 상기 제1 액세스 단말기의 호환성을 결정하기 위하여 상기 제1 호환성 계수 결과에 대한 정보와 상기 제1 기준 계수 결과에 대한 정보를 비교하는 단계를 더 포함하는 액세스 단말기의 호환성 분석 방법.
제 28 항에 있어서,

상기 비교 단계는:

상기 제1 호환성 계수 결과에 대한 상기 정보와 상기 제1 기준 계수 결과에 대한 상기 정보의 비교에 대한 임계값을 사용하는 단계를 포함하는 액세스 단말기의 호환성 분석 방법.
제 29 항에 있어서,

상기 임계값은 시스템 동작 파라미터에 따라서 수용될 수 있는 캐리어 대 간섭비로 결정되는 액세스 단말기의 호환성 분석 방법.
제 30 항에 있어서,

상기 임계값(thres)은 상기 방법의 간단한 구현을 위하여 근사화되어 thres
thres^mBitsㆍ2^EXPthres가 되도록 하는데, 여기서 thres^mBits는 1 내지 3 비트인 액세스 단말기의 호환성 분석 방법.
제 29 항에 있어서,

상기 임계값은 역방향 채널 통신을 위하여 특정하게 선택되는 액세스 단말기의 호환성 분석 방법.
제 29 항에 있어서,

상기 임계값은 순방향 채널 통신을 위하여 특정하게 선택되는 액세스 단말기의 호환성 분석 방법.
제 28 항에 있어서,

상기 제2 어레이 응답 벡터 정보와 상기 제1 어레이 응답 벡터 정보의 공액의 곱의 함수로서 제2 호환성 계수 결과를 계산하는 단계;

상기 제2 어레이 응답 벡터 정보와 상기 제2 어레이 응답 벡터 정보의 공액의 곱의 함수로서 제2 기준 계수 결과를 계산하는 단계; 및

상기 제1 액세스 단말기와 상기 제2 액세스 단말기의 호환성을 결정하기 위하여 상기 제2 호환성 계수 결과에 대한 정보와 상기 제2 기준 계수 결과에 대한 정보를 비교하는 단계를 더 포함하는 액세스 단말기의 호환성 분석 방법.
제 34 항에 있어서,

상기 제1 호환성 계수 결과에 대한 상기 정보와 상기 제1 기준 계수 결과에 대한 상기 정보의 상기 비교가 임계값 내에 있다라고 결정된 경우 동시 통신을 위하여 동일한 서비스 그룹으로 상기 제1 액세스 단말기 및 상기 제2 액세스 단말기를 식별하는 단계를 더 포함하는데, 상기 제2 호환성 계수 결과에 대한 상기 정보와 상기 제2 기준 계수 결과에 대한 상기 정보의 상기 비교가 임계값 내에 있다라고 결정하는 경우, 상기 제1 및 제2 액세스 단말기는 호환가능한 것으로서 식별되는 액세스 단말기의 호환성 분석 방법.
제 34 항에 있어서,

상기 제1 호환성 계수 결과를 정규화하는 단계; 및

상기 제2 호환성 계수 결과를 정규화하는 단계를 더 포함하는데, 상기 제1 호환성 계수 결과 및 상기 제2 호환성 계수 결과는 상기 비교 전에 정규화되는 액세스 단말기의 호환성 분석 방법.
제 34 항에 있어서,

상기 제1 어레이 응답 벡터 정보를 정규화하는 단계; 및

상기 제2 어레이 응답 벡터 정보를 정규화하는 단계를 포함하는데, 상기 정규화는 상기 제1 호환성 계수 결과의 계산 전에 이루어지는 액세스 단말기의 호환성 분석 방법.
제 24 항에 있어서,

상기 제1 호환성 계수 결과를 계산하는 단계는:

상기 제1 어레이 응답 벡터 정보 및 상기 제2 어레이 응답 벡터 정보를 승산함으로써, 이들의 복소 승산 결과를 제공하는 단계;

상기 제1 및 제2 어레이 응답 벡터 정보의 요소에 대한 상기 복소 승산 결과의 부분을 누산함으로써, 이들의 누산된 결과를 제공하는 단계;

상기 누산된 결과의 함수로서 절대값을 제공함으로써, 이들의 절대값 함수를 제공하는 단계; 및

상기 절대값 함수를 합산하는 단계를 포함하는 액세스 단말기의 호환성 분석 방법.
제 24 항에 있어서,

무한 임펄스 응답 필터를 사용하여 상기 제1 호환성 계수 결과를 필터링함으로써, 필터링된 호환성 상관 결과를 제공하는 단계를 더 포함하는 액세스 단말기의 호환성 분석 방법.
제 39 항에 있어서,

상기 수신된 제1 호환성 계수 결과 및 상기 필터링된 호환성 상관 결과는 시간 n 동안이며, 상기 필터링은 시간 n 동안 상기 필터링된 호환성 상관 결과를 제공하는데 사용하기 위해 시간 n-1 동안 필터링된 호환성 상관 결과를 사용하는 액세스 단말기의 호환성 분석 방법.
제 40 항에 있어서,

상기 무한 임펄스 응답 필터는 식 y[n] = y[n-1] + k ㆍ(x[n]+y[n-1])로 표현된 바와 같이 시간 n-1(y[n-1]) 동안 상기 필터링된 호환성 상관 결과의 함수로서 시간 n(x[n])에서 상기 수신된 제1 호환성 상관 결과의 필터링을 제공하는데, 여기서 y[n]은 시간 n에서의 필터링된 결과이고, k는 무한 임펄스 응답 필터의 대역폭을 결정하는 필터 계수인 액세스 단말기의 호환성 분석 방법.
제 41 항에 있어서,

상기 방법의 간단한 구현을 위하여 상기 필터 계수 k를 선택하여, k = 2^-kBits가 되도록 하는데, 여기서 kBits는 소망하는 무한 임펄스 응답 필터 대역폭에 의해 결정되는 정수인 액세스 단말기의 호환성 분석 방법.
제 24 항에 있어서,

상기 제1 어레이 응답 벡터 정보는 적응형 안테나 어레이에 제공되는 바와 같은 상기 제1 액세스 단말기의 신호에 대한 정보를 포함하고, 상기 제2 어레이 응답 벡터 정보는 적응형 안테나 어레이에 제공된 바와 같은 상기 제2 액세스 단말기의 신호에 대한 정보를 포함하는 액세스 단말기의 호환성 분석 방법.
제 24 항에 있어서,

상기 제1 어레이 응답 벡터 정보는 섹터 신호와 관련된 적응형 안테나 어레이의 빔 계수에 대해 정규화된 상기 제1 액세스 단말기의 신호와 관련된 상기 적응형 안테나 어레이의 빔 계수를 포함하고, 상기 제2 어레이 응답 벡터 정보는 섹터 신호와 관련된 적응형 상기 안테나 어레이의 빔 계수에 대해 정규화된 상기 제2 액세스 단말기의 신호와 관련된 상기 적응형 안테나 어레이의 빔 계수를 포함하는 액세스 단말기의 호환성 분석 방법.
제 24 항에 있어서,

데이터 레이트 스케일러를 사용하여 상기 제1 호환성 계수 결과에 대한 정보 및 제1 기준 계수 결과에 대한 정보의 함수로서 동시 통신하기 위하여 동일한 서비스 그룹으로 상기 제1 액세스 단말기 및 상기 제2 액세스 단말기를 식별하는 단계를 더 포함하는 액세스 단말기의 호환성 분석 방법.
제 45 항에 있어서,

상기 데이터 레이트 스케일러는 의도된 데이터 레이트 및 최소 데이터 레이트에 대한 비를 포함하는 액세스 단말기의 호환성 분석 방법.
제 24 항에 있어서,

상기 제1 호환성 계수 결과의 함수로서 상기 액세스 단말기에 대한 고 데이터 레이트 통신을 스케쥴링하는 단계를 더 포함하는 액세스 단말기의 호환성 분석 방법.
제 47 항에 있어서,

상기 스케쥴링 단계는:

통신될 데이터 패킷을 측정함으로써, 상대적으로 짧은 데이터 패킷 및 상대적으로 긴 데이터 패킷을 식별하는 단계;

저 데이터 레이트로 상기 상대적으로 짧은 데이터 패킷을 스케쥴링하는 단계; 및

상기 고 데이터 레이트 통신으로 상기 상대적으로 큰 데이터 패킷을 스케쥴링하는 단계를 포함하는 액세스 단말기의 호환성 분석 방법.
제 48 항에 있어서,

상기 스케쥴링 단계는:

사전에 스케쥴링된 저 데이터 레이트 통신 동안 통신하지 않는 액세스 단말기에 대해 보다 높은 확률의 고 데이터 레이트 통신 스케쥴링을 제공하는 단계를 포함하는 액세스 단말기의 호환성 분석 방법.
제 47 항에 있어서,

상기 스케쥴링 단계는:

특정 액세스 단말기가 스케쥴링된 상기 고 데이터 레이트 통신을 가져야 하는지를 결정시 다수의 과거 통신을 분석하는 단계를 포함하는 액세스 단말기의 호환성 분석 방법.
고 데이터 레이트로 동시 통신하기 위하여 호환가능한 액세스 단말기를 결정하는 시스템으로서:

제1 액세스 단말기와 관련된 제1 어레이 응답 벡터 정보 및 제2 액세스 단말기 입력과 관련된 제2 어레이 응답 벡터 정보를 수신하고, 상기 제1 어레이 응답 벡터 정보와 상기 제2 어레이 응답 벡터 정보의 공액의 곱의 함수로서 제1 호환성 계수 결과를 제공하며, 상기 제2 어레이 응답 벡터 정보와 상기 제1 어레이 응답 벡터 정보의 공액의 곱의 함수로서 제2 호환성 계수 결과를 더 제공하는 호환성 계수 계산기;

상기 제1 어레이 응답 벡터 정보 입력을 수신하고, 상기 제1 어레이 응답 벡터 정보와 상기 제1 어레이 응답 벡터 정보의 공액의 곱의 절대값의 함수로서 제1 기준 계수 결과를 제공하며, 상기 제2 어레이 응답 벡터 정보와 상기 제2 어레이 응답 벡터 정보의 공액의 곱의 함수로서 제2 기준 계수 결과를 더 제공하는 기준 계수 계산기: 및

상기 제1 호환성 계수 결과에 대한 정보 및 상기 제1 기준 계수 결과 입력에 대한 정보를 수신하고, 상기 제1 호환성 계수 결과에 대한 상기 정보 및 상기 제1 기준 계수 결과에 대한 상기 정보를 비교하여 상기 제2 액세스 단말기와 제1 액세스 단말기의 호환성을 결정하며, 상기 제2 호환성 계수 결과에 대한 정보 및 상기 제2 기준 계수 결과에 대한 정보를 더 수신하고 상기 제2 호환성 계수 결과에 대한 상기 정보와 상기 제2 기준 계수 결과에 대한 정보를 비교하여 상기 제1 액세스 단말기와 상기 제2 액세스 단말기의 호환성을 더 결정하는 비교기를 포함하는 호환가능한 액세스 단말기 결정 시스템.
제 51 항에 있어서,

호환성을 결정하기 위하여 상기 제1 호환성 계수 결과에 대한 상기 정보와 상기 제1 기준 계수 결과에 대한 정보의 비교는 임계값을 사용하고, 호환성을 결정하기 위하여 상기 제2 호환성 계수 결과에 대한 정보와 상기 제2 기준 계수 결과에 대한 정보의 비교는 상기 임계값을 사용하는 호환가능한 액세스 단말기 결정 시스템.
제 52 항에 있어서,

상기 임계값은 시스템 동작 파라미터에 따라서 수용될 수 있는 캐리어 대 간섭비로 결정되는 호환가능한 액세스 단말기 결정 시스템.
제 53 항에 있어서,

상기 임계값은 역방향 채널 통신을 위하여 특정하게 선택되는 호환가능한 액세스 단말기 결정 시스템.
제 54 항에 있어서,

상기 임계값은 순방향 채널 통신을 위하여 특정하게 선택되는 호환가능한 액세스 단말기 결정 시스템.
제 51 항에 있어서,

상기 제1 호환성 계수 결과를 수신하고 제1 필터링된 호환성 상관 결과를 제공하며, 상기 제2 호환성 계수 결과를 수신하고 상기 제2 필터링된 호환성 상관 결과를 제공하는 무한 임펄스 응답 필터를 더 포함하는데, 상기 비교기에 의해 수신되는 상기 제1 기준 계수 결과에 대한 상기 정보는 상기 제1 필터링된 호환성 상관 결과를 포함하고, 상기 비교기에 의해 수신되는 상기 제2 호환성 계수 결과에 대한 정보는 상기 제2 필터링된 호환성 상관 결과를 포함하는 호환가능한 액세스 단말기 결정 시스템.
제 56 항에 있어서,

상기 무한 임펄스 응답 필터는 식 y[n] = y[n-1] + k ㆍ(x[n]-y[n-1])로 표현된 바와 같이 시간 n-1(y[n-1]) 동안 필터링된 호환성 상관 결과의 함수로서 시간 n(x[n])에서 수신된 호환성 상관 결과의 필터링을 제공하는데, 여기서 y[n]은 시간 n에서의 필터링된 결과이고, k는 무한 임펄스 응답 필터의 대역폭을 결정하는 필터 계수인 호환가능한 액세스 단말기 결정 시스템.
제 51 항에 있어서,

상기 제1 어레이 응답 벡터 정보는 적응형 안테나 어레이에 제공되는 바와 같은 상기 제1 액세스 단말기의 신호에 대한 정보를 포함하고, 상기 제2 어레이 응답 벡터 정보는 적응형 안테나 어레이에 제공된 바와 같은 상기 제2 액세스 단말기의 신호에 대한 정보를 포함하는 호환가능한 액세스 단말기 결정 시스템.
제 51 항에 있어서,

상기 제1 어레이 응답 벡터 정보는 섹터 신호와 관련된 적응형 안테나 어레이의 빔 계수에 대해 정규화된 상기 제1 액세스 단말기의 신호와 관련된 상기 적응형 안테나 어레이의 빔 계수를 포함하고, 상기 제2 어레이 응답 벡터 정보는 섹터 신호와 관련된 상기 적응형 안테나 어레이의 빔 계수에 대해 정규화된 상기 제2 액세스 단말기의 신호와 관련된 상기 적응형 안테나 어레이의 빔 계수를 포함하는 호환가능한 액세스 단말기 결정 시스템.
제 51 항에 있어서,

상기 제1 호환성 계수 결과의 함수로서 상기 액세스 단말기에 대한 고 데이터 레이트 통신을 스케쥴링하는 스케쥴러를 더 포함하는 호환가능한 액세스 단말기 결정 시스템.
제 60 항에 있어서,

상기 액세스 단말기는 통신될 데이터 패킷을 측정함으로써, 상대적으로 짧은 데이터 패킷 및 상대적으로 긴 데이터 패킷을 식별하는데, 상기 스케쥴러는 저 데이터 레이트로 상대적으로 짧은 데이터 패킷의 스케쥴링을 제공하고, 상기 상대적으로 큰 데이터 패킷은 상기 고 데이터 레이트 통신 동안 통신되는 호환가능한 액세스 단말기 결정 시스템.
제 61 항에 있어서,

상기 스케쥴러는 사전에 스케쥴링된 저 데이터 레이트 통신 동안 통신하지 않는 액세스 단말기에 대해 보다 높은 확률의 고 데이터 레이트 통신 스케쥴링을 제공하도록 동작하는 호환가능한 액세스 단말기 결정 시스템.
제 60 항에 있어서,

상기 스케쥴러는 특정 액세스 단말기가 상기 스케쥴링된 고 데이터 레이트 통신을 갖는지를 결정시 다수의 과거 통신을 분석하는 호환가능한 액세스 단말기 결정 시스템.
고 데이터 레이트 통신을 위하여 액세스 단말기를 스케쥴링하는 방법에 있어서,

동시 통신을 위해 호환가능한 액세스 단말기의 서비스 그룹을 결정하기 위하여 다수의 액세스 단말기의 어레이 응답 벡터 정보를 분석하는 단계; 및

상기 서비스 그룹의 액세스 단말기에 대한 고 데이터 레이트 통신을 스케쥴링하는 단계를 포함하는 액세스 단말기 스케쥴링 방법.
제 64 항에 있어서,

상기 스케쥴링 단계는:

통신될 데이터 패킷을 측정함으로써, 상대적으로 짧은 데이터 패킷 및 상대적으로 긴 데이터 패킷을 식별하는 단계;

저 데이터 레이트로 상기 상대적으로 짧은 데이터 패킷을 스케쥴링하는 단계; 및

상기 고 데이터 레이트 통신으로 상기 상대적으로 큰 데이터 패킷을 스케쥴링하는 단계를 포함하는 액세스 단말기 스케쥴링 방법.
제 65 항에 있어서,

상기 스케쥴링 단계는:

사전에 스케쥴링된 저 데이터 레이트 통신 동안 통신하지 않는 액세스 단말기에 대해 보다 높은 확률의 고 데이터 레이트 통신 스케쥴링을 제공하는 단계를 포함하는 액세스 단말기 스케쥴링 방법.
제 64 항에 있어서,

상기 스케쥴링 단계는:

특정 액세스 단말기가 스케쥴링된 고 데이터 레이트 통신 레이트를 가져야 하는지를 결정시 다수의 과거 통신을 분석하는 단계를 포함하는 액세스 단말기 스케쥴링 방법.
제 64 항에 있어서,

서비스 그룹을 결정하기 위하여 어레이 응답 벡터 정보를 분석하는 상기 단계는:

상기 서비스 그룹을 결정하는 데이터 레이트 스케일러를 사용하는 단계를 포함하는 액세스 단말기 스케쥴링 방법.
제 68 항에 있어서,

상기 데이터 레이트 스케일러는 의도된 데이터 레이트 및 최소 데이터 레이트에 대한 비를 포함하는 액세스 단말기 스케쥴링 방법.
제 64 항에 있어서,

서비스 그룹을 결정하기 위하여 어레이 응답 벡터 정보를 분석하는 상기 단계는:

상기 서비스 그룹을 결정하는 임계값을 사용하는 단계를 포함하는 액세스 단말기 스케쥴링 방법.
제 70 항에 있어서,

상기 임계값은 시스템 동작 파라미터에 따라서 수용될 수 있는 캐리어 대 간섭비로 결정되는 액세스 단말기 스케쥴링 방법.
제 70 항에 있어서,

상기 임계값은 역방향 채널 통신을 위하여 특정하게 선택되는 액세스 단말기 스케쥴링 방법.
제 70 항에 있어서,

상기 임계값은 순방향 채널 통신을 위하여 특정하게 선택되는 액세스 단말기 스케쥴링 방법.