KR100901515B1

KR100901515B1 - 이상전류 차단수단이 구비된 메모리모듈 테스트 소켓

Info

Publication number: KR100901515B1
Application number: KR1020070062867A
Authority: KR
Inventors: 이진오
Original assignee: (주)마이크로컨텍솔루션
Priority date: 2007-06-26
Filing date: 2007-06-26
Publication date: 2009-06-08
Also published as: KR20080113882A

Abstract

본 발명은 이상전류 차단수단이 구비된 메모리모듈 테스트 소켓에 관한 것이다.

본 발명의 제1 실시예에 따른 테스트 소켓은 기본적으로, 하부에 콘택트 핀과 일대일 전기적으로 접속되는 금속단자 배열을 형성한 PCB형 수직판재를 구성한다. 이때, 금속단자는 칩 배리스터 또는 와이어 퓨즈를 통해 납땜·접속되는 이격구간을 형성한다.

본 발명에 의하면, 메모리모듈에 대한 전기적인 테스트가 이루어지는 도중에 과전류 등과 같은 이상전류로부터 메모리모듈을 비롯한 테스트 보드의 파손을 미연에 방지할 수 있다.

메모리모듈, 테스트 소켓, 이상전류, 칩 배리스터, 와이어 퓨즈, 패턴 퓨즈

Description

이상전류 차단수단이 구비된 메모리모듈 테스트 소켓{MEMORY MODULE TEST SOCKET FOR PREVENTING OVER-CURRENT}

도 1은 종래 테스트 소켓에 대한 개략적 구성도,

도 2는 메모리모듈에 대한 예시도,

도 3은 테스트 보드에 대한 예시도,

도 4 및 도 5는 제1 실시예에 따른 테스트 소켓에 대한 구성도,

도 6 및 도 7은 제2 실시예에 따른 테스트 소켓에 대한 구성도,

도 8 및 도 9는 제3 실시예에 따른 테스트 소켓에 대한 구성도.

** 도면의 주요 부분에 대한 부호의 설명 **

100: 제1 실시예의 테스트 소켓 110: PCB형 수직판재

112: 금속단자 112a: 신호 금속단자

112b: 전원 금속단자 CV: 칩 배리스터

200: 제2 실시예의 테스트 소켓 210: PCB형 수직판재

212: 금속단자 212a: 신호 금속단자

212b: 전원 금속단자 PF: 패턴 퓨즈

300: 제3 실시예의 테스트 소켓 310: 수직판재

312: 안착홈 WF: 와이어 퓨즈

본 발명은 각종 전기적 테스트를 위해 메모리모듈을 삽입·수용하는 소켓에 관한 것으로, 특히 이상전류 차단수단을 마련한 테스트 소켓에 관한 것이다.

본 발명에서 다루는 테스트 소켓은 도 1에 예시된 바와 같이 하부에 다수의 단자배열(2)을 형성한 수직판재(1)를 포함한다. 이 판재는 대개 PCB형태를 테스트 소켓 내부의 콘택트 핀들과 전기적으로 접속된다. 테스트 소켓은 검사대상인 메모리모듈(도 2 참조)을 삽입·수용하며, 수직판재(1)가 도 3과 같은 테스트 보드의 소켓(3)에 삽입된다. 이러한 상태에서 메모리모듈에 대한 양부판별을 위한 각종 전기적 테스트가 행해진다.

그러나 테스트가 이루어지는 와중에 이상전류가 발생할 경우, 메모리모듈은 물론이고 테스트 보드에 소손·파손이 발생할 수 있다. 따라서 이에 대한 해결 방안이 요구된다.

이를 위해 본 발명은, 칩 배리스터, 와이어 퓨즈, 패턴 퓨즈를 채용함으로써, 이상전류 발생에 따른 문제점을 해소한다. 즉, 본 발명이 제시하는 문제 해결원리는 '이상전류 차단수단'을 통한 '사전 예방조치(preliminary compensation)'이 다.

본 발명의 구체적 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. 이에 앞서 본 발명에 관련된 공지 기능 및 그 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 구체적인 설명을 생략하였음에 유의해야 할 것이다.

첨부도면 도 4 및 도 5는 제1 실시예에 따른 테스트 소켓의 구성을 보이고 있다. 테스트 소켓(100)은 다수의 콘택트 핀(contact pin)을 포함하며, 소켓 하부에 금속단자(112) 배열을 형성한 PCB형 수직판재(110)를 구성한다. 금속단자 배열은 수직판재의 양면에 패턴으로 형성되며, 금속단자(112) 각각은 콘택트 핀과 일대일(1:1) 전기적 접속을 이루게 된다. 금속단자를 기능적인 관점으로 보면, 크게 신호 금속단자(112a)와 전원 금속단자(112b)로 구분될 수 있다.

제1 실시예의 특징에 따라 전원 금속단자(112b)는 이격구간(L)을 형성하며, 이 이격구간은 칩 배리스터(CV, chip varistor)를 통해 접속된다. 이 칩 배리스터는 용량이상의 전류를 초과하는 경우 단락되는 소자로서, 이상전류를 차단하는 수단으로 기능한다. 칩 배리스터는 아래에서 설명될 와이어 퓨즈(wire fuse)로 대체 가능하다.

도 5를 참조하면, 콘택트 핀(10)은 기본적으로 탄성부(12)와 하부 접촉부(14)를 구성한다. 도면에 예시된 탄성부(12)는 대략 'S'자를 형성하고 있으나, 그 형상이 본 실시예를 비롯하여 본 발명 전반에 걸쳐 한정되는 것은 아니다. 한편, 접촉부(14)는 직선형을 취하며, 수직판재(110)의 금속단자(112) 상부에 납땜·고정된다.

도 6 및 도 7은 제2 실시예에 따른 구성도이다. 제2 실시예의 테스트 소켓(200)은 제1 실시예와 유사하게 구성된다. 소켓 하부에 금속단자(212) 배열을 형성한 PCB형 수직판재(210)를 포함하되, 전원 금속단자(212b)는 일부구간(W)의 패턴 퓨즈(PF, pattern fuse)를 형성한다. 이 패턴 퓨즈는 금속단자 형성시 패턴의 폭(width)을 조절함으로써 마련되는 것이다. 따라서 이상전류가 유입될 경우 패턴 퓨즈가 단선(fusing)된다. 본 실시예의 특징은 제1 실시예와 달리 '이상전류 차단수단'으로서 별도의 부품을 이용하지 않았다는 점에 있다.

도 8 및 도 9는 제3 실시예에 따른 테스트 소켓의 구성을 보인 도면이다. 제3 실시예의 테스트 소켓(300)은 하부에 수직판재(310)를 포함하되, 수직판재는 도면상에서 종 방향으로 콘택트 핀(10)의 접촉부(14)를 수용하는 안착홈(312) 배열을 형성한다. 이 안착홈에 수용된 콘택트 핀의 접촉부는 앞서 살펴본 실시예들의 '금속단자' 기능을 수행한다. 따라서 본 실시예의 콘택트 핀은 신호 콘택트 핀(10a)과 전원 콘택트 핀(10b)으로 구분될 수 있다.

제3 실시예의 특징에 따라, 전원 콘택트 핀(10b)의 접촉부(14b)는 이격구간(L)을 형성하는데, 이 이격구간은 와이어 퓨즈(WF, wire fuse)로 접속된다. 와이어 퓨즈는 이상전류 차단수단으로서 기능한다.

이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하 여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것이 아니며, 기술적 사상의 범주를 일탈함이 없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.

본 발명의 이상전류 차단수단(칩 배리스터, 패턴 퓨즈, 와이어 퓨즈)을 채용함으로써, 메모리모듈에 대한 전기적인 테스트가 이루어지는 도중에 과전류 등과 같은 이상전류로부터 메모리모듈을 비롯한 테스트 보드의 파손을 예방할 수 있다.

Claims

콘택트 핀과 일대일 전기적으로 접속되는 금속단자 배열을 형성한 PCB형 수직판재를 하부에 구성하는 메모리모듈 테스트 소켓으로서,

상기 금속단자는 칩 배리스터 또는 와이어 퓨즈를 통해 납땜·접속되는 이격구간을 형성하는 것을 특징으로 하는 이상전류 차단수단이 구비된 메모리모듈 테스트 소켓.
청구항 1에 있어서,

이격구간을 형성하는 금속단자는,

전원이 입출력되는 금속단자인 것을 특징으로 하는 이상전류 차단수단이 구비된 메모리모듈 테스트 소켓.
콘택트 핀과 일대일 전기적으로 접속되는 금속단자 배열을 형성한 PCB형 수직판재를 하부에 구성하는 메모리모듈 테스트 소켓으로서,

상기 금속단자는 일부구간에 패턴 퓨즈를 형성하는 것을 특징으로 하는 이상전류 차단수단이 구비된 메모리모듈 테스트 소켓.
청구항 3에 있어서,

패턴 퓨즈를 형성하는 금속단자는,

전원이 입출력되는 금속단자인 것을 특징으로 하는 이상전류 차단수단이 구비된 메모리모듈 테스트 소켓.
내부에 다수의 콘택트 핀과, 하부에 수직판재를 포함하는 메모리모듈 테스트 소켓으로서,

상기 수직판재는 상기 콘택트 핀의 접촉부를 수용하는 안착홈 배열을 구성하며, 상기 접촉부는 와이어 퓨즈를 통해 납땜·접속되는 이격구간을 형성하는 것을 특징으로 하는 이상전류 차단수단이 구비된 메모리모듈 테스트 소켓.
청구항 5에 있어서,

이격구간을 형성하는 접촉부는,

전원이 입출력되는 콘택트 핀의 접촉부인 것을 특징으로 하는 이상전류 차단수단이 구비된 메모리모듈 테스트 소켓.