KR100901501B1 - Multi-level DC/DC Converter for Reducing Ripple of Output Voltage - Google Patents

Multi-level DC/DC Converter for Reducing Ripple of Output Voltage Download PDF

Info

Publication number
KR100901501B1
KR100901501B1 KR1020070046675A KR20070046675A KR100901501B1 KR 100901501 B1 KR100901501 B1 KR 100901501B1 KR 1020070046675 A KR1020070046675 A KR 1020070046675A KR 20070046675 A KR20070046675 A KR 20070046675A KR 100901501 B1 KR100901501 B1 KR 100901501B1
Authority
KR
South Korea
Prior art keywords
diode
level
switch
converter
node
Prior art date
Application number
KR1020070046675A
Other languages
Korean (ko)
Other versions
KR20080100679A (en
Inventor
김동옥
박성준
송성근
이인혁
이동헌
Original Assignee
주식회사 준성이엔알
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 준성이엔알 filed Critical 주식회사 준성이엔알
Priority to KR1020070046675A priority Critical patent/KR100901501B1/en
Publication of KR20080100679A publication Critical patent/KR20080100679A/en
Application granted granted Critical
Publication of KR100901501B1 publication Critical patent/KR100901501B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/14Arrangements for reducing ripples from dc input or output
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 DC-DC 컨버터에 관한 것으로, 더욱 상세하게는 출력전압 리플저감을 위한 다중레벨 DC-DC컨버터에 관한 것이다.The present invention relates to a DC-DC converter, and more particularly, to a multilevel DC-DC converter for reducing output voltage ripple.

다중레벨 컨버터, 벅컨버터, 리플 Multilevel Converter, Buck Converter, Ripple

Description

출력전압 리플 저감을 위한 다중레벨 DC-DC 컨버터{Multi-level DC/DC Converter for Reducing Ripple of Output Voltage}Multi-level DC / DC Converter for Reducing Ripple of Output Voltage

도 1은 일반적으로 많이 사용되는 DC-DC컨버터인 벅-컨버터(Buck-Converter)의 구성을 보여주는 도면,1 is a view illustrating a configuration of a buck-converter, which is a commonly used DC-DC converter,

도 2는 본 발명의 다중레벨 DC/DC 컨버터의 구성을 보여주는 회로도,2 is a circuit diagram showing the configuration of a multilevel DC / DC converter of the present invention;

도 3은 상기 수학식 6의 레벨수 증가에 따른 출력전압 리플 저감 효과를 보여주는 그래프,3 is a graph showing an effect of reducing output voltage ripple as the number of levels in Equation 6 increases;

도 4는 본 발명의 일실시예에 따른 다중레벨 DC/DC 컨버터의 구성을 보여주는 도면,4 is a diagram illustrating a configuration of a multilevel DC / DC converter according to an embodiment of the present invention;

도 5는 도 4와 같은 4레벨 DC/DC 컨버터에서 출력전압 레벨과 스위치 온/오프(On/Off)에 따른 동작 모드를 나타내는 도면,FIG. 5 is a diagram illustrating an operation mode according to an output voltage level and a switch on / off in a four-level DC / DC converter as shown in FIG. 4;

도 6은 제안된 다중레벨 DC/DC 컨버터에서 레벨에 따른 스위칭 신호 및 필터 단 인가전압을 나타내는 도면이다.6 is a diagram illustrating a switching signal and a filter stage applied voltage according to levels in the proposed multilevel DC / DC converter.

본 발명은 DC-DC 컨버터에 관한 것으로, 더욱 상세하게는 출력전압 리플저감을 위한 다중레벨 DC-DC컨버터에 관한 것이다.The present invention relates to a DC-DC converter, and more particularly, to a multilevel DC-DC converter for reducing output voltage ripple.

DC-DC컨버터는 스위치모드 파워 서플라이(Switched -Mode Power Supply; SMPS)의 일종으로 전력용 트랜지스터 등 반도체 소자를 스위치로 이용하여 직류입력전압을 일단 구형파 형태의 전압으로 변환한 후 필터를 통하여 제어된 직류 출력전압을 얻는 회로이다.DC-DC converter is a type of Switched-Mode Power Supply (SMPS), which uses a semiconductor device such as a power transistor as a switch to convert a DC input voltage into a square wave voltage and then is controlled through a filter. This circuit obtains a DC output voltage.

일반적으로 DC/DC 컨버터에서 인덕터 및 변압기 등의 자기소자나 평활 콘덴서의 사이즈를 줄이기 위해서는 높은 스위칭 주파수가 요구된다. 그러나 스위칭 주파수의 상승으로 인한 스위칭 손실이 증가하여 효율이 저감되는 문제가 발생한다. 최근 이를 해결하기 위한 연구로는 크게 두 분야로 나눌 수 있다. 첫 번째는 높은 스위칭 주파수 동작 시 스위칭 손실을 최소화하기 위한 다양한 소프트 스위칭 방식이 있고, 둘째는 낮은 스위칭 주파수 동작이 가능한 다중레벨 컨버터와 같은 컨버터 구조 개선에 대한 방식이 있다.In general, high switching frequency is required in the DC / DC converter to reduce the size of magnetic elements such as inductors and transformers and smoothing capacitors. However, a problem arises in that the switching loss due to the increase in the switching frequency is increased and the efficiency is reduced. Recently, researches to solve this problem can be divided into two fields. The first is a variety of soft switching schemes to minimize switching losses during high switching frequency operation, and the second is to improve converter structure such as multilevel converters with low switching frequency operation.

소프트 스위칭 방식은 스위칭 손실을 저감할 수 있는 장점이 있으나, 전류 또는 전압 피크치가 크게 되어 스위칭 소자의 정격이 커진다는 점과 소프트 스위칭을 위한 부가적인 보조회로가 필요하다는 단점이 있다.The soft switching method has an advantage of reducing switching loss, but has a disadvantage in that the current or voltage peak value is increased to increase the rating of the switching element and an additional auxiliary circuit for soft switching is required.

다중레벨 컨버터 방식은 낮은 스위칭 주파수 동작에서도 출력전압 리플을 저감할 수 있는 장점이 있으나, 레벨수가 증가함에 따라 스위칭 소자 수가 비례적으로 증가되는 단점이 있다. 또한 일반적인 다중레벨 구조에서 출력전압의 크기에 관계없이 도통되는 스위칭 소자 수가 증가함으로 인해 스위칭 소자의 손실이 커지는 문제점을 안고 있다.The multilevel converter method has an advantage of reducing output voltage ripple even at low switching frequency operation, but has a disadvantage in that the number of switching elements increases proportionally as the number of levels increases. In addition, in the general multilevel structure, the loss of the switching element is increased due to the increase in the number of switching elements that are conducted regardless of the magnitude of the output voltage.

도 1은 일반적으로 많이 사용되는 DC-DC컨버터인 벅-컨버터(Buck-Converter)의 구성을 보여주는 도면이다.FIG. 1 is a diagram illustrating a configuration of a buck-converter, which is a commonly used DC-DC converter.

도 1에서 보인 컨버터에서 출력전압은 스위칭 소자의 시비율(duty ratio)에 의해서 제어되며, 필터단 입력전압은 아래의 수학식 1과 같다.In the converter shown in FIG. 1, the output voltage is controlled by the duty ratio of the switching element, and the filter stage input voltage is represented by Equation 1 below.

Figure 112007035487907-pat00001
Figure 112007035487907-pat00002
Figure 112007035487907-pat00001
Figure 112007035487907-pat00002

상기 수학식 1에서 볼 수 있는 바와 같이 필터단 입력전압은 직류성분과 스위칭 주파수의 배수인 고조파 성분으로 구성된다. 따라서 필터에 의해 고조파 성분이 제거된다면 출력전압은 직류성분만 나타나게 되어 입출력 관계식은 아래의 수학식 2와 같다.As can be seen in Equation 1, the filter stage input voltage is composed of a harmonic component that is a multiple of a DC component and a switching frequency. Therefore, if the harmonic component is removed by the filter, only the DC component appears in the output voltage, and the input-output relation is expressed by Equation 2 below.

Figure 112007035487907-pat00003
Figure 112007035487907-pat00003

도 1과 같은 DC/DC컨버터에서 인덕터 전류 리플은 아래의 수학식 3과 같다. In the DC / DC converter as shown in FIG. 1, the inductor current ripple is expressed by Equation 3 below.

Figure 112007035487907-pat00004
Figure 112007035487907-pat00004

인덕터의 전류리플은 평활용 콘덴서의 전압리플로 나타나며 출력전압 리플은 아래의 수학식 4와 같다.The current ripple of the inductor is represented by the voltage ripple of the smoothing capacitor, and the output voltage ripple is shown in Equation 4 below.

Figure 112007035487907-pat00005
Figure 112007035487907-pat00005

시비율에 따른 출력전압 최대 리플은 상기 수학식 4를 미분함으로써 구해지며 그 값은 시비율이 0.5일 때이다. 따라서 시비율에 따른 출력전압 최대 리플은 아래의 수학식 5와 같이 구할 수 있다.The maximum ripple of the output voltage according to the rate is obtained by differentiating Equation 4, and the value is when the rate is 0.5. Therefore, the maximum ripple of the output voltage according to the ratio can be obtained as shown in Equation 5 below.

Figure 112007035487907-pat00006
Figure 112007035487907-pat00007
Figure 112007035487907-pat00006
Figure 112007035487907-pat00007

상기 수학식 5에서 알 수 있듯이 DC/DC컨버터의 출력전압의 리플은 스위칭 주파수, 인덕터 및 콘덴서의 용량, 시비율, 그리고 입력전압에 의해 결정되며 출력전압의 리플 저감을 위해서는 스위칭 주파수를 높이거나 필터용 인덕터 및 콘덴서의 용량을 키우거나 입력전압을 낮추어야 한다.As can be seen from Equation 5, the ripple of the output voltage of the DC / DC converter is determined by the switching frequency, the capacitance, the ratio of the inductor and the capacitor, and the input voltage, and in order to reduce the ripple of the output voltage, increase the switching frequency or filter. The capacity of the inductor and capacitor should be increased or the input voltage should be decreased.

스위칭 주파수를 높이는 경우 스위칭 손실의 증가로 인하여 효율이 감소하는 등 한계가 따른다. 또한 인덕터나 평활용 콘덴서의 용량을 키우는 것은 사이즈 증가 및 수자수의 증가로 인한 경제성의 문제가 발생한다는 단점이 있다.Increasing the switching frequency comes with limitations such as reduced efficiency due to increased switching losses. In addition, increasing the capacity of the inductor or the smoothing capacitor has the disadvantage of economic problems due to the increase in size and the number of embroidery.

본 발명은 상기의 문제점을 해결하기 위하여 창안된 것으로, 본 발명의 목적은 레벨 수의 증가에 따라 함께 증가하는 소자의 수를 줄일 수 있는 다중레벨 DC/DC컨버터를 제공하는데 있다.The present invention was devised to solve the above problems, and an object of the present invention is to provide a multi-level DC / DC converter that can reduce the number of devices that increase with the increase in the number of levels.

상기의 목적을 달성하기 위한 본 발명의 구성은 일단이 접지에 연결되는 제 1입력부; 일단이 상기 제 1입력부의 타단에 연결되는 제 1스위치; 애노드가 상기 제 1스위치의 타단인 제 1노드에 연결되는 제 1다이오드; 캐소드가 상기 제 1다이오드의 캐소드인 공통노드에 연결되고, 애노드가 상기 제 1입력부의 일단인 접지에 연결되는 환류다이오드; 상기 공통노드와 접지 사이에 상기 환류다이오드와 병렬로 연결되는 저역통과필터;를 포함하고, 상기 제 1다이오드(D1)의 양단(N1,CN)에 병렬연결되며, 각각 직렬로 연결되는 입력부(Vi2(t),...,Vi(N-1)(t),ViN(t)) 및 스위치(Q2,...,QN-1,QN)를 포함하는 복수의 레벨회로(LC1,...,LCN-1,LCN);을 포함하고, 상기 레벨회로들(LC1,...,LCN-1,LCN)은 상기 각 레벨회로들(LC1,...,LCN-1,LCN)의 입력부(Vi2(t),...,Vi(N-1)(t),ViN(t))와 스위치(Q2,...,QN-1,QN)가 교대가 되도록 서로 일렬로 연결되되, 상기 레벨회로들(LC1,...,LCN-1,LCN) 중 일측단의 레벨회로(LC1)의 입력부(Vi2(t))는 상기 제 1노드(N1)에 연결되고, 타측단의 레벨회로(LCN)의 스위치(QN)는 상기 공통노드(CN)에 연결되며, 상기 레벨회로들(LC1,...,LCN-1,LCN) 사이의 각 노드(N2,...,NN-1)와 상기 공통노드(CN) 간을 연결하되, 각각의 애노드는 상기 레벨회로들(LC1,...,LCN-1,LCN) 사이의 각 노드(N2,...,NN-1)에 연결되고, 캐소드는 상기 공통노드(CN)에 연결되는 복수 개의 다이오드(D2,...,DN-1)가 구비된다.The configuration of the present invention for achieving the above object is a first input portion is connected to the ground end; A first switch having one end connected to the other end of the first input unit; A first diode having an anode connected to the first node which is the other end of the first switch; A reflux diode having a cathode connected to a common node which is a cathode of the first diode, and an anode connected to a ground which is one end of the first input unit; A low pass filter connected in parallel with the reflux diode between the common node and the ground; an input unit connected in parallel to both ends N 1 and CN of the first diode D 1 and connected in series; A plurality including (V i2 (t), ..., V i (N-1) (t), V iN (t)) and a switch (Q 2 , ..., Q N-1 , Q N ) a level circuit (LC 1, ..., LC N -1, LC N);, and including said level circuit (LC 1, ..., LC N -1, LC N) is the respective level circuit Inputs (V i2 (t), ..., V i (N-1) (t), V iN (t)) and switches Q of (LC 1 , ..., LC N-1 , LC N ) 2 , ..., Q N-1 , Q N ) are connected in series with each other so as to be alternated, and the level circuit at one end of the level circuits LC 1 , ..., LC N-1 , LC N An input portion (V i2 (t)) of (LC 1 ) is connected to the first node (N 1 ), and the switch (Q N ) of the level circuit (LC N ) at the other end is connected to the common node (CN). and, the level of each circuit node between (LC 1, ..., LC N -1, LC N) (N 2, ..., N N-1) and the common node (CN) But connected to, each anode is connected to each node (N 2, ..., N N -1) between the level circuits (LC 1, ..., N-1 LC, LC N), the cathode Is provided with a plurality of diodes (D 2 ,..., D N-1 ) connected to the common node (CN).

바람직한 실시예에 있어서, 본 발명에 따른 다중레벨 컨버터는 일단이 접지에 연결되는 제 1입력부; 일단이 상기 제 1입력부의 타단에 연결되는 제 1스위치; 애노드가 상기 제 1스위치의 타단인 제 1노드에 연결되는 제 1다이오드; 캐소드가 상기 제 1다이오드의 캐소드인 공통노드에 연결되고, 애노드가 상기 제 1입력부의 일단인 접지에 연결되는 환류다이오드; 상기 공통노드와 접지 사이에 상기 환류다이오드와 병렬로 연결되는 저역통과필터; 상기 제 1다이오드와 병렬로 연결되고, 서로 직렬로 연결되는 제 2입력부, 제 2스위치 및 제 2다이오드; 상기 제 2다이오드와 병렬로 연결되고, 서로 직렬로 연결되는 제 3입력부, 제 3스위치 및 제 3다이 오드; 및 상기 제 3다이오드와 병렬로 연결되고, 서로 직렬로 연결되는 제 4입력부 및 제 4스위치;를 포함한다.In a preferred embodiment, a multilevel converter according to the present invention comprises: a first input having one end connected to ground; A first switch having one end connected to the other end of the first input unit; A first diode having an anode connected to the first node which is the other end of the first switch; A reflux diode having a cathode connected to a common node which is a cathode of the first diode, and an anode connected to a ground which is one end of the first input unit; A low pass filter connected in parallel with the feedback diode between the common node and ground; A second input unit, a second switch, and a second diode connected in parallel with the first diode and connected in series with each other; A third input unit, a third switch, and a third diode connected in parallel with the second diode and connected in series with each other; And a fourth input unit and a fourth switch connected in parallel with the third diode and connected in series with each other.

바람직한 실시예에 있어서, 상기 저역통과필터는 LC필터인 것을 특징으로 한다.In a preferred embodiment, the low pass filter is an LC filter.

본 발명에서는 출력전압 리플 저감을 위해 입력전압을 낮추는 효과가 가능한 다중레벨 DC/DC컨버터를 제공한다. 본 발명의 다중레벨 DC/DC컨버터의 구조는 종래의 벅-컨버터(Buck Converter)의 출력에 다이오드를 직렬로 연결하여 각 컨버터 출력 간의 단락을 방지하는 것을 특징으로 하며, 다이오드와 스위칭 소자 사이를 상위 단 벅-컨버터의 부전원에 연결하여 다중레벨을 형성하도록 하였다.The present invention provides a multilevel DC / DC converter capable of reducing the input voltage to reduce the output voltage ripple. The structure of the multilevel DC / DC converter of the present invention is characterized in that a diode is connected in series to the output of a conventional buck converter to prevent a short circuit between the outputs of each converter, and the upper part between the diode and the switching element. However, it is connected to the sub-power of the buck converter to form multiple levels.

종래의 다중레벨 인버터에서 레벨 수의 증가와 함께 스우칭 소자, 다이오드, 콘덴서의 개수는 급격히 증가하나 본 발명의 N레벨 DC/DC컨버터에서의 스위칭 소자 및 다이오드 개수는 각각 N개로서 상대적으로 줄어든다. 또한 발생시키고자 하는 전압레벨에 따라 동작하는 단은 최소가 되기 때문에 동작하지 않는 상위 단의 소모전력을 저감할 수 있다.In the conventional multilevel inverter, the number of switching elements, diodes, and capacitors increases rapidly with the increase in the number of levels, but the number of switching elements and diodes in the N-level DC / DC converter of the present invention is relatively reduced to N, respectively. In addition, since the stage operating according to the voltage level to be generated is minimized, the power consumption of the upper stage which is not operated can be reduced.

이하 첨부한 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시예에 따른 다중레벨 DC/DC 컨버터는 일반적인 벅 컨버터를 직렬로 연결한 형태이며, 각 컨버터 출력 간의 단락을 방지하기 위하여 벅 컨버터의 출력에 다이오드가 직렬로 연결된다. 그리고 다이오드와 스위칭 소자 사이를 상위 단 벅 컨버터의 부전원에 연결하여 다중레벨을 형성한다.The multilevel DC / DC converter according to the embodiment of the present invention is a type in which a general buck converter is connected in series, and a diode is connected in series to the output of the buck converter to prevent a short circuit between the outputs of each converter. Multiple levels are formed by connecting the diode and the switching element to the secondary supply of the upper buck converter.

[제 1실시예][First Embodiment]

도 2는 본 발명의 다중레벨 DC/DC 컨버터의 구성을 보여주는 회로도이다.2 is a circuit diagram showing the configuration of a multilevel DC / DC converter of the present invention.

도 2를 참조하면, 본 발명의 다중레벨 DC/DC 컨버터는 제 1입력부(

Figure 112009005465317-pat00008
), 제 1스위치(Q1), 제 1다이오드(D1), 환류다이오드(Do) 및 저역통과필터로 구성되는 단일레벨 DC-DC 벅 컨버터(DC-DC Buck Converter)에, 직렬로 연결된 제 2입력부(
Figure 112009005465317-pat00009
), 제 2스위치(Q2) 및 제 2다이오드(D2)가 상기 제 1다이오드(D1)와 병렬로 연결되어 제 2레벨을 형성하고, 동일한 방식으로 제 3레벨, 제 4레벨, ... 제 N-1레벨을 형성하고, 상기 제 (N-1)다이오드와 병렬로 제 N입력부(
Figure 112009005465317-pat00010
) 및 제 N스위치(QN)를 연결하여 제 N레벨을 형성하는 다중레벨 컨버터이다.
또한, 상기 제 2레벨 내지 제 N레벨들에 구비되는 입력부와 스위치를 각각 레벨회로(LC1,...,LCN-1,LCN)로 정의하기로 한다.Referring to FIG. 2, the multilevel DC / DC converter of the present invention includes a first input unit (
Figure 112009005465317-pat00008
A second input connected in series to a single-level DC-DC buck converter composed of a first switch (Q1), a first diode (D1), a reflux diode (Do), and a low pass filter. (
Figure 112009005465317-pat00009
), The second switch Q2 and the second diode D2 are connected in parallel with the first diode D1 to form a second level, and the third level, the fourth level, ... An N-1 level, and an Nth input unit in parallel with the (N-1) th diode;
Figure 112009005465317-pat00010
) And the Nth switch QN to form an Nth level.
In addition, an input unit and a switch provided in the second to Nth levels are defined as level circuits LC 1 ,..., LC N-1 , LC N , respectively.

본 발명의 컨버터의 구성을 좀 더 상세히 설명하면 다음과 같다.Referring to the configuration of the converter of the present invention in more detail as follows.

상기 제 1입력부(

Figure 112007035487907-pat00011
)의 일단은 접지에 연결되고 타단이 상기 제 1스위치(Q1)의 일단에 연결된다.The first input unit (
Figure 112007035487907-pat00011
Is connected to ground and the other end is connected to one end of the first switch Q1.

상기 제 1스위치(Q1)는 일단이 상기 제 1입력부(

Figure 112007035487907-pat00012
)에 연결되고 타단이 제 1노드에 연결되며, 트랜지스터를 이용하여 구현된다.One end of the first switch Q1 has the first input unit (
Figure 112007035487907-pat00012
) And the other end to the first node, and are implemented using a transistor.

상기 제 1다이오드(D1)는 애노드가 상기 제 1노드에 연결되고 캐소드가 공통노드에 연결된다.The first diode D1 has an anode connected to the first node and a cathode connected to a common node.

상기 환류다이오드(Do)는 캐소드가 상기 공통노드에 연결되고 애노드가 상기 제 1입력부(

Figure 112007035487907-pat00013
)의 일단인 접지에 연결된다.The reflux diode Do has a cathode connected to the common node and an anode of the first input unit (
Figure 112007035487907-pat00013
Is connected to ground.

상기 저역통과필터는 상기 공통노드와 접지 사이에 상기 환류다이오드와 병렬로 연결되며, 인덕터(L)와 커패시터(C)로 구성된 L-C필터이다.
상기 레벨회로들(LC1,...,LCN-1,LCN)은 각각 상기 제 1다이오드(D1)의 양단(N1,CN)에 병렬연결되며, 각각 직렬로 연결되는 입력부(Vi2(t),...,Vi(N-1)(t),ViN(t)) 및 스위치(Q2,...,QN-1,QN)를 포함한다.
또한, 상기 레벨회로들(LC1,...,LCN-1,LCN)은 상기 각 레벨회로들(LC1,...,LCN-1,LCN)의 입력부(Vi2(t),...,Vi(N-1)(t),ViN(t))와 스위치(Q2,...,QN-1,QN)가 교대가 되도록 서로 일렬로 연결되되, 상기 레벨회로들(LC1,...,LCN-1,LCN) 중 일측단의 레벨회로(LC1)의 입력부(Vi2(t))는 상기 제 1노드(N1)에 연결되고, 타측단의 레벨회로(LCN)의 스위치(QN)는 상기 공통노드(CN)에 연결된다.
The low pass filter is an LC filter which is connected in parallel with the reflux diode between the common node and ground, and is composed of an inductor (L) and a capacitor (C).
The level circuits LC 1 , LC N-1 , LC N are connected in parallel to both ends N 1 and CN of the first diode D 1 , respectively, and are connected in series. V i2 (t), ..., V i (N-1) (t), V iN (t) and switches Q 2 , ..., Q N-1 , Q N.
In addition, each of the level circuit (LC 1, ..., N-1 LC, LC N) is input (V i2 (of the respective level circuit (LC 1, ..., N-1 LC, LC N) t), ..., V i (N-1) (t), V iN (t)) and switches (Q 2 , ..., Q N-1 , Q N ) are connected in series to each other The input part V i2 (t) of the level circuit LC 1 at one end of the level circuits LC 1 ,..., LC N-1 , LC N is the first node N 1 . The switch Q N of the level circuit LC N at the other end is connected to the common node CN.

또한, 상기 레벨회로들(LC1,...,LCN-1,LCN) 사이의 각 노드(N2,...,NN-1)와 상기 공통노드(CN) 간을 연결하되, 각각의 애노드는 상기 레벨회로들(LC1,...,LCN-1,LCN) 사이의 각 노드(N2,...,NN-1)에 연결되고, 캐소드는 상기 공통노드(CN)에 연결되는 복수 개의 다이오드(D2,...,DN-1)가 구비된다.In addition, the node N 2 ,..., N N-1 between the level circuits LC 1 ,..., LC N-1 , LC N is connected to the common node CN. , Each anode is connected to each node (N 2 , ..., N N-1 ) between the level circuits LC 1 ,..., LC N-1 , LC N , and a cathode is the common A plurality of diodes D 2 ,..., D N-1 connected to the node CN are provided.

입력전압을 동일한 전압으로 사용하는 것이 일반적이며 이때 입력전압

Figure 112007035487907-pat00015
라 둘 수 있다. 이때 도 2와 같은 N레벨 컨버터에서 출력전압 리플은 아래의 수학식 1과 같다.It is common to use the same input voltage with the same voltage.
Figure 112007035487907-pat00015
Can be In this case, the output voltage ripple in the N-level converter as shown in FIG. 2 is represented by Equation 1 below.

Figure 112007035487907-pat00016
Figure 112007035487907-pat00016

상기 수학식 에서 알 수 있듯이 출력전압 리플은 1/N배가 된다.As can be seen from the above equation, the output voltage ripple is 1 / N times.

도 3은 상기 수학식 6의 레벨수 증가에 따른 출력전압 리플 저감 효과를 그래프로 나타낸 것이다.3 is a graph illustrating an effect of reducing output voltage ripple as the number of levels in Equation 6 increases.

도 3에서 알 수 있듯이 기존의 벅 컨버터에 비해 2레벨의 경우 50%, 2레벨에서 3레벨로 1레벨 증가한 경우에는 약 16.7%, 3레벨에서 4레벨로 1레벨 증가한 경우에는 8.3%, 4레벨에서 5레벨로 1레벨 증가한 경우에는 5%의 리플 저감의 효과가 발생한다. 출력전압 리플 저감 효과는 레벨 수 증가에 따라 점차 감소하여 9레벨에서 10레벨로 한 레벨 증가한 경우의 리플 저감 효과는 약 1% 정도로 그 효과가 상대적으로 매우 작아진다.As can be seen in Figure 3 compared to the conventional buck converter 50% in the second level, about 16.7% when the first level increased from 2 levels to 3 levels, 8.3%, 4 levels when increased by 1 level from 3 levels to 4 levels Increasing the level from 5 to 5 levels will result in a 5% ripple reduction effect. The output voltage ripple reduction effect gradually decreases as the number of levels increases, and when the level is increased from 9 to 10 levels, the ripple reduction effect is about 1%, which is relatively small.

따라서 본 발명의 제 1실시예에서는 레벨 수 증가에 따른 스위칭 소자 수 증가 및 리플 효과를 고려하여 도 4와 같은 4레벨 DC/DC 컨버터를 설계하였다.Therefore, in the first embodiment of the present invention, the four-level DC / DC converter as shown in FIG. 4 is designed in consideration of the increase in the number of switching elements and the ripple effect of increasing the number of levels.

도 4는 본 발명의 제 1실시예에 따른 다중레벨 DC/DC 컨버터의 구성을 보여주는 도면이다.4 is a diagram illustrating a configuration of a multilevel DC / DC converter according to a first embodiment of the present invention.

도 4를 참조하면, 본 발명의 제 1실시예에 따른 다중레벨 DC/DC 컨버터는 제 1입력부(

Figure 112007035487907-pat00017
), 제 1스위치(Q1), 제 1다이오드(D1), 환류다이오드(Do) 및 저역통과필터로 구성되는 단일레벨 DC-DC 벅 컨버터(DC-DC Buck Converter)에, 직렬로 연결된 제 2입력부(
Figure 112007035487907-pat00018
), 제 2스위치(Q2) 및 제 2다이오드(D2)가 상기 제 1다이오드(D1)와 병렬로 연결되어 제 2레벨을 형성하고, 직렬로 연결된 제 3입력부(
Figure 112007035487907-pat00019
), 제 3스위치(Q3) 및 제 3다이오드(D3)가 상기 제 2다이오드(D2)와 병렬로 연결되어 제 3레벨을 형성하고, 상기 제 3다이오드(D3)와 병렬로 제 4입력부(
Figure 112007035487907-pat00020
) 및 제 4스위치(Q4)를 연결하여 제 4레벨을 형성하는 다중레벨 컨버터이다.Referring to FIG. 4, the multilevel DC / DC converter according to the first embodiment of the present invention includes a first input unit (
Figure 112007035487907-pat00017
A second input connected in series to a single-level DC-DC buck converter composed of a first switch (Q1), a first diode (D1), a reflux diode (Do), and a low pass filter. (
Figure 112007035487907-pat00018
), The second switch Q2 and the second diode D2 are connected in parallel with the first diode D1 to form a second level, and the third input unit connected in series (
Figure 112007035487907-pat00019
), A third switch Q3 and a third diode D3 are connected in parallel with the second diode D2 to form a third level, and in parallel with the third diode D3, a fourth input unit (
Figure 112007035487907-pat00020
) And a fourth switch Q4 to form a fourth level.

상기 제 1입력부(

Figure 112007035487907-pat00021
)의 일단은 접지에 연결되고 타단이 상기 제 1스위치(Q1)의 일단에 연결된다.The first input unit (
Figure 112007035487907-pat00021
Is connected to ground and the other end is connected to one end of the first switch Q1.

상기 제 1스위치(Q1)는 일단이 상기 제 1입력부(

Figure 112007035487907-pat00022
)에 연결되고 타단이 제 1노드에 연결되며, 트랜지스터를 이용하여 구현된다.One end of the first switch Q1 has the first input unit (
Figure 112007035487907-pat00022
) And the other end to the first node, and are implemented using a transistor.

상기 제 1다이오드(D1)는 애노드가 상기 제 1노드에 연결되고 캐소드가 공통노드에 연결된다.The first diode D1 has an anode connected to the first node and a cathode connected to a common node.

상기 환류다이오드(Do)는 캐소드가 상기 공통노드에 연결되고 애노드가 상기 제 1입력부(

Figure 112007035487907-pat00023
)의 일단인 접지에 연결된다.The reflux diode Do has a cathode connected to the common node and an anode of the first input unit (
Figure 112007035487907-pat00023
Is connected to ground.

상기 저역통과필터는 상기 공통노드와 접지 사이에 상기 환류다이오드와 병렬로 연결되며, 인덕터(L)와 커패시터(C)로 구성된 L-C필터이다.The low pass filter is an L-C filter which is connected in parallel with the reflux diode between the common node and ground, and is composed of an inductor (L) and a capacitor (C).

상기 제 2다이오드(D2)의 캐소드는 상기 공통노드에 연결되고, 상기 제 2다이오드(D2)의 애노드에는 상기 제 2스위치(Q2)와 상기 제 2입력부(

Figure 112007035487907-pat00024
)가 순차적으로 직렬로 연결되며, 상기 제 2입력부(
Figure 112007035487907-pat00025
)는 상기 제 1노드에 연결된다.The cathode of the second diode D2 is connected to the common node, and the second switch Q2 and the second input unit are connected to the anode of the second diode D2.
Figure 112007035487907-pat00024
) Are sequentially connected in series, and the second input unit (
Figure 112007035487907-pat00025
) Is connected to the first node.

상기 제 3다이오드(D3)의 캐소드는 상기 공통노드에 연결되고, 상기 제 3다이오드(D3)의 애노드에는 상기 제 3스위치(Q3)와 상기 제 3입력부(

Figure 112007035487907-pat00026
)가 순차적으로 직렬로 연결되며, 상기 제 3입력부(
Figure 112007035487907-pat00027
)는 상기 제 2다이오드의 애노드인 제 2노드에 연결된다.The cathode of the third diode D3 is connected to the common node, and the third switch Q3 and the third input unit are connected to the anode of the third diode D3.
Figure 112007035487907-pat00026
) Are sequentially connected in series, and the third input unit (
Figure 112007035487907-pat00027
) Is connected to a second node which is an anode of the second diode.

직렬로 연결된 제 4입력부(

Figure 112007035487907-pat00028
)와 제 4스위치(Q4)는 상기 공통노드와 상기 제 3다이오드(D3)의 애노드인 제 3노드와 병렬로 연결된다.Fourth input unit connected in series
Figure 112007035487907-pat00028
) And the fourth switch Q4 are connected in parallel with the common node and the third node which is an anode of the third diode D3.

도 5는 도 4와 같은 4레벨 DC/DC 컨버터에서 출력전압 레벨과 스위치 온/오프(On/Off)에 따른 동작 모드를 나타내고 있으며, 특히 각 입력전압이

Figure 112007035487907-pat00029
인 경우를 보여준다.FIG. 5 illustrates an operation mode according to an output voltage level and a switch on / off in a four-level DC / DC converter as shown in FIG. 4.
Figure 112007035487907-pat00029
Shows the case.

도 5의 (a)는 1레벨일 때의 전류 루프를 나타내고 있으며 이 모드에서는 종래의 벅 타입 컨버터와 동일한 동작을 한다.Fig. 5A shows the current loop at the one level and operates in the same manner as the conventional buck type converter in this mode.

도 5의 (b)는 2레벨일 때의 전류 루프를 나타내고 있다. 이때 1레벨용 벅 컨버터의 스위치인 제 1스위치(Q1)는 항상 온(On) 상태이며 2레벨용 벅 컨버터의 스위치인 제 2스위치(Q2)가 PWM 동작을 행한다. 제 2스위치(Q2)가 온(On) 상태에서는 Q1-Q2-D2-L-C를 통한 전류 루프를 형성하여 입력전압의 두 배가 되는 전압이 필터 입력단에 인가되고, 제 2스위치(Q2)가 오프(Off) 상태에서는 Q1-D1-L-C를 통한 전류 루프를 형성하여 입력전압이 필터 입력단에 인가된다.Fig. 5B shows the current loop at two levels. At this time, the first switch Q 1 , which is a switch of the first level buck converter, is always in an on state, and the second switch Q 2 , which is a switch of the second level buck converter, performs a PWM operation. When the second switch Q 2 is in the on state, a current loop through Q 1 -Q 2 -D 2 -LC is formed to apply a voltage twice the input voltage to the filter input terminal, and the second switch Q When 2 ) is OFF, the input voltage is applied to the filter input terminal by forming a current loop through Q 1 -D 1 -LC.

도 5의 (c)는 3레벨일 때의 전류 루프를 나타내고 있으며, 제 1 및 제 2스위치(Q1, Q2)가 온(On) 상태에서 Q3가 PWM으로 동작한다. 이 때 필터 입력단에는 제 3스위치(Q3)가 온/오프(On/Off)에 따라서 입력전압의 3배 및 2배 전압이 인가된다.FIG. 5C shows a current loop at three levels, and Q 3 operates in PWM with the first and second switches Q 1 and Q 2 on. At this time, three times and two times the input voltage are applied to the filter input terminal according to the third switch Q 3 being turned on and off.

도 5의 (d)는 4레벨일 때의 전류 루프를 나타내고 있으며, 이 경우도 마찬가지로 필터 입력단에는 제 4스위치(Q4)가 온/오프(On/Off)에 따라서 입력전압의 4배 및 3배 전압이 인가된다. 따라서 각 레벨에서 상위 단의 스위치 온/오프(On/Off)에 따라 아래의 수학식 7과 같은 전압이 필터단에 인가된다.Fig. 5 (d) shows a current loop at four levels, and in this case as well, at the filter input stage, the fourth switch Q 4 is four times and three times the input voltage depending on On / Off. A double voltage is applied. Therefore, according to the switch on / off of the upper stage at each level, a voltage as shown in Equation 7 below is applied to the filter stage.

Figure 112007035487907-pat00030
Figure 112007035487907-pat00030

상기 수학식 7에서 알 수 있듯이 필터단에 인가되는 전압은 상위 단의 스위치 온/오프(On/Off)에 따라서 입력 전압의 n배 또는 (n-1)배가 된다.As can be seen from Equation 7, the voltage applied to the filter stage is n times or (n-1) times the input voltage according to the switch on / off of the upper stage.

도 6은 제안된 다중레벨 DC/DC 컨버터에서 레벨에 따른 스위칭 신호 및 필터 단 인가전압을 나타내고 있다.6 shows the switching signal and filter stage applied voltage according to the level in the proposed multilevel DC / DC converter.

도 6에서 알 수 있듯이 제안된 다중레벨 DC/DC컨버터에서 상위 단 스위치의 시비율에 따른 출력전압은 아래의 수학식 8과 같다.As can be seen in FIG. 6, the output voltage according to the ratio of the upper stage switch in the proposed multilevel DC / DC converter is expressed by Equation 8 below.

Figure 112007035487907-pat00031
Figure 112007035487907-pat00031

[제 2실시예]Second Embodiment

도 7은 본 발명의 제 2실시예에 따른 다중레벨 DC/DC 컨버터의 구성을 보여주는 도면이다.7 is a diagram illustrating a configuration of a multilevel DC / DC converter according to a second embodiment of the present invention.

도 7을 참조하면, 본 발명의 제 2실시예에 따른 다중레벨 DC/DC 컨버터는 제 1입력부(

Figure 112007035487907-pat00032
), 제 1다이오드(D1), 환류다이오드(Do) 및 저역통과필터로 구성되는 단일레벨 DC-DC 벅 컨버터(DC-DC Buck Converter)에, 직렬로 연결된 제 2입력부(
Figure 112007035487907-pat00033
), 제 2스위치(Q2) 및 제 2다이오드(D2)가 상기 제 1다이오드(D1)와 병렬로 연결되어 제 2레벨을 형성하고, 직렬로 연결된 제 3입력부(
Figure 112007035487907-pat00034
), 제 3스위 치(Q3) 및 제 3다이오드(D3)가 상기 제 2다이오드(D2)와 병렬로 연결되어 제 3레벨을 형성하고, 상기 제 3다이오드(D3)와 병렬로 제 4입력부(
Figure 112007035487907-pat00035
) 및 제 4스위치(Q4)를 연결하여 제 4레벨을 형성하는 다중레벨 컨버터이다.Referring to FIG. 7, a multilevel DC / DC converter according to a second embodiment of the present invention may include a first input unit (
Figure 112007035487907-pat00032
), A second input unit connected in series to a single-level DC-DC buck converter composed of a first diode D1, a reflux diode Do, and a low pass filter.
Figure 112007035487907-pat00033
), The second switch Q2 and the second diode D2 are connected in parallel with the first diode D1 to form a second level, and the third input unit connected in series (
Figure 112007035487907-pat00034
), The third switch Q3 and the third diode D3 are connected in parallel with the second diode D2 to form a third level, and in parallel with the third diode D3, a fourth input unit (
Figure 112007035487907-pat00035
) And a fourth switch Q4 to form a fourth level.

즉, 본 발명의 제 2실시예에 따른 다중레벨 DC/DC 컨버터는 제 1실시예에서의 제 1스위치(Q1)이 없는 구조이며, 그 외의 모든 구성요소는 제 1실시예에서 보인 다중레벨 DC/DC 컨버터와 동일하다.That is, the multilevel DC / DC converter according to the second embodiment of the present invention has a structure without the first switch Q1 in the first embodiment, and all other components are multilevel DC shown in the first embodiment. Same as / DC converter.

밧데리 충전기와 같이 출력전압이 기저전압(

Figure 112007035487907-pat00036
) 이상의 출력전압을 요구하는 경우 기전전압을 담당할 스위치의 기능은 불필요하게 된다. 따라서 본 발명의 제 2실시예에서 보인 다중레벨 DC/DC컨버터와 같이 기저전압 이하의 출력전압을 담당하는 스위치를 제거하는 것이 바람직하다. 기전전압 이상을 담당하는 다중레벨 전압은 출력전압의 최대치를 (
Figure 112007035487907-pat00037
)라하면 그 값은 아래의 수학식 9와 같다. Like the battery charger, the output voltage is the base voltage (
Figure 112007035487907-pat00036
In the case of requesting an output voltage above), the function of the switch that is responsible for the electromotive voltage becomes unnecessary. Therefore, it is preferable to remove a switch that is responsible for an output voltage below the base voltage, such as the multilevel DC / DC converter shown in the second embodiment of the present invention. The multilevel voltage responsible for the abnormal voltage is higher than the output voltage.
Figure 112007035487907-pat00037
), The value is shown in Equation 9 below.

Figure 112007035487907-pat00038
Figure 112007035487907-pat00038

본 발명의 제 2실시예에서 보인 다중레벨 DC/DC컨버터에 따르면, 기저전압이 큰 경우 출력전압의 정도를 더욱 높일 수 있다는 장점이 있다. According to the multilevel DC / DC converter shown in the second embodiment of the present invention, when the base voltage is large, the degree of the output voltage can be further increased.

이상에서, 본 발명의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.In the above, the configuration and operation of the present invention has been shown in accordance with the above description and drawings, but this is merely described, for example, and various changes and modifications are possible without departing from the spirit and scope of the present invention. .

상술한 바와 같이 본 발명에 의하면, 종래의 다중레벨 컨버터에서 레벨 수의 증가와 함께 스위칭 소자, 다이오드, 콘덴서의 갯수는 급격히 증가하는 것에 비하여 본 발명의 N레벨 DC/DC 컨버터에서는 스위칭 소자 및 다이오드 갯수는 각각 N개로서 상대적으로 줄어든다는 장점이 있다.As described above, according to the present invention, the number of switching elements, diodes, and capacitors increases rapidly with the increase in the number of levels in the conventional multilevel converter, whereas the number of switching elements and diodes in the N-level DC / DC converter of the present invention. Has the advantage that N is relatively reduced as N each.

또한 발생시키고자 하는 전압 레벨에 따라 동작하는 단은 최소가 되기 때문에 동작하지 않는 상위 단 의 소모 전력을 저감할 수 있다는 장점이 있다.In addition, since the stage operating according to the voltage level to be generated is minimized, there is an advantage that the power consumption of the upper stage that is not operated can be reduced.

Claims (6)

일단이 접지에 연결되는 제 1입력부(Vi1(t));A first input unit Vi1 (t) having one end connected to ground; 일단이 상기 입력부의 타단에 연결되는 제 1스위치(Q1);A first switch Q 1 having one end connected to the other end of the input part; 애노드가 상기 제 1스위치(Q1)의 타단인 제 1노드(N1)에 연결되는 제 1다이오드(D1);A first diode D 1 having an anode connected to the first node N 1 which is the other end of the first switch Q 1 ; 캐소드가 상기 제 1다이오드(D1)의 캐소드인 공통노드(CN)에 연결되고, 애노드가 상기 제 1입력부(Vi1(t))의 일단인 접지(GN)에 연결되는 환류다이오드(D0); And a cathode coupled to the cathode of a common node (CN) of the first diode (D 1), which anode is connected to one end of the ground (GN) of the first input (V i1 (t)) a reflux diode (D 0 ); 상기 공통노드(CN)와 접지(GN) 사이에 상기 환류다이오드(D0)와 병렬로 연결되는 저역통과필터(LPF); 및A low pass filter (LPF) connected in parallel with the reflux diode (D 0 ) between the common node (CN) and ground (GN); And 상기 제 1다이오드(D1)의 양단(N1,CN)에 병렬연결되며, 각각 직렬로 연결되는 입력부(Vi2(t),...,Vi(N-1)(t),ViN(t)) 및 스위치(Q2,...,QN-1,QN)를 포함하는 복수의 레벨회로(LC1,...,LCN-1,LCN);을 포함하고,Input parts V i2 (t),..., V i (N-1) (t), V connected in parallel to both ends N 1 and CN of the first diode D 1 , respectively, and connected in series. iN (t)) and a plurality of level circuits LC 1 ,..., LC N-1 , LC N including switches Q 2 ,..., Q N-1 , Q N. , 상기 레벨회로들(LC1,...,LCN-1,LCN)은 상기 각 레벨회로들(LC1,...,LCN-1,LCN)의 입력부(Vi2(t),...,Vi(N-1)(t),ViN(t))와 스위치(Q2,...,QN-1,QN)가 교대가 되도록 서로 일렬로 연결되되, 상기 레벨회로들(LC1,...,LCN-1,LCN) 중 일측단의 레벨회로(LC1)의 입력부(Vi2(t))는 상기 제 1노드(N1)에 연결되고, 타측단의 레벨회로(LCN)의 스위치(QN)는 상기 공통노드(CN)에 연결되며,Said level circuit (LC 1, ..., LC N -1, LC N) is input (V i2 (t) of the respective level circuit (LC 1, ..., LC N -1, LC N) , ..., V i (N-1) (t), V iN (t) and switches (Q 2 , ..., Q N-1 , Q N ) are connected in series to each other, the level circuits (LC 1, ..., N-1, LC, LC N) input (V i2 (t)) of the level circuit (LC 1) of the one end is connected to said first node (N 1) The switch Q N of the level circuit LC N at the other end is connected to the common node CN. 상기 레벨회로들(LC1,...,LCN-1,LCN) 사이의 각 노드(N2,...,NN-1)와 상기 공통노드(CN) 간을 연결하되, 각각의 애노드는 상기 레벨회로들(LC1,...,LCN-1,LCN) 사이의 각 노드(N2,...,NN-1)에 연결되고, 캐소드는 상기 공통노드(CN)에 연결되는 복수 개의 다이오드(D2,...,DN-1)가 구비된 다중레벨 DC/DC컨버터.Each node N 2 ,..., N N-1 between the level circuits LC 1 ,..., LC N-1 , LC N is connected to the common node CN, respectively. An anode of is connected to each node (N 2 , ..., N N-1 ) between the level circuits LC 1 ,..., LC N-1 , LC N , and a cathode of the common node ( A multilevel DC / DC converter having a plurality of diodes (D 2 , ..., D N-1 ) connected to CN). 일단이 접지에 연결되는 제 1입력부;A first input part whose one end is connected to ground; 일단이 상기 제 1입력부의 타단에 연결되는 제 1스위치;A first switch having one end connected to the other end of the first input unit; 애노드가 상기 제 1스위치의 타단인 제 1노드에 연결되는 제 1다이오드;A first diode having an anode connected to the first node which is the other end of the first switch; 캐소드가 상기 제 1다이오드의 캐소드인 공통노드에 연결되고, 애노드가 상 기 제 1입력부의 일단인 접지에 연결되는 환류다이오드;A reflux diode having a cathode connected to a common node which is a cathode of the first diode, and an anode connected to a ground which is one end of the first input unit; 상기 공통노드와 접지 사이에 상기 환류다이오드와 병렬로 연결되는 저역통과필터;A low pass filter connected in parallel with the feedback diode between the common node and ground; 상기 제 1다이오드와 병렬로 연결되고, 서로 직렬로 연결되는 제 2입력부, 제 2스위치 및 제 2다이오드;A second input unit, a second switch, and a second diode connected in parallel with the first diode and connected in series with each other; 상기 제 2다이오드와 병렬로 연결되고, 서로 직렬로 연결되는 제 3입력부, 제 3스위치 및 제 3다이오드; 및A third input unit, a third switch, and a third diode connected in parallel with the second diode and connected in series with each other; And 상기 제 3다이오드와 병렬로 연결되고, 서로 직렬로 연결되는 제 4입력부 및 제 4스위치;를 포함하는 것을 특징으로 하는 다중레벨 DC/DC컨버터.And a fourth input unit and a fourth switch connected in parallel with the third diode and connected in series with each other. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 저역통과필터는 LC필터인 것을 특징으로 하는 다중레벨 DC/DC컨버터.The low pass filter is a multi-level DC / DC converter, characterized in that the LC filter. 일단이 접지에 연결되는 제 1입력부(Vi1(t));A first input unit Vi1 (t) having one end connected to ground; 애노드가 상기 제 1스위치(Q1)의 타단인 제 1노드(N1)에 연결되는 제 1다이오드(D1);A first diode D 1 having an anode connected to the first node N 1 which is the other end of the first switch Q 1 ; 캐소드가 상기 제 1다이오드(D1)의 캐소드인 공통노드(CN)에 연결되고, 애노드가 상기 제 1입력부(Vi1(t))의 일단인 접지(GN)에 연결되는 환류다이오드(D0); And a cathode coupled to the cathode of a common node (CN) of the first diode (D 1), which anode is connected to one end of the ground (GN) of the first input (V i1 (t)) a reflux diode (D 0 ); 상기 공통노드(CN)와 접지(GN) 사이에 상기 환류다이오드(D0)와 병렬로 연결되는 저역통과필터(LPF); 및A low pass filter (LPF) connected in parallel with the reflux diode (D 0 ) between the common node (CN) and ground (GN); And 상기 제 1다이오드(D1)의 양단(N1,CN)에 병렬연결되며, 각각 직렬로 연결되는 입력부(Vi2(t),...,Vi(N-1)(t),ViN(t)) 및 스위치(Q2,...,QN-1,QN)를 포함하는 복수의 레벨회로(LC1,...,LCN-1,LCN);을 포함하고,Input parts V i2 (t),..., V i (N-1) (t), V connected in parallel to both ends N 1 and CN of the first diode D 1 , respectively, and connected in series. iN (t)) and a plurality of level circuits LC 1 ,..., LC N-1 , LC N including switches Q 2 ,..., Q N-1 , Q N. , 상기 레벨회로들(LC1,...,LCN-1,LCN)은 상기 각 레벨회로들(LC1,...,LCN-1,LCN)의 입력부(Vi2(t),...,Vi(N-1)(t),ViN(t))와 스위치(Q2,...,QN-1,QN)가 교대가 되도록 서로 일렬로 연결되되, 상기 레벨회로들(LC1,...,LCN-1,LCN) 중 일측단의 레벨회로(LC1)의 입력부(Vi2(t))는 상기 제 1노드(N1)에 연결되고, 타측단의 레벨회로(LCN)의 스위치(QN)는 상기 공통노드(CN)에 연결되며,Said level circuit (LC 1, ..., LC N -1, LC N) is input (V i2 (t) of the respective level circuit (LC 1, ..., LC N -1, LC N) , ..., V i (N-1) (t), V iN (t) and switches (Q 2 , ..., Q N-1 , Q N ) are connected in series to each other, the level circuits (LC 1, ..., N-1, LC, LC N) input (V i2 (t)) of the level circuit (LC 1) of the one end is connected to said first node (N 1) The switch Q N of the level circuit LC N at the other end is connected to the common node CN. 상기 레벨회로들(LC1,...,LCN-1,LCN) 사이의 각 노드(N2,...,NN-1)와 상기 공통노드(CN) 간을 연결하되, 각각의 애노드는 상기 레벨회로들(LC1,...,LCN-1,LCN) 사이의 각 노드(N2,...,NN-1)에 연결되고, 캐소드는 상기 공통노드(CN)에 연결되는 복수 개의 다이오드(D2,...,DN-1)가 구비된 다중레벨 DC/DC컨버터.Each node N 2 ,..., N N-1 between the level circuits LC 1 ,..., LC N-1 , LC N is connected to the common node CN, respectively. An anode of is connected to each node (N 2 , ..., N N-1 ) between the level circuits LC 1 ,..., LC N-1 , LC N , and a cathode of the common node ( A multilevel DC / DC converter having a plurality of diodes (D 2 , ..., D N-1 ) connected to CN). 일단이 접지에 연결되는 제 1입력부;A first input part whose one end is connected to ground; 애노드가 상기 제 1입력부의 타단인 제 1노드에 연결되는 제 1다이오드;A first diode having an anode connected to the first node which is the other end of the first input unit; 캐소드가 상기 제 1다이오드의 캐소드인 공통노드에 연결되고, 애노드가 상기 제 1입력부의 일단인 접지에 연결되는 환류다이오드;A reflux diode having a cathode connected to a common node which is a cathode of the first diode, and an anode connected to a ground which is one end of the first input unit; 상기 공통노드와 접지 사이에 상기 환류다이오드와 병렬로 연결되는 저역통과필터;A low pass filter connected in parallel with the feedback diode between the common node and ground; 상기 제 1다이오드와 병렬로 연결되고, 서로 직렬로 연결되는 제 2입력부, 제 2스위치 및 제 2다이오드;A second input unit, a second switch, and a second diode connected in parallel with the first diode and connected in series with each other; 상기 제 2다이오드와 병렬로 연결되고, 서로 직렬로 연결되는 제 3입력부, 제 3스위치 및 제 3다이오드; 및A third input unit, a third switch, and a third diode connected in parallel with the second diode and connected in series with each other; And 상기 제 3다이오드와 병렬로 연결되고, 서로 직렬로 연결되는 제 4입력부 및 제 4스위치;를 포함하는 것을 특징으로 하는 다중레벨 DC/DC컨버터.And a fourth input unit and a fourth switch connected in parallel with the third diode and connected in series with each other. 제 4항 또는 제 5항에 있어서,The method according to claim 4 or 5, 상기 저역통과필터는 LC필터인 것을 특징으로 하는 다중레벨 DC/DC컨버터.The low pass filter is a multi-level DC / DC converter, characterized in that the LC filter.
KR1020070046675A 2007-05-14 2007-05-14 Multi-level DC/DC Converter for Reducing Ripple of Output Voltage KR100901501B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070046675A KR100901501B1 (en) 2007-05-14 2007-05-14 Multi-level DC/DC Converter for Reducing Ripple of Output Voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070046675A KR100901501B1 (en) 2007-05-14 2007-05-14 Multi-level DC/DC Converter for Reducing Ripple of Output Voltage

Publications (2)

Publication Number Publication Date
KR20080100679A KR20080100679A (en) 2008-11-19
KR100901501B1 true KR100901501B1 (en) 2009-06-08

Family

ID=40287114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070046675A KR100901501B1 (en) 2007-05-14 2007-05-14 Multi-level DC/DC Converter for Reducing Ripple of Output Voltage

Country Status (1)

Country Link
KR (1) KR100901501B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112491254B (en) * 2020-11-19 2023-07-07 深圳市中科源电子有限公司 Method for reducing input power frequency ripple wave
CN113708611B (en) * 2021-09-01 2024-01-30 华东交通大学 Chopper-controlled passive filter, filtering method and particle accelerator for magnet power supply

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08126314A (en) * 1994-10-25 1996-05-17 Nissin Electric Co Ltd Multi-output controlled power supply
JPH1146479A (en) 1997-07-28 1999-02-16 Cosel Usa Inc Switching power supply
JPH1189231A (en) 1997-09-11 1999-03-30 Aqueous Res:Kk Bilateral dc/dc converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08126314A (en) * 1994-10-25 1996-05-17 Nissin Electric Co Ltd Multi-output controlled power supply
JPH1146479A (en) 1997-07-28 1999-02-16 Cosel Usa Inc Switching power supply
JPH1189231A (en) 1997-09-11 1999-03-30 Aqueous Res:Kk Bilateral dc/dc converter

Also Published As

Publication number Publication date
KR20080100679A (en) 2008-11-19

Similar Documents

Publication Publication Date Title
US7130205B2 (en) Impedance source power converter
US11005371B2 (en) Hybrid DC-DC power converter with small voltage conversion ratio
US7746041B2 (en) Non-isolated bus converters with voltage divider topology
US8233298B2 (en) Power factor correction rectifier that operates efficiently over a range of input voltage conditions
US6992902B2 (en) Full bridge converter with ZVS via AC feedback
US10601308B2 (en) Power factor improving converter, and power supply device including power factor improving converter
JP3861220B2 (en) DC-DC converter
US9825547B2 (en) Unidirectional isolated multi-level DC-DC converter and method thereof
KR20080106240A (en) Interleaved soft swithching bridge power converter
US20190190383A1 (en) Inductorless dc to dc converters
KR102344534B1 (en) Power converter
RU2316884C2 (en) Voltage transformer
KR100901501B1 (en) Multi-level DC/DC Converter for Reducing Ripple of Output Voltage
JPH0591729A (en) Power supply device
KR20020080998A (en) Lossless snubber for boost converter
KR102393680B1 (en) Multi-Level Step-Up DC-DC Converter With High Conversion Ratio
Graziani et al. Isolated flying capacitor multilevel converters
Bottarelli et al. Three-level quadratic non-insulated basic DC-DC converters
Gu et al. Research on control type soft switching converters
US20140268910A1 (en) Coupled inductor dc step down converter
Sachin et al. Constant and Green Mode Operation Technique in Flyback and Push-Pull DC-DC Converter
Vinnikov et al. qZS-based soft-switching DC/DC converter with a seriesresonant LC circuit
US11955889B2 (en) Multiple-output buck voltage regulator device
Nag et al. Coupled inductor based high gain current-fed DC-DC bridge converters
Ambagahawaththa et al. Ultra-high step-up dc-dc converter family based on feed-forward capacitor and coupled inductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140602

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170523

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee