KR100901241B1 - 희생층을 포함하는 반도체 장치 및 그 제조 방법 - Google Patents

희생층을 포함하는 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100901241B1
KR100901241B1 KR1020070056474A KR20070056474A KR100901241B1 KR 100901241 B1 KR100901241 B1 KR 100901241B1 KR 1020070056474 A KR1020070056474 A KR 1020070056474A KR 20070056474 A KR20070056474 A KR 20070056474A KR 100901241 B1 KR100901241 B1 KR 100901241B1
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
semiconductor device
sacrificial layer
solder bump
Prior art date
Application number
KR1020070056474A
Other languages
English (en)
Other versions
KR20080108653A (ko
Inventor
박병진
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Priority to KR1020070056474A priority Critical patent/KR100901241B1/ko
Publication of KR20080108653A publication Critical patent/KR20080108653A/ko
Application granted granted Critical
Publication of KR100901241B1 publication Critical patent/KR100901241B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Abstract

본 발명은 전극 패드와 솔더 범프를 재배치 도전층에 의하여 전기적으로 연결하는 반도체 장치에 있어서, 솔더 범프 영역에서 재배치 도전층의 하부에 전류의 집중을 완화시키는 도전성 희생층이 형성되어 있는 것을 특징으로 하는 반도체 장치를 제공한다. 상기 희생층은 재배치 도전층을 구성하는 물질 보다 이온화 경향이 큰 도전성 물질로 형성되는 것이 바람직하며, 희생층의 형성 위치는 평면적으로 볼 때 솔더 범프 아래에 형성되는 하부 금속층의 가장자리에 형성되는 것이 바람직하다. 본 발명에 따르면, 도전성 희생층을 솔더 범프 영역의 재배치 도전층 하부에 형성함으로써, 솔더 범프와 재배치 도전층 계면 근처에서의 전류 집중을 분산시키고 화학적 농도구배를 조절하여 전자이동 현상을 완화시키며, 재배치 도전층의 산화를 억제 내지 지연시켜 반도체 장치의 신뢰성 및 수명을 향상시킬 수 있다.
반도체 장치, 전류 집중, 전자 이동, 희생층

Description

희생층을 포함하는 반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE WITH SACRIFICIAL LAYER AND FABRICATING METHOD THEREOF}
도 1은 재배치 도전층이 형성된 반도체 장치를 보인 단면도.
도 2는 도 1의 재배치 도전층의 평면도.
도 3은 본 발명의 일실시예에 따른 반도체 장치를 보인 단면도.
도 4는 도 3의 반도체 장치의 재배치 도전층을 보인 평면도.
도 5는 도 3의 반도체 장치의 또 다른 재배치 도전층을 보인 평면도.
도 6은 본 발명의 다른 실시예에 따른 반도체 장치를 보인 단면도.
도 7는 도 6의 반도체 장치의 재배치 도전층을 보인 평면도.
도 8 내지 14는 도 6의 반도체 장치의 제조 공정을 보인 단면도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
200: 기판 210: 전극 패드
220: 제1절연층 230: 재배치 도전층
240: 제2절연층 250: 하부 금속층
260: 솔더 범프 300, 300': 희생층
본 발명은 반도체 장치에 관한 것으로, 구체적으로는 재배치 도전층과 솔더 범프 계면에서 전류의 집중을 완화하는 희생층을 포함하는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근의 기술 발전에 따르면, 반도체 장치의 고기능화, 소형화 요구로 인해 칩 크기는 작아지는 반면, 접속 단자의 수는 늘어나는 추세이다. 이로 인해서 직접적인 연결 배선으로는 구현 가능한 배선 수 및 소형화에 한계가 있다. 이를 극복하기 위한 대안으로 범프를 이용한 플립칩 접속 기술의 적용이 증가되고 있으며, 재배치(redistribution) 기술, 범프를 이용한 칩 적층, 웨이퍼 적층 등의 기술들이 대안으로 개발되고 있다.
도 1 및 도 2를 참조하면, 재배치된 배선에 솔더 범프를 적용한 반도체 장치의 일례를 도시하였다. 기판(100) 상에 형성된 전극 패드(110)는 제1절연층(120) 상에 형성된 재배치 도전층(130)의 일단과 전기적으로 연결되어 있다. 재배치 도전층의 다른 일단에는 제2절연층(140)의 개구부에 하부 금속층(150)을 매개로 솔더 범프(160)가 형성되어 있다.
이와 같은 재배치 구조의 반도체 장치의 동작시 전류 특성을 보면, 재배치 도전층(130)에서 하부 금속층(150)으로 흐르는 전류는 하부 금속층 외곽부에 맞닿아 있는 제2절연층 하부에 집중된다. 이러한 전류의 집중은 재배치 도전층(130)의 좁은 영역으로부터 하부 금속층(150)의 넓은 영역으로 급격히 전류가 이동하는 현 상에 기인한다. 이와 같은 전류 밀도의 국부적인 상승은 전자이동(electromigration)을 유발시켜 솔더 범프(160) 내부까지 손상이 확산된다.
전자이동은 소자의 작동 시 발생하는 열에 의해 어느 정도 이동성을 가지게 된 원자에 전자가 충돌하여 그 이동성에 방향성이 부가됨으로써 전자의 이동 방향으로 원자가 이동하면서 발생되는 현상이다. 전자가 통과하게 되는 면적이 감소하게 되면 단위 면적당 통과하는 전자가 많아짐으로 해서 전자와 원자간 충돌이 많아져 그 현상은 더욱 가속되며, 열에 의한 확산 및 원자와 전자의 이동으로 인해 발생하게 되는 화학적 농도 구배 또한 전자이동의 원인으로 작용한다.
재배치 도전층을 이용한 웨이퍼레벨패키지(WLP)에 있어서, 하부 금속층 근처의 전류 밀도 상승은 전자이동을 가속화시키고, 그 결과 제품의 손상을 유발하고 전기적 및 기계적 신뢰성에 악영향을 미치고 있다.
특히, 반도체 장치의 전기적 배선 및 범프의 미세화로 인해 재배치 도전층과 솔더 범프간의 접합 면적이 감소되고 전류가 이동하는 단위 면적이 감소함에 따라 전자이동 현상의 발생이 가속화되고 있다. 이러한 전자이동 현상은 반도체 장치의 기능 저하 및 수명 단축의 원인이 된다.
따라서, 본 발명의 목적은 전류 밀도의 국부적인 집중을 완화시켜 전자이동 현상의 발생을 억제한 반도체 장치 및 그 제조 방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 공정의 큰 변동 없이 전자이동 현상을 억제할 수 있는 반도체 장치의 구조 및 그 제조 방법을 제공하는데 있다.
기타, 본 발명의 다른 목적 및 특징은 이하의 상세한 설명에서 더욱 구체적으로 제시될 것이다.
상기 목적을 달성하기 위하여 본 발명은 전극 패드와 솔더 범프를 재배치 도전층에 의하여 전기적으로 연결하는 반도체 장치에 있어서, 솔더 범프 영역에서 재배치 도전층의 하부에 전류의 집중을 완화시키는 도전성 희생층이 형성되어 있는 것을 특징으로 하는 반도체 장치를 제공한다.
상기 희생층은 재배치 도전층을 구성하는 물질 보다 이온화 경향이 큰 도전성 물질로 형성되는 것이 바람직하다. 예를 들어, 재배치 도전층으로서 구리를 사용하는 경우 상기 희생층은 Al, Zn, Fe, Ni, Sn, Pb, 및 이들의 합금 중에서 선택되는 어느 하나의 물질로 형성할 수 있다.
상기 희생층은 평면적으로 볼 때 솔더 범프 아래에 형성되는 하부 금속층의 가장자리에 형성되는 것이 바람직하며, 희생층 형태는 반원형, 원형, 선형 등 다양한 구조를 가질 수 있다.
본 발명은 또한, 적어도 하나 이상의 전극 패드가 형성된 기판 상에 상기 전극 패드가 노출되도록 제1절연층을 형성하고, 상기 제1절연층 위의 솔더 범프가 형성될 영역에 국부적으로 도전성 희생층을 형성하고, 상기 제1절연층 및 희생층 위에 상기 전극 패드와 전기적으로 연결되는 재배치 도전층을 형성하는 단계를 포함하는 반도체 장치 제조 방법을 제공한다.
본 발명에 따르면, 도전성 희생층을 솔더 범프 영역의 재배치 도전층 하부에 형성함으로써, 솔더 범프와 재배치 도전층 계면 근처에서의 전류 집중을 분산시키고 화학적 농도구배를 조절하여 전자이동 현상을 완화시키며, 재배치 도전층의 산화를 억제 내지 지연시켜 반도체 장치의 신뢰성 및 수명을 향상시킬 수 있다.
도 3을 참조하면, 본 발명의 일실시예에 따른 반도체 장치로서, 하나 이상의 전극 패드(210)가 형성된 기판(200) 위에 제1절연층(220)을 형성되어 있고, 그 위로 전극 패드와 전기적으로 연결되는 재배치 도전층(230)이 형성되어 있으며, 재배치 도전층의 상면은 제2절연층(240)으로 덮여 있다.
상기 재배치 도전층(230)의 다른 끝단은 솔더 범프(260)가 형성된 영역까지 연장되어 있으며, 하부 금속층(under bump metal : UBM)(250)을 매개로 솔더 범프와 전기적으로 접촉한다. 하부 금속층(250)의 가장자리 내지 외곽부 근처에는 재배치 도전층 하부로 희생층(300)이 형성되어 있다.
이 희생층(300)은 재배치 도전층(230)을 통해 솔더 범프로 이동하는 전자의 흐름을 보조하는 역할을 한다. 구체적으로는 재배치 도전층으로부터 하부 금속층을 통해 솔더 범프로 전달되는 전류의 밀도가 하부 금속층 부근에서 급진적으로 증가하는 것을 방지한다.
통상적으로 반도체 장치의 금속 배선으로 알루미늄이나 구리 등이 사용되는데, 재배치 도전층(230)도 도전성이 우수한 구리를 사용하여 형성할 수 있다. 구리로 형성된 재배치 도전층은 산화되기 쉽고, 하부 금속층 부근에서 전류 밀도의 급격한 증가 및 화학적 농도구배(chemical potential)로 인하여 전자이동 현상이 증가될 수 있다. 희생층(300)은 이러한 화학적 농도 구배를 완화시키며 전류를 재배 치 도전층으로부터 분산시켜 전류가 국부적으로 집중되는 것을 방지한다.
이러한 희생층(300)의 기능이 잘 발휘될 수 있도록 희생층 재료로는 도전성이 우수한 금속 또는 합금 물질을 사용한다. 특히, 재배치 도전층(230)에 사용된 재료 보다 이온화 경향이 큰 물질을 사용하는 것이 바람직하다. 재배치 도전층으로 구리를 사용하는 경우에는 구리 보다 이온화 경향이 큰 금속으로서 예를 들어, Al, Zn, Fe, Ni, Sn, Pb, 및 이들의 합금 중에서 선택되는 어느 하나의 물질을 사용할 수 있을 것이다.
상기 희생층(300)은 도시된 바와 같이 재배치 도전층(230)의 하부에 형성하는 것이 바람직하지만, 경우에 따라서는 재배치 도전층의 상부나 동일 평면상에 형성할 수도 있을 것이다. 희생층의 두께는 재배치 도전층의 두께와 동일하거나 상대적으로 얇게 형성하는 것이 바람직하지만, 반드시 이에 한정될 필요는 없다.
희생층(300)의 형성 위치는 전극 패드(210)와 솔더 범프(260) 사이의 재배치 도전층(230) 어느 영역이라도 무방하지만, 바람직하게는 전류 밀도가 급격히 증가하는 하부 금속층 부근, 더욱 바람직하게는 평면적으로 볼 때 하부 금속층의 가장자리 내지 외곽부 근처가 적당하다.
희생층(300)의 형태에 큰 제약은 없으나 하부 금속층과 접촉하는 재배치 도전층의 끝단의 형태를 감안하여 선형 또는 굴곡진 곡선형으로 형성할 수 있다. 도 4는 일실시예에 따른 희생층(300a) 구조를 보인 것으로, 하부 금속층과 접촉하는 재배치 도전층 끝단의 확장부(230') 영역 내에 굴곡진 곡선 형태로 희생층이 형성되어 있다.
도 5는 다른 실시예에 따른 희생층(300b) 구조를 보인 것으로 하부 금속층과 접촉하는 재배치 도전층 끝단의 확장부(230') 영역에 위치하며, 선형적으로 희생층이 형성되어 있다.
도 6 및 7은 또 다른 실시예에 따른 반도체 장치 및 희생층(300') 구조를 보인 것으로, 하부 금속층(250) 가장자리 근처에서 재배치 도전층의 끝단 확장부(230') 아래로 고리 모양의 희생층(300')이 형성된 것을 볼 수 있다. 앞선 실시예에서 보다 희생층(300') 면적이 더 크고 하부 금속층 가장자리 내지 외곽부를 포괄할 수 있는 구조이기 때문에 재배치 도전층에서의 전류 집중을 더욱 완화시킬 수 있다.
이와 같은 희생층은 재배치 도전층 형성 공정에서 솔더 범프가 형성되는 위치에 간단한 도전성 패턴을 부가적으로 형성함으로써 공정상의 큰 변화없이 제조될 수 있다. 본 발명에 따른 반도체 장치의 제조 방법의 일례를 도 8 내지 14을 참조하여 설명한다.
먼저, 도 8에 도시한 바와 같이 전공정이 끝난 반도체 기판(200)을 준비한다. 기판(200) 내부에는 트랜지스터, 다이오드, 전기적 배선 등의 다수의 박막 소자(미도시)들이 메모리 또는 논리 회로를 형성할 수 있다. 기판에는 적어도 하나 이상의 전극 패드(210)가 미리 형성될 수도 있고, 후속적으로 형성할 수도 있다.
적어도 하나 이상의 전극 패드가 형성된 기판 상에 상기 전극 패드가 노출되도록 제1절연층(220)을 형성한다(도 9). 제1절연층(220)을 형성한 후 국부적인 식각을 통하여 전극 패드(210)를 노출시킬 수 있으며, 이를 위하여 수행되는 포토리 지스트 도포, 노광 공정, 부분적 식각 공정 등은 이미 당업자에게 잘 알려져 있으므로 자세한 설명을 생략한다.
제1절연층(220)이 형성된 후, 솔더 범프가 형성될 위치에 도 10에 도시한 바와 같이 희생층(300')을 형성한다. 희생층의 적당한 위치 및 형태는 다양하게 변화될 수 있을 것이다. 또한, 경우에 따라서는 재배치 도전층과 동시에 동일면상으로 또는 재배치 도전층 상부에 형성하는 것도 무방하다.
다음으로, 도 11에 도시한 바와 같이 상기 제1절연층(220) 및 희생층(300') 위에 상기 전극 패드(210)와 전기적으로 연결되도록 부분적으로 재배치 도전층(230)을 형성한다.
그 다음, 도 12에 도시한 바와 같이, 상기 제1절연층(220) 및 재배치 도전층(230) 위에 상기 재배치 도전층이 국부적으로 노출되도록 제2절연층(240)을 형성한다.
다음으로, 상기 제2절연층(240)의 노출된 부위에 하부 금속층(under bump metal)(250)을 형성한다(도 13 참조). 하부 금속층(250)은 구리(Cu), 구리 합금(Cu-alloy), 니켈(Ni), 니켈 합금(Ni-alloy), 텅스텐(W), 텅스텐 합금(W-alloy), 티타늄(Ti), 티타늄 합금(Ti-alloy), 알루미늄(Al), 알루미늄 합금(Al-alloy), 크롬(Cr), 크롬 합금(Cr-alloy), 금(Au), 금 합금(Au-alloy), 팔라듐(Pd), 팔라듐 합금(Pd-alloy), 안티몬(Sb), 안티몬 합금(Sb-alloy), 인듐(IN), 인듐합금(In-alloy), 비스무스(Bi), 비스무스 합금(Bi-alloy), 백금(Pt), 백금합금(Pt-alloy) 중에서 선택되는 하나 이상의 물질을 선택하여 1층 또는 2이상의 다층 구조로 형성 할 수 있다.
마지막으로, 하부 금속층(250) 위에는 솔더 범프(260)를 형성하고 리플로우 공정을 수행한다(도 14).
이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시예에만 한정되는 것은 아니므로, 본 발명은 본 발명의 사상 및 특허청구범위에 기재된 범주 내에서 다양한 형태로 수정, 변경, 또는 개선될 수 있을 것이다.
본 발명에 따르면, 도전성 희생층을 솔더 범프 영역의 재배치 도전층 하부에 형성함으로써, 솔더 범프와 재배치 도전층 계면 근처에서의 전류 집중을 분산시키고 화학적 농도구배를 조절하여 전자이동 현상을 완화시키며, 재배치 도전층의 산화를 억제 내지 지연시켜 반도체 장치의 신뢰성 및 수명을 향상시킬 수 있다.

Claims (8)

  1. 전극 패드와 솔더 범프를 재배치 도전층에 의하여 전기적으로 연결하는 반도체 장치에 있어서, 솔더 범프 영역에서 재배치 도전층의 하부에 전류의 집중을 완화시키는 도전성 희생층이 형성되어 있고,
    상기 희생층은 재배치 도전층을 구성하는 물질 보다 이온화 경향이 큰 도전성 물질로 형성되며, 평면적으로 볼 때 솔더 범프 아래에 형성되는 하부 금속층의 가장자리에 형성되는 것을 특징으로 하는
    반도체 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 희생층은 Al, Zn, Fe, Ni, Sn, Pb, 및 이들의 합금 중에서 선택되는 어느 하나의 물질로 형성되는 반도체 장치.
  4. 삭제
  5. 제1항에 있어서, 상기 희생층은 반원형, 원형, 또는 직선형인 것을 특징으로 하는 반도체 장치.
  6. 삭제
  7. 삭제
  8. 삭제
KR1020070056474A 2007-06-11 2007-06-11 희생층을 포함하는 반도체 장치 및 그 제조 방법 KR100901241B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070056474A KR100901241B1 (ko) 2007-06-11 2007-06-11 희생층을 포함하는 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070056474A KR100901241B1 (ko) 2007-06-11 2007-06-11 희생층을 포함하는 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080108653A KR20080108653A (ko) 2008-12-16
KR100901241B1 true KR100901241B1 (ko) 2009-06-08

Family

ID=40368229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070056474A KR100901241B1 (ko) 2007-06-11 2007-06-11 희생층을 포함하는 반도체 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100901241B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050230846A1 (en) 2003-11-14 2005-10-20 Industrial Technology Research Institute Wafer level chip scale packaging structure and method of fabricating the same
KR20060057985A (ko) * 2004-11-24 2006-05-29 어드벤스드 칩 엔지니어링 테크놀로지, 인크. Ｆｃｂｇａ 패키지 구조물
US20070108629A1 (en) * 2004-01-29 2007-05-17 Industrial Technology Research Institute Wafer level chip scale packaging structure and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050230846A1 (en) 2003-11-14 2005-10-20 Industrial Technology Research Institute Wafer level chip scale packaging structure and method of fabricating the same
US20070108629A1 (en) * 2004-01-29 2007-05-17 Industrial Technology Research Institute Wafer level chip scale packaging structure and method of fabricating the same
KR20060057985A (ko) * 2004-11-24 2006-05-29 어드벤스드 칩 엔지니어링 테크놀로지, 인크. Ｆｃｂｇａ 패키지 구조물

Also Published As

Publication number Publication date
KR20080108653A (ko) 2008-12-16

Similar Documents

Publication Publication Date Title
US7786581B2 (en) Method of manufacturing a semiconductor device having an even coating thickness using electro-less plating, and related device
US6452270B1 (en) Semiconductor device having bump electrode
US7391112B2 (en) Capping copper bumps
US6683380B2 (en) Integrated circuit with bonding layer over active circuitry
US8063487B2 (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus
TWI502663B (zh) 半導體元件和形成強化之凸塊下金屬化結構的方法以改善焊料接合可靠度
US8212357B2 (en) Combination via and pad structure for improved solder bump electromigration characteristics
US7268433B2 (en) Semiconductor device
US20080213996A1 (en) Designs and methods for conductive bumps
US11894330B2 (en) Methods of manufacturing a semiconductor device including a joint adjacent to a post
US20080251927A1 (en) Electromigration-Resistant Flip-Chip Solder Joints
JP2003045877A (ja) 半導体装置およびその製造方法
US20020086520A1 (en) Semiconductor device having bump electrode
US10211176B2 (en) Semiconductor package
US20080099913A1 (en) Metallization layer stack without a terminal aluminum metal layer
TW201125052A (en) Semiconductor device and method of forming bump structure with multi-layer UBM around bump formation area
US11508681B2 (en) Semiconductor package and method of fabricating the same
US20110122592A1 (en) First-level interconnects with slender columns, and processes of forming same
US20030189261A1 (en) Under-bump-metallurgy layer
CN106856178B (zh) 半导体装置及其制造方法
TW202238835A (zh) 製造半導體裝置之方法
KR100901241B1 (ko) 희생층을 포함하는 반도체 장치 및 그 제조 방법
US6692629B1 (en) Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer
KR20090075883A (ko) 알루미늄 단자 금속층이 없는 금속화층 스택
KR20080068983A (ko) 수동소자가 매립된 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130527

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 11