KR100898776B1

KR100898776B1 - Digital to rf converting transmitter

Info

Publication number: KR100898776B1
Application number: KR1020080134512A
Authority: KR
Inventors: 김은희; 고진호; 유형준
Original assignee: 주식회사 파이칩스; 한국정보통신대학교 산학협력단
Priority date: 2008-07-11
Filing date: 2008-12-26
Publication date: 2009-05-27

Abstract

본 발명의 일 실시예에 따른 디지털-RF 변환 송신기는, 복수 비트의 디지털 신호를 입력받아 상기 디지털 신호에 상응하는 아날로그 RF 신호를 출력하는 디지털-RF(Radio frequency) 변환 송신기로서, 상기 비트가 각각 입력되는 복수의 서브블록; 및 출력부를 포함한다. 여기서, 상기 각 서브블록은, 서로 동일한 전류값을 가지는 복수개의 전류원 및 상기 각 서브블록으로 입력되는 상기 각 비트가 일정 시간만큼 지연된 신호에 따라 상기 전류원 각각의 온오프를 제어하는 복수개의 스위치를 포함한다. 서로 다른 상기 서브블록에 속하는 상기 전류원은 서로 다른 전류값을 가지고, 상기 출력부는 상기 서브블록 전부에 포함된 모든 온상태의 전류원의 전류값을 합하여 출력한다.A digital-to-RF converter according to an embodiment of the present invention is a digital-to-radio frequency (RF) converter for receiving a plurality of digital signals and outputting an analog RF signal corresponding to the digital signal, each bit being a bit. A plurality of input subblocks; And an output unit. Here, each of the subblocks includes a plurality of current sources having the same current value and a plurality of switches for controlling the on / off of each of the current sources according to a signal in which each bit input to each subblock is delayed by a predetermined time. do. The current sources belonging to different sub-blocks have different current values, and the output unit sums and outputs current values of all on-state current sources included in all of the sub-blocks.

송신기, RF 전류, 단위시간지연상수, FIR(Finite Impulse Response), PSF(Pulse Shaping Filter) Transmitter, RF Current, Unit Time Delay Constant, Finite Impulse Response (FIR), Pulse Shaping Filter (PSF)

Description

Digital to RF Conversion Transmitter {DIGITAL TO RF CONVERTING TRANSMITTER}

본 발명은 전자회로에 관한 것으로, 보다 구체적으로는 디지털-RF 변환 송신기에 관한 것이다.TECHNICAL FIELD The present invention relates to electronic circuits, and more particularly, to a digital-to-RF converter.

일반적으로 송신기는 크게 일반적인 RF 송신기와 디지털 송신기로 분류될 수 있다.In general, transmitters can be broadly classified into general RF transmitters and digital transmitters.

도 1은 일반적인 RF 송신기의 구성을 나타낸 도면이고, 도 2는 디지털 송신기의 구성을 나타낸 도면이다.1 is a view showing the configuration of a general RF transmitter, Figure 2 is a view showing the configuration of a digital transmitter.

도 1을 참조하면, 일반적인 RF 송신기는 디지털 기저대역(digital baseband) 신호를 수신하여, DAC(Digital Analog Converter), PSF (Pulse Shaping Filter), 믹서(Mixer), DA(Driver Amplifier), PA(Power Amplifier)를 거쳐 RF 신호를 생성하여 송신한다.Referring to FIG. 1, a typical RF transmitter receives a digital baseband signal, and includes a digital analog converter (DAC), a pulse shaping filter (PSF), a mixer, a driver amplifier (DA), and a power amplifier (PA). RF signal is generated and transmitted.

도 2에 나타낸 디지털 송신기는 일반적으로 DAC의 출력 비트(bit)로 송신기 전체의 출력을 직접 컨트롤할 수 있는 특징을 갖는다. 이에 따라 송신기의 구성이 간단해 질 수 있으며, 필요한 RF 기능을 어떻게 구현하느냐에 따라 deep-submicron technology에서 주어지는 디지털 도메인(digital domain)의 장점 또한 최대한으로 활용할 수도 있다. 또한 다양한 모드를 유연하게 지원할 수 있는 특징이 있기에 시스템 개발 방향은 점차 디지털 송신기 쪽으로 진화하고 있다.The digital transmitter shown in FIG. 2 is generally characterized by being able to directly control the output of the entire transmitter with the output bits of the DAC. As a result, the configuration of the transmitter can be simplified, and the advantages of the digital domain provided by deep-submicron technology can be maximized depending on how the required RF function is implemented. In addition, the system development direction is gradually evolving toward digital transmitters because of the flexibility to support various modes.

이에 따라 최근에는 디지털 송신기의 장점을 최대한 살리기 위하여 다양한 방법들이 고안되고 있는 추세이다.Accordingly, in recent years, various methods have been devised to take full advantage of digital transmitters.

도 3은 종래의 디지털 송신기의 구성을 나타낸다.3 shows a configuration of a conventional digital transmitter.

도 3을 참조하면, LO 신호를 직접 DA에 가해 주고, DAC의 출력 신호를 이용하여 선택적으로 합하여 내보내는 방식의 송신기를 구성하는 방법이 사용된다. 하지만, RF 송신기에서와는 다르게 도 3의 디지털 송신기에는 PSF 기능을 하는 블록이 생략되었다. 이에 따라 높은 주파수 신호들이 필터링되지 않은 상태로 남아있게 되어 시스템의 성능을 저하시키는 문제점이 발생할 수 있다.Referring to FIG. 3, a method of constructing a transmitter in which a LO signal is directly applied to the DA and selectively summed out by using an output signal of the DAC is used. However, unlike the RF transmitter, the digital transmitter of FIG. 3 omits the block having the PSF function. As a result, high frequency signals may remain unfiltered, causing a problem of degrading system performance.

본 발명은 이러한 문제점을 해결하기 위한 것으로, PSF의 기능을 갖는 새로운 디지털 송신기를 제공하는 것을 기술적 과제로 한다.The present invention has been made to solve the above problems, and to provide a new digital transmitter having a function of the PSF as a technical problem.

전술한 과제를 달성하기 위한 본 발명의 일 실시예에 따른 디지털-RF 변환 송신기는, 복수 비트의 디지털 신호를 입력받아 상기 디지털 신호에 상응하는 아날로그 RF 신호를 출력하는 디지털-RF(Radio frequency) 변환 송신기로서, 상기 비트가 각각 입력되는 복수의 서브블록; 및 출력부를 포함한다. 여기서, 상기 각 서브블록은, 서로 동일한 전류값을 가지는 복수개의 전류원 및 상기 각 서브블록으로 입력되는 상기 각 비트가 일정 시간만큼 지연된 신호에 따라 상기 전류원 각각의 온오프를 제어하는 복수개의 스위치를 포함한다. 서로 다른 상기 서브블록에 속하는 상기 전류원은 서로 다른 전류값을 가지고, 상기 출력부는 상기 서브블록 전부에 포함된 모든 온상태의 전류원의 전류값을 합하여 출력한다.Digital-to-RF conversion transmitter according to an embodiment of the present invention for receiving the above-mentioned object, receives a plurality of digital signals of the digital-RF (Radio frequency) conversion to output an analog RF signal corresponding to the digital signal A transmitter, comprising: a plurality of subblocks to which the bits are respectively input; And an output unit. Here, each of the subblocks includes a plurality of current sources having the same current value and a plurality of switches for controlling the on / off of each of the current sources according to a signal in which each bit input to each subblock is delayed by a predetermined time. do. The current sources belonging to different sub-blocks have different current values, and the output unit sums and outputs current values of all on-state current sources included in all of the sub-blocks.

여기서, 바람직하게는, 상기 각 서브블록에 포함된 상기 복수개의 스위치 각각은, 상기 각 비트가 m × τ (여기서, m은 0 이상 (상기 서브블록 하나에 포함된 상기 전류원의 개수 - 1) 이하의 자연수, τ는 미리 정해진 단위시간지연상수)만큼 시간지연된 신호에 따라 상기 전류원 각각의 온오프를 제어한다. Here, preferably, each of the plurality of switches included in each subblock, each bit is m × τ (where m is 0 or more (number of the current source included in one subblock minus 1) or less) Τ controls the on / off of each of the current sources according to the time delayed signal by a predetermined unit time delay constant.

여기서, 서로 다른 상기 서브블록에 속하는 상기 전류원은 서로 2의 거듭제곱배만큼 차이나는 전류값을 가진다.Here, the current sources belonging to the different subblocks have current values that differ by powers of two from each other.

본 발명의 다른 일 실시예에 따른 디지털-RF 변환 송신기는, 복수 비트의 디지털 신호를 입력받아 상기 디지털 신호에 상응하는 아날로그 RF 신호를 출력하는 디지털-RF 변환 송신기로서, 제1 내지 제p 서브블록(여기서, p는 1보다 큰 자연수)을 포함하는 p개의 서브블록; 및 출력부를 포함한다. 여기서, 상기 p개의 서브블록 중 제n 서브블록(여기서 n은 1이상 p이하의 모든 자연수)은, r개의 전류원(여기서, r은 1보다 큰 자연수), 및 상기 r개의 전류원 각각의 온오프를 제어하는 r개의 스위치를 포함한다. 상기 제n 서브블록의 상기 r개의 전류원 각각의 전류값(i_n)은 미리 정해진 기준값(i')에 2의 (n-1)승을 곱한 값(i'×2^n-1)이고, 상기 제n 서브블록의 상기 r개의 스위치 각각은 제n 디지털 비트 신호가 m × τ (여기서, m은 0 이상 r-1 이하의 자연수, τ는 미리 정해진 단위시간지연상수)만큼 시간지연된 신호에 의하여 그 온오프가 제어된다. 상기 출력부는 상기 p개의 서브블록 전부에 포함된 모든 온상태의 전류원의 전류값을 합하여 출력한다.A digital-to-RF converter according to another embodiment of the present invention is a digital-to-RF converter that receives a plurality of bits of digital signals and outputs an analog RF signal corresponding to the digital signals. P subblocks, wherein p is a natural number greater than 1; And an output unit. Here, the n th subblock (where n is a natural number greater than or equal to 1 and less than 1) of the p subblocks includes r current sources (where r is a natural number greater than 1) and on / off of each of the r current sources. R switches to control. The current value i _n of each of the r current sources of the nth subblock is a value i ′ × 2 ⁿ⁻¹ multiplied by a power of (n−1) of 2 by a predetermined reference value i ′. Each of the r switches of the nth subblock is represented by a signal of which the nth digital bit signal is time delayed by m x τ (where m is a natural number of 0 or more and r-1 or less, τ is a predetermined unit time delay constant). On and off is controlled. The output unit sums and outputs current values of all on-state current sources included in all of the p subblocks.

본 발명에 따르면, 기존 디지털 아날로그 컨버터(DAC)의 구성 회로만을 바탕으로 하여 송신기 전체를 구성하였으므로, 송신기가 차지하는 면적을 줄일 수 있다.According to the present invention, since the entire transmitter is configured based only on the configuration circuit of the existing digital analog converter (DAC), the area occupied by the transmitter can be reduced.

또한 본 발명에 따르면, 종래의 경우와 같이 송신기를 구성하는 각 블록을 구동하기 위한 전류를 따로 필요로 하지 않는다. 이에 따라 저전력을 소모하는 송신기가 구현되는 효과가 있다.In addition, according to the present invention, a current for driving each block constituting the transmitter is not required as in the conventional case. Accordingly, there is an effect that a low power consumption transmitter is implemented.

일반적으로 PSF를 구성하는 방식으로 아날로그 방식과 디지털 방식이 있다. 이들 방식 중 디지털 방식의 PSF에 따르면 설계가 간단하고 동작 특성 또한 유연하게 조절할 수 있는 장점이 있다. 하지만 디지털 방식의 PSF를 구성하기 위해서는 ROM을 사용해야 하기 때문에 시스템의 집적도가 저하되는 단점이 있다. 또한, 나이퀴스트 율(Nyquist rate)을 만족하기 위해 송신하고자 하는 신호가 가지는 주파수의 2배 이상의 주파수의 샘플링(sampling) 신호가 필요하게 되므로, 광대역 신호를 처리하기 어려운 한계점이 있다.Generally, PSF is composed of analog and digital methods. According to the digital PSF among these methods, the design is simple and the operation characteristics can be flexibly adjusted. However, since the ROM must be used to configure the digital PSF, the system density is reduced. In addition, in order to satisfy the Nyquist rate (Nyquist rate), since a sampling signal of a frequency (more than twice the frequency of the signal to be transmitted) is required, there is a limit that is difficult to process a wideband signal.

본 발명은 PSF 기능을 구현하기 위하여 디지털 방식을 사용했지만, 새롭게 발명한 시간 지연을 이용한 유한 임펄스 응답 필터를 채택함으로써 낮은 주파수의 샘플링 신호를 사용하면서도 높은 주파수의 샘플링 신호를 사용한 것과 같은 효과를 낼 수 있는 장점이 있다. 이에 따라 광대역 시스템에도 디지털 필터를 적용할 수 있게 된다. 또한 본 발명은 ROM을 사용하지 않기 때문에 시스템의 높은 집적도를 유지시킬 수 있다.Although the present invention uses a digital method to implement the PSF function, by adopting a newly invented finite impulse response filter using a time delay, it is possible to achieve the same effect as using a high frequency sampling signal while using a low frequency sampling signal. There is an advantage. This enables digital filters to be applied to broadband systems. In addition, the present invention does not use a ROM, thereby maintaining a high degree of integration of the system.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail preferred embodiments of the present invention.

본 발명의 실시예들을 설명하기에 앞서, 종래의 전류-스케일링(current-scaling) DAC의 동작을 설명한다.Prior to describing embodiments of the present invention, the operation of a conventional current-scaling DAC is described.

도 4는 종래의 전류-스케일링 DAC를 나타낸 도면이다.4 illustrates a conventional current-scaling DAC.

도 4를 참조하면, 종래의 전류-스케일링 DAC 블록에서의 전체 출력전류의 합 itotal은 다음 수학식 1과 같이 나타낼 수 있다.Referring to FIG. 4, the sum itotal of the total output current in a conventional current-scaling DAC block may be represented by Equation 1 below.

이 때, 전류-스케일링 DAC의 DC 전류원을 RF 전류원으로 대체함으로써 도 5와 같은 본 발명의 제1 실시예에 따른 디지털-RF 변환 송신기를 구현할 수 있다.In this case, the digital-to-RF converter according to the first embodiment of the present invention as shown in FIG. 5 can be implemented by replacing the DC current source of the current-scaling DAC with the RF current source.

도 5는 본 발명의 제1 실시예에 따른 디지털-RF 변환 송신기(500)를 나타낸 도면이다.5 is a diagram illustrating a digital-RF conversion transmitter 500 according to a first embodiment of the present invention.

도 5를 참조하면, 본 발명의 제1 실시예에 따른 디지털-RF 변환 송신기는 2의 배수로 증가하는 RF 전류들을 공급하는 RF 전류원부(520), RF 전류들을 흐름을 제어하는 스위치부(530) 및 스위치부의 제어하에 공급받은 RF 전류들을 합하여 출력하는 출력부(540)를 포함하여 구성된다.Referring to FIG. 5, the digital-to-RF converter according to the first embodiment of the present invention includes an RF current source unit 520 for supplying RF currents increased by a multiple of 2 and a switch unit 530 for controlling the flow of RF currents. And an output unit 540 for outputting the sum of the RF currents supplied under the control of the switch unit.

도 5를 참조하면, 전체 흐르는 출력전류의 합 i_total'은 다음 수학식 2와 같이 나타낼 수 있다. 도 5 및 수학식 2를 참조하면 알 수 있는 바와 같이, 기저대역의 신호가 RF 대역으로 업-컨버젼(up-conversion)된다.Referring to FIG. 5, the sum i _total 'of the _total flowing output current may be expressed as in Equation 2 below. As can be seen with reference to Figure 5 and Equation 2, the baseband signal is up-converted to the RF band.

수학식 2의 i_total'을 푸리에 변환(Fourier transform)시킴으로써 다음 수학 식 3과 같은 RF 대역으로 업-컨버젼된 신호의 형태를 확인할 수 있다.By Fourier transforming i _total 'of Equation 2, the shape of the signal up-converted into the RF band as shown in Equation 3 can be confirmed.

앞서 설명한 도 5의 회로에서는 앞에서 제시된 RF 송신기에 DAC 블록과 업-믹서(Up-mixer) 블록이 하나로 합쳐져 있다. 하지만, PSF 블록은 DAC와 업-믹서 블록 사이에 설계되어야 하는 것이기 때문에 두 개의 블록이 합쳐져 있는 도 5의 경우에는 PSF 기능 또한 추가되어야 한다. 이를 위해 디지털 유한 임펄스 응답(digital finite impulse response, FIR) PSF의 기능을 포함할 수 있도록 도 5의 회로를 다음 도 6과 같이 변형함으로써, 본 발명의 제2 실시예에 따른 디지털-RF 변환 송신기를 구현하였다.In the circuit of FIG. 5 described above, the DAC block and the up-mixer block are combined into the RF transmitter. However, since the PSF block must be designed between the DAC and the up-mixer block, the PSF function must also be added in the case of FIG. 5 where the two blocks are combined. For this purpose, the circuit of FIG. 5 is modified as shown in FIG. 6 to include the function of a digital finite impulse response (FIR) PSF, thereby converting the digital-RF transmitter according to the second embodiment of the present invention. Implemented.

도 6은 본 발명의 제2 실시예에 따른 디지털-RF 변환 송신기(600)를 나타낸 도면이다.6 is a diagram illustrating a digital-RF conversion transmitter 600 according to a second embodiment of the present invention.

도 6을 참조하면, 발명의 제2 실시예에 따른 디지털-RF 변환 송신기(600)는, 제1 내지 제p 서브블록(610-1, … 610-p)(여기서, p는 1보다 큰 자연수)을 포함하는 p개의 서브블록(610-1, … 610-p)과 출력부(640)를 포함한다.Referring to FIG. 6, the digital-RF conversion transmitter 600 according to the second embodiment of the present invention may include first to p-th subblocks 610-1,..., 610-p, where p is a natural number greater than one. P subblocks 610-1,..., 610-p and an output unit 640.

p개의 서브블록 중 제n 서브블록(여기서 n은 1이상 p이하의 모든 자연수)은, r개의 전류원(여기서, r은 1보다 큰 자연수)과, r개의 전류원 각각의 온오프를 제어하는 r개의 스위치를 포함한다. 여기서 전류원은 RF 전류를 공급한다.Among the p subblocks, the nth subblock (where n is a natural number of 1 or more and p or less) includes r current sources (where r is a natural number greater than 1) and r number of the on / off control of each of the r current sources. It includes a switch. The current source here supplies the RF current.

예를 들어, 제1 서브블록은, r개의 전류원(620-1, …, 620-r)과, r개의 스위치(630-1, …, 630-r)를 포함한다.For example, the first subblock includes r current sources 620-1, ..., 620-r, and r switches 630-1, ..., 630-r.

제n 서브블록의 r개의 전류원 각각의 전류값(i_n)은 미리 정해진 기준값(i')에 2의 (n-1)승을 곱한 값(i'×2^n-1)이다. 즉, 제1 서브블록의 r개의 전류원 각각의 전류값(i₁)은 i'이고, 제2 서브블록의 r개의 전류원 각각의 전류값(i₂)은 2i'이고, 제3 서브블록의 r개의 전류원 각각의 전류값(i₃)은 4i'이고, 제4 서브블록의 r개의 전류원 각각의 전류값(i₄)은 8i'이다.The current value i _n of each of the r current sources of the nth subblock is a value i ′ × 2 ⁿ⁻¹ multiplied by a power of (n−1) of 2 by a predetermined reference value i ′. That is, the current value i ₁ of each of the r current sources of the first subblock is i ′, the current value i ₂ of each of the r current sources of the second subblock is 2i ′, and r of the third subblock The current value i ₃ of each of the four current sources is 4 i ′, and the current value i ₄ of each of the r current sources of the fourth subblock is ₈ i ′.

제n 서브블록의 r개의 스위치 각각은 제n 디지털 신호가 m × τ(여기서, m은 0 이상 r-1 이하의 자연수) 만큼 시간지연된 신호에 의하여 그 온오프가 제어된다. Each of the r switches of the nth subblock is controlled on and off by a signal in which the nth digital signal is time-delayed by m × τ (where m is a natural number greater than 0 and less than r−1).

제1 서브블록의 경우, 제1 디지털 신호가 m × τ(여기서, m은 0 이상 r-1 이하의 자연수)만큼 시간지연된 신호에 의하여 그 온오프가 제어된다. 즉, 제1 디지털 신호 자체, 제1 디지털 신호가 τ 만큼 시간지연된 신호, 제1 디지털 신호가 2τ 만큼 시간지연된 신호, 제1 디지털 신호가 3τ 만큼 시간지연된 신호, …, 제1 디지털 신호가 (r-1)τ 만큼 시간지연된 신호에 의하여 각 스위치의 온오프가 결정된다. 이 스위치의 온오프에 따라 각 스위치에 직렬연결된 전류원의 온오프가 결정된다.In the case of the first subblock, the on-off is controlled by a signal in which the first digital signal is time-delayed by m x τ (where m is a natural number of 0 to r-1). In other words, the first digital signal itself, the first digital signal is time-delayed by τ, the first digital signal is time-delayed by 2τ, the first digital signal is time-delayed by 3τ,... On / off of each switch is determined by a signal in which the first digital signal is time-delayed by (r-1) τ. On / off of this switch determines on / off of the current source connected in series to each switch.

출력부(640)는 모든 서브블록(610-1, …, 610-p)에 포함된 전류원(620-1, …, 620-r 등)의 전류를 합하여 출력한다. 이때, 오프된 전류원의 전류값은 더해지지 않는다.The output unit 640 sums and outputs currents of the current sources 620-1,..., 620-r included in all subblocks 610-1,. At this time, the current value of the off current source is not added.

이러한 본 발명의 제2 실시예에 따른 디지털-RF 변환 송신기(600)는 신호의 지연을 필터 구현에 이용한 송신기 구성 방식이다. 도 6에서 도면부호 B₁, …, B_p 및 출력저항 R_L만 모아보면 도 5와 같은 회로이다. 그에 추가하여 각 디지털 신호의 정보를 단위시간지연상수(τ)의 일정 정수배만큼 지연시킨 (r-1)개의 전류가 더해진다. The digital-RF conversion transmitter 600 according to the second embodiment of the present invention is a transmitter configuration method using the delay of the signal in the filter implementation. 6, reference numerals B ₁ ,. , B _p and the output resistance R _L are shown in FIG. 5. In addition, (r-1) currents are added by delaying the information of each digital signal by a constant integer multiple of the unit time delay constant τ.

각 디지털 비트의 데이터 변환을 위해 사용되는 전류원의 개수는 구현하고자 하는 디지털 FIR 필터(digital FIR filter)의 필터 탭수(r)와 동일하다. The number of current sources used for data conversion of each digital bit is equal to the number of filter taps r of the digital FIR filter to be implemented.

즉, p 비트의 디지털 데이터를 아날로그 데이터로 변환하기 위해 필요한 총 전류원의 개수는 p와 r을 곱한 값과 같게 된다. 전류원에서 공급되는 전류를 선택하여 합하기 위해, 기존 및 지연된 디지털 신호를 사용하여 스위칭하는 방식을 사용한다. 스위치를 끄고 켜는 제어 신호 사이의 시간 간격인 단위시간지연상수(τ)는 다음 수학식 4와 같이 결정한다.That is, the total number of current sources required to convert p-bit digital data to analog data is equal to the product of p and r. In order to select and sum the current supplied from the current source, a switching method using existing and delayed digital signals is used. The unit time delay constant τ, which is the time interval between the control signals for switching off and on, is determined as in Equation 4 below.

단위시간지연상수의 역수는 필요로 하는 샘플링 신호의 주파수를 의미하는 것으로, 도 5와 같은 회로에서는 각 데이터가 Ts 간격으로 샘플링되어 있지만, 도 6과 같이 시간 지연을 이용하여 각 샘플된 값 사이에 가상의 값들을 집어 넣어 Ts/q 간격으로 샘플링된 효과를 줄 수 있다. 즉, 실제 사용된 샘플링 신호(fs)보다 q배 높은 주파수의 신호(fs·q)를 사용한 것과 같아지는 것이다. 이것은 광대역 신 호를 처리할 때, 필요한 샘플링 주파수의 신호가 매우 커야 한다는 부담을 덜어줄 수 있다.The reciprocal of the unit time delay constant means the frequency of the sampling signal required. In the circuit of FIG. 5, each data is sampled at an interval of Ts. However, as shown in FIG. The virtual values can be put together to give a sampled effect at Ts / q intervals. That is, it is equivalent to using a signal fs · q having a frequency of q times higher than the actually used sampling signal fs. This can alleviate the burden of a very large signal at the required sampling frequency when processing wideband signals.

이 때 흐르는 전류의 총합(itotal")은 다음 수학식 5와 같이 표현된다.The total of the current flowing at this time is expressed as shown in Equation 5 below.

수학식 5를 통해 구한 전류의 총합을 푸리에 변환하여 얻어지는 식은 다음 수학식 6과 같다.The equation obtained by Fourier transforming the sum of the currents obtained through Equation 5 is shown in Equation 6 below.

디지털 필터의 필터 응답 함수는 위의 수학식 6에 표시되어 있으며, 정리하면 다음 수학식 7과 같다. 도 7은 이를 그래프로 나타낸 것이다.The filter response function of the digital filter is shown in Equation 6 above. 7 shows this graphically.

수학식 6, 7 및 도 7을 통하여 알 수 있는 바와 같이, 이것은 r 탭의 디지털 FIR 필터 중에서, 이동 평균 필터(Moving average filter)의 형태에 해당하는 것으로 r과 q 값을 조절함으로써 필터의 영점(fs·q/r)을 어떤 주파수에 위치시킬지를 결정한다. 즉, 필터의 영점을 큰 간섭 신호가 존재하는 주파수에 위치시킴으로써, 시스템에서 필요로 하는 필터의 요구 사항을 만족시킬 수 있다.As can be seen from Equations 6, 7 and 7, this corresponds to a moving average filter type among digital FIR filters of the r tap, and adjusts the zero point of the filter by adjusting r and q values. Determine at which frequency fs · q / r) is located. That is, by placing the zero point of the filter at a frequency at which a large interference signal exists, it is possible to satisfy the filter requirement required by the system.

본 발명에서 제안된 기능을 구현하기 위해 도 8와 같은 회로 구성 방식을 사용할 수 있다. 도 8를 참조하면, 본 발명에 디지털-RF 변환 송신기는 p개의 서브블록(610-1, …, 610-n)을 포함한다. In order to implement the function proposed in the present invention, a circuit configuration method as shown in FIG. 8 may be used. Referring to FIG. 8, the digital-to-RF converter according to the present invention includes p subblocks 610-1,..., 610-n.

서브블록(예를 들어, 610-1)은 C-MOS 차동(differential) 회로로 구성되어 있으며, 전류원 역할을 하는 트랜지스터(예를 들어, 620-1) 및 스위치 역할을 하는 트랜지스터(예를 들어, 630-1)를 포함한다. 전류원 역할을 하는 트랜지스터(예를 들어, 620-1)과 스위치 역할을 하는 트랜지스터(예를 들어, 630-1)는 캐스코드 접속된다.The subblock (e.g., 610-1) consists of a C-MOS differential circuit, and a transistor (e.g., 620-1) serving as a current source and a transistor (e.g., serving as a switch) 630-1). The transistor serving as a current source (eg, 620-1) and the transistor serving as a switch (eg, 630-1) are cascoded.

이 때, 전류원으로 사용할 트랜지스터(예를 들어, 620-1)의 사이즈를 설정하는 방법은 크게 두 가지로 나뉠 수 있다. At this time, the method of setting the size of a transistor (for example, 620-1) to be used as a current source can be largely divided into two methods.

첫째는 동일 비트 정보를 변환하기 위한 전류원으로 사용할 r개의 트랜지스터 사이즈가 모두 동일한 경우이고, 둘째는 한 서브블록(예를 들어, 610-1) 내의 r개의 트랜지스터 사이즈가 서로 다르면서 각 비트의 트랜지스터 집합 사이에 일정한 비례가 성립하는 경우이다. The first is a case where all r transistor sizes to be used as current sources for converting the same bit information are the same, and the second is a set of transistors of each bit with different sizes of r transistors in one subblock (for example, 610-1). This is the case when a certain proportion is established between them.

각 트랜지스터의 사이즈를 (W/L)_i,j 라고 했을 때, 필요한 전류원 트랜지스터의 사이즈를 다음 표 1과 같이 정의할 수 있다.When the size of each transistor is (W / L) _{i, j} , the size of the current source transistor required can be defined as shown in Table 1 below.

이 때, 임의의 k번째 서브블록에 흐르는 전류의 총합은 다음 수학식 8과 같이 구할 수 있다.At this time, the sum of the currents flowing in any k-th subblock can be obtained as in Equation 8 below.

수학식 8을 이용하여 반쪽 회로에 흐르는 총 전류를 구하는 과정을 다음 수학식 9에 나타내었다.The process of obtaining the total current flowing in the half circuit using Equation 8 is shown in Equation 9 below.

이를 바탕으로 구한 디지털 필터의 응답 함수는 다음 수학식 10과 같다.The response function of the digital filter obtained based on this is as shown in Equation 10 below.

이를 이용하여 필터의 계수들이 다양하게 구성된 디지털 FIR 필터를 설계하는 것도 가능하다. 앞의 발명에 대한 설명에서 제시된 필터의 응답 함수는 각 항의 계수가 모두 1로 동일한 이동 평균 필터의 형태였지만, 실제로 다양한 필터의 응답 함수를 구현해 내는 것이 가능하다. 이 때에도 디지털 필터의 영점은 위와 동일하게 fs·q/r마다 형성된다.It is also possible to design digital FIR filters that consist of various filter coefficients. The response function of the filter presented in the above description of the invention was in the form of a moving average filter in which the coefficients of each term were all equal to 1, but it is possible to actually implement the response function of various filters. Also in this case, the zero point of the digital filter is formed every fs · q / r as above.

본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Those skilled in the art to which the present invention pertains will understand that the present invention can be implemented in other specific forms without changing the technical spirit or essential features. Therefore, the above-described embodiments are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

도 1은 종래의 일반적인 RF 송신기의 구성을 나타낸 도면.1 is a view showing the configuration of a conventional general RF transmitter.

도 2와 도3은 종래의 디지털 송신기의 구성을 나타낸 도면.2 and 3 are views showing the configuration of a conventional digital transmitter.

도 4는 종래의 전류-스케일링 DAC를 나타낸 도면.4 shows a conventional current-scaling DAC.

도 5는 본 발명의 제1 실시예에 따른 디지털-RF 변환 송신기를 나타낸 도면.5 illustrates a digital-to-RF converter according to a first embodiment of the present invention.

도 6은 본 발명의 제2 실시예에 따른 디지털-RF 변환 송신기를 나타낸 도면.6 illustrates a digital-to-RF converter according to a second embodiment of the present invention.

도 7은 본 발명의 제2 실시예에 따른 주파수응답을 나타낸 도면.7 shows a frequency response according to a second embodiment of the present invention.

도 8은 본 발명의 제2 실시예에 따른 디지털-RF 변환 송신기의 회로 구현 예를 나타낸 도면.8 is a circuit implementation of a digital-RF converter according to a second embodiment of the present invention.

Claims

A digital-to-radio frequency (RF) converter for receiving a digital signal of a plurality of bits and outputs an analog RF signal corresponding to the digital signal,

A plurality of subblocks to which the bits are respectively input; And

Including an output,

Each subblock is

A plurality of current sources having the same current value, and

And a plurality of switches for controlling the on / off of each of the current sources according to a signal in which each bit input to each subblock is delayed by a predetermined time period,

The current sources belonging to the different subblocks have different current values,

The output unit sums and outputs current values of all on-state current sources included in all of the subblocks.

Digital to RF conversion transmitter.

The method of claim 1,

Each of the plurality of switches included in each subblock is a natural number of which each bit is m × τ (where m is equal to or greater than 0 (number of the current sources included in one subblock minus 1), and τ is previously And controlling the on / off of each of the current sources according to a time delayed signal by a predetermined unit time delay constant.

A digital-to-RF converter for receiving a digital signal of a plurality of bits and outputs an analog RF signal corresponding to the digital signal,

P subblocks, including first to pth subblocks, where p is a natural number greater than one; And

Including an output,

Among the p subblocks, the nth subblock (where n is any natural number of 1 or more and p or less),

r current sources, where r is a natural number greater than 1, and

R switches for controlling on and off of each of the r current sources,

The current value i _n of each of the r current sources of the nth subblock is a value i ′ × 2 ⁿ⁻¹ multiplied by a power of (n−1) of 2 by a predetermined reference value i ′,

Each of the r switches of the nth subblock is configured by a signal in which an nth digital bit signal is time-delayed by m x τ (where m is a natural number of 0 or more and r-1 or less, τ is a predetermined unit time delay constant). Its on and off is controlled,

And the output unit sums and outputs current values of all on-state current sources included in all of the p subblocks.

delete