KR100896943B1 - Analog and digital tuner - Google Patents

Analog and digital tuner Download PDF

Info

Publication number
KR100896943B1
KR100896943B1 KR1020070020313A KR20070020313A KR100896943B1 KR 100896943 B1 KR100896943 B1 KR 100896943B1 KR 1020070020313 A KR1020070020313 A KR 1020070020313A KR 20070020313 A KR20070020313 A KR 20070020313A KR 100896943 B1 KR100896943 B1 KR 100896943B1
Authority
KR
South Korea
Prior art keywords
analog
integrated circuit
digital
switch
tuner
Prior art date
Application number
KR1020070020313A
Other languages
Korean (ko)
Other versions
KR20080079823A (en
Inventor
이혜령
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020070020313A priority Critical patent/KR100896943B1/en
Publication of KR20080079823A publication Critical patent/KR20080079823A/en
Application granted granted Critical
Publication of KR100896943B1 publication Critical patent/KR100896943B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
    • H04N21/42638—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners involving a hybrid front-end, e.g. analog and digital tuners
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving MPEG packets from an IP network
    • H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits

Abstract

본 발명은 아날로그/디지털 겸용 튜너에 관한 것이다.The present invention relates to an analog / digital combined tuner.

본 발명은 아날로그/디지털 겸용 튜너에서 엠오피엘엘 집적회로의 크리스탈 발진기와 아날로그 복조 집적회로 사이에 스위치를 접속하여, 디지털 방송 수신시 상기 스위치를 오프하여 상기 아날로그 복조 집적회로의 신호 성분이 상기 크리스탈 발진기의 라인을 통해 상기 엠오피엘엘 집적회로로 유입되는 것을 차단함으로써, 상기 신호 성분에 의하여 엠오피엘엘 집적회로의 디지털 성능 저하를 방지하게 되는 것이다.The present invention connects a switch between a crystal oscillator of an MOPELEL integrated circuit and an analog demodulation integrated circuit in an analog / digital tuner, and turns off the switch when receiving a digital broadcast so that the signal component of the analog demodulation integrated circuit is controlled by the crystal oscillator. By blocking the inflow into the MOPEL integrated circuit through the line of, the signal component is to prevent the digital performance degradation of the MOPEL integrated circuit.

버퍼회로, 엠오피엘엘 집적회로, 크리스탈 발진기, 스위치   Buffer Circuit, MOPEL Integrated Circuit, Crystal Oscillator, Switch

Description

아날로그/디지털 겸용 튜너{ANALOG AND DIGITAL TUNER}ANALOG AND DIGITAL TUNER}

도 1은 종래의 아날로그/디지털 겸용 튜너의 블록도1 is a block diagram of a conventional analog and digital tuner

도 2는 본 발명의 일 실시 예에 따른 아날로그/디지털 겸용 튜너의 블록도2 is a block diagram of an analog / digital combined tuner according to an embodiment of the present invention.

도 3은 본 발명의 다른 실시 예에 따른 아날로그/디지털 겸용 튜너의 블록도3 is a block diagram of an analog / digital tuner according to another embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

21; 엠오피엘엘 집적회로 22; 디지털 복조 집적회로21; MOPEL integrated circuit 22; Digital demodulation integrated circuit

23; 아날로그 복조 집적회로 24; 버퍼회로23; Analog demodulation integrated circuit 24; Buffer circuit

25; 제 1 스위치 26; 제 2 스위치25; First switch 26; 2nd switch

31; 스위칭부31; Switching unit

본 발명은 아날로그/디지털 겸용 튜너에 관한 것이다.The present invention relates to an analog / digital combined tuner.

일반적으로 아날로그/디지털 겸용 튜너는 아날로그 방송 및 디지털 방송을 수신하는 튜너로서, 상기 튜너는 도 1에 도시한 바와 같이, 고주파신호를 중간주파수 신호로 변환 출력하는 엠오피엘엘 집적회로(MOPLL IC)(11)와; 상기 엠오피엘엘 집적회로(11)에서 출력되는 중간주파수 신호를 디지털신호로 복조하는 디지털 복조 집적회로(DIGITAL DEMOD IC)(12)와; 상기 중간주파수신호를 아날로그신호로 복조하는 아날로그 복조 집적회로(ANALOG DEMOD IC)(13)로 구성된다.In general, an analog / digital combined tuner is a tuner for receiving analog broadcasts and digital broadcasts. The tuner is an MPLEL IC (MOPLL IC) for converting and outputting a high frequency signal into an intermediate frequency signal as shown in FIG. 11); A digital demodulation integrated circuit (DIGITAL DEMOD IC) 12 which demodulates an intermediate frequency signal output from the MOPEL integrated circuit 11 into a digital signal; An analog demodulation integrated circuit (ANALOG DEMOD IC) 13 for demodulating the intermediate frequency signal into an analog signal.

그리고 상기 엠오피엘엘 집적회로(11)에는 중간주파수 출력을 위해 기준주파수를 생성하는 하나의 크리스탈 발진기(X-TAL)가 구비되게 되는데, 상기 크리스탈 발진기(X-TAL)는 상기 아날로그 복조 집적회로(13)와 접속되어 분배 사용하도록 구성된다.In addition, the MLP integrated circuit 11 is provided with a single crystal oscillator (X-TAL) for generating a reference frequency for the intermediate frequency output, the crystal oscillator (X-TAL) is the analog demodulation integrated circuit ( 13) is configured to be used for dispensing.

이와 같이 구성된 아날로그/디지털 겸용 튜너는 디지털 방송 수신시, 상기 아날로그 복조 집적회로(13)에는 데이타가 입력되지 않지만, 전원은 인가되고 있는 상태이므로, 상기 아날로그 복조 집적회로(13)의 신호성분(노이즈)이 상기 서로 연결되어 있는 크리스탈 발진기(X-TAL)의 라인을 타고 상기 엠오피엘엘 집적회로(11)로 유입되게 되어 상기 엠오피엘엘 집적회로(11)의 성능을 악화시켜 디지털 성능을 저하하게 된다.In the analog / digital combined tuner configured as described above, data is not input to the analog demodulation integrated circuit 13 at the time of digital broadcast reception, but power is being applied. Therefore, signal components (noise) of the analog demodulation integrated circuit 13 are generated. ) Is introduced into the MLP integrated circuit 11 through the lines of the crystal oscillator (X-TAL) connected to each other to deteriorate the performance of the MLP integrated circuit 11 to deteriorate the digital performance. do.

그래서 상기 엠오피엘엘 집적회로(11)에 접속된 크리스탈 발진기(X-TAL)의 라인과 아날로그 복조 집적회로(12) 사이에 저항(R1-R5) 콘덴서(C1)(C2), 트랜지스터(Q1)로 구성된 버퍼회로(14)를 구성하였다.Thus, between the line of the crystal oscillator (X-TAL) connected to the MOPEL integrated circuit 11 and the analog demodulation integrated circuit 12, the resistors (R1-R5) capacitors (C1) (C2) and transistors (Q1). A buffer circuit 14 composed of the above structure was constructed.

그러나 상기 버퍼회로(14) 역시 전원이 인가되고 있는 상태로 차단 동작을 하게 되므로 상기 아날로그 복조 집적회로(13)가 상기 크리스탈 발진기(X-TAL)의 라인과 전기적으로 완전한 절연상태를 유지하고 있는 것이 아니기 때문에, 상기 아날로그 복조 집적회로(13)의 신호성분이 상기 버퍼회로(14)의 주변 수동소자들의 용량과 접속패턴에 의하여 상기 크리스탈 발진기(X-TAL)의 라인을 타고 상기 엠오 피엘엘 집적회로(11)에 유입되게 되게 되어 여전히 상기 엠오피엘엘 집적회로(11)의 성능 변화를 일으키는 문제점이 있다.However, since the buffer circuit 14 also cuts off while the power is being applied, the analog demodulation integrated circuit 13 maintains a completely insulated state from the line of the crystal oscillator X-TAL. Since the signal component of the analog demodulation integrated circuit 13 rides on the line of the crystal oscillator X-TAL by the capacitance and the connection pattern of the peripheral passive elements of the buffer circuit 14, It is to be introduced into (11) there is still a problem causing the performance change of the MOPEL integrated circuit (11).

본 발명은 아날로그 복조 집적회로의 신호성분이 엠오피엘엘 집적회로로 유입되는 것을 차단한다.The present invention prevents the signal components of the analog demodulation integrated circuit from flowing into the MOPEL integrated circuit.

본 발명의 아날로그/디지털 겸용 튜너는 엠오피엘엘 집적회로, 디지털 복조 집적회로, 아날로그 복조 집적회로, 크리스탈 발진기, 버퍼회로를 포함하는 아날로그/디지털 겸용 튜너에 있어서, 아날로그 디지털 방송 수신 선택에 따라 온/오프 하면서 상기 버퍼회로를 온/오프 스위칭하는 제 1 스위치와; 상기 제 1 스위치의 온 동작시 온 하고, 오프 동작시 오프하여 상기 아날로그 복조 집적회로의 신호성분이 상기 엠오피엘엘 집적회로로 공급되는 것을 차단하는 제 2 스위치를 포함한다.The analog / digital combined tuner of the present invention is an analog / digital combined tuner including an MOPEL integrated circuit, a digital demodulated integrated circuit, an analog demodulated integrated circuit, a crystal oscillator, and a buffer circuit. A first switch for switching the buffer circuit on / off while being turned off; And a second switch which is turned on in the on operation of the first switch and turned off in the off operation to block the signal component of the analog demodulation integrated circuit from being supplied to the MLPell integrated circuit.

이하 첨부되는 도면에 의거 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시 예에 따른 아날로그/디지털 겸용 튜너의 블록도 이다.2 is a block diagram of an analog / digital combined tuner according to an embodiment of the present invention.

엠오피엘엘 집적회로(21)는 입력되는 고주파신호를 중간주파수 신호로 변환 출력하게 된다.The MOPEL integrated circuit 21 converts the input high frequency signal into an intermediate frequency signal.

디지털 복조 집적회로(22)는 상기 엠오피엘엘 집적회로(21)에서 출력되는 중간주파수 신호를 디지털 영상 및 음성신호로 복조하여 출력하게 된다.The digital demodulation integrated circuit 22 demodulates the intermediate frequency signal output from the MLPEL integrated circuit 21 into digital video and audio signals.

아날로그 복조 집적회로(23)는 상기 중간주파수신호를 아날로그 영상 및 음성신호로 복조하여 출력하게 된다.The analog demodulation integrated circuit 23 demodulates the intermediate frequency signal into an analog video and audio signal and outputs the demodulated signal.

크리스탈 발진기(X-TAL)는 상기 엠오피엘엘 집적회로(21)와 상기 아날로그 복조 집적회로(23)에 4MHz의 기준주파수를 분배 공급하게 된다The crystal oscillator X-TAL divides and supplies a reference frequency of 4 MHz to the MLPEL integrated circuit 21 and the analog demodulation integrated circuit 23.

버퍼회로(24)는 상기 아날로그 복조 집적회로(23)의 성분신호가 크리스탈 발진기(X-TAL)의 라인으로 유입되는 것을 완충하게 되며, 상기 버퍼회로(24)는 트랜지스터(Q21), 저항(R22-R25), 콘덴서(C21)(C22)로 구성된다.The buffer circuit 24 buffers the component signal of the analog demodulation integrated circuit 23 from flowing into the line of the crystal oscillator X-TAL, and the buffer circuit 24 includes a transistor Q21 and a resistor R22. -R25) and capacitors C21 and C22.

제 1 스위치(25)는 트랜지스터(Q22)로 구성되고, 상기 버퍼회로(21)의 바이어스 단자에 접속되어 기설정된 제어신호에 의하여 온/오프 구동하면서 상기 버퍼회로(24)의 구동 전압을 공급 및 차단하게 된다The first switch 25 is composed of a transistor Q22 and is connected to a bias terminal of the buffer circuit 21 to supply a driving voltage of the buffer circuit 24 while driving on / off by a predetermined control signal. Will block

제 2 스위치(26)는 다이오드(D20)로 구성되고, 상기 크리스탈 발진기(X-TAL)의 라인과 상기 버퍼회로(24) 사이에 구성되어 상기 제 1 스위치(25)의 기설정된 제어신호에 의하여 온/오프 구동하면서 상기 아날로그 복조 집적회로(23)의 성분신호가 상기 크리스탈 발진기(X-TAL)의 라인으로 유입되는 것을 차단하게 된다.The second switch 26 is composed of a diode D20, and is configured between the line of the crystal oscillator X-TAL and the buffer circuit 24 and is set by a predetermined control signal of the first switch 25. While driving on / off, the component signal of the analog demodulation integrated circuit 23 is blocked from flowing into the line of the crystal oscillator X-TAL.

상기와 같이 구성된 본 발명은 아날로그 방송수신시, 아날로그/디지털 겸용 튜너의 버퍼회로(24)의 제 1 스위치(25)의 트랜지스터(Q22)의 베이스단자에는 기설정된 하이신호가 입력되어, 상기 트랜지스터(Q22)를 온 시켜 주게 되므로, 상기 구동전압(VCC)은 트랜지스터(Q22)의 콜렉터단자와 에미터단자 및 저항(R22)(R23)을 통해서 버퍼회로(24)의 트랜지스터(Q21)의 베이스단자와 제 2 스위치(26)인 다이오드(D20)의 에노우드단자에 인가된다.According to the present invention configured as described above, a predetermined high signal is input to the base terminal of the transistor Q22 of the first switch 25 of the buffer circuit 24 of the analog / digital tuner when receiving an analog broadcast. Since the Q22 is turned on, the driving voltage VCC is connected to the collector terminal of the transistor Q22, the emitter terminal, and the base terminal of the transistor Q21 of the buffer circuit 24 through the resistors R22 and R23. The second switch 26 is applied to the anode terminal of the diode D20.

그러므로 상기 트랜지스터(Q21)와 다이오드(D20)는 모두 온 되게 되므로, 상기 엠오피엘엘 집적회로(21)에 접속된 크리스탈 발진기(X-TAL)의 발진신호가 상기 제 2 스위치(26)의 다이오드(D20)와 상기 버퍼회로(24)인 트랜지스터(Q21)의 에미터단자를 통해서 아날로그 복조 집적회로(23)로 입력되어 아날로그 복조 집적회로(23)는 복조 동작을 하게 된다.Therefore, since both the transistor Q21 and the diode D20 are turned on, the oscillation signal of the crystal oscillator X-TAL connected to the MLP integrated circuit 21 is transmitted to the diode of the second switch 26. The analog demodulation integrated circuit 23 is input to the analog demodulation integrated circuit 23 through the emitter terminal of the transistor Q21, which is the buffer circuit 24, and the analog demodulation integrated circuit 23 performs a demodulation operation.

반면에, 디지털 방송 수신시, 아날로그/디지털 겸용 튜너의 버퍼회로(24)의 제 1 스위치(25)인 트랜지스터(Q22)의 베이스단자에는 기설정된 로우신호가 입력되어 상기 트랜지스터(Q22)는 오프되게 된다.On the other hand, when digital broadcasting is received, a predetermined low signal is input to the base terminal of the transistor Q22, which is the first switch 25 of the buffer circuit 24 of the analog / digital tuner, so that the transistor Q22 is turned off. do.

따라서 상기 버퍼회로(24)인 트랜지스터(Q21)의 베이스단자와 제 2 스위치(26)인 다이오드(D20)의 에노우드단자에 로우신호가 가해지게 되어 상기 트랜지스터(Q21)와 다이오드(D20)가 모두 오프되게 되므로, 상기 아날로그 복조 집적회로(23)의 신호성분은 버퍼회로(24) 및 제 2 스위치(26)의 다이오드(D20)에 의하여 차단되게 되어 상기 크리스탈 발진기(X-TAL)의 라인을 타고 엠오피엘엘 집적회로(21)로 입력되지 않기 때문에 상기 엠오피엘엘 집적회로(21)는 성능 저하가 발생하지 않게 되는 것이다.Accordingly, a low signal is applied to the base terminal of the transistor Q21, which is the buffer circuit 24, and the anode terminal of the diode D20, which is the second switch 26, so that both the transistor Q21 and the diode D20 are applied. Since the signal components of the analog demodulation integrated circuit 23 are turned off, the signal components of the analog demodulation integrated circuit 23 are blocked by the buffer circuit 24 and the diode D20 of the second switch 26 to take the line of the crystal oscillator X-TAL. Since the MOPEL integrated circuit 21 is not input to the MOPEL integrated circuit 21, the performance degradation does not occur.

도 3은 본 발명의 다른 실시 예에 따른 아날로그/디지털 겸용 튜너의 블록도 이다. 3 is a block diagram of an analog / digital combined tuner according to another embodiment of the present invention.

도 2의 아날로그/디지털 겸용 튜너에서 상기 엠오피엘엘 집적회로(21)의 크리스탈 발진기(X-TAL)의 라인과 상기 아날로그 복조 집적회로(23) 사이에 아날로그/디지털 방송 수신 선택에 따라 온/오프 구동하면서, 상기 크리스탈 발진기의 발진신호를 아날로그 복조 집적회로에 공급하거나, 상기 아날로그 복조 집적회로의 신호성분이 상기 엠오피엘엘 집적회로로 유입되는 것을 차단하는 스위칭부(31)를 접속한 것으로, 상기 스위칭부(31)는 바이어스 저항(R31)과 스위칭다이오드(D30), 저항(R32), 결합콘덴서(C31)로 구성하게 된다.In the analog / digital tuner of FIG. 2, on / off is performed according to an analog / digital broadcast reception selection between a line of the crystal oscillator (X-TAL) of the MLPell integrated circuit 21 and the analog demodulation integrated circuit 23. While driving, the oscillation signal of the crystal oscillator is supplied to an analog demodulation integrated circuit, or a switching unit 31 for preventing the signal component of the analog demodulation integrated circuit from flowing into the MOPEL integrated circuit is connected. The switching unit 31 includes a bias resistor R31, a switching diode D30, a resistor R32, and a coupling capacitor C31.

따라서 본 발명은 아날로그 방송 수신시, 상기 스위칭부(31)에는 기설정된 하이신호가 선택되어 상기 하이신호가 바이어스 저항(R31)을 통해서 스위칭다이오드(D30)의 에노우드단자에 인가되어 상기 스위칭다이오드(D30)를 온시키게 되므로, 상기 엠오피엘엘 집적회로(21)에 접속된 크리스탈 발진기(X-TAL)의 발진신호가 스위칭부(31)의 다이오드(D30)를 통해서 상기 아날로그 복조 집적회로(23)로 입력되어 아날로그 복조 집적회로(23)는 복조 동작을 하게 된다.Therefore, according to the present invention, when the analog broadcast is received, a predetermined high signal is selected by the switching unit 31 so that the high signal is applied to the anode terminal of the switching diode D30 through a bias resistor R31 to provide the switching diode ( Since the D30 is turned on, the oscillation signal of the crystal oscillator X-TAL connected to the MOPEL integrated circuit 21 is transferred through the diode D30 of the switching unit 31 to the analog demodulation integrated circuit 23. The analog demodulation integrated circuit 23 is subjected to a demodulation operation.

그러나 상기 디지털방송 수신시, 상기 스위칭부(31)에는 기설정된 로우신호가 선택되어 입력되게 되므로 상기 스위칭부(31)의 스위칭다이오드(D30)의 에노우드단자는 로우신호가 되어 상기 스위칭다이오드(D30)를 온시키지 못하게 되므로 상기 아날로그 복조 집적회로(23)의 성분신호가 상기 크리스탈 발진기(X-TAL)의 라인을 통해 엠오피엘엘 집적회로(21)로 유입되는 것을 차단하게 됨으로써, 상기 엠오피엘엘 집적회로(21)는 성능 저하가 발생하지 않게 되는 것이다.However, when the digital broadcast is received, a predetermined low signal is selected and input to the switching unit 31, so that the anode terminal of the switching diode D30 of the switching unit 31 becomes a low signal and the switching diode D30. Since the component signal of the analog demodulation integrated circuit 23 is blocked from flowing into the MLP integrated circuit 21 through the line of the crystal oscillator X-TAL, The integrated circuit 21 is such that performance degradation does not occur.

이상에서 설명한 바와 같이 본 발명은 아날로그/디지털 겸용 튜너에서 엠오피엘엘 집적회로의 크리스탈 발진기와 아날로그 복조 집적회로 사이에 스위치를 접속하여, 디지털 방송 수신시 상기 스위치를 오프하여 상기 아날로그 복조 집적회로의 신호 성분이 상기 크리스탈 발진기의 라인을 통해 상기 엠오피엘엘 집적회로로 유입되는 것을 차단함으로써, 상기 신호 성분에 의하여 엠오피엘엘 집적회로의 디지털 성능 저하를 방지하게 되는 것이다.As described above, the present invention connects a switch between a crystal oscillator of an MOPEL-EL integrated circuit and an analog demodulation integrated circuit in an analog / digital tuner, and turns off the switch when receiving digital broadcast signals of the analog demodulation integrated circuit. By blocking a component from entering the MOPEL integrated circuit through the line of the crystal oscillator, the signal component is to prevent the digital performance degradation of the MOPEL integrated circuit.

Claims (15)

엠오피엘엘 집적회로, 디지털 복조 집적회로, 아날로그 복조 집적회로, 크리스탈 발진기, 버퍼회로를 포함하는 아날로그/디지털 겸용 튜너에 있어서, In the analog / digital combined tuner including an MOPEL integrated circuit, a digital demodulation integrated circuit, an analog demodulation integrated circuit, a crystal oscillator, a buffer circuit, 아날로그/디지털 방송의 선택 수신을 위하여 기설정된 신호에 따라 온/오프하면서 상기 버퍼회로를 온/오프 스위칭하는 제 1 스위치와; 상기 제 1 스위치의 온 동작시 온 하고, 오프 동작시 오프하여 상기 아날로그 복조 집적회로의 신호성분이 상기 엠오피엘엘 집적회로로 공급되는 것을 차단하는 제 2 스위치를 포함하는 아날로그/디지털 겸용 튜너.A first switch for switching the buffer circuit on / off while turning on / off according to a predetermined signal for selective reception of analog / digital broadcasting; And a second switch which is turned on in the on operation of the first switch and turned off in the off operation to block the signal component of the analog demodulation integrated circuit from being supplied to the MLPEL integrated circuit. 제 1 항에 있어서, 상기 제 1 스위치와 제 2 스위치는 디지털 방송 수신시 상기 아날로그 복조 집적회로의 신호성분이 상기 엠오피엘엘 집적회로로 유입됨을 차단하는 아날로그/디지털 겸용 튜너.The analog / digital tuner of claim 1, wherein the first switch and the second switch block a signal component of the analog demodulation integrated circuit from flowing into the MLPEL integrated circuit when the digital broadcast is received. 제 1 항에 있어서, 상기 제 1 스위치는 트랜지스터로 구성됨을 특징으로 하는 아날로그/디지털 겸용 튜너.2. The analog / digital tuner as claimed in claim 1, wherein said first switch comprises a transistor. 제 1 항에 있어서, 상기 제 1 스위치는 상기 버퍼회로의 바이어스 단자에 구성됨을 특징으로 하는 아날로그/디지털 겸용 튜너.2. The tuner of claim 1, wherein the first switch is configured at a bias terminal of the buffer circuit. 제 1 항에 있어서, 상기 제 2 스위치는 다이오드로 구성됨을 특징으로 하는 아날로그/디지털 겸용 튜너.2. The analog / digital tuner as claimed in claim 1, wherein said second switch comprises a diode. 제 1 항에 있어서, 상기 제 2 스위치는 상기 버퍼회로와 상기 크리스탈 발진기의 라인 사이에 구성됨을 특징으로 하는 아날로그/디지털 겸용 튜너.2. The analog / digital tuner of claim 1, wherein the second switch is configured between the buffer circuit and the line of the crystal oscillator. 제 1 항에 있어서, 상기 제 1 스위치와 제 2 스위치는 아날로그 방송 수신시 상기 크리스탈 발진기의 발진신호가 상기 아날로그 복조집적회로로 입력되도록 스위칭되는 것을 특징으로 하는 아날로그/디지털 겸용 튜너.The analog / digital tuner of claim 1, wherein the first switch and the second switch are switched so that an oscillation signal of the crystal oscillator is input to the analog demodulation integrated circuit when an analog broadcast is received. 제 1 항에 있어서, 상기 제 1 스위치와 제 2 스위치는 디지털 방송 수신시 오프하여 상기 아날로그 복조 집적회로의 신호성분이 상기 엠오피엘엘 집적회로로 유입됨을 차단하는 아날로그/디지털 겸용 튜너.2. The analog / digital tuner of claim 1, wherein the first switch and the second switch are turned off when receiving a digital broadcast to block the signal component of the analog demodulation integrated circuit from flowing into the MLPEL integrated circuit. 제 1 항에 있어서, 상기 제 1 스위치와 제 2 스위치는 아날로그 방송 수신시 온하여 상기 엠오피엘엘 집적회로의 아날로그 방송 신호가 버퍼회로를 통해서 아날로그 복조 집적회로로 유입되는 것을 특징으로 하는 아날로그/디지털 겸용 튜너.The analog / digital signal of claim 1, wherein the first switch and the second switch are turned on when the analog broadcast signal is received, and the analog broadcast signal of the MLPell integrated circuit is introduced into the analog demodulation integrated circuit through a buffer circuit. Combined tuner. 엠오피엘엘 집적회로, 디지털 복조 집적회로, 아날로그 복조 집적회로, 크리스탈 발진기를 포함하는 아날로그/디지털 겸용 튜너에 있어서, In the analog / digital tuner including MOPEL, digital demodulation integrated circuit, analog demodulation integrated circuit, crystal oscillator, 아날로그/디지털 방송의 선택 수신을 위하여 기설정된 신호에 따라 온/오프 구동하면서 상기 크리스탈 발진기의 발진신호를 아날로그 복조 집적회로에 공급하거나, 상기 아날로그 복조 집적회로의 신호성분이 상기 엠오피엘엘 집적회로로 유입되는 것을 차단하는 스위칭부를 포함하는 아날로그/디지털 겸용 튜너.The oscillation signal of the crystal oscillator is supplied to the analog demodulation integrated circuit while driving on / off according to a predetermined signal for selective reception of analog / digital broadcasting, or the signal component of the analog demodulation integrated circuit is transferred to the MPIEL integrated circuit. Combined analog / digital tuner with switching to block incoming. 제 10 항에 있어서, 상기 스위칭부는 상기 크리스탈 발진기의 라인과 상기 아날로그 복조 집적회로 사이에 접속되는 것을 특징으로 하는 아날로그/디지털 겸용 튜너.11. The analog / digital tuner as claimed in claim 10, wherein the switching unit is connected between the line of the crystal oscillator and the analog demodulation integrated circuit. 제 10 항에 있어서, 상기 스위칭부는 스위칭 다이오드, 저항 및 결합콘덴서를 포함하는 것을 특징으로 하는 아날로그/디지털 겸용 튜너.11. The tuner of claim 10, wherein the switching unit comprises a switching diode, a resistor and a coupling capacitor. 제 10 항에 있어서, 상기 스위칭부는 아날로그 방송 수신시 상기 크리스탈 발진기의 발진신호가 상기 아날로그 복조집적회로로 입력되도록 스위칭되는 것을 특징으로 하는 아날로그/디지털 겸용 튜너.The tuner of claim 10, wherein the switching unit is switched so that an oscillation signal of the crystal oscillator is input to the analog demodulation integrated circuit when an analog broadcast is received. 제 10 항에 있어서, 상기 스위칭부는 디지털 방송 수신시 오프하여 상기 아날로그 복조 집적회로의 신호성분이 상기 엠오피엘엘 집적회로로 유입됨을 차단하는 아날로그/디지털 겸용 튜너.The tuner of claim 10, wherein the switching unit is turned off when receiving the digital broadcast to block the signal component of the analog demodulation integrated circuit from flowing into the MLPEL integrated circuit. 제 10 항에 있어서, 상기 스위칭부는 아날로그 방송 수신시 온하여 상기 엠오피엘엘 집적회로의 아날로그 방송 신호가 아날로그 복조 집적회로로 유입되는 것을 특징으로 하는 아날로그/디지털 겸용 튜너.The tuner of claim 10, wherein the switching unit is turned on when the analog broadcast signal is received, and the analog broadcast signal of the MOPEL integrated circuit is introduced into the analog demodulation integrated circuit.
KR1020070020313A 2007-02-28 2007-02-28 Analog and digital tuner KR100896943B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070020313A KR100896943B1 (en) 2007-02-28 2007-02-28 Analog and digital tuner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070020313A KR100896943B1 (en) 2007-02-28 2007-02-28 Analog and digital tuner

Publications (2)

Publication Number Publication Date
KR20080079823A KR20080079823A (en) 2008-09-02
KR100896943B1 true KR100896943B1 (en) 2009-05-14

Family

ID=40020607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070020313A KR100896943B1 (en) 2007-02-28 2007-02-28 Analog and digital tuner

Country Status (1)

Country Link
KR (1) KR100896943B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100046498A (en) * 2008-10-27 2010-05-07 엘지이노텍 주식회사 Analog/digital tuner

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130490A (en) * 1994-11-02 1996-05-21 Hitachi Ltd Sharable receiver
JPH08289212A (en) * 1995-04-14 1996-11-01 Toshiba Corp Digital/analog sharing tuner

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130490A (en) * 1994-11-02 1996-05-21 Hitachi Ltd Sharable receiver
JPH08289212A (en) * 1995-04-14 1996-11-01 Toshiba Corp Digital/analog sharing tuner

Also Published As

Publication number Publication date
KR20080079823A (en) 2008-09-02

Similar Documents

Publication Publication Date Title
JP4760701B2 (en) Front-end integrated circuit
US7333565B2 (en) Semiconductor integrated circuit for communication
CN103391106B (en) Reception device and semiconductor integrated circuit
JP2008160673A (en) Switch circuit and variable capacitor, and ic for them
JP2002027341A (en) Television tuner
JP2008160672A (en) Input circuit of mixer circuit
KR100896943B1 (en) Analog and digital tuner
JP2000224007A (en) Tuner for receiving television signal
JP2005130279A (en) Tuner for diversity reception
KR20070048751A (en) Rf selection switch for multiple antenna input
US6816203B2 (en) Method and apparatus for isolating noise from a tuner in a television signal receiver
JP7038483B2 (en) Antenna amplifier unit and receiving system
JP2009010604A (en) Receiver
KR100820876B1 (en) Complex type tuner
JP2005102105A (en) Broadcast reception system and broadcast reception method
JP2000224061A (en) Broadcasting receiver and clock operating circuit
JP4795716B2 (en) Terrestrial digital television tuner
TW201410022A (en) Reception device and reception method
KR20080099617A (en) Analog/digital tuner
KR20080051609A (en) Switching circuit of if saw filter
JPH11284537A (en) Tuner
JPH11234355A (en) Satellite broadcasting receiver
EP1986426A2 (en) Television tuner module
JP2009124195A (en) Tuner and television receiver using the same
KR100808163B1 (en) Apparatus for alarming of received signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130604

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140407

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee