KR100893743B1 - Design system for printed circuit board and recorded medium - Google Patents
Design system for printed circuit board and recorded medium Download PDFInfo
- Publication number
- KR100893743B1 KR100893743B1 KR1020070007174A KR20070007174A KR100893743B1 KR 100893743 B1 KR100893743 B1 KR 100893743B1 KR 1020070007174 A KR1020070007174 A KR 1020070007174A KR 20070007174 A KR20070007174 A KR 20070007174A KR 100893743 B1 KR100893743 B1 KR 100893743B1
- Authority
- KR
- South Korea
- Prior art keywords
- printed circuit
- circuit board
- determining
- input
- arrangement
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 인쇄회로기판의 설계시 개별 보드를 배열 형식으로 재배치함에 있어 최소 크기로 배치 설계하기 위한 설계시스템 및 그 설계프로그램을 기록한 기록매체에 대한 것이다.The present invention relates to a recording system for recording a design system and a design program for designing a layout to a minimum size in the rearrangement of individual boards in an array form when designing a printed circuit board.
본 발명에 따른 인쇄회로기판의 설계 시스템은 인쇄회로기판을 구성하기 위한 개별 보드의 캐드 데이타를 입력받기 위한 캐드데이타 입력수단과, 상기 입력된 캐드 데이타에 의해 보드의 경계를 결정하기 위한 경계결정수단과, 상기 인쇄회로기판에 입력되기 위한 보드의 배열수와 외각경계조건을 입력받기 위한 조건입력수단과, 상기 경계가 결정된 보드와 외각경계조건을 이미지 맵핑시키기 위한 이미지 맵핑수단과, 상기 입력된 배열수에 따라 상기 인쇄회로기판의 최소 크기를 결정하기 위한 배열수의존 기판결정수단과, 상기 외각경계조건에 따라 상기 인쇄회로기판의 최소 크기를 결정하기 위한 경계조건의존 기판결정수단과, 상기 배열수에 따라 결정된 인쇄회로기판과 상기 외각경계조건에 따라 결정된 인쇄회로기판을 사용하여 최적수율의 인쇄회로기판의 배치를 결정하기 위한 배치결정수단과, 상기 최적수율의 인쇄회로기판의 배치를 출력하기 위한 배치출력수단을 포함하는 것을 특징을 포함한다.According to the present invention, a system for designing a printed circuit board includes: CAD data input means for receiving CAD data of an individual board for constructing a printed circuit board, and boundary determination means for determining a board boundary by the input CAD data; And condition input means for receiving an array number of boards and an external boundary condition for input to the printed circuit board, image mapping means for image mapping the board and the external boundary condition for which the boundary is determined, and the input arrangement. Array number dependent substrate determining means for determining the minimum size of the printed circuit board according to the number, boundary condition dependent substrate determining means for determining the minimum size of the printed circuit board according to the external boundary condition, and the array number The optimum yield of the printed circuit board is determined using the printed circuit board determined according to the And arrangement determination means for determining the arrangement of the printed circuit board, and arrangement output means for outputting the arrangement of the printed circuit board of optimum yield.
인쇄회로기판, 최적설계 Printed Circuit Board, Optimal Design
Description
도 1은 본 발명의 일실시예에 따른 인쇄회로기판의 설계 시스템의 구성의 개념도,1 is a conceptual diagram of a configuration of a design system of a printed circuit board according to an embodiment of the present invention;
도 2는 도 1에 도시된 실시예를 사용하여 인쇄회로기판을 설계하는 방법의 개념도,2 is a conceptual diagram of a method of designing a printed circuit board using the embodiment shown in FIG. 1;
도 3은 도 1에 도시된 실시예의 경계결정수단을 사용하여 입력된 개별 보드의 경계를 결정하는 방법의 예시,3 is an example of a method for determining the boundaries of individual boards input using the boundary determining means of the embodiment shown in FIG.
도 4는 도 1에 도시된 실시예의 조건입력수단을 사용하여 배열수 및 경계조건을 입력하는 방법의 예시이다.4 is an example of a method for inputting an array number and boundary condition using the condition input means of the embodiment shown in FIG.
<도면부호의 간단한 설명><Brief Description of Drawings>
1 : 캐드데이타 입력수단 3 : 경계결정수단1: CAD data input means 3: boundary determination means
5 : 조건입력수단 7 : 이미지맵핑수단5: condition input means 7: image mapping means
9 : 배열수의존 기판결정수단 11 : 경계조건의존 기판결정수단9: array number dependent substrate determination means 11: boundary condition dependent substrate determination means
13 : 배치결정수단 15 : 배치출력수단13: batch determination means 15: batch output means
본 발명은 인쇄회로기판(Printed Circuit Board:PCB)의 설계시스템 및 그 설계프로그램을 기록한 기록매체에 대한 것으로서, 더욱 상세하게는 인쇄회로기판의 설계시 개별 보드를 배열 형식으로 재배치함에 있어 최소 크기로 배치 설계하기 위한 설계시스템 및 그 설계프로그램을 기록한 기록매체에 대한 것이다.The present invention relates to a design system of a printed circuit board (PCB) and a recording medium recording the design program, and more particularly, to a minimum size in rearranging individual boards in an arrangement form when designing a printed circuit board. The design system for layout design and a recording medium recording the design program.
인쇄회로기판은 원판에 인쇄회로기판을 배치하여 설계하며, 인쇄회로기판을 제작하는데 기본이 되는 최초 원판의 크기는 대략 가로 및 세로가 1226㎜ × 1060㎜ 또는 1020㎜ × 1020㎜이다. 종래에는 인쇄회로기판의 설계시 인쇄회로기판을 배치하였고, 각각의 인쇄회로기판 사이의 간격을 수작업으로 측정하여 원판에서 최대 수량의 인쇄회로기판이 나오도록 설계하였다. 즉 종래에는 원판의 캐드(CAD) 도면에 인쇄회로기판의 배열 한개를 배치하였다. 그리고 커팅조건, 가이드 라인 조건을 수작업으로 결정해서 이동 및 복사를 수행하였다. 결정된 인쇄회로기판을 가지고 인쇄회로기판의 수량을 산출하고 이를 인쇄회로기판의 제작에 반영하였다.The printed circuit board is designed by arranging the printed circuit board on the original plate, and the size of the first original plate which is the basis for manufacturing the printed circuit board is approximately 1226 mm by 1060 mm or 1020 mm by 1020 mm in width and length. Conventionally, a printed circuit board is disposed in the design of a printed circuit board, and the gap between each printed circuit board is manually measured to design the maximum number of printed circuit boards from the original board. That is, in the related art, one arrangement of a printed circuit board is disposed on a CAD drawing of the original plate. The cutting and guideline conditions were manually determined and moved and copied. With the determined printed circuit board, the number of printed circuit boards was calculated and reflected in the fabrication of the printed circuit board.
종래의 방법에 의할 경우 인쇄회로기판의 가로 및 세로의 크기가 변경되면 인쇄회로기판의 수량도 달라지게 되며, 이 수량이 최대가 되도록 하는 계산을 수작업으로 반복적으로 하는 것은 한계가 있었다. 따라서, 임의로 인쇄회로기판의 크기를 결정하였으므로, 원판에서 제작되는 인쇄회로기판의 수량을 최대로 할 수 없었다는 문제점이 있었다.According to the conventional method, if the width and length of the printed circuit board are changed, the quantity of the printed circuit board is also changed, and it has been limited to repeat the calculation by manual to make the quantity maximum. Therefore, since the size of the printed circuit board was arbitrarily determined, there was a problem that the number of printed circuit boards produced from the original plate could not be maximized.
또한, 인쇄회로기판의 크기가 결정되기 위해서는 좌측, 우측, 상단, 하단 경계가 함께 고려되어야 하며, 각각의 경계의 이미지 데이타가 이동을 하는데 종래의 방법에 의하면 인쇄회로기판의 수량을 자동으로 산출할 수가 없었고, 임의로 결정된 결과만으로 인쇄회로기판의 수량을 산출하기 때문에 최적의 인쇄회로기판의 수량을 만드는 인쇄회로기판의 설계라고 볼 수 없었다.In addition, in order to determine the size of the printed circuit board, the left, right, top, and bottom boundaries must be considered together, and image data of each boundary is moved. According to the conventional method, the quantity of printed circuit boards is automatically calculated. Since the quantity of printed circuit boards is calculated only based on the arbitrarily determined result, it cannot be regarded as the design of the printed circuit board to make the optimum quantity of printed circuit boards.
본 발명은 상기의 문제점을 해결하기 위한 것이다. 본 발명은 인쇄회로기판을 캐드로 설계함에 있어서, 개별 보드의 정보를 이용하여 이를 이미지 맵핑(단위 격자들 내에 사용 유무의 결정)으로 변환하고, 이를 배열 상호간의 간격과 내부, 외부 간격이 겹치지 않도록 조정하여 최소의 인쇄회로기판의 크기를 자동으로 구현하여 제한된 원판에서 최대의 인쇄회로기판 수량을 산출하기 위함이다.The present invention is to solve the above problems. According to the present invention, when designing a printed circuit board as a CAD, the information of individual boards is converted into image mapping (determination of the presence or absence of use in unit grids), and so that the spaces between the arrays and the internal and external spaces do not overlap. It is to calculate the maximum number of printed circuit boards in a limited disk by automatically realizing the minimum printed circuit board size by adjusting.
본 발명에 따른 인쇄회로기판의 설계 시스템은 인쇄회로기판을 구성하기 위한 개별 보드의 캐드 데이타를 입력받기 위한 캐드데이타 입력수단과, 상기 입력된 캐드 데이타에 의해 보드의 경계를 결정하기 위한 경계결정수단과, 상기 인쇄회로기판에 입력되기 위한 보드의 배열수와 외각경계조건을 입력받기 위한 조건입력수단과, 상기 경계가 결정된 보드와 외각경계조건을 이미지 맵핑시키기 위한 이미지 맵핑수단과, 상기 입력된 배열수에 따라 상기 인쇄회로기판의 최소 크기를 결정하기 위한 배열수의존 기판결정수단과, 상기 외각경계조건에 따라 상기 인쇄회로기판의 최소 크기를 결정하기 위한 경계조건의존 기판결정수단과, 상기 배열수에 따라 결정된 인쇄회로기판과 상기 외각경계조건에 따라 결정된 인쇄회로기판을 사용하여 최적수율의 인쇄회로기판의 배치를 결정하기 위한 배치결정수단과, 상기 최적수율의 인쇄회로기판의 배치를 출력하기 위한 배치출력수단을 포함하는 것을 특징을 포함한다.According to the present invention, a system for designing a printed circuit board includes: CAD data input means for receiving CAD data of an individual board for constructing a printed circuit board, and boundary determination means for determining a board boundary by the input CAD data. And condition input means for receiving an array number of boards and an external boundary condition for input to the printed circuit board, image mapping means for image mapping the board and the external boundary condition for which the boundary is determined, and the input arrangement. Array number dependent substrate determining means for determining the minimum size of the printed circuit board according to the number, boundary condition dependent substrate determining means for determining the minimum size of the printed circuit board according to the external boundary condition, and the array number The optimum yield of the printed circuit board is determined using the printed circuit board determined according to the And arrangement determination means for determining the arrangement of the printed circuit board, and arrangement output means for outputting the arrangement of the printed circuit board of optimum yield.
또한, 본 발명에 따른 인쇄회로기판을 설계하는 것을 기록한 컴퓨터로 읽을 수 있는 기록매체는 인쇄회로기판을 설계하기 위해 컴퓨터를, 인쇄회로기판을 구성하기 위한 개별 보드의 캐드 데이타를 입력받기 위한 캐드데이타 입력수단과, 상기 입력된 캐드 데이타에 의해 보드의 경계를 결정하기 위한 경계결정수단과, 상기 인쇄회로기판에 입력되기 위한 보드의 배열수와 외각경계조건을 입력받기 위한 조건입력수단과, 상기 경계가 결정된 보드와 외각경계조건을 이미지 맵핑시키기 위한 이미지 맵핑수단과, 상기 입력된 배열수에 따라 상기 인쇄회로기판의 최소 크기를 결정하기 위한 배열수의존 기판결정수단과, 상기 외각경계조건에 따라 상기 인쇄회로기판의 최소 크기를 결정하기 위한 경계조건의존 기판결정수단과, 상기 배열수에 따라 결정된 인쇄회로기판과 상기 외각경계조건에 따라 결정된 인쇄회로기판을 사용하여 최적수율의 인쇄회로기판의 배치를 결정하기 위한 인쇄회로기판 배치결정수단과, 상기 최적수율의 인쇄회로기판의 배치를 출력하기 위한 배치출력수단으로서 기능시키는 것을 특징으로 한다.In addition, the computer-readable recording medium recording the design of the printed circuit board according to the present invention is a computer for designing a printed circuit board, the CAD data for receiving the CAD data of the individual board for configuring the printed circuit board Input means, boundary determination means for determining a board boundary by the input CAD data, condition input means for receiving an array number and an external boundary condition of the board to be input to the printed circuit board, and the boundary Image mapping means for image mapping the determined board and the external boundary condition, array number dependent substrate determining means for determining the minimum size of the printed circuit board according to the input array number, and the external boundary condition. Boundary condition dependent substrate determination means for determining the minimum size of the printed circuit board, and determined according to the number of arrays A printed circuit board arrangement determining means for determining an arrangement of a printed circuit board having an optimum yield using a printed circuit board and a printed circuit board determined according to the outer boundary conditions, and for outputting the layout of the printed circuit board having the optimum yield It is characterized by functioning as a batch output means.
이하에서는 본 발명에 따른 인쇄회로기판의 설계 시스템의 바람직한 실시예를 첨부된 도면들에 의거하여 상세하게 설명한다.Hereinafter, a preferred embodiment of a design system of a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 인쇄회로기판의 설계 시스템의 개념도이고, 도 2는 도 1에 도시된 실시예의 설계방법이다.1 is a conceptual diagram of a design system of a printed circuit board according to the present invention, and FIG. 2 is a design method of the embodiment shown in FIG.
도 1에 따른 인쇄회로기판의 설계시스템은 캐드데이타 입력수단(1)과, 경계결정수단(3)과, 조건입력수단(5)과, 이미지 맵핑수단(7)과, 배열수의존 기판결정수 단(9)과, 경계조건의존 기판결정수단(11)과, 배치결정수단(13)과, 배치출력수단(15)을 포함한다.The system for designing a printed circuit board according to FIG. 1 includes CAD data input means 1, boundary determination means 3, condition input means 5, image mapping means 7, and array-dependent substrate determination number. A
인쇄회로기판은 개별 보드의 배열로 구성되어 있다. 캐드데이타 입력수단(1)은 상기 인쇄회로기판을 구성하는 개별 보드의 캐드 데이타를 입력받는다(S1).The printed circuit board consists of an array of individual boards. The cad data input means 1 receives cad data of individual boards constituting the printed circuit board (S1).
경계결정수단(3)은 상기 캐드데이타 입력수단(1)에 의하여 입력된 개별 보드의 경계를 결정한다(S3). 컴퓨터 모니터의 화면 상에서 마우스를 사용하여 캐드데이타 입력수단(1)에 의하여 입력된 개별 보드의 캐드 데이타의 테두리를 블록으로 선택하여 경계를 결정할 수 있다. 도 3은 경계결정수단(3)을 사용하여 입력된 개별 보드의 경계를 결정하는 방법을 나타낸 실시예이다.The boundary determination means 3 determines the boundary of the individual boards inputted by the cad data input means 1 (S3). The border can be determined by selecting, as a block, the border of the CAD data of the individual boards inputted by the cad data input means 1 using a mouse on the screen of the computer monitor. 3 is an embodiment showing a method of determining the boundaries of individual boards input using the boundary determining means 3.
조건입력수단(5)는 인쇄회로기판을 구성하는 개별 보드의 배열수 및 경계조건을 입력받는다(S5). 도 4는 조건입력수단(5)을 사용하여 배열수 및 경계조건을 입력하는 방법을 나타낸 실시예이다. 입력되는 경계조건들로는 구멍, 인식 마크위치크기, 테스트 핀 이미지, 커팅 가이드(Cutting Guide) 크기 등이 있다. 조건입력수단(5)에서 배열수 및 경계조건들이 입력되면 인쇄회로기판의 설계가 가능하다.The condition input means 5 receives the number of arrangements and boundary conditions of the individual boards constituting the printed circuit board (S5). FIG. 4 is an embodiment showing a method of inputting an array number and boundary condition using the condition input means 5. Input boundary conditions include hole, recognition mark position size, test pin image, cutting guide size. When the arrangement number and boundary conditions are input by the condition input means 5, the design of the printed circuit board is possible.
이미지 맵핑수단(7)은 개별 보드의 외각을 이미지 맵핑시킨다(S7). 이를 위하여 화소 단위로 개별 보드의 외각을 ㎜ 단위에서 화소 단위로 맵핑시킨다. 이때 1㎜ 당 1 ~ 1000화소로 맵핑시킬 수 있다.The image mapping means 7 maps the exterior of the individual boards (S7). To this end, the outer boards of the individual boards are mapped in pixel units from mm to pixel units. At this time, it can be mapped to 1 to 1000 pixels per 1mm.
배열수의존 기판결정수단(9)은 조건입력수단(5)에 의하여 입력된 배열수와, 이미지 맵핑수단(7)에 의하여 맵핑된 개별 보드의 이미지를 이용하여 인쇄회로기판의 최소 크기를 결정한다(S9). 인쇄회로기판의 최소 크기는 개별 보드를 배열수 만 큼 배열시킨 후 개별 보드를 상하, 좌우로 이동시키면서 배치된 각각의 보드의 외각의 이미지가 중복되는지 등의 여부에 따라서 인쇄회로기판의 최소 크기를 결정한다.The array number dependent substrate determination means 9 determines the minimum size of the printed circuit board using the array number input by the condition input means 5 and the image of the individual boards mapped by the image mapping means 7. (S9). The minimum size of the printed circuit board is determined by arranging the individual boards as many as the number of boards, and then moving the individual boards up and down and left and right to determine the minimum size of the printed circuit board depending on whether or not the images of the outer surfaces of each board are overlapped. Decide
경계조건의존 기판결정수단(11)은 조건입력수단(5)에 의하여 입력된 외각경계조건과, 이미지 맵핑수단(7)에 의하여 맵핑된 개별 보드의 이미지를 이용하여 인쇄회로기판의 최소 크기를 결정한다(S11). 이 경우도 상기와 동일하게 배치된 개별 보드의 각각의 이미지를 이동시키면서 상기 이미지가 겹치지 않는 최소한의 인쇄회로기판의 크기를 결정한다.The boundary condition dependent substrate determination means 11 determines the minimum size of the printed circuit board using the external boundary conditions inputted by the condition input means 5 and the images of the individual boards mapped by the image mapping means 7. (S11). In this case as well, while moving the respective images of the individual boards arranged in the same manner as above, the size of the minimum printed circuit board on which the images do not overlap is determined.
배치결정수단(13)은 최대 인쇄회로기판 수율을 산출하기 위하여 즉, 원판에서 결정되는 인쇄회로기판의 수가 최대가 발생될 때까지 상기 배열수의존 기판결정수단(9)과 경계조건의존 기판결정수단(11)을 반복해서 수행한다(S13). 도 5는 배치결정수단(13)에 의하여 최종 결정된 인쇄회로기판의 실시예이다.The arrangement determining means 13 determines the maximum printed circuit board yield, i.e., the array number dependent substrate determining means 9 and the boundary condition dependent substrate determining means until the maximum number of printed circuit boards determined in the original plate is generated. (11) is repeatedly performed (S13). 5 is an embodiment of a printed circuit board finally determined by the placement determination means 13.
배치출력수단(15)는 상기에서 결정된 인쇄회로기판의 배치를 도면으로 출력한다(S15). 상기의 출력된 도면을 도면을 사용하여 인쇄회로기판을 제조할 수 있다.The batch output means 15 outputs the layout of the printed circuit board determined above to the drawing (S15). Printed circuit boards may be manufactured using the output drawings as described above.
본 발명에 따른 기록매체는 컴퓨터가 상기의 방법에 의하여 인쇄회로기판을 설계할 수 있도록 프로그램이 기록된 것이다.In the recording medium according to the present invention, a program is recorded so that a computer can design a printed circuit board by the above method.
본 발명에 의하면, 인쇄회로기판의 최소 크기를 자동으로 구현하여 원판으로부터 인쇄회로기판의 최대 수량을 산출할 수 있다.According to the present invention, it is possible to automatically realize the minimum size of the printed circuit board to calculate the maximum quantity of the printed circuit board from the original plate.
앞에서 설명되고, 도면에 도시된 본 발명의 일 실시예는 본 발명의 기술적 사상을 한정하는 것으로 해석되어서는 안 된다. 본 발명의 보호범위는 청구범위에 기재된 사항에 의하여만 제한되고, 본 발명의 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상을 다양한 형태로 개량 변경하는 것이 가능하다. 따라서 이러한 개량 및 변경은 통상의 지식을 가진 자에게 자명한 것인 한 본 발명의 보호범위에 속하게 될 것이다.An embodiment of the present invention described above and illustrated in the drawings should not be construed as limiting the technical spirit of the present invention. The protection scope of the present invention is limited only by the matters described in the claims, and those skilled in the art can change and change the technical idea of the present invention in various forms. Therefore, such improvements and modifications will fall within the protection scope of the present invention, as will be apparent to those skilled in the art.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070007174A KR100893743B1 (en) | 2007-01-23 | 2007-01-23 | Design system for printed circuit board and recorded medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070007174A KR100893743B1 (en) | 2007-01-23 | 2007-01-23 | Design system for printed circuit board and recorded medium |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080069445A KR20080069445A (en) | 2008-07-28 |
| KR100893743B1 true KR100893743B1 (en) | 2009-04-17 |
Family
ID=39822678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070007174A KR100893743B1 (en) | 2007-01-23 | 2007-01-23 | Design system for printed circuit board and recorded medium |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100893743B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010085867A (en) * | 1998-09-30 | 2001-09-07 | 에이치. 레이몬드 빙함 | Block based design methodology |
| JP2002151591A (en) | 2000-11-14 | 2002-05-24 | Nec Microsystems Ltd | Layout design method for synchronous circuit |
| KR20060062752A (en) * | 2004-12-06 | 2006-06-12 | 주식회사 엔타시스 | Power and signal integrity aware block placement and power distribution network design methodology in soc design |
-
2007
- 2007-01-23 KR KR1020070007174A patent/KR100893743B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010085867A (en) * | 1998-09-30 | 2001-09-07 | 에이치. 레이몬드 빙함 | Block based design methodology |
| JP2002151591A (en) | 2000-11-14 | 2002-05-24 | Nec Microsystems Ltd | Layout design method for synchronous circuit |
| KR20060062752A (en) * | 2004-12-06 | 2006-06-12 | 주식회사 엔타시스 | Power and signal integrity aware block placement and power distribution network design methodology in soc design |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080069445A (en) | 2008-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4800193B2 (en) | Line routing in a matrix of electronic units | |
| KR101504883B1 (en) | Systems and methods for display temperature detection | |
| JP4644614B2 (en) | Layout editor device, wiring display method, and wiring display program | |
| JP2016099897A (en) | Display device and touch detection method | |
| JP5045393B2 (en) | Circuit design support device, circuit design support method, circuit design support program, and printed circuit board manufacturing method | |
| CN108351510B (en) | Seamless line direct imaging for high resolution electronic patterning | |
| US6564362B2 (en) | Method of designing a layout of an LSI chip, and a computer product | |
| JPWO2020095362A1 (en) | Design support device, design support method and machine learning device | |
| US20100031215A1 (en) | System and Method for Improved Placement in Custom VLSI Circuit Design with Schematic-Driven Placement | |
| JP2016046733A (en) | Image processing system, control method therefor and program | |
| JP2010257098A (en) | System, method and program for checking design rule | |
| KR100893743B1 (en) | Design system for printed circuit board and recorded medium | |
| EP3525566B1 (en) | Substrate inspection device and substrate distortion compensating method using same | |
| JP7207416B2 (en) | Flicker measurement device, flicker measurement method, flicker measurement program | |
| US20080209368A1 (en) | Layout design method, layout design apparatus, and computer product | |
| JP2007286919A (en) | Component interference check system, component interference check method, and component interference check program | |
| JP2007080074A (en) | Image display device, image display method, and program | |
| KR101932805B1 (en) | Pattern-based power-and-ground (pg) routing and via creation | |
| JP5797042B2 (en) | Image processing apparatus, image processing method, and program | |
| US20120038565A1 (en) | Touch display device | |
| WO2023176823A1 (en) | Printed circuit board design assistance device and design assistance method, and program for causing computer to execute design assistance method | |
| JP2011186764A (en) | Printed wiring board component automatic arrangement device | |
| JP2017162336A (en) | Board design device and board design method | |
| JP2000322462A (en) | Automatic layout device and semiconductor integrated circuit designing method | |
| US20190132545A1 (en) | Information processing apparatus and control method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130311 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140225 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160310 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190329 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20200310 Year of fee payment: 12 |