KR100889010B1

KR100889010B1 - 피엘엘 시스템

Info

Publication number: KR100889010B1
Application number: KR1020050103188A
Authority: KR
Inventors: 한병문; 배병열; 한후석
Original assignee: 명지대학교 산학협력단
Priority date: 2005-10-31
Filing date: 2005-10-31
Publication date: 2009-03-19
Also published as: KR20070046457A

Abstract

본 발명은 따른 델타-룰을 적용한 ALC와 P I제어기로 구성된 새로운 PLL 시스템을 제안하여, 전원의 순간전압강하(sag), 고조파, 위상각 점프(phase-angle jump), 그리고 주파수 가변 등 악조건에서도 강인하고 우수한 성능을 가지게 한다. 본 발명의 PLL 시스템은 전력품질보상장치 뿐만 아니라 계통연계형 전력변환장치의 제어요소로서 충분히 활용될 수 있다.

PLL, ALC, PI

Description

피엘엘 시스템{PHASE-LOCKED LOOP SYSTEM}

도 1은 본 발명의 일 실시예에 따른 단상 PLL 시스템의 개략적인 블록 구성도

도 2는 도 1의 PLL 시스템에서 전원전압 30% 순간전압저하(sag)발생시의 시뮬레이션 및 실험결과 그래프의 예시도

도 3은 도 1의 PLL 시스템에서 고조파 발생시 시뮬레이션 및 실험결과 그래프의 예시도

도 4는 도 1의 PLL 시스템에서 전원전압에 20도의 위상각 점프 발생시의 시뮬레이션 및 실험결과 그래프의 예시도

본 발명은 PLL(Phase-Locked Loop) 시스템에 관한 것으로, 특히. 델타-룰(delta-rule)을 적용한 ALC(Adaptive Linear Combiner)와 PI(Proportional Integral) 제어기로 구성될 수 있는 단상 PLL 시스템에 관한 것이다.

전력품질보상장치 및 전력변환 시스템에서 계통전압의 위상을 정확히 검출하 는 것은 제어에 있어서 가장 기본적인 요소이다. 위상검출기에 의해 생성된 기준전류 또는 기준전압은 역률보상, 고조파 전류보상, 그리고 전압외란 보상 등을 수행하는 품질보상장치의 성능을 좌우하게 된다. 실제 계통의 전압은 많은 비선형 부하에 의해 발생된 고조파전류의 영향으로 고조파가 많이 함유되어있다(참고문헌 [1]-[3] 참조). 계통 단상 전압의 위상을 검출하는 방법으로 제로-크로싱(zero-crossing) PLL(Phase Locked Loop)과 단상을 d-q 축으로 확장하여 3상 개념의 PLL을 수행하는 방법 등이 있다. 그러나 이 두가지 방식의 경우 왜곡된 전원의 고조파 영향을 피할 수 없다(참고문헌 [4]-[5] 참조).

따라서 본 발명의 목적은 왜곡된 전원의 고조파 영향을 피할 수 있는 PLL 시스템을 제공함에 있다.

상기한 목적을 달성하기 위하여 본 발명은 델타-룰을 적용한 ALC와 P I제어기로 구성된 새로운 PLL 시스템을 제안한다.

이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 구성 소자 등과 같은 특정 사항들이 나타나고 있는데 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.

이상적인 전원전압은 하기 수학식 1가 같이 정의된다.

상기 수학식 1을 삼각함수의 합의 정리에 의하여 하기 수학식 2와 같이 전개된다.

상기 수학식 2는 원 신호의 위상을 모르더라도

과

의 크기를 적절히 조절하면 원신호인

를 생성해 낼 수 있음을 보인다. 이를 위해 지능망(neural network)의 기본 모듈인 ALC(Adaptive Linear Combiner)에 적용하였다(참고문헌 [6] 참조).

상기 수학식 2를 ALC에 적용하면 하기 수학식 3과 같이 표현된다.

여기서

은 추정된 값이며,

는 하기 수학식 4와 같이, 가중치(weighting factor) 벡터이고

는 하기 수학식 4에서와 같이 사인(sine), 코사인(cosine) 신호 벡터이다.

가중치, W 벡터의 적응에는 델타-룰(delta-rule)이 적용되었고 이는 하기 수학식 5와 같을 수 있다.

상기 수학식 5에서

는

의 범위를 갖는 값으로 델타-룰 ALC 시스템의 안정도와 추종속도 또는 대역폭(bandwidth)과 관련된 값이다.

또한, 상기 수학식 2에서

값을 0으로 수렴시키면

의 위상은 원 신호의 위상과 같아진다. 이러한 원리를 적용하기 위해 델타-룰을 적용한 ALC에 PI 제어기를 추가한 형태의 전체 구성을 도 1과 같이 구현한다.

도 1은 본 발명의 일 실시예에 따른 단상 PLL 시스템의 개략적인 블록 구성도이다. 도 1을 참조하면, 오른쪽 부분의 "ALC with delta-rule"은 지능망의 기본 개념을 이용한다. 이는 x1과 x2에 각각의 가중치(w1, w2)를 두어서

을 형성하며 형성된

과 원하는 값인

의 에러를 취하여 적응적인 알고리즘(adaptation algorithm)을 거쳐 가중치(w1, w2)를 적응시킴으로써 에러를 최소화하는 형태로 동작하게 된다.

도 1의 왼쪽 부분은 PI 제어기로서 ALC 구조의 최종출력인

의 코사인(cosine) 성분을 형성하는 w2의 크기의 비율을 궤한성분으로하여 x1과 x2의 주파수 를 제어하는 구조로 되어있다.

도 1에서는 "ALC with delta-rule"는 비선형 특성을 나타내며 왼쪽 PI제어기는 선형제어기의 일종이다. 본 발명에서는 이 두 특성이 다른 구조의 결합에 의해 단상 PLL의 새로운 구조 및 우수한 특성을 제안한다. 전체 시스템의 제어특성은 ALC 구조중 적응적 알고리즘(adaptation algorithm)의 계수설정에 의존하며 이것은 전체 PLL의 제어특성의 상한선을 결정하게 된다. 그리고 PI 제어기의 비례 이득(Proportional gain)과 적분 이득(Integral gain) 설정에 의해 시스템 제어특성을 이 상한선까지 이용할 수 있게 된다.

상기 도 1에서 코사인(cosine)의 크기인

를 0으로 수렴시키는 방법으로 추종 신호의 크기에 해당하는

과 W2의 비를 이용하여

벡터의 위상을 변화시키는 방법을 이용하였다. 이렇게 하면 PI 제어기의 제어 이득은 전원전압인

신호의 크기와 무관하게 된다.

본 발명에 다른 PLL 시스템의 성능을 분석하기 위해 "MATLAB" 시뮬레이션과 "TMS320vc33 DSP" 보드를 이용한 실험을 실시하였다. 성능 검증을 위한 시나리오는 하기 표 1과 같이 작성하였다. 시나리오는 PLL 성능에 영향을 줄 수 있는, 실계통에서 발생 가능한 이벤트들로 구성되어 있다.

도 2에는 전원전압 30% 순간전압저하(sag) 발생시의 시뮬레이션 및 실험결과이다. 검출된 위상으로 다시 생성한 사인(sine)은 전압신호와 비교를 위해 편의상 100배를 취하였다.

도 2에 도시된 바를 참조하면, 순간전압저하(sag)는 0.104s에 시작하여 0.154s에 끝나게 되는데 이 때의 최대 위상오차는 0.0476radian으로 2.7도에 해당된다. 이 값은 제안하는 PLL 시스템을 적용한 제어시스템이 0.0001s의 제어주기를 가질 때 한 주기 지연(delay)에 해당한다.

도 3은 고조파 발생시 시뮬레이션 및 실험 위상검출 결과를 보인다. 도 3에 도시된 바와 같이, 전압 신호의 기본파 위상과 검출된 위상의 오차는 0.04radian 으로 2.29도에 해당된다. 이 값은 30% sag시의 오차보다 작은 값에 해당된다.

도 4는 전원전압에 20도의 위상각 점프(phase-angle jump)가 발생하였을 때의 시뮬레이션 및 실험결과이다. 도 4에 도시된 바와 같이, 이벤트 발생시점에서 2주기 이내에 추종함을 확인할 수 있다. 도 4에서는 전원전압의 주파수 변화시의 시험 또한 수행되었고, 이에 도시된 바와 같이, 본 발명의 PLL이 원 신호의 위상을 2주기 이내에 추종함을 확인할 수 있다.

상기와 같이 본 발명의 일 실시예에 따른 PLL의 구성이 이루어질 수 있으며, 한편 상기한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나 여러 가지 변형이 본 발명의 범위를 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 청구범위와 청구범위의 균등한 것에 의하여 정하여져야 할 것이다.

상기한 바와 같이 본 발명에 따른 델타-룰을 적용한 ALC와 P I제어기로 구성된 새로운 PLL 시스템은 전원의 순간전압강하(sag), 고조파, 위상각 점프(phase-angle jump), 그리고 주파수 가변 등 악조건에서도 강인하고 우수한 성능을 나타냄을 알 수 있다. 이러한 PLL 시스템은 전력품질보상장치 뿐만 아니라 계통연계형 전력변환장치의 제어요소로서 충분히 활용될 수 있다.

<참고문헌>

[1] E.B. Makram, R.B. Haines, A.A. Girgis, "Effect of harmonic distortion in reactive power measurement," IEEE Trans. on Ind. Appl., Vol.28, No.4, pp. 782-787, 1992.

[2] C.J. Melhorn, T.D. Davis, G.E. Beam, "Voltage sags; Their impact on the utility and industrial customers," IEEE Trans. on Ind, Appl., Vol.34, No.3, pp. 549-558, 1998.

[3] G. Yalcinkaya, M.H.J. Bollen. P.A. Crossley, "Characterization of voltage sags in industrial distribution systems, " in Conf. Rec. IEEE-IAS, pp. 2197-2204, 1997.

[4] V.Kaura, V.Blasko, "Operation of a phase locked loop system under distorted utility conditions," IEEE Trans. on Ind. Appl., Vol.33, No.1, pp.58-63, 1997.

[5] S.J Lee, J.K K, S.K Sul, "New phase detecting method for Power Conversion Systems Considering Distorted Conditions in Power System," in Conf, Rec. IEEE-IAS, Vol.4, pp. 2167-2172, 1997.

[6] Widrow, B., Lehr, M.A, "30 Years of Adaptive Neural Networks: Perceptron, Madaline, and Backpropagation," Proc. IEEE , Vol,78, pp. 1415 - 1442 1990.

Claims

PLL(Phase-Locked Loop) 시스템에 있어서,

수학식 6, 7을 이용하여, x1과 x2에 각각의 가중치(w1, w2)를 두어서
을 형성하며 형성된
과 원하는 값인
의 에러를 취하여 적응적인 알고리즘(adaptation algorithm)을 거쳐 가중치(w1, w2)를 적응시킴으로써 에러를 최소화하는 형태로 동작하는 ALC(Adaptive Linear Combiner)와,

상기 ALC의 최종출력인
의 코사인(cosine) 성분을 형성하는 w2의 크기의 비율을 궤한성분으로하여 x1과 x2의 주파수를 제어하는 구조를 가진 PI(Proportional Integral) 제어기로 구성됨을 특징으로 하는 PLL 시스템.

상기에서
은 추정된 값이며,
는 가중치 벡터이며,
는 사인(sine), 코사인(cosine) 신호 벡터임.