KR100887090B1 - Ｄｓｓｓ 송수신기 - Google Patents

Ｄｓｓｓ 송수신기 Download PDF

Info

Publication number
KR100887090B1
KR100887090B1 KR1020070093022A KR20070093022A KR100887090B1 KR 100887090 B1 KR100887090 B1 KR 100887090B1 KR 1020070093022 A KR1020070093022 A KR 1020070093022A KR 20070093022 A KR20070093022 A KR 20070093022A KR 100887090 B1 KR100887090 B1 KR 100887090B1
Authority
KR
South Korea
Prior art keywords
signal
receiver
integral
dsss
transmitter
Prior art date
Application number
KR1020070093022A
Other languages
English (en)
Inventor
민상현
조군식
이재형
이광묵
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070093022A priority Critical patent/KR100887090B1/ko
Priority to US12/098,396 priority patent/US7957452B2/en
Application granted granted Critical
Publication of KR100887090B1 publication Critical patent/KR100887090B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/16—Code allocation
    • H04J13/18—Allocation of orthogonal codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/004—Orthogonal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 DSSS 송수신기에 관한 것으로, DSSS 송신부와 DSSS 수신부로 이루어진 DSSS 송수신기에 있어서, 상기 DSSS 송신부는, 소스 데이타를 N비트씩 기설정된 2N개(N=자연수)의 심볼중의 하나로 매핑시키고, 상기 매핑된 심볼을, 사전에 2N개의 바이-직교성 코드워드 각각이 적분된 형태를 갖도록 사전에 설정된 적분 코드워드들중의 하나로 매핑시키는 적분 코드 매핑부; 및 상기 적분 코드 매핑부에 의해 매핑된 적분 코드워드를 RF 반송파에 실어서 송신하는 RF 송신부를 포함하고, 상기 DSSS 수신부는, 상기 RF 송신부로부터의 RF 신호에서 RF 반송파를 제거하고, RF 반송파가 제거된 아날로그 신호를 디지탈 신호로 변환하는 RF 수신부; 상기 RF 수신부로부터의 디지탈 신호를 미분하여 바이-직교성 코드워드로 변환하는 미분 회로부; 및 상기 미분 회로부로부터의 바이-직교성 코드워드와 기설정된 복수의 기준 코드워드들 각각과의 상관값들중 최대 상관값에 해당되는 심볼을 검출하는 심볼검출부를 포함한다.
DSSS, 송수신기, 심볼, 코드, 바이-직교성 코드워드, 적분, 미분

Description

ＤＳＳＳ 송수신기{Direct sequence spread spectrum TRANSCEIVER}
본 발명은 WPAN 통신 시스템에 적용되는 DSSS 송수신기에 관한 것으로, 특히 WPAN 통신 시스템에서, 송신기에서 적분된 형태의 짧은 코드워드를 이용하고, 수신기에서 미분검출방식을 채용함으로써, 간단히 주파수 오차의 영향을 줄일 수 있는 DSSS 송수신기에 관한 것이다.
일반적으로, 지그비(Zigbee)로 알려진 근거리 무선 통신(WPAN)의 물리계층 표준인 IEEE 802.15.4는 저속통신속도, 저전력소비, 저가격을 이점으로 하는 근거리 무선통신 표준으로써, 예상되는 응용분야로는 빌딩제어, 홈 네트워크(각종 가전기기, 조명,...), 냉난방제어, 공조제어, 센서 네트워크 등의 네트워크 & 제어용 분야이다.
이러한 WPAN 통신 시스템에 적용되는 DSSS(Direct sequence spread spectrum) 통신방식은, 직접 시퀀스 스프레드 스펙트럼 기술을 이용한 통신 방식으로써, DSSS는 하나의 신호 심볼을 일정한 시퀀스로 확산시켜 통신하는 방식이다.
이때, DSSS 통신 방식에서는, 의사 잡음 시퀀스(pseudo-random noise sequence)에 원래의 신호를 입력시키면, 주파수당전력 밀도가 낮아진 확산 대역 스 펙트럼 신호를 얻을 수 있다.
한편, 수신 측에서도 동일한 시퀀스의 의사 잡음 시퀀스를 이용하면 원신호를 재생할 수 있으며, 다수의 사용자가 사용할 수도 있다.
이러한 통신 방식은, 변조의 효율성이 좋고, 신호의 동기가 빠르며, 낮아진 전력 밀도로 대역 내 간섭이 적은 장점이 있어 CDMA(코드 분할 다중 접속)에 사용되고 있으며, IEEE 802.15.4 표준에 따르는 지그비 통신에도 이러한 DSSS 통신 방식을 이용된다.
도 1은 종래 DSSS 송수신기의 구성도이다.
도 1에 도시된 DSSS 송수신기는, 데이타를 DSSS 방식에 따라 확산하여 송신하는 DSSS 송신부(10)와, 상기 DSSS 송신부(10)로부터의 신호에서 데이타를 복원하는 DSSS 수신부(20)로 이루어진다.
상기 DSSS 송신부(10)는, 예를 들어 데이타를 4비트씩 해당 심볼에 매핑시키고, 매핑된 심볼을 해당 코드로 변환하는 코드 매핑부(11)와, 상기 코드 매핑부(11)로부터의 코드를 RF 반송파에 실어서 송신하는 RF 송신부(12)를 포함한다.
상기 DSSS 수신기(20)는, 상기 RF 송신부(12)로부터의 RF 신호를 베이스밴드 신호로 변환하고, 이 베이스밴드신호를 디지탈 신호로 변환하는 RF 수신부(21)와, RF 수신부(21)로부터의 베이스밴드 신호의 위상오차를 검출하여 보상하는 위상오차 보상기(22)와, 상기 위상오차 보상기(22)로부터의 베이스밴드신호에서 심볼을 검출 하는 심볼검출부(23)를 포함한다.
이와같은 종래 DSSS 송수신기의 동작은 다음과 같다.
상기 DSSS 송신기에서 N개의 비트 데이타(bit data)씩 그룹으로 묶어서 2(N-1)의 코드워드(code word) 길이를 갖는 2N 개중의 한개의 심볼로 변환한다.
예를 들어, 소스 비트 데이타를 4비트씩 그룹으로 묶어서, 16개의 심볼중의 하나의 심볼로 변환하고, 이 심볼을 8개의 코드를 갖는 16개의 바이-직교성 코드워드중 하나의 코드워드로 변환한다.
하기 표 1에 비트 데이타(bit data)와 바이-직교성 코드워드(bi-orthogonal code word)간의 변환관계가 나와 있다.
소스 비트 데이타 심볼 바이-직교성 코드워드
0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 1 0 1 0 1 0 1 0 1
0 0 1 0 2 0 0 1 1 0 0 1 1
0 0 1 1 3 0 1 1 0 0 1 1 0
0 1 0 0 4 0 0 0 0 1 1 1 1
0 1 0 1 5 0 1 0 1 1 0 1 0
0 1 1 0 6 0 0 1 1 1 1 0 0
0 1 1 1 7 0 1 1 0 1 0 0 1
1 0 0 0 8 1 1 1 1 1 1 1 1
1 0 0 1 9 1 0 1 1 1 0 1 0
1 0 1 0 10 1 1 0 0 1 1 0 0
1 0 1 1 11 1 0 0 0 1 0 0 1
1 1 0 0 12 1 1 1 1 0 0 0 0
1 1 0 1 13 1 0 1 0 0 1 0 1
1 1 1 0 14 1 1 0 0 0 0 1 1
1 1 1 1 15 1 0 0 1 0 1 1 0
이 변환된 코드 워드(code word)를 홀수번째와 짝수번째 코드 워드로 직병렬 변환하고, 바이폴라(bipolar) 신호로 만들어 적절한 펄스 성형 필터링 후 RF 송신 부에서 각각 캐리어 고주파 성분인 'coswot', 'sinwot'를 곱하여 변조하여 송신한다.
이후, 수신기에서는 송신기와 역으로 'coswot', 'sinwot'를 곱하여 기저대역 신호로 변환한다. 이때 송신기와 수신기의 캐리어 주파수가 정확히 동일하지 않기 때문에 주파수오차가 발생하여 기저대역 신호를 왜곡시키게 되는데 종래 방식에서는 복잡한 주파수 오차 보상기를 사용하여 이를 보상하고 있다.
또한, 위상오차보상기를 이용하여 남은 위상오차까지 보상한다. 패킷데이터 초반부에는 심볼 동기를 잡기 위한 프리앰블(preamble) 데이터와 페이로드(payload) 데이터의 시작을 알려주는 특정 데이터(SFD)가 있어 이를 이용하여 동기부에서 심볼동기와 프레임동기를 획득하게 된다.
계속해서, 심볼동기를 획득한 후 입력신호와 2N개의 심볼(reference code word) 상관기와 상관연산을 수행하여 최대 상관 값이 나온 심볼을 수신된 심볼로 결정한 후 다시 역으로 비트 데이타(bit data)로 변환한다.
통상, 고속의 이동성을 　지원하는 통신 시스템에서는 데이터 수신중에 주파수오차와 위상오차가 변하게 되므로 실시간으로 주파수 오차와 위상오차를 보상하기위해 복잡한 주파수오차보상기와 위상오차보상기를 사용하고 있다.
그러나, 저가격, 초소형, 저전력을 요구하는 WPAN 통신시스템의 경우, 이동성이 매우 낮아 주파수오차가 패킷데이터 수신중에 실시간으로 변하지 않으므로, 이러한 복잡한 주파수오차 보상기를 사용하는 것은 부적합하다.
그런데, 이러한 종래방식에서 주파수오차 보상기와 위상오차 보상기를 사용하지 않을 경우, 주파수 오차와 위상 오차에 의해 성능 열화가 매우 심하게 나타나는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해서 제안된 것으로써,그 목적은 WPAN 통신 시스템에서, 송신기에서 적분된 형태의 짧은 코드워드를 이용하고, 수신기에서 미분검출방식을 채용함으로써, 간단히 주파수 오차의 영향을 줄일 수 있는 DSSS 송수신기를 제공하는데 있다.
상기한 본 발명의 목적을 달성하기 위해서, 본 발명의 DSSS 송수신기는, DSSS 송신부와 DSSS 수신부로 이루어진 DSSS 송수신기에 있어서, 상기 DSSS 송신부는, 소스 데이타를 N비트씩 기설정된 2N개(N=자연수)의 심볼중의 하나로 매핑시키고, 상기 매핑된 심볼을, 사전에 2N개의 바이-직교성 코드워드 각각이 적분된 형태를 갖도록 사전에 설정된 적분 코드워드들중의 하나로 매핑시키는 적분 코드 매핑부; 및 상기 적분 코드 매핑부에 의해 매핑된 적분 코드워드를 RF 반송파에 실어서 송신하는 RF 송신부를 포함하고, 상기 DSSS 수신부는, 상기 RF 송신부로부터의 RF 신호에서 RF 반송파를 제거하고, RF 반송파가 제거된 아날로그 신호를 디지탈 신호로 변환하는 RF 수신부; 상기 RF 수신부로부터의 디지탈 신호를 미분하여 바이-직교성 코드워드로 변환하는 미분 회로부; 및 상기 미분 회로부로부터의 바이-직교성 코드워드와 기설정된 복수의 기준 코드워드들 각각과의 상관값들중 최대 상관값에 해당되는 심볼을 검출하는 심볼검출부를 포함하는 것을 특징으로 한다.
상기 적분 코드 매핑부는, 상기 적분 코드워드 각각이 '2(N-1)'개의 사전에 설전된 코드로 이루어지고, 상기 매핑된 심볼을, 적분 코드워드들중의 하나로 매핑시키는 것을 특징으로 한다.
상기 RF 송신부는, 상기 적분 코드 워드를 홀수번째의 비트 열과 짝수번째의 비트 열로 각각 분리하는 직/병렬 변환기; 상기 직렬/병렬 변환부로부터의 홀수번째 비트 열을 포함하는 디지탈 I신호를 아날로그 형태의 펄스 신호로 변환하는 제1 펄스성형 필터; 상기 직렬/병렬 변환부로부터의 짝수번째 비트 열을 포함하는 디지탈 Q신호를 아날로그 형태의 펄스 신호로 변환하는 제2 펄스성형 필터; 상기 제1 펄스성형 필터로부터의 펄스 신호를 아날로그 I 신호로 변환하는 제1 DAC; 상기 제2 펄스성형 필터로부터의 펄스 신호를 아날로그 Q 신호로 변환하는 제2 DAC; 및 상기 제1 DAC로부터의 아날로그 I 신호와 상기 제2 DAC로부터의 아날로그 Q 신호를 기설정된 RF 반송파에 실어 송신하는 송신부를 포함하는 것을 특징으로 한다.
상기 RF 수신부는, 상기 RF 송신부로부터의 RF 신호에서 RF 캐리어를 제거하여 RF 신호를 아날로그 신호로 변환하는 수신부; 및 상기 수신부로부터의 아날로그 신호를 디지탈 신호로 변환하는 A/D 컨버터를 포함하는 것을 특징으로 한다.
상기 미분 회로부는, 상기 RF 수신부로부터의 디지털 신호를 기설정된 시간만큼 지연하는 지연기; 상기 지연기로부터의 신호를 공액복소수를 취하는 공액복소수부; 및 상기 RF 수신부로부터의 디지털 신호와 상기 공액복소수부로부터의 신호 를 곱하는 승산기를 포함하는 것을 특징으로 한다.
상기 심볼검출부는, 상기 복수의 기준 코드워드들 각각은 상기 바이-직교성 코드워드를 적분한 형태를 갖는 적분 코드워드에 해당되며, '2(N-1)'개의 사전에 설정된 코드를 포함하는 것을 특징으로 한다.
이와같은 본 발명에 의하면, WPAN 통신 시스템에서, 송신기에서 적분된 형태의 짧은 코드워드를 이용하고, 수신기에서 미분검출방식을 채용함으로써, 간단히 주파수 오차의 영향을 줄일 수 있는 효과가 있다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명은 설명되는 실시예에 한정되지 않으며, 본 발명의 실시예는 본 발명의 기술적 사상에 대한 이해를 돕기 위해서 사용된다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
도 2는 본 발명에 따른 DSSS 송수신기의 구성도이다.
도 2를 참조하면, 본 발명에 따른 DSSS 송수신기는, DSSS 송신부(100)와 DSSS 수신부(200)로 이루어진다.
상기 DSSS 송신부(100)는, 소스 데이타를 N비트씩 기설정된 2N개(N=자연수)의 심볼중의 하나로 매핑시키고, 상기 매핑된 심볼을, 사전에 2N개의 바이-직교성 코드워드 각각이 적분된 형태를 갖도록 사전에 설정된 적분 코드워드들중의 하나로 매핑시키는 적분 코드 매핑부(110)와, 상기 적분 코드 매핑부(110)에 의해 매핑된 적분 코드워드를 RF 반송파에 실어서 송신하는 RF 송신부(120)를 포함한다.
상기 적분 코드 매핑부(110)는, 상기 적분 코드워드 각각이 '2(N-1)'개의 사전에 설정된 코드로 이루어지고, 상기 매핑된 심볼을, 적분 코드워드들중의 하나로 매핑시키킬 수 있다.
예를들어, 상기 적분 코드 매핑부(110)는, 상기 소스 데이타를 4 비트씩 기설정된 24개(16개)(0,1~15)의 심볼중의 하나로 매핑시키고, 상기 매핑된 심볼을, 사전에 24개(16개)의 바이-직교성 코드워드 각각이 적분된 형태를 갖는 적분 코드워드들중의 하나로 매핑시키는데, 이때, 도 5에 도시한 바와 같이 상기 적분 코드워드 각각이 '2(4-1)'개(8개)의 사전에 설정된 코드로 이루어질 수 있다.
상기 DSSS 수신부(200)는, 상기 RF 송신부(120)로부터의 RF 신호에서 RF 반송파를 제거하고, RF 반송파가 제거된 아날로그 신호를 디지탈 신호로 변환하는 RF 수신부(210)와, 상기 RF 수신부(210)로부터의 디지탈 신호를 미분하여 바이-직교성 코드워드로 변환하는 미분 회로부(220)와, 상기 미분 회로부(220)로부터의 바이-직교성 코드워드와 기설정된 복수의 기준 코드워드들 각각과의 상관값들중 최대 상관값에 해당되는 심볼을 검출하는 심볼검출부(230)를 포함한다.
도 3은 도 2의 RF 송신부의 구성도이다.
도 3을 참조하면, 상기 RF 송신부(120)는, 상기 적분 코드 워드를 홀수번째의 비트 열과 짝수번째의 비트 열로 각각 분리하는 직/병렬 변환기(121)와, 상기 직렬/병렬 변환부(121)로부터의 홀수번째 비트 열을 포함하는 디지탈 I신호를 아날로그 형태의 펄스 신호로 변환하는 제1 펄스성형 필터(122)와, 상기 직렬/병렬 변환부(121)로부터의 짝수번째 비트 열을 포함하는 디지탈 Q신호를 아날로그 형태의 펄스 신호로 변환하는 제2 펄스성형 필터(123)와, 상기 제1 펄스성형 필터(122)로부터의 펄스 신호를 아날로그 I 신호로 변환하는 제1 DAC(124)와, 상기 제2 펄스성형 필터(123)로부터의 펄스 신호를 아날로그 Q 신호로 변환하는 제2 DAC(125)와, 상기 제1 DAC(124)로부터의 아날로그 I 신호와 상기 제2 DAC(125)로부터의 아날로그 Q 신호를 기설정된 RF 반송파에 실어 송신하는 송신부(126)를 포함한다.
도 4는 도 2의 RF 수신부의 구성도이다.
도 4를 참조하면, 상기 RF 수신부(210)는, 상기 RF 송신부(120)로부터의 RF 신호에서 RF 캐리어를 제거하여 RF 신호를 아날로그 신호로 변환하는 수신부(211)와, 상기 수신부(211)로부터의 아날로그 신호를 디지탈 신호로 변환하는 A/D 컨버터(212)를 포함한다.
도 5는 본 발명에 따른 DSSS 송신기에서의 신호처리 설명도이다.
도 5를 참조하면, S110은 상기 DSSS 송신기의 적분 코드 매핑부(110)에서의 신호처리 과정으로, S111은 소스 비트 데이타를 심볼로 변환하는 과정을 보이고 있고, S112는 심볼을 적분 코드워드로 변환하는 과정을 보이고 있다.
도 6은 본 발명에 따른 DSSS 수신기에서의 신호처리 설명도이다.
도 6을 참조하면, (1) S220은 상기 DSSS 수신기의 미분 회로부(220)에서의 신호처리 과정이고, (2) S230은 상기 DSSS 수신기의 심볼검출부(230)에서의 신호처리 과정이며, (3)은 상기 심볼 검출부(230)의 심볼에서 소스 비트 데이타를 검출하는 과정을 보이고 있다.
도 7은 본 발명에 따른 미분 회로부의 구성도이다.
도 7을 참조하면, 상기 미분 회로부(220)는, 상기 RF 수신부(210)로부터의 디지털 신호(S(k))를 기설정된 시간만큼 지연하는 지연기(221)와, 상기 지연기(221)로부터의 신호를 공액복소수를 취하는 공액복소수부(222)와, 상기 RF 수신부(210)로부터의 디지털 신호(S(k))와 상기 공액복소수부(222)로부터의 신호를 곱하는 승산기(223)를 포함한다.
상기 심볼 검출부(230)에서, 상기 복수의 기준 코드워드들 각각은 상기 바이-직교성 코드워드를 적분한 형태를 갖는 적분 코드워드에 해당되며, '2(N-1)'개의 사전에 설정된 코드를 포함한다.
예를 들면, 상기 적분 코드 매핑부(110)가, 소스 데이타를 4 비트씩 기설정된 24개(16개)(0,1~15)의 심볼중의 하나로 매핑시키는 경우, 상기 심볼 검출부(230)는, '2(4-1)'개(8개)의 코드를 갖는 복수의 기준 코드워드를 설정해 둔다.
이하, 본 발명의 작용 및 효과를 첨부한 도면에 의거하여 상세히 설명한다.
도 2 내지 도 7을 참조하여 본 발명에 따른 DSSS 송수신기에 대해 설명하면, 도 2에서, 발명에 따른 DSSS 송수신기는, DSSS 송신부(100)와 DSSS 수신부(200)로 이루어진다.
먼저, 도 2, 도 3 및 도 5를 참조하여 상기 DSSS 송신부(100)에 대해 설명한 다.
도 2에서, 상기 DSSS 송신부(100)는, 적분 코드 매핑부(110)와, RF 송신부(120)를 포함한다.
이때, 상기 적분 코드 매핑부(110)는, 데이타를 N비트씩 기설정된 2N개의 심볼중의 하나로 매핑시키고, 매핑된 심볼을, 사전에 2N개의 바이-직교성 코드워드 각각이 적분된 형태를 갖는 적분 코드워드들중의 하나로 매핑시킨다.
예를 들어, 상기 적분 코드 매핑부(110)는, 상기 소스 데이타를 4 비트씩 기설정된 24개(16개)(0,1~15)의 심볼중의 하나로 매핑시키고, 상기 매핑된 심볼을, 사전에 24개(16개)의 바이-직교성 코드워드 각각이 적분된 형태를 갖는 적분 코드워드들중의 하나로 매핑시키는데, 이때, 상기 적분 코드워드 각각이 '2(4-1)'개(8개)의 사전에 설정된 코드로 이루어질 수 있다.
다음, 상기 RF 송신부(120)는, 상기 적분 코드 매핑부(110)에 의해 매핑된 적분 코드워드를 RF 반송파에 실어서 송신한다.
도 3을 참조하여 상기 RF 송신부(120)에 대해 설명한다.
도 3에서, 상기 RF 송신부(120)는, 직/병렬 변환기(121), 제1 펄스성형 필터(122), 제2 펄스성형 필터(123), 제1 DAC(124), 제2 DAC(125) 및 송신부(126)를 포함하는 경우, 상기 직/병렬 변환기(121)는, 상기 적분 코드 워드를 홀수번째의 비트 열과 짝수번째의 비트 열로 각각 분리하여 제1 펄스성형 필터(122) 및 제2 펄스성형 필터(123)로 각각 출력한다.
다음, 상기 제1 펄스성형 필터(122)는, 상기 직렬/병렬 변환부(121)로부터의 홀수번째 비트 열을 포함하는 디지탈 I신호를 아날로그 형태의 펄스 신호로 변환하여 제1 DAC(124)로 출력한다. 상기 제2 펄스성형 필터(123)는, 상기 직렬/병렬 변환부(121)로부터의 짝수번째 비트 열을 포함하는 디지탈 Q신호를 아날로그 형태의 펄스 신호로 변환하여 제2 DAC(125)로 출력한다.
계속해서, 상기 제1 DAC(124)는, 상기 제1 펄스성형 필터(122)로부터의 펄스 신호를 아날로그 I 신호로 변환한다. 그리고, 상기 제2 DAC(125)는, 상기 제2 펄스성형 필터(123)로부터의 펄스 신호를 아날로그 Q 신호로 변환한다.
그리고, 상기 송신부(126)는, 상기 제1 DAC(124)로부터의 아날로그 I 신호와 상기 제2 DAC(125)로부터의 아날로그 Q 신호를 기설정된 RF 반송파에 실어 송신한다.
도 5를 참조하면, 예를 들어, 상기 소스 데이타를 4 비트씩 기설정된 24개(16개)(0,1~15)의 심볼중의 하나로 매핑시키는 경우, 도 5에 도시한 바와같이, 상기 소스 비트 데이타는 사전에 4비트씩 구분되어 16개의 심볼에 각각 매핑되어 있고, 상기 16개의 심볼 각각도 16개의 적분된 형태를 갖도록 사전에 설정된 코드워드에 사전에 각각 매핑되어 있다.
이때, 소스 비트 데이타가 발생되면 적분 코드워드로 매핑되는 과정(S110)을 간단히 설명하면, 먼저 발생된 소스 비트 데이타를 4비트씩 구분되어 16개의 심볼중 하나에 매핑되고(S111), 상기 매핑된 심볼은 16개의 적분 코드워드중의 하나에 매핑된다(S112).
도 5를 참조하여 예를 들면, 소스 비트 데이타 '0000'는 심볼 '0'에 매핑되고, 심볼 '0'은 사전에 설정된 코드인 '0110 0110'에 매핑된다. 소스 비트 데이타 '0001'는 심볼 '1'에 매핑되고, 심볼 '1'은 사전에 설정된 코드인 '0101 0101'에 매핑된다. 소스 비트 데이타 '0010'는 심볼 '2'에 매핑되고, 심볼 '2'은 사전에 설정된 코드인 '0111 0111'에 매핑된다. 이와같은 방식으로, 소스 비트 데이타 '1111'는 심볼 '15'에 매핑되고, 심볼 '15'는 사전에 설정된 코드인 '1110 1011'에 매핑된다.
이하, 도 2, 도 4, 도 6 및 도 7을 참조하여 DSSS 수신부(200)에 대해 설명한다.
먼저, 도 2를 참조하면, 상기 DSSS 수신부(200)는, RF 수신부(210), 미분 회로부(220) 및 심볼검출부(230)를 포함한다.
이때, 상기 RF 수신부(210)는, 상기 RF 송신부(120)로부터의 RF 신호에서 RF 반송파를 제거하고, RF 반송파가 제거된 아날로그 신호를 디지탈 신호, 즉 적분된 형태를 갖는 코드워드로 변환한다.
상기 미분 회로부(220)는, 상기 RF 수신부(210)로부터의 디지탈 신호를 미분 하여 바이-직교성 코드워드로 변환한다.
상기 심볼검출부(230)는, 상기 미분 회로부(220)로부터의 바이-직교성 코드워드와 기설정된 복수의 기준 코드워드들 각각과의 상관값들중 최대 상관값에 해당되는 심볼을 검출한다.
도 4를 참조하면, 상기 RF 수신부(210)는, 수신부(211) 및 A/D 컨버터(212)를 포함하는 경우, 상기 수신부(211)는, 상기 RF 송신부(120)로부터의 RF 신호에서 RF 캐리어를 제거하여 RF 신호를 아날로그 신호로 변환한다. 상기 A/D 컨버터(212)는, 상기 수신부(211)로부터의 아날로그 신호를 디지탈 신호로 변환한다.
도 6을 참조하면, 예를 들어, 상기 소스 데이타를 4 비트씩 기설정된 24개(16개)(0,1~15)의 심볼중의 하나로 매핑시키는 경우, 도 6에 도시한 바와같이, 상기 DSSS 수신기의 미분 회로부(220)는, 입력되는 적분된 형태를 갖는 코드워드를 미분하여 미분된 코드워드를 출력한다((1)S220).
다음, 상기 DSSS 수신기의 심볼검출부(230)는, 상기 미분 회로부(220)로부터의 미분된 코드워드를 심볼로 변환한다((2)S230). 이후, 상기 심볼 검출부(230)의 심볼에 해당되는 소스 비트 데이타가 검출된다((3)).
도 7을 참조하면, 상기 미분 회로부(220)는, 지연기(221), 공액복소수 부(222) 및 승산기(223)를 포함하는 경우, 상기 지연기(221)는, 상기 RF 수신부(210)로부터의 디지털 신호(S(k))를 기설정된 시간만큼 지연하고, 상기 공액복소수부(222)는, 상기 지연기(221)로부터의 신호를 공액복소수를 취하며, 상기 승산기(223)는, 상기 RF 수신부(210)로부터의 디지털 신호(S(k))와 상기 공액복소수부(222)로부터의 신호를 곱하여 미분된 코드워드를 출력한다.
한편, 상기 미분 회로부(220)에 의해서 주파수 오차가 제거되는 과정을 보이면 다음과 같다.
본 발명의 미분 회로부의 연산과정에서는 허수부만을 데이타로 사용하여 연산을 수행하는데, 그 이유는 미분된 복소 신호의 허수부에만 바이-직교성 코드 정보가 존재하기 때문이다.
상기 기준신호를 'S(k)=I+jQ'라 하고, 상기 기준신호의 미분 출력을 'Ds(k)'라 하고, 상기 미분회로부(220)의 지연기(221)에 의한 지연된 신호를 'S(k-Tc)'라 하고, 상기 미분 회로부(220)의 공액복소수부(222)에서 출력되는 신호를 '(S(k-Tc))*'라 하면, 상기 미분 회로부(220)의 출력 'Ds(k)'는 하기 수학식 1과 같다.
Figure 112007066398261-pat00001
상기 수학식 1에서, 코드 정보를 포함하고 있는 'QDs'는 하기 수학식 2에 보인 바와같다.
Figure 112007066398261-pat00002
그리고, 상기 미분회로부(220)의 수신입력을 'r(k)'라 하고, 그 출력을 'Dr(k)'라 하고, 상기 미분회로부(220)의 지연기(221)에 의한 지연된 신호를 'r(k-Tc)'라 하고, 상기 미분 회로부(220)의 공액복소수부(222)에서 출력되는 신호를 '(r(k-Tc))*'라 하면, 상기 미분 회로부(220)의 출력 'Dr(k)'는 하기 수학식 3과 같다.
Figure 112007066398261-pat00003
상기 수학식 3에서, φ(k)는 위상오차, 2πfoTs는 주파수오차이고, θ(k)는 정보 데이타 위상이고, a(k)=1, φ(k) = 'φ(k-Tc)'라고 하면, 상기 수학식 3은 하기 수학식 4와 같이 정리할 수 있다.
Figure 112007066398261-pat00004
상기 수학식 4를 참조하면, 주파수오차는 '2πfoTsTc'로 상수로 되어, 결국 주파수 오차가 제거되었음을 알 수 있다.
한편, 상기 소스 데이타를 4 비트씩 기설정된 24개(16개)(0,1~15)의 심볼중의 하나로 매핑되는 경우, 상기 심볼 검출부(230)에서, 상기 16개의 기준 코드워드들 각각은 상기 바이-직교성 코드워드를 적분한 형태를 갖는 적분 코드워드에 해당되며, 8개(2(4-1)의 사전에 설정된 코드를 포함한다.
이때, 전술한 바와같이, 도 6을 참조하면, 상기 심볼 검출부(230)는, 미분된 코드워드가 입력되면, 입력되는 미분된 코드워드에 해당되는 심볼로 변환하는 과정을 수행한다. 이후, 변환된 심볼은 소스 비트 데이타로 변환한다.
삭제
도 6을 참조하여 예를 들면, 적분 코드워드 '0110 0110'는 미분된 코드워드'000 0000'에 매핑되고, 미분된 코드워드 '000 0000'는 심볼 '0'에 매핑된다. 적분 코드워드 '0101 0101'는 미분된 코드워드'010 1010'에 매핑되고, 미분된 코드워드 '010 1010'는 심볼 '1'에 매핑된다. 적분 코드워드 '0111 0111'는 미분된 코드워드'001 1001'에 매핑되고, 미분된 코드워드 '001 1001'는 심볼 '2'에 매핑된다. 이와같은 방식으로, 적분 코드워드 '1110 1011'는 미분된 코드워드'100 1011'에 매핑되고, 미분된 코드워드 '100 1011'는 심볼 '15'에 매핑된다.
이후, 상기 심볼 '0'은 소스 비트 데이타 '0000'로 매핑되고, 심볼 '1'은 소스 비트 데이타 '0001'로 매핑되고, 심볼 '2'는 소스 비트 데이타 '0010'로 매핑되며, 이와같은 방식으로, 심볼 '15'는 소스 비트 데이타 '1111'로 매핑된다.
도 8을 참조하면, 본 발명의 미분 회로부에서, 심볼 '0'에 대한 미분 회로부의 출력(Dq)을 쉽게 알 수 있다. 즉, 'k=2'인 지점을 기준으로 I(k) 및 Q(k)값을 수학식 5에 대입하면, 도 8에 도시한 바와같은 출력(Dq(k))을 구할 수 있다.
Figure 112007066398261-pat00005
전술한 바와 같은 본 발명에서, DSSS 수신부에서 주파수 오차 및 위상 오차 제거특성이 우수한 미분 회로부의 구조를 이용하기 위해서, DSSS 송신부에서 미리 적분된 형태를 갖는 바이-직교성 코드를 준비하여 소스 비트 데이타를 미리 적분된 형태를 갖는 바이-직교성 코드로 매핑시키는 과정을 수행하도록 하고, DSSS 수신부에서 적분된 형태를 갖는 코드를 미분시켜 원래의 바이-직교성 코드로 복원하도록 함으로써, 심볼 검출을 정상적으로 수행할 수 있으면서도 주파수 오차를 줄일 수 있게 된다.
도 1은 종래 DSSS 송수신기의 구성도.
도 2는 본 발명에 따른 DSSS 송수신기의 구성도.
도 3은 도 2의 RF 송신부의 구성도.
도 4는 도 2의 RF 수신부의 구성도.
도 5는 본 발명에 따른 DSSS 송신기에서의 신호처리 설명도.
도 6은 본 발명에 따른 DSSS 수신기에서의 신호처리 설명도.
도 7은 본 발명에 따른 미분 회로부의 구성도.
도 8은 본 발명의 미분 회로부의 동작 설명을 위한 신호 파형 및 테이블도.
* 도면의 주요부분에 대한 부호의 설명 *
100 : DSSS 송신부 110 : 적분 코드 매핑부
120 : RF 송신부 121 : 직/병렬 변환기
122 : 제1 펄스성형 필터 123 : 제2 펄스성형 필터
124 : 제1 DAC 125 : 제2 DAC
126 : 송신부 200 : DSSS 수신부
210 : RF 수신부 211 : 수신부
212 : A/D 컨버터 220 : 미분 회로부
221 : 지연기 222 : 공액복소수부
223 : 승산기 230 : 심볼검출부

Claims (6)

  1. DSSS 송신부와 DSSS 수신부로 이루어진 DSSS 송수신기에 있어서,
    상기 DSSS 송신부는,
    소스 데이타를 N비트씩 기설정된 2N개(N=자연수)의 심볼중의 하나로 매핑시키고, 상기 매핑된 심볼을, 사전에 2N개의 바이-직교성 코드워드 각각이 적분된 형태를 갖도록 사전에 설정된 적분 코드워드들중의 하나로 매핑시키는 적분 코드 매핑부; 및
    상기 적분 코드 매핑부에 의해 매핑된 적분 코드워드를 RF 반송파에 실어서 송신하는 RF 송신부를 포함하고,
    상기 DSSS 수신부는,
    상기 RF 송신부로부터의 RF 신호에서 RF 반송파를 제거하고, RF 반송파가 제거된 아날로그 신호를 디지탈 신호로 변환하는 RF 수신부;
    상기 RF 수신부로부터의 디지탈 신호를 미분하여 바이-직교성 코드워드로 변환하는 미분 회로부; 및
    상기 미분 회로부로부터의 바이-직교성 코드워드와 기설정된 복수의 기준 코드워드들 각각과의 상관값들중 최대 상관값에 해당되는 심볼을 검출하는 심볼검출부를 포함하는
    것을 특징으로 하는 DSSS 송수신기.
  2. 제1항에 있어서, 상기 적분 코드 매핑부는,
    상기 적분 코드워드 각각이 '2(N-1)'개의 사전에 설정된 코드로 이루어지고, 상기 매핑된 심볼을, 적분 코드워드들중의 하나로 매핑시키는 것을 특징으로 하는 DSSS 송수신기.
  3. 제1항에 있어서, 상기 RF 송신부는,
    상기 적분 코드 워드를 홀수번째의 비트 열과 짝수번째의 비트 열로 각각 분리하는 직/병렬 변환기;
    상기 직렬/병렬 변환부로부터의 홀수번째 비트 열을 포함하는 디지탈 I신호를 아날로그 형태의 펄스 신호로 변환하는 제1 펄스성형 필터;
    상기 직렬/병렬 변환부로부터의 짝수번째 비트 열을 포함하는 디지탈 Q신호를 아날로그 형태의 펄스 신호로 변환하는 제2 펄스성형 필터;
    상기 제1 펄스성형 필터로부터의 펄스 신호를 아날로그 I 신호로 변환하는 제1 DAC;
    상기 제2 펄스성형 필터로부터의 펄스 신호를 아날로그 Q 신호로 변환하는 제2 DAC; 및
    상기 제1 DAC로부터의 아날로그 I 신호와 상기 제2 DAC로부터의 아날로그 Q 신호를 기설정된 RF 반송파에 실어 송신하는 송신부
    를 포함하는 것을 특징으로 하는 DSSS 송수신기.
  4. 제1항에 있어서, 상기 RF 수신부는,
    상기 RF 송신부로부터의 RF 신호에서 RF 캐리어를 제거하여 RF 신호를 아날로그 신호로 변환하는 수신부; 및
    상기 수신부로부터의 아날로그 신호를 디지탈 신호로 변환하는 A/D 컨버터
    를 포함하는 것을 특징으로 하는 DSSS 송수신기.
  5. 제1항에 있어서, 상기 미분 회로부는,
    상기 RF 수신부로부터의 디지털 신호를 기설정된 시간만큼 지연하는 지연기;
    상기 지연기로부터의 신호를 공액복소수를 취하는 공액복소수부; 및
    상기 RF 수신부로부터의 디지털 신호와 상기 공액복소수부로부터의 신호를 곱하는 승산기
    를 포함하는 것을 특징으로 하는 DSSS 송수신기.
  6. 제1항에 있어서, 상기 심볼검출부는,
    상기 복수의 기준 코드워드들 각각은 상기 바이-직교성 코드워드를 적분한 형태를 갖는 적분 코드워드에 해당되며, '2(N-1)'개의 사전에 설정된 코드를 포함하는 것을 특징으로 하는 DSSS 송수신기.
KR1020070093022A 2007-09-13 2007-09-13 Ｄｓｓｓ 송수신기 KR100887090B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070093022A KR100887090B1 (ko) 2007-09-13 2007-09-13 Ｄｓｓｓ 송수신기
US12/098,396 US7957452B2 (en) 2007-09-13 2008-04-04 Direct sequence spread spectrum transceiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070093022A KR100887090B1 (ko) 2007-09-13 2007-09-13 Ｄｓｓｓ 송수신기

Publications (1)

Publication Number Publication Date
KR100887090B1 true KR100887090B1 (ko) 2009-03-04

Family

ID=40454408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070093022A KR100887090B1 (ko) 2007-09-13 2007-09-13 Ｄｓｓｓ 송수신기

Country Status (2)

Country Link
US (1) US7957452B2 (ko)
KR (1) KR100887090B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2781031B1 (en) * 2011-11-16 2019-05-15 NXP USA, Inc. Direct sequence spread spectrum signal receiving device and method
WO2014083363A2 (en) * 2012-11-30 2014-06-05 The University Court Of The University Of Edinburgh Communication apparatus and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315616A (en) 1992-12-31 1994-05-24 Gte Government Systems Corporation Correlator for DSSS communications
EP1065793A2 (en) 1999-06-29 2001-01-03 Intersil Corporation Rake receiver with embedded decision feedback equalizer
US20030152137A1 (en) 2001-12-21 2003-08-14 Qicai Shi Low cost DSSS communication system
US6754251B1 (en) 1998-03-09 2004-06-22 Texas Instruments Incorporated Spread-spectrum telephony with accelerated code acquisition

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2185847A1 (en) * 1996-09-18 1998-03-19 Jean-Paul Chaib Method and apparatus for encoding and decoding digital signals
JP3792098B2 (ja) 2000-03-17 2006-06-28 三菱電機株式会社 タイミング再生装置、これを用いた復調装置およびタイミング再生方法
GB2370472B (en) * 2000-12-21 2004-07-21 Ubinetics Ltd Coding
JP3921402B2 (ja) * 2002-03-20 2007-05-30 株式会社日立コミュニケーションテクノロジー 無線受信機

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315616A (en) 1992-12-31 1994-05-24 Gte Government Systems Corporation Correlator for DSSS communications
US6754251B1 (en) 1998-03-09 2004-06-22 Texas Instruments Incorporated Spread-spectrum telephony with accelerated code acquisition
EP1065793A2 (en) 1999-06-29 2001-01-03 Intersil Corporation Rake receiver with embedded decision feedback equalizer
US20030152137A1 (en) 2001-12-21 2003-08-14 Qicai Shi Low cost DSSS communication system

Also Published As

Publication number Publication date
US7957452B2 (en) 2011-06-07
US20090074034A1 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
CA2262553C (en) Method and device for variable-speed transmission
KR101176321B1 (ko) Ｅ?ｕｔｒａｎ을 위한 이차 동기 코드북
US8693521B2 (en) Method and apparatus for packet acquisition
CN1115792C (zh) 移动通信系统发射机中的扩频信号发生装置和方法
US20040179507A1 (en) Preamble for a TFI-OFDM communications system
CN105450577A (zh) 一种基于直流偏置的滤波器组多载波可见光通信系统及方法
EP1754313B1 (en) A transmitter and receiver for ultra-wideband ofdm signals employing a low-complexity cdma layer for bandwidth expansion
Lu et al. A survey of non-orthogonal multiple access for 5G
JPH11275059A (ja) 可変速度伝送方法および可変速度伝送装置
US20140348212A1 (en) Spread spectrum encoding and decoding
CN101682356A (zh) 在人体通信中以可变数据率传送和接收信号的方法和设备
US20140016676A1 (en) Spread-spectrum codes generation
KR100675502B1 (ko) 부호 분할 다중접속 통신용 시스템
KR100887090B1 (ko) Ｄｓｓｓ 송수신기
KR100269341B1 (ko) 이동통신시스템의기저대역신호복조장치및방법
US9094108B2 (en) Spread-spectrum modulation and demodulation
US6636556B2 (en) Large area wireless CDMA system and method
Lopacinski et al. A study of barker spreading codes for high-speed PSSS wireless systems
CN102017474A (zh) 选择沃尔什码的自适应频率基带的方法、使用该方法的自适应频率选择性扩展器和使用该自适应频率选择性扩展器的发送和接收设备
US6028889A (en) Pipelined fast hadamard transform
CN1890891A (zh) 一种用于无线通信体系的噪声方差估算方法及装置
CN1461537A (zh) 用于同步通信系统中的接收机和发射机的设备
Ali et al. Low power HBC PHY baseband transceiver for IEEE 802.15. 6 WBAN
RU2803188C2 (ru) Способ и устройство для модуляции с последовательностями задова-чу
CN110808752A (zh) 一种物联网的通信方法及系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 12