KR100884203B1 - Image sensor with Light shield layer - Google Patents

Image sensor with Light shield layer Download PDF

Info

Publication number
KR100884203B1
KR100884203B1 KR1020020023016A KR20020023016A KR100884203B1 KR 100884203 B1 KR100884203 B1 KR 100884203B1 KR 1020020023016 A KR1020020023016 A KR 1020020023016A KR 20020023016 A KR20020023016 A KR 20020023016A KR 100884203 B1 KR100884203 B1 KR 100884203B1
Authority
KR
South Korea
Prior art keywords
metal
image sensor
light
metal wiring
slot
Prior art date
Application number
KR1020020023016A
Other languages
Korean (ko)
Other versions
KR20030084344A (en
Inventor
김영진
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020023016A priority Critical patent/KR100884203B1/en
Publication of KR20030084344A publication Critical patent/KR20030084344A/en
Application granted granted Critical
Publication of KR100884203B1 publication Critical patent/KR100884203B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding

Abstract

본 발명은 시모스 이미지센서에 관한 것으로 특히, 주변회로 영역으로 입사하는 빛을 효과적으로 차단하는 광차단층을 구비한 이미지센서에 관한 것이다. 이를 위한 본 발명은 광감지부와 주변회로부가 형성된 기판; 상기 주변회로부를 덮으며 형성되되, 슬롯을 갖는 최종금속배선; 및 상기 기판과 상기 최종금속배선 사이에 형성되되, 상기 최종금속배선의 슬롯을 통해 입사하는 빛을 차단하는 하부금속배선을 포함하여 이루어진다.
The present invention relates to a CMOS image sensor, and more particularly, to an image sensor having a light blocking layer for effectively blocking light incident to the peripheral circuit region. The present invention for this purpose is a substrate formed with a light sensing unit and a peripheral circuit portion; A final metal wire covering the peripheral circuit part and having a slot; And a lower metal line formed between the substrate and the final metal line to block light incident through the slot of the final metal line.

시모스 이미지센서, 광차단층, 최종금속배선, 메탈슬롯CMOS image sensor, light blocking layer, final metal wiring, metal slot

Description

광차단층을 구비한 이미지센서{Image sensor with Light shield layer} Image sensor with light shield layer             

도1은 주변회로부와 화소어레이 부분을 포함한 종래의 시모스 이미지센서를 보인 평면도,1 is a plan view showing a conventional CMOS image sensor including a peripheral circuit portion and a pixel array portion;

도2는 본 발명의 일실시예에 따라 제3 금속배선과 제2 금속배선이 배치된 모습을 보인 개념도,2 is a conceptual view illustrating a third metal wiring and a second metal wiring disposed in accordance with an embodiment of the present invention;

도3 내지 도4는 본 발명의 일실시예에 따른 제3 금속배선과 제2 금속배선이 배치된 단면을 보인 단면도.
3 to 4 are cross-sectional views illustrating a cross section in which a third metal wire and a second metal wire are disposed according to an embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

30 : 하부층30: lower layer

31 : 제2 금속배선31: second metal wiring

32 : 슬롯32: slot

33 : 콘택33: contact

34 : 금속층간절연막34: interlayer insulating film

35 : 제3 금속배선35: third metal wiring

36 : 슬롯36 slot

본 발명은 이미지센서에 관한 것으로 특히, 최상위 금속층에 형성된 슬롯(slot)과 최상위 금속층의 하부에 위치한 금속배선의 슬롯을 엇갈리게 배치하여 빛을 효율적으로 차단하는 광차단층을 구비한 시모스 이미지센서에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor, and more particularly, to a CMOS image sensor having a light blocking layer that blocks light efficiently by arranging a slot formed in a top metal layer and a slot of a metal wiring positioned below the top metal layer. .

일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. A charge coupled device (CCD) is a device in which individual metal-oxide-silicon (MOS) capacitors are very close to each other. It is a device in which charge carriers are stored and transported in a capacitor while being positioned, and the CMOS image sensor uses a CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. It is a device that adopts a switching method that makes a transistor and sequentially detects output using the transistor.

잘 알려진 바와 같이, 칼라 이미지를 구현하기 위한 이미지센서는 외부로부터의 빛을 받아 광전하를 생성 및 축적하는 광감지부분 상부에 칼라 필터가 어레이되어 있다. 칼라필터어레이(CFA : Color Filter Array)는 레드(Red), 그린(Green) 및 블루(Blue)의 3가지 칼라로 이루어지거나, 옐로우(Yellow), 마젠타(Magenta) 및 시안(Cyan)의 3가지 칼라로 이루어진다. As is well known, an image sensor for implementing a color image has an array of color filters on the light sensing portion that receives and receives light from the outside to generate and accumulate photocharges. The color filter array (CFA) consists of three colors: red, green, and blue, or three colors: yellow, magenta, and cyan. It is made of collar.

또한, 이미지센서는 빛을 감지하는 광감지부분과 감지된 빛을 전기적 신호로 처리하여 데이터화하는 로직회로 부분으로 구성되어 있는바, 광감도를 높이기 위하여 전체 이미지센서 소자에서 광감지부분의 면적이 차지하는 비율(Fill Factor)을 크게 하려는 노력이 진행되고 있지만, 근본적으로 로직회로 부분을 제거할 수 없기 때문에 제한된 면적하에서 이러한 노력에는 한계가 있다. 따라서 광감도를 높여주기 위하여 광감지부분 이외의 영역으로 입사하는 빛의 경로를 바꿔서 광감지부분으로 모아주는 집광기술이 등장하였는데, 이러한 집광을 위하여 이미지센서는 칼리필터 상에 마이크로렌즈(microlens)를 형성하는 방법을 사용하고 있다.In addition, the image sensor is composed of a light sensing part for detecting light and a logic circuit part for processing the detected light as an electrical signal to make data. The ratio of the area of the light sensing part to the overall image sensor element is increased to increase the light sensitivity. Efforts have been made to increase the fill factor, but these efforts are limited in a limited area because the logic circuit part cannot be removed. Therefore, a condensing technology has emerged to change the path of light incident to a region other than the light sensing portion to raise the light sensitivity, and to collect the light sensing portion. For this purpose, the image sensor forms microlens on the kali filter. I'm using the method.

이러한 이미지센서에서 단위 화소 영역이외의 주변회로 지역으로 입사하는 빛은 전자-정공 짝을 만들어 잡음 성분을 구성하게 되어, 빛에 의한 번짐(smear)현상을 유발하고 이에 따라 신호대 잡음특성과 이미지센서 출력의 다이나믹 레인지(Dynamic Raneg) 특성 등에 영향을 주는 요소로 작용하였다.In this image sensor, light incident to the peripheral circuit area other than the unit pixel area forms an electron-hole pair to form a noise component, causing a smear phenomenon caused by the light, and thus the signal-to-noise characteristic and the image sensor output. It acted as a factor influencing the dynamic range characteristics of.

따라서, 주변회로로 입사하는 이러한 빛을 차단하기 위한 광차단층을 형성하여 왔는데, 종래의 광차단층을 구비한 시모스 이미지센서를 도1을 참조하여 설명하면 다음과 같다.Therefore, a light blocking layer for blocking such light incident to the peripheral circuit has been formed. Referring to FIG. 1, a CMOS image sensor having a conventional light blocking layer will be described.

도1은 주변회로부와 화소어레이 부분을 포함하는 종래의 시모스 이미지센서를 도시한 평면도로서, 빛을 받아들여 전기적인 신호로 변환시켜 주는 단위화소(12), 컬럼(column)제어부, 로우(row)제어부, 광차단층으로 사용되는 최종금속배선(10), 최종금속배선에 형성된 슬롯(slot)(11) 등으로 구성되어 있다.1 is a plan view showing a conventional CMOS image sensor including a peripheral circuit portion and a pixel array portion, wherein a unit pixel 12, a column controller, and a row receive light and convert it into an electrical signal. The control panel, the final metal wiring 10 used as the light blocking layer, the slot (slot) 11 formed in the final metal wiring and the like.

도1에 도시된 단위화소는 잘 알려진 바와 같이 빛을 수광하여 전기적인 신호로 변화시켜주는 포토다이오드와 포토다이오드의 출력을 스위칭하거나 외부로 전달하는 복수개의 트랜지스터로 구성되어 있으며, 통상적으로 제1 금속배선과 제2 금속배선이 단위화소의 동작을 제어하기 위해 사용된다.As is well known, the unit pixel shown in FIG. 1 is composed of a photodiode for receiving light and converting it into an electrical signal, and a plurality of transistors for switching or transferring the output of the photodiode to an external device. The wiring and the second metal wiring are used to control the operation of the unit pixel.

도1에 도시된 시모스 이미지센서는 칼라필터나 마이크로렌즈가 형성되기 전의 모습으로, 단위화소(12)로 구성된 화소어레이 상부에 후속공정으로 칼라필터와 마이크로렌즈가 형성된다.The CMOS image sensor shown in FIG. 1 is a state before the color filter or the microlens is formed, and the color filter and the microlens are formed in a subsequent process on the pixel array composed of the unit pixels 12.

이와 같이 단위화소가 형성되고 복수개의 단위화소를 제어하기 위한 로우제어부, 컬럼제어부가 형성되고 나면, 화소어레이 부분을 제외한 나머지 영역을 제3 금속층(10)으로 덮어준다.After the unit pixels are formed and the row control unit and the column control unit for controlling the plurality of unit pixels are formed, the third metal layer 10 covers the remaining regions except the pixel array portion.

제3 금속층(10)은 전기적인 배선으로는 사용되지 않고, 단지 주변회로(컬럼제어부, 로우제어부 등)로 입사하는 빛을 차단하는 광차단층의 역할을 하게 된다.The third metal layer 10 is not used as an electrical wiring, but serves as a light blocking layer that blocks light incident to a peripheral circuit (column control unit, row control unit, etc.).

일반적으로 0.5㎛ TLM(Three Level Metal) 시모스 이미지센서 제조공정에서는 제1 금속배선(metal 1)은 신호 라우팅(routing)에 사용되며 제2 금속배선(metal 2)은 파워 라우팅에 사용되고 제3 금속배선(metal 3)은 광차단층으로 사용된다. 즉, 제3 금속배선은 전기적인 배선으로는 사용되지 않고 단지 광차단의 역할만 하게 된다.In general, in the manufacturing process of a 0.5 μm three-level metal CMOS image sensor, a first metal wiring (metal 1) is used for signal routing, a second metal wiring (metal 2) is used for power routing, and a third metal wiring. (metal 3) is used as the light blocking layer. That is, the third metal wiring is not used as an electrical wiring but merely serves as light blocking.

도1에 도시된 바와 같이 최종 금속배선(metal 3)을 광차단층으로 사용하는 경우에는, 최종 금속배선은 상당한 면적을 가져야 한다. 현재의 시모스 이미지센서 공정에서는 일정한 폭(예를 들면 45㎛) 이상을 갖는 금속(wide metal)의 경우, "wide metal"이 열을 받았을 때 발생하는 문제 때문에 일정한 간격을 주기로 슬롯(slot)이라는 구멍을 통하여 열을 발산하였다.(일명 "Stress Relief Rule" 이라고도 한다.)When the final metallization (metal 3) is used as the light blocking layer as shown in Fig. 1, the final metallization should have a significant area. In the current CMOS image sensor process, for a wide metal having a certain width (for example, 45 μm) or more, a hole called a slot is provided at regular intervals due to a problem that occurs when the “wide metal” receives heat. Heat is emitted through (also called "Stress Relief Rule").

슬롯은 전술한 바와 같이 열을 발산하는 역할을 하지만, 광차단층으로 사용된 최종금속배선에 형성된 상기 슬롯을 통하여 빛이 주변회로 영역으로 입사하여 이미지센서의 특성이 저하되는 문제가 있었다.
The slot serves to dissipate heat as described above, but there is a problem in that light is incident on the peripheral circuit region through the slot formed in the final metal wiring used as the light blocking layer, thereby deteriorating the characteristics of the image sensor.

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 슬롯을 통해 입사하는 빛을 효과적으로 차단하는 광차단층을 구비한 시모스 이미지센서를 제공함을 그 목적으로 한다.An object of the present invention is to provide a CMOS image sensor having a light blocking layer that effectively blocks light incident through a slot.

상기한 목적을 달성하기 위한 본 발명은, 광감지부와 주변회로부가 형성된 기판; 상기 주변회로부를 덮으며 형성되되, 슬롯을 갖는 최종금속배선; 및 상기 기판과 상기 최종금속배선 사이에 형성되되, 상기 최종금속배선의 슬롯을 통해 입사하는 빛을 차단하는 하부금속배선을 포함하여 이루어진다.
The present invention for achieving the above object, the substrate is formed with a light sensing unit and a peripheral circuit portion; A final metal wire covering the peripheral circuit part and having a slot; And a lower metal line formed between the substrate and the final metal line to block light incident through the slot of the final metal line.

본 발명의 일실시예를 TLM(Three Level Metal) 시모스 이미지센서 제조공정에 적용할 경우, 제3 금속배선에 형성된 슬롯과 제2 금속배선에 형성된 슬롯의 위치를 서로 엇갈리게 함으로써 슬롯을 통해 주변회로 영역으로 입사하는 빛을 차단하였다. 즉, 최상부에 위치한 최종금속배선에 형성된 슬롯과 최종금속배선 아래에 위치한 금속배선(이하 "하부 금속배선" 이라 한다.)에 위치한 슬롯을 서로 엇갈리게 형성함으로써 슬롯을 통하여 입사하는 빛을 차단한 것이다.When an embodiment of the present invention is applied to a manufacturing process of a TLM (Three Level Metal) CMOS image sensor, a peripheral circuit region is formed through the slots by staggering positions of the slots formed in the third metal wiring and the slots formed in the second metal wiring. Blocking the incident light. That is, the light incident through the slot is blocked by staggering the slots formed in the final metal wiring located at the top and the slots located in the metal wiring located below the final metal wiring (hereinafter referred to as "lower metal wiring").

제2 금속배선은 파워라우팅에 사용되므로 일정 폭 이상을 가지는 부분이 있을 수 있으며, 이때는 전술한 "Stress Relief Rule"에 따라 제2 금속배선도 슬롯을 가지게 되는데, 본 발명은 제2 금속배선에 형성된 슬롯과 제3 금속배선에 형성된 슬롯을 서로 엇갈리게 배치하여 주변회로부로 입사하는 빛을 차단한 것이다. Since the second metal wiring is used for power routing, there may be a portion having a predetermined width or more. In this case, the second metal wiring has a slot according to the aforementioned "Stress Relief Rule", and the present invention provides a slot formed in the second metal wiring. The slots formed in the third metal interconnection are alternately arranged to block light incident to the peripheral circuit unit.

제2 금속배선 중에서 슬롯을 갖지 않는 부분을 이용할 경우에는 최상위 금속배선의 슬롯 밑에 제2 금속배선을 배치하여 최상위금속배선의 슬롯을 통해 주변회로부로 입사하는 빛을 차단한다. 또한, 본 발명에서는 광차단역할을 하는 최종금속배선이 파워 라우팅에도 사용되도록 하였다.When using a portion of the second metal wiring not having a slot, the second metal wiring is disposed under the slot of the top metal wiring to block light incident to the peripheral circuit part through the slot of the top metal wiring. In addition, in the present invention, the final metal wiring, which serves as light blocking, is used for power routing.

도2는 본 발명의 일실시예에 따라 제3 금속배선(35)과 제2 금속배선(31)이 부분적으로 배치된 모습을 보인 평면도로서, 제3 금속배선에 형성된 슬롯(36)과 제2 금속배선에 형성된 슬롯(32)이 서로 엇갈리게 배치되어 빛이 주변회로 영역을 입사하지 못하게 하고 있음을 알 수있다.FIG. 2 is a plan view showing the third metal wiring 35 and the second metal wiring 31 partially disposed according to an embodiment of the present invention. The slots 36 and the second metal wiring 35 formed in the third metal wiring are partially arranged. It can be seen that the slots 32 formed in the metal wiring are alternately arranged to prevent light from entering the peripheral circuit region.

도2에 도시된 금속배선은 전체 모습을 도시한 도면이 아니고 일부분 만을 도시한 도면으로 이러한 부분들이 모여서 슬롯을 통해 주변회로로 입사하는 빛을 차단하는 것이다.The metal wiring shown in FIG. 2 is not a view showing the whole view but only a part of the metal wires to block light incident to the peripheral circuit through the slots.

또한, 본 발명에서는 제3 금속배선(35)이 파워라우팅에도 사용되므로, 제2 금속배선(31)과 전기적으로 연결되는 부분이 있을 수 있는데, 도2에 도시된 콘택(34)은 이러한 경우에 사용되는 메탈콘택이다. In addition, in the present invention, since the third metal wiring 35 is also used for power routing, there may be a part electrically connected to the second metal wiring 31, and the contact 34 shown in FIG. Metal contact used.                     

도3 내지 도4는 본 발명의 일실시예에 따른 시모스 이미지센서에서, 금속배선을 위주로 그 단면을 보인 도면으로, 트랜지스터, 포토다이오드, 폴리실리콘 또는 제1 금속배선 등이 형성된 하부층(30)과 하부층 상에 형성되되 슬롯(32)을 갖는 제2 금속배선(31), 제2 금속배선 상에 형성된 금속층간절연막(34), 금속층간절연막 상에 형성되되, 제2 금속배선의 슬롯(32)과는 엇갈리게 배치된 슬롯(36)을 갖는 제3 금속배선(35)이 도시되어 있다. 3 to 4 are cross-sectional views of a CMOS image sensor according to an embodiment of the present invention, mainly with a metal wiring, and includes a lower layer 30 including a transistor, a photodiode, polysilicon, or a first metal wiring. The second metal wiring 31 formed on the lower layer and having the slot 32, the metal interlayer insulating film 34 formed on the second metal wiring, and the metal interlayer insulating film formed on the slot 32 of the second metal wiring, A third metallization 35 is shown with slots 36 staggered from each other.

제3 금속배선(35)의 슬롯(36)을 통하여 주변회로부로 입사되는 빛은 제2 금속배선(31)에 의하여 차단되므로 제2 금속배선 이하로는 입사하지 못하고, 제2 금속배선(31)의 슬롯(32)은 제3 금속배선(35)에 의해 가려져 있으므로 제2 금속배선(31)의 슬롯(32)을 통하여도 빛이 주변회로부로 입사하지 못한다. Since light incident to the peripheral circuit part through the slot 36 of the third metal wire 35 is blocked by the second metal wire 31, the light cannot be incident below the second metal wire 31, and the second metal wire 31 is not incident. Since the slot 32 is covered by the third metal wire 35, light does not enter the peripheral circuit part even through the slot 32 of the second metal wire 31.

도3을 참조하면, 모든 제3 금속배선(35)과 모든 제2 금속배선(31)은 콘택(33)을 통하여 서로 전기적으로 연결되어 있는데, 이 경우는 제3 금속배선이 제2 금속배선과 동일한 전위를 가지며 파워라우팅에 사용되는 경우이다. 즉, 제2 금속배선과 제3 금속배선이 같이 전원전압단으로 사용될 수도 있고, 또는 같이 접지전압단으로 사용될 수 있다.Referring to FIG. 3, all the third metal wires 35 and all the second metal wires 31 are electrically connected to each other through the contact 33, in which case the third metal wires are connected to the second metal wires. This is the case with the same potential and used for power routing. That is, the second metal wiring and the third metal wiring may be used together as the power supply voltage terminal, or may be used as the ground voltage terminal together.

도4를 참조하면, 제3 금속배선(35)이 제2 금속배선(31)과 서로 전기적으로 연결되어 있지않은 부분도 있는데, 이 경우는 제3 금속배선이 부분적으로 제2 금속배선과 서로 다른 전위를 가지며 파워라우팅에 사용되는 경우이다.Referring to FIG. 4, there is a part in which the third metal wire 35 is not electrically connected to the second metal wire 31, in which case the third metal wire is partially different from the second metal wire. This is the case with potential and used for power routing.

즉, 중앙에서 좌측에 위치한 금속배선들과 중앙에서 우측에 위치한 금속배선들은 서로 전기적으로 연결되어 있지 않다. 이 경우에는 같은 제3 금속배선이라도 부분적으로 절연되어있기 때문에, 어떤 부분에서는 전원전압단으로 사용되고 다른 부분에서는 접지전압단으로 사용될 수 있으며, 그 반대의 경우도 가능함을 당연하다.That is, the metal wires located on the left side in the center and the metal wires located on the right side in the center are not electrically connected to each other. In this case, since the same third metal wiring is partially insulated, it can be used as a power supply voltage terminal in some parts and a ground voltage terminal in other parts, and vice versa.

마찬가지로 제2 금속배선 역시 부분적으로 절연되어 있기 때문에, 어떤 부분에서는 전원전압단으로 사용되고 다른 부분에서는 접지전압단으로 사용될 수 있으며, 그 반대의 경우도 가능함을 당연하다.Similarly, since the second metal wiring is also partially insulated, it may be used as a power supply voltage terminal in some parts and a ground voltage terminal in another part, and vice versa.

본 발명은 최상위 금속배선의 슬롯을 통해 주변회로 영역으로 입사하는 빛을 효과적으로 차단할 수 있기 때문에, 원하지 않는 입사광에 의한 잡음을 감소시킬 수 있으며, 빛이 전혀 없는 상태에서 발생하는 신호인 암전류도 감소시킬 수 있다.Since the present invention can effectively block the light incident to the peripheral circuit region through the slot of the uppermost metal wiring, it is possible to reduce the noise caused by unwanted incident light, and also to reduce the dark current which is a signal generated in the absence of light at all. Can be.

또한, 본 발명에서는 종래에는 전기적인 배선으로 사용되지 않는 제3 금속배선을 전기적인 배선으로 사용함에 따라, 전기적인 배선을 사용되는 금속층이 추가된 셈이므로 레이아웃에서 자유도가 향상될 수 있다.
In addition, in the present invention, since the third metal wire, which is not conventionally used as the electric wire, is used as the electric wire, the metal layer using the electric wire is added, and thus freedom in layout can be improved.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in the art.

본 발명은 공정의 변경없이 단지 설계상의 변경만으로 이미지센서의 제조에 적용할 수 있는 기술로 본 발명의 적용할 경우, 종래의 방법에 의해 설게된 칩보다 입사광에 의한 소자특성의 저하를 방지할 수 있으며 또한, 암전류도 감소시킬 수 있으므로 시모스 이미지센서의 성능을 향상시키는 효과가 있다.The present invention is a technique that can be applied to the manufacture of the image sensor by only a design change without changing the process, when applied to the present invention, it is possible to prevent the deterioration of device characteristics due to incident light than the chip prepared by the conventional method In addition, since the dark current can be reduced, there is an effect of improving the performance of the CMOS image sensor.

Claims (3)

단위 화소 영역과 주변회로 영역을 포함하고, 상기 주변회로 영역 상에 층상 구조로 형성되고 복수 개의 슬롯이 구비된 금속배선들을 포함하는 시모스 이미지센서에 있어서,A CMOS image sensor comprising a unit pixel area and a peripheral circuit area, and including metal wires formed in a layered structure on the peripheral circuit area and provided with a plurality of slots. 상기 금속배선들 중 상하로 배치된 금속배선들 간의 슬롯이 서로 엇갈리도록 배치되어, 빛이 상기 주변회로 영역의 슬롯으로 입사되는 것을 차단하는 시모스 이미지센서.And the slots between the metal wires arranged up and down among the metal wires are staggered from each other, thereby preventing light from being incident into the slots of the peripheral circuit area. 삭제delete 제1항에 있어서,The method of claim 1, 상기 금속배선들 중 최상부층에 형성된 금속배선은 전기적인 배선으로 사용되는 시모스 이미지센서.The metal wires formed on the uppermost layer of the metal wires are used as electrical wires.
KR1020020023016A 2002-04-26 2002-04-26 Image sensor with Light shield layer KR100884203B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020023016A KR100884203B1 (en) 2002-04-26 2002-04-26 Image sensor with Light shield layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020023016A KR100884203B1 (en) 2002-04-26 2002-04-26 Image sensor with Light shield layer

Publications (2)

Publication Number Publication Date
KR20030084344A KR20030084344A (en) 2003-11-01
KR100884203B1 true KR100884203B1 (en) 2009-02-18

Family

ID=32380555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020023016A KR100884203B1 (en) 2002-04-26 2002-04-26 Image sensor with Light shield layer

Country Status (1)

Country Link
KR (1) KR100884203B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050067524A (en) * 2003-12-29 2005-07-05 매그나칩 반도체 유한회사 Cmos image sensor with local light shield metal
TWI359611B (en) 2008-02-21 2012-03-01 Novatek Microelectronics Corp Image sensor capable of reducing noises

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100263473B1 (en) * 1998-02-16 2000-08-01 김영환 Solid state image sensor and method of fabricating the same
KR20010005132A (en) * 1999-06-30 2001-01-15 김영환 Method for fabricating CMOS image sensor with improved photo sensitivity
KR20010015089A (en) * 1999-06-30 2001-02-26 카네코 히사시 Solid-state image pickup device
JP2002100798A (en) * 2000-07-03 2002-04-05 Canon Inc Photoelectric tranducer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100263473B1 (en) * 1998-02-16 2000-08-01 김영환 Solid state image sensor and method of fabricating the same
KR20010005132A (en) * 1999-06-30 2001-01-15 김영환 Method for fabricating CMOS image sensor with improved photo sensitivity
KR20010015089A (en) * 1999-06-30 2001-02-26 카네코 히사시 Solid-state image pickup device
JP2002100798A (en) * 2000-07-03 2002-04-05 Canon Inc Photoelectric tranducer

Also Published As

Publication number Publication date
KR20030084344A (en) 2003-11-01

Similar Documents

Publication Publication Date Title
JP5936364B2 (en) Imaging apparatus and imaging system including imaging apparatus
KR101556628B1 (en) Solid-state imaging device method of fabricating solid-state imaging device and camera
KR100699863B1 (en) CMOS image sensor preventable optical cross-talk and method for manufacturing the same
US8413355B2 (en) Solid state image pick-up device having lower well regions for device separation with higher implantation energy
US7800191B2 (en) Solid-state imaging device and method for driving the same
US7279354B2 (en) Microlens of CMOS image sensor and method of manufacturing the same
KR100628238B1 (en) CMOS image sensor and method for manufacturing the same
US20210335862A1 (en) Image sensor
KR100884203B1 (en) Image sensor with Light shield layer
KR100817710B1 (en) CMOS image sensor with microlense having different radius of curvature comparing to wavelength of incident light and the method of fabricating the same
KR20040058664A (en) CMOS image sensor and fabricating method of the same
KR100873289B1 (en) CMOS image sensor with reduced effect of oblinque incident light
KR20040058687A (en) CMOS image sensor with surrounding layer of photodiode for high focusing efficiency
KR100769125B1 (en) CMOS image sensor and method for manufacturing the same
KR20040059770A (en) CMOS image sensor having Infrared Filter on wafer level
KR100736423B1 (en) Method for manufacturing image sensor and image sensor employing it
KR100884485B1 (en) CMOS image sensor with light shield layer and method for manufacturing the same
KR20060020387A (en) Fabricating method of cmos image sensor with improved light concentration
KR20030052640A (en) Image sensor with Light shield layer
KR100720463B1 (en) Method for fabricating cmos image sensor
KR20100074966A (en) Cmos image sensor having preventing metal bridge layer structure and method for manufacturing
KR100461971B1 (en) CMOS image sensor with protecting heavy metal ions for reducing dark current
KR100965218B1 (en) Method of manufacturing cmos image sensor and cmos image sensor
JP5002941B2 (en) Solid-state imaging device, manufacturing method thereof, and camera
KR100859483B1 (en) Method of Manufacturing Image Sensor

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee