KR100883717B1 - Method for manufacturing semiconductor laser diode with ridge wave guide structure - Google Patents

Method for manufacturing semiconductor laser diode with ridge wave guide structure Download PDF

Info

Publication number
KR100883717B1
KR100883717B1 KR1020020011950A KR20020011950A KR100883717B1 KR 100883717 B1 KR100883717 B1 KR 100883717B1 KR 1020020011950 A KR1020020011950 A KR 1020020011950A KR 20020011950 A KR20020011950 A KR 20020011950A KR 100883717 B1 KR100883717 B1 KR 100883717B1
Authority
KR
South Korea
Prior art keywords
ridge
layer
width
laser diode
mask pattern
Prior art date
Application number
KR1020020011950A
Other languages
Korean (ko)
Other versions
KR20030072763A (en
Inventor
임원택
Original Assignee
주식회사 엘지이아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지이아이 filed Critical 주식회사 엘지이아이
Priority to KR1020020011950A priority Critical patent/KR100883717B1/en
Publication of KR20030072763A publication Critical patent/KR20030072763A/en
Application granted granted Critical
Publication of KR100883717B1 publication Critical patent/KR100883717B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

습식 식각시 좁아지는 리지 상부 폭을 확충하고 이를 통해 발진 전류의 주입(current injection)을 용이하게 하여 레이저 다이오드의 구동 전압을 낮출 수 있으며 또한, 종래와 같이 하나의 단위체로 형성되는 리지를 복수개로 분리 형성하여 전체 리지 구조에서의 상부 폭(top width)과 하부 폭(bottom width)을 독립적으로 조절할 수 있다.The width of the upper part of the ridge narrowed during wet etching can be increased, and the driving voltage of the laser diode can be lowered by facilitating the injection of the oscillation current. Also, the ridge formed as a single unit can be separated into a plurality of conventional units. The top width and bottom width of the entire ridge structure can be adjusted independently.

이를 위해 본 발명은 기판의 상부에 n-클래드층, 활성층, 제 1 p-클래드층, 식각 저지층, 제 2 p클래드층, 제 1 p캡층을 순차적으로 형성하고, 제 1 p캡층 상부에 형성되는 마스크 패턴을 이용해 상기 제 2 p클래드층과 제 1 p캡층의 일부를 식각하여 제 1 리지를 형성한 다음, 제 1 리지와 마스크 패턴의 양 측면 및 그 양 측면 상부에 전류 방지층을 형성하고 마스크 패턴을 제거한 후 상기 제 1 리지 상부와 전류 방지층 상부에 제 2 리지를 형성하도록 한다.
To this end, the present invention sequentially forms the n- clad layer, the active layer, the first p- clad layer, the etch stop layer, the second p clad layer, the first p cap layer on the substrate, and formed on the first p cap layer A portion of the second p clad layer and the first p cap layer is etched using a mask pattern to form a first ridge, and then a current blocking layer is formed on both sides of the first ridge and the mask pattern and on both sides of the mask. After the pattern is removed, a second ridge is formed on the first ridge and the current blocking layer.

리지, 폭, 두께, 클래드층, 캡층, 식각Ridge, width, thickness, cladding layer, capping layer, etching

Description

리지 웨이브 가이드 구조의 반도체 레이저 다이오드 제조 방법{Method for manufacturing a semiconductor laser diode with ridge waveguide}Method for manufacturing a semiconductor laser diode with ridge wave guide structure

도 1a는 일반적인 반도체 레이저 다이오드를 도시한 단면도이고,1A is a cross-sectional view showing a general semiconductor laser diode,

도 1b는 일반적인 리지 웨이브 구조를 도시한 단면도이고,1B is a cross-sectional view showing a general ridge wave structure,

도 2a 내지 도 2e는 본 발명에 따른 리지 웨이브 구조의 반도체 레이저 다이오드 제조 공정도이다.2a to 2e are sectional views of a semiconductor laser diode manufacturing process of a ridge wave structure according to the present invention.

<도면의 주요 부분에 대한 부호의 설명>       <Explanation of symbols for the main parts of the drawings>

21 : 기판 22 : n-클래드층 21 substrate 22 n-clad layer

23 : 활성층 24 : 제 1 p-클래드층23 active layer 24 first p-clad layer

25 : 식각 저지층 26 : 제 2 p-클래드층25 etch stop layer 26 second p-clad layer

27 : 제 1 p캡층 28 : 절연막27: first p cap layer 28: insulating film

29 : 포토 레지스트 패턴 30 : 제 1 리지29: photoresist pattern 30: first ridge

31 : 전류 방지층 32 : 제 2 리지31: current prevention layer 32: second ridge

33 : 제 2 p캡층 34 : p메탈층33: second p cap layer 34: p metal layer

본 발명은 식각시 좁아지는 리지 상부 폭을 확충하고, 리지 상부 폭과 하부 폭을 독립적으로 조절할 수 있도록 하는 리지 웨이브 가이드 구조의 반도체 레이저 다이오드 제조 방법에 관한 것이다. The present invention relates to a method for fabricating a semiconductor laser diode having a ridge wave guide structure that expands an upper ridge width narrowed during etching and independently adjusts an upper ridge width and a lower ridge width.

상기 리지 웨이브 가이드(ridge waveguide)는 일반적으로 반도체 레이저 다이오드 구조에서 활성층 상부에 형성되고 측면이 일정한 기울기를 가진 반도체 물질을 말한다. The ridge waveguide generally refers to a semiconductor material formed on the active layer in a semiconductor laser diode structure and having a constant side slope.

최근 반도체 레이저 다이오드는 그 광의 주파수 폭이 좁고 지향성이 첨예하기 때문에 광통신, 다중통신, 우주통신과 같은 곳에서 실용화되어 가고 있으며, 아울러 고속 레이저 프린팅이나 컴펙트 디스크 플레이어(compact disk player) 및 컴펙트 디스크 재생/기록(compact disk read/write)과 같은 광 저장 장치 등에서 폭 넓게 사용되고 있다. In recent years, semiconductor laser diodes have been used in places such as optical communication, multi-communication, and space communication due to their narrow frequency range and sharpness, and high speed laser printing, compact disk player, and compact disc playback / It is widely used in optical storage devices such as compact disk read / write.

도 1 은 이러한 기존의 반도체 레이저 다이오드의 단면도로써, 이에 도시된 바와 같이 상기 레이저 다이오드는 GaAs기판(11)의 상부에 n-클래드층(12)과 활성층(13), 제 1 p-클래드층(14), 식각 저지층(15)을 순차적으로 적층하고, 상기 식각 저지층(15)을 일반적인 포토 리소그래피 방법을 사용하여 리지(Ridge)를 만든 후, 상기 리지(16, 17)의 양 측면과 그 상부에 각기 전류방지층(18)과 p-메탈층(19)을 형성한 다음, GaAs기판(11)의 하부에 n-메탈층(도시하지 않음)을 형성하여 제작된다.1 is a cross-sectional view of a conventional semiconductor laser diode. As shown in FIG. 1, the laser diode includes an n-clad layer 12, an active layer 13, and a first p-clad layer on the GaAs substrate 11. 14), the etch stop layer 15 is sequentially stacked, and the etch stop layer 15 is formed using a general photolithography method, and then both sides of the ridges 16 and 17 and the Each of the current blocking layer 18 and the p-metal layer 19 is formed on the upper portion, and then an n-metal layer (not shown) is formed on the lower portion of the GaAs substrate 11.

한편 이렇게 제작되는 레이저 다이오드에서 웨이브 가이드를 만드는 방법은 크게 건식 식각과 습식 식각이 있는데, 그 중에서 특히 제작 공정이 단순하고 용이 한 이점 때문에 습식 식각 방법이 널리 이용되고 있다.On the other hand, the method of making a wave guide in the laser diode thus manufactured is largely dry etching and wet etching, among which wet etching is widely used because of the simple and easy manufacturing process.

이러한 습식 식각 방법은 제작시 기본적으로 기판으로 사용되는 물질의 결정 방향성 때문에 일정한 기울기를 가지는 측면이 형성된다.In the wet etching method, a side surface having a constant slope is formed due to the crystal orientation of a material used as a substrate during fabrication.

즉, 절연막을 마스크로 사용하여 습식식각을 통해 웨이브 가이드를 형성하게 되면, 해당 에피층에 사용된 물질의 결정 방향성으로 인해 도 1b 에 도시된 바와 같이 각도 a와 각도 b가 상이하고, 리지 상부 폭(ridge top width : W1)이 리지 하부 폭(ridge bottom width : W2)보다 좁은 비대칭적인 모양의 리지 웨이브 가이드가 형성된다.That is, when the wave guide is formed through wet etching using the insulating film as a mask, the angle a and the angle b differ from each other as shown in FIG. 1B due to the crystallographic orientation of the material used for the corresponding epi layer, and the upper width of the ridge A ridge wave guide having an asymmetrical shape in which (ridge top width W1) is narrower than ridge bottom width W2 is formed.

하지만 이러한 습식 식각을 통해 형성되는 리지 웨이브 가이드에는 몇 가지 문제점이 있다. However, there are some problems with the ridge wave guide formed through such wet etching.

첫째는, 구조적인 특징 즉 리지 상부 폭(W1)이 좁아지면 레이저 다이오드 발진시 저항이 커지고 이렇게 커진 저항이 발진 전류의 주입(current injection)을 어렵게 만들어 결과적으로 레이저 다이오드의 구동 전압이 높아지게 된다.First, if the structural feature, that is, the narrow ridge upper width W1, the resistance increases during laser diode oscillation, and this increased resistance makes current injection difficult, resulting in a high driving voltage of the laser diode.

둘째는, 설령 리지 상부 폭(W1)을 임의로 넓게 만들어 발진 전류의 주입을 높인다 하더라도 리지 하부 폭(W2)때문에 그 폭(W1)을 임의로 높일 수 없는 문제점이 있는데 이에 대해 간략히 설명한다.Secondly, even if the ridge upper width W1 is arbitrarily widened to increase the injection of the oscillation current, there is a problem in that the width W1 cannot be arbitrarily increased due to the ridge lower width W2.

리지 상부 폭(W1)은 전류 특성 중 레이저 다이오드의 발진 전류와 연관성을 가지며, 리지 하부 폭(W2)은 광 특성 중 특히 수평 방사각(parallel far-field angle)의 특성과 밀접한 연관성을 갖고 있는데 특히 레이저 다이오드의 고출력화를 위해서는 높은 수평 방사각이 요구된다. The ridge upper width W1 is associated with the oscillation current of the laser diode among the current characteristics, and the ridge lower width W2 is closely related to the characteristics of the parallel far-field angle, in particular, among the optical characteristics. Higher horizontal radiation angles are required for higher laser diode outputs.                         

그리고 W1과 W2 사이에는 발진 전류와 수평 방사각간의 트래드 오프(trade off)가 발생하게 됨으로 두 가지 특성을 동시에 만족시켜야 한다.In addition, a trade off between the oscillation current and the horizontal radiation angle occurs between W1 and W2, so that both characteristics must be satisfied at the same time.

즉, 수평 방사각을 증가시키기 위해서는 W2를 작게 해야 하는데, 이는 W1을 그만큼 더욱 감소시켜야 되고 이 W1이 어느 크기 이하로 줄어들면 발진 전류가 급격히 증가하여 W1을 줄이는데는 한계가 발생한다.In other words, in order to increase the horizontal radiation angle, W2 must be made smaller, which means that W1 must be further reduced. If W1 decreases below a certain size, the oscillation current increases rapidly and there is a limit to reducing W1.

그리고 이와 반대로 발진 전류를 줄이기 위해서는 W1을 크게 해야 하는데 이는 마찬가지로 W2를 증가시키는 결과를 가져와 수평 방사각이 줄어들게 되는 문제점이 발생된다.On the contrary, in order to reduce the oscillation current, W1 must be made large, which causes a problem of increasing the W2 and reducing the horizontal radial angle.

이에 본 발명은 상기한 문제점을 해소시키기 위한 것으로, 식각시 좁아지는 리지 상부 폭을 확충하는 것과 아울러, 리지 상부 폭과 하부 폭을 독립적으로 조절할 수 있도록 하는 반도체 레이저 다이오드 제조 방법을 제공하는데 그 목적이 있다.     Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor laser diode which can increase the upper width of the ridge narrowed during etching and independently control the upper and lower ridge widths during etching. have.

상기 목적을 달성하기 위하여 본 발명은 기판의 상부에 n-클래드층, 활성층, 제 1 p-클래드층, 식각 저지층, 제 2 p클래드층, 제 1 p캡층을 순차적으로 형성하고, 제 1 p캡층 상부에 형성되는 마스크 패턴을 이용해 상기 제 1 p캡층과 제 2 p클래드층의 일부를 식각하여 제 1 리지를 형성한 다음, 제 1 리지와 마스크 패턴의 양 측면 및 그 양 측면 상부에 전류 방지층을 형성하고 마스크 패턴을 제거한 후 상기 제 1 리지 상부와 전류 방지층 상부에 제 2 리지를 형성하도록 한다.     In order to achieve the above object, the present invention sequentially forms an n-clad layer, an active layer, a first p-clad layer, an etch stop layer, a second p clad layer, and a first p cap layer on the substrate, and the first p layer. A portion of the first p cap layer and the second p clad layer is etched using a mask pattern formed on the cap layer to form a first ridge, and then a current blocking layer is formed on both sides of the first ridge and the mask pattern and on both sides thereof. After forming and removing the mask pattern to form a second ridge on top of the first ridge and the current blocking layer.

이하, 첨부된 도면을 참조하여 본 발명을 살펴보면 다음과 같다.Hereinafter, the present invention will be described with reference to the accompanying drawings.

먼저 본 발명의 반도체 레이저 다이오드 제조 방법은 도 2a에 도시된 바와 같이, MOVPE(Metal Organic Vapor Phase Epitaxy)를 이용해 GaAs기판(21)의 상부에 n-클래드층(22)과 활성층(23), 제 1 p-클래드층(24), 식각 저지층(25)을 순차적으로 적층하고, 상기 식각 저지층(25) 상부에는 웨이브 가이드인 제 2 p-클래드층(26)과 제 1 p캡층(27)을 순차적으로 형성한다. First, the semiconductor laser diode manufacturing method of the present invention, as shown in Figure 2a, using the organic organic vapor phase epitaxy (MOVPE) n- clad layer 22 and the active layer 23, the first layer on the GaAs substrate 21 The 1 p-clad layer 24 and the etch stop layer 25 are sequentially stacked, and the second p-clad layer 26 and the first p cap layer 27, which are wave guides, are disposed on the etch stop layer 25. To form sequentially.

다음 상기 제 1 p캡층(27) 상부에 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition : PECVD)을 이용해 마스크로 사용할 절연막(28)을 증착한다.Next, an insulating film 28 to be used as a mask is deposited on the first p cap layer 27 using plasma enhanced chemical vapor deposition (PECVD).

이 때 상기 절연막(28)은 실리콘 산화막(SiO2) 또는 실리콘 질화막(Si3N4)과 같은 유전체 막 중에서 선택된 어느 하나를 사용하며 그 중에서 실리콘 산화막을 사용하는 것이 가장 바람직하다.In this case, the insulating film 28 may be any one selected from a dielectric film such as a silicon oxide film (SiO 2 ) or a silicon nitride film (Si 3 N 4 ), of which a silicon oxide film is most preferably used.

이어, 도 2b에 도시된 바와 같이, 포토리소그래피(Photolithography) 공정 및 식각 공정으로 절연막(28)의 일부분만 남도록 제거한다.Subsequently, as shown in FIG. 2B, only a part of the insulating film 28 is removed by a photolithography process and an etching process.

그리고 나서 상기 절연막(28)을 마스크로 이용해 식각 용액(etching solution)으로 상기 제 1 p캡층(27)과 제 2 p-클래드층(26)의 일부를 식각하여 식각 저지층(25) 상부에 제 1 리지(ridge)(30)를 형성한다(도 2b).Subsequently, a portion of the first p-cap layer 27 and the second p-clad layer 26 is etched using an etching solution using the insulating layer 28 as a mask, and then the upper portion of the upper portion of the etching stop layer 25 is etched. One ridge 30 is formed (FIG. 2B).

이 때 식각 용액으로는 암모니아계 식각 용액을 사용하며, 특히 NH4OH를 사 용하는 것이 가장 바람직하다.At this time, as an etching solution, an ammonia-based etching solution is used, and NH 4 OH is particularly preferable.

한편 여기서 제 1 리지(30) 폭과 두께는 레이저 다이오드 제작시 중요한 공정 변수가 되는데 상기와 같이 식각 저지층(25)이 형성되어 있으면, 리지 폭을 정확히 조절할 수 있어 저전류 발진이 가능하고 수평 방사각을 크게 만들수 있으며 또한 그 두께를 성장시에 조절할 수 있어 다양한 발진 파장모드를 갖는 레이저 다이오드를 제작할 수 있다.On the other hand, the width and thickness of the first ridge 30 becomes an important process variable in the fabrication of the laser diode. If the etch stop layer 25 is formed as described above, the ridge width can be precisely adjusted to enable low current oscillation and a horizontal room. The square can be made larger and its thickness can be adjusted at the time of growth, making it possible to manufacture laser diodes with various oscillation wavelength modes.

식각 저지층(25)에 적용되는 원리는 어떤 종류의 식각액에 식각이 되는 반도체 물질과 식각이 되지 않는 반도체 물질이 존재한다는 선택적 식각 특성을 이용하는 것으로, 예를 들면, 암모니아계의 식각액에 GaAs와 AlGaAs는 식각이 되고 InGaP는 식각이 되지 않는 성질을 이용한다.The principle applied to the etch stop layer 25 utilizes selective etching characteristics in which a semiconductor material that is etched and a semiconductor material that is not etched exists in a certain kind of etchant, for example, GaAs and AlGaAs in an ammonia-based etchant. Is etched and InGaP does not.

즉, 제 1 리지(30)를 형성하기 위해 암모니아계 식각액으로 식각을 하면 식각저지층(25) 표면 위까지만 식각이 되고, 그 이후에는 깊이 방향으로 식각이 되지 않는 반면에 시간이 지날수록 수평 방향으로만 식각이 일어나 리지 폭은 좁아지게 된다. That is, when etching with an ammonia-based etchant to form the first ridge 30, only the surface of the etch stop layer 25 is etched. After that, the etching is not performed in the depth direction, whereas as time passes, the horizontal direction is increased. Only etching occurs and the ridge width is narrowed.

이러한 특성으로 인해 단지 식각 시간만을 조절하면 원하는 리지 폭과 두께를 정확히 조절하여 성장된 상태를 그대로 유지할 수 있다.Due to this characteristic, only the etching time can be adjusted to precisely control the desired ridge width and thickness to maintain the grown state.

한편 상기 제 1 리지(30)를 구성하는 물질의 결정 방향에 따른 식각 속도의 차이로 인해 상기 제 1 리지(30)는 도 2b에 도시된 바와 같이 일정한 측면 기울기를 가지게 된다.Meanwhile, the first ridge 30 has a constant side slope as shown in FIG. 2B due to the difference in etching speed according to the crystallization direction of the material constituting the first ridge 30.

이는 상기 제 1 리지(30)의 상부 폭(top width)이 하부 폭(bottom width) 보 다 좁아지는 결과를 초래하는데 이러한 현상은 제 1 리지(30)의 두께가 두꺼울수록 상부 폭과 하부 폭의 차이가 많이 발생되기 때문에, 본 발명에서는 기존 리지 두께인 1㎛ ~ 1.5㎛와 비교할 때 절반 정도인 약 0.4㎛ ~ 0.75㎛ 두께를 가지도록 형성하는데 0.5㎛가 가장 바람직하며 나머지 절반 정도의 두께는 다음 단계인 제 2 리지 형성 공정에서 이루어지도록 한다.This results in the top width of the first ridge 30 being narrower than the bottom width. This phenomenon occurs when the thickness of the first ridge 30 becomes thicker. In the present invention, since there are many differences, 0.5 μm is most preferable, and the thickness of the other half is about 0.5 μm, which is about half as compared to the existing ridge thickness of 1 μm to 1.5 μm. In the second ridge forming process.

다음 도 2c에 도시된 바와 같이, 상기 제 1 리지(30)와 포토 레지스트 패턴(29)의 양 측면 및 그 양 측면 상부에 선택 영역 성장법(Selective Area Growth : SAG)을 이용해 전류 방지층(Current Blocking Layer: CBL)(31)을 형성한다.Next, as shown in FIG. 2C, a current blocking layer is formed on both sides of the first ridge 30 and the photoresist pattern 29 by using a selective area growth method (SAG) on both sides of the first ridge 30 and the photoresist pattern 29. Layer: CBL) 31 is formed.

상기 선택 영역 성장법(SAG)은 선택적으로 원하는 부분에 결정을 성장시키는 방법으로, 절연막의 마스크 패턴이 형성된 부분은 결정이 성장되지 않고, 마스크 패턴이 형성되지 않은 부분만 결정이 성장되는데, 이는 마스크 패턴에서 윈도우 영역으로 기상(gas phase) 상태에서의 확산(diffusion) 효과로 인해 마스크 표면은 흡착율이 낮아 탈착되는 분자의 농도가 높은 반면에 결정성장이 이루어지는 윈도우 영역은 흡착율이 높아 두 영역의 농도차가 다르고 이에 따라 마스크 패턴에서 탈착된 분자들이 윈도우 영역으로 표면 이동되기 때문이다.The selective area growth method (SAG) is a method of selectively growing a crystal in a desired portion, the crystal is grown in the portion where the mask pattern of the insulating film is formed, the crystal is grown only in a portion where the mask pattern is not formed Due to the diffusion effect in the gas phase state from the pattern to the window region, the mask surface has a low adsorption rate and a high concentration of desorbed molecules, whereas the window region where crystal growth occurs has a high adsorption rate and a difference in concentration between the two regions. This is because the molecules desorbed from the mask pattern are surface-shifted to the window region.

한편 이러한 선택 영역 성장법(SAG)을 이용해 형성하는 상기 전류 방지층(CBL)(31)의 두께는 제 1 리지(30)의 두께보다 두껍게 형성하고 후속 공정에서 형성될 제 2 리지의 두께에 따라 형성하며, 최적으로는 제 1 리지(30) 두께의 2배 정도로 형성하는 것이 가장 바람직하다. Meanwhile, the thickness of the current blocking layer CBL 31 formed using the selective region growth method SAG is formed to be thicker than that of the first ridge 30 and is formed according to the thickness of the second ridge to be formed in a subsequent process. It is most preferable to form about twice the thickness of the first ridge 30 optimally.                     

다음 포토 레지스트 패턴(29)을 제거하고, 상기 전류 방지층(31)으로 둘러싸인 영역과 상기 전류 방지층(31) 상부에 제 2 리지(32)와 제 2 p캡층(33)을 순차적으로 형성한 후(도 2d), 상기 제 2 p캡층(33)상부에 p메탈층(34)을 형성하고 GaAs기판의 하부에는 n메탈층(도시하지 않음)을 각기 또는 동시에 형성하여(도 2e) 본 발명의 제조 공정을 종료한다.Next, after removing the photoresist pattern 29 and sequentially forming the second ridge 32 and the second p cap layer 33 on the region surrounded by the current blocking layer 31 and on the current blocking layer 31 ( 2d), a p-metal layer 34 is formed on the second p-cap layer 33, and an n-metal layer (not shown) is formed on the lower portion of the GaAs substrate, respectively or simultaneously (FIG. 2e). The process ends.

이상에서 상세히 설명한 바와 같이 본 발명에 따른 리지 웨이브 가이드를 가진 반도체 레이저 다이오드의 제조 방법은 식각시 좁아지는 리지 상부 폭을 확충하고 이를 통해 발진 전류의 주입(current injection)을 용이하게 하여 레이저 다이오드의 구동 전압을 낮출 수 있으며 또한, 종래와 같이 하나의 단위체로 형성되는 리지를 복수개로 분리 형성하여 전체 리지 구조에서의 상부 폭(top width)과 하부 폭(bottom width)을 독립적으로 조절할 수 있는 효과가 있다. As described in detail above, the method of manufacturing a semiconductor laser diode having a ridge wave guide according to the present invention increases the width of an upper ridge narrowed during etching, thereby facilitating injection of oscillation current, thereby driving the laser diode. The voltage can be lowered and, as in the prior art, a plurality of ridges formed as a single unit are separated and formed to independently control the top width and the bottom width of the entire ridge structure. .

본 발명은 기재된 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the invention has been described in detail only with respect to the specific examples described, it will be apparent to those skilled in the art that various modifications and variations are possible within the spirit of the invention, and such modifications and variations belong to the appended claims.

Claims (5)

기판의 상부에 n-클래드층, 활성층, 제 1 p-클래드층, 식각 저지층, 제 2 p클래드층, 제 1 p캡층을 순차적으로 형성하는 제 1 단계와 ;A first step of sequentially forming an n-clad layer, an active layer, a first p-clad layer, an etch stop layer, a second p clad layer, and a first p cap layer on the substrate; 상기 제 1 p캡층 상부에 절연막을 증착하여 마스크 패턴을 형성하고, 형성한 마스크 패턴을 이용해 상기 제 1 p캡층과 제 2 p클래드층의 일부를 식각하여, 상기 식각 저지층 상부에, 상부 횡폭이 상기 마스크 패턴의 횡폭보다 작은 제 1 리지를 형성하는 제 2 단계와 ;A mask pattern is formed by depositing an insulating layer on the first p cap layer, and a portion of the first p cap layer and the second p clad layer is etched using the formed mask pattern, and an upper width is formed on the etch stop layer. A second step of forming a first ridge smaller than a width of the mask pattern; 상기 제 1 리지와 마스크 패턴의 양 측면 및 그 양 측면 상부에, 상기 마스크 패턴이 노출되는 홈이 상부에 만들어지는 전류 방지층을 형성하는 제 3 단계와 ;A third step of forming a current blocking layer on both sides of the first ridge and the mask pattern and on both sides of the first ridge and the mask pattern, the groove forming the groove to which the mask pattern is exposed; 상기 마스크 패턴을 제거하고 상기 제 1 리지 상부와 전류 방지층 상부에, 상기 제 1 리지에 접해 있는 영역의 횡폭이 상기 제 1 리지 상부의 횡폭보다 큰 제 2 리지를 형성하는 제 4 단계와 ;A fourth step of removing the mask pattern and forming a second ridge on the first ridge and the current blocking layer, wherein a width of a region in contact with the first ridge is greater than a width of the first ridge; 상기 제 2 리지 상부에 제 2 p캡층과 p-메탈층을 순차적으로 형성하고, 상기 기판의 하부에 n-메탈층을 형성하는 제 5 단계로 이루어지는 것을 특징으로 하는 리지 웨이브 가이드 구조의 반도체 레이저 다이오드 제조 방법.And a fifth step of sequentially forming a second pcap layer and a p-metal layer on the second ridge, and forming an n-metal layer on the lower portion of the substrate. Manufacturing method. 제 1 항에 있어서, The method of claim 1, 상기 제 1 리지와 제 2 리지는 두께가 동일한 것을 특징으로 하는 리지 웨이브 가이드 구조의 반도체 레이저 다이오드 제조 방법.The first ridge and the second ridge has the same thickness, the method of manufacturing a semiconductor laser diode having a ridge wave guide structure. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 리지는 ;The method of claim 1 or 2, wherein the first ridge; 두께가 0.4㎛ ~ 0.75㎛인 것을 특징으로 하는 리지 웨이브 가이드 구조의 반도체 레이저 다이오드 제조 방법.A method for manufacturing a semiconductor laser diode having a ridge wave guide structure, wherein the thickness is 0.4 µm to 0.75 µm. 제 1 항에 있어서, 상기 절연막은 ;The method of claim 1, wherein the insulating film; 유전체 막인 것을 특징으로 하는 리지 웨이브 가이드 구조의 반도체 레이저 다이오드 제조 방법.A method of manufacturing a semiconductor laser diode having a ridge wave guide structure, which is a dielectric film. 제 1 항에 있어서, 상기 제 3 단계는 ;The method of claim 1, wherein the third step; 상기 전류 방지층을 NH4OH 식각용액으로 선택 영역 성장법(Selective Area growth)을 이용해 형성하는 것을 특징으로 하는 리지 웨이브 가이드 구조의 반도체 레이저 다이오드 제조 방법.The method of manufacturing a semiconductor laser diode having a ridge wave guide structure, wherein the current blocking layer is formed using a selective area growth method using an NH 4 OH etching solution.
KR1020020011950A 2002-03-06 2002-03-06 Method for manufacturing semiconductor laser diode with ridge wave guide structure KR100883717B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020011950A KR100883717B1 (en) 2002-03-06 2002-03-06 Method for manufacturing semiconductor laser diode with ridge wave guide structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020011950A KR100883717B1 (en) 2002-03-06 2002-03-06 Method for manufacturing semiconductor laser diode with ridge wave guide structure

Publications (2)

Publication Number Publication Date
KR20030072763A KR20030072763A (en) 2003-09-19
KR100883717B1 true KR100883717B1 (en) 2009-02-12

Family

ID=32223660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020011950A KR100883717B1 (en) 2002-03-06 2002-03-06 Method for manufacturing semiconductor laser diode with ridge wave guide structure

Country Status (1)

Country Link
KR (1) KR100883717B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102440071B1 (en) * 2020-10-16 2022-09-05 (주)큐에스아이 Semiconductor laser diode device and manufacturing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314845A (en) * 1993-04-30 1994-11-08 Sanken Electric Co Ltd Semiconductor laser device
KR970060610A (en) * 1996-01-16 1997-08-12 김광호 Semiconductor laser diode and manufacturing method thereof
JPH10294529A (en) * 1996-09-09 1998-11-04 Toshiba Corp Semiconductor laser and its manufacture
JP2000068591A (en) * 1998-08-24 2000-03-03 Mitsubishi Electric Corp Semiconductor laser and manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314845A (en) * 1993-04-30 1994-11-08 Sanken Electric Co Ltd Semiconductor laser device
KR970060610A (en) * 1996-01-16 1997-08-12 김광호 Semiconductor laser diode and manufacturing method thereof
JPH10294529A (en) * 1996-09-09 1998-11-04 Toshiba Corp Semiconductor laser and its manufacture
JP2000068591A (en) * 1998-08-24 2000-03-03 Mitsubishi Electric Corp Semiconductor laser and manufacture thereof

Also Published As

Publication number Publication date
KR20030072763A (en) 2003-09-19

Similar Documents

Publication Publication Date Title
KR101252469B1 (en) Buried heterostructure device having integrated waveguide grating fabricated by single step mocvd
KR20070060033A (en) Semiconductor laser device and its manufacturing method
US7981707B2 (en) Method for enhancing optical characteristics of multilayer optoelectronic components
EP1719003B1 (en) Buried heterostructure device fabricated by single step mocvd
KR100883717B1 (en) Method for manufacturing semiconductor laser diode with ridge wave guide structure
US5805629A (en) Semiconductor laser
JPH05327112A (en) Manufacture of semiconductor laser
US6277663B1 (en) Method of producing semiconductor laser diode
US6613679B2 (en) Method for fabricating a semiconductor device
KR100883478B1 (en) Manufacturing Method Of Semiconductor Laser Diode
KR100277322B1 (en) Manufacturing method of semiconductor laser device
JP3996778B2 (en) Manufacturing method of stripe waveguide structure type semiconductor laser device
KR101026924B1 (en) Manufacturing Method Of Semiconductor Laser Diode
KR20050075199A (en) Semiconductor laser diode and method for manufacturing the same
JP3215908B2 (en) Method for manufacturing semiconductor device
KR100584376B1 (en) Fabrication method of laser diode with oxide blocking layers
JPH05102607A (en) Manufacture of buried structure semiconductor laser
JPH10242582A (en) Processing method of iii-v compound semiconductor and manufacture of iii-v compound semiconductor laser
KR100269384B1 (en) Laser diode and method for fabricating the same
KR20050001605A (en) Semiconductor Laser device and Producing Method Thereof
KR970007118B1 (en) Method for forming mesa type of laser diode
KR20060067111A (en) Manufacturing method of single integrated semiconductor optical device
KR100236003B1 (en) Semiconductor laser diode and its manufacturing method
KR19980015853A (en) How to make laser diode
JP3715638B2 (en) Manufacturing method of semiconductor light emitting device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020306

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070305

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020306

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080118

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080618

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20081205

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090206

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090206

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20111220

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130128

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130128

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140124

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140124

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160109