KR100881719B1 - Reference voltage generating circuit for semiconductor device - Google Patents

Reference voltage generating circuit for semiconductor device Download PDF

Info

Publication number
KR100881719B1
KR100881719B1 KR1020070092519A KR20070092519A KR100881719B1 KR 100881719 B1 KR100881719 B1 KR 100881719B1 KR 1020070092519 A KR1020070092519 A KR 1020070092519A KR 20070092519 A KR20070092519 A KR 20070092519A KR 100881719 B1 KR100881719 B1 KR 100881719B1
Authority
KR
South Korea
Prior art keywords
voltage
current
reference voltage
power supply
generating means
Prior art date
Application number
KR1020070092519A
Other languages
Korean (ko)
Inventor
변상진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070092519A priority Critical patent/KR100881719B1/en
Application granted granted Critical
Publication of KR100881719B1 publication Critical patent/KR100881719B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

A reference voltage generating circuit is provided to produce a reference voltage which is fixed to a level in the changes of temperature and process conditions and is changeable with a constant rate in the changes of power supply. A power supply unit(100) consists of a second voltage generation unit for outputting a second voltage(Vb) in response to an output signal of an operational amplifier(OP1). A voltage-current converter(200) includes a third voltage generating unit to generate a feedback voltage. A current-to-voltage converter(300) generates a reference voltage based on the summation of a second current(K*ICTAT). A voltage divider(400) has three resistance(R14,R15,R16) and NMOS transistors, which are in series coupled to each other, among a power supply and a ground voltage level and power.

Description

반도체장치의 기준전압발생회로{REFERENCE VOLTAGE GENERATING CIRCUIT FOR SEMICONDUCTOR DEVICE}REFERENCE VOLTAGE GENERATING CIRCUIT FOR SEMICONDUCTOR DEVICE}

본 발명은 반도체장치에 관한 것으로, 더욱 상세하게는 반도체장치 내부에서 이용되는 기준전압을 발생하기 위한 기준전압발생회로에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to a reference voltage generating circuit for generating a reference voltage used inside the semiconductor device.

반도체장치는 외부에서 공급되는 전원전압을 이용하여 여러 종류 레벨의 내부전압을 만들어서 사용하고 있다. 특히, 반도체 메모리장치(DRAM)의 경우는, 메모리장치의 코어(core) 지역에서 사용하는 전압인 VCORE, 셀 트랜지스터 게이트(워드라인)에 인가되는 외부전위(VDD)보다 높은 전압인 VPP전압, 셀 트랜지스터의 벌크에 사용되는 접지전압(VSS)보다 낮은 전압인 음전압(VBB) 등을 만들어 사용하고 있다.BACKGROUND Semiconductor devices use various types of internal voltages by using externally supplied power voltages. In particular, in the case of a semiconductor memory device (DRAM), a voltage of VCORE which is a voltage used in a core region of the memory device, a VPP voltage which is higher than an external potential VDD applied to a cell transistor gate (word line), and a cell The negative voltage VBB, which is lower than the ground voltage VSS used for the bulk of the transistor, is used.

이러한 내부전압들을 만들기 위해서는 차지펌핑(charge pumping) 방식(VBB, VPP의 경우)과 컨버팅(down converting)방식(VCORE의 경우) 등을 사용하고 있는데, 일반적으로 어떠한 방법을 사용하던지 1차적으로는 기준이 되는 기준전압(VREF)을 만든 후, 이를 이용하여 다시 2차적으로 새로운 내부전압(VBB,VPP,VCORE)을 만드는 방법을 사용하고 있다.Charge pumping (VBB, VPP) and down converting (VCORE) are used to make these internal voltages. After the reference voltage (VREF) is made, using this method to create a second internal voltage (VBB, VPP, VCORE) again.

종래, 기준전압 발생회로는, PVT (Process, Voltage, Temperature ; 공정, 전압, 온도) 변화에 대해 일정한 출력을 가지는 형태이거나, 또는 PT(공정,온도)에 대해서는 일정하면서도 V(전압)의 변화에 대해서는 일정한 비율을 가지고 변화하는 형태로 구성되고 있다.Conventionally, the reference voltage generation circuit has a form having a constant output for PVT (Process, Voltage, Temperature) process, or constant for PT (Process, Temperature), but with a change in V (Voltage). It is composed of changing form with constant ratio.

도 1은 종래 기술에 따른 메모리장치의 기준전압 발생회로의 일 예시도이다. 도시되고 있는 종래 기준전압 발생회로는, 공급전원(VDD)과 접지전원(VSS) 사이에 직렬 연결되고 있는 저항(R4,R5)에 의하여 분압되어 기준전압(VREF)이 발생되도록 구성하고 있다. 1 is a diagram illustrating a reference voltage generation circuit of a memory device according to the prior art. The conventional reference voltage generating circuit shown in the drawing is configured such that the reference voltage VREF is generated by dividing by the resistors R4 and R5 connected in series between the supply power supply VDD and the ground power supply VSS.

이 구성에 따르면, 기준전압은 PT의 변화에 대해서는 일정하면서 V의 변화에 대해서는 일정한 비율을 가지고 변화하게 된다. 따라서 도 2의 특성도에 나타나고 있는 바와 같이, 외부 공급전압(VDD)이 증가함에 따라서 비례적으로 기준전압(VREF)은 VDD[R5/(R4 + R5)]로 증가함을 알 수 있다.According to this configuration, the reference voltage changes at a constant rate for the change in V while being constant for the change in PT. Therefore, as shown in the characteristic diagram of FIG. 2, it can be seen that as the external supply voltage VDD increases, the reference voltage VREF increases proportionally to VDD [R5 / (R4 + R5)].

도 3은 종래 기술에 따른 메모리장치의 기준전압 발생회로의 다른 예시도이다.3 is another exemplary diagram of a reference voltage generation circuit of a memory device according to the prior art.

도시되고 있는 종래 기준전압 발생회로는, PVT의 변화에 대해서 일정한 전위 를 출력하는 방식으로 구성되어진다. The conventional reference voltage generating circuit shown in the drawing is constructed in such a manner that a constant potential is output with respect to a change in PVT.

종래 기준전압 발생회로는, 제1전압(Va)과 제2전압(Vb)을 입력으로 하여 연산증폭신호를 출력하는 연산증폭기(OP1)와, 상기 연산증폭기(OP1)의 출력신호에 응답하여 제1전압(Va)을 출력하기 위한 제1전압생성부와, 상기 연산증폭기(OP1)의 출력신호에 응답하여 제2전압(Vb)을 출력하기 위한 제2전압생성부로 구성되는 전원장치(10)를 포함한다.The conventional reference voltage generation circuit includes an operational amplifier OP1 for outputting an operational amplifier signal by inputting the first voltage Va and the second voltage Vb, and in response to an output signal of the operational amplifier OP1. The power supply apparatus 10 includes a first voltage generator for outputting one voltage Va and a second voltage generator for outputting a second voltage Vb in response to an output signal of the operational amplifier OP1. It includes.

상기 제1전압생성부는, 공급전원과 접지전원 사이에 PMOS 트랜지스터(M1)와 저항(R1), 그리고 PNP형 트랜지스터(Q2)가 직렬 연결되고, 상기 PMOS 트랜지스터(M1)와 저항(R1) 사이의 접속점(A)에 제 1 전압이 생성되어 상기 연산증폭기(OP1)의 제 1 입력신호가 된다. 그리고 상기 연산증폭기(OP1)의 출력신호는 상기 PMOS 트랜지스터(M1)의 제어신호가 된다.The first voltage generator includes a PMOS transistor M1, a resistor R1, and a PNP transistor Q2 connected in series between a supply power source and a ground power source, and between the PMOS transistor M1 and the resistor R1. A first voltage is generated at the connection point A to become the first input signal of the operational amplifier OP1. The output signal of the operational amplifier OP1 becomes a control signal of the PMOS transistor M1.

상기 제2전압생성부는, 공급전원과 접지전원 사이에 PMOS 트랜지스터(M2)와 그리고 PNP형 트랜지스터(Q1)가 직렬 연결되고, 상기 PMOS 트랜지스터(M2)와 PNP형 트랜지스터(Q1) 사이의 접속점(B)에 제 2 전압이 생성되어 상기 연산증폭기(OP1)의 제 2 입력신호가 된다. 그리고 상기 연산증폭기(OP1)의 출력신호는 상기 PMOS 트랜지스터(M2)의 제어신호가 된다.The second voltage generator includes a PMOS transistor M2 and a PNP transistor Q1 connected in series between a supply power supply and a ground power supply, and a connection point B between the PMOS transistor M2 and the PNP transistor Q1. A second voltage is generated at the C1 and becomes a second input signal of the operational amplifier OP1. The output signal of the operational amplifier OP1 becomes a control signal of the PMOS transistor M2.

또한 종래 기준전압 발생회로는, 상기 제2전압(Vb)을 제 1 입력으로 하고, 피드백 전압을 제 2 입력으로 하는 연산증폭기(OP2)와, 상기 연산증폭기(OP2)의 출력신호에 응답하여, 피드백 전압을 발생하는 제3전압생성부를 포함하는 전압-전류 변환기(20)를 포함한다. In addition, the conventional reference voltage generation circuit, in response to the output signal of the operational amplifier (OP2) and the operational amplifier (OP2) having the second voltage (Vb) as a first input, the feedback voltage as a second input, And a voltage-to-current converter 20 including a third voltage generator for generating a feedback voltage.

상기 제 3 전압생성부는, 공급전원과 접지전원 사이에 PMOS 트랜지스터(M3)와 저항(R2)이 직렬 연결되고, 상기 트랜지스터(M3)와 저항(R2) 사이의 접속점에 피드백전압이 생성되어 상기 연산증폭기(OP2)의 제 2 입력신호가 된다. 상기 연산증폭기(OP2)의 출력신호는 상기 PMOS 트랜지스터(M3)의 제어신호가 된다.The third voltage generator includes a PMOS transistor M3 and a resistor R2 connected in series between a supply power supply and a ground power supply, and generate a feedback voltage at a connection point between the transistor M3 and the resistor R2 to calculate the calculation. It becomes a second input signal of the amplifier OP2. The output signal of the operational amplifier OP2 becomes a control signal of the PMOS transistor M3.

그리고 종래 기준전압 발생회로는, 상기 연산증폭기(OP1)의 출력신호에 응답하여 발생하는 제 1 전류(M*IPTAT)와, 연산증폭기(OP2)의 출력신호에 응답하여 발생하는 제 2 전류(K*ICTAT)의 합에 따른 기준전압을 발생하는 전류-전압 변환기(30)를 포함한다. 상기 제 1 전류 발생을 위한 구성은, 공급전원과 접지전원 사이에 PMOS 트랜지스터(M5)와 저항(R3)이 직렬 연결된다. 그리고 상기 제 2 전류 발생을 위한 구성은, 상기 트랜지스터(M5)와 저항(R3) 사이의 접속점과 공급전원 사이에 상기 연산증폭기(OP2)의 출력신호에 응답하는 PMOS 트랜지스터(M4)가 연결되어진다.In the conventional reference voltage generation circuit, the first current M * IPTAT generated in response to the output signal of the operational amplifier OP1 and the second current K generated in response to the output signal of the operational amplifier OP2. And a current-voltage converter 30 for generating a reference voltage according to the sum of * ICTAT). In the configuration for generating the first current, the PMOS transistor M5 and the resistor R3 are connected in series between a supply power supply and a ground power supply. In the configuration for generating the second current, a PMOS transistor M4 responsive to the output signal of the operational amplifier OP2 is connected between a connection point between the transistor M5 and the resistor R3 and a supply power supply. .

상기와 같이 구성되어지는 종래 기준전압 발생회로는, 연산증폭기(OP1)의 출력전압에 따라서 모스트랜지스터(M1,M2,M5)의 턴온 정도가 변화하게 되어 모스트랜지스터(M1,M2,M5)를 통해 저항으로 공급되는 전류량이 조정된다. 이 동작은 연산증폭기(OP1)의 두 입력단에 인가되는 제 1 전압(Va)과 제 2 전압(Vb)이 같은 레벨이 인가될 때까지 계속되며, 연산증폭기(OP1)의 두 입력단에 같은 전압레벨이 인가 되면 도 4에 도시하고 있는 바와 같이 일정한 레벨의 기준전압(VREF)이 생성되게 된다. In the conventional reference voltage generation circuit configured as described above, the turn-on degree of the MOS transistors M1, M2, and M5 is changed according to the output voltage of the operational amplifier OP1, and thus, through the MOS transistors M1, M2, and M5. The amount of current supplied to the resistor is adjusted. This operation is continued until the same level of the first voltage Va and the second voltage Vb applied to the two input terminals of the operational amplifier OP1 is applied, and the same voltage level is applied to the two input terminals of the operational amplifier OP1. When this is applied, a reference voltage VREF of a constant level is generated as shown in FIG. 4.

이때 기준전압(VREF)은 아래 수학식을 통해 구할 수 있다.At this time, the reference voltage VREF can be obtained by the following equation.

도시되고 있는 종래 기준전압 발생회로에서, 연산증폭기(OP1)의 게인(Gain)이 크면 접속점(A)와 접속점(B)는 가상 단락(Virtually shorted)되고, N:1의 비를 가지는 두 바이폴라 트랜지스터(Q2,Q1)의 이미터 전류는 다음과 같다.In the conventional reference voltage generation circuit shown, when the gain of the operational amplifier OP1 is large, the connection point A and the connection point B are virtually shorted and two bipolar transistors having a ratio of N: 1. The emitter current of (Q2, Q1) is

Figure 112007066103513-pat00001
Figure 112007066103513-pat00001

Figure 112007066103513-pat00002
Figure 112007066103513-pat00002

그리고 연산증폭기(OP1)는 제1전압(Va)과 제2전압(Vb)을 같게 제어하면, 저항(R1)을 통해 흐르는 전류는 다음과 같다.When the operational amplifier OP1 controls the first voltage Va and the second voltage Vb to be the same, the current flowing through the resistor R1 is as follows.

Figure 112007066103513-pat00003
Figure 112007066103513-pat00003

여기서, 연산증폭기(OP1)의 출력단자에 게이트가 접속되어 연산증폭신호에 의해 구동되는 PMOS트랜지스터들(M1, M2, M5)을 통해 흐르는 전류는 같은 값이 된다. 따라서 PMOS 트랜지스터(M5)의 전류는 트랜지스터(M1)의 전류에 비례하므로, PMOS 트랜지스터(M5)의 전류는 다음과 같다.Here, a gate is connected to the output terminal of the operational amplifier OP1, and the current flowing through the PMOS transistors M1, M2, and M5 driven by the operational amplifier signal becomes the same value. Therefore, since the current of the PMOS transistor M5 is proportional to the current of the transistor M1, the current of the PMOS transistor M5 is as follows.

Figure 112007066103513-pat00004
Figure 112007066103513-pat00004

그리고 동일한 상황 하에 저항(R2)을 통해 흐르는 전류는 다음과 같다.And under the same circumstances, the current flowing through the resistor R2 is as follows.

Figure 112007066103513-pat00005
Figure 112007066103513-pat00005

그리고 PMOS 트랜지스터(M4)의 전류는 트랜지스터(M3)의 전류에 비례하므로, PMOS 트랜지스터(M4)의 전류는 다음과 같다.Since the current of the PMOS transistor M4 is proportional to the current of the transistor M3, the current of the PMOS transistor M4 is as follows.

Figure 112007066103513-pat00006
Figure 112007066103513-pat00006

이와 같이 하여 상기 PMOS 트랜지스터(M4)의 전류와 PMOS 트랜지스터(M5)의 전류는 각각 K*ICTAT와 M*IPTAT이므로, 상기 두 전류의 합을 저항을 통해 전압으로 바꾸면, 발생되는 기준전압(VREF)은 다음과 같이 표시되어진다.In this way, the current of the PMOS transistor M4 and the current of the PMOS transistor M5 are K * ICTAT and M * IPTAT, respectively. Therefore, when the sum of the two currents is converted into a voltage through a resistor, a reference voltage VREF is generated. Is displayed as follows:

Figure 112007066103513-pat00007
Figure 112007066103513-pat00007

즉, 도 3에 도시되고 있는 기준전압 발생회로는, 온도에 따라 흐르는 전류의 양이 증가하게 하는 PTAT(Proportional To Absoute Temperature) 항과, 온도에 따라 흐르는 전류의 양이 감소하게 하는 CTAT(Complementary proportional To Absoute Temperature)항을 만들고 이들의 조합으로 이루어지고 있다.That is, the reference voltage generating circuit shown in FIG. 3 includes a Proportional To Absoute Temperature (PTAT) term for increasing the amount of current flowing with temperature, and a CTAT (Complementary proportional) for decreasing the amount of current flowing with temperature. To Absoute Temperature) is created and is a combination of these.

따라서 상기 수학식 6에 따르면, 온도 보상이 일어나도록 상기 수학식6에 이용되고 있는 각각의 변수값, 즉 N,R1,R2,R3,K,M 값을 적절하게 조절해주면 출력값(VREF)은 PVT 변화에 대해 일정한 값을 가지게 된다. 일반적으로 N,R1,R2,R3 값은 고정하고, K,M 값 만을 조절하여 PTAT와 CTAT의 전류량을 조절하게 된다. 이렇게 하여 종래 기준전압 발생회로는, PVT 변화에 일정한 값을 갖는 기준전압을 발생한다.Therefore, according to Equation 6, if the variable values used in Equation 6, that is, N, R1, R2, R3, K, M, are adjusted appropriately so that temperature compensation occurs, the output value VREF is PVT. It will have a constant value for the change. In general, the N, R1, R2, and R3 values are fixed, and only the K and M values are adjusted to control the amount of PTAT and CTAT current. In this way, the conventional reference voltage generation circuit generates a reference voltage having a constant value in the PVT change.

즉, 종래 기준전압 발생회로는 도 1에 도시하고 있는 바와 같이, 외부 공급전원인 VDD에 대해서 비례적으로 증가하는 기준전압을 발생하거나, 도 3에 도시하고 있는 바와 같이, PVT에 대해서 일정한 값을 갖는 기준전압을 발생하는 것으로 제한되고 있다. That is, the conventional reference voltage generation circuit generates a reference voltage which is proportionally increased with respect to VDD, which is an external supply power source, as shown in FIG. 1, or as shown in FIG. It is limited to generating a reference voltage having.

그러나 최근 다양한 형태의 기준전압이 요구되면서 온도와 공정변화에 대해서는 일정하면서도 외부 전원의 변화에 대해서는 일정한 비율을 가지고 변화하는 기준전압의 필요성이 요구되고 있다. 그러나 종래 기준전압 발생회로인 도 1, 또는 도 3에 의해서는 온도와 공정변화에 대해서는 일정하면서도 외부 전원의 변화에 대해서는 일정한 비율을 가지고 변화하는 기준전압을 발생시키는 것이 어려운 문제점이 있었다. Recently, however, as various types of reference voltages are required, there is a need for a reference voltage that varies with temperature and process changes but with a constant rate with respect to changes in external power. However, according to FIG. 1 or FIG. 3, which is a conventional reference voltage generator, it is difficult to generate a reference voltage that varies with temperature and process changes but with a constant ratio with respect to changes in external power.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로 온도와 공정의 변화에 대해서는 일정하면서 공급전원의 변화에 대해서는 일정한 비율을 가지고 변화하는 기준전압을 발생할 수 있는 반도체장치의 기준전압발생회로를 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve the above problems and to provide a reference voltage generating circuit of a semiconductor device capable of generating a reference voltage that changes with temperature and process changes, but with a constant ratio with respect to changes in the power supply. The purpose is.

상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 기준전압발생회로는, 온도 변화에 따라 비례하는 제 1 전류를 발생하는 제 1 전류발생수단; 온도 변화에 따라 반비례하는 제 2 전류를 발생하는 제 2 전류발생수단; 상기 제 1,2 전류의 합에 상응하는 제 1 기준전압을 발생하는 제 1 기준전압발생수단;공급전원을 분압하여, 공급전원에 비례하는 제 2 기준전압을 발생하는 제 2 기준전압발생수단; 상기 제 1,2 기준전압의 합을 이용하여 적정의 기준전압을 발생하는 것을 특징으로 한다.A reference voltage generation circuit of a semiconductor device according to the present invention for achieving the above object, the first current generating means for generating a first current proportional to the change in temperature; Second current generating means for generating a second current in inverse proportion to a temperature change; First reference voltage generating means for generating a first reference voltage corresponding to the sum of the first and second currents; second reference voltage generating means for dividing a supply power and generating a second reference voltage proportional to the supply power; It is characterized in that the appropriate reference voltage is generated using the sum of the first and second reference voltages.

본 발명의 상기 제 1 전류발생수단은, 공급전원과 접지전원 사이에 PMOS 트랜지스터, 저항, 바이폴라 트랜지스터가 순차적으로 직렬 연결되고, 상기 저항에 흐르는 전류를 증폭한 것을 특징으로 한다.The first current generating means of the present invention is characterized in that a PMOS transistor, a resistor, and a bipolar transistor are sequentially connected between a supply power supply and a ground power supply, and amplified a current flowing through the resistance.

본 발명의 상기 제 2 전류발생수단은, 공급전원과 접지전원 사이에 PMOS 트랜지스터와 바이폴라 트랜지스터를 직렬 연결하여, 온도에 반비례하는 전압을 발생 하는 전압발생부; 상기 전압발생부에서 발생된 전압을 전류로 변환하는 전압-전류변환부를 포함하는 것을 특징으로 한다.The second current generating means of the present invention comprises: a voltage generator for generating a voltage inversely proportional to temperature by connecting a PMOS transistor and a bipolar transistor in series between a supply power source and a ground power source; It characterized in that it comprises a voltage-to-current converter for converting the voltage generated by the voltage generator into a current.

본 발명의 제 1 기준전압발생수단은, 공급전원과 접지전원 사이에 연결되어 제 1 전류에 의해서 개폐되는 PMOS 트랜지스터와, 공급전원과 접지전원 사이에 연결되어 제 2 전류에 의해서 개폐되는 PMOS 트랜지스터와, 상기 두개의 PMOS 트랜지스터를 병렬 연결하는 저항으로 구성되는 것을 특징으로 한다.The first reference voltage generating means of the present invention includes a PMOS transistor connected between a supply power source and a ground power source and opened and closed by a first current, and a PMOS transistor connected between a supply power source and a ground power source and opened and closed by a second current; And a resistor for connecting the two PMOS transistors in parallel.

본 발명의 상기 제 2 기준전압 발생수단은, 공급전원과 접지전원 사이에 연결된 전압분배저항으로 이루어지는 것을 특징으로 한다.The second reference voltage generating means of the present invention is characterized in that the voltage distribution resistor connected between the supply power supply and the ground power supply.

또한 본 발명에 따른 반도체장치의 기준전압발생회로는, 바이폴라 트랜지스터를 이용한 가상단락회로를 형성하고, 공정,온도,전압(PVT)에 대해서 일정한 전위를 갖는 제 1 기준전압을 발생하는 제 1 기준전압발생수단; 공급전원에 비례하는 제 2 기준전압을 발생하는 제 2 기준전압발생수단을 포함하여 구성되고, 상기 제 1 기준전압과 제 2 기준전압의 합을 이용하여 적정의 기준전압을 발생하는 것을 특징으로 한다.In addition, the reference voltage generation circuit of the semiconductor device according to the present invention forms a virtual short circuit using a bipolar transistor and generates a first reference voltage having a first reference voltage having a constant potential with respect to the process, temperature, and voltage (PVT). Generating means; And a second reference voltage generating means for generating a second reference voltage proportional to the supply power, and generating a proper reference voltage by using the sum of the first reference voltage and the second reference voltage. .

본 발명의 제 2 기준전압발생수단은, 액티브 저항 소자를 공급전원과 접지전원 사이에 직렬로 연결하고, 두 저항 사이의 출력을 기준전압으로 발생하는 것을 특징으로 한다.The second reference voltage generating means of the present invention is characterized in that the active resistance element is connected in series between the supply power supply and the ground power supply, and generates an output between the two resistors as the reference voltage.

본 발명의 상기 제 1 기준전압발생수단은, 온도 변화에 따라 비례하는 제 1 전류와 반비례하는 전압을 발생하는 전원회로; 상기 발생된 전압을 제 2 전류로 변 환시켜 주는 전압-전류 변환기; 상기 제 1,2 전류의 합을 전압으로 변환시켜 주는 전류-전압 변환기를 포함하는 것을 특징으로 한다.The first reference voltage generating means of the present invention, the power supply circuit for generating a voltage inversely proportional to the first current proportional to the temperature change; A voltage-to-current converter for converting the generated voltage into a second current; And a current-to-voltage converter converting the sum of the first and second currents into a voltage.

본 발명의 상기 전원회로는, 공급전원과 접지전원 사이에 연결되어 제 1,2전압을 발생하는 전압발생부; 상기 전압발생부에서 발생된 제 1,2 전압을 입력하고 연산 증폭하는 제 1 연산 증폭기를 포함하여 구성되고, 상기 온도 변화에 따라 비례하는 제 1 전류는 상기 제 1 연산증폭기의 출력신호에 대응되어 발생되는 값이고, 상기 온도 변화에 따라 반비례하는 전압은 상기 제 2 전압에 대응되는 것을 특징으로 한다.The power circuit of the present invention includes: a voltage generator connected between a supply power source and a ground power source to generate first and second voltages; And a first operational amplifier for inputting and amplifying the first and second voltages generated by the voltage generator, wherein a first current proportional to the temperature change corresponds to an output signal of the first operational amplifier. The voltage generated is inversely proportional to the temperature change, characterized in that corresponding to the second voltage.

본 발명의 상기 전압-전류 변환기는, 상기 제 2 전압과 피드백 전압을 연산 증폭하는 제 2 연산 증폭기; 상기 제 2 연산증폭기의 출력신호를 제어신호로 하고, 공급전원과 접지전원 사이에 연결된 PMOS 트랜지스터; 상기 PMOS 트랜지스터와 접지전원 사이에 연결된 저항으로 구성되고, 상기 제 2 전류는, 상기 저항에 흐르는 전류인 것을 특징으로 한다.The voltage-current converter of the present invention includes: a second operational amplifier for operational amplifying the second voltage and the feedback voltage; A PMOS transistor having an output signal of the second operational amplifier as a control signal and connected between a supply power supply and a ground power supply; And a resistor connected between the PMOS transistor and a ground power source, wherein the second current is a current flowing through the resistor.

본 발명의 상기 전류-전압 변환기는, 공급전원과 접지전원 사이에 연결되어 제 1 전류에 의해서 개폐되는 PMOS 트랜지스터와, 공급전원과 접지전원 사이에 연결되어 제 2 전류에 의해서 개폐되는 PMOS 트랜지스터와, 상기 두개의 PMOS 트랜지스터를 병렬 연결하는 저항으로 구성되는 것을 특징으로 한다.The current-voltage converter of the present invention includes a PMOS transistor connected between a supply power source and a ground power source and opened and closed by a first current, a PMOS transistor connected between a supply power source and a ground power source and opened and closed by a second current; It is characterized by consisting of a resistor for connecting the two PMOS transistors in parallel.

본 발명의 상기 전원회로의 제 1 전류와, 상기 전류-전압 변환기의 제 1 전류의 비는 배수관계를 갖는 것을 특징으로 한다.The ratio of the first current of the power supply circuit of the present invention to the first current of the current-voltage converter has a multiple relationship.

본 발명의 상기 전압-전류 변환기의 제 2 전류와, 상기 전류-전압 변환기의 제 2 전류의 비는 배수관계를 갖는 것을 특징으로 한다.The ratio of the second current of the voltage-current converter of the present invention to the second current of the current-voltage converter has a multiple relationship.

본 발명은 상기 제 1 기준전압과 비교해서 상대적으로 제 2 기준전압의 비율을 높게 설정하는 것을 특징으로 한다.The present invention is characterized in that the ratio of the second reference voltage is set higher than that of the first reference voltage.

본 발명의 상기 제 2 기준전압과 비교해서 상대적으로 제 1 기준전압의 비율을 높게 설정하는 것을 특징으로 한다.The ratio of the first reference voltage is set higher than that of the second reference voltage of the present invention.

본 발명의 상기 제 2 기준전압과 제 1 기준전압의 비율을 같게 설정하는 것을 특징으로 한다.The ratio of the second reference voltage and the first reference voltage of the present invention is set equal.

본 발명의 기준전압발생회로는, 반도체장치의 외부에서 공급되는 전원을 제공받아 반도체장치 내부에서 사용될 기준전압을 발생한다. 본 발명은 바이폴라 트랜지스터를 이용하여 가상단락회로를 구성하므로서 PVT에 변화에도 불구하고 일정한 레벨로 발생되는 제 1 기준전압과, 액티브저항소자를 이용하여 외부전원의 변화에 대해 일정한 비율을 가지고 발생되는 제 2 기준전압을 더하여 원하는 기준전압을 발생시킨다. 특히, 본 발명은 제 1 기준전압 특성과 제 2 기준전압 특성에 대해서 어느 특성의 기준전압을 우세하게 설정하는가에 따라서 여러가지 형태의 기준전압을 발생하도록 제어하는 것이 가능하기 때문에, 사용 용도에 따라 여러가지 형태의 기준전압을 발생하도록 제어하는 것이 가능한 효과가 있다. The reference voltage generating circuit of the present invention receives a power supplied from an outside of the semiconductor device to generate a reference voltage to be used inside the semiconductor device. The present invention provides a first reference voltage generated at a constant level despite a change in PVT by forming a virtual short circuit using a bipolar transistor, and a first generation voltage having a constant ratio with respect to a change in external power using an active resistance element. 2 Add the reference voltage to generate the desired reference voltage. In particular, the present invention can be controlled to generate various types of reference voltages depending on which characteristics of the first reference voltage characteristics and the second reference voltage characteristics are set predominantly. It is possible to control to generate a reference voltage of the form.

이하 첨부한 도면을 참조하여 본 발명에 따른 반도체장치의 기준전압발생회로에 대해서 자세하게 살펴보기로 한다.Hereinafter, a reference voltage generation circuit of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명에 따른 기준전압을 발생하기 위한 반도체장치의 기준전압 발생회로도이다.5 is a reference voltage generation circuit diagram of a semiconductor device for generating a reference voltage according to the present invention.

도시되고 있는 본 발명의 기준전압 발생회로는, PT(공정, 온도)의 변화에 대해서 일정한 전위를 출력하나, 특정 외부 전위부터 외부 전원의 변화에 대해서 일정한 비율을 가지고 변하는 기준전압을 발생하는 것을 특징으로 한다.The reference voltage generator circuit of the present invention outputs a constant potential with respect to a change in PT (process, temperature), but generates a reference voltage that varies with a constant ratio with respect to a change in external power from a specific external potential. It is done.

본 발명의 기준전압 발생회로는, 제1전압(Va)과 제2전압(Vb)을 입력으로 하여 연산증폭신호를 출력하는 연산증폭기(OP11)와, 상기 연산증폭기(OP11)의 출력신호에 응답하여 제1전압(Va)을 출력하기 위한 제1전압생성부와, 상기 연산증폭기(OP1)의 출력신호에 응답하여 제2전압(Vb)을 출력하기 위한 제2전압생성부로 구성되는 전원장치(100)를 포함한다.The reference voltage generating circuit according to the present invention includes an operational amplifier OP11 for outputting an operational amplifier signal by inputting a first voltage Va and a second voltage Vb, and responding to an output signal of the operational amplifier OP11. A power supply device including a first voltage generator for outputting a first voltage Va and a second voltage generator for outputting a second voltage Vb in response to an output signal of the operational amplifier OP1 ( 100).

상기 제1전압생성부는, 공급전원과 접지전원 사이에 PMOS 트랜지스터(M11)와 저항(R11), 그리고 PNP형 트랜지스터(Q12)가 직렬 연결되고, 상기 PMOS 트랜지스터(M11)와 저항(R11) 사이의 접속점(A)에 제 1 전압이 생성되어 상기 연산증폭기(OP11)의 제 1 입력신호가 된다. 그리고 상기 연산증폭기(OP11)의 출력신호는 상기 PMOS 트랜지스터(M11)의 제어신호가 된다.The first voltage generator includes a PMOS transistor M11, a resistor R11, and a PNP transistor Q12 connected in series between a supply power source and a ground power source, and between the PMOS transistor M11 and a resistor R11. A first voltage is generated at the connection point A to become the first input signal of the operational amplifier OP11. The output signal of the operational amplifier OP11 becomes a control signal of the PMOS transistor M11.

상기 제2전압생성부는, 공급전원과 접지전원 사이에 PMOS 트랜지스터(M12)와 그리고 PNP형 트랜지스터(Q11)가 직렬 연결되고, 상기 PMOS 트랜지스터(M12)와 PNP 형 트랜지스터(Q11) 사이의 접속점(B)에 제 2 전압이 생성되어 상기 연산증폭기(OP11)의 제 2 입력신호가 된다. 그리고 상기 연산증폭기(OP11)의 출력신호는 상기 PMOS 트랜지스터(M12)의 제어신호가 된다.The second voltage generator includes a PMOS transistor M12 and a PNP type transistor Q11 connected in series between a supply power source and a ground power source, and a connection point B between the PMOS transistor M12 and the PNP type transistor Q11. A second voltage is generated at the C1 and becomes a second input signal of the operational amplifier OP11. The output signal of the operational amplifier OP11 becomes a control signal of the PMOS transistor M12.

또한 본 발명의 기준전압 발생회로는, 상기 제2전압(Vb)을 제 1 입력으로 하고, 피드백 전압을 제 2 입력으로 하는 연산증폭기(OP12)와, 상기 연산증폭기(OP12)의 출력신호에 응답하여, 피드백 전압을 발생하는 제3전압생성부를 포함하는 전압-전류 변환기(200)를 포함한다. In addition, the reference voltage generator circuit of the present invention responds to the operational amplifier OP12 having the second voltage Vb as the first input and the feedback voltage as the second input, and the output signal of the operational amplifier OP12. Thus, a voltage-to-current converter 200 including a third voltage generator for generating a feedback voltage.

상기 제 3 전압생성부는, 공급전원과 접지전원 사이에 PMOS 트랜지스터(M13)와 저항(R12)이 직렬 연결되고, 상기 트랜지스터(M13)와 저항(R12) 사이의 접속점에 피드백전압이 생성되어 상기 연산증폭기(OP12)의 제 2 입력신호가 된다. 상기 연산증폭기(OP12)의 출력신호는 상기 PMOS 트랜지스터(M13)의 제어신호가 된다.The third voltage generator includes a PMOS transistor M13 and a resistor R12 connected in series between a supply power source and a ground power source, and generates a feedback voltage at a connection point between the transistor M13 and the resistor R12 to calculate the calculation. It becomes the second input signal of the amplifier OP12. The output signal of the operational amplifier OP12 becomes a control signal of the PMOS transistor M13.

그리고 본 발명의 기준전압 발생회로는, 상기 연산증폭기(OP11)의 출력신호에 응답하여 발생하는 제 1 전류(M*IPTAT)와, 연산증폭기(OP12)의 출력신호에 응답하여 발생하는 제 2 전류(K*ICTAT)의 합에 따른 기준전압을 발생하는 전류-전압 변환기(300)를 포함한다. 상기 제 1 전류 발생을 위한 구성은, 공급전원과 접지전원 사이에 PMOS 트랜지스터(M15)와 저항(R13)이 직렬 연결된다. 그리고 상기 제 2 전류 발생을 위한 구성은, 상기 트랜지스터(M15)와 저항(R13) 사이의 접속점과 공급전원 사이에 상기 연산증폭기(OP12)의 출력신호에 응답하는 PMOS 트랜지스터(M14) 가 연결되어진다.The reference voltage generating circuit of the present invention includes a first current M * IPTAT generated in response to the output signal of the operational amplifier OP11 and a second current generated in response to the output signal of the operational amplifier OP12. And a current-voltage converter 300 for generating a reference voltage according to the sum of K * ICTAT. In the configuration for generating the first current, the PMOS transistor M15 and the resistor R13 are connected in series between a supply power supply and a ground power supply. In the configuration for generating the second current, a PMOS transistor M14 responsive to the output signal of the operational amplifier OP12 is connected between a connection point between the transistor M15 and the resistor R13 and a supply power supply. .

여기까지의 본 발명의 구성은 도면 상에서 확인 가능한 바와 같이, 종래 기준전압 발생회로인 도 3의 구성과 동일하게 이루어진다. 즉, PVT의 변화에 대해서 일정한 레벨의 기준전압을 발생 가능한 구성이다. 이 구성에 본 발명은 특정 전위부터 외부 전원전압의 변화에 대해 일정한 비율을 가지고 변화할 수 있는 구성을 추가적으로 구비한다. The configuration of the present invention thus far is the same as that of FIG. 3, which is a conventional reference voltage generation circuit, as can be seen from the drawing. That is, it is the structure which can generate the reference voltage of a constant level with respect to the PVT change. In this configuration, the present invention further includes a configuration capable of changing at a constant rate with respect to a change in external power supply voltage from a specific potential.

즉, 본 발명의 기준전압 발생회로는, 공급전원과 접지전원 사이에 세개의 저항(R14,R15,R16)과 NMOS 트랜지스터(M20)를 순차적으로 직렬 연결한 전압 분배기(400)의 구성을 포함한다. 그리고 상기 전압 분배기(400)는, 공급전원과 접지전원 사이에 두개의 저항(R14,R15)이 직렬 연결되고, 상기 두개의 저항 사이의 접속점에 형성되는 분배전압과, 상기 제 1 전류(M*IPTAT)와 제 2 전류(K*ICTAT)의 합에 의해 형성되는 전압이 더해져서 본 발명에서 요구되어지는 기준전압(Vref)이 구성되어진다.That is, the reference voltage generation circuit of the present invention includes a configuration of a voltage divider 400 in which three resistors R14, R15, and R16 and the NMOS transistor M20 are sequentially connected in series between a supply power supply and a ground power supply. . In addition, the voltage divider 400 includes two resistors R14 and R15 connected in series between a supply power supply and a ground power supply, a distribution voltage formed at a connection point between the two resistors, and the first current M *. The voltage formed by the sum of IPTAT) and the second current K * ICTAT is added to form a reference voltage Vref required by the present invention.

다음은 상기 구성으로 이루어진 본 발명에 따른 기준전압 발생회로의 동작과정을 살펴보기로 한다.Next, an operation process of the reference voltage generation circuit according to the present invention having the above configuration will be described.

본 발명의 기준전압 발생회로는, 연산증폭기(OP11)의 출력전압에 따라서 모스트랜지스터(M11,M12,M15)의 턴온 정도가 변화하게 되어 모스트랜지스터(M11,M12,M15)를 통해 저항으로 공급되는 전류량이 조정된다. 이 동작은 연산증 폭기(OP11)의 두 입력단에 인가되는 제 1 전압(Va)과 제 2 전압(Vb)이 같은 레벨이 인가될 때까지 계속되며, 연산증폭기(OP11)의 두 입력단에 같은 전압레벨이 인가되면 도 4에 도시하고 있는 바와 같이 공정, 온도, 전압에 대해서 일정한 레벨의 기준전압(Vref0)이 생성되게 된다. In the reference voltage generating circuit of the present invention, the turn-on degree of the MOS transistors M11, M12, and M15 is changed according to the output voltage of the operational amplifier OP11, and is supplied to the resistor through the MOS transistors M11, M12, and M15. The amount of current is adjusted. This operation is continued until the same level of the first voltage Va and the second voltage Vb applied to the two input terminals of the operational amplifier OP11 is applied, and the same voltage is applied to the two input terminals of the operational amplifier OP11. When the level is applied, as shown in FIG. 4, a reference voltage Vref0 having a constant level is generated for the process, the temperature, and the voltage.

이때 기준전압(VREF)은 아래 수학식을 통해 구할 수 있다.At this time, the reference voltage VREF can be obtained by the following equation.

연산증폭기(OP11)의 게인(Gain)이 크면 접속점(A)와 접속점(B)는 가상 단락(Virtually shorted)되고, N:1의 비를 가지는 두 바이폴라 트랜지스터(Q12,Q11)의 이미터 전류는 다음과 같다.When the gain of the operational amplifier OP11 is large, the connection point A and the connection point B are virtually shorted, and the emitter currents of the two bipolar transistors Q12 and Q11 having a ratio of N: 1 are As follows.

Figure 112007066103513-pat00008
Figure 112007066103513-pat00008

Figure 112007066103513-pat00009
Figure 112007066103513-pat00009

그리고 연산증폭기(OP11)는 제1전압(Va)과 제2전압(Vb)을 같게 제어하면, 저항(R11)을 통해 흐르는 전류는 다음과 같다.In addition, when the operational amplifier OP11 controls the first voltage Va and the second voltage Vb to be the same, the current flowing through the resistor R11 is as follows.

Figure 112007066103513-pat00010
Figure 112007066103513-pat00010

여기서, 연산증폭기(OP11)의 출력단자에 게이트가 접속되어 연산증폭신호에 의해 구동되는 PMOS트랜지스터들(M11, M12, M15)을 통해 흐르는 전류는 같은 값이 된다. 따라서 PMOS 트랜지스터(M15)의 전류는 트랜지스터(M11)의 전류에 비례하므로, PMOS 트랜지스터(M15)의 전류는 다음과 같다.Here, a gate is connected to the output terminal of the operational amplifier OP11, and the current flowing through the PMOS transistors M11, M12, and M15 driven by the operational amplifier signal becomes the same value. Therefore, since the current of the PMOS transistor M15 is proportional to the current of the transistor M11, the current of the PMOS transistor M15 is as follows.

Figure 112007066103513-pat00011
Figure 112007066103513-pat00011

그리고 동일한 상황 하에 저항(R12)을 통해 흐르는 전류는 다음과 같다.In the same situation, the current flowing through the resistor R12 is as follows.

Figure 112007066103513-pat00012
Figure 112007066103513-pat00012

그리고 PMOS 트랜지스터(M14)의 전류는 트랜지스터(M13)의 전류에 비례하므로, PMOS 트랜지스터(M14)의 전류는 다음과 같다.Since the current of the PMOS transistor M14 is proportional to the current of the transistor M13, the current of the PMOS transistor M14 is as follows.

Figure 112007066103513-pat00013
Figure 112007066103513-pat00013

이와 같이 하여 상기 PMOS 트랜지스터(M14)의 전류와 PMOS 트랜지스터(M15)의 전류는 각각 K*ICTAT와 M*IPTAT이므로, 상기 두 전류의 합을 저항을 통해 전압으로 바꾸면, 발생되는 기준전압(Vref0)은 다음과 같이 표시되어진다.In this way, the current of the PMOS transistor M14 and the current of the PMOS transistor M15 are K * ICTAT and M * IPTAT, respectively. Therefore, when the sum of the two currents is converted into a voltage through a resistor, a reference voltage Vref0 is generated. Is displayed as follows:

Figure 112007066103513-pat00014
Figure 112007066103513-pat00014

상기 수학식 12에 따르면 본 발명은, 온도에 따라 흐르는 전류의 양이 증가하게 하는 PTAT(Proportional To Absoute Temperature) 항과, 온도에 따라 흐르는 전류의 양이 감소하게 하는 CTAT(Complementary proportional To Absoute Temperature)항을 만들고 이들의 조합으로 이루어지고 있다.According to Equation 12, the present invention provides a Proportional To Absoute Temperature (PTAT) term for increasing the amount of current flowing with temperature and a Complementary proportional To Absoute Temperature (CTAT) for decreasing the amount of current flowing with temperature. The term is made up of a combination of these.

따라서 상기 수학식12에 따르면, 온도 보상이 일어나도록 상기 수학식6에 이용되고 있는 각각의 변수값, 즉 N,R11,R12,R13,K,M 값을 적절하게 조절해주면 출력값(Vref0)은 PVT 변화에 대해 일정한 값을 가지게 된다. 일반적으로 N,R11,R12,R13 값은 고정하고, K,M 값 만을 조절하여 PTAT와 CTAT의 전류량을 조절하게 된다. 이렇게 하여 본 발명의 기준전압 발생회로는, 일차적으로 PVT 변화에 일정한 값을 갖는 기준전압(Vref0)을 발생한다.Therefore, according to Equation 12, if the variable values used in Equation 6, that is, N, R11, R12, R13, K, M, are adjusted appropriately so that temperature compensation occurs, the output value Vref0 is PVT. It will have a constant value for the change. In general, the values of N, R11, R12, and R13 are fixed and the current amount of PTAT and CTAT is controlled by adjusting only K and M values. In this way, the reference voltage generating circuit of the present invention first generates the reference voltage Vref0 having a constant value in the PVT change.

또한, 본 발명은 특정 외부 전위부터 외부 전원의 변화에 대해 일정한 비율을 가지고 변하는 기준전압을 더 포함하여 본 발명에서 요구되어지는 기준전압(Vref)을 발생한다.In addition, the present invention further includes a reference voltage which varies with a certain ratio with respect to the change of the external power source from a specific external potential to generate the reference voltage Vref required by the present invention.

본 발명의 기준전압은, 병렬 연결되고 있는 저항(R13//R15)에 흐르는 전류의 합과 같다. 즉, 병렬 저항(R13//R15)에 흐르는 전류는 K*ICTAT와 M*IPTAT의 합으로 구성된 제 1 전류와, 직렬 연결되고 있는 액티브(active) 저항소자(R14,R15)에 흐르는 제 2 전류 즉, VDD/(R14+R15)의 합으로 이루어지고, 이와 같이 제어될 때, 출력되는 기준전압(Vref)은 아래 수학식13과 같이 표현되어진다.The reference voltage of the present invention is equal to the sum of the currents flowing through the resistors R13 // R15 connected in parallel. That is, the current flowing through the parallel resistors R13 // R15 is the first current composed of the sum of K * ICTAT and M * IPTAT, and the second current flowing through the active resistance elements R14 and R15 connected in series. That is, it is made up of the sum of VDD / (R14 + R15), and when controlled in this way, the output reference voltage Vref is expressed by Equation 13 below.

Figure 112007066103513-pat00015
Figure 112007066103513-pat00015

따라서 본 발명의 기준전압 발생회로는, 상기 제 1 전류 (K*ICTAT와 M*IPTAT의 합)와, 제 2 전류{VDD/(R4+R5)}의 합으로 이루어진 전류에 대응하는 기준전압이 발생되어진다. 따라서 상기 수학식 13에서 나타나고 있는 바에 따르면, 본 발명의 기준전압 특성을 결정할 때, 적용되는 용도에 따라서 제 1 전류 (K*ICTAT와 M*IPTAT의 합)를 제 2 전류에 비해 상대적으로 우세하게 설정하여 PVT의 변화에 대해 일정한 특성이 우세한 기준전압을 발생토록 하거나, 제 1 전류에 비해 상대적으로 제 2 전류{VDD/(R14+R15)}를 상대적으로 우세하게 설정하여 공급전원에 대하여 비례적인 특성을 우세한 기준전압을 발생토록 하거나, 제 2 전류와 제 2 전류를 평균화하여 두 특성이 평균치가 되는 기준전압을 발생토록 제어하는 것이 가능하다. Therefore, the reference voltage generation circuit of the present invention has a reference voltage corresponding to a current formed by the sum of the first current (K * ICTAT and M * IPTAT) and the second current {VDD / (R4 + R5)}. Is generated. Therefore, as shown in Equation 13, when determining the reference voltage characteristics of the present invention, the first current (sum of K * ICTAT and M * IPTAT) is relatively superior to the second current depending on the application. Set to generate a reference voltage with a certain characteristic prevailing against changes in PVT, or set a second current {VDD / (R14 + R15)} relatively predominantly relative to the first current, It is possible to generate a reference voltage having superior characteristics, or to average the second current and the second current so as to generate a reference voltage at which the two characteristics become average values.

이상에서 설명한 바와 같이 본 발명에 따른 기준전압 발생회로는, 반도체장치의 외부에서 공급되는 전원을 제공받아 반도체장치 내부에서 사용될 기준전압을 발생한다. 본 발명은 바이폴라 트랜지스터를 이용하여 가상단락회로를 구성하므로서 PVT에 변화에도 불구하고 일정한 레벨로 발생되는 제 1 기준전압과, 액티브저항소자를 이용하여 외부전원의 변화에 대해 일정한 비율을 가지고 발생되는 제 2 기준전압을 더하여 원하는 기준전압을 발생시킨다. 특히, 본 발명은 제 1 기준전압 특성과 제 2 기준전압 특성에 대해서 어느 특성의 기준전압을 우세하게 설정하는가에 따라서 여러가지 형태의 기준전압을 발생하도록 제어하는 것이 가능하기 때문에, 사용 용도에 따라서 여러가지 형태의 기준전압을 발생하도록 제어하는 것이 가능하다.As described above, the reference voltage generating circuit according to the present invention receives the power supplied from the outside of the semiconductor device to generate the reference voltage to be used inside the semiconductor device. The present invention provides a first reference voltage generated at a constant level despite a change in PVT by forming a virtual short circuit using a bipolar transistor, and a first generation voltage having a constant ratio with respect to a change in external power using an active resistance element. 2 Add the reference voltage to generate the desired reference voltage. In particular, the present invention can be controlled to generate various types of reference voltages depending on which characteristics of the first reference voltage characteristics and the second reference voltage characteristics are set predominantly. It is possible to control to generate a reference voltage of the type.

이상 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 외부 전원의 변화에 대해 일정한 비율을 가지고 변하는 기준전압을 발생하기 위한 경우에 적용될 수 있다. 따라서 본 발명은 당업자라면 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서 또 다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다. The above-described preferred embodiment of the present invention is disclosed for the purpose of illustration, and may be applied to a case for generating a reference voltage that varies with a constant ratio with respect to the change of the external power source. Therefore, those skilled in the art will be able to improve, change, substitute or add other embodiments within the technical spirit and scope of the present invention disclosed in the appended claims.

일 예로 본 발명은 온도와 공정변화에 대해서는 일정하면서 특정 외부 전위부터 외부 전원의 변화에 대해 다양한 기울기를 가지고 변하는 기준전압을 발생하도록 제어할 수 있어서, 바이어싱회로(biasing circuit)에 사용하여 외부전원(vdd)에 따라 원하는 형태로 바이어싱 전류를 조절할 수 있도록 제어하는 것이 가능할 것이다.As an example, the present invention can be controlled to generate a reference voltage that varies with a certain slope with respect to a change in the external power source from a specific external potential while being constant with respect to temperature and process changes, and used in a biasing circuit for an external power source. It will be possible to control so as to adjust the biasing current in the desired form according to (vdd).

도 1은 종래 기술에 따른 기준전압 발생회로도.1 is a reference voltage generation circuit diagram according to the prior art.

도 2는 도 1의 기준전압 발생회로도에 따른 특성도.2 is a characteristic diagram according to the reference voltage generation circuit diagram of FIG.

도 3은 종래 기술에 따른 기준전압 발생회로도.3 is a reference voltage generation circuit diagram according to the prior art.

도 4는 도 3의 기준전압 발생회로도에 따른 특성도.4 is a characteristic diagram according to the reference voltage generation circuit diagram of FIG.

도 5는 본 발명에 따른 반도체장치의 기준전압 발생회로도.5 is a reference voltage generation circuit diagram of a semiconductor device according to the present invention;

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 전원장치 200 : 전압-전류 변환기100: power supply device 200: voltage-to-current converter

300 : 전류-전압 변환기 400 : 전압분배기300: current-voltage converter 400: voltage divider

M11~M15 : PMOS 트랜지스터 R11~R15 : 저항M11 to M15: PMOS transistor R11 to R15: resistor

Q11,Q12 : 바이폴라 트랜지스터 OP11,OP12 : 연산증폭기Q11, Q12: Bipolar Transistor OP11, OP12: Operational Amplifier

Claims (16)

온도 변화에 따라 비례하는 제 1 전류를 발생하는 제 1 전류발생수단;First current generating means for generating a first current proportional to the temperature change; 온도 변화에 따라 반비례하는 제 2 전류를 발생하는 제 2 전류발생수단;Second current generating means for generating a second current in inverse proportion to a temperature change; 상기 제 1,2 전류의 합에 상응하는 제 1 기준전압을 발생하는 제 1 기준전압발생수단; 및First reference voltage generating means for generating a first reference voltage corresponding to the sum of the first and second currents; And 공급전원을 분압하여, 공급전원에 비례하는 제 2 기준전압을 발생하는 제 2 기준전압발생수단을 구비하며,A second reference voltage generating means for dividing the supply power and generating a second reference voltage proportional to the supply power; 상기 제 1,2 기준전압의 합을 이용하여 기준전압을 발생하는 것을 특징으로 하는 반도체장치의 기준전압 발생회로.And a reference voltage is generated using the sum of the first and second reference voltages. 제 1 항에 있어서,The method of claim 1, 상기 제 1 전류발생수단은, 공급전원과 접지전원 사이에 PMOS 트랜지스터, 저항, 바이폴라 트랜지스터가 순차적으로 직렬 연결되고, 상기 저항에 흐르는 전류를 증폭한 것을 특징으로 하는 반도체장치의 기준전압 발생회로.And said first current generating means is a PMOS transistor, a resistor, and a bipolar transistor connected in series between a supply power supply and a ground power supply in series, and amplifies a current flowing through said resistance. 제 1 항에 있어서,The method of claim 1, 상기 제 2 전류발생수단은, The second current generating means, 공급전원과 접지전원 사이에 PMOS 트랜지스터와 바이폴라 트랜지스터를 직렬 연결하여, 온도에 반비례하는 전압을 발생하는 전압발생부;A voltage generator for connecting a PMOS transistor and a bipolar transistor in series between a supply power supply and a ground power supply to generate a voltage inversely proportional to temperature; 상기 전압발생부에서 발생된 전압을 전류로 변환하는 전압-전류변환부를 포함하는 것을 특징으로 하는 반도체장치의 기준전압 발생회로.And a voltage-current converter for converting the voltage generated by the voltage generator into a current. 제 1 항에 있어서,The method of claim 1, 제 1 기준전압발생수단은,The first reference voltage generating means, 공급전원과 접지전원 사이에 연결되어 제 1 전류에 의해서 개폐되는 PMOS 트랜지스터와, A PMOS transistor connected between a supply power source and a ground power source and opened and closed by a first current; 공급전원과 접지전원 사이에 연결되어 제 2 전류에 의해서 개폐되는 PMOS 트랜지스터와,A PMOS transistor connected between a supply power supply and a ground power supply and opened and closed by a second current; 상기 두개의 PMOS 트랜지스터를 병렬 연결하는 저항으로 구성되는 것을 특징으로 하는 반도체장치의 기준전압 발생회로.And a resistor for connecting the two PMOS transistors in parallel. 제 1 항에 있어서,The method of claim 1, 상기 제 2 기준전압 발생수단은, 공급전원과 접지전원 사이에 연결된 전압분배저항으로 이루어지는 것을 특징으로 하는 반도체장치의 기준전압 발생회로.And said second reference voltage generating means comprises a voltage distribution resistor connected between a supply power supply and a ground power supply. 바이폴라 트랜지스터를 이용한 가상단락회로를 형성하고, 공정,온도,전압(PVT)에 대해서 일정한 전위를 갖는 제 1 기준전압을 발생하는 제 1 기준전압발생수단;First reference voltage generating means for forming a virtual short circuit using a bipolar transistor and generating a first reference voltage having a constant potential with respect to process, temperature, and voltage (PVT); 공급전원에 비례하는 제 2 기준전압을 발생하는 제 2 기준전압발생수단을 구비하며,A second reference voltage generating means for generating a second reference voltage proportional to the supply power; 상기 제 1 기준전압과 제 2 기준전압의 합을 이용하여 기준전압을 발생하는 것을 특징으로 하는 반도체장치의 기준전압 발생회로.And a reference voltage is generated using the sum of the first reference voltage and the second reference voltage. 제 6 항에 있어서,The method of claim 6, 제 2 기준전압발생수단은, 액티브 저항 소자를 공급전원과 접지전원 사이에 직렬로 연결하고, 두 저항 사이의 출력을 기준전압으로 발생하는 것을 특징으로 하는 반도체장치의 기준전압발생회로.And the second reference voltage generating means connects an active resistance element in series between a supply power supply and a ground power supply, and generates an output between the two resistors as a reference voltage. 제 6 항에 있어서,The method of claim 6, 상기 제 1 기준전압발생수단은, The first reference voltage generating means, 온도 변화에 따라 비례하는 제 1 전류와 반비례하는 전압을 발생하는 전원회로;A power supply circuit which generates a voltage in inverse proportion to a first current proportional to a temperature change; 상기 발생된 전압을 제 2 전류로 변환시켜 주는 전압-전류 변환기;A voltage-current converter for converting the generated voltage into a second current; 상기 제 1,2 전류의 합을 전압으로 변환시켜 주는 전류-전압 변환기를 포함하는 것을 특징으로 하는 반도체장치의 기준전압 발생회로.And a current-to-voltage converter for converting the sum of the first and second currents into a voltage. 제 8 항에 있어서, The method of claim 8, 상기 전원회로는,The power supply circuit, 공급전원과 접지전원 사이에 연결되어 제 1,2전압을 발생하는 전압발생부;A voltage generator connected between a supply power source and a ground power source to generate first and second voltages; 상기 전압발생부에서 발생된 제 1,2 전압을 입력하고 연산 증폭하는 제 1 연산 증폭기를 포함하여 구성되고,And a first operational amplifier configured to input and operate and amplify the first and second voltages generated by the voltage generator, 상기 온도 변화에 따라 비례하는 제 1 전류는 상기 제 1 연산증폭기의 출력신호에 대응되어 발생되는 값이고, 상기 온도 변화에 따라 반비례하는 전압은 상기 제 2 전압에 대응되는 것을 특징으로 하는 반도체장치의 기준전압 발생회로.The first current proportional to the temperature change is a value generated corresponding to the output signal of the first operational amplifier, and the voltage inversely proportional to the temperature change corresponds to the second voltage. Reference voltage generator circuit. 제 9 항에 있어서,The method of claim 9, 상기 전압-전류 변환기는,The voltage-current converter, 상기 제 2 전압과 피드백 전압을 연산 증폭하는 제 2 연산 증폭기;A second operational amplifier for operational amplifying the second voltage and the feedback voltage; 상기 제 2 연산증폭기의 출력신호를 제어신호로 하고, 공급전원과 접지전원 사이에 연결된 PMOS 트랜지스터;A PMOS transistor having an output signal of the second operational amplifier as a control signal and connected between a supply power supply and a ground power supply; 상기 PMOS 트랜지스터와 접지전원 사이에 연결된 저항으로 구성되고,A resistor connected between the PMOS transistor and a ground power supply, 상기 제 2 전류는, 상기 저항에 흐르는 전류인 것을 특징으로 하는 반도체장치의 기준전압 발생회로.And the second current is a current flowing through the resistor. 제 8 항에 있어서,The method of claim 8, 상기 전류-전압 변환기는, The current-voltage converter, 공급전원과 접지전원 사이에 연결되어 제 1 전류에 의해서 개폐되는 PMOS 트랜지스터와, A PMOS transistor connected between a supply power source and a ground power source and opened and closed by a first current; 공급전원과 접지전원 사이에 연결되어 제 2 전류에 의해서 개폐되는 PMOS 트랜지스터와,A PMOS transistor connected between a supply power supply and a ground power supply and opened and closed by a second current; 상기 두개의 PMOS 트랜지스터를 병렬 연결하는 저항으로 구성되는 것을 특징으로 하는 반도체장치의 기준전압 발생회로.And a resistor for connecting the two PMOS transistors in parallel. 제 8 항에 있어서,The method of claim 8, 상기 전원회로의 제 1 전류와, 상기 전류-전압 변환기의 제 1 전류의 비는 배수관계를 갖는 것을 특징으로 하는 반도체장치의 기준전압 발생회로.And the ratio of the first current of the power supply circuit to the first current of the current-voltage converter has a multiple relationship. 제 8 항에 있어서,The method of claim 8, 상기 전압-전류 변환기의 제 2 전류와, 상기 전류-전압 변환기의 제 2 전류의 비는 배수관계를 갖는 것을 특징으로 하는 반도체장치의 기준전압 발생회로.And the ratio of the second current of the voltage-current converter to the second current of the current-voltage converter has a multiple relationship. 제 6 항에 있어서,The method of claim 6, 상기 제 1 기준전압과 비교해서 상대적으로 제 2 기준전압의 비율을 높게 설정하는 것을 특징으로 하는 반도체장치의 기준전압 발생회로.And the ratio of the second reference voltage is set higher than the first reference voltage. 제 6 항에 있어서,The method of claim 6, 상기 제 2 기준전압과 비교해서 상대적으로 제 1 기준전압의 비율을 높게 설정하는 것을 특징으로 하는 반도체장치의 기준전압 발생회로.The reference voltage generating circuit of the semiconductor device, characterized in that the ratio of the first reference voltage is set higher than the second reference voltage. 제 6 항에 있어서,The method of claim 6, 상기 제 2 기준전압과 제 1 기준전압의 비율을 같게 설정하는 것을 특징으로 하는 반도체장치의 기준전압 발생회로.And setting the ratio of the second reference voltage to the first reference voltage equally.
KR1020070092519A 2007-09-12 2007-09-12 Reference voltage generating circuit for semiconductor device KR100881719B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070092519A KR100881719B1 (en) 2007-09-12 2007-09-12 Reference voltage generating circuit for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070092519A KR100881719B1 (en) 2007-09-12 2007-09-12 Reference voltage generating circuit for semiconductor device

Publications (1)

Publication Number Publication Date
KR100881719B1 true KR100881719B1 (en) 2009-02-06

Family

ID=40681057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070092519A KR100881719B1 (en) 2007-09-12 2007-09-12 Reference voltage generating circuit for semiconductor device

Country Status (1)

Country Link
KR (1) KR100881719B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8582385B2 (en) 2011-08-05 2013-11-12 SK Hynix Inc. Semiconductor memory device
KR20210081899A (en) * 2019-12-24 2021-07-02 주식회사 현대케피코 Integrated circuit fof power supply and reset controlling method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100353815B1 (en) 2000-12-26 2002-09-28 Hynix Semiconductor Inc Bandgap reference voltage generator
KR20040089433A (en) * 2003-04-11 2004-10-21 가부시끼가이샤 르네사스 테크놀로지 Reference voltage generating circuit capable of controlling temperature dependency of reference voltage
KR20070056440A (en) * 2005-11-29 2007-06-04 주식회사 하이닉스반도체 Apparatus for generating reference voltage of semiconductor memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100353815B1 (en) 2000-12-26 2002-09-28 Hynix Semiconductor Inc Bandgap reference voltage generator
KR20040089433A (en) * 2003-04-11 2004-10-21 가부시끼가이샤 르네사스 테크놀로지 Reference voltage generating circuit capable of controlling temperature dependency of reference voltage
KR20070056440A (en) * 2005-11-29 2007-06-04 주식회사 하이닉스반도체 Apparatus for generating reference voltage of semiconductor memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8582385B2 (en) 2011-08-05 2013-11-12 SK Hynix Inc. Semiconductor memory device
KR20210081899A (en) * 2019-12-24 2021-07-02 주식회사 현대케피코 Integrated circuit fof power supply and reset controlling method thereof
KR102324585B1 (en) * 2019-12-24 2021-11-09 주식회사 현대케피코 Integrated circuit fof power supply and reset controlling method thereof

Similar Documents

Publication Publication Date Title
KR100957228B1 (en) Bandgap reference generator in semiconductor device
KR100780771B1 (en) Band-gap reference voltage generator
EP1769301B1 (en) A proportional to absolute temperature voltage circuit
CN101329586B (en) Reference voltage generator and method for providing multiple reference voltages
US5512817A (en) Bandgap voltage reference generator
CN101685317B (en) Band gap reference voltage circuit
KR101241378B1 (en) Reference bias generating apparatus
JP4982688B2 (en) Internal power generator with temperature dependence
JP3708391B2 (en) Bandgap reference voltage generator
US10296026B2 (en) Low noise reference voltage generator and load regulator
US7944271B2 (en) Temperature and supply independent CMOS current source
KR20130123903A (en) Reference voltage generator
KR100868253B1 (en) Reference voltage generating circuit for semiconductor device
KR100881719B1 (en) Reference voltage generating circuit for semiconductor device
KR100999499B1 (en) Band Gap reference voltage generator
CN113253788A (en) Reference voltage circuit
CN113467561A (en) Reference voltage generating circuit
KR101085870B1 (en) Circuit for temperature and process compensation
CN108345336B (en) Energy gap reference circuit
KR950010284B1 (en) Reference voltage generating circuit
TW202303330A (en) Reference current/ voltage generator and circuit system
KR100599974B1 (en) Voltage reference generator
KR100668414B1 (en) Reference current generator operating
CN107728690B (en) Energy gap reference circuit
US11762410B2 (en) Voltage reference with temperature-selective second-order temperature compensation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee