KR100877244B1

KR100877244B1 - Ａｒｑ 방식에 따라 데이터를 전송하기 위한 방법 및 장치

Info

Publication number: KR100877244B1
Application number: KR1020037016701A
Authority: KR
Inventors: 위르겐 미헬; 베른하르트 라프; 마르틴 되틀링
Original assignee: 지멘스 악티엔게젤샤프트
Priority date: 2001-06-20
Filing date: 2001-10-17
Publication date: 2009-01-07
Also published as: CN1520654A; DE50114828D1; CN100459482C; US20040181618A1; DE10129777A1; EP1397881B1; JP4164025B2; WO2003001730A9; EP1397881A1; JP2004531166A; WO2003001730A1; KR20040007745A; US7249303B2

Abstract

본 발명은 신뢰성있는 패킷 지향 데이터 전송을 구현하기 위해 ARQ 방법, 특히 하이브리드 ARQ 방법 및 바람직하게는 이동 무선 시스템을 사용하는 것에 관한 것이다. 재전송 데이터 패킷의 비트를 위한 전송 데이터 패킷이 요청되면, 최초에 전송된 관련 데이터 패킷 비트와의 비교시 상이한 속도 적응 모델이 사용된다. 상기 방법의 특별한 장점은 각각 별도의 비트 속도 적응(21-23)에 의해 다수의 부분 비트 흐름(A-C)으로 전송될 비트의 분할을 통해 비트 속도 적응이 수행된다는 점이다.

Description

ＡＲＱ 방식에 따라 데이터를 전송하기 위한 방법 및 장치{METHOD AND DEVICE FOR TRANSFERRING DATA ACCORDING TO AN ARQ-METHOD}

본 발명은 이동 통신 시스템, 특히 이동 무선 시스템에서 ARQ 방법, 특히 통신 시스템의 하이브리드 ARQ 방법에 따라 데이터를 전송하기 위한 방법 및 적절하게 구비된 장치에 관한 것이다.

특히 이동 무선 시스템과 관련하여 소위 패킷 액세스 방법 내지는 패킷 지향 데이터 전송 회로의 사용이 종종 제안되는데, 그 이유는 착신되는 메시지 유형이 종종 매우 높은 버스트 인수를 가짐에 따라 오랜 휴지기에 의해 중단되는 활성화 기간이 짧기 때문이다. 이 경우 패킷 지향 데이터 연결은 연속 데이터 흐름이 제공되는 다른 데이터 전송 방법에 비해 효과가 현저히 상승되는데, 그 이유는 연속 데이터 흐름을 이용하는 데이터 전송 방법의 경우 예컨대 반송 주파수 또는 타임 슬롯처럼 한번 분배된 리소스는 전체 통신 프로세스동안 분배된 상태로 유지되기 때문이다. 즉, 일시적으로 데이터 전송이 일어나지 않음으로써 다른 망 가입자가 상기 리소스를 사용할 수 없는 경우에도 리소스는 계속 할당된다. 그 결과 이동 무선 시스템을 위한 제한된 주파수 스펙트럼을 최적으로 활용할 수 없게 된다.

예컨대 UMTS("Universal Mobile Telecommunications System") 이동 무선 표준에 따른 미래의 이동 무선 시스템은 매우 다양한 서비스를 제공하게 될 것이며, 이 경우 음성 전송뿐만 아니라 멀티미디어 어플리케이션의 중요성도 점차 증가될 것이다. 이와 결부하여, 상이한 전송 속도로 다양한 서비스를 제공하기 위해서는 미래의 이동 무선 시스템의 무선 인터페이스로의 매우 유연한 액세스 프로토콜이 필요하다. 이 경우, 패킷 지향 데이터 전송 방법이 매우 적합한 것으로 밝혀졌다.

UMTS 이동 무선 시스템과 관련하여 패킷 지향 데이터 전송 회로에서는 소위 ARQ("Automatic Repeat Request") 방법이 제안되었다. ARQ 방법에서는 수신기측에서 수신기의 디코딩에 따라 송신기로부터 수신기로 전송된 데이터 패킷의 품질이 검사된다. 수신된 데이터 패킷에 결함이 있으면, 수신기는 송신기에게 상기 데이터 패킷을 재전송할 것을 요청한다. 즉, 이전에 전송된 결함을 가진 데이터 패킷과 동일하거나 부분적으로 동일한 재전송 데이터 패킷이 송신기로부터 수신기로 전송된다(상기 재전송 패킷이 원본 데이터 패킷의 데이터 수보다 적은 데이터를 포함하고 있는지 또는 같은 수의 데이터를 포함하고 있는지의 여부에 따라 완전한 재전송으로 간주되거나 부분적 재전송으로 간주된다). 이와 같이 UMTS 이동 무선 표준을 위해 제안된 ARQ 방법(하이브리드 ARQ type I 방법이라고도 함)의 관점에서는 데이터 패킷 내에 데이터의 전송뿐만 아니라 소위 헤더 정보의 전송도 제공되며, 여기서 헤더 정보뿐만 아니라 예컨대 CRC 비트("Cyclic Redundancy Check")를 포함하는 에러 검사 및 에러 정정을 위한 정보들도 코딩될 수 있다(소위 "Forward Error Correction", FEC).

현재 UMTS 표준에 따르면, 개별 데이터 패킷 내지는 개별 재전송 데이터 패킷의 비트 전송은 QAM 변조("Quadrature Amplitude Modulation")에 의한 적절한 채널 코딩을 통해 이루어진다. 이 때 개별 비트는 "Gray Mapping"이라고 하는 방법을 통해 2차원 심볼 필드를 형성하는 관련 QAM 심볼로 매핑된다. 이 경우, 4개 이상의 QAM 심볼을 포함하는 알파벳 세트를 사용하는 QAM 변조에서는 상대적으로 높은 값의 비트와 낮은 값의 비트 사이에 있는 전송될 비트의 신뢰도가 크게 변동된다는 문제가 있는데, 이는 특히 채널 코딩의 수행에 있어서 불리하며, 그 원인은 채널 코딩에 있어서 충분히 높은 성능을 달성하기 위해 균등한 비트 신뢰도를 요구하는 터보 코딩기가 사용되는 것이 바람직하다는데 있다. 앞에서 설명한, 재전송 데이터 패킷과 원본 데이터 패킷이 동일한 하이브리드 ARQ type I 방법에서는 전술한 비트 신뢰도 변동 특성으로 인해 데이터 패킷 및 재전송 데이터 패킷의 특정 비트가 각각 QAM 심볼 필드 내 동일한 위치에 존재함으로써 전체 데이터 전송 성능이 감소되고, 데이터 처리량이 조기에 제한된다.

이러한 문제를 해결하기 위해 이미 본 발명은, 원본 데이터 패킷 및 재전송 데이터 패킷 내 동일한 위치에서 발생하는 비트를 "Gray Mapping"의 동적 재배열을 통해 QAM 심볼 필드 내에서 상이한 QAM 심볼에 할당하는 것을 제안하였다.

상기 제안에 관해서는 도 4A 내지 4D를 참고로 하여 하기에 더 자세히 설명한다. 도 4A에는 신호 성상도(signal constellation) 내지는 16-QAM 변조를 위한 QAM 심볼 필드가 도시되어 있다. 여기서는 각각 비트 "i₁"과 "i₂" 및 "q₁"과 "q₂"가 2차원 QAM 심볼 필드(25)의 관련 QAM 심볼(26)에 "i₁ q₁ i₂ q₂"의 순서로 매핑되어 있다. 2차원 QAM 심볼 필드(25) 내에서 각각의 비트(i₁, q₁, i₂, q₂)에 대해 가능한 QAM 심볼(26)의 열 또는 행이 각각 상응하는 선으로 표시되어 있다. 예컨대 비트 i1 = "1"은 QAM 심볼 필드의 처음 2개 열의 QAM 심볼에만 매핑될 수 있다. "Gray Mapping"에 따라 상대적으로 값이 높은 비트(i₁)의 신뢰도가 상대적으로 값이 낮은 비트(i₂)의 신뢰도보다 크다. 또한 비트 "i₂"의 비트 신뢰도는 각각 전송된 관련 QAM 심볼(26)에 따라(즉, 관련 QAM 심볼(26)이 QAM 심볼 필드(25)의 바깥쪽 좌측 열에 배치되는지 아니면 바깥쪽 우측 열에 배치되는지의 여부에 따라) 변동된다. 이는 비트 q₁과 q₂의 경우에도 동일하게 적용되는데, 그 이유는 비트 q₁ 및 q₂의 매핑이 비트 i₁ 및 i₂의 매핑과 대등하게(물론 직교 방식이긴 하지만) 이루어지기 때문이다.

도 4A 내지 4D를 참고로 설명된 종래의 방법에 따르면, 재전송 데이터 패킷을 위해 원본 데이터 패킷의 "Gray Mapping"과 상이한 "Gray Mapping"을 사용하는 것이 제안된다. 즉, 제 1 재전송 데이터 패킷을 위해서는 예컨대 도 4B에 도시되어 있는 "Gray Mapping"이 사용되는 반면, 제 2 재전송 데이터 패킷을 위해서는 도 4C에 도시된 "Gray Mapping"이 사용되고, 제 3 재전송 데이터 패킷을 위해서는 도 4D에 도시된 "Gray Mapping"이 사용될 수 있다. 도 4A 내지 4D의 도면들을 비교해보면, 하나의 동일한 비트 조합(i₁, q₁, i₂, q₂)이 각각 상이한 QAM 심볼, 즉 2차원 QAM 심볼 필드(25) 내에서 상이한 지점에 할당된다는 것이 분명해진다. 이와 같은 "Gray Mapping"의 동적 변동은 예컨대 QAM 심볼 필드(25)의 임의의 위치에 있는 각 비트(i₁, i₂, q₁및 q₂)가 정해진 횟수만큼 높은 신뢰도로 또는 높거나 낮은 신뢰도로 전송되는 경우에 발생하는데, 이 때 상기 방법은 재전송의 횟수가 상이한 경우에 최적화될 수 있다.

상기 방식은, 도 4A 내지 4D를 통해 알 수 있듯이, 각각의 재전송 데이터 패킷에 대해 "Gray Mapping"이 변동되어야 하기 때문에 비교적 복잡하다.

본 발명의 목적은 전술한 문제, 즉 높은 데이터 처리율을 가진 최대한 신뢰성있는 데이터 전송의 달성이 최대한 간단하게 해결될 수 있는 ARQ 방법에 따라 데이터를 전송하기 위한 적절한 방법 및 장치를 제공하는 것이다.

상기 목적은 본 발명에 따라 청구항 1의 특징들을 가진 방법 및 청구항 15의 특징들을 가진 장치를 통해 달성된다. 종속항에는 각각 본 발명의 바람직한 실시예들이 기술되어 있다.

본 발명에 따르면, 원본 데이터 패킷 및 각각의 재전송 데이터 패킷의 각 비트들에 상이한 속도 적응 패턴, 즉 상이한 펑쳐링 패턴 또는 상이한 반복 패턴이 사용됨에 따라 관련 비트들이 QAM 변조가 실시되기 전에 이미 각 패킷 내 상이한 위치에 놓이게 되고, 그럼으로써 "Gray Mapping"에 변화를 주지 않고도 QAM 심볼 필드 내 상이한 지점 또는 상이한 QAM 심볼에 할당될 수 있다. 이러한 방식으로 데이터 패킷과 후속하는 재전송 데이터 패킷의 신뢰도가 균등하게 분배됨으로써, 예컨대 터보 코딩기를 사용한 고성능 채널 코딩이 수행될 수 있으며, 그 결과 전체적으로 충분히 높은 성능의 정보 전송 및 데이터 전송이 보증되고 동시에 높은 데이터 처리율이 달성된다.

본 발명은 예컨대 종래의 속도 적응 알고리즘을 사용하여 구현될 수 있는데, 이 때 상기 속도 적응 알고리즘에 따라 사용된, 주로 사용된 속도 적응 패턴을 결정하는 오프셋 값은 원본 데이터 패킷과 각각의 재전송 데이터 패킷 사이에서 변동된다. 상기 오프셋 값의 변동을 통해 종래의 하이브리드 ARQ type I 방법의 경우보다 성능이 더 우수한 코딩이 달성될 수 있다.

바람직하게는 채널 코딩된 비트 흐름이 평행하는 다수의 부분 비트 흐름으로 분할될 수 있고(소위 비트 분리), 이 때 각각의 부분 비트 흐름에는 서로 무관한 속도 적응 패턴, 즉 서로 무관한 비트 펑쳐링 또는 비트 반복이 적용됨으로써 상기 부분 비트 흐름들의 관련 비트들이 결합된 후에는(소위 비트 수집) 원본 데이터 패킷 및 개별 재전송 데이터 패킷과 관련하여 상이한 오프셋 값에 의해 요구되는 속도 적응이 달성될 수 있다. 비트 흐름이 평행하는 다수의 부분 비트 흐름으로 분할됨으로써 채널 코딩시 매우 높은 유연성이 달성될 수 있다.

상기 방식으로 처리된 데이터 패킷 또는 재전송 데이터 패킷의 각 수신기는 각각 사용된 오프셋 값을 인지하여야 하고, 상기 오프셋 값의 명시적(explicit) 전송이 불리할 수 있기 때문에, 상기 오프셋 값은 예컨대 각각의 타임 슬롯 번호("time slot") 및/또는 각각의 프레임 번호("frame")와 동기화되어 변동됨으로써 수신기가 각각 수신된 타임 슬롯 또는 프레임으로부터 직접 각각 사용된 오프셋 값을 유추할 수 있다.

평행하는 다수의 부분 비트 흐름으로 비트들을 분할하는 전술한 비트 분리에서는 비트 수집이 끝나면 평행하는 상이한 부분 비트 흐름이 데이터 패킷 또는 재전송 데이터 패킷당 비율에 따라 서로 결합될 수 있으며, 이는 비트 반복을 사용하는 경우에 특히 유리하다. 전술한 오프셋 값은 원본 데이터 패킷 및 개별 재전송 데이터 패킷에 대해, 결과로 도출된 속도 적응 패턴의 변동이 서로에 대해 최대가 되도록 및/또는 변조가 끝나면 원본 데이터 패킷 또는 재전송 데이터 패킷의 서로 관련된 최대한 많은 비트들이 2차원 심볼 필드 내 상이한 지점으로 매핑되도록 설정될 수 있다.

전술한 방법은 비트들이 속도 적응이 수행된 직후에 각각 바람직한 변조 심볼 필드로 매핑되는 경우에 최적으로 작용한다. 그러나 속도 적응과 변조 사이에 비트들을 일시적으로 재배치하는 소위 인터리빙이 종종 실시되기 때문에, 통상 위와 같은 경우는 불가능하다. 랜덤 인터리버의 경우 인접 비트들이 2차원 심볼 필드의 관련 지점 또는 관련 심볼에 무작위로 분배됨으로써, 전술한 오프셋 값의 변동을 통해 달성될 수 있는 1 비트만큼의 시프트가 2차원 심볼 필드의 지점 또는 심볼의 랜덤 변동을 야기할 수도 있다. 그러나 이러한 경우는 다음과 같은 이유로, 즉 원본 데이터 패킷의 전송시 신뢰도가 낮았던 비트가 후속하여 전송될 재전송 데이터 패킷에서는 신뢰도가 높은 변조 심볼 필드(예: QAM 심볼 필드)의 위치로 매핑되거나 그 반대의 현상이 나타나도록 할당이 최상으로 변동되기 때문에 이상적이지 못하다. 반면 무작위적인 재배치의 경우에는 가능한 최대 이득의 약 50%의 이득만이 얻어질 수 있다.

이와 같은 이유로 인터리빙시에는 매우 규칙적인 인터리버, 예컨대 블록 인터리버가 사용되는 것이 바람직하며, 이 때 인터리버가 열을 연속적으로 교체하거나 치환함으로써 비트가 분배되는 열의 개수 및 사용된 각각의 심볼 필드의 상이한 강도로 가중된 또는 신뢰도가 상이한 지점 또는 심볼의 수가 소수이어야 하므로 최적의 할당이 달성된다.

여러 개의 재전송 데이터 패킷이 요청되는 경우에는, 각각 사용된 속도 적응 패턴, 즉 각각의 펑쳐링 패턴/반복 패턴이 한 재전송 데이터 패킷으로부터 다른 재전송 데이터 패킷으로 이동되어 적용(전용)되는 것이 유리하다.

본 발명의 범주에서 제안된, 처음 전송된 데이터 패킷과 후속하는 재전송 데이터 패킷(들) 간의 속도 적응 패턴의 이동에 의해 하나의 동일한 코드율이 얻어지며, 또한 비트 에러율이 개선될 수 있다.

통상 본 발명에 따른 방법은 도입부에 설명한, 종래 기술로부터 공지되어 있는 방법에 비해 복잡성이 훨씬 덜하며, 본 발명을 구현하기 위해 특히 새로운 프로세스 단계가 추가될 필요가 없다.

본 발명은 이동 무선 시스템에서의 패킷 지향 데이터 전송에 대한 바람직한 실시예들과 관련된 첨부 도면을 참고로 하여 더 상세히 기술된다. 물론 본 발명은 이동 무선 시스템에만 한정되는 것이 아니라 데이터 전송을 위해 ARQ 방법을 사용하는 모든 방식의 통신 시스템에 보편적으로 사용될 수 있다.

도 1은 본 발명의 패킷 지향 ARQ 방법에 따른 신호 처리를 설명하기 위한 도면이다.

도 2는 이동 무선 시스템에서의 통신을 설명하기 위한 도면이다.

도 3은 예컨대 본 발명의 범주에서 속도 적응을 위해 사용될 수 있는 속도 적응 알고리즘을 나타낸 도면이다.

도 4A 내지 4D는 종래 기술에 따라 원래 전송된 데이터 패킷 내지는 관련 재전송 데이터 패킷의 비트가 QAM 심볼에 매핑되는 것을 설명하기 위한 도면이다.

도 5는 간단한 속도 적응 블록회로도이다.

도 6은 속도 적응 모드의 그래프이다.

도 7은 속도 적응 모드의 그래프이다.

도 8은 간단한 속도 적응 블록회로도이다.

도 9는 간단한 속도 적응 블록회로도이다.

앞에서 이미 설명한 것처럼, 이제 본 발명을 이용하여, 도 2에 예를 들어 개략적으로 도시되어 있는 것과 같은 이동 무선 시스템에서 패킷 지향 데이터 전송이 구현된다고 가정한다. 이와 관련하여 도 2에는 이동 무선 시스템, 예컨대 UMTS 이동무선 시스템의 기지국(1)과 이동국(2) 사이의 통신이 예로서 도시되어 있다. 기지국(1)으로부터 이동국(2)으로의 정보 전송은 소위 "다운링크" 채널(DL)을 통해 이루어지는 반면, 이동국(2)으로부터 기지국(1)으로의 정보 전송은 소위 "업링크" 채널(UL)을 통해 이루어진다.

이제 하기에서는 기지국(1)으로부터 이동국(2)으로의 패킷 지향 데이터 전송, 즉 "다운링크" 채널을 통한 패킷 지향 데이터 전송의 한 예를 설명한다. 여기서, 본 발명은 "업링크" 채널을 통해 데이터 전송과 유사하게 적용된다. 또한 본 발명은 각각의 송신기에서 수행될 신호 처리 조치를 참고로 하기에 설명되며, 이 때 각각의 수신기에서는 상기 방식으로 송신기측에서 처리된 데이터들을 평가하기 위해 신호들이 역순으로 처리되어야 하다는 사실에 주의하여야 한다. 따라서 본 발명에는 송신기측뿐만 아니라 수신기측과도 관련된다.

도 1에는 데이터 패킷으로 전송될 데이터 정보 및 헤더 정보의 신호 처리가 본 발명에 따른 하이브리드 ARQ 방법으로 수행되는 것이 도시되어 있다.

헤더측에서 기능 블록 "3"으로부터 생성된 헤더 정보들은 하나의 동일한 무선 패킷으로 전송되어야 하는 모든 데이터 패킷의 전체 헤더를 단일 헤더에 통합시키기 위해(소위 "header concatenation") 제공되는 기능 블록 "12"에 전송된다. 기능 블록 "13"은 상기 기능 블록(12)으로부터 도출된 헤더 정보들(CRC 비트)을 헤더 인식에 추가한다. 이어서 기능 블록 "14"에 의해 채널 코딩이 수행되고, 기능 블록 "15"에 의해 상기 기능 블록 "14"로부터 도출된 비트 흐름의 속도 적응이 수행된다. 인터리버(16)는 상기 인터리버(16)에 전달된 심볼 내지는 비트가 정해진 방식으로 재배열되어 일시적으로 확장되도록 한다. 상기 인터리버(16)에 의해 출력된 데이터 블록이 기능 블록 "17"에 의해 개별 전송 프레임 내지는 무선 프레임에 할당된다(소위 "radio frame segmentation").

데이터측에서도 마찬가지로 CRC 비트의 첨가를 위해 기능 블록 "4"가 제공된 다. 기능 블록 "5"는 채널 코딩기(6)에 의해 항상 정해진 비트수로 제한된 코딩이 수행될 수 있는 방식으로 상기 채널 코딩기(6)에 공급된 데이터를 분할하는데 사용된다.

채널 코딩기(6)에 의해 수행된 채널 코딩에 의해 실제로 전송될 데이터에 여분(redundant)의 정보가 첨가된다. 그 결과, 연속적으로 전송된 다수의 데이터 패킷이 동일한 정보 소스를 가진 비트를 포함하게 된다.

채널 코딩기(6)로부터 송출된 비트들은 기능 블록 "19"로 전달되고, 상기 기능 블록 "19"는 개별 비트를 제외시키거나(mask out) 제거함으로써(소위 "펑쳐링") 또는 개별 비트를 반복시킴으로서(소위 "반복") 비트 흐름의 비트 속도를 적절하게 조정한다. 그런 다음 기능 블록(9)에 의해 데이터 흐름에 소위 DTX 비트("Discontinuous Transmission")가 첨가될 수 있다. 또한 데이터측에는 헤더측에 제공된 기능 블록(16 및 17)과 동일한 기능을 수행하는 기능 블록(10 및 11)이 제공된다.

이어서 데이터측 및 헤더측에 출력된 비트들이 기능 블록 "18"에 의해 각각 물리적 전송 채널로 매핑되거나 다중화(소위 "Multiplexing")되어, 적절한 변조, 예컨대 QAM 변조를 통해 수신기에 전송된다.

하이브리드 ARQ type I 방법에서 데이터 패킷의 수신 또는 디코딩에 에러가 있는 경우 수신기는 이전에 전송된 결함을 가진 데이터 패킷과 동일하거나 부분적으로 동일한 재전송 데이터 패킷을 요청한다. 상기 재전송 데이터 패킷이 원래 데이터 패킷의 데이터 수보다 적은 데이터를 포함하고 있는지 또는 같은 수의 데이터를 포함하고 있는지의 여부에 따라 완전한 재전송으로 간주되거나 부분적 재전송으로 간주된다. 따라서 데이터 패킷과 각각의 재전송 데이터 패킷이 적어도 부분적으로 동일한 정보 소스를 가진 비트를 포함한다. 그 결과, 수신기는 처음에 전송된 데이터 패킷 및 요청된 다음 재전송 데이터 패킷의 공통 평가를 통해 더 나은 품질을 가진, 처음에 전송된 정보를 다시 얻을 수 있다.

본 발명은 주로 도 1에 도시된 기능 섹션(19)과 관련이 있다. 상기 기능 섹션(19)은 기능 블록 "20"을 포함하며, 상기 기능 블록 "20"은 기능 블록 "3"에 의한 제어를 기초로 하여 전방에 접속된 채널 코더(6)로부터 출력된 코딩된 비트를 적어도 2개의 평행 부분 비트 흐름으로 분할하고, 상기 부분 비트 흐름은 각각 별도로, 즉 서로 독립적으로 속도 적응 과정을 거치게 된다. 이와 관련하여 도 1에는 3개의 부분 비트 흐름(A-C)이 도시되어 있는데, 여기에는 적절한 속도 적응을 수행하기 위해, 즉 개별 비트들의 펑쳐링 또는 반복(중계)을 위해 각각의 부분 비트 흐름에 대해 기능 블록(21-23)이 제공되어 있다. 이러한 방식으로 상이하게 코딩된 평행한 다수의 부분 비트 흐름이 발생하며, 상기 부분 비트 흐름은 다음 기능 블록 "24"로 전달된다. 상기 기능 블록 "24"는 기능 블록 "20"에서 비트 분리, 즉 평행한 개별 부분 비트 흐름으로의 분할을 위해 사용되었던, 평행한 비트 흐름의 개별 비트들을 같은 순서로 수집한다(비트 수집(Bit Collection)). 이러한 방식으로 속도 적응 이후에 남아 있는 비트들의 순서가 전체적으로 변하지 않는다는 사실이 보증된다.

앞에서 이미 설명한 것처럼, 개별 부분 비트 흐름(A-C)에 대해 제공되는 속도 적응은 기능 블록(21-23)에 의해 서로 완전히 독립적으로 실시된다. 특히 하나 또는 다수의 부분 비트 흐름의 비트들도 펑쳐링 또는 반복(중계) 과정을 거치지 않아도 된다. 종합해보면 평행한 개별 부분 비트 흐름들(A-C)의 속도 적응은, 전체 기능 섹션(19)에 의해 데이터 패킷 또는 재전송 데이터 패킷당 기능 블록 "6"으로부터 출력된 채널 코딩된, 비트 흐름에 바람직한 속도 적응 패턴이 적용되는 방식으로 선택된다. 도 1에 도시된, 다수의 속도 적응이 동시에 실시되는 기능 섹션(19)의 구현을 통해 코딩시 굉장히 높은 유연성을 얻을 수 있다.

기능 섹션(19)은, 상기 기능 섹션(19)이 기능 블록 "3"의 제어를 기초로 하여 재전송 데이터 패킷의 비트에 처음에 전송된 데이터 패킷의 비트에 적용하는 것과 다른 속도 적응 패턴을 적용하는 방식으로 설계되어 있다. 즉, 기능 섹션(19)에는 각각의 수신기가 재전송 데이터 패킷을 요청하였는지의 여부가 통지되고, 이 때 상기 기능 섹션(19)은 전체적으로 처음에 전송된 본래의 데이터 패킷의 비트와 상이한 속도 적응 패턴을 가진 재전송 데이터 패킷의 비트가 처리되도록 하는 방식으로 개별 기능 블록들(21-23)에 의해 구현된 속도 적응 패턴을 선택 또는 조정한다.

전체적으로 기능 섹션(19)에 의해 구현된 속도 적응은 예컨대 도 3에 도시되어 있는, 이미 종래 기술로부터 공지된 속도 적응 알고리즘에 따라 수행될 수 있다.

UMTS 표준에 포함되어 있는 속도 적응(rate-matching) 알고리즘이 문서 [25.212]에 기술되어 있다. 상기 알고리즘이 사용하는 주요 매개변수는 아래와 같다.:

X _b : 비트 흐름(b) 내에서 패킷당 코딩된 비트수

e_ini : 초기 에러값(N_TTI / 3)

e_plus : 펑쳐링/반복시 에러값의 증분

e_minus : 출력 비트당 에러값의 감분

상기 매개변수들은 펑쳐링의 경우 예컨대 고정된 비트 위치를 가진 다운링크 터보코딩 전송 채널 표준([25.212]에서 제 4.2.7.2.1장)에서 다음과 같이 결정된다:

e _ini = N _max (5.1)

여기서 N_max 는 모든 전송 포맷 및 전송 채널을 통해 산출된, 속도 적응 전 패리티 비트 흐름당 최대 비트수이다. 에러값의 증분 및 감분은 아래와 같이 계산된다:

(5.2)

여기서 제 1 패리티 비트 흐름의 경우에는 a = 2가 적용되고, 제 2 패리티 비트 흐름의 경우에는 a = 1이 적용된다.

는 전송 채널(i)을 위해 비트 흐름(b)당 펑쳐링된 비트수이다.

특히 사용된 속도 적응 패턴과 관련하여 수행된 속도 적응에 대해 유효한 오프셋 값을 나타내는 속도 적응 매개변수(e_ini)가 사용된다. 도 3에 도시된 속도 적 응 알고리즘의 시초에 에러 변수(e)가 상기 오프셋 값(e_ini)으로 초기화되고, 이 때 펑쳐링 동안의 에러(e)는 예컨대 현재 펑쳐링 속도와 요구 펑쳐링 속도의 비율을 나타낸다.

이어서 처리될 현재 비트의 인덱스(m)가 제 1 비트로, 즉 값 1로 세팅되고, 보조 에러 매개변수(e_plus)가 초기화된다.

이어서 처리될 데이터 패킷 수의 모든 비트(i)를 위해 하나의 루프가 실행되고, 이 때 각 데이터 패킷의 비트수는 "X_i"로 표기되어 있다. 상기 루프 내에서 우선 에러(e)가 추가의 보조 에러 매개변수(e_minus)를 사용하여 갱신되고, 그 결과로 도출된 에러(e)가 0보다 큰 지의 여부에 대해 검사된다. 상기 방식으로 관련 비트가 펑쳐링되어야 하는지의 여부가 결정된다. 전술한 조건이 충족되면, 관련 비트가 보조값(δ)으로 세팅됨에 따라 펑쳐링, 즉 후속하는 데이터 전송에 대해 차단된다.

그와 반대로 전술한 조건이 충족되지 않으면, 관련 비트는 데이터 전송을 위해 선택되고, 에러(e)는 처음에 언급한 보조 에러 매개변수(e_minus)를 사용하여 다시 계산된다. 데이터 적응 또는 펑쳐링 알고리즘을 결정하기 위해, 상기 비트 인덱스(m)가 증분되며, 상술한 바와 같은 처리를 위해 다음 비트가 선택된다.

데이터 패킷 또는 재전송 데이터 패킷의 비트에 적용된 속도 적응 패턴은 오프셋 값(e_ini)의 적절한 선택에 의한 영향을 상당히 받는다. 따라서 상기 오프셋 값(e_ini)이 변동되면 원래 전송된 관련 데이터 패킷의 경우와 상이한 속도 적응 패턴 이 재전송 데이터 패킷에 적용될 수 있으며, 이 때 속도 적응은 특히 개별 부분 비트 흐름(A-C)(도 1 참조)의 패리티 비트를 기준으로 적용될 수 있다.

상기 방식으로 처리된 데이터 패킷 또는 재전송 데이터 패킷의 수신기가 각각 사용된 속도 적응 패턴 또는 사용된 오프셋 값(e_ini)을 인지하여야 하므로, 오프셋 값(e_ini)의 변동이 예컨대 각각 전송된 타임 슬롯과 동기화되거나 및/또는 각각 전송된 프레임의 수와 동기화되고, 그럼으로써 수신기는 수신된 타임 슬롯의 수 또는 수신된 프레임 수를 기초로 하여 사용된 오프셋 값(e_ini) 및 사용된 속도 적응 패턴을 유추할 수 있다. 1개의 e_ini에 의해 각각 1개의 소위 중복 버전(redundant version)이 정의된다.

오프셋 값(e_ini)은 처음에 전송된 데이터 패킷 및 재전송 데이터 패킷에 대해 유추 결과로 도출된, 상기 두 데이터 패킷 간에 서로 관련된 속도 적응 패턴이 최대가 되도록, 즉 최대한 크도록 선택되는 것이 바람직하다. 또한 오프셋 값(e_ini)은 처음에 전송된 데이터 패킷 및 재전송 데이터 패킷에 대해 최종 변조시, 특히 QAM 변조시 상기 두 데이터 패킷의 서로 상응하는 최대한 많은 비트가 관련 2차원 QAM 심볼 필드에서 상이한 지점, 특히 상이한 QAM 심볼에 매핑되도록(도 4의 매핑과 비교) 선택되는 것이 바람직하다.

전술한 오프셋 값(e_ini)의 바람직한 선택은 예컨대 원본 데이터 패킷에 대한 오프셋 값 e_ini = 0에 세팅되고, 재전송 데이터 패킷에 대한 오프셋 값 e_ini = e_plus에 세팅됨으로써 달성될 수 있다. 첫 번째 예의 경우에는 제 1 비트가 펑쳐링되는 반면, 두 번째 예에서는 재전송 데이터 패킷의 마지막 비트가 펑쳐링되기 때문에 상기 두 비트 사이에 놓인 모든 비트들의 위치도 그에 상응하게 각각 한 자리만큼 시프트되어 있다. 그럼으로써 (후속하는 인터리버(10) 및 적절한 변조의 구현을 위한 "Gray Mapping"이 적절하게 설계되는 경우) 상기 두 전송을 위한 비트가 2차원 심볼 필드의 상이한 지점에 매핑되는 것이 보증되고, 이는 전송된 비트의 균등한 신뢰성 분배에 있어서 유리하다. 또 다른 장점은, 재전송 데이터 패킷 내에 원본 데이터 패킷의 비트만 반복되는 것이 아니라 추가의 새로운 정보가 포함되어 있기 때문에, 역시 이득이 얻어진다는 것이다.

오프셋 값(e_ini)의 할당은, 예컨대 각 부분 비트 흐름(A-C)에 대해 각각 사용된 알고리즘의 선택에 따라 e_ini가 0 또는 e_plus에 교대로 할당될 수 있도록 각 부분 비트 흐름(A-C)에 대해 코딩될 수 있다.

다수의 재전송 데이터 패킷을 전달하는 경우에는 속도 적응 패턴, 즉 각각 선택된 펑쳐링 패턴 또는 반복 패턴이 한 재전송 데이터 패킷으로부터 다른 재전송 데이터 패킷으로 전용되는 것이 바람직하다. 처음에 전송된 데이터 패킷 및 제 1 재전송 데이터 패킷에 대해서는 전술한 것처럼 오프셋 값(e_ini)이 0 또는 e_plus에 할당될 수 있고, 이 때 계속되는 재전송에 대해서는 그와 다른 값이 사용되어야 한다. 그러므로 예컨대 k번째 재전송의 경우 오프셋 값(e_ini)으로서 값 "kㆍe_minus"가 사용될 수 있으며, 상기 값은 속도 적응 패턴을 k 비트만큼 시프트시킨다. 마찬가지로 재전송 데이터 패킷 수가 2k인 경우에는 오프셋 값(e_ini)으로서 값 "kㆍe_minus"가 사용되고, 재전송 데이터 패킷 수가 "2k + 1"인 경우에는 오프셋 값(e_ini)으로서 값 "kㆍe_minus + e_plus"가 사용될 수 있다. 이러한 방식으로 연속하는 재전송 데이터 패킷에 있어서 모든 비트(스타트시 제 1 펑쳐링/반복 직전의 비트 및 종료시 최종 펑쳐링/반복 직후의 비트는 제외)가 QAM 심볼 필드 내 고유 지점 또는 QAM 심볼에 할당되고, 이 때 다른 비트들이 펑쳐링되거나 또는 반복될 수도 있다.

코드율(code rate)에 따라 채널 코딩 과정당 상이하게 많은 수의 패리티 비트가 이용된다. 그럼으로써 (전체적으로 아직 전송되지 않은 패리티 비트로 구성되며 그럼으로써 최대 IR 이득을 의미하는) 가능한 중복 버전(redundant version)의 수도 상기 코드율에 따라 좌우된다. 그렇기 때문에 수신기에서 추가의 시그널링이 사용되지 않고 최대 중복 버전(N_pat ) 개수가 계산되는 것에 대한 다른 변형예가 제공된다. 현재 패킷에서 사용되는 중복 버전 R={0,1,2,...,N_pat - 1}은 예컨대 System Frame Number(SFN)로부터 "R = SFN mod N_pat "를 사용하여 산출된다. 패킷 수와 프레임 제한값이 일치하지 않는 경우에는 패킷 수 또는 슬롯 수도 상기와 같은 중복 버전의 산출에 사용될 수 있다.

또한 바로 앞에서 언급한 방정식에 따라 중복 버전(R)이 산출되면, 송신기에서 각각의 블록에 대해 다양한 중복 버전의 순서를 최적화하는 조치가 취해질 수 있는 가능성이 있다. 그 결과, 다음 전송 주기에서 어느 사용자에게 서비스가 제공될 것인지를 결정하는 소위 스케줄링 알고리즘에 추가 결정 기준이 도입된다. 상기 기준은 현재 데이터를 이용할 수 있는 모든 사용자를 위해 다음 전송 주기에서 얻어지는 중복 버전(R)을 계산한다. 일반적인 기준(신호 대 잡음비, 요구되는 서비스 품질 등)의 평가 외에도, 해당 주기 내에서 이전에 전송된 리던던시의 최대의 부가를 제공받는 사용자가 선호된다. 그로 인해 상기 블록의 전달 이후에 디코딩이 성공적으로 수행될 수 있는 가능성이 최대화되고, 그럼으로써 통신 시스템의 용량이 증가된다. 따라서 SFN으로부터의 중복 버전 산출에도 불구하고 명시적 시그널링(explicit signaling)을 수행하지 않고도 IR 이득이 최적화될 수 있다. 예를 들면, 우선도가 낮은 스케줄링 알고리즘은 현재 주기 내에서 이미 이동국이 이전 패킷에서 수신했던 중복 버전을 포함하는 재전송 패킷이 전송될 이동국에 패킷을 전송한다. 왜냐하면 그러한 경우에는 IR 이득이 발생하지 않기 때문이다.

도 1에 도시된 기능 블록 "10"의 경우, 랜덤한 인터리버 대신 매우 규칙적인 인터리버가 사용되어야 한다. 따라서 기능 블록 "10"을 위해 예컨대 블록 인터리버가 사용될 수 있다. 기능 블록 "10"을 위해 사용된 인터리버가 매우 규칙적인 인터리버인 경우 그리고 상기 인터리버가 상기 인터리버에 전송된 비트를 분배하는 열의 개수 및 2차원 QAM 심볼 필드 내 상이한 강도로 가중된 지점의 개수 또는 통상 상이한 강도로 가중된 변조 지점의 개수가 소수(prime number)인 경우에 할당이 최적화된다. 현재 UMTS 표준이 제안하는 인터리버는 '5'의 배수에 의해 분리되는 열에 인접 비트를 분배한 후 상기 열을 교체하는, 열 교체 기능이 추가된 블록 인터리버이다. 30개의 열이 사용되는 경우의 열 치환(column permutation)은 다음과 같다.: 열 번호 0, 20, 10, 5, 15, 25, 3, 13, 23, 8 ...값 "5"는 예컨대 16-QAM 변조(즉 2비트) 및 64-QAM 변조(즉 3비트)를 위한 각각 상이한 비트의 번호를 가진 소수이므로, 예컨대 상기 조합에서는 적절한 변조 지점으로의 훌륭한 스크램블링 또는 훌륭한 매핑이 실시된다.

또 다른 한 바람직한 실시예에 따르면, 처음에 전송된 데이터 패킷 또는 재전송 데이터 패킷(들)을 위해 선택된 비트 속도 적응 패턴은, 각각의 비트 속도 적응 패턴이 시작 부분과 끝 부분에서만 서로 상이하고 중간 부분에서는 서로 동일하도록 선택되며, 그에 따라 각각의 비트 속도 적응 패턴의 펑쳐링율 또는 반복율이 동일하다. 이는 특히 데이터 속도가 높은 경우에 적합한데, 그 이유는 그러한 경우 각각 사용된 펑쳐링율 또는 반복율에 의해 수신기에 필요한 메모리가 전술한, 오프셋 값이 변동되는 실시예에 비해 감소될 수 있기 때문이다. 종래의 방법에 비해 얻어지는 성능 이득은 주로 보호 수준 또는 신용도가 상이한 QAM 심볼의 비트로 전송된 정보가 균등하게 분배되는 경우에 달성된다. 상기 실시예에서, 재전송 데이터 패킷에 새로 첨가된 정보에 의해 활용될 수 없는 이득은 필요 메모리의 감소에 의해 보상(상쇄)된다.

전술한 원리의 또 다른 한 실시예에 따르면, 우선 이하 기본 패턴이라고 표기되는 펑쳐링 패턴/반복 패턴이 정의되며, 상기 펑쳐링 패턴/반복 패턴에 의해 본래 예정된 것보다 n개 더 많은 비트가 펑쳐링되거나 반복된다. 이러한 기본 패턴을 기초로 하여, 상기 기본 패턴의 처음에 첫 번째 j 펑쳐링 또는 반복이 수행되지 않고 끝에서 마지막 n-j 펑쳐링 또는 반복이 생략됨으로써 n개의 상이한 반복 패턴이 유도된다. 이 경우, j는 값 "0, 1,...n"에 해당될 수 있다. 그 결과, 기본 패턴의 처음과 끝은 모든 n 자리에서 잘리고, 이 때 중간에 놓인 비트들이 QAM 심볼의 상이한 비트로 상이하게 할당되게 하는 n개의 가능한 방법이 존재한다. 데이터 패킷 및 재전송 데이터 패킷을 위해 처음과 끝에서 상이한 개수(n)의 펑쳐링 또는 반복이 생략되며, 이 때 전체 펑쳐링율 또는 반복율은 일정하게 유지된다.

하기에 설명하는 본 발명의 또 다른 변형예들은 단독으로 그리고 본 발명 및 앞에서 이미 전술한 개선예들과 임의로 조합되어 본 발명의 범주에 포함되며, 비트 신뢰도의 평균뿐만 아니라 IR에 의한 코딩 이득(리던던시 증가방식), 즉 상이한 속도 적응 패턴이 사용되는 데이터 패킷의 반복 전송에 의해 야기되는 코딩 이득을 적절하게 조합하는 속도 적응 패턴을 만들어내기 위해 속도 적응 알고리즘의 다양한 매개변수의 초기값이 어떻게 제어되어야 하는지를 보여준다. 예컨대 추가 요구 메모리가 최소인 새로운 개념의 기본 패턴을 사용한 비트 신뢰도의 평균에 의한 이상적인 이득을 달성하는 "준 체이스 결합 모드(quasi-chase-combining mode)" 또는 펑쳐링율이 점차 증가됨에 따라 IR 이득이 증대되고 각각의 재전송 패킷을 위한 속도 적응 매개변수의 적절한 초기값의 세팅을 통해 비트 신뢰도의 평균에 의한 이득에 비해 IR 이득과 관련하여 최적의 작용점(working point)이 설정될 수 있게 하는 소위 "결합 IR 및 심볼 매핑 모드(combined IR and symbol mapping mode)"와 같이 IR 코딩 이득 및 비트 신뢰도의 평균을 통한 이득의 관점에서 초점이 다른 상이한 모드들의 구현을 위해서는 각각 목적에 맞는 제어가 필요하다.

도 5는 높은 데이터 속도의 패킷 교환방식 접속을 가능하게 하는 UMTS 표준의 또 다른 개선예로서, HSDPA(high speed downlink packet access)용 신호 처리 시퀀스를 도시한다. 여기서 중요한 것은 채널 코딩 이후에 터보 코드의 시스테매틱 비트(systematic bits)와 패리티 비트를 분리하는 비트 분리가 수행된다는 점이다. 속도 적응은 p개의 패리티 비트 흐름(여기서는 2개의 흐름)에서만 수행되고, 더 정확히 말하면 각각 약 N_p/p개의 비트가 펑쳐링되거나 반복된다(도 5에서 p = 2).

상기 방법에 대한 대안으로, 특히 반복의 경우 시스테매틱 비트에 대해 속도 적응 블록이 제공되거나, 또는 비트 분리가 생략되고 전체 비트 흐름에 대해 공통의 속도 적응 블록이 제공될 수도 있다.

16-QAM의 심볼에는 잘 보호된 2개의 비트(이하 높은 신뢰도를 나타내는 "H"로 표기됨) 및 잘 보호되지 않은 2개의 비트(낮은 신뢰도를 나타내는 "L"로 표기됨)가 존재한다. 즉, k = 2이다. 비트 투 심볼(bit-to-symbol) 할당은 {H, H, L, L}로 표시된다. 상이한 중복 버전에서는 이전에 펑쳐링된 / 반복된 비트의 차 ΔB = k x (2 x m -1)이고, 이 때 m은 정수이다. 즉, 현재 비트의 할당이 각각 다른 비트 신뢰도로 역전된다: {L, L, H, H}. 예컨대 제 1 전송시 비트가 L 비트에 전송되었으면, 제 2 전송시에는 H 비트로 전송된다. ΔB = 1 x (2 x m -1)의 경우 이러한 역전은 항상 비트의 50%에 대해서만 일어난다.

64-QAM 심볼은 각각 2개씩의(여기서도 k = 2) 신뢰도가 높은 비트, 신뢰도가 평균인 비트 및 신뢰도가 낮은 비트로 구성된다: {H, H, M, M, L, L}. 여기서는 중간 정도의 신뢰도를 나타내는 비트 등급 "M"이 추가되었다. 현재 비트가 ΔB = k x (3 x m -2)인 경우에만 할당이 1개의 비트 등급(bit class)만큼 주기적으로 바뀐다. 즉, {L, L, H, H, M, M}. ΔB = k x (3 x m -1)인 경우에는 {M, M, L, L, H, H}가 된다. 따라서 비트 신뢰도의 이상적인 평균은 3회의 패킷 전송 이후에 달성될 수 있다. 그러나 2회 전송 후 이미 부분적인 평균 효과가 나타난다.

비트 등급마다 상이한 수의 비트를 갖는 변조 방식의 경우에도 적절한 매개변수(k)를 찾아낼 수 있다. 8-PSK의 경우 심볼당 예컨대 잘 보호된 2개의 비트 및 잘 보호되지 않은 1개의 비트가 제공된다: {H, H, L}. k = 1이 선택되면, ΔB = k x (3 x m -2)의 경우에는 할당이 {L, H, H}가 되고, ΔB = k x (3 x m -1)의 경우에는 할당이 {H, L, L}가 된다. 즉, 두 경우 모두 2회 전송 후에 이미 비트 신뢰도가 평균된다.

개별 비트들을 심볼 지점에 할당하기 위한 다른 방법을 사용하면 전술한 고려 사항들이 매우 간단하게 적응될 수 있다. 예컨대, 16-QAM의 경우 각각의 심볼이 {H, L, H, L}의 순서를 제공하도록 할당이 변동되면 ΔB = k x (2 x m -1)(이때, k = 1)인 경우 비트 신뢰도의 이상적인 역전이 일어난다.

"준 체이스 결합 모드(quasi-chase-combining-mode)"의 경우에는 추가적인 필요 메모리의 최소화를 위해 IR 이득이 생략되나, 비트 신뢰도의 평균을 통해 최대 이득이 달성된다. 이와 관련하여 종래 방식으로 측정되는 소위 기본 패턴이 생성되긴 하나, 본래 필요한 수(N_p )의 비트 대신 증가된 수 N_p , _IR = N_p + k x (N_pat - 1)의 비트가 펑쳐링 또는 반복되고, 이 때 N_pat 는 상이한 중복 버전의 수를 나타내며 k는 심볼당 같은 신뢰도를 가진 연속하는 비트를 나타낸다. 이 모드에서는 코드율을 사용하여 N_pat 를 측정할 필요없이 상기 N_pat 가 미리 확정될 수 있다(예: 필요 메모리의 최소화를 위해 N_pat = 2). 각각의 패킷 전송시 상기 기본 패턴으로부터 실제로 펑쳐링/반복된 N_p 개의 비트가 선택되는데, 상기 선택시 상이한 재전송 패킷에서 이전에 펑쳐링/반복된 비트의 수는 k와 차이가 있다는 사실이 고려될 수 있다(아래 설명 참조). 따라서 제 1 재전송 이후에는 대부분의 패킷에서 비트 신뢰도의 평형 및 그에 따른 이득이 달성되는 방식으로 비트의 심볼 매핑이 변동되는 것이 보증된다. 즉, 실제 펑쳐링 패턴 및 반복 패턴은 오직 이동국에서 검출된 재전송 번호(R)와 공지된 Rate Matching 매개변수로부터만 측정될 수 있다. 필요한 총 메모리는 k x (N_pat - 1) 비트만큼만 증가된다. 또 다른 장점은, 기본 패턴의 사용을 통해 수신기 내에서 상이한 패킷 전송의 중첩(소위 soft combining)이 간단하고 효과적으로 구현될 수 있다는 사실이다.

일반적으로 상기 프로세스는 펑쳐링율(N_p )이 증가함에 따라 IR 이득이 증대되는 "결합 IR 및 심볼 매핑 방법"을 구현하는 데에도 사용될 수 있다. 이러한 특성은 디코딩에서의 불가피한 성능 손실이 펑쳐링에 의해 자동으로 저지된다는 사실 때문에 특히 유리하다. 이는 우선 위에 진술한 것처럼 이동국에서 측정된 재전송 번호(R)를 기초로 하여 기본 패턴으로부터 각각의 중복 버전이 생성된 다음 각각의 패리티 비트 흐름을 위한 펑쳐링 패턴/반복 패턴이 n_offset 비트만큼 주기적으로 교체됨으로써 달성된다. n_offset 이 증가함에 따라 상이한 중복 버전 내 펑쳐링/반복된 비트가 서로에 대해 점차 변위됨에 따라 증분 리던던시에 의해 얻을 수 있는 이득이 증대된다. 그러나 동시에 이전 중복 버전과 다른 신뢰도 수준으로 전송되는 비트의 백분율이 감소된다. 즉, 비트 신뢰도의 평균에 의한 이득이 감소된다. 이 경우, 시뮬레이션을 위해 시스템을 위한 최적의 작용점을 결정하고 n_offset 매개변수를 기초로 하여 상기 작용점을 정의할 수 있기 때문에 추가로 시그널링할 필요가 없다. 물론 상이한 모드간의 전환("준 체이스 결합 모드(quasi-chase-combining-mode)"는 "결합 IR 및 심볼 매핑 방법"에 상응하며, 이 때 n_offset = 0)을 위해 상기 매개변수(n_offset )를 반 정적으로(semi-statically) 또는 동적으로 변동시키는 것도 고려될 수 있다. n_offset ≠0일 때 필요한 총 메모리는 N_p x (N_pat -1)만큼 증가한다.

이는 기본 패턴을 사용하여 어떠한 경우든 필요한 종래의 Rate Matching 알고리즘의 재사용을 통해, 그리고 도 8에 도시된 HSDPA 확장을 통해 구현될 수 있다. UMTS에서는 예컨대 HSDPA 접속(HS-DSCH라고도 함)에 대해 병렬로 항상 추가의 가입자 접속(DSCH, dedicated channel)이 유지됨으로써, 수신기에서 어떠한 경우든 종래의 Rate Matching 알고리즘을 필요로 한다. 도 8에 도시된 것과 같은 모듈식 구성에 의해 수신기에서 필요로 하는 기능 블록이 효율적으로 재사용될 수 있다.

본 문서에 기술된 발명은 기본 패턴의 계산을 위해 동일한 알고리즘, 단 매 개변수(e _minus )의 초기값이 변동된 알고리즘을 사용한다:

(5.3)

여기서 N _pat 는 상이한 Rate Matching 패턴의 수이다.

사용된 중복 버전의 수는 고정될 수는 있으나, 존재하는 모든 패리티 비트가 적어도 1회 전송될 수 있도록 하기 위해 필요한 수의 중복 버전이 생성되는 방식으로 코드율을 기초로 하여 산출되는 것이 이상적이다. 즉, 중복 버전의 수는 패킷당 전송된 패리티 비트에 대한 존재하는 패리티 비트의 비를 반올림함으로써 산출된다.

코드율이 낮은 경우 상기 기준에 따라서는 아주 적은 수의 중복 버전만 생성된다. 그러한 적은 수에 의해서 각각의 패리티 비트가 적어도 한 번 전송될 수는 있으나, 각각의 비트에 대해 중복 버전에서의 사용 횟수와 관련한 평균이 원활하게 수행되지는 않는다. 이는 패킷당 펑쳐링된 패리티 비트에 대한 존재하는 패리티 비트의 비로부터 중복 버전의 수를 산출하는 것에 의해 저지될 수 있다. 그러한 경우 각각의 패리티 비트가 대략 1회 펑쳐링되고 대략 "N_pat -1"회 전송됨에 따라 모든 중복 버전이 전송되는 즉시 모든 비트에 대해 거의 동일한 수의 전송이 일어날 수 있다.

실제로는 아래와 같이 위의 두 기준의 최대값으로부터 중복 버전의 수가 산출될 수 있다:

(5.4)

UMTS에서 사용되는 터보 코드와 같은 시스테매틱 코드의 경우, 중복 버전의 수는 아래와 같이 산출될 수 있다:

(5.5)

여기서

이다. (5.6)

N_ges 는 전송된 블록당 총 비트수를 나타내고, p는 패리티 비트 흐름(예: UMTS에서 p = 2)을 나타내고, R_c 는 코드율을 그리고 N_ov 는 예컨대 에러 인식(CRC) 및 채널 코딩의 스케줄링을 위한 총 부가 비트(overhead bit)를 나타낸다.

반복의 경우, 즉 코드율이 매우 낮은 경우에 이와 유사한 개념이 적용된다. 이 경우 중복 버전의 수는 전송된 전체 비트를 반복 비트의 수로 나눈 몫으로부터 산출될 수 있다. 대안으로 반복율을 등가의 펑쳐링율로 환산할 수 있다. 예를 들어 270%의 반복율은 30%의 펑쳐링율에 상응하는데, 그 이유는 비트의 30%는 3회 반복이 불가능하므로(2회만 반복 가능) 신뢰도가 더 낮기 때문이다. 이는 30%의 펑쳐링율과 유사하만, 펑쳐링의 경우 차이가 더 크다. 이러한 등가의 펑쳐링율을 사용하여 전술한 것처럼 중복 버전의 수가 산출될 수 있다.

기본 패턴의 계산 후 기본 패턴 내에서 펑쳐링될/반복될 비트로 표시된 비트 위치의 2개의 패리티 비트 흐름을 통해 처음 (R _mod )와 마지막 (N _pat - R _mod )가 정확히 한 번 전송됨으로써 각 중복 버전(R)의 Rate Matching 패턴이 산출된다. 여기서는 아래의 식이 적용된다:

R _mod = R mod N _pat (5.7)

도 6에는 전체 비트 흐름에서 생성된 Rate Matching 패턴 및 심볼 내 비트 할당에 미치는 효과가 16-QAM, 코드율 = 1/2, 펑쳐링 및 3개의 상이한 중복 버전의 예를 통해 도시되어 있다.

입력 비트 흐름은 각각의 시스테매틱 비트 다음에 패리티 비트 흐름(1, 2)의 패리티 비트를 교대로 갖는다. 도 6은 각각의 패리티 비트 흐름에서의 펑쳐링이 1개의 비트 다음에 어떻게 시작되고 끝나는지를 보여준다. 비트 수집 후에 도 6에 도시된 전체 비트 흐름이 형성된다. 블록의 처음과 끝에 위치한 작은 영역을 제외하면, 첫 번째 반복 이후(R = 1)에 최적의 비트 신뢰도 평균이 구현된다. 즉, 한 번은 높은 신뢰도를 가진 동일한(즉, 겹쳐지게 놓인) 비트가 전송되고(셰이딩 없음) 한 번은 낮은 신뢰도를 가진 동일 비트가 전송된다(그레이 셰이딩). 그러한 최적의 평균이 일어나는 영역은 도 6에 2개의 굵은 선 사이의 영역으로 표시되어 있다. 각 전송당 리던던시 증가 방식의 단 2 개의 추가 비트만이 전송된다. 통상 펑쳐링될 비트의 수가 중복 버전의 수보다 많기 때문에, 기본 패턴이 펑쳐링될 비트의 증가수를 기초로 하여 계산된다는 사실은 블록 내 펑쳐링의 규칙성에 거의 영향을 미치지 못한다. 그러므로 블록 처음과 끝에 위치한 작은 영역의 영향은 무시될 수 있다.

"준 체이스 모드"에서 기본 패턴을 사용하면 소프트 컴바이닝(soft combining)을 위한 다양한 블록 전송의 중첩시 매우 효과적인 메모리 액세스가 가능하다. 이 경우 소프트 컴바이닝 메모리는 수신기의 Rate Matching 직전에 구현될 수 있기 때문에 모든 전송 이후 필요한 총 메모리는 단지 "블록당 전송된 비트의 수 + R x 2"의 값에 상응한다.

"결합 IR 및 심볼 매핑 모드"는 각각의 패리티 비트 흐름 내에서 Rate Matching 패턴이 n_offset 비트씩 주기적으로 교체됨으로써 달성된다. 도 7은 n_offset = 1인 경우에 대한 위의 예를 보여준다. 도 6에 비해 첫 번째 반복 이후 비트 신뢰도 평균의 결과로서 더 이상 넓은 인접 영역이 존재하지 않음을 명백하게 알 수 있다. 상기 평균은 비트의 백분율이 작은 경우에만 수행되기 때문에 상기 효과로 인한 이득도 감소된다. 물론 상기 모드에서는 각각의 재전송과 함께 다른 비트들이 펑쳐링됨에 따라 펑쳐링된 비트의 수가 증분된 리던던시에 부가되고, 그럼으로써 IR 이득이 도 6에 비해 훨씬 더 증가된다. 그와 동시에 필요한 총 메모리도 "블록당 전송된 비트 수 + R x N_p (Np: 펑쳐링된 비트의 수)"의 값으로 증가된다. 반복의 경우에도 이러한 유형이 유사하게 적용된다.

대안으로 각각의 중복 버전에 대한 에러 변수(e_ini ) 초기값의 디폴트 변동에 의해 "결합 IR 및 심볼 매핑 모드"가 구현될 수 있다. 이는 예컨대 방정식 (5.2)에서 모든 패리티 비트 흐름에 대해 매개변수 a = 1로 설정하고, 각각의 중복 버전(r)에서의 e_ini 는

e _ini (r) = ((e _ini (r-1)) - e _minus - 1) mod e _plus ) + 1 (5.8)

을 통해 산출된다. mod 함수는 나눗셈의 나머지를 나타내며, 즉 이 경우에는 {0, 1,..., eplus-1}의 값 범위를 갖는다. 초기값에는 아래의 식이 적용된다:

e _ini (0) = N _max 그리고 r = {1, 2,..., N _pat -1} (5.9)

이는 r이 증가함에 따라 Rate Matching 패턴이 항상 하나의 비트 위치만큼 앞으로 이동된다는 것을 의미한다. 방정식 (5.8)의 mod 함수는 각각의 중복 버전에서 정확히 동일한 횟수의 펑쳐링/반복이 실시되도록 가능한 최대 오프셋을 제한한다. 이러한 선택을 통해 상이한 중복 버전에서 각각 상이한 패리티 비트가 전송됨으로써 최대 IR 이득이 구현될 수 있다는 것이 보증된다. 상기 방법을 사용하면 코드율이 높은 경우에 비트 신뢰도의 평균을 통해 얻을 수 있는 이득이 크고, 코드율이 낮은 경우에는 낮은 코드율을 기준으로 볼 때 기본 패턴을 구현하는 것에 비해 유리하다. eini 변동당 구현의 경우에도 비트 신뢰도의 평균을 통한 이득을 최대화하기 위해서는, 예컨대 16-QAM의 경우 첫 번째 전송에서는 r = 0을 사용하고, 두 번째 전송에서는 r = N_pat - 1을 사용함으로써, 사용된 중복 버전의 순서가 최적화되어야 한다.

상기 변형예는 각각의 패킷 전송동안 에러 변수(e_ini )의 초기값을 변동시키는 방법과 결합될 수 있다. 그러한 경우 펑쳐링율이 증가함에 따라 IR 이득이 증가하는 "결합 IR 및 심볼 매핑 모드"가 실행되며, 상기 "결합 IR 및 심볼 매핑 모드"는 각각의 재전송 데이터 패킷에 대해 e_ini 의 적절한 디폴트를 설정함으로써 비트 신뢰도의 평균에 의한 이득에 비해 IR 이득과 관련하여 최적의 작용점이 설정될 수 있게 한다.

또한 "준 체이스 모드"에서는 임의의 반복 회수에 대해 작용하고, "결합 IR 및 심볼 매핑 모드"에서는 다른 반복 회수에 대해 작용하는, 상기 두 방법의 결합이 고려될 수 있다. 어떤 경우든지 시그널링을 추가로 실행하지 않고도 모든 중복 버전이 디코딩될 수 있다.

도 9는 현재 중복 버전(R)의 함수로서 매개변수(e _ini )를 변동시키는 것을 통한 실현에 대한 구현예를 보여준다. 여기서는 항상 e _ini (0)이 사용됨으로써 체이스 결합(chase combining)이 매우 간단하게 구현될 수 있다.

상기 방법은 모듈식 구성으로 인해 펑쳐링 및 반복뿐만 아니라 광범위하고 다양한 전송 포맷에도 적용될 수 있다. 매개변수((예: 중복 버전의 수, 비트 흐름의 수)의 적절한 선택을 통해 상기 방법이 다양한 변조 스키마 및 코딩 스키마에 적용될 수 있다.

참고 문헌

[25.212] "Multiplexing and Channel Coding (FDD) (1999년 발표)," Technical Specification 3GPP TS 25.212

Claims

데이터를 데이터 패킷의 형태로 송신기(1)로부터 수신기(2)에 전송하는 ARQ 방법에 따라 데이터를 전송하기 위한 방법으로서,

데이터 패킷의 전송 이후 수신기(2)로부터 요청이 있는 경우 적어도 하나의 재전송 데이터 패킷이 송신기(1)로부터 수신기(2)에 전송되고,

상기 데이터 패킷 또는 재전송 데이터 패킷을 통해 전송될 비트들이 상기 송신기(1)로부터 수신기(2)로 전송되기 전에 비트 속도 적응을 거치며,

상기 비트 속도 적응을 위해 상기 데이터 패킷과 재전송 데이터 패킷에 대해 상이한 비트 속도 적응 패턴이 사용되고,

상기 비트 속도 적응은 관련 속도 적응 매개변수(e_ini)에 따라 데이터 패킷 또는 재전송 데이터 패킷의 비트들을 펑쳐링하거나 반복시키는 비트 속도 적응 알고리즘을 이용하여 실행되며, 상기 속도 적응 매개변수(e_ini)의 값은 재전송 데이터 패킷의 비트의 비트 속도 적응을 위해 데이터 패킷의 비트 속도 적응과 관련하여 변경됨에 따라 동일한 정보원을 가진 비트들이 비트 속도 적응이 수행된 후 송신기(1)로부터 수신기(2)로 데이터 패킷 및 재전송 데이터 패킷 내 상이한 위치에 전송되는,

ARQ 방법에 따른 데이터 전송 방법.
제 1항에 있어서, 상기 비트 속도 적응을 위해 채널 코딩된 비트 흐름의 비트들이 다수의 부분 비트 흐름(A-C)으로 분배되고, 각각의 부분 비트 흐름(A-C)은 각각 별도의 비트 속도 적응을 거치며, 각각 데이터 패킷 또는 재전송 데이터 패킷에 대해 비트 속도 적응이 수행된 후 각 부분 비트 흐름(A-C)의 비트들이 다시 결합되는,

ARQ 방법에 따른 데이터 전송 방법.
제 2항에 있어서, 비트 속도 적응이 수행된 후 각 부분 비트 흐름(A-C)의 비트들이 데이터 패킷 또는 재전송 데이터 패킷당 비례적으로 결합되는,

ARQ 방법에 따른 데이터 전송 방법.
제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 송신기(1)로부터 수신기(2)로의 데이터 전송이 프레임 구조 및 타임 슬롯 구조에 통합되고, 이 때 비트 속도 적응 패턴은 데이터 패킷 또는 재전송 데이터 패킷을 전송하는 타임 슬롯의 수 및 프레임의 수 중에서 적어도 하나에 따라 변경되는,

ARQ 방법에 따른 데이터 전송 방법.
제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 데이터 패킷을 위해 사용된 비트 속도 적응 패턴과 비교해볼 때 상기 재전송 데이터 패킷을 위해 사용된 비트 속도 적응 패턴은, 전송될 비트의 QAM 변조 수행시 재전송 데이터 패킷과 관련하여 동일한 정보 내용을 가진 비트가 QAM 심볼 필드 내에서 처음 전송된 데이터 패킷의 경우와 다른 지점에 매핑되는 방식으로 변동되는,

ARQ 방법에 따른 데이터 전송 방법.
제 1항 내지 제 3항 중 어느 한 항에 있어서, 전송될 비트들은 비트 속도 적응이 수행된 후 인터리빙 프로세스 및 이어서 QAM 변조를 거치며,

상기 인터리빙 프로세스에서는 비트들이 다수의 열로 분배되고 각각의 열이 서로 치환됨에 따라, 인터리빙 프로세스에 의해 비트들이 일시적으로 재배열되고,

상기 QAM 변조에서는 임의 수의 비트가 인터리빙 프로세스 이후의 비트 순서로 관련 QAM 심볼 필드 내 임의 지점에 매핑되고, 인터리빙 프로세스 및 열 치환 이후 인접하는 2개의 열 사이에 놓이는 열의 개수와 QAM 변조시 QAM 심볼 필드의 임의 지점에 매핑되는 비트의 개수가 공약수를 갖지 않는,

ARQ 방법에 따른 데이터 전송 방법.
제 6항에 있어서, 상기 인터리빙 프로세스를 위해 블록 인터리버가 사용되는,

ARQ 방법에 따른 데이터 전송 방법.
제 7항에 있어서, 상기 비트 속도 적응 알고리즘은 에러 변수(e)를 사용하여 펑쳐링될 또는 반복될 비트를 선택하는 방식으로 설계되고, 상기 에러 변수(e)는 속도 적응 알고리즘의 시작시 상기 속도 적응 매개변수(e_ini)의 값으로 초기화되는,

ARQ 방법에 따른 데이터 전송 방법.
제 1항 내지 제 3항 중 어느 한 항에 있어서, 수신기(2)에 의해 다수의 재전송 데이터 패킷이 요청되면, 개별 재전송 데이터 패킷의 비트들의 비트 속도 적응을 위해 각각 상이한 비트 속도 적응 패턴이 사용되는,

ARQ 방법에 따른 데이터 전송 방법.
제 8항에 있어서, 처음에 전송된 데이터 패킷의 비트들의 비트 속도 적응을 위한 속도 적응 매개변수(e_ini)는 "0"으로 설정되고, 제 1 재전송 데이터 패킷의 비트들의 비트 속도 적응을 위한 속도 적응 매개변수(e_ini)는 "e_plus"의 값으로 설정되며, 각각의 추가 재전송 데이터 패킷의 비트 속도 적응을 위한 속도 적응 매개변수(e_ini)는 "kㆍe_minus"의 값으로 설정되고, 여기서 "k"는 재전송 데이터 패킷의 수이고, e_plus는 제 1 에러 매개변수이며, e_minus는 제 2 에러 매개변수이고, 이들은 속도 적응 알고리즘이 진행되는 동안 에러 변수를 생성하는데 사용되는,

ARQ 방법에 따른 데이터 전송 방법.
제 8항에 있어서, 처음에 전송된 데이터 패킷의 비트들의 비트 속도 적응을 위한 속도 적응 매개변수(e_ini)는 "0"으로 설정되고, 제 1 재전송 데이터 패킷의 비트들의 비트 속도 적응을 위한 속도 적응 매개변수(e_ini)는 "e_plus"의 값으로 설정되며, 후속하는 모든 재전송 데이터 패킷의 비트 속도 적응을 위한 속도 적응 매개변수(e_ini)는 재전송 데이터 패킷 수가 2k인 경우 "k - e_minus"의 값으로 설정되고, 재전송 데이터 패킷 수가 "2k + 1"인 경우에는 "k - e_minus+ e_plus"의 값으로설정되며, 여기서 "k = 1, 2, 3 ..."의 값을 가지고, e_plus는 제 1 에러 매개변수이며, e_minus는 제 2 에러 매개변수이고, 이들은 속도 적응 알고리즘에서 에러 변수를 생성하도록 사용되는,

ARQ 방법에 따른 데이터 전송 방법.
제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 데이터 패킷을 위해 사용된 비트 속도 적응 패턴 및 적어도 하나의 재전송 데이터 패킷을 위해 사용된 비트 속도 적응 패턴은 처음 부분과 끝 부분에서만 서로 상이하고 가운데 부분에서는 동일하며, 이 때 각각의 비트 속도 적응 패턴의 펑쳐링율 또는 반복율은 동일한,

ARQ 방법에 따른 데이터 전송 방법.
제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 데이터 패킷을 위해 사용된 비트 속도 적응 패턴 및 적어도 하나의 재전송 데이터 패킷을 위해 사용된 비트 속도 적응 패턴은 기본 패턴으로부터 유도되고, 이 때 데이터 패킷의 비트 속도 적응 패턴과 재전송 데이터 패킷의 비트 속도 적응 패턴에 있어서 기본 패턴의 처음과 끝에서 상이한 수의 펑쳐링 또는 반복이 생략되며, 상기 데이터 패킷과 재전송 데이터 패킷에 대해 전체 펑쳐링율 또는 반복율이 일정하게 유지되는,

ARQ 방법에 따른 데이터 전송 방법.
ARQ 방법에 따른 데이터 전송을 위한 장치로서,

데이터가 데이터 패킷의 형태로 장치(1)로부터 수신기(2)에 전송되고,

상기 장치(1)는 데이터 패킷의 전송 이후 수신기(2)로부터 요청이 있는 경우 적어도 하나의 재전송 데이터 패킷을 수신기(2)에 전송하도록 설계되며, 이 때 상기 장치(1)는 상기 데이터 패킷 또는 재전송 데이터 패킷을 통해 전송될 비트에 비트 속도 적응을 적용하기 위한 비트 속도 적응 장치(19)를 포함하도록 설계되고,

상기 비트 속도 적응 장치(19)를 구비한 장치(1)는, 데이터 패킷의 비트 속도 적응과 재전송 데이터 패킷의 비트 속도 적응을 위해 상이한 비트 속도 적응 패턴이 사용되도록, 그리고

상기 비트 속도 적응이 관련 속도 적응 매개변수(e_ini)에 따라 데이터 패킷 또는 재전송 데이터 패킷의 비트들을 펑쳐링하거나 반복시키는 비트 속도 적응 알고리즘을 이용하여 실행되며, 상기 속도 적응 매개변수(e_ini)의 값은 재전송 데이터 패킷의 비트의 비트 속도 적응을 위해 데이터 패킷의 비트 속도 적응과 관련하여 변경됨에 따라 동일한 정보원을 가진 비트들이 비트 속도 적응이 수행된 후 송신기(1)로부터 수신기(2)로 데이터 패킷 및 재전송 데이터 패킷 내 상이한 위치에 전송되도록 설계되는,

ARQ 방법에 따른 데이터 전송 장치.
제 14항에 있어서, 상기 비트 속도 적응 장치(19)는 채널 코딩된 비트 흐름의 비트를 다수의 부분 비트 흐름(A-C)으로 분할하기 위한 비트 분리 장치(20), 상기 각각의 부분 비트 흐름(A-C)이 각각 독립적으로 비트 속도 적응을 거치도록 하기 위한 각각의 부분 비트 흐름(A-C)에 할당된 별도의 비트 속도 적응 수단(21-23) 및 상기 각각의 비트 속도 적응 수단(21-23)으로부터 출력된, 각 부분 비트 흐름(A-C)의 비트들을 서로 결합시키기 위한 비트 수집 장치(24)를 포함하는,

ARQ 방법에 따른 데이터 전송 장치.
제 14항 또는 제 15항에 있어서, 상기 장치(1)는 데이터를 데이터 패킷의 형태로 송신기(1)로부터 수신기(2)에 전송하는 ARQ 방법에 따라 데이터를 전송하기 위한 방법을 수행하도록 설계되고,

상기 방법에서는,

데이터 패킷의 전송 이후 수신기(2)로부터 요청이 있는 경우 적어도 하나의 재전송 데이터 패킷이 송신기(1)로부터 수신기(2)에 전송되고,

상기 데이터 패킷 또는 재전송 데이터 패킷을 통해 전송될 비트들이 상기 송신기(1)로부터 수신기(2)로 전송되기 전에 비트 속도 적응을 거치며,

상기 비트 속도 적응을 위해 상기 데이터 패킷과 재전송 데이터 패킷에 대해 상이한 비트 속도 적응 패턴이 사용되고,

상기 비트 속도 적응은 관련 속도 적응 매개변수(e_ini)에 따라 데이터 패킷 또는 재전송 데이터 패킷의 비트들을 펑쳐링하거나 반복시키는 비트 속도 적응 알고리즘을 이용하여 실행되며, 상기 속도 적응 매개변수(e_ini)의 값은 재전송 데이터 패킷의 비트의 비트 속도 적응을 위해 데이터 패킷의 비트 속도 적응과 관련하여 변경됨에 따라 동일한 정보원을 가진 비트들이 비트 속도 적응이 수행된 후 송신기(1)로부터 수신기(2)로 데이터 패킷 및 재전송 데이터 패킷 내 상이한 위치에 전송되는,

ARQ 방법에 따른 데이터 전송 장치.
ARQ 방법에 따라 데이터 패킷의 형태로 전송된 데이터를 수신하기 위한 수신기(2)에 있어서, 상기 수신기(2)는 데이터 패킷 및 재전송 데이터 패킷 형태로 수신된 비트들의 공통 평가를 통해 데이터 패킷의 정보 내용을 측정하기 위해, 제 1항 내지 제 3항 중 어느 한 항에 따른 방법으로 전송된 데이터 패킷 또는 재전송 데이터 패킷을 수신하고 평가하도록 설계되는 수신기.
삭제