KR100876891B1 - Semiconductor package and method of controlling shape of the semiconductor package - Google Patents

Semiconductor package and method of controlling shape of the semiconductor package Download PDF

Info

Publication number
KR100876891B1
KR100876891B1 KR1020070065488A KR20070065488A KR100876891B1 KR 100876891 B1 KR100876891 B1 KR 100876891B1 KR 1020070065488 A KR1020070065488 A KR 1020070065488A KR 20070065488 A KR20070065488 A KR 20070065488A KR 100876891 B1 KR100876891 B1 KR 100876891B1
Authority
KR
South Korea
Prior art keywords
shape
semiconductor package
signal
semiconductor chip
substrate
Prior art date
Application number
KR1020070065488A
Other languages
Korean (ko)
Inventor
이대웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070065488A priority Critical patent/KR100876891B1/en
Application granted granted Critical
Publication of KR100876891B1 publication Critical patent/KR100876891B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

A semiconductor package and method of controlling shape of the semiconductor package is provided to prevent shape deformation of the semiconductor package by utilizing the shape recovery device formed with the shape deformation of the semiconductor package and detecting and correcting deformation. A semiconductor package(100) comprises a substrate(10), a semiconductor chip(20), a shape recovery device(30) and a connecting member. The substrate includes a first connection pad(12), a second connection pad(14), and ball land(16). The semiconductor chip and substrate are adhered by the adhesive member and the shape recovery device is arranged on the semiconductor chip. The shape recovery device is the piezoelectric ceramic device in which the shape is changed by the electric signal and generates electricity corresponding to the pressure applied from outside. Locally, when the shape of the semiconductor chip was transformed, it is selectively recovered by the shape recovery device.

Description

반도체 패키지 및 반도체 패키지 형상 제어 방법{SEMICONDUCTOR PACKAGE AND METHOD OF CONTROLLING SHAPE OF THE SEMICONDUCTOR PACKAGE}SEMICONDUCTOR PACKAGE AND METHOD OF CONTROLLING SHAPE OF THE SEMICONDUCTOR PACKAGE

도 1은 본 발명의 일실시예에 의한 반도체 패키지의 단면도이다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.

도 2는 본 발명의 일실시예에 의한 형상 제어 방법을 도시한 순서도이다.2 is a flowchart illustrating a shape control method according to an embodiment of the present invention.

도 3은 도 1에 도시된 반도체 패키지의 형상이 열에 의하여 변형된 것을 도시한 단면도이다.3 is a cross-sectional view illustrating that the shape of the semiconductor package illustrated in FIG. 1 is deformed by heat.

도 4는 열에 의하여 변형된 반도체 패키지의 형상이 복원된 것을 도시한 단면도이다.4 is a cross-sectional view illustrating that the shape of a semiconductor package deformed by heat is restored.

본 발명은 반도체 패키지 및 반도체 패키지의 형상 제어 방법에 관한 것이다.The present invention relates to a semiconductor package and a shape control method of the semiconductor package.

최근 들어, 방대한 데이터를 저장 및 단시간 내 저장된 데이터를 처리하는 반도체 소자를 포함하는 반도체 패키지가 개발되고 있다.Recently, semiconductor packages including semiconductor devices for storing massive data and processing data stored in a short time have been developed.

일반적으로, 반도체 패키지는 웨이퍼 상에 트랜지스터, 저항, 커패시터 등과 같은 소자를 집적하여 반도체 칩을 형성하는 반도체 칩 제조 공정 및 반도체 칩을 웨이퍼로부터 개별화하여 외부 회로 기판 등과 전기적으로 접속 및 취성이 약한 반도체 칩을 외부로부터 인가된 충격 및/또는 진동으로부터 보호하는 패키지 공정에 의하여 제조된다.In general, a semiconductor package is a semiconductor chip manufacturing process for forming a semiconductor chip by integrating devices such as transistors, resistors, capacitors, and the like on a wafer, and a semiconductor chip having a weak electrical connection and brittleness by externalizing a semiconductor chip from a wafer. It is manufactured by a package process that protects it from externally applied shock and / or vibration.

반도체 소자를 포함하는 반도체 패키지는 퍼스널 컴퓨터, 텔레비전 수신기, 가전 제품, 정보통신 기기 등에 적용되고 있다.BACKGROUND Semiconductor packages containing semiconductor devices are applied to personal computers, television receivers, home appliances, information and communication devices, and the like.

최근 들어, 반도체 패키지에 포함된 반도체 칩의 집적도가 크게 증가 됨에 따라 단 시간내에 보다 많은 데이터가 저장 및/또는 처리되고 이로 인해 반도체 칩으로부터는 다량의 열이 발생 된다. 특히, 비 메모리 반도체 칩을 포함하는 반도체 패키지의 경우는 특히 다량의 열이 발생 될 수 있다. 또한, 반도체 패키지가 적용되는 전자 기기는 대부분 많은 열을 발생한다.In recent years, as the degree of integration of a semiconductor chip included in a semiconductor package is greatly increased, more data is stored and / or processed within a short time, thereby generating a large amount of heat from the semiconductor chip. In particular, a large amount of heat may be generated in the case of a semiconductor package including a non-memory semiconductor chip. In addition, most electronic devices to which the semiconductor package is applied generate a lot of heat.

일반적으로, 반도체 패키지는 반도체 칩, 기판, 접착제, 각종 금속, 에폭시 수지를 포함하는 몰딩 부재, 솔더볼 등 다양한 소재를 포함하며, 일반적으로 이들은 모두 상이한 열팽창 계수를 갖는다. 따라서, 전자 기기 및/또는 반도체 패키지의 반도체 칩으로부터 다량의 열이 발생 될 경우 반도체 패키지는 열팽창 계수의 차이에 의하여 쉽게 형상 변형을 일으킨다.In general, semiconductor packages include various materials such as semiconductor chips, substrates, adhesives, various metals, molding members including epoxy resins, solder balls, and the like, and all of them generally have different coefficients of thermal expansion. Accordingly, when a large amount of heat is generated from the semiconductor chip of the electronic device and / or the semiconductor package, the semiconductor package easily causes deformation due to a difference in the coefficient of thermal expansion.

특히, 반도체 패키지가 반복적으로 가열 및 냉각될 경우 반도체 패키지는 물리적/기계적으로 피로하게 되고 이로 인해 반도체 패키지의 수명이 크게 단축될 수 있다.In particular, when the semiconductor package is repeatedly heated and cooled, the semiconductor package may be physically and mechanically fatigued, which may greatly shorten the life of the semiconductor package.

최근에는 열에 의한 반도체 패키지의 형상 변형을 방지하기 위해서 열팽창 차이가 작은 물질들로 반도체 패키지를 제조하는 방법이 연구되고 있으나, 반도체 패키지의 형상 변경을 근본적으로 방지하기 어려운 실정이다.Recently, in order to prevent deformation of the semiconductor package due to heat, a method of manufacturing a semiconductor package with materials having a small thermal expansion difference has been studied, but it is difficult to fundamentally prevent a shape change of the semiconductor package.

본 발명의 하나의 목적은 열에 의한 반도체 패키지의 형상 변형을 디텍팅 및 변형된 형상을 빠르게 복원하기에 적합한 반도체 패키지를 제공한다.One object of the present invention is to provide a semiconductor package suitable for detecting shape deformation of a semiconductor package by heat and quickly restoring the deformed shape.

본 발명의 다른 목적은 열에 의한 반도체 패키지의 형상 변형을 디텍팅 및 변형된 형상을 빠르게 복원하기에 적합한 반도체 패키지의 형상 제어 방법을 제공한다.Another object of the present invention is to provide a method of controlling a shape of a semiconductor package suitable for detecting shape deformation of the semiconductor package by heat and quickly restoring the deformed shape.

본 발명의 하나의 목적을 구현하기 위한 반도체 패키지는 제1 접속 패드, 제2 접속 패드가 형성된 기판, 상기 기판상에 배치되며 상기 제1 접속 패드와 본딩 된 본딩 패드를 갖는 반도체 칩 및 상기 반도체 칩의 변형에 대응하여 제1 신호를 발생 및 상기 제1 신호에 대응하는 제2 신호에 의하여 상기 반도체 칩의 형상을 복원하는 형상 복원 소자 및 상기 제1 및 제2 신호들을 입출력하기 위해 상기 형상 복원 소자 및 상기 제2 접속 패드를 연결하는 연결 부재를 포함한다.A semiconductor package for realizing an object of the present invention includes a semiconductor chip having a first connection pad, a substrate on which a second connection pad is formed, a semiconductor chip disposed on the substrate and bonded to the first connection pad, and the semiconductor chip. A shape restoring element generating a first signal in response to a deformation of a shape, and restoring a shape of the semiconductor chip by a second signal corresponding to the first signal, and the shape restoring element for inputting / outputting the first and second signals. And a connection member connecting the second connection pad.

반도체 패키지의 상기 기판은 상기 제1 내지 제3 접속 패드들과 대향 하며, 상기 제1 내지 제3 접속 패드들과 전기적으로 연결된 볼 랜드들을 포함한다.The substrate of the semiconductor package opposes the first to third connection pads and includes ball lands electrically connected to the first to third connection pads.

반도체 패키지는 상기 형상 복원 소자를 덮는 몰딩 부재를 포함한다.The semiconductor package includes a molding member covering the shape recovery element.

반도체 패키지의 형상 복원 소자는 상기 반도체 칩상에 배치된다.The shape recovery element of the semiconductor package is disposed on the semiconductor chip.

반도체 패키지의 형상 복원 소자는 적어도 2 개로 이루어질 수 있다.At least two shape restoration elements of the semiconductor package may be provided.

반도체 패키지의 상기 연결 부재는 도전성 와이어 일 수 있다.The connection member of the semiconductor package may be a conductive wire.

반도체 패키지의 상기 압전소자는 상기 기판 및 상기 반도체 칩의 사이에 개재될 수 있다.The piezoelectric element of the semiconductor package may be interposed between the substrate and the semiconductor chip.

본 발명의 다른 목적을 구현하기 위한 반도체 패키지의 형상 제어 방법은 반도체 패키지의 형상 변형에 대응하여 내장된 형상 복원 소자로부터 출력된 제1 신호를 디텍팅 하는 단계, 상기 제1 신호 및 레퍼런스 신호를 비교하여 비교 신호를 발생하는 단계 및 변형된 상기 반도체 패키지의 형상을 복원하기 위해 상기 비교 신호에 대응하는 제2 신호를 상기 형상 복원 소자에 인가하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of controlling a shape of a semiconductor package, the method including detecting a first signal output from an embedded shape restoration element corresponding to a shape deformation of the semiconductor package, and comparing the first signal and a reference signal. Generating a comparison signal and applying a second signal corresponding to the comparison signal to the shape recovery element in order to restore the shape of the modified semiconductor package.

상기 형상 복원 소자는 상기 반도체 패키지에 내장된 반도체 칩의 변형에 대응하여 상기 제1 신호를 발생하거나, 상기 형상 복원 소자는 상기 반도체 패키지에 내장된 반도체 칩이 실장 된 기판의 변형에 대응하여 상기 제1 신호를 발생한다.The shape restoration element generates the first signal in response to the deformation of the semiconductor chip embedded in the semiconductor package, or the shape restoration element corresponds to the deformation of the substrate on which the semiconductor chip embedded in the semiconductor package is mounted. Generates a signal.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지 및 반도체 패키지의 형상 제어 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.Hereinafter, the semiconductor package and the shape control method of the semiconductor package according to the embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments, Those skilled in the art will be able to implement the present invention in various other forms without departing from the spirit of the present invention.

반도체 패키지Semiconductor package

도 1은 본 발명의 일실시예에 의한 반도체 패키지의 단면도이다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.

도 1을 참조하면, 반도체 패키지(100)는 기판(10), 반도체 칩(20), 형상 복원 소자(30) 및 연결 부재(40)를 포함한다. 도 1의 참조부호 50은 반도체 패키 지(100)가 실장 되는 인쇄회로기판이고, 참조부호 60은 몰딩 부재이다.Referring to FIG. 1, the semiconductor package 100 includes a substrate 10, a semiconductor chip 20, a shape restoration element 30, and a connection member 40. Reference numeral 50 in FIG. 1 denotes a printed circuit board on which the semiconductor package 100 is mounted, and reference numeral 60 denotes a molding member.

기판(10)은 제1 접속 패드(12), 제2 접속 패드(14) 및 볼 랜드(16)를 포함한다. 이에 더하여, 기판(10)은 볼 랜드(16) 상에 배치된 솔더볼(18)을 더 포함할 수 있다.The substrate 10 includes a first connection pad 12, a second connection pad 14, and a ball land 16. In addition, the substrate 10 may further include solder balls 18 disposed on the ball lands 16.

기판(10)은 플레이트 형상을 가질 수 있고, 기판(10)의 중앙부에는, 예를 들어, 관통공이 형성된다.The substrate 10 may have a plate shape and, for example, a through hole is formed in the central portion of the substrate 10.

제1 접속 패드(12)는, 예를 들어, 기판(10)의 하면의 관통공 주변에 배치된다. 제1 접속 패드(12)는 기판(10)의 하면에 형성된 일부 볼 랜드(16) 전기적으로 연결될 수 있다.The 1st connection pad 12 is arrange | positioned around the through-hole of the lower surface of the board | substrate 10, for example. The first connection pads 12 may be electrically connected to some ball lands 16 formed on the bottom surface of the substrate 10.

제2 접속 패드(14)는, 예를 들어, 기판(10)의 상면 에지에 배치된다. 제2 접속 패드(14)는 기판(10)을 관통하는 도전성 비아를 통해 기판(10)의 하면에 형성된 볼 랜드(16)에 전기적으로 접속된다.The second connection pads 14 are disposed at, for example, the top edge of the substrate 10. The second connection pads 14 are electrically connected to the ball lands 16 formed on the bottom surface of the substrate 10 through conductive vias that penetrate the substrate 10.

반도체 칩(20)은 데이터를 저장하는 데이터 저장부(미도시), 데이터를 처리하는 데이터 처리부(미도시) 및 데이터 저장부와 데이터 처리부와 전기적으로 연결된 본딩 패드(22)를 포함한다.The semiconductor chip 20 includes a data storage unit (not shown) for storing data, a data processing unit (not shown) for processing data, and a bonding pad 22 electrically connected to the data storage unit and the data processing unit.

반도체 칩(20)은 기판(10)의 상면에 배치된다. 반도체 칩(20) 및 기판(10)의 사이에는 접착 부재(21)가 개재되며, 반도체 칩(20) 및 기판(10)은 접착 부재(21)에 의하여 상호 부착된다.The semiconductor chip 20 is disposed on the upper surface of the substrate 10. An adhesive member 21 is interposed between the semiconductor chip 20 and the substrate 10, and the semiconductor chip 20 and the substrate 10 are attached to each other by the adhesive member 21.

본 실시예에서, 본딩 패드(22)는 기판(10)과 마주하도록 배치되며, 기판(10)에 형성된 관통공을 통해 노출되도록 반도체 칩(20)의 중앙부에 배치된다.In the present embodiment, the bonding pads 22 are disposed to face the substrate 10 and are disposed at the center portion of the semiconductor chip 20 to be exposed through the through holes formed in the substrate 10.

반도체 칩(20)의 본딩 패드(22) 및 기판(10)의 제1 접속 패드(12)는 도전성 와이어와 같은 도전 부재(25)에 의하여 전기적으로 연결된다. 이에 더하여, 도전 부재(25) 및 본딩 패드(22)는 몰딩 부재(27)에 의하여 몰딩 될 수 있다.The bonding pads 22 of the semiconductor chip 20 and the first connection pads 12 of the substrate 10 are electrically connected by a conductive member 25 such as a conductive wire. In addition, the conductive member 25 and the bonding pad 22 may be molded by the molding member 27.

형상 복원 소자(30)는, 예를 들어, 반도체 칩(20)상에 배치된다. 본 실시예에서, 형상 복원 소자(30)는 외부에서 가해진 압력에 대응하여 전기적 신호를 발생 및 외부에서 인가된 전기적 신호에 의하여 형상이 변경되는 물리적/기계적 특성을 갖는 압전 세라믹 소자일 수 있다.The shape restoration element 30 is disposed on the semiconductor chip 20, for example. In the present embodiment, the shape restoring element 30 may be a piezoelectric ceramic element having a physical / mechanical characteristic that generates an electrical signal in response to an externally applied pressure and changes its shape by an externally applied electrical signal.

비록 도 1에는 반도체 칩(20) 상에 하나의 형상 복원 소자(30)가 배치된 것이 도시 및 설명되고 있지만, 형상 복원 소자(30)는 반도체 칩(20) 상에 복수개가 배치될 수 있다. 반도체 칩(20) 상에 복수개가 배치된 형상 복원 소자(30)들은 국부적으로 반도체 칩(20)의 형상이 변형되었을 때 변형이 발생된 부분의 형상을 선택적으로 복원할 수 있다.Although FIG. 1 illustrates that one shape restoration element 30 is disposed on the semiconductor chip 20, a plurality of shape restoration elements 30 may be disposed on the semiconductor chip 20. The plurality of shape restoration elements 30 disposed on the semiconductor chip 20 may selectively restore the shape of the portion where the deformation occurs when the shape of the semiconductor chip 20 is locally deformed.

또한, 본 실시예에서, 형상 복원 소자(30)는 반도체 칩(20) 상에 배치되지만, 이와 다르게 형상 복원 소자(30)는 반도체 칩(20) 및 기판(10) 사이에 개재될 수 있다. 형상 복원 소자(30)가 반도체 칩(20) 및 기판(10) 사이에 개재될 경우, 반도체 칩(20)의 변형 및 기판(10)의 변형을 동시에 복원할 수 있다.Also, in the present embodiment, the shape restoring element 30 is disposed on the semiconductor chip 20, but the shape restoring element 30 may alternatively be interposed between the semiconductor chip 20 and the substrate 10. When the shape restoration element 30 is interposed between the semiconductor chip 20 and the substrate 10, the deformation of the semiconductor chip 20 and the deformation of the substrate 10 may be simultaneously restored.

본 실시예에서, 형상 복원 소자(30)는 반도체 칩(20) 상에 접착 부재 등을 통해 부착될 수 있다. 이와 다르게, 형상 복원 소자(30)는 박막 처리 공정 등을 통해 반도체 칩(20)에 일체로 형성될 수 있다.In the present embodiment, the shape restoring element 30 may be attached onto the semiconductor chip 20 through an adhesive member or the like. Alternatively, the shape restoration element 30 may be integrally formed on the semiconductor chip 20 through a thin film processing process or the like.

형상 복원 소자(30)는 입/출력 패드(32)를 포함한다. 형상 복원 소자(30)의 입출력 패드(32)는 형상 복원 소자(30)에 인가된 압력에 의하여 발생 된 전기적 신호를 출력 또는 형상 복원 소자(30)의 형상을 변형시키기 위해 외부에서 인가된 전기적 신호가 인가된다.The shape restoration element 30 includes an input / output pad 32. The input / output pad 32 of the shape restoring element 30 outputs an electrical signal generated by the pressure applied to the shape restoring element 30 or an electrical signal applied from the outside to deform the shape of the shape restoring element 30. Is applied.

본 실시예에서, 형상 복원 소자(30)는, 예를 들어, 열에 의하여 반도체 칩(20)이 열팽창 되는 도중 발생 된 변형에 대응하여 제1 신호를 발생하고, 제1 신호는 입/출력 패드(32)를 통해 출력된다.In the present embodiment, the shape recovery element 30 generates a first signal in response to a deformation generated during thermal expansion of the semiconductor chip 20 by, for example, heat, and the first signal is an input / output pad ( 32).

한편, 형상 복원 소자(30)는 입/출력 패드(32)를 통해 인가된 제2 신호에 의하여 형상이 변형되고, 형상 복원 소자(30)의 형상 변형에 따라 반도체 칩(20)의 변형된 형상을 복원시킨다. 본 실시예에서, 제2 신호는 제1 신호에 근거하여 발생 된 신호로 정의된다.Meanwhile, the shape restoring element 30 is deformed by a second signal applied through the input / output pad 32, and the shape of the semiconductor chip 20 is changed according to the shape deformation of the shape restoring element 30. Restore In the present embodiment, the second signal is defined as a signal generated based on the first signal.

형상 복원 소자(30)의 입/출력 패드(32)를 통해 제1 신호 및 제2 신호를 입/출력하기 위해 형상 복원 소자(30)의 입/출력 패드(32) 및 기판(10)의 제2 접속 단자(14)는 도전 부재(35)에 의하여 전기적으로 연결된다. 도전 부재(35)는, 예를 들어, 도전성 와이어 일 수 있다.The input / output pad 32 of the shape restoring element 30 and the substrate 10 may be formed to input / output the first signal and the second signal through the input / output pad 32 of the shape restoring element 30. The two connection terminals 14 are electrically connected by the conductive member 35. The conductive member 35 may be, for example, a conductive wire.

몰딩 부재(60)는 형상 복원 소자(30) 및 도전 부재(35)를 덮어, 외부에서 인가된 충격 및/또는 진동을 흡수하여 반도체 칩(20)이 충격 및/또는 진동에 의하여 파손되는 것을 방지한다.The molding member 60 covers the shape restoring element 30 and the conductive member 35 to absorb the shock and / or vibration applied from the outside to prevent the semiconductor chip 20 from being damaged by the shock and / or vibration. do.

본 실시예에서, 몰딩 부재(60) 역시 열에 의하여 형상이 변경될 수 있으나, 몰딩 부재(60)의 형상 변경 역시 형상 복원 소자(30)에 의하여 원 상태로 복원이 가능하다.In the present embodiment, the molding member 60 may also be changed in shape by heat, but the shape change of the molding member 60 may also be restored to its original state by the shape restoring element 30.

반도체 소자의 형상 제어 방법Shape control method of semiconductor device

도 2는 본 발명의 일실시예에 의한 형상 제어 방법을 도시한 순서도이다. 도 3은 도 1에 도시된 반도체 패키지의 형상이 열에 의하여 변형된 것을 도시한 단면도이다.2 is a flowchart illustrating a shape control method according to an embodiment of the present invention. 3 is a cross-sectional view illustrating that the shape of the semiconductor package illustrated in FIG. 1 is deformed by heat.

도 2 및 도 3을 참조하면, 단계 S10에서, 반도체 패키지(100)로부터 고온의 열이 발생 또는 반도체 패키지(100)에 고온의 열이 인가될 경우, 반도체 패키지(100)의 몰딩 부재(60), 반도체 칩(20) 및 기판(10)의 열팽창 계수들의 차이에 의하여 반도체 패키지(100)는, 예를 들어, 볼록한 휨(warpage)이 발생 될 수 있다.2 and 3, in step S10, when high temperature heat is generated from the semiconductor package 100 or high temperature heat is applied to the semiconductor package 100, the molding member 60 of the semiconductor package 100 is applied. For example, convex warpage may occur in the semiconductor package 100 due to a difference in thermal expansion coefficients of the semiconductor chip 20 and the substrate 10.

도 3에 도시된 바와 같이 반도체 패키지(100)에 휨이 발생 될 경우, 반도체 패키지(100)의 휨에 대응하여 형상 복원 소자(30)에는 압력이 가해지고, 형상 복원 소자(30)는 형상 복원 소자(30)에 인가된 압력에 대응하는 제1 신호를 발생한다.As shown in FIG. 3, when warpage occurs in the semiconductor package 100, pressure is applied to the shape restoring device 30 in response to the warpage of the semiconductor package 100, and the shape restoring device 30 restoring the shape. A first signal corresponding to the pressure applied to the element 30 is generated.

제1 신호는 연결 부재(35), 제2 접속 패드(14), 볼 랜드(16) 및 솔더볼(18)을 통해 인쇄회로기판(50)에 실장된 신호 처리 모듈(미도시)에서 디텍팅된다. 본 실시예에서, 신호 처리 모듈은 실시간 또는 지정된 시간 간격으로 제1 신호를 디텍팅 할 수 있다.The first signal is detected in a signal processing module (not shown) mounted on the printed circuit board 50 through the connection member 35, the second connection pad 14, the ball lands 16, and the solder balls 18. . In the present embodiment, the signal processing module may detect the first signal in real time or at specified time intervals.

단계 S20에서, 신호 처리 모듈은 디텍팅 된 제1 신호를 기 설정된 레퍼런스 신호와 비교하여 비교 신호를 발생하는 비교 모듈을 포함한다. 이때, 레퍼런스 신호는 실험 등에 의하여 허용 가능한 반도체 패키지(100)의 변형량과 대응하는 신호 레벨 범위를 갖는다. 이와 다르게, 신호 처리 모듈은 룩-업 테이블에 저장된 레퍼런스 데이터들 및 제1 신호를 차등 증폭기 등을 통하여 비교하여 비교 신호를 발생 할 수 있다.In operation S20, the signal processing module includes a comparison module configured to generate a comparison signal by comparing the detected first signal with a preset reference signal. In this case, the reference signal has a signal level range corresponding to the amount of deformation of the semiconductor package 100 that is acceptable by experiment or the like. Alternatively, the signal processing module may generate the comparison signal by comparing the reference data and the first signal stored in the look-up table through a differential amplifier.

도 4는 열에 의하여 변형된 반도체 패키지의 형상이 복원된 것을 도시한 단면도이다.4 is a cross-sectional view illustrating that the shape of a semiconductor package deformed by heat is restored.

도 2 및 도 4를 참조하면, 단계 S30에서, 신호 처리 모듈은 디텍팅 된 제1 신호 및 레퍼런스 신호의 비교에 의하여 산출된 비교 신호에 대응하는 제2 신호를 발생한다. 본 실시예에서, 신호 처리 모듈로부터 발생된 제2 신호는 인쇄회로기판(50), 솔더볼(18), 볼 랜드(16), 제2 접속 패드(14), 연결 부재(35)를 통해 형상 복원 소자(30)로 인가되고, 제2 신호에 의하여 형상 복원 소자(30)는 반도체 패키지(100)의 휨 방향과 반대 방향으로 변형되어 반도체 패키지(100)의 휨을 제거하여 반도체 패키지(100)를 원래 상태로 복원시킨다.2 and 4, in step S30, the signal processing module generates a second signal corresponding to the comparison signal calculated by comparing the detected first signal and the reference signal. In the present embodiment, the second signal generated from the signal processing module is reconstructed through the printed circuit board 50, the solder ball 18, the ball land 16, the second connection pad 14, and the connecting member 35. The shape restoration element 30 is applied to the element 30 and the shape restoring element 30 is deformed in a direction opposite to the warpage direction of the semiconductor package 100 by removing the warpage of the semiconductor package 100. Restore to state

이상에서 상세하게 설명한 바에 의하면, 반도체 패키지 내에 형상 복원 소자를 내장하고, 반도체 패키지의 형상 변형을 형상 복원 소자로부터 전기적 신호 형태로 디텍팅하고, 디텍팅된 전기적 신호에 대응하여 형상 복원 소자에 반도체 패키지의 형상 변형을 보정하기 위한 전기적 신호를 제공하여 반도체 패키지가 어떠한 환경에서도 형상 변형이 발생되지 않도록 하는 효과를 갖는다.As described above in detail, the semiconductor package includes a shape restoring element, detects the shape deformation of the semiconductor package from the shape restoring element in the form of an electrical signal, and responds to the detected electrical signal. By providing an electrical signal for correcting the shape deformation of the semiconductor package has an effect that the shape deformation does not occur in any environment.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이 해할 수 있을 것이다.Although the detailed description of the present invention has been described with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art will have the spirit and scope of the present invention as set forth in the claims below. It will be understood that various modifications and variations can be made in the present invention without departing from the scope of the art.

Claims (12)

제1 접속 패드, 제2 접속 패드가 형성된 기판;A substrate on which a first connection pad and a second connection pad are formed; 상기 기판상에 배치되며 상기 제1 접속 패드와 본딩 된 본딩 패드를 갖는 반도체 칩; 및A semiconductor chip disposed on the substrate and having a bonding pad bonded to the first connection pad; And 상기 반도체 칩의 변형에 대응하여 제1 신호를 발생하고 상기 제1 신호에 대응하는 제2 신호에 의하여 상기 반도체 칩의 형상을 복원하는 압전 세라믹 소자; 및A piezoelectric ceramic device generating a first signal in response to deformation of the semiconductor chip and restoring the shape of the semiconductor chip by a second signal corresponding to the first signal; And 상기 제1 및 제2 신호들을 입출력하기 위해 상기 압전 세라믹 소자 및 상기 제2 접속 패드를 연결하는 연결 부재를 포함하는 반도체 패키지.And a connection member connecting the piezoelectric ceramic element and the second connection pad to input and output the first and second signals. 삭제delete 제1항에 있어서, 상기 기판은 상기 제1 내지 제3 접속 패드들과 대향 하며, 상기 제1 내지 제3 접속 패드들과 전기적으로 연결된 볼 랜드들을 포함하는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the substrate comprises ball lands facing the first to third connection pads and electrically connected to the first to third connection pads. 제1항에 있어서, 상기 압전 세라믹 소자를 덮는 몰딩 부재를 포함하는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, further comprising a molding member covering the piezoelectric ceramic element. 제1항에 있어서, 상기 압전 세라믹 소자는 상기 반도체 칩 상에 배치된 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the piezoelectric ceramic element is disposed on the semiconductor chip. 제1항에 있어서, 상기 압전 세라믹 소자는 적어도 2 개로 이루어진 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the piezoelectric ceramic elements are formed of at least two. 제1항에 있어서, 상기 연결 부재는 도전성 와이어인 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the connection member is a conductive wire. 제1항에 있어서, 상기 압전 세라믹 소자는 상기 기판 및 상기 반도체 칩의 사이에 개재된 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the piezoelectric ceramic element is interposed between the substrate and the semiconductor chip. 반도체 패키지의 형상 변형에 대응하여 내장된 형상 복원 소자로부터 출력된 제1 신호를 디텍팅 하는 단계;Detecting a first signal output from an embedded shape restoration element in response to a shape deformation of the semiconductor package; 상기 제1 신호 및 레퍼런스 신호를 비교하여 비교 신호를 발생하는 단계; 및Comparing the first signal and a reference signal to generate a comparison signal; And 변형된 상기 반도체 패키지의 형상을 복원하기 위해 상기 비교 신호에 대응하는 제2 신호를 상기 형상 복원 소자에 인가하는 단계를 포함하는 반도체 패키지의 형상 제어 방법.And applying a second signal corresponding to the comparison signal to the shape restoration element to restore the shape of the modified semiconductor package. 제9항에 있어서, 상기 형상 복원 소자는 상기 반도체 패키지에 내장된 반도 체 칩의 변형에 대응하여 상기 제1 신호를 발생하는 것을 특징으로 하는 반도체 패키지의 형상 제어 방법.The shape control method of claim 9, wherein the shape restoration element generates the first signal in response to deformation of a semiconductor chip embedded in the semiconductor package. 제9항에 있어서, 상기 형상 복원 소자는 상기 반도체 패키지에 내장된 반도체 칩이 실장 된 기판의 변형에 대응하여 상기 제1 신호를 발생하는 것을 특징으로 하는 반도체 패키지의 형상 제어 방법.The shape control method of claim 9, wherein the shape restoration element generates the first signal in response to deformation of a substrate on which a semiconductor chip embedded in the semiconductor package is mounted. 제9항에 있어서, 상기 형상 복원 소자는 압전 세라믹 소자인 것을 특징으로 하는 반도체 패키지의 형상 제어 방법.The shape control method of claim 9, wherein the shape restoration element is a piezoelectric ceramic element.
KR1020070065488A 2007-06-29 2007-06-29 Semiconductor package and method of controlling shape of the semiconductor package KR100876891B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070065488A KR100876891B1 (en) 2007-06-29 2007-06-29 Semiconductor package and method of controlling shape of the semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065488A KR100876891B1 (en) 2007-06-29 2007-06-29 Semiconductor package and method of controlling shape of the semiconductor package

Publications (1)

Publication Number Publication Date
KR100876891B1 true KR100876891B1 (en) 2009-01-07

Family

ID=40482121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065488A KR100876891B1 (en) 2007-06-29 2007-06-29 Semiconductor package and method of controlling shape of the semiconductor package

Country Status (1)

Country Link
KR (1) KR100876891B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102281041A (en) * 2010-06-08 2011-12-14 湖南嘉业达电子有限公司 Method for insulation and moisture-proofness of piezoelectric ceramic frequency device chip in radial vibration mode

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006100738A1 (en) 2005-03-18 2006-09-28 Fujitsu Limited Semiconductor device and method for manufacturing same
KR20070062811A (en) * 2005-12-13 2007-06-18 삼성전자주식회사 Semiconductor package having support member for preventing warpage and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006100738A1 (en) 2005-03-18 2006-09-28 Fujitsu Limited Semiconductor device and method for manufacturing same
KR20070062811A (en) * 2005-12-13 2007-06-18 삼성전자주식회사 Semiconductor package having support member for preventing warpage and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102281041A (en) * 2010-06-08 2011-12-14 湖南嘉业达电子有限公司 Method for insulation and moisture-proofness of piezoelectric ceramic frequency device chip in radial vibration mode

Similar Documents

Publication Publication Date Title
US6028365A (en) Integrated circuit package and method of fabrication
US7911068B2 (en) Component and method for producing a component
JP2003133518A (en) Semiconductor module
WO2007030694A3 (en) Packaging configurations for vertical electronic devices using conductive traces disposed on laminated board layers
US7030487B1 (en) Chip scale packaging with improved heat dissipation capability
US7893539B2 (en) Semiconductor apparatus and mobile apparatus
KR102475280B1 (en) Semiconductor Package and Semiconductor Device
KR100876891B1 (en) Semiconductor package and method of controlling shape of the semiconductor package
WO2000019516A1 (en) Semiconductor device, connection method for semiconductor chip, circuit board and electronic apparatus
JPH11211755A (en) Testing apparatus for electronic device
US20070252263A1 (en) Memory package structure
US20210111093A1 (en) Heterogeneous Lid Seal Band for Structural Stability in Multiple Integrated Circuit (IC) Device Modules
JP2000216550A (en) Laminate printed wiring board
WO2023093314A8 (en) Board-level architecture, encapsulation module, electronic device and manufacturing method for board-level architecture
US11685646B2 (en) Sensor and package assembly thereof
JPWO2006082745A1 (en) Connection parts, multilayer substrate
US20090267206A1 (en) Stacked semiconductor package
KR100895815B1 (en) Semiconductor package and method of manufacturing theereof
KR20160081316A (en) electron device and method of manufacturing the same
TW200537655A (en) An electrical circuit arrangement
JP4514530B2 (en) Circuit modules and precision equipment built into precision equipment
KR20110021123A (en) Electronic components embedded pcb
US8741665B2 (en) Method of manufacturing semiconductor module
US20160276292A1 (en) Semiconductor chip
JP2001298042A (en) Electrical connection method of electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee