KR100876858B1 - Micro pattern formation method of semiconductor device - Google Patents
Micro pattern formation method of semiconductor device Download PDFInfo
- Publication number
- KR100876858B1 KR100876858B1 KR1020020011810A KR20020011810A KR100876858B1 KR 100876858 B1 KR100876858 B1 KR 100876858B1 KR 1020020011810 A KR1020020011810 A KR 1020020011810A KR 20020011810 A KR20020011810 A KR 20020011810A KR 100876858 B1 KR100876858 B1 KR 100876858B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- photoresist pattern
- semiconductor device
- thermal radical
- pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Abstract
본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 본 발명에 따른 반도체소자의 미세패턴 형성방법은, 하부층상에 감광막을 도포한후 포토리소그라피공정기술을 이용한 1차 노광 및 현상공정을 진행하여 감광막패턴을 형성하는 단계; 상기 감광막패턴을 포함한 하부층상에 열적 라디칼 발생기 및 교차결합 에이전트 증 어느 하나를 함유한 고분자용액층을 형성하는 단계; 베이킹을 실시하여 교차결합된 감광막패턴을 형성하는 단계; 및 2차 현상공정을 진행하여 원하는 최종 감광막패턴을 형성하는 단계;를 포함하며, 상기 교차결합 에이전트로는 다중기능 에테르 및 다중기능 알킬 할로화합물 중 어느 하나를 사용한다.The present invention relates to a method for forming a micropattern of a semiconductor device. The method for forming a micropattern of a semiconductor device according to the present invention includes applying a photosensitive film on a lower layer and then performing a primary exposure and development process using a photolithography process technology. Forming a photoresist pattern; Forming a polymer solution layer containing any one of a thermal radical generator and a cross-linking agent on the lower layer including the photoresist pattern; Baking to form a crosslinked photoresist pattern; And performing a secondary development process to form a desired final photoresist pattern. The crosslinking agent may be any one of a multifunctional ether and a multifunctional alkyl halo compound.
Description
도 1 내지 도 4는 본 발명의 일실시예에 따른 반도체소자의 미세패턴 형성 방법을 설명하기 위한 공정별 단면도.1 to 4 are cross-sectional views for each process for explaining a method for forming a micropattern of a semiconductor device according to an embodiment of the present invention.
도 5 내지 도 8은 본 발명의 다른 실시예에 따른 반도체소자의 미세패턴 형성방법을 설명하기 위한 공정별 단면도.5 to 8 are cross-sectional views of processes for describing a method of forming a fine pattern of a semiconductor device according to another exemplary embodiment of the present invention.
[도면부호의설명][Description of Drawing Reference]
11 : 하부층 13 : 감광막패턴11: lower layer 13: photosensitive film pattern
15 : 고분자용액층 17 : 열적라디칼발생기15: polymer solution layer 17: thermal radical generator
19 : 라디칼 21 : 최종감광막패턴(교차결합된 감광막패턴)19: radical 21: final photoresist pattern (cross-linked photoresist pattern)
본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로서, 보다 상세하게는 레지스트의 라디칼 크로스링크(cross-link)를 이용한 라인 가장자리부의 거칠기(roughness)를 개선하는 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a fine pattern of a semiconductor device, and more particularly, to a method of improving roughness of line edges using radical cross-links of a resist.
점차적으로 반도체소자가 집적화됨에 따라 포토리소그라피에서 형성해야 하는 패턴의 크기가 작아지게 되고, 이에 따라 레지스트 패턴의 라인 가장자리 거칠기가 소자동작의 진동(variation)을 줄 수 있는 중요한 문제점으로 부각되기 시작하였다.As semiconductor devices are gradually integrated, the size of patterns to be formed in photolithography becomes smaller, and thus line edge roughness of resist patterns has become an important problem that can cause variations in device operation.
이러한 라인의 가장자리부의 거칠기는 원천적으로 레지스트 폴리머집합체(aggregate)의 익스트렉션(extraction)방식의 불균일한 현상속도에서 기인한다. 따라서, 이러한 집합체의 불균일한 현상을 막는 것이 곧바로 소자동작의 균일성을 줄 수 있는 중요한 인자(factor)이다.The roughness of the edges of these lines originates from the uneven development speed of the extraction method of the resist polymer aggregate. Therefore, preventing such a non-uniform phenomenon of the aggregate is an important factor that can immediately give uniformity of device operation.
따라서, 이러한 집합체(aggregate)의 불균일한 현상을 막는 방법으로는 첫째, 집합체 크기를 줄여 익스트렉션 방식에 의해 불균일 현상속도를 보이더라도 근원적으로 작은 크기로 인해 거칠기를 줄여 주는 방법이 있고, 둘째, 익스트렉션 방식에 의한 불균일현상 속도를 줄이는 방법이 있다. Therefore, as a method of preventing such an uneven phenomenon of aggregates, first, there is a method of reducing roughness due to the small size even if the size of the aggregate is reduced and the non-uniform development speed is shown by the extraction method. There is a way to reduce the speed of unevenness caused by the extraction method.
이중 첫째 방식은 레지스트 물질 자체 개발에 의한 방식이고, 둘째 방식은 물질 자체 개발 방식과 공정에 의한 방식으로 모두 가능할 수 있다. 즉, 둘째 방식은 어떤 식으로든 집합체와 주변 레지스트간의 현상속도 차이를 줄여 주면 가능하다.The first method is by the resist material self-development, and the second method may be possible by the material self-development method and the process method. That is, the second method can be achieved by reducing the difference in developing speed between the aggregate and the surrounding resist in some way.
이러한 접근은 레지스트의 크로스링크(crosslink)를 중가시켜 주면 가능하고, 이러한 크로스링크의 방식으로는 두가지가 적용되어 왔다.This approach is possible by increasing the crosslink of the resist, and two methods of this crosslink have been applied.
그중 하나는 레지스트 물질 자체를 크로스링크가 많이 되어 있는 폴리머를 사용하는 것이다. 하지만 이러한 경우 크로스링크량에 따라 레지스트 잔류물 등의 문제와 레지스트 수행(performance) 자체의 문제를 야기시킬 수 있다.One of them is to use a crosslinked polymer for the resist material itself. However, this may cause problems such as resist residues and resist performance itself depending on the amount of crosslinks.
또한, 한가지 방식은 패터닝후 UV-베이크 장비를 사용하여 크로스링크를 형성시키는 것인데, 이 경우에는 타 공정에서는 사용되지 않는 추가적인 장비가 필요하고, UV 광도(intensity)변화에 의해 불완전한 교차결합(crosslinking)이 발생하는 등 공정성 측면에서 여러 가지 문제점을 안고 있는 실정이다.In addition, one method is to form crosslinks using UV-baking equipment after patterning, in which case additional equipment is required that is not used in other processes, and incomplete crosslinking due to UV intensity changes. This situation has various problems in terms of fairness.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 열적 라디칼 발생 및 확산을 이용하여 패턴형성용 라인의 가장자리 거칠기를 감소시킬 수 있는 반도체소자의 미세패턴 형성방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of forming a fine pattern of a semiconductor device capable of reducing edge roughness of a pattern forming line by using thermal radical generation and diffusion. There is this.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 미세패턴 형성 법은, 하부층상에 감광막을 도포한후 포토리소그라피공정기술을 이용한 1차 노광 및 현상공정을 진행하여 감광막패턴을 형성하는 단계; 상기 감광막패턴을 포함한 하부층상에 열적 라디칼 발생기 및 교차결합 에이전트 증 어느 하나를 함유한 고분자용액층을 형성하는 단계; 베이킹을 실시하여 교차결합된 감광막패턴을 형성하는 단계; 및 2차 현상공정을 진행하여 원하는 최종 감광막패턴을 형성하는 단계;를 포함하며, 상기 교차결합 에이전트로는 다중기능 에테르 및 다중기능 알킬 할로화합물 중 어느 하나를 사용하고, 상기 다중기능 알킬 할로화합물로는 알킬클로로화합물, 알킬브로모화합물 및 알킬로도화합물 중 어느 하나를 사용하는 것을 특징으로한다.According to an aspect of the present invention, there is provided a method of forming a fine pattern of a semiconductor device, the method including: forming a photoresist pattern by applying a photoresist film on a lower layer and then performing a first exposure and development process using a photolithography process technique; Forming a polymer solution layer containing any one of a thermal radical generator and a cross-linking agent on the lower layer including the photoresist pattern; Baking to form a crosslinked photoresist pattern; And performing a secondary development process to form a desired final photoresist pattern; wherein the crosslinking agent is one of a multifunctional ether and a multifunctional alkyl halo compound, and the multifunctional alkyl halo compound Is characterized in that any one of an alkyl chloro compound, an alkyl bromo compound and an alkyl rho compound.
(실시예)(Example)
이하, 본 발명의 바람직한 실시예에 따른 반도체소자의 미세패턴 형성방법을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, a method of forming a fine pattern of a semiconductor device according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1 내지 도 4는 본 발명에 따른 반도체소자의 미세패턴 형성방법을 설명하기 위한 공정단면도이다.1 to 4 are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device according to the present invention.
본 발명의 일실시예에 따른 반도체소자의 미세패턴 형성방법은, 도 1에 도시된 바와같이, 먼저 패턴형성용 하부층(11)상에 감광막(미도시)을 도포한후 일반적인 포토리소그라피 공정과 동일하게 노광 및 현상공정을 거쳐 원하는 감광막패턴(13)을 형성한다. 이때, 상기 감광막패턴(13)의 라인 가장자리부분은 거친 표면을 갖게 된다. The method of forming a fine pattern of a semiconductor device according to an embodiment of the present invention, as shown in Figure 1, first applied a photosensitive film (not shown) on the pattern forming
그다음, 도 2에 도시된 바와같이, 이렇게 형성된 감광막패턴(13)을 포함한 하부층(11)상에 열적 라디칼 발생기(17)를 함유한 고분자용액을 도포하여 고분자용액층(15)을 형성한다. 이때, 도포되는 고분자용액은 포토리소그라피 공정에서 일반적으로 사용하는 상부 반사방지막(anti-reflective layer; arc)과 비슷한 수분용해성(water soluble)고분자용액 또는 열적 라디칼 발생 에이전트(thermal radical generation agent)이어야 하며, 용액의 용매는 물이다.Next, as shown in FIG. 2, the polymer solution containing the thermal
이어서, 도 3에 도시된 바와같이, 이렇게 고분자용액층(15)을 도포한후 원하는 열적라디칼 발생 및 확산을 가능하게 하는 온도 범위를 설정하여 베이킹을 실시한다. 이때, 라디칼 발생 및 확산방식으로는 오븐이나 핫플레이트 가열방식을 사용하는데, 오븐 방식의 경우 오븐온도와 핫플레이트방식의 경우 핫 플레이트 온도는 50 내지 250 ℃로 유지한다. Subsequently, as shown in FIG. 3, after the
또한, 베이킹 실시를 통해 고분자용액속에 있는 열적 라디칼 발생기(17)에서 라디칼(19)이 발생되고, 이 라디칼(19)이 열에 의해 기 형성된 감광막패턴(13)내부로 확산하게 된다. 한편, 열적 라디칼 발생기(17)로는 AlBN을 사용한다.In addition,
이렇게 확산이 이루어지면 패턴내부의 하이드록시스틸렌 폴리머간의 라디컬 교차결합이 이루어지고, 열에 의해 분해된 소량의 광산발생기(photoacid generator)로 인해 패턴가장자리는 느린 속도로 현상이 가능한 상태가 된다.This diffusion causes radical crosslinking between the hydroxystyrene polymers in the pattern, and the pattern edge is developed at a slow speed due to a small amount of photoacid generator decomposed by heat.
그다음, 도 4에 도시된 바와같이, 이 상태에서 TMAH로 2차 현상을 진행하면, 패턴의 가장자리부가 교차결합된 상태에서 매우 느리게 소량 현상되면서 패턴 가장자리 거칠기가 감소된 최종 감광막패턴(21)을 얻게 된다.Then, as shown in FIG. 4, when the secondary development is carried out with TMAH in this state, a small amount of development is performed very slowly in the state where the edges of the patterns are crosslinked to obtain a final
이때, 이러한 공정은 인-라인 트랙(in-line track)내에서 진행되므로 UV-베이크 장비 등 추가적인 장치 투자 및 공정시간 등을 고려하지 않아도 되는 장점이 있다.At this time, the process is performed in the in-line track (in-line track), there is an advantage that does not need to consider additional equipment investment, such as UV-baking equipment and the process time.
한편, 본 발명의 다른 실시예에 따른 반도체소자의 미세패턴 형성방법은 도 5 내지 도 8에 도시된 바와 같다.Meanwhile, the method of forming a fine pattern of a semiconductor device according to another embodiment of the present invention is as shown in FIGS. 5 to 8.
도 5 내지 도 8은 본 발명의 다른 실시예에 따른 반도체소자의 미세패턴 형성방법을 설명하기 위한 공정별 단면도이다.5 to 8 are cross-sectional views of processes for describing a method of forming a fine pattern of a semiconductor device according to another exemplary embodiment of the present invention.
본 발명의 일실시예에 따른 반도체소자의 미세패턴 형성방법은, 도 5에 도시된 바와같이, 먼저 패턴형성용 하부층(31)상에 감광막(미도시)을 도포한후 일반적인 포토리소그라피 공정과 동일하게 노광 및 현상공정을 거쳐 원하는 감광막 패턴(33)을 형성한다. The method of forming a micropattern of a semiconductor device according to an embodiment of the present invention, as shown in FIG. 5, is the same as the general photolithography process after first applying a photosensitive film (not shown) on the pattern forming
그다음, 도 6에 도시된 바와같이, 이렇게 형성된 감광막패턴(33)을 포함한 하부층(31)상에 교차결합 에이전트(crosslinkable agent)(37)를 함유한 고분자용액을 도포하여 고분자용액층(35)을 형성한다. 이때, 도포되는 고분자용액은 포토리소그라피 공정에서 일반적으로 사용하는 상부 반사방지막(arc)과 비슷한 수분용해성(water soluble)고분자용액 또는 열적 라디칼 발생 에이전트(thermal radical generation agent)이어야 하며, 용액의 용매는 물이다.Next, as shown in FIG. 6, a polymer solution containing a
이어서, 도 7에 도시된 바와같이, 이렇게 고분자용액층(37)을 도포한후 원하는 교차결합 에이전트(crosslinkable agent)의 적절한 확산을 가능하게 하는 온도 범위를 설정하여 베이킹을 실시한다. 이때, 교차결합 에이전트(37)의 확산방식으로는 오븐이나 핫플레이트 가열방식을 사용하는데, 오븐 방식의 경우 오븐온도와 핫플레이트방식의 경우 핫 플레이트 온도는 50 내지 250 ℃로 유지한다. 또한, 교차결합 에이전트(37)로는 다중 기능 에테르(multi-functional eter) 또는 다중 기능 알킬 할로 화합물(multi-functional alkyl halo compound)를 사용한다. 이때, 상기 다중 기능에테르로는 메틸 에테르를 사용하며, 다중 기능알킬 할로 화합물로는 알킬 클로로 화합물 또는 알킬 브로모(bromo)화합물, 알킬 로도(lodo) 화합물을 사용한다.Subsequently, as shown in FIG. 7, the
또한, 베이킹 실시를 통해 고분자용액속에 있는 교차결합 에이전트(37)가 열에 의해 기 형성된 패턴내부로 확산하게 된다. In addition, through the baking process, the
이렇게 확산이 이루어지면 패턴내부의 스틸렌 폴리머의 -OH기들간의 교차결합이 이루어지고, 열에 의해 분해된 소량의 광산발생기(photoacid generator)로 인해 패턴가장자리는 느린 속도로 현상이 가능한 상태가 된다.This diffusion causes crosslinking between the -OH groups of the styrene polymer inside the pattern, and the pattern edge is developed at a slow speed due to a small amount of photoacid generator decomposed by heat.
그다음, 도 8에 도시된 바와같이, 이 상태에서 TMAH로 2차 현상을 진행하면, 패턴의 가장자리부가 교차결합된 상태에서 매우 느리게 소량 현상되면서 패턴 가장자리 거칠기가 감소된 최종 감광막패턴(21)을 얻게 된다.Then, as shown in FIG. 8, when the secondary development is carried out with TMAH in this state, a small amount of development is performed very slowly in the state where the edges of the patterns are crosslinked to obtain a final
이때, 이러한 공정은, 본 발명의 일시예와 마찬가지로 인-라인 트랙(in-line track)내에서 진행되므로 UV-베이크 장비 등 추가적인 장치의 투자 및 공정시간 등을 고려하지 않아도 되는 장점이 있다.At this time, since the process is carried out in the in-line track (in-line track) as in the instant of the present invention, there is an advantage that does not need to consider the investment and processing time of additional devices such as UV-baking equipment.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 미세패턴 형성방법에 있어서는 다음과 같은 효과가 있다.As described above, the method of forming a fine pattern of a semiconductor device according to the present invention has the following effects.
본 발명의 일실시예에 따른 반도체소자의 미세패턴 형성방법에 의하면, 열적 라디칼 발생 및 라디칼 확산공정 또는 교차결합 에이전트를 이용한 확산공정을 이용한 단순한 트랙 공정만으로 라인가장자리의 거칠기가 감소하게 되어 제조비용을 감소되고 안정성이 있는 레지스트 프로파일 및 CD 제어가 용이하며, 공정의 안정성으로 인한 소자 개발 및 생산수율을 향상시킬 수 있는 효과가 있다.According to the method of forming a fine pattern of a semiconductor device according to an embodiment of the present invention, the roughness of the edge of the line is reduced only by a simple track process using a thermal radical generation and a radical diffusion process or a diffusion process using a cross-linking agent. Reduced and stable resist profile and CD control is easy, and there is an effect of improving device development and production yield due to process stability.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.On the other hand, the present invention is not limited to the above-described specific preferred embodiments, and various changes can be made by those skilled in the art without departing from the gist of the invention claimed in the claims. will be.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020011810A KR100876858B1 (en) | 2002-03-06 | 2002-03-06 | Micro pattern formation method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020011810A KR100876858B1 (en) | 2002-03-06 | 2002-03-06 | Micro pattern formation method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030072667A KR20030072667A (en) | 2003-09-19 |
KR100876858B1 true KR100876858B1 (en) | 2008-12-31 |
Family
ID=32223581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020011810A KR100876858B1 (en) | 2002-03-06 | 2002-03-06 | Micro pattern formation method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100876858B1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06250379A (en) * | 1993-02-26 | 1994-09-09 | Oki Electric Ind Co Ltd | Pattern forming method and formation of photomask for phase shift method |
JPH07140667A (en) * | 1993-09-24 | 1995-06-02 | Fujitsu Ltd | Resist material and pattern forming method |
KR19980080853A (en) * | 1997-03-31 | 1998-11-25 | 기따오까다까시 | Fine pattern forming material and manufacturing method of semiconductor device and semiconductor device using same |
JP2000147783A (en) * | 1998-11-17 | 2000-05-26 | Mitsubishi Electric Corp | Production of semiconductor device using forming method of fine pattern, and semiconductor device produced by the method |
JP2001109165A (en) * | 1999-10-05 | 2001-04-20 | Clariant (Japan) Kk | Performance forming method |
-
2002
- 2002-03-06 KR KR1020020011810A patent/KR100876858B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06250379A (en) * | 1993-02-26 | 1994-09-09 | Oki Electric Ind Co Ltd | Pattern forming method and formation of photomask for phase shift method |
JPH07140667A (en) * | 1993-09-24 | 1995-06-02 | Fujitsu Ltd | Resist material and pattern forming method |
KR19980080853A (en) * | 1997-03-31 | 1998-11-25 | 기따오까다까시 | Fine pattern forming material and manufacturing method of semiconductor device and semiconductor device using same |
JP2000147783A (en) * | 1998-11-17 | 2000-05-26 | Mitsubishi Electric Corp | Production of semiconductor device using forming method of fine pattern, and semiconductor device produced by the method |
JP2001109165A (en) * | 1999-10-05 | 2001-04-20 | Clariant (Japan) Kk | Performance forming method |
Also Published As
Publication number | Publication date |
---|---|
KR20030072667A (en) | 2003-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7341939B2 (en) | Method for patterning micro features by using developable bottom anti-reflection coating | |
US8142980B2 (en) | Over-coating agent for forming fine patterns and a method of forming fine patterns using such agent | |
KR20030049199A (en) | Pattern collapse inhibiting method using relacs material | |
KR20160138302A (en) | Method for patterning contact openings on a substrate | |
EP3500637A1 (en) | Polymer compositions for self-assembly applications | |
KR20110112727A (en) | Method of fabricating a pattern in semiconductor device using double patterning technology | |
KR100876858B1 (en) | Micro pattern formation method of semiconductor device | |
JPH1055068A (en) | Production of semiconductor device using high resolving power lithography and device therefor | |
KR20040005483A (en) | Method of forming a photoresist pattern | |
JPH11168052A (en) | Manufacture of semiconductor device | |
JP3331757B2 (en) | Method for manufacturing semiconductor device | |
KR20050002368A (en) | A method for forming a contact hole pattern of a semiconductor device | |
KR20010037049A (en) | Lithography method using silylation | |
KR100675875B1 (en) | Method for forming minute patterns of semiconductor device by using organic bottom anti-reflective coating | |
KR100472733B1 (en) | Method of forming photoresist pattern in semiconductor device | |
KR20030000567A (en) | Method for manufacturing photoresist pattern of semiconductor device | |
KR100268893B1 (en) | Antireflective film making method for semiconductor | |
KR100464654B1 (en) | Method for forming contact hole of semiconductor device | |
KR100471345B1 (en) | Method of forming a mask pattern in a semiconductor device | |
KR20030042496A (en) | Method for forming a minute pattern of semiconductor device | |
KR20040005480A (en) | Method of forming a photoresist pattern | |
KR970051898A (en) | Pattern Forming Method of Semiconductor Device | |
KR20050059787A (en) | Method for forming isolation layer using relacs technique | |
KR20050100537A (en) | Manufacturing method for photo resist on semiconductor device | |
KR20040001462A (en) | Method for forming resist pattern of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |