KR100875712B1 - 전기장을 이용한 막 증착 장치 및 막 증착 방법 - Google Patents

전기장을 이용한 막 증착 장치 및 막 증착 방법 Download PDF

Info

Publication number
KR100875712B1
KR100875712B1 KR1020070045402A KR20070045402A KR100875712B1 KR 100875712 B1 KR100875712 B1 KR 100875712B1 KR 1020070045402 A KR1020070045402 A KR 1020070045402A KR 20070045402 A KR20070045402 A KR 20070045402A KR 100875712 B1 KR100875712 B1 KR 100875712B1
Authority
KR
South Korea
Prior art keywords
substrate
electric field
film deposition
film
reaction gas
Prior art date
Application number
KR1020070045402A
Other languages
English (en)
Other versions
KR20080099616A (ko
Inventor
황농문
김찬수
정용빈
윤웅규
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020070045402A priority Critical patent/KR100875712B1/ko
Priority to PCT/KR2007/004306 priority patent/WO2008030047A1/en
Priority to US12/440,304 priority patent/US20100183818A1/en
Publication of KR20080099616A publication Critical patent/KR20080099616A/ko
Application granted granted Critical
Publication of KR100875712B1 publication Critical patent/KR100875712B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45559—Diffusion of reactive gas to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Battery Electrode And Active Subsutance (AREA)

Abstract

높은 증착 속도로 양질의 결정화 실리콘막 증착이 가능한 막 증착 장치 및 막 증착 방법을 제공한다. 본 발명에 따른 막 증착 장치는, 내부에 기판이 장입되며 상압으로 유지되는 챔버, 반응 가스를 챔버 내에 도입하는 가스 공급계, 도입되는 반응 가스를 해리시키기 위하여 열을 방출하는 발열체, 및 기판에 전기장을 인가하기 위한 전기장 인가부를 포함한다. 본 발명에 따른 막 증착 방법은 이러한 막 증착 장치를 이용하며, 챔버에 기판을 장입하고 반응 가스를 도입하는 단계, 발열체를 이용하여 반응 가스를 해리시키는 단계, 해리된 반응 가스에서 핵생성이 일어나는 단계, 핵생성으로부터 생겨난 나노입자가 성장을 하면서 하전된 나노입자가 형성되는 단계, 및 전기장 인가부를 이용해 기판에 전기장을 인가하여 하전된 나노입자를 기판에 끌어당겨 막을 증착하는 단계를 포함한다. 본 발명에 따르면, 결정화된 하전된 나노입자를 선택적으로 기판에 끌어당겨 증착하므로 결정화된 막을 빠른 증착 속도로 얻을 수 있으며 특히 결정화 실리콘막을 쉽게 얻을 수 있다.

Description

전기장을 이용한 막 증착 장치 및 막 증착 방법{Apparatus and method of depositing films using electric field}
도 1은 본 발명의 일 실시예에 따른 막 증착 장치의 모식도이다.
도 2는 본 발명에 따른 막 증착 장치에 포함되는 전기장 인가부의 실험예 사진이다.
도 3은 본 발명에 따른 막 증착 장치에 포함되는 전기장 인가부의 다른 구성을 보여주는 도면이다.
도 4는 본 발명의 다른 실시예에 따른 막 증착 장치의 모식도이다.
도 5는 본 발명에 따른 막 증착 방법을 보여주는 순서도이다.
도 6은 본 발명에 따른 막 증착 방법에서 기판에 가해지는 전기장의 극성과 하전된 나노입자의 극성과의 상호 작용에 의한 증착 거동의 차이를 보여주는 모식도이다.
도 7a 내지 도 7c는 본 발명에 따른 막 증착 방법의 실험예에 있어서 전기장 인가 방식을 보여주는 도면들이다.
도 8은 기판이 전기적 부도체일 경우 비교예 및 실험예에 따른 막 증착 샘플들의 두께를 FE-SEM으로 관찰한 사진이다.
도 9는 기판이 전기적 부도체일 경우 비교예 및 실험예에 있어서 기판에 증 착된 막 두께 및 초당 증착 속도를 나타낸 도표이다.
도 10은 비교예 및 실험예에 따른 막의 특성을 나타내는 라만 분광 분석 측정 결과이다.
*도면의 주요 부분에 대한 부호의 설명*
110, 210...막 증착 장치 115, 215...챔버
120...가스 공급계 130...발열체
140...기판 170, 170'...제1 플레이트
175, 175'...제2 플레이트 171, 176...라인
180...접지 장치 185...전원
190, 190'...전기장 인가부
본 발명은 상압 화학 증착(APCVD : Atmospheric Pressure Chemical Vapor Deposition) 장치 및 APCVD 방법에 의하여 막을 증착하는 방법에 관한 것으로, 보다 상세하게는 증착 속도의 향상 및 결정화도 조절이 가능한 막 증착 장치 및 막 증착 방법에 관한 것이다.
기존에 결정화 실리콘막을 얻기 위해서는 플라즈마 화학 기상 증착(PECVD : Plasma Enhanced Chemical Vapor Deposition), 열선 화학 증착(HFCVD : Hot Filament Chemical Vapor Deposition 또는 HWCVD : Hot Wire Chemical Vapor Deposition)을 이용해서 비정질 실리콘을 기판에 증착한 뒤 고상결정화(SPC : Solid Phase Crystallization), 금속유도측면 결정화(MILC : Metal Induced Lateral Crystallization), 엑시머 레이저 결정화(Excimer laser Crystallization) 등의 방법을 이용해서 고온에서 장시간 재결정화 과정을 거치거나, 촉매를 이용하거나, 엑시머 레이저를 이용해서 표면을 순간적으로 결정화시키는 방법이 이용되었다.
이러한 방법들은 막 증착 및 결정화의 2 단계를 거치므로 공정이 복잡하고, 장시간의 열처리 시간이 필요해 공정 속도가 느리며, 고온에서 장시간 열처리를 하므로 고온에서 견딜 수 있는 재료로 된 기판을 사용해야 한다는 점, 촉매를 이용하므로 박막에 불순물이 남게 된다는 점, 엑시머 레이저라는 고가의 장비가 필요하다는 점이 단점으로 지적되고 있다.
본 발명이 이루고자 하는 기술적 과제는 증착 속도의 향상 및 결정화도 조절이 가능한 막 증착 장치를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 별도의 결정화 단계가 필요없이 증착 단계만으로 결정화된 막을 높은 증착 속도로 얻을 수 있는 막 증착 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 막 증착 장치는, 내부에 기판이 장입되며 상압으로 유지되는 챔버, 반응 가스를 상기 챔버 내에 도입하는 가스 공급계, 도입되는 상기 반응 가스를 해리시키기 위하여 열을 방출하는 발열체, 및 상기 기판에 전기장을 인가하기 위한 전기장 인가부를 포함한다.
이 때, 상기 전기장 인가부는, 상기 기판의 상부에 설치된 제1 플레이트, 상기 기판의 하부에 상기 제1 플레이트에 대향하여 설치된 제2 플레이트, 상기 제1 및 제2 플레이트 중 어느 하나에 일정한 교류 및 직류 전압을 인가할 수 있는 전원, 및 상기 제1 및 제2 플레이트 중 다른 하나를 접지시키는 접지 장치를 포함함이 바람직하다. 이 경우, 상기 기판은 상기 제2 플레이트의 상기 제1 플레이트 대향면 상에 놓이며, 상기 제1 플레이트에 상기 접지 장치가 연결되고, 상기 제2 플레이트에 상기 전원이 연결된 구성일 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 막 증착 방법은 본 발명에 따른 막 증착 장치를 이용하며, 챔버에 기판을 장입하고 반응 가스를 도입하는 단계, 발열체를 이용하여 상기 반응 가스를 해리시키는 단계, 해리된 상기 반응 가스에서 핵생성이 일어나는 단계, 상기 핵생성으로부터 생겨난 나노입자가 성장을 하면서 하전된 나노입자가 형성되는 단계, 및 전기장 인가부를 이용해 상기 기판에 전기장을 인가하여 상기 하전된 나노입자를 상기 기판에 끌어당겨 막을 증착하는 단계를 포함한다.
이러한 막 증착 방법을 이용해 결정화 실리콘막, 탄소 나노 튜브 및 나노 와이어 중의 어느 하나를 증착할 수 있다. 바람직하게는 상기 전기장의 극성을 주기적 또는 임의적으로 번갈아가며 인가한다.
이하, 첨부 도면들을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명 하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태들로 변형될 수 있으며, 본 발명의 범위가 하부에서 상술하는 실시예로 한정되는 것으로 해석되어져서는 안 된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
실시예 1
본 발명에 따른 막 증착 장치의 바람직한 일 예를 도 1에 도시하였다.
도 1을 참조하면, 본 발명에 따른 막 증착 장치(110)는 챔버(115), 가스 공급계(120), 발열체(130), 및 전기장 인가부(190)를 포함한다. 이러한 막 증착 장치(110)를 이용하여, 본 발명에 따른 막 증착 방법에서는 결정화 실리콘막, 탄소 나노 튜브, 나노 와이어 등을 증착할 수 있으며, 특히 결정화 실리콘막의 증착에 대해서는 후술하는 실험예에서 상세히 설명하기로 한다.
도 1에 도시한 막 증착 장치(110)는 수평 로(horizontal furnace) 타입으로서, 챔버(115)는 반응 가스가 수평으로 공급되고 배기되며 내부에 기판(140)이 장입되고 상압으로 유지된다. 챔버(115)는 석영 재질로 튜브 형상일 수 있다.
가스 공급계(120)는 반응 가스, 캐리어 가스 등의 원료 가스를 챔버(115) 내에 도입하는 것으로, 가스 배관과 가스 유량계로 이루어진다.
반응 가스란, 실리콘막을 증착하는 경우 일반식 SinH2n+2 (여기서 n은 자연수) 로 표시되는 실란 화합물을 주체로 하는 가스로서, 구체적으로는, 모노실란, 디실란, 트리실란, 테트라실란 등이다. 취급상, 모노실란, 디실란, 트리실란, 혹은 이들의 혼합 가스가 바람직하다. 물론 반응 가스가 이들로 한정되는 것은 아니고, 일반식 SinH2n+2-mFm (n, m은 자연수로 m〈 2n+2이며, m은 0도 포함)으로 표시되는 불화실란, 예를 들면, SiH3F, SiH2F2, SiHF3, SiF4, Si2F6, Si2HF5, Si3F8 ; SinH2n+2-mClm (n, m은 자연수로 m〈 2n+2이며, m은 0도 포함)으로 표시되는 염화실란, 예를 들면 SiH3Cl, SiH2Cl2, SiHCl3, SiCl4, Si2Cl6, Si2HCl5, Si3Cl8 ; 일반식 SinR2n+2-mHm으로 표시되는 유기실란, 예를 들면, Si(CH3)H3, Si(CH3)2H2, Si(CH3)3H ; 저매늄막을 증착하는 경우 GenH2n+2로 표시되는 저매늄, 예를 들면 GeH4, Ge2H6 ; 일반식 GenH2n+2-mFm으로 표시되는 불화저매늄, 예를 들면 GeF4 ; 탄소 나노 튜브 및 나노 와이어를 증착하는 경우 탄화수소가스, 예를 들면, CH4(메탄), C2H6(에탄), C3H8(프로판), C2H4(에틸렌), C2H2(아세틸렌) 등과 이외에도 모든 탄화수소 화합물이 사용 가능하다.
이러한 반응 가스를 단독으로 사용해도 좋지만, 수소, 불소, 염소 등의 반응성이 있는 가스 ; 도펀트(dopant)인 Ⅲ족 원소를 함유한 가스, 예를 들면, B2H6(디보란), B(CH3)3 (트리메틸붕소) 또는 Ⅴ족 원소를 함유한 가스, 예를 들면 PH3(포스핀); 헬륨, 아르곤, 네온 등의 불활성 가스; 질소 등의 가스를 첨가 도입하여, 실란 화합물 가스를 희석해서 사용해도 좋다.
발열체(130)는 챔버(115) 내로 도입되는 반응 가스를 해리시키기 위하여 열을 방출한다. 발열체(130)의 재질은 그래파이트, SiC 등일 수 있으며, 봉, 판, 코일 등 어떠한 형태로도 가능하다. 또한, 발열체(130)의 개수는 하나 또는 그 이상일 수 있다. 도 1에 도시한 것은 봉 형상의 SiC 발열체로서, 예컨대 챔버(115) 둘레에 6 개가 방사형으로 배치된 것일 수 있다.
본 발명에 따른 막 증착 장치(110)에 포함되는 전기장 인가부(190)는 기판(140) 위 또는 아래에서 전기장을 인가하는 것으로, 본 실시예에서는 기판(140)의 상부에 설치된 제1 플레이트(170), 기판(140)의 하부에 제1 플레이트(170)에 대향하여 설치된 제2 플레이트(175), 제1 플레이트(170)에 라인(171) 연결된 접지 장치(180) 및 제2 플레이트(175)에 라인(176) 연결된 전원(185)을 포함한다.
접지 장치(180) 및 전원(185)은 챔버(115) 외부에 설치된다. 기판(140)은 제2 플레이트(175)의 제1 플레이트(170) 대향면 상에 놓이며, 제2 플레이트(175)에는 기판(140)을 안착시키기 위한 리세스(R)가 형성되어 있다. 제1 플레이트(170)는 접지 장치(180)에 의해 접지 상태가 되고, 전원(185)은 제2 플레이트(175)에 일정한 교류 및 직류 전압을 인가하여, 기판(140)의 아래에서 전기장을 인가하게 된다.
전원(185)의 전압은 +1000V ~ -1000V의 범위이고, 직류 또는 주파수 0.01Hz ~10KHz 범위의 교류를 적용할 수 있다. 제1 플레이트(170)와 제2 플레이트(175)는 도전성 재질, 특히 금속 재질을 사용할 수 있으며, 그 크기는 증착되는 기판(140)의 면적보다 큰 크기로 하며, 증착하려는 목적에 따라 크기를 변경시키는 것도 물론 가능하다.
도 2는 전기장 인가부(190)의 실험예 사진으로서, 제1 플레이트(170), 제2 플레이트(175) 그리고, 접지 장치 및 전원에 연결하기 위한 각 라인(171, 176)을 보여준다. 제1 플레이트(170)와 제2 플레이트(175)는 SUS 재질의 판상 구조로 제작하였다. 특히 도 2의 (c)는 제2 플레이트(175)의 상면 사진으로서, 기판(140)을 안착시키기 위한 리세스(R)를 보여주고 있다.
한편, 도 3은 본 발명에 따른 막 증착 장치에 포함되는 전기장 인가부의 다른 구성을 보여주는 도면으로, 도 3에 도시한 바와 같이, 제1 플레이트(170)의 제2 플레이트(175) 대향면 상에 기판(140)을 안착시키기 위한 리세스(R')를 형성하여 리세스(R') 안에 기판(140)을 놓고, 제1 플레이트(170)에 전원(185)을 연결하고 제2 플레이트(175)에 접지 장치(180)를 연결하여 기판(140)의 위에서 전기장을 인가하는 전기장 인가부(190)를 구성할 수도 있다.
이와 같이, 전기장 인가부는 기판(140)의 위 또는 아래에서 전기장을 인가할 수 있는 구조로 만들 수 있으며 제1 및 제2 플레이트(170, 175) 중 어느 하나에는 접지 장치(180)가, 제1 및 제2 플레이트(170, 175) 중 다른 하나에는 전원(185)이 연결되도록 하여 구성하는 것이다.
막 증착 장치(110)에서, 핵생성 및 성장된 나노입자는 바이폴라 차징 메커니즘(bipolar charging mechanism)에 의해 챔버(115) 내부와의 서로 다른 일함수에 의한 (+), (-) 전하를 나타낼 수 있다. 전기장 인가부(190)는 이렇게 하전된 나노입자를 기판(140)까지 끌어오는 역할을 한다. 가스 공급계(120)에 의해 도입되는 캐리어 가스, 예컨대 질소 가스는 이 하전된 나노입자의 이동을 도와 전기장 인가부(190)까지 이동시키며, 가스 유량계를 통해 캐리어 가스의 유량을 조절함으로써 하전된 나노입자의 이동속도를 조절할 수 있다. 전기장 인가부(190)까지 이동된 하전된 나노입자는 전기장에 의해 기판(140) 쪽으로 힘을 받아 기판(140)에 증착이 된다.
이상 설명한 바와 같이, 본 발명에 따른 막 증착 장치는 막 증착시 기판에 전기장을 인가할 수 있기 때문에 결정화된 하전된 나노입자를 기판 쪽으로 유도하여 증착함으로써 증착 속도를 향상시킬 수 있으며, 결정화도 조절이 가능하다. 따라서, 예컨대 결정화 실리콘막 증착이 종래와 달리 별도의 재결정화 단계 필요없이 증착만으로 이루어지는 특유의 효과, 즉 as-depo 상태의 결정화 실리콘막을 얻을 수 있는 효과가 있다.
실시예 2
본 발명에 따른 막 증착 장치의 바람직한 다른 예를 도 4에 도시하였다.
도 4에 도시한 막 증착 장치(210)는 챔버(215), 가스 공급계(120), 발열체(130), 및 전기장 인가부(190)를 포함한다. 도 1에서와 동일한 부호로 표시된 요소는 동일한 요소를 의미하므로 반복되는 설명은 생략하기로 한다.
도 4에 도시한 막 증착 장치(210)는 수직 로(vertical furnace) 타입으로서 반응 가스는 수직으로 공급되고 배기된다.
전기장 인가부(190')는 기판(140) 아래에서 전기장을 인가하는 것으로, 본 실시예에서는 기판(140)의 상부에 설치된 제1 플레이트(170'), 기판(140)의 하부에 제1 플레이트(170')에 대향하여 설치된 제2 플레이트(175), 제1 플레이트(170')에 라인(171) 연결된 접지 장치(180) 및 제2 플레이트(175)에 라인(176) 연결된 전원(185)을 포함한다.
하전된 나노입자는 캐리어 가스의 흐름에 따라 아랫방향으로 이동하다가 제1 플레이트(170')에 만날 수 있으므로, 제1 플레이트(170')는 하전된 나노입자가 통과할 수 있게끔 그물망 형상으로 제작함이 바람직하다. 증착시키려는 목적에 따라 그물망의 구멍 크기, 형태 및 설치 위치를 변경시켜서 사용할 수 있다.
한편, 도 4에는 접지 장치(180) 및 전원(185)이 챔버(215)의 하부에 설치되는 구성을 예로 들었으나, 접지 장치(180) 및 전원(185)이 챔버(215)의 측부에 설치되는 구성도 가능하며, 기판(140)이 챔버(215) 신장 방향과 수직으로 놓인 구성을 예로 들었으나, 기판(140)이 챔버(215) 신장 방향과 수평으로 놓이는 구성도 얼마든지 가능하다.
실시예 3
본 발명에 따른 막 증착 장치(110)를 가지고 본 발명에 따라 막을 증착하는 방법, 특히 결정화 실리콘막을 증착하는 방법을 도 1 및 도 5를 참조하여 설명하면 다음과 같다.
먼저 도 5의 단계 s1을 참조하여, 챔버(115)에 기판(140)을 장입하고 반응 가스를 도입한다.
기판(140)은 도전성 물질, 비도전성 물질 및 플라스틱 중 어느 하나일 수 있다. 투광성 기판으로서는, 청색 판유리, 붕규산 유리, 석영 유리 등 종래 사용되 고 있는 유리 기판 재료는 물론 폴리에틸렌테레프탈레이트(줄여서 PET, 다른 말로 폴리테레프탈산에틸렌), 폴리카보네이트(다른 말로 폴리탄산에스테르), 폴리이미드(줄여서 PI), 또는 폴리에틸렌나프탈레이트 등의 투명한 고분자 필름 기판을 사용하는 것이 가능하다. 전기적인 전도성을 갖는 금속 성분의 기판 및 세라믹 등은 물론 옷감 천 등의 고분자 수지도 가능하다.
구체적으로, 스테인리스, 티탄, 알루미늄, 몰리브덴 등의 금속 기판이나 붕규산 유리, 청색 판유리나 석영 유리 등의 유리 기판 혹은 고분자 필름 표면에, 스테인리스, 몰리브덴, 티탄, 은, 알루미늄 등의 금속층을 형성한 것도 기판(140)으로서 사용할 수 있다. 또 투명 전극을 상기 유리 기판, 고분자 필름 및 금속 성분의 기판 위에 형성한 기판도 바람직하게 사용할 수가 있다. 이 때의 투명 전극으로서는, 산화주석, 산화인듐, 산화아연 등의 금속 산화물이나 투광성의 금속 등을 유효하게 사용할 수 있다.
실리콘막 증착을 위한 반응 가스로는 실란과 헬륨의 혼합가스를 사용할 수 있으며, 여기에 질소 가스를 캐리어 가스로서 추가하여 챔버(115) 내에 도입할 수 있다.
다음으로, 발열체(130)를 이용하여 반응 가스를 해리시킨다(단계 s2).
본 발명은 본 발명자들의 박막 증착에 관한 새로운 이론에 근거한다. 지금까지는 박막의 성장이 주로 원자나 분자 단위로 이루어진다고 믿어져 왔으며, 대부분의 박막 공정의 개발은 이러한 가정을 근거로 진행되어 왔기 때문에 기상 핵 생성을 야기 시키는 조건이 증착 속도의 한계가 되어 왔다. 이러한 증착 속도의 한계를 극복하기 위해서는 기상에서 핵 생성이 일어나는 조건에서도 양질의 박막이 성장할 수 있는 조건을 만들어 주면 되는데, 이를 위해서는 생성된 핵 또는 나노입자가 전하를 띠게 하여 전하를 띤 클러스터를 만들어 주면 높은 증착 속도로 양질의 박막 제조가 가능하다.
한편, 전하를 띤 클러스터를 의도적으로 생성하여 이들을 가속시켜 박막을 증착 시키는 기술을 Yamada와 Tagaki 등이 "ionized cluster beam deposition (ICBD)"라는 이름으로 개발하였다. 그러나 이 방법에서는 클러스터를 만들기 위하여 단열팽창을 시키고, 이를 이온화시키기 위하여 전자총을 사용하였다. 이러한 방법은 장치가 복잡할 뿐만 아니라 생성된 클러스터의 이온화율도 낮아서 30%를 넘기 힘들다. 또한 이 방법에서는 이러한 클러스터를 가속시켜서 증착시키기 때문에 ~0.000001 Torr의 높은 진공도를 사용하였다.
그러나, 본 발명에 따르면, 단순히 발열체(130)를 이용해 반응 가스를 해리시키는 것에 의해, 나노입자(또는 나노 클러스터)를 생성시키는 부가적인 장치를 사용하지 않으면서도 하전된 증착원(나노입자 또는 나노 클러스터)을 챔버(115) 안에서 자발적으로 생성시킬 수 있다.
본 발명에 따라, 해리된 반응 가스에서 실리콘 핵생성이 일어난다(단계 s3). 그리고, 핵생성으로부터 생겨난 다결정 실리콘 나노입자는 성장을 하면서 챔버(115) 내부와의 서로 다른 일함수에 의해서 전하를 띄어 하전된 나노입자가 된다(단계 s4).
본 발명에서는 또한, 반응 가스의 해리 정도를 조절하여 하전된 나노입자가 가지는 (+) 또는 (-) 전하 특성을 조절할 수 있다. 즉, 하전된 나노입자가 가지는 전하의 양과 극성 비를 의도한 바에 의하여 조절할 수 있다. 이렇게 (+) 또는 (-) 전하를 띤 입자들의 상대적인 비율을 달리 함에 따라, 이에 영향을 받는 하전된 나노입자의 전하 특성과의 상호관계를 제어하여 증착 속도와 막의 특성을 조절할 수 있는 것이다.
구체적으로 반응 가스의 해리 정도는 특히 챔버(115)의 온도에 의존한다. 챔버(115)의 온도가 증가할수록 반응 가스의 해리 정도는 증가한다. 이러한 챔버(115)의 온도 증가는 반응 가스의 해리 정도를 변화시켜, 본 발명자들의 증착 이론에 근거할 경우 증착 단위 입자의 정전기적인 특성을 변화시키다. 실리콘막 증착의 경우, 챔버(115)의 온도가 증가할수록 양으로 하전된 나노입자들에 비하여 음으로 하전된 입자들의 상대적인 비가 증가한다. 이러한 챔버(115)의 온도 조절에 따른 반응 가스의 해리도 증가 및 그것에 따른 박막 특성 향상은 기존의 플라즈마를 이용하는 방법에서의 반응 가스 해리도와 차별성을 갖는다.
또한, 증착되는 기판(140)의 전기적 전도성 차이에 따라서 전하를 띤 나노입자가 가지고 있던 전하량에서 기인하는 정전기적인 특성이 기판(140) 표면에서 제거되거나 또는 계속 기판(140) 표면에 축적되어 연속적으로 증착되는 하전된 나노입자의 극성에 따라서 기판(140)과 하전된 나노입자와의 상호 작용의 거동이 변하게 된다. 기판(140)의 전기적 전도성이 큰 경우 전하를 띤 나노입자가 가지고 있던 전하량에서 기인하는 정전기적인 특성이 기판(140) 표면에서 제거되기 때문에 이후에 증착되는 하전된 나노입자에 영향을 미치지 않는다. 그러나, 기판(140)의 전기적 전도성이 작은 경우 혹은 부도체인 경우 전하를 띤 나노입자가 가지고 있던 전하량에서 기인하는 정전기적인 특성이 기판(140) 표면에 축적되므로 이후에 증착되는 하전된 나노입자의 극성에 따라 인력 또는 척력을 미치게 된다.
다음으로, 도 5의 단계 s5를 참조하여, 전기장 인가부(190)를 이용해 기판(140)에 전기장을 인가하여 하전된 나노입자를 기판(140)에 끌어당겨 막을 증착한다. 이 때, (+) 또는 (-) 극성의 전기장을 지속적으로 혹은 교대로 인가함으로써 증착 거동을 조절한다. 본 발명에 따른 막 증착 방법을 실시할 때에, 전원(185)의 전압은 +1000V ~ -1000V의 범위이고, 직류 또는 주파수 0.01Hz ~10KHz 범위의 교류를 적용할 수 있다.
도 6은 본 발명에 따라 기판에 가해지는 전기장의 극성과 전하를 띤 나노입자의 극성과의 상호 작용에 의한 증착 거동의 차이를 보여주는 모식도이다.
도 6의 (a)에 도시한 바와 같이, 하전된 나노입자(191)의 극성이 (-)인 경우 전도성 기판(140)에 양의 전기장(예컨대 +50V)을 인가하면 인력에 의해 나노입자(191)가 기판(140)으로 향하게 되므로 증착되는 속도가 높다. 도 6의 (b)에 도시한 바와 같이, 하전된 나노입자(191)의 극성이 (-)이든 (+)이든 전도성 기판(140)에 전기장을 인가하지 않으면 보통의 증착 속도를 보인다. 그러나, 도 6의 (c)에 도시한 바와 같이, 하전된 나노입자(191)의 극성이 (-)인 경우 전도성 기판(140)에 음의 전기장(예컨대 -50V)을 인가하면 척력에 의해 나노입자(191)가 기판(140)으로부터 튕겨져 나가므로 증착되는 속도가 매우 낮다. 이와 같이, 하전된 나노입자에 대해 전기장을 인가함으로써 증착 속도를 조절할 수 있고, 이에 따라 증착되는 박막의 구조 특성 또한 조절된다.
다시 말해, 본 발명은 반응 가스로부터 전하를 띤 나노입자의 생성 거동을 반응 가스의 반응 조건에 의하여 변화시킬 수 있음과 동시에 이러한 생성 거동과 별도로, 일단 기상에서 생성된 전하를 띤 입자들의 전하 특성을 이용하여 전기장을 인가하여 줌으로써 증착 거동 또한 개별적으로 조절하는 것이다. 또한, 본 발명은 전기적으로 도체인 기판은 물론, 전기적으로 부도체이며 낮은 반응 온도를 요구하는 플라스틱 기판, 전기적 전기장이 관통하지 못하는 세라믹과 같은 부도체 위에서도 박막 및 후막의 증착 거동을 제어하여 증착 속도 및 결정화도 조절이 가능해진다.
즉, 이미 생성된 하전된 나노입자에 대하여 증착 과정에서 (+) 또는 (-) 극성 중에서 임의의 극성을 가지는 부분을 선택적으로 선택함으로써 전하를 띤 나노입자의 증착 속도와 그에 따른 박막의 구조 특성을 조절하는 것이다. 하전된 결정화 실리콘 나노입자를 빠른 유속을 이용해서 전기장의 영향이 미치는 곳까지 가져오므로 불순물이 적고, 결정화도가 높으며, 증착 속도까지 빠른 결정화 실리콘막을 얻을 수 있다.
실험예 1
도 1에 도시한 막 증착 장치(110)를 사용하였다.
반응 가스를 해리하기 위한 챔버(115)의 중앙(C)의 가장 높은 온도는 1073(K)으로 하였고, 이곳을 중심으로 왼쪽, 오른쪽으로 멀어질수록 온도가 낮아지 게 된다. 기판(140)은 중앙(C)보다 왼쪽에 장입하였고 기판(140)이 장입된 위치의 온도는 933(K)도로 하였다. 반응 가스는 헬륨(He) 90%와 실란(SiH4) 10%의 혼합 가스를 사용하였다. 제1 및 제2 플레이트(170, 175)의 재질은 SUS를 사용하였고, 기판(140)은 도 1에 도시한 바와 같이 제2 플레이트(175) 상에 두었다. 챔버(115)의 압력은 상압(760Torr)으로 하였고, 증착은 30분 동안 진행하였고, 캐리어 가스인 질소 가스를 1000sccm, 반응 가스를 10sccm의 조건으로 실험을 진행하였다. 전원(185)을 이용해 도 7a 내지 도 7c에 도시한 바와 같이 3 가지 종류의 전압을 인가하였다.
먼저 도 7a는 전원(185)을 이용해 +50V 직류 전기장을 인가한 경우이다. 제2 플레이트(175)에 (+) 극성이 인가되므로 제1 플레이트(170)에는 상대적으로 (-) 극성이 인가된다. 하전된 나노입자 중 (-) 극성을 가진 나노입자(192)는 제2 플레이트(175) 쪽으로 힘을 받아 제2 플레이트(175) 상에 놓인 기판(140)에 (-) 극성을 가진 나노입자(192)가 주로 증착이 된다. 하전된 나노입자 중 (+) 극성을 가진 나노입자(193)는 제1 플레이트(170) 쪽으로 힘을 받아 기판(140)에 증착되기 어렵다.
도 7b는 전원(185)을 이용해 -50V 직류 전기장을 인가한 경우이다. 제2 플레이트(175)에 (-) 극성이 인가되므로 제1 플레이트(170)에는 상대적으로 (+) 극성이 인가된다. 하전된 나노입자 중 (+) 극성을 가진 나노입자(193)는 제2 플레이트(175) 쪽으로 힘을 받아 제2 플레이트(175) 상에 놓인 기판(140)에 (+) 극성을 가진 나노입자(193)가 주로 증착이 된다. 하전된 나노입자 중 (-) 극성을 가진 나노입자(192)는 제1 플레이트(170) 쪽으로 힘을 받아 기판(140)에 증착되기 어렵다.
다음으로 도 7c는 +50V, -50V 직류 전압을 5초 간격으로 교대로 인가한 경우이다. +50V 직류 전기장을 인가하는 경우에는 기판(140)에 (-) 극성을 가진 나노입자(192)가 주로 증착이 되고, -50V 직류 전기장을 인가하는 경우에는 기판(140)에 (+) 극성을 가진 나노입자(193)가 주로 증착이 된다. 따라서, 전기장의 극성 변화에 따라 기판(140)에 증착되는 나노입자의 극성도 달라진다.
증착한 샘플의 증착 속도를 분석하기 위해서 FE-SEM(Field Emission Scanning Electron Microscope)으로 단면을 관찰하였고, 결정화도를 알아보기 위해서 라만 분광기를 이용해서 결정화도를 측정하였다.
도 8은 비교예로서 전기장을 인가하지 않은 경우의 샘플과 실험예로서 도 6a 내지 도 6c에 따른 경우의 샘플에 대한 FE-SEM 사진이고, 도 9는 도 8에 나타낸 샘플들에서의 증착 두께 및 초당 증착 속도를 도표로 보여주고 있다.
이 경우 기판은 전기적 부도체인 석영 유리였다.
도 8 및 도 9에서, 전기적 부도체인 기판에 전압 인가 방법에 의해 얻게 된 실리콘 박막의 두께 변화로부터 볼 때, 실리콘 박막의 증착 속도는 (c)가 가장 크고, (b)가 그 다음으로 크며, (비교예)가 그 다음으로 크며, (a)가 가장 낮은 증착 속도를 보이고 있다. (비교예)의 경우에는 +50V 전압을 인가한 (a)의 경우보다 증착 속도가 좋았다.
이러한 결과는 전기적 전도성이 낮은 석영 유리를 기판으로 사용하였고, DMA실험 결과 챔버 내에는 양으로 하전된 입자가 음으로 하전된 입자보다 많은 것으로 관찰되었기 때문이다. 일반적으로, 증착되는 나노입자와의 극성이 동일한 것에서 기인하는 반발력으로 인하여 증착 속도가 감소한다. (a), (b)의 경우는 이와 같은 방식으로 증착이 일어나게 된다. 증착되는 나노입자와 다른 극성을 갖는 나노입자는 인력의 힘으로 기판에 증착되고 다시 기판은 중성이 된다. 다시 인가해주는 전기장에 반응하는 극성을 갖는 입자들이 기판으로 증착이 된다. (b)보다 (a)의 증착 속도가 느린 이유는 챔버 내에 음으로 하전된 입자가 양으로 하전된 입자보다 적기 때문에 이 경우는 적은 양에 의해서 증착 속도가 결정된다. (c)의 경우는 전압을 교대로 인가해주기 때문에 챔버 내에 존재하는 양, 음의 하전된 입자 모두를 증착 원료로 이용하기 때문에 증착 속도가 가장 좋았다. (비교예)는 브라우닝 모션에 의해서 무작위로 입자들의 증착이 일어난다.
도 10은 도 8의 샘플들에 대해 증착 거동의 차이의 결과인 막의 특성을 나타내는 라만 분광 분석 측정 결과이다.
도 10에서 보는 바와 같이, 비교예와 같이 전기장을 인가하지 않은 경우는 비정질 실리콘이 증착된 것을 알 수 있고, 본 발명에서와 같이 전압을 인가한 경우는 결정성을 관찰할 수 있었다. 전압을 인가한 경우에는 (-) 전하를 띈 입자를 증착 원료로 이용했을 경우, (+) 전하를 띈 입자를 증착 원료로 막을 증착했을 경우, (-), (+) 전하를 띈 입자를 교대로 증착 원료로 막을 증착했을 경우 순으로 높은 결정화도를 보이고 있다.
이와 같이, 챔버 내에서 이미 결정화된 하전된 실리콘 입자를 전기장을 이용해 기판으로 끌어당겨 막 증착함으로써 기존에는 불가능했던 저온에서 짧은 시간에 1 단계 과정으로 결정화 실리콘막을 얻을 수 있음을 명백히 하였다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명에 따르면, 반응 가스로부터 전하를 띤 나노입자의 생성 거동을 반응 가스의 반응 조건에 의하여 변화시킬 수 있음과 동시에 이러한 생성 거동과 별도로, 일단 기상에서 생성된 전하를 띤 입자들의 전하 특성을 이용하여 전기장을 인가하여 줌으로써 증착 거동 또한 개별적으로 조절한다. 이에 따라 막 증착 속도의 조절과 막의 구조 특성을 향상시킬 수 있다.
특히 기존에 결정화 실리콘막을 얻기 위해서 2 단계 공정을 거쳐야 했으나, 본 발명에 따르면 챔버 내에 존재하는 하전된 실리콘 나노입자를 전기장을 이용해서 박막 증착 원료로 이용하므로 결정화 실리콘을 증착만에 의해, 즉 1 단계 공정에 의해 얻을 수 있다는 장점, 비용 및 시간의 절감 효과, 다양한 소재를 기판으로 이용할 수 있다는 장점을 가져올 수 있을 뿐만 아니라 박막의 결정성과 증착 두께를 조절할 수 있다는 장점이 있다.

Claims (8)

  1. 내부에 기판이 장입되며 상압으로 유지되는 챔버;
    반응 가스를 상기 챔버 내에 도입하는 가스 공급계;
    도입되는 상기 반응 가스를 해리시키기 위하여 열을 방출하는 발열체; 및
    상기 기판에 전기장을 인가하기 위한 전기장 인가부를 포함하는 것을 특징으로 하는 막 증착 장치.
  2. 제1항에 있어서, 상기 전기장 인가부는
    상기 기판의 상부에 설치된 제1 플레이트;
    상기 기판의 하부에 상기 제1 플레이트에 대향하여 설치된 제2 플레이트;
    상기 제1 및 제2 플레이트 중 어느 하나에 일정한 교류 및 직류 전압을 인가할 수 있는 전원; 및
    상기 제1 및 제2 플레이트 중 다른 하나를 접지시키는 접지 장치를 포함하는 것을 특징으로 하는 막 증착 장치.
  3. 제2항에 있어서, 상기 기판은 상기 제2 플레이트의 상기 제1 플레이트 대향면 상에 놓이며, 상기 제1 플레이트에 상기 접지 장치가 연결되고, 상기 제2 플레이트에 상기 전원이 연결된 것을 특징으로 하는 막 증착 장치.
  4. 제1항에 있어서, 상기 전기장 인가부는 해리된 상기 반응 가스로부터 핵생성 및 성장된 하전된 나노입자를 상기 기판까지 끌어오는 것을 특징으로 하는 막 증착 장치.
  5. 제4항에 있어서, 상기 가스 공급계는 상기 하전된 나노입자의 이동을 돕는 캐리어 가스를 상기 챔버 내에 더 도입하며, 상기 캐리어 가스의 유량 조절을 통해 상기 하전된 나노입자의 이동속도를 조절하도록 가스 유량계를 포함하는 것을 특징으로 하는 막 증착 장치.
  6. 제1항 내지 제5항 중 어느 한 항의 기재에 따른 막 증착 장치를 이용하며,
    챔버에 기판을 장입하고 반응 가스를 도입하는 단계;
    발열체를 이용하여 상기 반응 가스를 해리시키는 단계;
    해리된 상기 반응 가스에서 핵생성이 일어나는 단계;
    상기 핵생성으로부터 생겨난 나노입자가 성장을 하면서 하전된 나노입자가 형성되는 단계; 및
    전기장 인가부를 이용해 상기 기판에 전기장을 인가하여 상기 하전된 나노입자를 상기 기판에 끌어당겨 막을 증착하는 단계를 포함하는 것을 특징으로 하는 막 증착 방법.
  7. 제6항에 있어서, 상기 방법으로 결정화 실리콘막, 탄소 나노 튜브 및 나노 와이어 중의 어느 하나를 증착하는 것을 특징으로 하는 막 증착 방법.
  8. 제6항에 있어서, 상기 전기장의 극성을 주기적 또는 임의적으로 번갈아가며 인가하는 것을 특징으로 하는 막 증착 방법.
KR1020070045402A 2006-09-06 2007-05-10 전기장을 이용한 막 증착 장치 및 막 증착 방법 KR100875712B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070045402A KR100875712B1 (ko) 2007-05-10 2007-05-10 전기장을 이용한 막 증착 장치 및 막 증착 방법
PCT/KR2007/004306 WO2008030047A1 (en) 2006-09-06 2007-09-06 Apparatus and method of depositing films using bias and charging behavior of nanoparticles formed during chemical vapor deposition
US12/440,304 US20100183818A1 (en) 2006-09-06 2007-09-06 Apparatus and method of depositing films using bias and charging behavior of nanoparticles formed during chemical vapor deposition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070045402A KR100875712B1 (ko) 2007-05-10 2007-05-10 전기장을 이용한 막 증착 장치 및 막 증착 방법

Publications (2)

Publication Number Publication Date
KR20080099616A KR20080099616A (ko) 2008-11-13
KR100875712B1 true KR100875712B1 (ko) 2008-12-23

Family

ID=40286563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070045402A KR100875712B1 (ko) 2006-09-06 2007-05-10 전기장을 이용한 막 증착 장치 및 막 증착 방법

Country Status (1)

Country Link
KR (1) KR100875712B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102517722B1 (ko) * 2021-05-31 2023-04-04 주식회사 비이아이랩 기상 전기 환원법을 이용한 실리콘의 제조방법

Also Published As

Publication number Publication date
KR20080099616A (ko) 2008-11-13

Similar Documents

Publication Publication Date Title
Kakiuchi et al. Atmospheric-pressure low-temperature plasma processes for thin film deposition
KR101028416B1 (ko) 박막 제조 방법 및 박막 제조 장치
JP2014527501A (ja) ナノ粒子の製造方法
KR101667841B1 (ko) 플라즈마 화학기상증착 프로세스의 전계제어기법을 이용한 그래핀 나노월 성장 방법
US7521341B2 (en) Method of direct deposition of polycrystalline silicon
US20100183818A1 (en) Apparatus and method of depositing films using bias and charging behavior of nanoparticles formed during chemical vapor deposition
KR100875712B1 (ko) 전기장을 이용한 막 증착 장치 및 막 증착 방법
JPH06172088A (ja) 配向性ダイヤモンド膜及びその形成方法
RU2258764C1 (ru) Способ и устройство для осаждения по меньшей мере частично кристаллического кремниевого слоя на подложку
KR100846718B1 (ko) 바이어스를 이용한 막 증착 방법
US20040079280A1 (en) Fabrication of single crystal diamond tips and their arrays
JP6815016B2 (ja) アモルファスカーボンナノ粒子の製造方法及びアモルファスカーボンナノ粒子
JP2001279455A (ja) 堆積膜形成方法及び堆積膜形成装置
US11784026B2 (en) Substrate processing apparatus, material layer deposition apparatus, and atmospheric pressure chemical vapor deposition apparatus
EP0242182A2 (en) Process for forming deposited film
CN1304631C (zh) 直流辉光等离子体化学气相沉积方法制备碳纳米管的工艺
Song et al. Non-uniform deposition in the early stage of hot-wire chemical vapor deposition of silicon: The charge effect approach
KR20010103984A (ko) 전이금속박막형상 제어에 의한 탄소나노튜브의 수직 성장방법
RU2769751C1 (ru) Устройство для нанесения сверхтолстых слоев поликристаллического кремния
Schröder et al. Some indications of different film forming radicals in a-Si: H deposition by the glow discharge and thermocatalytic CVD processes
KR19980030530A (ko) 고방향성 다이아몬드막 cvd장치 및 막형성 방법
JP2659394B2 (ja) 半導体薄膜の製造方法
JPS6357777A (ja) 堆積膜形成装置
JPH01216523A (ja) プラズマｃｖｄ薄膜の製造方法
Song et al. Effect of negatively charged species on the growth behavior of silicon films in hot wire chemical vapor deposition

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120618

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee