KR100875667B1 - 데이터 전송회로 - Google Patents

데이터 전송회로 Download PDF

Info

Publication number
KR100875667B1
KR100875667B1 KR1020070128236A KR20070128236A KR100875667B1 KR 100875667 B1 KR100875667 B1 KR 100875667B1 KR 1020070128236 A KR1020070128236 A KR 1020070128236A KR 20070128236 A KR20070128236 A KR 20070128236A KR 100875667 B1 KR100875667 B1 KR 100875667B1
Authority
KR
South Korea
Prior art keywords
data
output node
driver
level
output
Prior art date
Application number
KR1020070128236A
Other languages
English (en)
Inventor
최해랑
박근우
김용주
송희웅
오익수
김형수
황태진
이지왕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070128236A priority Critical patent/KR100875667B1/ko
Priority to US12/164,948 priority patent/US7667493B2/en
Application granted granted Critical
Publication of KR100875667B1 publication Critical patent/KR100875667B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 데이터 펄스 진폭 변조(PAM: Pulse Amplitude Modulation) 방식으로 데이터를 전송하는 데이터 전송회로에 관한 것으로, 본 발명에 따른 데이터 전송회로는, 제1레벨로 터미네이션된 제1출력노드와 제2출력노드; 저전력 모드시에 제1데이터와 제2데이터의 논리조합에 의해 인에이블되는 오프신호를 생성하는 제어부; 상기 제1데이터에 응답하여 상기 제1출력노드 또는 상기 제2출력노드를 제2레벨을 향해 구동하는 제1드라이버; 및 상기 제2데이터에 응답하여 상기 제1출력노드 또는 상기 제2출력노드를 상기 제1드라이버와는 다른 구동력으로 제2레벨을 향해 구동하지만, 상기 오프신호 인에이블시에는 오프되는 제2드라이버를 포함한다.
전송회로, 펄스 진폭 변조, 저전력

Description

데이터 전송회로{Data Transmitter}
본 발명은 반도체 장치에서 데이터를 칩 외부로 전송하는데 사용되는 데이터 전송회로에 관한 것이다. 더욱 자세하게 본 발명은, 펄스 진폭 변조(PAM: Pulse Amplitude Modulation) 방식을 사용하는 데이터 전송회로에 관한 것이며, 특히 노멀모드와 저전력모드로 데이터를 출력하는 것이 가능한 데이터 전송회로에 관한 것이다.
도 1은 종래의 펄스 진폭 변조 방식(4PAM)의 데이터 전송회로가 출력하는 데이터들의 논리상태에 따라 출력노드들에서의 전압 레벨을 도시한 도면이다.
도 1의 펄스 진폭 변조 방식의 데이터 전송회로는 2개의 데이터(D1, D0)를 디퍼런셜 방식으로 2개의 출력노드(TX_OUT, TX_OUTb)를 사용하여 출력한다. 따라서 출력노드(TX_OUT, TX_OUTb)는 단순히 '하이', '로우'의 논리 레벨만이 아닌, '풀리 하이(fully high)', '하이', '로우', '풀리 로우(fully low)'의 4가지 레벨로 데이터들(D1, D0)의 논리상태를 표현하게 된다.
도면에 도시된 바와 같이, 데이터 D0, D1의 순으로 (0,0)데이터를 출력할 때 출력노드(TX_OUT, TX_OUTb)는 ('풀리 로우', '풀리 하이')가 된다. 그리고 (1,0)=('로우', '하이'), (0,1)=('하이', '로우'), (1,1)=('풀리 하이', '풀리 로우')가 된다.
도 2는 도 1과 같은 논리상태로 데이터들을 출력하는 종래의 데이터 전송회로의 구성을 도시한 도면이다.
펄스 진폭 변조 방식으로 데이터를 출력하는 종래의 데이터 전송회로는, 제1드라이버(210)와 제2드라이버(220)를 포함하여 구성된다. 그리고 제1드라이버(210)와 제2드라이버(220)는 풀업으로 터미네이션된 제1출력 노드(TX_OUT)와 제2출력 노드(TX_OUTb)를 풀다운 구동한다.
제1드라이버(210)는 데이터 D0에 응답하여 제1출력 노드(TX_OUT) 또는 제2출력 노드(TX_OUTb)를 풀다운 구동한다. 데이터 D0가 '하이'이면(D0b '로우') 제2출력 노드(TX_OUTb)를 풀다운 구동하고, 데이터 D0가 '로우'이면(D0b '하이') 제1출력 노드(TX_OUT)를 풀다운 구동한다.
상세하게, 데이터 D0가 '하이'이면 트랜지스터 M21턴온되고, 트랜지스터 M22는 오프된다. 따라서 NET1은 '로우'레벨이 NET2는 '하이'레벨이 된다. 그러므로 트랜지스터 M24는 오프되고, 트랜지스터 M25는 온되므로 제2출력 노드(TX_OUTb)만을 풀다운 구동한다. 반대로 데이터 D0가 '로우'이면 트랜지스터 M24가 온되어 제1출력 노드(TX_OUT)를 풀다운 구동하게 된다.
제2드라이버(220)는 데이터 D1에 응답하여 제1출력 노드(TX_OUT) 또는 제2출 력 노드(TX_OUTb)를 풀다운 구동한다. 데이터 D1이 '하이'이면(D1b '로우') 제2출력 노드(TX_OUTb)를 풀다운 구동하고, 데이터 D1이 '로우'이면(D1b '하이') 제1출력 노드(TX_OUT)를 풀다운 구동한다. 제2드라이버(220)의 상세한 동작 원리는 제1드라이버(210)와 동일하므로 이에 대한 설명은 생략하기로 한다.
제2드라이버(220)는 제1드라이버(210)와 대비했을 때 2배의 구동력을 갖도록 설계된다. 즉, 트랜지스터 M32는 트랜지스터 M26보다 2배 많은 전류를 싱크(sink)시킨다.
제1드라이버(210)와 제2드라이버(220)는 서로 다른 구동력을 갖기 때문에 출력노드(TX_OUT, TX_OUTb)는 도 1과 같은 논리 레벨을 가질 수 있다.
제1출력 노드만(TX_OUT)을 예를 들어 설명하면, 제1드라이버(210)와 제2드라이버(220) 모두 제1출력 노드(TX_OUT)를 풀다운 구동하지 않을 때는 제1출력 노드(TX_OUT)는 '풀리 하이'의 레벨을 갖게 된다. 그리고 제1드라이버(210)만 제1출력 노드(TX_OUT)를 풀다운 구동하는 경우 제1출력 노드(TX_OUT)는 '하이'의 레벨을 갖게 된다. 또한, 제2드라이버(220)만 제1출력 노드(TX_OUT)를 풀다운 구동하면 제1출력 노드(TX_OUT)는 '로우'의 레벨을 가지게 된다(제2드라이버는 제1드라이버 2배의 구동력을 가지므로). 마지막으로 제1드라이버(210)와 제2드라이버(220) 모두 제1출력 노드(TX_OUT)를 풀다운 구동하면 제1출력 노드(TX_OUT)는 '풀리 로우'의 레벨을 가지게 된다.
기본적으로 제1드라이버(210)와 제2드라이버(220)는 제1출력 노드(TX_OUT)와 제2출력 노드(TX_OUTb)로부터 전류를 싱크시켜(풀다운 구동) 제1출력 노드(TX_OUT) 와 제2출력 노드(TX_OUTb)의 논리레벨을 변화시킨다. 이러한 방식으로는 논리레벨이 '풀리 하이'인 경우를 제외하고는 항상 제1출력 노드(TX_OUT)와 제2출력 노드(TX_OUTb)는 전류를 소모하게 된다. 따라서 데이터 전송회로는 많은 전류를 소모하게 된다.
참고로 도면의 PWDN는 파워다운 신호인데, 회로가 정상적으로 동작할 때는 '로우'레벨을 유지하는 신호이다.
도 3은 저전력 소모를 위한 종래의 데이터 전송회로의 출력 노드(TX_OUT, TX_OUTb)의 논리 레벨을 나타낸다.
적은 전류를 소모하게 설계된 데이터 전송회로의 출력 노드(TX_OUT, TX_OUTb)는 도 1 대신에 도 3과 같은 논리 레벨을 가진다. 도 3을 보면, 적어도 하나의 출력 노드(TX_OUT, TX_OUTb)는 항상 '풀리 하이'의 레벨을 유지하고 있다. 출력 노드(TX_OUT, TX_OUTb)의 논리 레벨이 '풀리 하이'라 함은 출력 노드(TX_OUT, TX_OUTb)로부터 접지단(VSS)으로의 전류 싱크(current sink)가 없다는 것을 의미하므로, 출력 노드(TX_OUT, TX_OUTb)가 도 3과 같은 논리 레벨을 유지하면 도 1과 같은 논리 레벨을 갖는 경우보다 전류의 소모가 줄어들게 된다.
종래에는 도 1과 같은 파형으로 데이터를 출력하는 데이터 전송회로와 도 3과 같은 파형으로 데이터를 출력하는 데이터 전송회로가 각각 존재해왔다. 따라서 다양한 방식의 데이터 전송규격에 대응하기 위해서는 다양한 데이터 전송회로가 필요했다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 여러 가지의 출력 방식에 대응이 가능한 데이터 전송회로를 제공하고자 함에 그 목적이 있다.
본 발명의 일실시예에 따른 데이터 전송회로는, 제1레벨로 터미네이션된 제1출력노드와 제2출력노드; 저전력 모드시에 제1데이터와 제2데이터의 논리조합에 의해 인에이블되는 오프신호를 생성하는 제어부; 상기 제1데이터에 응답하여 상기 제1출력노드 또는 상기 제2출력노드를 제2레벨을 향해 구동하는 제1드라이버; 및 상기 제2데이터에 응답하여 상기 제1출력노드 또는 상기 제2출력노드를 상기 제1드라이버와는 다른 구동력으로 제2레벨을 향해 구동하지만, 상기 오프신호 인에이블시에는 오프되는 제2드라이버를 포함한다.
상기 제어부는, 저전력 모드시에 상기 제1데이터와 상기 제2데이터의 논리값이 다르면 상기 오프신호를 인에이블시키는 것을 특징으로 할 수 있다.
또한, 상기 제1드라이버는, 상기 오프신호 인에이블시에는 상기 제1출력노드와 상기 제2출력노드를 바꾸어 구동하는 것을 특징으로 할 수 있다.
본 발명의 다른 실시예에 따른 데이터 전송회로는, 제1레벨로 터미네이션된 제1출력노드와 제2출력노드; 제1데이터와 반전된 제1데이터, 제2데이터와 반전된 제2데이터를 그대로 출력하지만, 저전력 모드시에 상기 제1데이터와 상기 제2데이터가 서로 다르면 상기 제1데이터와 상기 반전된 제1데이터는 서로 바꾸어서 출력하고 상기 제2데이터와 상기 반전된 제2데이터는 모두 비활성화시켜 출력하는 디코딩부; 상기 디코딩부에서 출력되는 상기 제1데이터와 상기 반전된 제1데이터에 응답하여 상기 제1출력노드와 상기 제2출력노드를 각각 제2레벨을 향해 구동하는 제1드라이버; 및 상기 디코딩부에서 출력되는 상기 제2데이터와 상기 반전된 제2데이터에 응답하여 상기 제1출력노드와 상기 제2출력노드를 각각 제2레벨을 향해 구동하며, 상기 제1드라이버와는 다른 구동력을 가지는 제2드라이버를 포함한다.
본 발명의 데이터 전송회로는 노멀 모드이냐 저전력 모드이냐에 따라서 출력방식을 바꾸어 출력한다. 따라서 본 발명의 데이터 전송회로가 적용되는 반도체장치는 하나의 데이터 전송회로만 가지고도 다양한 방식의 데이터 출력모드에 대응할 수 있게 된다는 장점이 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 일실시예에 따른 데이터 전송회로의 구성도이다.
본 발명의 일실시예에 따른 데이터 전송회로는, 제1레벨로 터미네이션된 제1출력노드(TX_OUT)와 제2출력노드(TX_OUTb); 저전력 모드시(LOW_POWER 인에이블)에 제1데이터(D0)와 제2데이터(D1)의 논리조합에 의해 인에이블되는 오프신호(OFF)를 생성하는 제어부(430); 제1데이터(D0)에 응답하여 제1출력노드(TX_OUT) 또는 제2출력노드(TX_OUTb)를 제2레벨을 향해 구동하는 제1드라이버(410); 및 제2데이터(D1)에 응답하여 제1출력노드(TX_OUT) 또는 제2출력노드(TX_OUTb)를 제1드라이버(410)와는 다른 구동력으로 제2레벨을 향해 구동하지만, 오프신호(OFF) 인에이블시에는 오프되는 제2드라이버(420)를 포함한다.
제1출력노드(TX_OUT)와 제2출력노드(TX_OUTb)는 데이터 전송회로의 출력노드로 제1레벨로 터미네이션 되어 있다. 제1레벨과 제2레벨은 상대적인 레벨을 의미하며, 제1레벨이 풀업 전압의 레벨인 경우 제2레벨은 풀다운 전압의 레벨임을 의미하고, 제2레벨이 풀업 전압의 레벨인 경우 제2레벨은 풀다운 전압의 레벨임을 의미한다. 즉, 제1출력노드(TX_OUT)와 제2출력노드(TX_OUTb)가 풀업으로 터미네이션된 경우 제1드라이버(410)와 제2드라이버(420)는 제1출력노드(TX_OUT)와 제2출력노드(TX_OUTb)를 풀다운 구동하며, 제1출력노드(TX_OUT)와 제2출력노드(TX_OUTb)가 풀다운으로 터미네이션된 경우 제1드라이버(410)와 제2드라이버(420)는 제1출력노드(TX_OUT)와 제2출력노드(TX_OUTb)를 풀업 구동한다.
이하에서는 설명의 편의상 제1출력노드(TX_OUT)와 제2출력노드(TX_OUTb)가 풀업으로 터미네이션 되어있고, 제1드라이버(410)와 제2드라이버(420)가 제1출력노드(TX_OUT)와 제2출력노드(TX_OUTb)를 풀다운 구동하는 경우에 대해서 설명하기로 한다.
제어부(430)는 LOW_POWER 신호가 디스에이블되는 노멀 모드시에는 오프신호(OFF)가 항상 디스에이블 되도록 제어하고, LOW_POWER 신호가 인에이블되는 저전력 모드시에는 제1데이터(D0)와 제2데이터(D1)의 논리 조합에 의해 오프신호(OFF)가 인에이블 되도록 한다. 상세하게 오프신호(OFF)는 LOW_POWER신호가 '하이'인에이블되고, 제1데이터(D0)와 제2데이터(D1)가 서로 다른 경우에 인에이블되게 설정될 수 있다. 도면을 참조하면 오아게이트(433)의 출력인 오프신호(OFF)는 LOW_POWER 신호가 인에이블된 상태에서 (D0, D1)이 (1,0)이거나, (D0, D1)이 (0,1)인 경우에만 인에이블된다.
제1드라이버(410)는 제1데이터(D0)에 응답하여 제1출력노드(TX_OUT) 또는 제2출력노드(TX_OUTb)를 구동하는데, 제1데이터(D0)가 1(하이)이면 제2출력노드(TX_OUTb)를 풀다운 구동하고, 제1데이터(D0)가 0이면 제1출력노드(TX_OUTb)를 풀다운 구동한다. 제1드라이버(410)는 오프신호(OFF)를 입력받게 구성할 수도 있으며, 오프신호(OFF)를 입력받지 않게 구성할 수도 있다.
제1드라이버(410)가 오프신호(OFF)를 입력받지 않게 구성되는 경우, 제1드라이버(410)는 종래의 제1드라이버(210)와 동일하게 구성될 수 있다. 이 경우 제1드라이버(410)는 노멀 모드이던지 저전력 모드이던지 제1데이터(D0)가 1이면 제2출력노드(TX_OUTb)를 풀다운 구동하고 제1데이터(D0)가 0이면 제1출력노드(TX_OUT)를 풀다운 구동한다. 이와 같이, 제1드라이버(410)가 오프신호(OFF)를 입력받지 않게 구성되는 경우, 데이터 전송회로는 노멀모드시에는 도 7의 (a)와 같은 파형으로 데 이터(D0, D1)를 출력하고 저전력 모드시에는 도 7의 (b)와 같은 파형으로 데이터(D0, D1)를 출력하게 된다.
제1드라이버(410)가 오프신호(OFF)를 입력받게 구성하는 경우 제1드라이버(410)는 도 5와 같이 구성된다(구성에 대한 자세한 설명은 후술한다). 이 경우 제1드라이버(410)는 오프신호(OFF)가 디스에이블(노멀모드시+저전력모드지만 제1데이터와 제2데이터가 동일한 경우) 되었을 때는 제1데이터(D0)가 1이면 제2출력노드(TX_OUTb)를 풀다운 구동하고 제1데이터(D0)가 0이면 제1출력노드(TX_OUT)를 풀다운 구동한다. 그러나 오프신호(OFF)가 인에이블(저전력 모드이면서 제1데이터와 제2데이터가 서로 다른 경우)되면 제1출력노드(TX_OUT)와 제2출력노드(TX_OUTb)를 바꾸어 구동한다. 즉, 제1데이터(D0)가 1이면 제1출력노드(TX_OUT)를 풀다운 구동하고 제1데이터(D0)가 0이면 제2출력노드(TX_OUTb)를 풀다운 구동하게 된다. 이와 같이, 제1드라이버(410)가 오프신호(OFF)를 입력받아 동작하게 구성되는 경우, 데이터 전송회로는 노멀모드시에는 도 7의 (a)와 같은 파형으로 데이터(D0, D1)를 출력하고 저전력 모드시에는 도 7의 (c)와 같은 파형으로 데이터(D0, D1)를 출력하게 된다.
제2드라이버(420)는 제2데이터(D1)에 응답하여 제1출력노드(TX_OUT) 또는 제2출력노드(TX_OUTb)를 제1드라이버(410)와는 다른 구동력으로 풀다운 구동한다. 제1드라이버(410)와 제2드라이버(420)의 구동력이 달라야지 단순히 '하이' '로우'가 아닌 '풀리 하이', '하이', '로우', '풀리 로우'등의 레벨을 표현할 수 있기 때문이다. 제2드라이버(420)의 구동력은 제1드라이버(410)와만 다르면 되지만 이후에 후술할 파형도(도 7) 등에서는 제2드라이버(420)가 제1드라이버(410) 대비 2배의 구동력을 가지는 경우를 도시하였다.
제2드라이버(420)는 제2데이터(D1)가 1(하이)이면 제2출력노드(TX_OUTb)를 풀다운 구동하며, 제2데이터(D1)가 0(로우)이면 제1출력노드(TX_OUT)를 풀다운 구동한다. 그러나 오프신호(OFF)가 인에이블되면(저전력 모드이면서 제1데이터와 제2데이터가 상이) 제2드라이버(420)는 오프된다. 여기서 오프된다는 의미는 제2드라이버(420)가 제1출력노드(TX_OUT)와 제2출력노드(TX_OUTb) 중 어느 노드도 풀다운 구동하지 않는다는 의미이다.
도 5는 도 4의 제1드라이버(410)가 오프신호(OFF)를 입력받게 설계되는 경우의 구성을 도시한 일실시예 도면이다.
제1드라이버(410)는 기본적으로는 종래의 제1드라이버(210)와 마찬가지로 제1데이터 쌍(D0, D1)에 응답하여 구동제어신호들(NET3, NET4)을 생성하는 프리드라이버부(510)와 구동제어신호들(NET3, NET4)에 응답하여 제1출력노드(TX_OUT) 또는 제2출력노드(TX_OUTb)를 풀다운 구동하는 메인드라이버부(520)를 포함하여 구성된다.
그러나 오프신호(OFF)의 논리레벨에 따라 제1데이터 쌍(D0, D1)을 종래와 동일하게 또는 종래와 반대로 입력하기 위한 입력부(530)를 더 포함한다.
입력부(530)는 멀티플렉서(531, 532)를 이용하여 제1데이터 쌍(D0, D1)을 종래와 동일하게 또는 반대로 입력받는다. 오프신호(OFF)가 디스에이블된 때에는 종래와 마찬가지로 멀티플렉서 531은 D0를 출력하고 멀티플렉서 532는 D0b를 출력한 다. 그러나 오프신호(OFF)가 인에이블된 때에는 이와 반대로 멀티플렉서 531은 D0b를 출력하고 멀티플렉서 532는 D0를 출력한다.
따라서 제1드라이버(410)는 오프신호(OFF)가 디스에이블(노멀모드시+저전력모드지만 제1데이터와 제2데이터가 동일한 경우) 되었을 때는 제1데이터(D0)가 1이면 제2출력노드(TX_OUTb)를 풀다운 구동하고 제1데이터(D0)가 0이면 제1출력노드(TX_OUT)를 풀다운 구동한다. 그러나 오프신호(OFF)가 인에이블(저전력 모드이면서 제1데이터와 제2데이터가 서로 다른 경우)되면 제1출력노드(TX_OUT)와 제2출력노드(TX_OUTb)를 바꾸어 구동한다. 즉, 제1데이터(D0)가 1이면 제1출력노드(TX_OUT)를 풀다운 구동하고 제1데이터(D0)가 0이면 제2출력노드(TX_OUTb)를 풀다운 구동하게 된다.
도 6은 도 4의 제2드라이버(420)의 구성을 도시한 일실시예 도면이다.
제2드라이버(420)는 도면에 도시된 바와 같이, 제2데이터(D1)와 반전된 제2데이터(D1b)에 응답하여 구동제어신호들(NET5, NET6)을 생성하는 프리드라이버부(610); 오프신호(OFF) 인에이블시 구동제어신호들(NET5, NET6)을 디스에이블시키는 오프제어부(620); 및 구동제어신호들(NET5, NET6)에 응답하여 제1출력노드(TX_OUT) 또는 제2출력노드(TX_OUTb)를 구동하는 메인드라이버부(630)를 포함하여 구성된다.
제2드라이버(420)는 종래의 제2드라이버(210)와 동일한 프리드라이버부(610)와 메인드라이버부(630)를 구비한다. 따라서 기본적으로 제2데이터(D1)가 1(하이)이면 제2출력노드(TX_OUTb)를 풀다운 구동하며 제2데이터(D1)가 0이면 제1출력노 드(TX_OUT)를 풀다운 구동한다.
그러나 제2드라이버(420)는 종래에는 없던 오프제어부(630)를 더 포함하기 때문에 오프신호(OFF)가 인에이블되면 구동제어신호들(NET5, NET6)이 비활성화된다. 구동제어신호들(NET5, NET6)이 '하이'레벨일 때 제1출력노드(TX_OUT) 또는 제2출력노드(TX_OUTb)가 풀다운 구동되는 것이므로 구동제어신호들(NET5, NET6)이 비활성화 된다는 것은 구동제어신호들(NET5, NET6)의 레벨이 논리 '로우'로 된다는 것을 의미한다. 상세하게, 오프신호(OFF)가 인에이블되면 트랜지스터들(631, 632)이 온 되고, 구동제어신호들(NET5, NET6)의 레벨이 '로우'가 된다. 따라서 제2드라이버(420)는 어떠한 출력노드(TX_OUT, TX_OUTb)도 풀다운 구동하지 아니한다.
정리하면, 오프신호(OFF)가 디스에이블된 때에는 제2드라이버(420)는 종래의 제2드라이버(220)와 동일하게 동작하지만, 오프신호(OFF)가 인에이블되면 제2드라이버(420)는 오프되어 어느 출력노드(TX_OUT, TX_OUTb)도 풀다운 구동하지 않는다.
도 7의 a, b, c는 본 발명의 일실시예에 따른 데이터 전송회로(도 4)가 데이터들을 출력하는 파형을 도시한 도면이다.
도 7의 a는 노멀 모드 상태일 때(LOW_POWER 디스에이블) 데이터 전송회로가 출력하는 데이터의 파형을 나타낸다. 노멀 모드 상태일 때 제1드라이버(410)와 제2드라이버(420)는 도 2에서 설명한 종래의 데이터 전송회로와 동일하게 동작하므로 도 3(도 7의 a)과 동일한 파형으로 데이터(D0, D1)를 출력하게 된다.
도 7의 b는 제1드라이버(410)가 오프신호(OFF)를 입력받지 않은 상태로 동작하도록 설계된 상태(제1드라이버 종래와 동일)에서 저전력 모드시(LOW_POWER 인에 이블) 데이터 전송회로가 출력하는 데이터(D0, D1)의 파형을 나타낸다. 이 경우 제1드라이버(410)는 노멀 모드와 동일하게 동작하고, 제2드라이버(420)는 두 데이터(D0, D1)가 서로 다르면 오프되므로 도면과 같은 파형으로 데이터(D0, D1)를 출력하게 된다.
도 7의 c는 제1드라이버(410)가 오프신호(OFF)를 입력받아 동작하도록 설계된 상태(제1드라이버=도 5)에서 저전력 모드시(LOW_POWER 인에이블) 데이터 전송회로가 출력하는 데이터(D0, D1)의 파형을 나타낸다. 이 경우 두 데이터(D0, D1)가 서로 다르면 제1드라이버(410)는 제1출력노드(TX_OUT)와 제2출력노드(TX_OUTb)를 바꾸어 구동하고, 제2드라이버(420)는 오프되므로 도면과 같은 파형으로 데이터(D0, D1)를 출력하게 된다.
저전력 모드의 출력파형인 도 7의 b 및 도 7의 c와 같은 파형으로 데이터(D0, D1)가 출력되더라고 데이터(D0, D1)의 논리상태의 구별은 가능하며, 이 경우 도 7의 a와 대비하였을때, 출력노드들(TX_OUT, TX_OUTb)이 노멀 모드시보다 '풀리 하이'상태를 유지하는 구간이 더 많으므로 더 적은 전력을 소모하게 된다.
도 8은 본 발명의 다른 실시예에 따른 데이터 전송회로의 구성도이다.
본 발명의 다른 실시예에 따른 데이터 전송회로는, 제1레벨로 터미네이션된 제1출력노드(TX_OUT)와 제2출력노드(TX_OUTb); 제1데이터(D0)와 반전된 제1데이터(D0b), 제2데이터와(D1) 반전된 제2데이터(D1b)를 그대로 출력하지만, 저전력 모드시(LOW_POWER 인에이블)에 제1데이터(D0)와 제2데이터(D1)가 서로 다르면 제1데이터(D0)와 반전된 제1데이터(D0b)는 서로 바꾸어서 출력하고 제2데이터(D1)와 반 전된 제2데이터(D1b)는 모두 비활성화시켜 출력하는 디코딩부(830); 디코딩부(830)에서 출력되는 제1데이터(K0)와 반전된 제1데이터(K0b)에 응답하여 제1출력노드(TX_OUT)와 제2출력노드(TX_OUTb)를 각각 제2레벨을 향해 구동하는 제1드라이버(810); 및 디코딩부(830)에서 출력되는 제2데이터(K1)와 반전된 제2데이터(K1b)에 응답하여 제1출력노드(TX_OUT)와 제2출력노드(TX_OUTb)를 각각 제2레벨을 향해 구동하며, 제1드라이버(810)와는 다른 구동력을 가지는 제2드라이버(820)를 포함하여 구성된다.
디코딩부(830)는 제1데이터쌍(D0, D0b)과 제2데이터쌍(D1, D1b)을 입력받아 제1드라이버(810) 및 제2드라이버(820)에 입력될 제1데이터(K0), 반전된 제1데이터(K0b), 제2데이터(K1), 반전된 제2데이터(K1b)를 디코딩한다. 도 8의 실시예는 제1드라이버(810)와 제2드라이버(820)에 입력되는 데이터(K0, K1b, K1, K1b) 자체를 디코딩부(830)에 의해 노멀 모드(LOW_POWER 디스에이블) 또는 저전력 모드(LOW_POWER 인에이블)에 따라 다르게 입력해 줌으로써 노멀 모드시에는 도 7의 a와 같은 파형으로 저전력 모드시에는 도 7의 c와 같은 파형으로 데이터(D0, D1)가 출력될 수 있도록 해준다. 즉, 간단히 말해 도 8은 종래의 도 2와 같은 데이터 전송회로의 입력단에 디코딩부(830)의 추가로 도 4와 같은 동작을 할 수 있게 해준다.
디코딩부(830)는 노멀 모드시와 저전력 모드이면서 제1데이터(D0)와 제2데이터(D1)가 상이하지 않은 경우에는 제1데이터(D0)와 반전된 제1데이터(D0b), 제2데이터(D1)와 반전된 제2데이터(D1b)를 그대로 출력한다(D0=K0, D0b=K0b, D1=K1, D1b=K1b). 그러나 저전력 모드이면서 제1데이터(D0)와 제2데이터(D1)가 서로 다를 때는 제1데이터(D0)와 반전된 제1데이터(D0b)는 서로 바꾸어 출력하고 제2데이터(D1)와 반전된 제2데이터(D1b)는 모두 비활성화시켜 출력한다. 여기서 비활성화시킨다는 의미는 제2드라이버(820)가 제1출력노드(TX_OUT) 또는 제2출력노드(TX_OUTb)를 구동하지 못하게 한다는 의미이므로 디코딩부(830)에 출력되는 제2데이터(K1)와 반전된 제2데이터(K1b) 모두 1('하이')임을 의미한다.
이러한 디코딩부(830)의 진리표를 정리하면 다음의 표 1과 같다.
LOW_POWER D0, D1 K0 K0b K1 K1b
0 0,0 0 1 0 1
0 1,0 1 0 0 1
0 0,1 0 1 1 0
0 1,1 1 0 1 0
1 0,0 0 1 0 1
1 1,0 0 1 1 1
1 0,1 1 0 1 1
1 1,1 1 0 1 0
본 실시예에서는 디코딩부(830)에서 제1드라이버(810)와 제2드라이버(820)에 입력되는 데이터(K0, K0b, K1, K1b)를 노멀 모드 저전력 모드에 따라서 알아서 디코딩해 입력하기 때문에 제1드라이버(810)와 제2드라이버(820)는 종래의 제1드라이버(210)와 제2드라이버(220)가 그대로 사용될 수 있다. 그러면 노멀 모드에서는 도 7의 a와 같은 파형으로 데이터를 출력하며, 저전력 모드에서는 도 7의 c와 같은 파형으로 데이터를 출력하게 된다.
그러나 제2드라이버(820)는 종래와 다르게 다음의 도 9와 같이 구성될 수도 있다.
도 9는 도 8의 제2드라이버(820)의 일실시예 구성도이다.
제2드라이버(820)는 종래의 제2드라이버(220)와 마찬가지로 프리드라이버부(910)와 메인드라이버부(930)를 포함하여 구성된다. 그리고 도면과 같이, 오프제어부(920)를 더 포함하여 구성될 수도 있다.
프리드라이버부(910)는, 디코딩부(830)에서 출력되는 제2데이터(K1)와 반전된 제2데이터(K1b)에 응답하여 구동제어신호들(NET7, NET8)을 생성한다. 그리고 메인드라이버부(930)는 구동제어신호들(NET7, NET8)에 응답하여 제1출력노드(TX_OUT) 또는 제2출력노드(TX_OUTb)를 풀다운 구동한다.
오프제어부(920)는 제2데이터(K1)와 반전된 제2데이터(K1b)에 응답하여 구동제어신호들(NET7, NET8)을 모두 비활성화시킨다. 제2데이터(K1)와 반전된 제2데이터(K1b)가 (1, 1)의 값을 가질 경우에는 어차피 구동제어신호들(NET7, NET8)의 논리레벨이 '로우'로 비활성화 되지만, 오프제어부(920)는 이러한 구동제어신호들(NET7, NET8)의 논리레벨이 더욱 확실하게 비활성화되는 것을 돕는다.
디코딩부(830)에서 출력되는 제2데이터(K1)와 반전된 제2데이터(K1b)가 (1, 1)의 레벨을 가질 때 구동제어신호(NET7, NET8)가 더욱 확실하게 비활성화되도록 돕는 오프제어부(920)가 추가되었다는 것을 제외하면 제2드라이버(820)의 동작은 종래의 제2드라이버(220)에 비해 특별할 것이 없으므로, 이에 대한 더 이상의 상세한 설명은 생략하기로 한다.
경우에 따라서는 드라이버의 로딩(loading)을 맞춰주기 위해서 제1드라이버(810)에도 오프제어부(920)가 추가되어 실시될 수 있다.
도 10은 도 8의 디코딩부(830)의 일실시예 구성도이다.
표 1과 동일한 진리표대로 데이터(D0, D0b, D1, D1b)를 디코딩해 출력(K0, K0b, K1, K1b)하는 디코딩부(830)를 도시하였으며, 그 동작은 표 1과 동일하므로 이에 대한 별도의 설명은 생략하기로 한다.
표 1의 진리표를 만족시키는 디코딩부(830)를 도면과는 달리 여러 가지의 다양한 방법으로 구현 가능함은 당연하다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
도 1은 종래의 펄스 진폭 변조 방식(4PAM)의 데이터 전송회로가 출력하는 데이터들의 논리상태에 따라 출력노드들에서의 전압 레벨을 도시한 도면.
도 2는 도 1과 같은 논리상태로 데이터들을 출력하는 종래의 데이터 전송회로의 구성을 도시한 도면.
도 3은 저전력 소모를 위한 종래의 데이터 전송회로의 출력 노드(TX_OUT, TX_OUTb)의 논리 레벨을 나타낸 도면.
도 4는 본 발명의 일실시예에 따른 데이터 전송회로의 구성도.
도 5는 도 4의 제1드라이버(410)가 오프신호(OFF)를 입력받게 설계되는 경우의 구성을 도시한 일실시예 도면.
도 6은 도 4의 제2드라이버(420)의 구성을 도시한 일실시예 도면.
도 7의 a, b, c는 본 발명의 일실시예에 따른 데이터 전송회로(도 4)가 데이터들을 출력하는 파형을 도시한 도면.
도 8은 본 발명의 다른 실시예에 따른 데이터 전송회로의 구성도.
도 9는 도 8의 제2드라이버(820)의 일실시예 구성도.
도 10은 도 8의 디코딩부(830)의 일실시예 구성도.

Claims (9)

  1. 제1레벨로 터미네이션된 제1출력노드와 제2출력노드;
    저전력 모드시에 제1데이터와 제2데이터의 논리조합에 의해 인에이블되는 오프신호를 생성하는 제어부;
    상기 제1데이터에 응답하여 상기 제1출력노드 또는 상기 제2출력노드를 제2레벨을 향해 구동하는 제1드라이버; 및
    상기 제2데이터에 응답하여 상기 제1출력노드 또는 상기 제2출력노드를 상기 제1드라이버와는 다른 구동력으로 제2레벨을 향해 구동하지만, 상기 오프신호 인에이블시에는 오프되는 제2드라이버
    를 포함하는 데이터 전송회로.
  2. 제 1항에 있어서,
    상기 제어부는,
    저전력 모드시에 상기 제1데이터와 상기 제2데이터의 논리값이 다르면 상기 오프신호를 인에이블시키는 것을 특징으로 하는 데이터 전송회로.
  3. 제 2항에 있어서,
    상기 제1드라이버는,
    상기 오프신호 인에이블시에는 상기 제1출력노드와 상기 제2출력노드를 바꾸어 구동하는 것을 특징으로 하는 데이터 전송회로.
  4. 제 1항에 있어서,
    상기 제1레벨이 풀업 전압의 레벨인 경우 상기 제2레벨은 풀다운 전압의 레벨이며,
    상기 제2레벨이 풀업 전압의 레벨인 경우 상기 제2레벨은 풀다운 전압의 레벨인 것을 특징으로 하는 데이터 전송회로.
  5. 제 1항에 있어서,
    상기 제2드라이버는,
    상기 제2데이터와 반전된 상기 제2데이터에 응답하여 구동제어신호들을 생성하는 프리드라이버부;
    상기 오프신호 인에이블시 상기 구동제어신호들을 디스에이블시키는 오프제어부; 및
    상기 구동제어신호들에 응답하여 상기 제1출력노드 또는 상기 제2출력노드를 구동하는 메인드라이버부
    를 포함하는 것을 특징으로 하는 데이터 전송회로.
  6. 제1레벨로 터미네이션된 제1출력노드와 제2출력노드;
    제1데이터와 반전된 제1데이터, 제2데이터와 반전된 제2데이터를 그대로 출력하지만, 저전력 모드시에 상기 제1데이터와 상기 제2데이터가 서로 다르면 상기 제1데이터와 상기 반전된 제1데이터는 서로 바꾸어서 출력하고 상기 제2데이터와 상기 반전된 제2데이터는 모두 비활성화시켜 출력하는 디코딩부;
    상기 디코딩부에서 출력되는 상기 제1데이터와 상기 반전된 제1데이터에 응답하여 상기 제1출력노드와 상기 제2출력노드를 각각 제2레벨을 향해 구동하는 제1드라이버; 및
    상기 디코딩부에서 출력되는 상기 제2데이터와 상기 반전된 제2데이터에 응답하여 상기 제1출력노드와 상기 제2출력노드를 각각 제2레벨을 향해 구동하며, 상기 제1드라이버와는 다른 구동력을 가지는 제2드라이버
    를 포함하는 데이터 전송회로.
  7. 제 6항에 있어서,
    상기 제1레벨이 풀업 전압의 레벨인 경우 상기 제2레벨은 풀다운 전압의 레벨이며,
    상기 제1레벨이 풀다운 전압의 레벨인 경우 상기 제2레벨은 풀업 전압의 레벨인 것을 특징으로 하는 데이터 전송회로.
  8. 제 6항에 있어서,
    상기 제2드라이버는,
    상기 디코딩부에서 출력되는 상기 제2데이터와 상기 반전된 제2데이터에 응답하며 구동제어신호들을 생성하는 프리드라이버부; 및
    상기 구동제어신호들에 응답하여 상기 제1출력노드 또는 상기 제2출력노드를 구동하는 메인드라이버부
    를 포함하는 것을 특징으로 하는 데이터 전송회로.
  9. 제 8항에 있어서,
    상기 제2드라이버는,
    상기 디코딩부에서 출력되는 상기 제2데이터와 상기 반전된 제2데이터에 응답하여 상기 구동제어신호들을 모두 비활성화하는 오프제어부를 더 포함하는 것을 특징으로 하는 데이터 전송회로.
KR1020070128236A 2007-12-11 2007-12-11 데이터 전송회로 KR100875667B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070128236A KR100875667B1 (ko) 2007-12-11 2007-12-11 데이터 전송회로
US12/164,948 US7667493B2 (en) 2007-12-11 2008-06-30 Data transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070128236A KR100875667B1 (ko) 2007-12-11 2007-12-11 데이터 전송회로

Publications (1)

Publication Number Publication Date
KR100875667B1 true KR100875667B1 (ko) 2008-12-26

Family

ID=40373102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070128236A KR100875667B1 (ko) 2007-12-11 2007-12-11 데이터 전송회로

Country Status (2)

Country Link
US (1) US7667493B2 (ko)
KR (1) KR100875667B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9020028B2 (en) 2012-11-22 2015-04-28 SK Hynix Inc. Transmitter circuit, receiver circuit, and transmitting/receiving system
US11876515B2 (en) 2021-11-19 2024-01-16 Samsung Display Co., Ltd. Transceiver and method of driving the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4390304B2 (ja) * 1998-05-26 2009-12-24 株式会社ルネサステクノロジ 半導体集積回路装置
KR100539267B1 (ko) * 2004-06-14 2005-12-27 삼성전자주식회사 한쌍의 전송라인을 통해 전송되는 한쌍의 차동신호를안정적으로 종단시키는 구조를 갖는 메모리 시스템
JP5082309B2 (ja) * 2005-11-25 2012-11-28 セイコーエプソン株式会社 集積回路装置及び電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9020028B2 (en) 2012-11-22 2015-04-28 SK Hynix Inc. Transmitter circuit, receiver circuit, and transmitting/receiving system
US11876515B2 (en) 2021-11-19 2024-01-16 Samsung Display Co., Ltd. Transceiver and method of driving the same

Also Published As

Publication number Publication date
US7667493B2 (en) 2010-02-23
US20090147883A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
KR101290080B1 (ko) 프리엠퍼시스 회로 및 이를 구비한 차동 전류 신호전송 시스템
EP1316146B1 (en) Circuit for producing low-voltage differential signals
US7701262B2 (en) Transmission line drivers and serial interface data transmission devices including the same
US7279937B2 (en) Programmable amplitude line driver
US20030189446A1 (en) Output driver circuit for controlling up-slew rate and down-slew rate independently and up-driving strength and down-driving strength independently
US6911860B1 (en) On/off reference voltage switch for multiple I/O standards
US7109759B2 (en) Voltage mode current-assisted pre-emphasis driver
KR20150086711A (ko) 레벨 쉬프터
US7449940B2 (en) Buffer circuit
US7956645B2 (en) Low power high-speed output driver
US20070279092A1 (en) Level shifter circuit
EP3910633A1 (en) Output circuit and chip
KR100875667B1 (ko) 데이터 전송회로
US5309036A (en) Driver circuit for an attachment unit interface used in a network system
KR100801058B1 (ko) 스큐를 감소시키는 신호 전달 회로, 신호 전달 방법 및상기 회로를 구비하는 시스템
US20110001510A1 (en) Semiconductor device
US8749266B2 (en) Data output circuit responsive to calibration code and on die termination code
US20060214717A1 (en) Low amplitude differential output circuit and serial transmission interface using the same
US7372303B2 (en) Semiconductor integrated circuit
TWI733630B (zh) 輸出入模組
US9407243B1 (en) Receiver circuit
US7477081B2 (en) Pre-driver circuit and data output circuit using the same
US11973496B2 (en) Drive circuit
JP3722779B2 (ja) 差動出力回路
KR20020022919A (ko) 씨모스 버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee