상기의 목적을 달성하고, 상술한 종래기술의 문제점을 해결하기 위하여, 본 발명의 일실시예에 따른 디지털 원자로 보호계통은 독립적으로 동작하는 리던던시(redundancy) 구조의 4 채널들을 포함하고, 각 채널은 이중의 비교논리 프로세서 중 제1 비교논리 프로세서와 이중의 동시논리 프로세서 중 제1 동시논리 프로세서를 포함하는 제1 그룹; 및 상기 이중의 비교논리 프로세서 중 제2 비교논리 프로세서와 상기 이중의 동시논리 프로세서 중 제2 동시논리 프로세서를 포함하는 제2 그룹을 포함하고, 상기 제1 및 상기 제2 비교논리 프로세서(BP: Bistable Processor) 는 원자로 계통들의 상태를 나타내는 복수의 감지신호들을 기반으로 입력된 신호값을 기저장된 트립 설정치와 비교하여 트립신호를 발생하고, 상기 제1 및 상기 제2 동시논리 프로세서(CP: Coincidence Processor)는, 상기 4 채널들의 해당 그룹의 비교논리 프로세서들로부터 출력되는 트립신호들을 2/4 논리조합하여 최종 트립신호를 생성하고, 상기 각 채널에서 리던던시 구조의 상기 제1 그룹 및 상기 제2 그룹의 독립적인 동작에 의하여 상기 최종 트립신호에 따라 원자로를 정지시키거나 또는 원자로정지차단기(RTSG) 및 공학적 안전설비-기기제어계통(ESF-CCS)을 구동하는 것을 특징으로 한다.
또한, 본 발명의 일실시예에 따른 디지털 원자로 보호계통의 이중화 방법은, 독립적으로 동작하는 리던던시 구조의 4 채널들을 포함하는 디지털 원자로 보호계통의 이중화 방법에 있어서, 각 채널은 이중의 비교논리 프로세서 중 제1 비교논리 프로세서와 이중의 동시논리 프로세서 중 제1 동시논리 프로세서를 포함하는 제1 그룹; 및 상기 이중의 비교논리 프로세서 중 제2 비교논리 프로세서와 상기 이중의 동시논리 프로세서 중 제2 동시논리 프로세서를 포함하는 제2 그룹을 포함하고, 상기 제1 및 상기 제2 비교논리 프로세서에서 원자로 계통들의 상태를 나타내는 복수의 감지신호들을 기반으로 입력된 신호값을 기저장된 트립 설정치와 비교하여 트립신호를 발생하는 단계; 및 상기 제1 및 상기 제2 동시논리 프로세서에서 상기 4 채널들의 해당 그룹의 비교논리 프로세서들로부터 출력되는 트립신호들을 2/4 논리조합하여 최종 트립신호를 생성하는 단계를 포함하고, 상기 각 채널에서 리던던시 구조의 상기 제1 그룹 및 상기 제2 그룹의 독립적인 동작에 의하여 상기 최종 트립신 호에 따라 원자로를 정지시키거나 또는 원자로정지차단기(RTSG) 및 공학적 안전설비-기기제어계통(ESF-CCS)을 구동하는 것을 특징으로 한다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
도 1은 본 발명의 일실시예에 따른 디지털 원자로 보호계통의 구성을 도시한 도면이다.
도 1에 도시한 바와 같이, 디지털 원자로 보호계통(100)은 리던던시(redundancy) 구조의 4 채널(101, Channel A, B, C, D)들, 원격정지실 운전원모듈(102, RSR OM), 주제어실 운전원모듈(103, MCR OM)을 포함한다. 상기 채널은 3,4,5,6,7,8 등 N개(N은 3이상 자연수) 이상으로 구성될 수 있으나, 리던던시의 효율과 회로의 복잡성 등을 고려하여 4 채널의 리던던시 구조가 바람직하며, 상기 4 채널들은 채널간의 물리적 전기적 독립성이 유지되도록 구성되어 있다. 원격정지실 운전원모듈(102, RSR OM) 및 주제어실 운전원모듈(103, MCR OM)은 원자로 보호계통의 운전상태를 감시하고 제어를 행할 수 있다.
또한, 디지털 원자로 보호계통(100)은 제어기기 및 시험/진단 관련 인간-기계 연계(MMI: Man-Machine Interface)가 장착되는 캐비닛으로 구성된다. 외부계통에는 Tr. CPC, 원자로 트립 장치(RTSG), 공학적 안전설비-기기제어계통(ESF-CCS)으로 구성된다. 여기서, Tr은 PI(Process Instrument)로 표기될 수 있다.
상기 4 채널들(채널 A, 채널 B, 채널 C, 채널 D)은 센서신호 입력단부터 각 채널의 출력단까지 완전 독립적으로 구동되며, 안전데이터링크(SDL: Safety Data Link)에 의한 통신방식을 통하여 각 채널의 비교논리 프로세서(BP: Bistable Processor)에서 출력되는 원자로 계통들의 공정 변수 별 트립신호를 다른 채널의 동시논리 프로세서(CP: Coincidence Processor)로 전송하여 각 채널간에 정보를 교환한다. 센서에 의하여 측정하는 공정 변수별 감지신호는 각 계통의 압력, 노심 보호 연산기(CPC: Core Protection Calculator)에서 계산되는 원자로 내부의 인자 값, 노외 중성자속 감시시스템(ENFMS: Ex-core Neutron Flux Monitoring System)에서 측정되는 중성자속 출력 값 등을 포함하며, 이들 값들은 각 채널 별로 독립적으로 입력된다.
입력단에 입력된 센서 감지신호들은 비교논리 프로세서(BP)에 전송되어 비교논리 프로세서(BP) 내부에 저장되어 있는 트립 설정치와 비교되고, 특정 신호 값이 해당하는 트립 설정치를 초과하는 경우, 비교논리 프로세서(BP)는 해당 변수에 대한 트립 신호를 발생한다. 발생한 트립 신호는 4 채널들에 있는 각각의 동시논리 프로세서(채널 A의 CP, 채널B의 CP, 채널C의 CP, 채널D의 CP)로 안전데이터링크를 통하여 전송된다. 동시논리 프로세서(CP)는 4 채널들에 있는 비교논리 프로세서(BP)에서 출력되는 공정 변수 별 트립 신호를 2/4 논리조합을 수행하여 논리를 만족하는 경우, 즉, 4채널 중 2채널로부터 해당 논리 값이 같은 경우에, 최종 트립 신호를 생성하여 개시 회로로 전송한다. 상기 개시 회로는 상기 최종 트립 신호를 수신하면, 원자로 트립 장치(RTSG: Reactor Trip Switch Gear)를 통한 제어봉 전원을 차단하여 제어봉 낙하에 의한 원자로 정지를 구동하고, 공학적 안전설비-기기제 어계통(ESF-CCS: Engineered Safety Features - Component Control System)을 구동하여 원자로를 냉각하도록 한다.
이하에서는 각 채널의 상세 구성을 설명하기 위하여 도 2를 참조하여 설명한다.
디지털 원자로 보호계통(100)의 각 채널(200)은 이중화 구조의 제1 및 제2 비교논리 프로세서(201a, 201b), 이중화 구조의 제1 및 제2 동시논리 프로세서(202a, 202b), 원격정지실 운전원모듈(203, RSR OM), 주제어실 운전원모듈(204, MCR OM), 캐비닛 운전원모듈(205, COM), 개시 회로(206), 자동시험 및 연계프로세서(207, ATIP) 및 기타 하드웨어 장치들로 구성되며, 각 프로세서와 운전원모듈(OM: Operator Module)은 데이터통신망을 통해 연결된다.
비교논리 프로세서들(201a, 201b), 동시논리 프로세서들(202a, 202b), 자동시험 및 연계프로세서(207, ATIP)는 디지털 제어기기(PLC, Programmable Logic Controller)를 사용한다. 상기 디지털 제어기기(PLC)는 아날로그 및 디지털 신호를 처리하는 입/출력모듈, 보호논리를 수행하는 CPU모듈, 데이터통신을 처리하는 통신모듈 및 전원모듈로 구성된다. 원격정지실 운전원모듈(203, RSR OM) 및 주제어실 운전원모듈(204, MCR OM)은 원자로 보호계통의 운전상태를 감시하고 제어를 행할 수 있다.
디지털 원자로 보호계통(200)은 안전등급(Class 1E)을 만족하며, 내진범주 I(Seismic Category I)로 분류한다. 소프트웨어의 경우 캐비닛 운전원모듈(205, COM)과 자동시험 및 연계프로세서(207, ATIP)에 장착되는 소프트웨어는 안전관련등 급(Safety Related)이고 비교논리 프로세서들(201a, 201b)과 동시논리 프로세서들(202a, 202b)의 것은 안전필수등급(Safety Critical)이다.
제1 비교논리 프로세서(201a, BP1)와 제1 동시논리 프로세서(202a, CP1)는 제1 그룹이고, 제2 비교논리 프로세서 (201b, BP2)와 제2 동시논리 프로세서(202b, CP2)는 제2 그룹으로서 이중화 구조로 구성된다. 채널 내의 상기 제1 그룹과 상기 제2 그룹은 입력모듈에서부터 출력모듈까지 완전히 분리되어 있고, 공정 변수 별 센서 감지 신호들이나 트립 변수별 소정 입력 신호들을 서로 공유한다. 즉, 각 그룹에 속한 프로세서 간에만 상호 연계되고, 다른 그룹에 있는 비교논리 프로세서 및 동시논리 프로세서는 독립적으로 구동한다. 비교논리 프로세서의 출력(예를 들어, BP1 출력)은 안전데이터링크(SDL)를 통해 동일 채널 및 타 채널의 동일 그룹 동시논리 프로세서(채널 A의 CP1, 채널 B의 CP1, 채널 C의 CP1, 채널 D의 CP1)로 전달될 수 있다.
비교논리 프로세서들(201a, 201b)은 입력단 신호처리 프로세서를 통해 디지털 신호로 변환된 센서 감지신호들을 기반으로 입력된 신호값을 취득하여 이 값과 트립 설정치를 비교하여 트립 또는 예비트립 상태를 결정한다.
비교논리 프로세서들(201a, 201b)은 트립 설정치를 결정하는데, 상기 트립 설정치는 고정형 설정치와 수동리셋형의 가변 설정치 및 비율제한형의 가변 설정치가 있다.
또한, 비교논리 프로세서들(201a, 201b)은 입력된 공정치가 트립(예비트립) 설정치를 초과(상승형)하거나 트립(예비트립) 설정치 이하로 감소(하강형)하면 각 각 채널트립(예비트립)을 발생한다. 노심 보호 연산기(CPC)로부터의 디지털 입력 트립변수인 해당 감지 신호에 대하여, 결정된 트립(예비트립) 신호에 따라 채널트립(예비트립)이 결정된다.
비교논리 프로세서들(201a, 201b)은 공정치가 허용범위 내에 있을 때 각 채널(200)의 전면부의 스위치를 통해 운전원으로부터 각 채널의 우회(bypass) 요구신호를 요청받고, 운전우회를 개시한다. 운전우회가 입력되면 해당 트립변수(대수출력트립 및 가압기저압력트립)에 대한 비교논리 트립 및 예비트립은 우회되어 무효화된다. 상기 공정치가 상기 허용범위를 벗어나면 개시된 운전우회는 자동으로 제거된다.
또한, 비교논리 프로세서들(201a, 201b)은 안전데이터링크(SDL)를 통해 상기 4채널들(자기 채널 및 타 채널)의 이중의 동시논리 프로세서로 트립과 예비트립, 우회요구와 우회 및 박동신호 등의 상태신호를 전송한다. 또한, 비교논리 프로세서들(201a, 201b)은 상기 상태 정보 및 운전정보를 채널내부통신망(ICN, Inter-Channel Network)을 통해 원격정지실 운전원모듈(203, RSR OM), 주제어실 운전원모듈(204, MCR OM), 캐비닛 운전원모듈(205, COM), 및 자동시험 및 연계프로세서(207, ATIP)로 전송한다.
동시논리 프로세서들(202a, 202b)은 상기 4 채널들의 해당 그룹의 비교논리 프로세서들로부터 출력되는 변수별 트립신호를 2/4 논리조합하여 최종 트립신호를 생성한다. 동시논리 프로세서들(202a, 202b)은 상기 생성된 최종 트립신호를 개시 회로(206, IC)로 전송한다. 동시논리 프로세서들(202a, 202b)은 채널내부통신망 (ICN)을 통해 트립상태, 트립채널우회 상태 등의 운전정보를 원격정지실 운전원모듈(203, RSR OM), 주제어실 운전원모듈(204, MCR OM), 캐비닛 운전원모듈(205, COM), 및 자동시험 및 연계프로세서(207, ATIP)로 전송한다.
본 발명에 따르면, 비교논리 프로세서의 정비 및 시험을 위해서 해당 고장 혹은 시험중인 채널의 출력을 우회할 필요가 있다. 이를 위해, 동시논리 프로세서들(202a, 202b)은 개별 트립변수 우회와 전채널 우회의 트랩채널우회 수단을 제공한다. 상기 개별 트립변수 우회는 한 트립변수에 대하여 하나의 채널만 우회시키며 이미 트립채널우회(TCB, Trip-Channel Bypass)가 적용되어 있는 변수는 다른 채널의 트립채널요구를 무시할 수 있다. 이때, 한 채널내의 다른 변수에 대한 트립채널우회는 허용한다. 동일 시각에 두 개 이상의 채널에서 동일변수에 대한 트립채널요구가 입력되면 A, B, C, D 채널의 순서로 우선순위를 갖는다.
상기 전채널 우회(ACB, All-Channel Bypass)는 한 개의 채널 전체를 우회시킬 수 있으며, 동시에 2개 이상의 채널에 대한 우회는 금지된다. 상기 전채널 우회는 3개 이상의 채널에서 우회하고자 하는 채널에 대한 우회를 요구할 때 개시된다. 즉, 채널 A의 전채널 우회를 개시하려면 채널 A, B, C, D 4개의 채널 중 3개 이상의 채널에서 채널 A에 대한 전채널 우회를 입력해야 한다.
번호 |
A 버튼상태 |
B 버튼상태 |
C 버튼상태 |
D 버튼상태 |
오류 |
결정 |
1 |
0 |
0 |
0 |
0 |
0 |
N |
2 |
0 |
0 |
0 |
1 |
0 |
D |
3 |
0 |
0 |
1 |
0 |
0 |
C |
4 |
0 |
0 |
1 |
1 |
1 |
N |
5 |
0 |
1 |
0 |
0 |
0 |
B |
6 |
0 |
1 |
0 |
1 |
1 |
N |
7 |
0 |
1 |
1 |
0 |
1 |
N |
8 |
0 |
1 |
1 |
1 |
1 |
N |
9 |
1 |
0 |
0 |
0 |
0 |
A |
10 |
1 |
0 |
0 |
1 |
1 |
N |
11 |
1 |
0 |
1 |
0 |
1 |
N |
12 |
1 |
0 |
1 |
1 |
1 |
N |
13 |
1 |
1 |
0 |
0 |
1 |
N |
14 |
1 |
1 |
0 |
1 |
1 |
N |
15 |
1 |
1 |
1 |
0 |
1 |
N |
16 |
1 |
1 |
1 |
1 |
1 |
N |
표 1은 전채널 우회 요구입력에 대한 신호 검증 논리표를 도시한 것이다. 여기서, 결정필드에 표시된 알파벳은 상기 N(Normal)은 우회요구아님, 상기 A는 A채널 우회요구, 상기 B는 B채널 우회요구, 상기 C는 C채널 우회요구, 상기 D는 D채널 우회요구한 것을 나타낸다.
채널(200)은 각 채널의 전면부의 스위치를 통해 각 채널에 속한 상기 제1 및 상기 제2 비교논리 프로세서에 대한 우회(bypass) 요구신호를 요청받고, 상기 4 채널들의 동시논리 프로세서로 전송한다. 신호검증 알고리즘에 따르면, 동시논리 프로세서들(202a, 202b)은 각 채널의 4개의 스위치 중 하나만 눌러진 경우(번호: 2, 3, 5, 9)나 모두 해제된 경우(번호: 1)만 유효하다고 판단하고 그 이외의 상태는 모두 오류로 처리한다. 예를 들어, 동시논리 프로세서들(202a, 202b)은 상기 4 채널들 중 3개가 서로 다르거나 2종류만 다른 경우에는 오류(ERROR)신호를 생성한다. 오류인 경우에는 경보를 표시하고 우회가 요구되지 않은 것으로 결정한다. 상기 신호검증 알고리즘은 하나의 버튼만 눌러지고 다른 것을 누르면 이미 눌러진 버튼이 복귀되는 복귀형버튼 스위치를 채용하는 경우에도 상기와 같이 16가지 경우의 수가 동일하게 적용될 수 있다.
A채널요구상태 |
B채널요구상태 |
C채널요구상태 |
D채널요구상태 |
오류 |
결정 |
N |
N |
N |
N |
0 |
N |
A |
N |
A |
A |
0 |
A |
N |
A |
B |
C |
1 |
N |
N |
N |
N |
C |
0 |
N |
A |
N |
N |
D |
0 |
N |
|
|
|
|
|
|
N |
N |
A |
N |
0 |
N |
N |
N |
A |
A |
0 |
N |
B |
B |
B |
B |
0 |
B |
N |
N |
A |
C |
0 |
N |
N |
N |
A |
D |
0 |
N |
|
|
|
|
|
|
N |
N |
B |
N |
0 |
N |
N |
N |
B |
A |
0 |
N |
B |
C |
B |
B |
0 |
B |
B |
N |
B |
C |
1 |
N |
N |
N |
B |
D |
0 |
N |
|
|
|
|
|
|
A |
D |
C |
C |
1 |
N |
N |
N |
C |
A |
0 |
N |
N |
N |
C |
B |
0 |
N |
N |
C |
C |
C |
0 |
C |
N |
N |
C |
D |
0 |
N |
|
|
|
|
|
|
D |
B |
D |
D |
0 |
D |
N |
N |
D |
A |
0 |
N |
A |
A |
D |
B |
1 |
N |
N |
N |
D |
C |
0 |
N |
N |
N |
D |
D |
0 |
N |
... |
... |
... |
... |
... |
... |
표 2는 전채널 우회 확정논리(3/4) 및 오류발생논리의 일례를 도시한 것이다. 여기서, 결정필드에 표시된 알파벳은 상기 N(Normal)은 우회요구아님, 상기 A는 A채널 우회요구, 상기 B는 B채널 우회요구, 상기 C는 C채널 우회요구, 상기 D는 D채널 우회요구한 것을 나타낸다.
동시논리 프로세서들(202a, 202b)은 상기 4 채널들 중 3개 이상의 채널에서 우회하고자 하는 채널에 대한 우회를 요구할 때 전채널 우회된다. 표 2에 도시한 바와 같이, 결정 필드 "A" 행에서는 B채널을 제외한 A, C, D 채널에서 모두 A채널의 우회를 요구한 것이므로, 이 경우 4 채널들 중 3개 이상의 채널에서 채널 A에 대한 전채널 우회를 입력한 것으로 채널 A의 우회요구는 유효하다. 이와 마찬가지로 결정 필드 "D" 행에서는 B채널만 채널 B를 우회요구하여 나머지 A, C, D 채널에서 모두 D채널의 우회를 요구한 것이므로, 이 경우에도 4 채널들 중 3개 이상의 채널에서 채널 D에 대한 전채널 우회를 입력한 것으로 채널 D의 우회요구는 유효하다.
또한, 동시논리 프로세서들(202a, 202b)은 상기 4 채널들에서 입력된 각 트립변수에 대한 비교논리 트립신호의 2/4 동시논리를 수행한다. 공정변수 입력부의 고장이 발생하여 어떤 변수에 대하여 트립채널우회가 존재하면 그 변수에 대해서는 우회채널을 무시하고 나머지 3개의 채널신호 중에서 2/3 동시논리를 만족하면 트립을 발생한다.
상기와 같은 전채널 우회는 비교논리 프로세서만을 우회하는 것으로 동시논리 프로세서가 고장이거나 시험을 하는 등의 동시논리 프로세서의 출력모듈 비가용상태에서 출력신호를 차단하는 방법이 없다. 각 채널의 출력은 1/2 논리에 의하여 채널의 최종 원자로정지 혹은 안전기기 작동신호를 생산하므로 동시논리 프로세서의 정비 혹은 고장시에도 위의 작동신호가 실패 안전(Fail Safe) 설계에 의하여 정지/작동신호가 해당 채널에서 발생된다. 본 발명에 따른 또 다른 선택형 Package(B-형)는 이중화 된 채널에서 고장이거나 정비중인 동시논리 프로세서를 우회(Bypass, Override) 시킬 수 있다. 이때, 단 한 채널에 있는 두 개의 동시논리 프로세서를 모두 우회할 수 없도록 연동구조로 구성한다.
이하에서는 도 3을 참조하여 동시논리 프로세서 우회 방법을 설명한다.
각 채널(200)은 상기 제1 동시논리 프로세서(202a)의 우회 스위치(301) 및 상기 제2 동시논리 프로세서(202b)의 우회 스위치(302)를 포함한다. 각 채널(200)은 운전원에 의하여 선택적으로 상기 제1 동시논리 프로세서(202a)의 우회 스위치(301) 또는 상기 제2 동시논리 프로세서(202b)의 우회 스위치(302)를 선택받는다. 이때, 상기 제1 동시논리 프로세서(202a)와 상기 제2 동시논리 프로세서(202b)가 모두 우회할 수 없도록 상기 운전원은 한번에 하나의 우회 스위치만 선택할 수 있다. 상기 운전원에 의해 하나의 우회 스위치가 선택되면 어느 하나의 동시논리 프로세서에 대한 출력모듈의 출력접점이 온 또는 오프되어 해당 동시논리 프로세서를 우회할 수 있다.
도시한 바와 같이, 운전원이 우회 스위치(301)를 누르면 상기 제1 동시논리 프로세서(202a)의 우회 릴레이 a의 연결은 온(on)되고 상기 제2 동시논리 프로세서(202b)의 우회 릴레이 b의 연결이 오프(off)되어 상기 제2 동시논리 프로세서(202b)만 우회된다. 따라서, 동시에 두 개의 동시논리 프로세서가 우회하는 경우가 발생하지 않는다.
이하에서는 도 4를 참조하여 개시 회로의 구조를 설명한다.
개시 회로(206, IC: Initiation Circuit)는 2개의 와치도그 타이머(401, WDT1, WST2), 광전송기(402, ESFS), 릴레이 코일(403), 가변 콘덴서, 다이오드 및 전원 등의 회로장치들로 구성된다. 보다 구체적으로, 개시 회로(206)는 직렬의 와치도그 타이머(401, watchdog timer)를 이용하여 동시논리프로세서(202a, 202b)의 동작 정지(CPU fail) 시 개시되도록 하고, 직렬과 병렬로 구성되는 것을 특징으로 한다.
개시 회로(206)는 각 그룹의 동시논리 프로세서(202a, 202b)로부터 출력신호를 수신하여 원자로정지차단기(RTSG)를 통해 원자로를 정지하거나 공학적 안전설비-기기제어계통(ESF-CCS)을 통해 공학적 안전설비를 작동한다. 개시 회로(206)는 두 그룹의 동시논리 프로세서(202a, 202b) 출력을 1/2 논리로 구현하거나 두 출력을 선택하는 논리로 구현한다. 원자로 보호계통 개시회로의 출력은 해당 채널의 원자로정지차단기(RTSG)로 하드와이어를 통해 연결되고, 공학적 안전설비-기기제어계통(ESF-CCS) 개시회로의 출력은 광케이블을 통해 공학적 안전설비-기기제어계통 각 디비젼(Division)의 그룹 제어기로 연결된다.
상기 와치도그 타이머(401, Watchdog Timer)는 동시논리 프로세서들(202a, 202b)의 박동신호를 감시하며, 박동신호에 오류가 발생하면 개시회로를 개방하여 원자로정지차단기(RTSG) 및 공학적 안전설비-기기제어계통(ESF-CCS)에 대한 개시 신호를 발생시킨다.
개시 회로(206)는 입력변수의 조건에 따라 원자로 정지, 공학적 안전설비 작동 및 제어봉인출 금지를 위한 개시신호를 생성할 수 있다. 이를 개시신호는 작동되고 있는 릴레이 코일(403)이 비자화(de-energized)됨으로써 실현된다. 상기 개시신호의 종류에는 저전압(Under Voltage) 원자로 정지, 단락(shunt) 원자로 정지, 안전주입 개시, 주증기 격리 개시, 격납용기 격리 개시, 격납용기 살수 개시, 제1 보조급수 개시, 제2 보조급수 개시, 제어봉인출금지 작동 등이 있다.
자동시험 및 연계프로세서(207, ATIP: Automatic Test and Interface Processor)는 채널 내부 및 타 채널의 비교논리 프로세서(201a, 201b) 및 동시논리 프로세서(202a, 202b)의 기능이 정확하게 작동하고 있는지를 시험하고 감시한다. 자동시험 및 연계프로세서(207, ATIP)는 비교논리 프로세서(201a, 201b)로부터 변수값, 설정치, 트립/예비트립 상태, 운전우회 등의 상태를 채널내부통신망(ICDN, Intra-Channel Data Network)을 통해 입력받아 비교논리 프로세서(201a, 201b)를 감시한다. 또한, 자동시험 및 연계프로세서(207, ATIP)는 동시논리 프로세서(202a, 202b)로부터 트립, 트립채널우회, 전채널우회 등의 상태를 채널내부통신망(ICDN)을 통해 입력받아 동시논리 프로세서(202a, 202b)를 감시한다.
자동시험 및 연계프로세서(207, ATIP)는 공학적 안전설비-기기제어계통 시험 및 연계프로세서(ETIP, ESF-CCS Test & Interface Processor)와 안전데이터 링크(SDL)를 통해 공학적 안전설비-기기제어계통(ESF-CCS)의 상태정보를 제공받고, 이를 운전원모듈(OM)로 전송한다. 또한, 원자로정지차단기(RTSG)의 각 지선(leg)의 연결상태(전류의 흐름 유무)를 검출하여 감시하고, 캐비닛 내부 전원공급장치 및 온도검출기, 캐비닛 도어 개방신호, 개시회로 등 채널 내부기기의 작동상태를 취득하고 감시한다.
또한, 자동시험 및 연계프로세서(207, ATIP)는 디지털 원자로 보호계통(100)의 Trouble 상태를 캐비닛 운전원모듈(205, COM)과 정보처리계통(IPS)에 제공한다. 디지털 원자로 보호계통(100)의 Trouble 경보는 캐비닛 온도 이상, 하드웨어 고장 및 시험 오류를 포함한다. 자동시험 및 연계프로세서(207, ATIP)는 채널 내에서 'Low DNBR', High LPD' 가 모두 우회될 경우 'CPC Test Enable' 출력신호를 CPC에 제공해야 한다. 자동시험 및 연계프로세서(207, ATIP)는 캐비닛내의 동시논리 프로세서(202a, 202b)가 위의 두 변수에 대하여 모두 트립채널우회일 때 우회상태로 결정한다.
자동시험 및 연계프로세서(207, ATIP)는 비교논리 프로세서 및 동시논리 프로세서가 정확하게 기능을 수행하는지를 확인하기 위해 수동개시 자동시험 기능을 가져야 한다. 상기 자동 시험 기능은 운전원에 의해 필요시 수동 또는 자동으로 수행할 수 있다. 이를 위해, 자동시험 및 연계프로세서(207, ATIP)는 자동 시험을 위한 시험 시작신호를 생성하여 비교논리 프로세서 및 동시논리 프로세서로 전송하고, 그 결과를 피드백 받아 건전성을 확인할 수 있다.
자동시험 및 연계프로세서(207, ATIP)는 건전성을 보증하기 위해 박동신호를 생성하여 그 신호를 디지털출력 모듈을 통해 개시 회로(206)의 워치도그 타이머(301)로 전송한다. 또한 자동시험 및 연계프로세서(207, ATIP)는 채널 내부 또는 타 채널의 자동시험 및 연계프로세서의 동작상태를 감시할 수 있도록 채널데이터통신망(ICDN)을 통해 박동신호(Heartbeat)를 전송한다.
디지털 원자로 보호계통(100)의 운전원 연계는 원격정지실 운전원모듈(203, RSR OM), 주제어실 운전원모듈(204, MCR OM) 및 캐비닛 운전원모듈(205, COM)로 구성된다. 여기서, 원격정지실 운전원모듈(203, RSR OM: Remote Shutdown Room Operator Module)과 주제어실 운전원모듈(204, MCR OM: Main Control Room Operator Module)은 운전우회 및 설정치 수동리셋 등 원자로 운전을 조작한다. 캐비닛 운전원모듈(205, COM: Cabinet Operator Module)은 예방정비 및 보수를 위한 제반 감시 및 조작을 수행한다. 이들 신호는 하드웨어 스위치를 통해 개시되고, 하드와이어를 통해 관련 비교논리 프로세서 또는 동시논리 프로세서로 전송된다.
캐비닛 운전원모듈(205, COM)에서는 시험 및 보수를 위한 트립채널우회(TCB, Trip-Channel Bypass), 전채널우회(ACB, All-Channel Bypass), 원자로 보호계통 정지차단기 리셋(RPS Trip Circuit Breaker Reset), 공학적 안전설비(ESF) 작동신호 리셋 등을 하드웨어 스위치를 통하여 개시한다. 캐비닛 운전원모듈(205, COM)은 터치화면과 컴퓨터, 트랙볼, 키보드 및 수동제어패널로 구성되며, 각 채널당 한 개씩 캐비닛 전면부에 설치된다. 캐비닛 운전원모듈(205, COM)은 채널내부 통신망(ICN)을 통해 비교논리 프로세서(201a, 201b), 동시논리 프로세서(202a, 202b), 자동시험 및 연계프로세서(207, ATIP)와 연결되며, 원자로 보호계통의 운전상태를 정보처리계통(IPS: Information Processing System)으로 전송하기 위한 게이트웨이(gateway)로 사용된다.
디지털 원자로 보호계통(100)은 각 프로세서 모듈간의 신호전송을 위하여 세 종류의 데이터 통신망을 갖는다. 안전데이터링크(SDL)는 비교논리 프로세서(201a, 201b) 출력을 동시논리 프로세서(202a, 202b)로 전송하며, 단방향성 및 결정론적 프로토콜을 사용한다. 자동시험 및 연계프로세서(207, ATIP)와 공학적 안전설비-기기제어계통(ESF-CCS) 시험 및 연계프로세서(ETIP)간의 통신도 SDL로 이루어진다. 채널내부통신망(ICN)은 각 채널 내의 비교논리 프로세서(201a, 201b), 동시논리 프로세서(202a, 202b), 자동시험 및 연계프로세서(207, ATIP) 및 운전원모듈(OM)간에 정보를 교환하기 위해 사용된다. 채널간 데이터 통신망(ICDN)은 채널간을 서로 연결하는 통신망으로, 각 채널의 자동시험 및 연계프로세서(207, ATIP)간에 운전정보를 서로 교환하고 경보계통(QIAS: Qualified Indication & Alarm System)과 자동시험 및 연계프로세서(207, ATIP)간의 통신을 수행한다.
이하에서는 도 5를 참조하여 엔지니어링 워크시스템(EWS)을 이용하여 설정치를 변경하는 방법을 설명한다.
디지털 원자로 보호계통(100)은 엔지니어링 워크스테이션(501, EWS: Engineering Work Station), 원자로 보호계통 정지차단기 리셋(502, RPS: Trip Circuit Breaker Reset)를 더 포함한다.
상기 엔지니어링 워크스테이션(501, EWS)은 원자로 보호계통 내의 각 프로세서나 하드웨어에 대한 설정치 및 관련 상수를 입력하기 위해 사용된다. 운전원은 엔지니어링 워크스테이션(EWS)를 통해 사용자 인증 후 상기 원자로 보호계통 정지차단기 리셋(RPS)에서 관리되는 원자로 정지와 연관된 정지 설정치들을 변경할 수 있다. 이것은 디지털 원자로 보호계통(100)의 안전을 위해 정지 설정치를 쉽게 바꾸지 못하도록 하기 위함이다. 이러한 설정치 변경용 엔지니어링 워크스테이션(501, EWS)은 설정치 변경이 끝나면 디지털 원자로 보호계통(100)으로부터 분리하여 원자력 발전소의 관리절차에 의하여 보관하고 기록의 인쇄 혹은 확인 등을 제외한 다른 일반 목적으로는 사용이 통제될 수 있다.
본 발명에 따른 디지털 원자로 보호계통의 이중화 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.