KR100875035B1

KR100875035B1 - 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램방법

Info

Publication number: KR100875035B1
Application number: KR1020070054383A
Authority: KR
Inventors: 성진용; 박성제
Original assignee: 주식회사 하이닉스반도체
Priority date: 2006-10-31
Filing date: 2007-06-04
Publication date: 2008-12-19
Also published as: CN101174463B; CN101174463A; KR20080039191A

Abstract

본원 발명의 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법은 소스 페이지의 LSB 데이터를 독출하여 페이지 버퍼의 제2 레지스터에 저장하는 단계와, 상기 제2 레지스터에 저장된 데이터를 데이터 입력부와 접속된 제1 레지스터로 이동시켜 저장하는 단계와, 상기 데이터 입력부를 통하여 상기 제1 레지스터에 저장된 데이터를 수정하는 단계와, 상기 수정된 데이터를 제2 레지스터에 이동시켜 저장하는 단계와, 상기 제2 레지스터에 저장된 데이터에 따라 타겟 페이지에 LSB 프로그램하는 단계를 포함한다.

멀티 레벨 셀, 카피백

Description

불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법{Multi level cell copyback programming method of non volatile memory device}

도 1은 본 발명이 적용되는 불휘발성 메모리 장치를 설명하기 위한 회로도이다.

도 2는 본원 발명의 일실시예에 따른 카피백 프로그램 방법중 LSB 페이지 카피백 방법을 설명하기 위한 순서도이다.

도 3은 본 발명의 일 실시예에 따른 검증 동작을 설명하기 위한 순서도이다.

도 4a는 제1 검증전압(PV1)을 기준으로 하는 제1 검증동작을 도시한 도면이다.

도 4b는 제2 검증전압(PV2)을 기준으로 하는 제2 검증동작을 도시한 도면이다.

도 4c는 제3 검증전압(PV3)을 기준으로 하는 제3 검증동작을 도시한 도면이다.

도 5는 본원 발명의 일 실시예에 따른 카피백 프로그램 방법중 MSB 페이지 카피백 방법을 설명하기 위한 순서도이다.

도 6은 본원 발명의 또 다른 실시예에 따른 검증 동작을 설명하기 위한 순서도이다.

도 7은 카피백 과정에 따른 멀티 레벨 셀들의 문턱 전압 분포의 변화를 나타내는 도면이다.

본 발명은 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 방법에 관한 것이다.

불휘발성 메모리는 복수의 메모리 셀들이 하나의 스트링을 이루고, 복수의 스트링들은 다시 하나의 메모리 셀 어레이를 이룬다. 종래의 메모리 셀의 구동 방식을 보면, 어느 레벨의 문턱전압을 기준으로 하여 프로그램 및 소거 영역을 정의하는 두 가지 상태의 문턱전압 레벨에 따라 동작을 하였다.

예를 들어, 0V를 기준 전압으로 한다면 0V를 기준으로 양쪽에 하나씩, 즉, 두 가지 상태의 문턱전압 레벨에 의해 프로그램 및 소거 동작을 수행하게 되는데 이를 싱글 레벨 셀(SLC)이라 한다. 이러한 싱글 레벨 셀(SLC)은 기준전압을 기준으로 하여 두 가지의 상태만을 판단하게 되므로 데이터 저장 능력의 정확성이 뛰어나다. 하지만 싱글 레벨 셀(SLC)은 대용량의 데이터를 처리하기에 많은 제약이 따른다.

이를 개선하기 위하여 멀티 레벨 셀(MLC) 방식이 도입되었다. 멀티 레벨 셀은, 물리적으로는 싱글 레벨 셀(SLC)과 같은 구조를 이룬다. 하지만, 논리적인 측면에서는 적어도 네 가지 레벨의 문턱전압 레벨을 가지게 된다. 즉, 기준전압을 기 준으로 하여 프로그램 영역과 소거 영역이 나뉘지만, 프로그램 영역에 적어도 세 가지의 다른 문턱 전압 레벨 범위가 정의된다. 따라서, 싱글 레벨 셀(SLC)과 동일한 물리적 구조를 가지고, 적어도 네 가지 데이터 상태를 구동할 수 있으므로 데이터의 처리량이 많아지게 되었다.

즉, 멀티 레벨 셀 방식의 불휘발성 메모리 장치는 2 개의 데이터를 1 개의 메모리 셀에 저장하는 방식을 지원하며, 이에 따른 메모리 셀의 문턱전압 분포 및 바이어스 상태(bias condition) 등에 의한 구동 방식은 싱글 레벨 셀 방식의 불휘발성 메모리 장치의 구동 방식에 비하여 복잡한 방식을 가진다. 이 중에서 카피백(copy back) 동작은 메모리 셀에 저장된 데이터를 다른 주소에 옮겨 넣는 동작을 말한다. 만약, 카피백 동작을 위한 알고리즘이 없다면 데이터를 페이지 버퍼로 센싱한 후 칩(chip) 외부로 데이터를 다시 읽어서 저장한 후에 또다시 메모리 셀에 저장하는 방법이 필요하다. 또는, 칩 내부에 페이지 버퍼 이외에 잉여의 저장소가 없으면 칩 외부로 데이터를 읽어서 저장해야 하는 번거로움이 따른다. 따라서, 카피백 동작을 위한 알고리즘 역시 싱글 레벨 셀과는 다른 방식으로 운용되어야 한다.

한편, 카피백 동작 중에 소스 페이지의 데이터가 손상된 경우에는 이를 다시 수정할 필요가 있다. 또한, 멀티 레벨 셀 카피백 동작에 따라 LSB 프로그램 및 MSB 프로그램 동작을 수행하므로 각 프로그램 동작 별로 검증동작을 수행하게 되는데, 이때 통일화된 검증동작을 수행할 필요가 있다.

따라서, 본원 발명은 소스 페이지의 손상된 데이터를 수정할 수 있는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 방법을 제공하는 것을 목적으로 한다. 또한, LSB 프로그램 및 MSB 프로그램에 대하여 공통적으로 적용될 수 있는 검증동작을 수행하는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 방법을 제공하는 것을 목적으로 한다.

상술한 목적을 달성하기 위한 본원 발명의 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법은 소스 페이지의 LSB 데이터를 독출하여 페이지 버퍼의 제2 레지스터에 저장하는 단계와, 상기 제2 레지스터에 저장된 데이터를 데이터 입력부와 접속된 제1 레지스터로 이동시켜 저장하는 단계와, 상기 데이터 입력부를 통하여 상기 제1 레지스터에 저장된 데이터를 수정하는 단계와, 상기 수정된 데이터를 제2 레지스터에 이동시켜 저장하는 단계와, 상기 제2 레지스터에 저장된 데이터에 따라 타겟 페이지에 LSB 프로그램하는 단계를 포함한다.

또한, 본원 발명의 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법은 멀티 레벨 셀 카피백 프로그램 동작을 수행하는 단계와, 상기 프로그램 동작 후에 제1 레지스터의 MSB 노드에 저장된 데이터 또는 제2 레지스터의 LSB 노드에 저장된 데이터에 따라 제1 검증전압을 기준으로 하는 제1 검증동작, 상기 제1 검증전압보다 큰 제2 검증전압을 기준으로 하는 제2 검증동작 또는 상기 제2 검증전압보다 큰 제3 검증전압을 기준으로 하는 제3 검증동작을 선택적으로 수행하는 단계와, 검증동작 수행 결과에 따라 카피백 프로그램을 반복수행하는 단계를 더 포 함하는 것을 특징으로 한다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.

상기 불휘발성 메모리 장치는 데이터가 저장되는 메모리 셀 어레이와 페이지 버퍼를 포함한다.

상기 페이지 버퍼는 특정 비트라인(BLe 또는 BLo)과 감지노드(SO)를 선택적으로 접속시키는 비트라인 선택부(100), 특정 데이터를 저장하는 제1 레지스터(110) 및 제2 레지스터(120), 상기 제1 레지스터(110)에 저장된 데이터와 제2 레지스터(120)에 저장된 데이터를 비교하여 상기 감지노드(SO)로 전달하는 데이터 비교부(130), 데이터 입력부(140)를 포함한다.

상기 비트라인 선택부(100)는 다수의 NMOS 트랜지스터(N102~N108)들을 포함한다. NMOS 트랜지스터(N102)는 이븐비트라인(BLe)과 바이어스 전압(VIRPWR) 사이에 연결되고, 이븐 디스차지 신호(DISCHe)에 응답하여 턴온된다. NMOS 트랜지스터(N102)가 턴온될때 상기 바이어스 전압(VIRPWR)이 이븐 비트라인(BLe)에 인가된다. NMOS 트랜지스터(N104)는 오드 비트라인(BLo)과 바이어스 전압(VIRPWR) 사이에 연결되고, 오드 디스차지 신호(DISCHo)에 응답하여 턴온된다. NMOS 트랜지스 터(N104)가 턴온될때 바이어스 전압(VIRPWR)이 오드 비트라인(BLo)에 인가된다. NMOS 트랜지스터(N106)는 상기 이븐 비트라인(BLe)과 감지 노드(SO) 사이에 연결되고, 이븐 비트라인 선택 신호(SELBLe)에 응답하여 턴온된다. NMOS 트랜지스터(N106)가 턴온될때 상기 이븐 비트라인(BLe)과 상기 감지 노드(SO)가 연결된다. NMOS 트랜지스터(N108)는 상기 오드 비트라인(BLo)과 상기 감지 노드(SO) 사이에 연결되고, 오드 비트라인 선택 신호(SELBLo)에 응답하여 턴온된다. NMOS 트랜지스터(N108)가 턴온될때 상기 오드 비트라인(BLo)과 상기 감지 노드(SO)가 연결된다.

상기 제1 레지스터(110)는 두 개의 인버터(IV114, IV116)로 구성된 래치(112), 상기 래치의 제1 노드(MSB)와 접속된 NMOS 트랜지스터(N112), 상기 래치의 제2 노드(MSB_N)와 접속된 NMOS 트랜지스터(N114) 및 인버터(IV112), 상기 제2 노드의 전압레벨의 따라 턴온되어 하이레벨 전압(Vdd)을 MSB 검증신호(MSBVER_N)로 출력하는 PMOS 트랜지스터(P112)를 포함한다. 또한 상기 NMOS 트랜지스터(N112, N114)의 접속노드(N4)와 접지사이에 접속된 NMOS 트랜지스터(N116)를 포함한다.

상기 NMOS 트랜지스터(N112)는 상기 제1 노드(MSB)와 접속노드(N4)사이에 접속되어 MSB 리셋신호(MSBRST)에 응답하여 턴온되며, NMOS 트랜지스터(N114)는 상기 제2 노드(MSB_N)와 접속노드(N4)사이에 접속되어 MSB 셋신호(MSBSET)에 응답하여 턴온된다.

상기 NMOS 트랜지스터(N116)는 접속노드(N4)와 접지사이에 접속되며, 감지 노드(SO)의 전압레벨에 따라 턴온되어 상기 접속노드(N4)에 접지전압을 공급한다.

상기 제2 레지스터(120)는 두 개의 인버터(IV124, IV126)로 구성된 래치(122), 상기 래치의 제1 노드(LSB)와 접속된 NMOS 트랜지스터(N122), 상기 래치의 제2 노드(LSB_N)와 접속된 NMOS 트랜지스터(N124) 및 인버터(IV122), 상기 제2 노드의 전압레벨의 따라 턴온되어 하이레벨 전압(Vdd)을 검증신호(LSBVER_N)로 출력하는 PMOS 트랜지스터(P122)를 포함한다. 또한 상기 NMOS 트랜지스터(N122, N124)의 접속노드(N9)와 접지사이에 접속된 NMOS 트랜지스터(N126)를 포함한다.

상기 NMOS 트랜지스터(N122)는 상기 제1 노드(LSB)와 접속노드(N9)사이에 접속되어 LSB 리셋신호(LSBRST)에 응답하여 턴온되며, NMOS 트랜지스터(N124)는 상기 제2 노드(LSB_N)와 접속노드(N9)사이에 접속되어 하위비트 셋신호(LSBSET)에 응답하여 턴온된다.

상기 NMOS 트랜지스터(N126)는 접속노드(N9)와 접지사이에 접속되며, 감지 노드(SO)의 전압레벨에 따라 턴온되어 상기 접속노드(N9)에 접지전압을 공급한다.

상기 데이터 비교부(130)는 상위비트 프로그램 신호(MSBPROG)에 응답하여 상기 제1 레지스터(110)에 저장된 데이터와 제2 레지스터(120)에 저장된 데이터의 논리곱 데이터를 상기 감지노드(SO)로 전달한다.

상기 데이터 비교부(130)는 제1 비교 회로(132)와 제2 비교 회로(134)를 포함한다. 상기 제1 비교 회로(132)는 NMOS 트랜지스터(N132, N136)를 포함한다. 상기 NMOS 트랜지스터(N132, N136)는 상기 감지 노드(SO)와 노드(N7)사이에 직렬 연 결된다. NMOS 트랜지스터(N132)는 상위비트 프로그램 신호(MSBPROG)에 응답하여 턴온되고, NMOS 트랜지스터(N136)는 노드(N12)의 전위에 응답하여 턴온되어 상기 감지 노드(SO)와 상기 노드(N7)를 연결하거나 분리한다.

상기 제2 비교 회로(134)는 NMOS 트랜지스터(N134, N138)를 포함한다. 상기 NMOS 트랜지스터(N134, N138)는 상기 감지 노드(SO)와 상기 노드(N12) 사이에 직렬 연결된다. NMOS 트랜지스터(N134)는 상기 상위비트 프로그램 신호(MSBPROG)에 응답하여 턴온되고, NMOS 트랜지스터(N138)는 상기 노드(N7)의 전위에 응답하여 턴온되어 상기 감지 노드(SO)와 상기 노드(N12)를 연결하거나 분리한다.

상기 데이터 비교부(130)의 동작시에는 프리차지용 트랜지스터(P150)을 일정기간 턴온시켜 감지 노드(SO)를 하이 레벨로 프리차지 시킨 상태에서, 하이레벨의 상위비트 프로그램 신호(MSBPROG)를 인가하게 된다. 이때, 제1 비교 회로(132)의 노드(N7)와 제2 비교 회로(134)의 노드(N12)의 전압 레벨에 따라, 감지 노드(SO)의 전압 레벨이 달라지는데, 그 상태는 다음 표와 같다.

비교회로 동작여부	N3 노드 전위	N4 노드 전위	감지 노드(SO) 전위
N136,N138 TR 턴온	High	High	High
N138 TR 턴온	High	Low	Low
N136 TR 턴온	Low	High	Low
N136,N138 TR 턴오프	Low	Low	프리차지 레벨유지

표와 같이 제1 비교 회로(132)의 노드(N7)와 제2 비교 회로(134)의 노드(N12)의 전압 레벨에 따라 NMOS 트랜지스터(N136, N138)의 턴온 여부가 결정되며, 그에 따라 각 노드의 전위가 감지 노드(SO)에 영향을 주게 되는지 결정된다. 다만, 두 노드의 전위가 모두 로우 레벨인 경우에는 두 트랜지스터 모두가 턴오프되어 상기 논리곱 데이터 전송을 중단하며, 이때는 감지 노드(SO)의 전위는 프리차지된 레벨에 따라 결정된다.

상기 데이터 입력 회로(140)는 NMOS 트랜지스터(N142, N144)를 포함한다. NMOS 트랜지스터(N142)는 상기 제1 노드(MSB)와 입출력 단자(YA) 사이에 연결되고, 데이터 입력 신호(DATALOAD)에 응답하여 턴온된다. 상기 NMOS 트랜지스터(N142)가 턴온될때 상기 입출력 단자(YA)의 데이터를 상기 제1 레지스터(110)의 제1 노드(MSB)에 전달한다. NMOS 트랜지스터(N144)는 상기 제2 노드(MSB_N)와 상기 입출력 단자(YA) 사이에 연결되고, 반전 데이터 입력 신호(DATALOAD_N)에 응답하여 턴온된다. 상기 NMOS 트랜지스터(N144)가 턴온될때 상기 입출력 단자(YA)의 데이터를 상기 제2 노드(MSB_N)에 전달한다.

따라서, 상기 입출력 단자(YA)를 접지시킨 상태에서 하이레벨의 입력 신호(DATALOAD)가 인가되면, NMOS 트랜지스터(N142)가 턴온되어 제1 노드(MSB)가 로우레벨이 되고, 이와 반대로 하이레벨의 입력 신호(DATALOAD_N)가 인가되면, NMOS 트랜지스터(N144)가 턴온되어 제2 노드(MSB_N)가 로우레벨이 되면서 데이터가 입력된다.

한편, 각 비트 레지스터의 노드(N7, N12)와 감지 노드(SO) 사이에는 데이터 전송용 트랜지스터(N156, N158)가 연결되어 있다. 상기 NMOS 트랜지스터(N156)는 상기 감지 노드(SO)와 상기 노드(N4) 사이에 연결되고, 데이터 전송 신호(DATTRAN) 에 응답하여 턴온된다. 따라서, 상기 NMOS 트랜지스터(N156)의 턴온시에는 상기 노드(N7)의 데이터를 상기 감지 노드(SO)에 전달한다.

상기 NMOS 트랜지스터(N158)는 상기 감지 노드(SO)와 상기 노드(N7) 사이에 연결되고, 하위비트 프로그램 신호(LSBPROG)에 응답하여 턴온된다. 따라서, 상기 NMOS 트랜지스터(N158)의 턴온시에는 상기 노드(N12)의 데이터를 상기 감지 노드(SO)에 전달한다.

또한, 전원 전압(VDD)과 상기 감지 노드(SO) 사이에 접속된 프리차지용 PMOS 트랜지스터(P150)는 로우레벨의 프리차지 신호(PRECH_N)에 응답하여 턴온된다. 상기 PMOS 트랜지스터(150)가 턴온될때 상기 전원 전압(VDD)이 상기 감지 노드(SO)에 인가되어 상기 감지 노드(SO)가 상기 전원 전압(VDD) 레벨로 프리차지된다.

또한, 상기 노드(N7, N12)에 인가되는 데이터를 외부 단자로 전달하는 데이터 패스용 트랜지스터들(N152, N154, N156)을 포함한다.

MSB 패스소자(N152)는 NMOS 트랜지스터로 구현되고, 노드(N7) 및 노드(N8) 간에 연결되어 MSB 패스신호(MSBPASS)에 응답하여 동작한다. LSB 패스소자(N154)는 NMOS 트랜지스터로 구현되고, 노드(N12) 및 노드(N8) 간에 연결되어 LSB 패스신호(LSBPASS)에 응답하여 동작한다. 데이터 패스소자(N156)는 NMOS 트랜지스터로 구현되고 패스신호(PASS)에 응답하여 노드(N8)에 인가된 전압을 인버터(IV150)로 전달한다.

이제 상기 불휘발성 메모리 장치에 대하여 적용되는 멀티 레벨 셀 카피백 프로그램 방법에 대하여 살펴보기로 한다.

도 2는 본원 발명의 일실시예에 따른 카피백 프로그램 방법 중 LSB 페이지 카피백 방법을 설명하기 위한 순서도이다.

먼저, 제1 레지스터의 제1 노드(이하, MSB 노드)와 제2 레지스터의 제1 노드(이하, LSB 노드)를 각각 초기화시킨다(T02).

이를 위해, 로우 레벨의 프리차지 신호(PRECH_N)을 인가하여 프라치지 소자(P150)을 턴온시켜 감지노드(SO)에 하이레벨 전압을 인가시킨다. 또한, 하이레벨의 MSB 리셋신호와 LSB 셋 신호를 인가시켜, 각 NMOS 트랜지스터(N112, N124)를 턴온시킨다. 따라서, 상기 MSB 노드는 로우레벨 데이터로 초기화되고, LSB 노드는 하이레벨 데이터로 초기화된다.

다음으로, 카피백의 대상이 되는 소스 페이지의 LSB 데이터를 독출하여 페이지 버퍼의 제2 레지스터에 저장한다.

먼저, 도 7의 제1 독출전압(RV1)을 기준으로 특정 셀의 데이터를 판독하여 LSB 노드에 저장한다(T04). 여기서 도 7은 카피백 과정에 따른 멀티 레벨 셀들의 문턱 전압 분포의 변화를 나타내는 도면이다.

이를 위해, 해당 셀이 프로그램된 셀인지 여부에 따라 감지노드의 전압레벨이 상이해지는 방법을 이용한다. 즉, 해당 셀이 프로그램된 셀인 경우 감지노드의 전압레벨이 하이레벨이 되고, 소거된 셀인 경우 로우레벨이 되는 것을 이용하며, 그에 따라 제2 레지스터의 NMOS 트랜지스터(N126)의 턴온 여부가 결정된다. 이때, 하이레벨의 LSB 리셋 신호(LSBRST)를 인가하여 NMOS 트랜지스터(N122)를 턴온시킨다. 따라서, 해당 셀이 제1 독출 전압(RV1) 이상으로 프로그램된 경우(도 7의 '10', '00', '01')에는 LSB 노드에 접지전압이 인가되어 로우 레벨 데이터가 저장되나, 소거된 경우(도 7의 '11)에는 앞선 단계에서 초기화된 하이 레벨 데이터가 그대로 유지된다.

다음으로, 도 7의 제3 독출전압(RV3)을 기준으로 특정 셀의 데이터를 판독하여 LSB 노드에 저장한다(T06).

독출 동작은 앞선 단계(T06)와 거의 유사하며, 다만 앞선 단계와 달리 하이레벨의 LSB 셋신호(LSBSET)를 인가하여 NMOS 트랜지스터(N124)를 턴온시킨다. 따라서, 해당 셀이 제3 독출 전압 이상으로 프로그램된 경우(도 7의 '01')에는 LSB 노드에 하이 레벨 데이터가 저장되나, 소거된 경우(도 7의 '11', '10', '00')에는 앞선 단계에서 저장된 데이터가 그대로 유지된다.

따라서, 상기 단계를 거친 결과 해당 셀의 문턱전압이 상기 제1 독출전압 보다 낮은 셀들과 상기 제3 독출전압 보다 높은 셀들(즉, '11', '01')의 경우 LSB 노드에 하이레벨 데이터가 저장되고, 해당 셀의 문턱전압이 상기 제1 독출전압 보다 높고 상기 제3 독출전압 보다 낮은 셀들(즉, '10', '00')인 경우 LSB 노드에 로우레벨 데이터가 저장된다.

한편, 상황에 따라 MSB 노드에 새로운 데이터를 인가하는 단계를 더 추가할 수 있다. 즉 카피백 하고자 하는 소스 데이터를 수정하고자 하는 경우 등이 이에 해당한다. 이를 위해 특정 레지스터에 저장된 데이터를 데이터 입력부가 접속된 레지스터로 이동시키고, 데이터 입력부를 이용하여 이를 수정하게 된다.

먼저, 제2 레지스터에 저장된 데이터를 제1 레지스터로 이동시켜 저장한다(T08). 이를 위해, 상기 프리차지 신호를 이용하여 감지노드(SO)를 하이레벨로 프리차지시키고, 하이레벨의 하위비트 프로그램 신호(LSBPROG) 및 MSB 셋신호(MSBSET)를 인가한다.

따라서, LSB 노드에 로우레벨 데이터가 저장되었던 경우('10', '00')에는 MSB 노드에 하이레벨 데이터가 저장되나, LSB 노드에 하이레벨 데이터가 저장된 경우('11', '01')에는 MSB 노드에 저장되어있던 로우레벨 데이터가 그대로 유지된다.

다음으로, MSB 노드에 새로운 데이터를 인가한다(T10). 이를 위해, 데이터 입력부(140)에 하이레벨의 데이터 입력신호(DATALOAD 또는 DATALOAD_N)를 인가하여, MSB 노드의 전압레벨을 수정할 수 있다. 이와 같은 구성에 따라 MSB 노드에 저장된 데이터의 레벨을 변경할 수 있게 된다.

다음으로, MSB 노드에 저장된 데이터를 검사한다(T12). 예를 들어, 페이지 전체에 저장된 데이터가 LSB 프로그램을 필요로 하지 않는 경우, 즉 도 7의 '11', '01' 인 경우에는 해당 페이지에 대해서는 LSB 프로그램을 하지 않아도 된다. 이러한 경우를 검사하기 위한 것으로, MSB 검증 신호(MSBVER_N)의 전압레벨에 따라 그 결과가 결정된다. LSB 프로그램을 필요로 하지 않는 경우(즉 도 7의 '11', '01')에 는 상기 MSB 노드가 로우레벨로 유지되므로 상기 PMOS 트랜지스터(P112)의 게이트에 하이레벨 신호가 인가된다. 따라서, MSB 검증 신호(MSBVER_N)는 플로팅 상태로 유지되고, 전체 페이지에 대하여 LSB 프로그램을 하지 않아도 된다.

이제, 제1 레지스터에 저장된 데이터를 다시 제2 레지스터로 전송하기 전에 제2 레지스터를 초기화한다(T14).

이를 위해, 로우 레벨의 프리차지 신호(PRECH_N)를 인가하여 프라치지 소자(P150)를 턴온시켜 감지노드(SO)에 하이레벨 전압을 인가시킨다. 또한, 하이레벨의 LSB 셋 신호를 인가시켜, NMOS 트랜지스터(N124)를 턴온시킨다. 따라서, 상기 LSB 노드는 하이레벨 데이터로 초기화된다.

다음으로, 제1 레지스터에 저장된 데이터를 제2 레지스터로 이동시켜 저장한다(T16). 이를 위해, 상기 프리차지 신호를 이용하여 감지노드(SO)를 하이레벨로 프리차지시키고, 하이레벨의 데이터 전송 신호(DATTRAN) 및 LSB 리셋신호(LSBRST)를 인가한다.

따라서, MSB 노드에 로우레벨 데이터가 저장되었던 경우('11', '01')에는 LSB 노드에 로우레벨 데이터가 저장되나, MSB 노드에 하이레벨 데이터가 저장된 경우('10', '00')에는 LSB 노드에 저장되어있던 하이레벨 데이터가 그대로 유지된다.

다음으로, LSB 노드에 저장된 데이터를 검사한다(T18). 예를 들어, 페이지 전체에 저장된 데이터가 LSB 프로그램을 필요로 하지 않는 경우, 즉 도 7의 '11', '01' 인 경우에는 해당 페이지에 대해서는 LSB 프로그램을 하지 않아도 된다. 이러한 경우를 검사하기 위한 것으로, LSB 검증 신호(LSBVER_N)의 전압레벨에 따라 그 결과가 결정된다. LSB 프로그램을 필요로 하지 않는 경우(즉 도 7의 '11', '01')에는 상기 LSB 노드가 로우레벨로 유지되므로 상기 PMOS 트랜지스터(P122)의 게이트에 하이레벨 신호가 인가된다. 따라서, LSB 검증 신호(LSBVER_N)는 플로팅 상태로 유지되고, 전체 페이지에 대하여 LSB 프로그램을 하지 않아도 된다.

다음으로, MSB 노드에 저장된 데이터를 초기화한다(T20). 상기 LSB 노드에 저장된 데이터에 따라 목적 페이지의 LSB 프로그램 여부 및 검증동작이 진행되므로 초기화해도 LSB 프로그램에 영향이 없다.

이를 위해, 하이레벨의 프리차지 신호(PRECH_N)와 MSB 리셋신호(MSBRST)를 인가하여 상기 MSB 노드에 로우레벨 데이터를 저장시킨다.

다음으로, 상기 LSB 노드에 저장된 데이터에 따라 프로그램 동작을 진행한다(T22).

다만, 앞선 MSB 노드 및 LSB 노드에 저장된 데이터를 검사하는 동작(T12, T18)에서 LSB 프로그램을 필요로 하지 않는 결과가 나온 경우에는 프로그램 동작을 생략할 수 있다.

한편, 카피백 프로그램 동작을 위해 비트라인을 하이레벨로 프리차지시키고 프로그램시키고자 하는 데이터를 감지노드에 인가시킨다. 이때, 데이터 비교부(130)에 하이레벨의 상위비트 프로그램 신호(MSBPROG)가 인가되어 LSB의 데이터가 감지노드에 인가된다.

좀더 구체적으로 살펴보면, 먼저 MSB 노드는 앞선 단계에서 초기화된 상태이므로 노드(N7)에는 일괄적으로 하이레벨 데이터가 인가된다.

한편, 앞선 단계(T16)에서 LSB 노드의 경우, 프로그램 대상인 셀에 대해서는 하이 레벨 데이터가 저장되고, 소거대상인 셀에 대해서는 로우 레벨 데이터가 저장되어 있었다. 따라서, 프로그램 대상인 셀의 경우 노드(N12)에는 로우 레벨 데이터가 저장되고, 소거대상인 셀에 대해서는 하이 레벨 데이터가 저장된다.

따라서, 앞서 살펴본 데이터 비교부의 동작에 따라, 노드(N12)에 하이 레벨 데이터가 저장된 경우(즉, 소거 대상인 경우)에는 상기 감지노드에 하이 레벨 데이터가 인가되고, 노드(N12)에 로우 레벨 데이터가 저장된 경우(즉, 프로그램 대상인 경우)에는 상기 감지노드에 로우 레벨 데이터가 인가된다. 따라서, 감지노드에 로우 레벨 데이터가 인가된 셀에 대해서만 프로그램 동작이 이루어지게 된다.

다음으로, LSB 프로그램이 제대로 수행되었는지 여부에 대한 검증동작을 거치게 된다(T24).

상기 검증동작에 대해서는 별도의 도면을 참조하여 살펴보기로 한다.

먼저 앞선 단계(T12, T18)에서 수행하였던 MSB 노드에 저장된 데이터와 LSB 노드에 저장된 데이터를 검사하는 결과를 입력받는다(V1).

상기 검사 결과에 따라 제1 검증전압을 기준으로 하는 제1 검증동작, 상기 제1 검증전압보다 큰 제2 검증전압을 기준으로 하는 제2 검증동작 또는 상기 제2 검증전압보다 큰 제3 검증전압을 기준으로 하는 제3 검증동작을 선택적으로 수행한다.

이를 위해, MSB 노드에 저장된 데이터가 모두 소거 대상이고(MSB 노드=로우레벨), LSB 노드에 저장된 데이터가 모두 소거 대상인 경우(LSB노드=로우레벨)인지 여부를 판단한다(V2).

판단결과 MSB 노드에 저장된 데이터가 모두 소거 대상이고(MSB 노드=로우레벨), LSB 노드에 저장된 데이터가 모두 소거 대상인 경우(LSB노드=로우레벨)에는 LSB 프로그램을 실시하지 않고 프로그램 동작을 완료한다(V3).

그렇지 않은 경우이면, MSB 노드에 저장된 데이터가 모두 소거 대상인지를 먼저 판단하고(V4), 그렇지 않은 경우에는 도 7의 제2 검증 전압(PV2)을 기준으로 제2 검증동작을 실시한다(V5).

다만, 이는 MSB 프로그램 여부에 대한 검증동작으로서, 현재 LSB 카피백 프로그램에 대한 검증동작을 수행하는 경우에 있어서는 앞선 단계(T20)에서 MSB 노드 가 모두 0으로 초기화된 상태이므로 상기 단계(V5)는 수행하지 않고 통과하게 된다(즉, V4 단계에서 '예').

다음으로, LSB 노드에 저장된 데이터가 모두 소거 대상인지를 판단한다(V6).

그 결과 그렇지 않은 경우에는 도 7의 제1 검증 전압(PV1) 또는 제3 검증전압(PV3)을 기준으로 검증동작을 실시한다.

이때, 현재 프로그램 동작이 LSB 프로그램인지 MSB 프로그램인지 여부에 따라 상기 실시되는 검증동작이 상이하게 된다. 이를 위해, 카피백 대상이 되는 소스 페이지에 대한 카피백 프로그램이 LSB 프로그램인지에 대한 정보를 외부에서 어드레싱을 통해 입력받는다(V9).

다음으로, 상기 입력받은 정보를 기준으로 카피백 대상이 되는 소스 페이지에 대한 카피백 프로그램이 LSB 프로그램인지, MSB 프로그램인지 여부를 판단한다(V8).

상기 판단결과 카피백 프로그램이 LSB 프로그램인 경우에는 제1 검증 전압(PV1)을 기준으로 제1 검증동작을 실시한다(V11).

그렇지 않고, MSB 프로그램인 경우에는 제3 검증전압(PV3)을 기준으로 제3 검증동작을 실시한다(V10). 현 단계에서는 LSB 카피백 프로그램을 수행중이므로 제1 검증동작만을 실시하게 된다.

도면을 통해 상기 검증동작을 구체적으로 살펴보기로 한다.

도 4a는 제1 검증전압(PV1)을 기준으로 하는 제1 검증동작을 도시한 도면이고, 도 4b는 제2 검증전압(PV2)을 기준으로 하는 제2 검증동작을 도시한 도면이며, 도 4c는 제3 검증전압(PV3)을 기준으로 하는 제3 검증동작을 도시한 도면이다.

이때, 각 검증전압의 크기 관계는 다음과 같다.

제1 검증전압(PV1) < 제2 검증전압(PV2) < 제3 검증전압(PV3)

도 4a를 참조하여 상기 제1 검증동작을 구체적으로 살펴보기로 한다.

상기 LSB 프로그램 동작에서는 LSB 노드에 저장된 데이터의 레벨에 따라 해당 셀의 프로그램 여부가 결정되는데, 해당 셀이 프로그램 대상인 경우에는 하이 레벨 데이터가 저장되고, 소거 대상인 경우에는 로우 레벨 데이터가 저장된다.

이에 따라 프로그램 동작을 실시하고, 해당 셀의 문턱전압을 감지하는 검증동작을 수행하는데, 해당 셀의 프로그램 여부에 따라 감지노드의 전압레벨이 상이하게 달라지는 원리를 이용한다. 한편, 하이레벨의 LSB 리셋신호(LSBRST)를 인가한다. 따라서, 해당 셀이 프로그램되어 감지노드가 하이레벨인 경우에는 LSB에 저장되었던 하이레벨 데이터가 로우레벨로 변화되고, 프로그램 동작에 불구하고 프로그램 레벨만큼 문턱전압이 상승하지 못하여 소거된 셀로 감지된 경우에는 LSB에 저장되었던 하이레벨 데이터가 그대로 유지된다. 이와 같은 동작을 반복하여 프로그램 대상셀이 모두 프로그램된 경우에는 LSB 노드에 로우 레벨 데이터가 저장된다. 한편, 프로그램 대상셀이 아니었던 경우에는 원래 LSB 노드에 로우 레벨 데이터가 저 장되어 있었다. 따라서, 특정 셀이 프로그램 대상이었는지 여부와 무관하게 해당 페이지 전체의 프로그램 검증동작이 완료되면 모든 LSB 노드에는 로우 레벨 데이터가 저장되어, 플로팅 상태의 LSB 검증신호(LSBVER_N)를 출력하게 된다.

이와 같은 검증동작을 통해 LSB 프로그램의 검증동작을 실시하며, LSB 프로그램이 완료될 때까지 상기 검증동작을 반복적으로 수행하게 된다.

먼저, 제1 레지스터의 MSB 노드와 제2 레지스터의 LSB 노드를 각각 초기화시킨다(S02).

다음으로, 카피백의 대상이 되는 소스 페이지에 저장된 데이터를 판독하여 저장한다. 현재 단계는 MSB 카피백 프로그램 단계이므로 MSB 페이지에 저장된 데이터를 판독한다. 이를 위해 도 7의 제2 독출전압(RV2)을 기준으로 특정 셀의 데이터를 판독하여 LSB 노드에 저장한다(S04).

이를 위해, 해당 셀이 프로그램된 셀인지 여부에 따라 감지노드의 전압레벨 이 상이해지는 방법을 이용한다. 즉, 해당 셀이 프로그램된 셀인 경우 감지노드의 전압레벨이 하이레벨이 되고, 소거된 셀인 경우 로우레벨이 되는 것을 이용하며, 그에 따라 제2 레지스터의 NMOS 트랜지스터(N126)의 턴온 여부가 결정된다. 이때, 하이레벨의 LSB 리셋 신호(LSBRST)를 인가하여 NMOS 트랜지스터(N122)를 턴온시킨다. 따라서, 해당 셀이 제2 독출 전압 이상으로 프로그램된 경우(도 7의 '00', '01')에는 LSB 노드에 접지전압이 인가되어 로우 레벨 데이터가 저장되나, 소거된 경우(도 7의 '11','10')에는 앞선 단계에서 초기화된 하이 레벨 데이터가 그대로 유지된다.

먼저, 제2 레지스터에 저장된 데이터를 제1 레지스터로 이동시켜 저장한다(S06). 이를 위해, 상기 프리차지 신호를 이용하여 감지노드(SO)를 하이레벨로 프리차지시키고, 하이레벨의 하위비트 프로그램 신호(LSBPROG) 및 MSB 셋신호(MSBSET)를 인가한다.

따라서, LSB 노드에 로우레벨 데이터가 저장되었던 경우('00', '01')에는 MSB 노드에 하이레벨 데이터가 저장되나, LSB 노드에 하이레벨 데이터가 저장된 경우('11', '10')에는 MSB 노드에 저장되어있던 로우레벨 데이터가 그대로 유지된다.

다음으로, MSB 노드에 새로운 데이터를 인가한다(S08). 이를 위해, 데이터 입력부(140)에 하이레벨의 데이터 입력신호(DATALOAD 또는 DATALOAD_N)를 인가하여, MSB 노드의 전압레벨을 수정할 수 있다. 이와 같은 구성에 따라 MSB 노드에 저장된 데이터의 레벨을 변경할 수 있게 된다.

다음으로, MSB 노드에 저장된 데이터를 검사한다(T10). 예를 들어, 페이지 전체에 저장된 데이터가 MSB 프로그램을 필요로 하지 않는 경우, 즉 도 7의 '11', '10' 인 경우에는 해당 페이지에 대해서는 MSB 프로그램을 하지 않아도 된다. 이러한 경우를 검사하기 위한 것으로, MSB 검증 신호(MSBVER_N)의 전압레벨에 따라 그 결과가 결정된다. MSB 프로그램을 필요로 하지 않는 경우(즉 도 7의 '11', '10')에는 상기 MSB 노드가 로우레벨로 유지되므로 상기 PMOS 트랜지스터(P112)의 게이트에 하이레벨 신호가 인가된다. 따라서, MSB 검증 신호(MSBVER_N)는 플로팅 상태로 유지되고, 전체 페이지에 대하여 MSB 프로그램을 하지 않아도 된다.

이제, 제1 레지스터에 저장된 데이터를 다시 제2 레지스터로 전송하기 전에 제2 레지스터를 초기화한다(S12).

이를 위해, 로우 레벨의 프리차지 신호(PRECH_N)을 인가하여 프라치지 소자(P150)을 턴온시켜 감지노드(SO)에 하이레벨 전압을 인가시킨다. 또한, 하이레벨의 LSB 셋 신호를 인가시켜, NMOS 트랜지스터(N124)를 턴온시킨다. 따라서, 상기 LSB 노드는 하이레벨 데이터로 초기화된다.

다음으로, 상기 LSB 카피백 프로그램 동작에 의하여 프로그램된 타겟 페이지의 상태를 독출한다(S14). 즉, 타겟 페이지의 해당 셀이 LSB 프로그램 되었는지 여부를 판단하는데, 제1 독출전압(RV1)을 기준으로 특정 셀의 데이터를 판독하여 LSB 노드에 저장한다.

이를 위해, 해당 셀이 LSB 프로그램된 셀인지 여부에 따라 감지노드의 전압레벨이 상이해지는 방법을 이용한다. 즉, 해당 셀이 LSB 프로그램된 셀인 경우 감지노드의 전압레벨이 하이레벨이 되고, 소거된 셀인 경우 로우레벨이 되는 것을 이용하며, 그에 따라 제2 레지스터의 NMOS 트랜지스터(N126)의 턴온 여부가 결정된다. 이때, 하이레벨의 LSB 리셋 신호(LSBRST)를 인가하여 NMOS 트랜지스터(N122)를 턴온시킨다. 따라서, 해당 셀이 LSB 프로그램된 경우(도 7의 '10', '00')에는 LSB 노드에 접지전압이 인가되어 로우 레벨 데이터가 저장되나, LSB 프로그램되지 않은 경우(도 7의 '11', '01')에는 앞선 단계에서 초기화된 하이 레벨 데이터가 그대로 유지된다.

다음으로, 제1 레지스터에 저장된 데이터를 제2 레지스터로 이동시켜 저장하면서, 제2 레지스터에 저장된 데이터를 재설정한다(S16).

이를 위해, 상기 프리차지 신호를 이용하여 감지노드(SO)를 하이레벨로 프리차지시키고, 하이레벨의 데이터 전송 신호(DATTRAN) 및 LSB 리셋신호(LSBRST)를 인 가한다.

따라서, MSB 노드에 로우레벨 데이터가 저장되었던 경우('11', '10')에는 LSB 노드에 로우레벨 데이터가 저장된다. 즉, LSB 카피백 프로그램 여부와 관계없이 로우레벨 데이터가 저장되어, 결과적으로 해당 셀에 대해서는 MSB 카피백을 수행하지 않게 된다.

한편, MSB 노드에 하이레벨 데이터가 저장된 경우('00', '01')에는 LSB 노드에 저장되어있던 데이터가 그대로 유지된다. 따라서, LSB 노드에 저장되어 있던 데이터가 하이 레벨인 경우('01')에는 하이 레벨 데이터를 그대로 유지하게 되고, LSB 노드에 저장되어 있던 데이터가 로우 레벨인 경우('00')에는 로우 레벨 데이터를 그대로 유지하게 된다. 이와 같은 동작을 통해 하위비트가 프로그램되지 않았으면서 상위비트만을 프로그램할 셀('01')과 하위비트 및 상위비트를 모두 프로그램 할 셀('00')을 구분할 수 있게 된다.

다만, 두 경우를 구분할 수 있기는 하나 현재 상태에서는 '01' 데이터의 경우 LSB 및 MSB 노드에 모두 하이레벨 데이터가 저장되어 있어, 데이터 비교부(130)를 이용한 MSB 프로그램 동작시 감지노드의 전압레벨이 로우레벨이 되지않아 MSB 프로그램이 수행되지 않게 되므로 이에 대하여 별도의 MSB 데이터 변환작업을 거치게 된다(S18).

상기 데이터 변환작업을 위해 감지노드를 하이 레벨로 프리차지 시키고 데이터 비교부(130)에 상위비트 프로그램 신호(MSBPROG)를 인가하여 각 노드(N7, N12) 의 데이터를 비교한다.

앞서 살펴본 데이터 비교부의 동작에 따라, 노드(N12) 및 노드(N7)에 하이 레벨 데이터가 저장된 경우(즉, LSB와 MSB가 로우레벨인 경우, '11', '10')에는 상기 감지노드에 하이 레벨 데이터가 인가되고, 노드(N12) 또는 노드(N7) 중 어느 하나에 로우 레벨 데이터가 저장된 경우(LSB가 로우 레벨이면서 MSB가 하이 레벨, 또는 LSB가 하이 레벨이면서 MSB가 로우 레벨인 경우, '00' )에는 상기 감지노드에 로우 레벨 데이터가 인가되고, 노드(N12) 및 노드(N7)에 로우 레벨 데이터가 저장된 경우(즉, LSB와 MSB가 하이레벨인 경우, '01')에는 데이터 비교부(130)가 동작하지 않으므로 프리차지된 전압레벨이 그대로 유지된다.

이때, 감지노드에 로우 레벨 데이터가 인가된 셀('00')에 대해서만 MSB 프로그램 동작이 이루어지게 된다. 즉, '01'의 경우에 대해서도 MSB 프로그램 동작이 진행되어야 하나, 현 상태에서는 감지노드가 하이레벨로 유지되어 프로그램 동작이 수행되지 않는다.

이를 수정하기 위해, 제1 레지스터에 MSB 리셋신호(MSBRST)를 인가한다. 따라서, 상기 감지노드가 하이 레벨로 유지된 경우('11', '10', '01')에 한하여 MSB 노드에 저장된 데이터가 로우레벨 데이터로 변환된다. 이때, '11', '10' 의 경우 MSB 노드에 로우레벨 데이터가 저장되어 있었으므로, 데이터의 변환은 없다. 한편, '01'의 경우 MSB 노드에 하이 레벨 데이터가 저장되어 있었으므로, 로우레벨 데이터로 변환된다. 이는 '01' 데이터에 대하여만 변환을 가하려는 목적과 부합한다.

결과적으로, 상기 처리를 거친 결과, '11', '10'의 경우에는 LSB 및 MSB 모두 로우 레벨 데이터가 저장된다. '01'의 경우에는 LSB에 하이 레벨 데이터, MSB에 로우 레벨 데이터가 저장된다. '00'의 경우에는 LSB에 로우 레벨 데이터, MSB에 하이 레벨 데이터가 저장된다.

이와 같이 설정된 데이터에 따라 데이터에 따라 프로그램 동작을 진행한다(S20).

다만, 앞선 MSB 노드 및 LSB 노드에 저장된 데이터를 검사하는 동작(S10)에서 MSB 프로그램을 필요로 하지 않는 결과가 나온 경우에는 MSB 프로그램 동작을 생략할 수 있다.

한편, 카피백 프로그램 동작을 위해 비트라인을 하이레벨로 프리차지시키고 프로그램시키고자 하는 데이터를 감지노드에 인가시킨다. 이때, 데이터 비교부(130)에 하이레벨의 상위비트 프로그램 신호(MSBPROG)가 인가되어 LSB 노드 및 MSB 노드의 데이터가 감지노드에 인가된다.

따라서, 앞서 살펴본 데이터 비교부의 동작에 따라, 노드(N12) 및 노드(N7)에 하이 레벨 데이터가 저장된 경우(즉, '11', '10')에는 상기 감지노드에 하이 레벨 데이터가 인가되고, 노드(N12) 또는 노드(N7) 중 어느 하나에 로우 레벨 데이터가 저장된 경우(즉, '00', '01')에는 상기 감지노드에 로우 레벨 데이터가 인가된다. 따라서, 감지노드에 로우 레벨 데이터가 인가된 셀에 대해서만 프로그램 동작이 이루어지게 된다.

다음으로, MSB 프로그램이 제대로 수행되었는지 여부에 대한 검증동작을 거치게 된다(S22).

상기 검증동작에 대해서는 다시 도 3을 참조하여 살펴보기로 한다.

상기 도 3의 검증방법은 앞선 LSB 프로그램에 대한 검증동작뿐만 아니라 MSB 프로그램에 대한 검증동작에서도 그대로 적용될 수 있다.

먼저 앞선 단계(S10)에서 수행하였던 MSB 노드에 저장된 데이터를 검사하는 결과를 입력받는다(V1).

검사 결과, MSB 노드에 저장된 데이터가 모두 소거 대상이고(MSB 노드=로우레벨), LSB 노드에 저장된 데이터가 모두 소거 대상인 경우(LSB노드=로우레벨)인지 여부를 판단한다(V2).

판단결과 MSB 노드에 저장된 데이터가 모두 소거 대상이고(MSB 노드=로우레벨), LSB 노드에 저장된 데이터가 모두 소거 대상인 경우(LSB 노드=로우레벨)에는 MSB 프로그램을 실시하지 않고 프로그램 동작을 완료한다(V3).

그렇지 않은 경우이면, MSB 노드에 저장된 데이터가 모두 소거 대상인지를 먼저 판단하고(V4), 모두 소거 대상이 아닌 경우에는 도 7의 제2 검증 전압(PV2)을 기준으로 제2 검증동작을 실시한다(V5).

도 4b를 참조하여 상기 제2 검증동작을 구체적으로 살펴보면 다음과 같다.

상기 MSB 프로그램 동작에서는 MSB 노드 및 LSB 노드에 저장된 데이터의 레벨에 따라 감지노드의 레벨 및 해당 셀의 프로그램 여부가 결정되는데, 해당 셀이 프로그램 대상인 경우에는 LSB 노드 및 MSB 노드에 서로 상반된 레벨의 데이터가 저장되어 감지노드에 로우 레벨 데이터가 인가되고, 소거 대상인 경우에는 감지노드에 하이 레벨 데이터가 인가된다.

이에 따라 프로그램 동작을 실시하고, 해당 셀의 문턱전압을 감지하는 검증동작을 수행하는데, 해당 셀의 프로그램 여부에 따라 감지노드의 전압레벨이 상이하게 달라지는 원리를 이용한다. 한편, 하이레벨의 MSB 리셋신호(MSBRST)를 인가한다. 따라서, 해당 셀이 프로그램되어 감지노드가 하이레벨인 경우에는 MSB에 저장되었던 하이레벨 데이터가 로우레벨로 변화되고, 프로그램 동작에 불구하고 프로그램 레벨만큼 문턱전압이 상승하지 못하여 소거된 셀로 감지된 경우에는 MSB에 저장되었던 하이레벨 데이터가 그대로 유지된다. 이와 같은 동작을 반복하여 프로그램 대상셀이 모두 프로그램된 경우에는 MSB 노드에 로우 레벨 데이터가 저장된다. 한편, 프로그램 대상셀이 아니었던 경우에는 원래 MSB 노드에 로우 레벨 데이터가 저장되어 있었다. 따라서, 특정 셀이 프로그램 대상이었는지 여부와 무관하게 해당 페이지 전체의 프로그램 검증동작이 완료되면 모든 MSB 노드에는 로우 레벨 데이터가 저장되어, 플로팅 상태의 MSB 검증신호(MSBVER_N)를 출력하게 된다.

한편, '01' 데이터의 경우 감지노드가 로우 레벨이 되어 프로그램 대상이 되 나, MSB 노드에 로우 레벨 데이터를 저장하고 있어, 상기 제2 검증동작을 거치지 않고 통과하게 된다. 이에 대해서는 제3 검증전압을 기준으로 제3 검증동작을 거치게 된다.

먼저 LSB 노드에 저장된 데이터가 모두 소거 대상인지를 판단한다(V6).

현재 단계는 MSB 프로그램 단계이므로 제3 검증 전압을 기준으로 하는 제3 검증 동작 단계를 수행하게 된다(V10).

도 4c를 참조하여 상기 제3 검증동작을 구체적으로 살펴보면 다음과 같다.

전체적인 검증동작의 원리는 도 4a와 도 4b의 경우와 유사하며, 다만 제3 검증 전압(PV3)을 기준으로 검증동작을 실시한다.

또한, 하이레벨의 LSB 리셋신호(LSBRST)를 인가하여 검증동작을 실시한다. 따라서, 해당 셀이 프로그램되어 감지노드가 하이레벨인 경우에는 LSB에 저장되었던 하이레벨 데이터가 로우레벨로 변화되고, 프로그램 동작에 불구하고 프로그램 레벨만큼 문턱전압이 상승하지 못하여 소거된 셀로 감지된 경우에는 LSB에 저장되었던 하이레벨 데이터가 그대로 유지된다. 이와 같은 동작을 반복하여 프로그램 대상셀이 모두 프로그램된 경우에는 LSB 노드에 로우 레벨 데이터가 저장된다. 한편, 프로그램 대상셀이 아니었던 경우에는 원래 LSB 노드에 로우 레벨 데이터가 저장되어 있었다. 따라서, 특정 셀이 프로그램 대상이었는지 여부와 무관하게 해당 페이지 전체의 프로그램 검증동작이 완료되면 모든 LSB 노드에는 로우 레벨 데이터가 저장되어, 플로팅 상태의 LSB 검증신호(LSBVER_N)를 출력하게 된다.

이와 같은 검증동작을 통해 LSB 프로그램의 검증동작을 실시하며, LSB 프로그램이 완료될 때까지 프로그램 동작 및 검증동작을 반복적으로 수행하게 된다.

전체적인 구성은 도 3의 실시예와 거의 유사하며, 다만 MSB 프로그램에 대한 검증 동작중에 LSB 프로그램에 대한 검증 수행 여부에 대한 판단 단계를 일정시간 동안 생략하는 구성을 취하고 있다.

즉, '11' 데이터 또는 '10' 데이터에서 '00'데이터로 MSB 프로그램하는 상황의 경우, LSB 프로그램에 대한 검증 수행 여부에 대한 판단 단계를 일정시간 생략 하여 검증 동작에 소요되는 시간을 단축시킬 수 있다.

이를 위해 생략하고자 하는 횟수를 미리 지정하여 K 값으로 저장한다(G7).

검증동작을 반복하면서 검증동작을 수행한 횟수를 카운트 하며(G15), 검증동작을 수행한 횟수가 K 값을 초과하였는지 여부를 판단한다(G6).

검증 동작을 반복한 횟수가 상기 K값을 초과하기 전까지는 상기 LSB 프로그램에 대한 검증 수행 여부에 대한 판단 단계를 생략한다.

그러나, 검증 동작을 반복한 횟수가 상기 K값을 초과하면 상기 LSB 프로그램에 대한 검증 수행 여부에 대한 판단 단계를 수행하고 제1 또는 제3 검증 동작을 수행한다.

전술한 본원 발명의 구성에 따라, 본원 발명은 소스 페이지의 손상된 데이터를 수정할 수 있는 멀티 레벨 셀 카피백 동작을 수행할 수 있다. 또한, LSB 프로그램 및 MSB 프로그램에 대하여 공통적으로 적용될 수 있는 검증동작을 수행할 수 있게 되어, 상기 검증 동작이 알고리즘 형태로 저장된 ROM 영역 및 제어회로 등의 면적을 감소시킬 수 있다.

Claims

소스 페이지의 LSB 데이터를 독출하여 페이지 버퍼의 제2 레지스터에 저장하는 단계와,

상기 제2 레지스터에 저장된 데이터를 데이터 입력부와 접속된 제1 레지스터로 이동시켜 저장하는 단계와,

상기 데이터 입력부를 통하여 상기 제1 레지스터에 저장된 데이터를 수정하는 단계와,

상기 수정된 데이터를 제2 레지스터에 이동시켜 저장하는 단계와,

상기 제2 레지스터에 저장된 데이터에 따라 타겟 페이지에 LSB 프로그램하는 단계를 포함하는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법.
제1항에 있어서, 상기 LSB 데이터를 독출하는 단계는 판독하고자 하는 셀의 워드라인에 제1 독출전압을 인가하여 해당 셀의 프로그램 여부를 판단하는 단계와,

판독하고자 하는 셀의 워드라인에 제1 독출전압 보다 큰 제3 독출전압을 인가하여 해당 셀의 프로그램 여부를 판단하는 단계와,

상기 독출 결과 해당 셀의 문턱전압이 상기 제1 독출전압 보다 낮은 셀들과 상기 제3 독출전압 보다 높은 셀들에 대하여 상기 제2 레지스터에 제1 레벨의 데이터를 저장하는 단계와,

상기 독출 결과 해당 셀의 문턱전압이 상기 제1 독출전압 보다 높고 상기 제 3 독출전압 보다 낮은 셀들에 대하여 상기 제2 레지스터에 상기 제1 레벨과 상반되는 제2 레벨의 데이터를 저장하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법.
제1항에 있어서, 상기 소스 페이지의 MSB 데이터를 독출하여 상기 제2 레지스터에 저장하는 단계와,

상기 제2 레지스터에 저장된 데이터를 데이터 입력부와 접속된 제1 레지스터로 이동시켜 저장하는 단계와,

상기 데이터 입력부를 통하여 상기 제1 레지스터에 저장된 데이터를 수정하는 단계와,

상기 타켓 페이지에 LSB 프로그램된 데이터를 독출하여 상기 제2 레지스터에 저장하는 단계와,

상기 제1 레지스터에 저장된 데이터의 레벨에 따라 제2 레지스터에 저장된 데이터를 재설정하여 MSB 프로그램 대상 데이터를 추출하는 단계와,

상기 제2 레지스터에 저장된 데이터에 따라 타겟 페이지에 MSB 프로그램하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법.
제1항에 있어서, 상기 LSB 프로그램하는 단계는 프로그램 대상 페이지에 대하여 제1 레지스터의 MSB 노드에 저장된 데이터 또는 제2 레지스터의 LSB 노드에 저장된 데이터에 따라 제1 검증전압을 기준으로 하는 제1 검증동작, 상기 제1 검증전압보다 큰 제2 검증전압을 기준으로 하는 제2 검증동작 또는 상기 제2 검증전압보다 큰 제3 검증전압을 기준으로 하는 제3 검증동작을 선택적으로 수행하는 단계와,

검증동작 수행 결과에 따라 LSB 프로그램을 반복수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법.
제4항에 있어서, 상기 검증동작을 수행하는 단계는 상기 제1 레지스터의 MSB 노드에 저장된 데이터를 검사하여 해당 페이지에 대하여 상기 제2 검증동작을 수행할 것인지 여부를 판단하는 단계와,

판단결과에 따라 상기 제2 검증동작을 수행하는 단계와,

상기 제2 레지스터의 LSB 노드에 저장된 데이터를 검사하여 해당 페이지에 대하여 상기 제1 검증동작 또는 제3 검증동작을 수행할 것인지 여부를 판단하는 단계와,

외부 어드레스 정보에 따라 상기 제1 검증 동작 또는 제3 검증 동작 중 어느 하나의 검증 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법.
제5항에 있어서, 상기 어느 하나의 검증 동작을 수행하는 단계는 상기 외부 어드레스 정보에 따라 해당 페이지에 대한 프로그램이 LSB 프로그램인 경우에는 상기 제1 검증 동작을 수행하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법.
제5항에 있어서, 상기 어느 하나의 검증 동작을 수행하는 단계는 상기 외부 어드레스 정보에 따라 해당 페이지에 대한 프로그램이 MSB 프로그램인 경우에는 상기 제3 검증 동작을 수행하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법.
제3항에 있어서, 상기 MSB 프로그램하는 단계는 프로그램 대상 페이지에 대하여 제1 레지스터의 MSB 노드에 저장된 데이터 또는 제2 레지스터의 LSB 노드에 저장된 데이터에 따라 제1 검증전압을 기준으로 하는 제1 검증동작, 상기 제1 검증전압보다 큰 제2 검증전압을 기준으로 하는 제2 검증동작 또는 상기 제2 검증전압보다 큰 제3 검증전압을 기준으로 하는 제3 검증동작을 선택적으로 수행하는 단계와,

검증동작 수행 결과에 따라 MSB 프로그램을 반복수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법.
제8항에 있어서, 상기 검증동작을 수행하는 단계는 상기 제1 레지스터의 MSB 노드에 저장된 데이터를 검사하여 해당 페이지에 대하여 상기 제2 검증동작을 수행할 것인지 여부를 판단하는 단계와,

판단결과에 따라 상기 제2 검증동작을 수행하는 단계와,

상기 제2 레지스터의 LSB 노드에 저장된 데이터를 검사하여 해당 페이지에 대하여 상기 제1 검증동작 또는 제3 검증동작을 수행할 것인지 여부를 판단하는 단계와,

외부 어드레스 정보에 따라 상기 제1 검증 동작 또는 제3 검증 동작 중 어느 하나의 검증 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법.
제9항에 있어서, 상기 어느 하나의 검증 동작을 수행하는 단계는 상기 외부 어드레스 정보에 따라 해당 페이지에 대한 프로그램이 LSB 프로그램인 경우에는 상기 제1 검증 동작을 수행하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법.
제9항에 있어서, 상기 어느 하나의 검증 동작을 수행하는 단계는 상기 외부 어드레스 정보에 따라 해당 페이지에 대한 프로그램이 MSB 프로그램인 경우에는 상기 제3 검증 동작을 수행하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법.
제9항에 있어서, 상기 제1 검증동작 또는 제3 검증동작을 수행할 것인지 여부를 판단하는 단계를 일정 시간 동안 생략하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법.
멀티 레벨 셀 카피백 프로그램 동작을 수행하는 단계와,

상기 프로그램 동작 후에 제1 레지스터의 MSB 노드에 저장된 데이터 또는 제2 레지스터의 LSB 노드에 저장된 데이터에 따라 제1 검증전압을 기준으로 하는 제1 검증동작, 상기 제1 검증전압보다 큰 제2 검증전압을 기준으로 하는 제2 검증동작 또는 상기 제2 검증전압보다 큰 제3 검증전압을 기준으로 하는 제3 검증동작을 선택적으로 수행하는 단계와,

검증동작 수행 결과에 따라 카피백 프로그램을 반복수행하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법.
제13항에 있어서, 상기 검증동작을 수행하는 단계는 상기 제1 레지스터의 MSB 노드에 저장된 데이터를 검사하여 해당 페이지에 대하여 상기 제2 검증동작을 수행할 것인지 여부를 판단하는 단계와,

판단결과에 따라 상기 제2 검증동작을 수행하는 단계와,

상기 제2 레지스터의 LSB 노드에 저장된 데이터를 검사하여 해당 페이지에 대하여 상기 제1 검증동작 또는 제3 검증동작을 수행할 것인지 여부를 판단하는 단 계와,

외부 어드레스 정보에 따라 상기 제1 검증 동작 또는 제3 검증 동작 중 어느 하나의 검증 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법.
제14항에 있어서, 상기 어느 하나의 검증 동작을 수행하는 단계는 상기 외부 어드레스 정보에 따라 해당 페이지에 대한 프로그램이 LSB 프로그램인 경우에는 상기 제1 검증 동작을 수행하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법.
제14항에 있어서, 상기 어느 하나의 검증 동작을 수행하는 단계는 상기 외부 어드레스 정보에 따라 해당 페이지에 대한 프로그램이 MSB 프로그램인 경우에는 상기 제3 검증 동작을 수행하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법.
제14항에 있어서, 상기 제1 검증동작 또는 제3 검증동작을 수행할 것인지 여부를 판단하는 단계를 일정 시간 동안 생략하는 것을 특징으로 하는 불휘발성 메모리 장치의 멀티 레벨 셀 카피백 프로그램 방법.