KR100863789B1 - 광대역 전압제한회로 - Google Patents

광대역 전압제한회로 Download PDF

Info

Publication number
KR100863789B1
KR100863789B1 KR1020070018743A KR20070018743A KR100863789B1 KR 100863789 B1 KR100863789 B1 KR 100863789B1 KR 1020070018743 A KR1020070018743 A KR 1020070018743A KR 20070018743 A KR20070018743 A KR 20070018743A KR 100863789 B1 KR100863789 B1 KR 100863789B1
Authority
KR
South Korea
Prior art keywords
circuit
voltage
signal
voltage limiting
impedance correction
Prior art date
Application number
KR1020070018743A
Other languages
English (en)
Other versions
KR20080078758A (ko
Inventor
김선호
Original Assignee
김선호
주식회사 한국서지연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39880735&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100863789(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 김선호, 주식회사 한국서지연구소 filed Critical 김선호
Priority to KR1020070018743A priority Critical patent/KR100863789B1/ko
Publication of KR20080078758A publication Critical patent/KR20080078758A/ko
Application granted granted Critical
Publication of KR100863789B1 publication Critical patent/KR100863789B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H01L2924/19051—Impedance matching structure [e.g. balun]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2203/00—Indexing scheme relating to line transmission systems
    • H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
    • H04B2203/5404—Methods of transmitting or receiving signals via power distribution lines
    • H04B2203/5425—Methods of transmitting or receiving signals via power distribution lines improving S/N by matching impedance, noise reduction, gain control

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

본 발명은 신호선의 전압제한회로로써 폭넓은 주파수대역에 걸쳐 적용할 수 있는 광대역 전압제한회로에 관한 것이다.
본 발명의 광대역 전압제한회로는 하나 이상의 신호선에 부과되는 전압제한회로에 있어서, 상기 신호선의 수가 N개일 때, 상기 신호선과 접속되며 2N개의 다이오드로 구성된 임피던스 보정회로(ZC); 상기 임피던스 보정회로(ZC)의 양 출력단자(+, -)에 직렬 접속되는 전압제한소자(Z)를 포함하여 구성되는 것을 특징으로 하며, 상기 하나 이상의 신호선상에 전류제한소자(R)를 선택적으로 구비하는 특징을 갖는다.
이에 따라, 본 발명은 광대역 전압제한회로에 있어 전압제한회로의 본래 기능을 완벽하게 수행하면서, 낮은 주파수 대역의 신호는 물론, 높은 주파수의 신호에서도 손실 없이 잡음전압을 제한할 수 있는 장점이 있다.
전압제한, 고주파, 저주파, 대역폭, 과전압

Description

광대역 전압제한회로{Wide Band Voltage Limit Circuit}
도 1a는 종래기술의 전압제한회로를 도시한 회로도이며,
도 1b는 다른 종래기술의 전압제한회로를 도시한 회로도이며,
도 1c는 또 다른 종래기술의 전압제한회로를 도시한 회로도이며,
도 2는 40D431규격의 바리스터의 주파수특성(주파수 대역에 대한 감쇄특성)을 측정한 그래프(graph) 사진이며,
도 3a는 본 발명의 임피던스보정회로와 전압제한소자의 일 실시예에 따른 내부 캐패시턴스를 도시한 회로도이며,
도 3b는 도 1a에 도시한 종래기술에 따른 내부 캐패시턴스를 도시한 회로도이며,
도 4a는 본 발명에 따른 광대역 전압제한회로의 일 실시예이며,
도 4b는 본 발명에 따른 광대역 전압제한회로의 다른 실시예이며,
도 5a는 본 발명에 따른 광대역 전압제한회로의 또 다른 실시예이며,
도 5b는 본 발명에 따른 광대역 전압제한회로의 또 다른 실시예이며,
도 5c는 본 발명에 따른 광대역 전압제한회로의 또 다른 실시예이며,
도 5d는 본 발명에 따른 광대역 전압제한회로의 또 다른 실시예이며,
도 6은 본 발명에 따른 광대역 전압제한회로의 또 다른 실시예이며,
도 7a는 도 6의 실시예를 구현한 본 발명의 광대역 전압제한회로의 주파수특성을 측정한 그래프 사진이며,
도 7b는 도 6의 실시예를 구현한 본 발명의 광대역 전압제한회로의의 전압제한 특성을 실험한 그래프 사진이다.
* 도면의 주요 부분에 대한 부호의 설명 *
L, N : 입/출력 단자
T, R : 다른 입/출력 단자
Z : 전압제한소자
ZC : 임피던스보정회로
d1~d6 : 다이오드
R1~R4 : 전류제한저항
본 발명은 신호선의 전압제한회로로써 넓은 주파수대역에 거처 적용할 수 있는 광대역 전압제한회로에 관한 것이다. 보다 상세하게는 전압제한을 이용하여 신호선에 유입되는 과전압(Over voltage)을 제한하는데 있어, 본래 신호크기의 감쇄를 최소화하며 넓은 주파수 대역의 잡음을 효과적으로 억제할 수 있는 광대역 전압제한회로에 관한 것이다.
일반적인 신호선의 전압제한회로는 다이오드 또는 제너다이오드를 주로 사용 하고 있다. 이러한 전압제한회로는 기판 또는 함체 내에서는 유용하게 활용되고 있으나, 현대의 정보통신 기기들은 랜선 내지 전화선로 등의 수많은 외부 선로와 접속되는 추세에 의해 전압제한소자가 소손되는 현상이 발생하고 있다.
이러한 문제를 해결하기 위하여 제너다이오드(Zener diode) 또는 TVS(Transient Voltage Suppressor)소자 등을 활용하여 상기한 문제를 해결하는 방안이 당 업계에서 흔하게 사용되고 있다.
그러나 상기와 같은 종래의 대용량의 제너다이오드, TVS소자 또는 바리스터(voltage variable register)등은 소자의 내부 캐패시턴스(capacitance)가 매우 크며, 전압 변화에 의해 내부 캐패시턴스의 변화폭이 크므로, 신호전압에 의하여 신호주파수의 변화가 일어나 일종의 기생변조(parasitic modulation) 현상이 일어나게 되어 신호전압이 낮아지게 된다. 따라서, 종래의 대용량의 제너다이오드, TVS소자, 바리스터 등은 주파수가 낮은 신호선에서는 신호전압의 손실 없이 우수한 특성으로 작동하나, 신호전압이 크거나 주파수가 높은 신호선에서는 손실이 기하급수적으로 증가하게 되는 문제점을 가지고 있다.
도 1a는 다이오드를 이용한 종래 전압제한회로를 도시한 회로도이다. 도시된 바와 같이 신호선로 L-N 간에는 2개의 다이오드 리미터(limiter)가 접속되어, 소 신호의 경우(최대 신호전압이 실리콘 다이오드의 순방향 전압강하 값인 약 0.7V 이하인 경우)에는 양호한 전압제한 특성을 나타낸다.
그러나 신호의 크기가 실리콘 다이오드의 순방향 전압강하 값인 0.7V보다 큰 경우에는 신호전압마저 제한되기 때문에 신호의 손실이 일어나 사용할 수 없게 된 다.
따라서 도 1b와 같이 제너다이오드를 활용하거나 도 1c와 같이 TVS 소자나 바리스터같은 과전압억제소자(Z)등을 이용하여 전압제한회로를 구성한다. 하지만 전술한 바와 같이 제너다이오드, TVS소자 또는 바리스터등은 큰 내부 캐패시턴스와 기생변조 현상에 의해 고 주파에서 심각한 신호의 손실이 일어나는 문제점이 있다.
일 예로 도 2는 종래기술에 흔히 사용되는 전압제한소자인 40D431규격의 바리스터의 주파수특성(주파수 대역에 대한 감쇄특성)을 측정한 그래프(graph)이다. 도 2의 실험결과에서 알 수 있듯이 낮은 주파수에서는 신호의 감쇄가 없다가 약 1MHz이상에 이르러 갑자기 손실이 큰 폭으로 증가하기 시작하여 8.4Mhz에서 약 22dB의 손실이 발생하며 주파수 특성이 악화되는 것을 알 수 있다.
따라서 전압제한소자가 다이오드일 경우 수pF 내지 수십pF 수준으로 매우 작은 내부 캐패시턴스를 가지나 제한전압이 너무 낮은 문제점이 존재하며, 전압제한소자가 제너다이오드, TVS소자 또는 바리스터일 경우 제한전압이 높아 제한전압에 대한 여유는 존재하나 수백pF 내지 수천pF의 매우 큰 내부 캐피시턴스를 가지며 신호전압에 의한 주파수특성이 악화되는 문제점이 있다.
본 발명은 상기한 문제를 해결하기 위하여 안출된 것으로, 본 발명은 광대역의 신호에서 신호라인에 유입되는 과전압(Over voltage)을 제한하며 고주파의 신호세력의 감쇄를 최소화하는 광대역 전압제한회로를 제공함을 그 목적으로 한다.
상세하게는 전압제한소자가 가지는 용량성분에 의한 임피던스(impedance)를 개선함으로써 주파수가 높아짐에 따른 신호감쇄를 방지하고, 유효한 신호에 대해서는 주파수가 높아져도 감쇄가 발생하지 아니하면서, 제한전위보다 높은 잡음성분에 대하여 효과적인 전압제한 기능을 가지는 새로운 개념의 광대역 전압제한회로를 제공하는 것이다.
위와 같은 목적을 달성하기 위한 본 발명의 광대역 전압제한회로는 하나 이상의 신호선에 부과되는 전압제한회로에 있어서, 상기 신호선의 수가 N개일 때, 상기 신호선과 접속되며 2N개의 다이오드(diode)로 구성된 임피던스(impedance) 보정회로(ZC); 상기 임피던스 보정회로(ZC)의 양 출력단자(+, -)에 직렬 접속되는 전압제한소자(Z)를 포함하여 구성되는 특징을 갖는다.
상기 임피던스 보정회로(ZC)는 직렬로 연결된 두 다이오드를 하나의 단위체로 하여 N개의 상기 단위체가 병렬로 연결된 다이오드 브릿지(Birdge diode)로 구성되는 특징을 가지며, 상기 다이오드 브릿지를 구성하는 N개의 상기 단위체에서 각 단위체에 대해 한 다이오드의 캐소드와 다른 다이오드의 애노드가 직렬 연결된 지점에서 단자를 인출하여 구성된 N개의 단자가 상기 N개의 신호선과 일대일로 각각 접속되는 특징을 가진다.
이때, 상기 임피던스 보정회로(ZC)를 구성하는 다이오드(d1 내지 d4)는 일반적인 실리콘 다이오드로서 수pF 내지 수십pF 수준으로 내부 캐패시턴스가 매우 작으면서, 전압에 의한 변화폭이 적은 특징이 있다.
또한 상기 임피던스 보정회로(ZC)의 양 출력단자(+, -)에 직렬 접속되는 전 압제한소자(Z)는 제너다이오드, TVS소자, 바리스터(voltage variable register), SCR 게이트, MOV 또는 가스충진방전관을 포함한 전압을 제한하는 역할을 하는 소자로 구성될 수 있다.
상기와 같은 본 발명의 구성에 의해 신호라인 측에서 볼 때, 다이오드(d1 내지 d4)를 브리지형태로 접속한 임피던스 보정회로(ZC)는 다이오드 1개의 캐패시턴스를 가지게 되고, 임피던스 보정회로(ZC)의 두 출력과 전압제한소자(Z)가 직렬로 연결되기 때문에 내부용량 값이 수백 내지 수천배에 달하는 큰 캐패시턴스의 전압제한소자(Z)를 직렬 접속 한다 해도 그 전하 용량을 늘지 않는 것이다.
이하 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
이때, 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가진다.
도 3a에 도시한바와 같이 임피던스 보정회로(ZC)를 구성하는 다이오드의 수가 4개이고 각 다이오드의 캐패시턴스가 C1, C2, C3, C4이며, 전압제한소자(Z)의 캐패시턴스를 C라 가정할 때,
C1=C2=C3=C4이고, C1 << C 라면
임피던스 보정회로(ZC)의 합성 용량 = (C1*C2/C1+C2) + (C3*C4/C3*C4)= C1이므로 여기에 직렬 접속된 C 값을 더하면 1/C1 + 1/C 이 되어 임피던스 보정회로(ZC)와 전압제한소자(Z)의 총합성용량은 C1*C/(C1+C)에서 C1 << C이므로 총합성용량은 C1보다 작게 되는 원리인 것이다.
도 1a에 도시한 종래기술에 따른 내부 캐패시턴스를 도시한 도 3b에서 알 수 있듯이 종래 기술의 각 다이오드의 캐패시턴스가 Ca, Cb이고 Ca와Cb가 같다면, 종래기술의 경우 합성용량은 Ca+Cb=2Ca이 되어 다이오드 기본 용량의 2배가 된다.
상기 임피던스 보정회로(ZC)인 브리지형태로 구성된 브리지다이오드의 출력에는 어떠한 부하를 접속하여도 입력 측에서 볼 때, 캐패시턴스의 증가로 이어지지 않는 특성이 있다.
이는 임피던스 보정회로(ZC)가 직렬로 연결된 두 다이오드를 하나의 단위체로 하여 상기 단위체들이 병렬로 연결된 다이오드 브릿지(Birdge diode)형태로 구현되어 브리지 다이오드의 전류의 방향에 기인하는 것으로써, 브리지다이오드의 +와 -간에 아무리 큰 캐패시턴스가 접속된다고 하여도 입력 측에서 볼 때, 다이오드의 순방향/역방향 특성에 의하여 수 내지 수십 pF의 접합용량에 순간적으로 충전이 이루어 질 뿐, 방전이 이루어지지 아니하기 때문에 더 이상의 충전이나 방전이 이루어 지지 아니하여 캐패시턴스로써의 역할은 최초 충전 이후 소멸하는 데에서 비 롯되는 자연적인 현상을 실험적으로 발견하여 이를 활용하고자 하는 것으로, 상기한 전압에 의한 접합용량의 변화가 적어 이를 무시한다면 신호왜곡 또한 무시할 수 있는 것이다.
이로서, 어떠한 회로에 본 발명의 광대역 전압제한회로가 적용되어 지면, 회로 운용을 위하여 전원을 투입하는 순간 이미 캐패시턴스는 충전 완료되어 기능이 소멸 되므로 주파수가 낮은 신호는 물론, 주파수가 높은 신호에 대해서도 용량성분이 없는 광대역 전압제한이 이루어지는 것이다.
도 4a와 도 4b는 본 발명에 따른 광대역 전압제한회로의 실시예들이다.
도 4a의 광대역 전압제한회로(100)는 신호선(L, N)의 수가 2개이며 따라서 4개의 다이오드(d1 내지 d4)를 이용하여 다이오드 브릿지를 형성시켜 임피던스보정회로(ZC, 110)가 구성되고, 상기 임피던스보정회로(ZC, 110)의 양 출력에 전압제한회로(Z, 120)를 직렬로 연결한 실시예이다.
직렬로 연결된 두 다이오드(d1-d2 또는 d3-d4)를 하나의 단위체로 하여 2개의 상기 단위체(111, 112)를 병렬로 연결시켜 다이오드 브릿지가 형성된다.
상기 다이오드 브릿지를 구성하는 2개의 단위체(111, 112)에서 각 단위체(111 또는 112)에서 각각에 대해 한 다이오드의 캐소드와 다른 다이오드의 애노드가 직렬 연결된 지점(S1 또는 S2)에서 단자를 인출하여 구성된 2개의 단자가 상기 2개의 신호선(L, N)과 각각 접속된다.
도 4b의 광대역 전압제한회로(100′)는 신호선(L′, N′, n′)의 수가 3개이며 따라서 6개의 다이오드(d1′ 내지 d6′)를 이용하여 다이오드 브릿지를 형성시 켜 임피던스보정회로(ZC, 110′)가 구성되고, 상기 임피던스보정회로(ZC, 110′)의 양 출력에 전압제한회로(Z, 120′)를 직렬로 연결한 실시예이다.
직렬로 연결된 두 다이오드(d1′-d2′, d3′-d4′ 또는 d5′-d6′)를 하나의 단위체로 하여 3개의 상기 단위체(111′, 112′, 113′)를 병렬로 연결시켜 다이오드 브릿지가 형성된다.
상기 다이오드 브릿지를 구성하는 3개의 단위체(111′, 112′, 113′)에서 각 단위체(111′, 112′ 또는 113′)에서 각각에 대해 한 다이오드의 캐소드와 다른 다이오드의 애노드가 직렬 연결된 지점(S1′, S2′ 또는 S3′)에서 단자를 인출하여 구성된 3개의 단자가 상기 3개의 신호선(L′, N′, n′)과 각각 접속된다.
도 4a와 도 4b에서 신호선이 2개일 때와 신호선이 3개일 때의 본발명의 실시예를 설명하였지만, 어떠한 신호선의 수에 대해서도 본 발명의 광대역 전압제한회로가 구성될 수 있음은 당연하다.
또한 본 발명의 광대역 전압제한회로는 신호선의 수가 N개일 때 상기 N개의 신호선에서 선택된 하나 이상의 신호선에 대한 하나 이상의 신호 입력 단자 각각에 접속되며 상기 임피던스 보정회로(ZC)와 접속되는 전류제한소자를 더 포함하여 구성되는 특징을 가지며, 상기 N개의 신호선에서 선택된 하나 이상의 신호선에 대한 하나 이상의 신호 출력 단자 각각에 접속되며 상기 임피던스 보정회로(ZC)와 접속되는 전류제한소자를 더 포함하여 구성되는 특징을 가진다.
또한 상기 N개의 신호선에서 선택된 하나 이상의 신호선에 대한 하나 이상의 신호 입력/출력 단자의 상기 하나 이상의 신호 입력 단자 각각에 접속되며 상기 임 피던스 보정회로(ZC)와 접속되는 전류제한소자 및 상기 하나 이상의 신호 출력 단자 각각에 접속되며 상기 임피던스 보정회로(ZC)와 접속되는 전류제한소자를 더 포함하여 구성되는 특징을 가진다.
도 5a 내지 도 5d는 신호선이 2개일 때, 본 발명의 광대역 전압제한회로에 전류제한소자를 더 구비한 실시예들이다.
도 5a는 2개의 신호선에서 선택된 하나의 신호선(L″-T″)에 대한 하나의 신호 입력 단자(L″)에 접속되며 상기 임피던스 보정회로(ZC, 100)와 접속되는 전류제한소자(R1)를 더 포함하여 구성된 실시예이며, 도 5b는 2개의 신호선에서 선택된 두개의 신호선(L″-T″ 및 N″-R″)에 대한 두개의 신호 입력 단자(L″ 및 N″)에 각각 접속되며 상기 임피던스 보정회로(ZC, 100)와 접속되는 전류제한소자(R1 및 R3)를 더 포함하여 구성된 실시예이다.
도 5c는 2개의 신호선에서 선택된 하나의 신호선((L″-T″)에 대한 하나의 신호 입력/출력 단자(L″/T″)의 신호 입력 단자(L″)에 접속되며 상기 임피던스 보정회로(ZC)와 접속되는 전류제한소자(R1) 및 신호 출력 단자(T″)에 접속되며 상기 임피던스 보정회로(ZC, 100)와 접속되는 전류제한소자(R2)를 더 포함하여 구성된 실시예이며, 도 5d는 2개의 신호선에서 선택된 두개의 신호선((L″-T″ 및 N″-R″)에 대한 두개의 신호 입력/출력 단자(L″/T″ 및 N″/R″)의 두 개의 신호 입력 단자(L″ 및 N″) 각각에 접속되며 상기 임피던스 보정회로(ZC, 100)와 접속되는 전류제한소자(R1 및 R3) 및 신호 출력 단자(T″ 및 R″)에 각각 접속되며 상기 임피던스 보정회로(ZC, 100)와 접속되는 전류제한소자(R2 및 R4)를 더 포함하여 구 성된 실시예이다.
상기의 전류제한소자(R1 내지R4)는 신호 선로의 입력측에 과전류제한 저항을 추가함으로써 큰 전류를 함유하는 잡음전압에 대하여 전압제한소자(Z)와 협력하여 적절하게 제한 할 수 있도록 하는 기능을 가진다.
이는, 전압제한소자(Z)가 허용 과부하 상태에 도달하면 허용 잔류전압특성이 악화되어 전압제한레벨이 급격하게 높아지는 과도특성을 가지며, 더욱 큰 과도전류에 노출될 경우 접합면이 소손되어 영구적으로 쇼트(short)되는 특성이 있으므로, 상기의 전류제한소자(R1 내지R4)를 이용하여 전압제한소자(Z)를 이러한 과도전류상황에 놓이지 아니하도록 하기 위함이다.
임피던스보정회로(ZC) 와 전압제한소자(Z)를 포함하는 상기와 같은 본 발명의 광대역 전압제한회로는 몰딩에 의해 일체로 구성되는 특징이 있다.
(측정예)
이하에서는 본 발명의 도 6의 실시예를 구현하여 실제 측정한 결과를 제시한다. 신호선의 수가 3개이므로 6개의 다이오드를 이용하며, 직렬로 연결된 두 다이오드를 하나의 단위체로 하여 3개의 상기 단위체를 병렬로 연결시켜 다이오드 브릿지를 만들어 임피던스보정회로(ZC)를 구현하였고, 상기 임피던스보정회로(ZC)의 양 출력에 전압제한회로(Z)를 직렬로 연결하였다.
3개의 신호선에서 하나의 신호선(L0-T0)를 선택하여, 선택된 신호선의 신호 입력/출력 단자(L0/T0)의 신호 입력 단자(L0)에 접속되며 상기 임피던스 보정회로(ZC)와 접속되도록 전류제한소자(R1)를 연결하고 신호 출력 단자(T0)에 접속되며 상기 임피던스 보정회로(ZC)와 접속되도록 전류제한소자(R2)를 연결하였다.
상기와 같이 구현된 광대역 리미트회로의 입력단자(L0, N0)를 네트웍 아날라이저(network analyzer)의 송신측에 접속하고, 출력단자(T0, R0)를 네트웍 아날라이저의 수신측에 접속하여 통과특성을 측정하였다.
도 7a는 도 6의 실시예를 구현한 본 발명의 광대역 전압제한회로의 주파수특성을 측정한 결과로 약 5Hz ~ 100MHz에 이르는 광대역에 대하여 신호 손실이 없음을 확연히 보여주고 있다.
또한 도 7b는 도 6의 실시예를 구현한 본 발명의 광대역 전압제한회로의의 전압제한 특성을 실험한 결과로 약 100V / 200㎲ 펄스폭의 반복적인 스위칭 노이즈인 과도전압을 인가하였을 때,약 15.2V이내로 전압을 제한하는 특성을 보여주고 있다.
이로서, 도 7a와 도 7b로 알 수 있듯이 본 발명은 광대역 전압제한회로는 전압제한회로의 본래 기능을 완벽하게 수행하면서, 낮은 주파수 대역의 신호는 물론, 높은 주파수의 신호에서도 손실 없이 잡음전압을 제한할 수 있다.
본 발명에 따른 광대역 전압제한회로는 전압제한의 본래 기능을 완벽하게 수행하면서, 높은 주파수의 신호라인에서도 손실이 발생하지 않는 장점을 가진다.
즉, 낮은 주파수 대역의 신호라인은 물론, 높은 주파수를 다루는 고주파 회로에 대해서도 신호의 손실 없이 잡음전압을 제한 할 수 있는 매우 유용한 발명인 것이다.

Claims (7)

  1. 하나 이상의 신호선에 부과되는 전압제한회로에 있어서,
    상기 신호선의 수가 N개일 때,
    상기 신호선과 접속되며 2N개의 다이오드로 구성된 임피던스 보정회로(ZC);
    상기 임피던스 보정회로(ZC)의 양 출력단자(+, -)에 직렬 접속되는 전압제한소자(Z); 및
    상기 N개의 신호선에서 선택된 하나 이상의 신호선에 대한 하나 이상의 신호 출력 단자 각각에 접속되며 상기 임피던스 보정회로(ZC)와 접속되는 전류제한소자;
    를 포함하여 구성되는 것을 특징으로 하는 광대역 전압제한회로.
  2. 제 1항에 있어서,
    상기 임피던스 보정회로(ZC)는 직렬로 연결된 두 다이오드를 하나의 단위체로 하여 N개의 상기 단위체가 병렬로 연결된 다이오드 브릿지로 구성되는 것을 특징으로 하는 광대역 전압제한회로.
  3. 제 2항에 있어서,
    상기 다이오드 브릿지를 구성하는 N개의 상기 단위체에서 각 단위체에 대해 한 다이오드의 캐소드와 다른 다이오드의 애노드가 직렬 연결된 지점에서 단자를 인출하여 구성된 N개의 단자가 제 1항의 상기 N개의 신호선과 각각 접속되는 것을 특징으로 하는 광대역 전압제한회로.
  4. 제 1항에 있어서,
    상기 N개의 신호선에서 선택된 하나 이상의 신호선에 대한 하나 이상의 신호 입력 단자 각각에 접속되며 상기 임피던스 보정회로(ZC)와 접속되는 전류제한소자를 더 포함하여 구성되는 것을 특징으로 하는 광대역 전압제한회로.
  5. 삭제
  6. 제 1항에 있어서,
    상기 N개의 신호선에서 선택된 하나 이상의 신호선에 대한 하나 이상의 신호 입력/출력 단자의 상기 하나 이상의 신호 입력 단자 각각에 접속되며 상기 임피던스 보정회로(ZC)와 접속되는 전류제한소자 및 상기 하나 이상의 신호 출력 단자 각각에 접속되며 상기 임피던스 보정회로(ZC)와 접속되는 전류제한소자를 더 포함하여 구성되는 것을 특징으로 하는 광대역 전압제한회로.
  7. 제 1항 내지 제 4항 및 제 6항에서 선택된 어느 한 항에 있어서,
    상기 광대역 전압제한회로는 몰딩에 의해 일체로 구성되는 것을 특징으로 하는 광대역 전압제한회로.
KR1020070018743A 2007-02-24 2007-02-24 광대역 전압제한회로 KR100863789B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070018743A KR100863789B1 (ko) 2007-02-24 2007-02-24 광대역 전압제한회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070018743A KR100863789B1 (ko) 2007-02-24 2007-02-24 광대역 전압제한회로

Publications (2)

Publication Number Publication Date
KR20080078758A KR20080078758A (ko) 2008-08-28
KR100863789B1 true KR100863789B1 (ko) 2008-10-16

Family

ID=39880735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070018743A KR100863789B1 (ko) 2007-02-24 2007-02-24 광대역 전압제한회로

Country Status (1)

Country Link
KR (1) KR100863789B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978388A (en) * 1973-07-13 1976-08-31 Zellweger Uster Ltd. Current-supply arrangement for an electronic remote control receiver
US4801887A (en) 1986-04-10 1989-01-31 U.S. Philips Corp. Circuit arrangement for generating a direct voltage from a sinusoidal input voltage
JP2006081261A (ja) 2004-09-08 2006-03-23 Daikin Ind Ltd 多相電流供給回路及び駆動装置
US20070024258A1 (en) 2005-07-29 2007-02-01 Stmicroelectronics S.R.L. Switching power supply with voltage limiting device and control method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978388A (en) * 1973-07-13 1976-08-31 Zellweger Uster Ltd. Current-supply arrangement for an electronic remote control receiver
US4801887A (en) 1986-04-10 1989-01-31 U.S. Philips Corp. Circuit arrangement for generating a direct voltage from a sinusoidal input voltage
JP2006081261A (ja) 2004-09-08 2006-03-23 Daikin Ind Ltd 多相電流供給回路及び駆動装置
US20070024258A1 (en) 2005-07-29 2007-02-01 Stmicroelectronics S.R.L. Switching power supply with voltage limiting device and control method thereof

Also Published As

Publication number Publication date
KR20080078758A (ko) 2008-08-28

Similar Documents

Publication Publication Date Title
JP5356418B2 (ja) 差動伝送回路及びそれを備えた電子機器
KR101171228B1 (ko) Ｈｅｍｐ 대책용 전원선로 방호장치
US7515391B2 (en) Linear low capacitance overvoltage protection circuit
US6882514B2 (en) Overcurrent and overvoltage protection method and architecture for a tip and ring subscriber line interface circuit
US6680839B2 (en) Apparatus and method for reducing and balancing the capacitance of overvoltage protector in high frequency transmissions
US5883775A (en) Overvoltage protector
US7546101B2 (en) Variable attenuation of broadband differential signals using PIN diodes
RU2658657C2 (ru) Устройство и способ защиты от перенапряжений
KR100863789B1 (ko) 광대역 전압제한회로
CN113394763A (zh) 一种具有电磁脉冲防护能力的通信接收机天馈保护器
CN106486992A (zh) 一种具有振荡特性的接口保护电路及方法
US20200076188A1 (en) Surge protection apparatus
US20160322810A1 (en) System and method for providing surge protection
KR200435646Y1 (ko) 써지 보호기
US10320968B2 (en) Protection module and decoupling component thereof for symmetrical twisted pairs
CN105470936A (zh) 抑制共模浪涌的网络变压器防雷电路
KR101171227B1 (ko) Ｅｍｐ 보호대책을 위한 고속 통신선로용 보호장치
KR102378249B1 (ko) 서지 차단 기능을 갖는 감쇠기
CN216215884U (zh) 电涌保护电路及电涌保护器
CN215817524U (zh) 一种网口保护电路
KR102271472B1 (ko) 서지 보호 장치
JP2023094070A (ja) 過渡電圧保護回路
JP2023094004A (ja) 過渡電圧保護回路
JP5618817B2 (ja) 放電度数計
KR20050121170A (ko) 데이터 통신 회선용 써지 보호장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161010

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 12