KR100863333B1 - Method for treating substrate and chip manufactured thereby - Google Patents

Method for treating substrate and chip manufactured thereby Download PDF

Info

Publication number
KR100863333B1
KR100863333B1 KR1020070063494A KR20070063494A KR100863333B1 KR 100863333 B1 KR100863333 B1 KR 100863333B1 KR 1020070063494 A KR1020070063494 A KR 1020070063494A KR 20070063494 A KR20070063494 A KR 20070063494A KR 100863333 B1 KR100863333 B1 KR 100863333B1
Authority
KR
South Korea
Prior art keywords
substrate
crack
chips
wafer
grinding
Prior art date
Application number
KR1020070063494A
Other languages
Korean (ko)
Inventor
황운기
Original Assignee
주식회사 효광
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 효광 filed Critical 주식회사 효광
Priority to KR1020070063494A priority Critical patent/KR100863333B1/en
Application granted granted Critical
Publication of KR100863333B1 publication Critical patent/KR100863333B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)

Abstract

A method for processing a substrate and a chip manufactured thereby are provided to prevent corrosion caused by a wet process and to improve a chipping effect and generation of cracks in a lateral direction. A plurality of chips are formed on a substrate(1). A plurality of cracks are formed in the substrate by using an ultrasonic scribing device(10). A plasma process for a rear surface of the substrate is performed. The cracks of the substrate are formed vertically to a thickness direction of the substrate. The cracks are formed to discriminate the chips from each other. A polishing process is performed to polish the rear surface of the substrate before the plasma process. The polishing process is a dry type polishing process.

Description

기판 가공 방법 및 그로써 제작되는 칩{Method for treating substrate and chip manufactured thereby}Method for treating substrate and chip manufactured thereby

도 1a 내지 도 1g는 종래 반도체 제조공정 중 웨이퍼를 칩 단위로 개별화시키는 방법을 단계별로 도시한 도면,1A to 1G are diagrams illustrating a step-by-step method of individualizing a wafer in units of chips in a conventional semiconductor manufacturing process;

도 2는 도 1c의 "A"를 확대도시한 단면도,2 is an enlarged cross-sectional view of "A" of FIG. 1C;

도 3a 내지 도 3i는 본 발명의 제1실시예에 따른 기판 가공 방법을 단계별로 도시한 도면,3A to 3I are diagrams showing step by step methods of processing a substrate according to a first embodiment of the present invention;

도 4는 도 3f의 "B"를 확대도시한 단면도,4 is an enlarged cross-sectional view of "B" of FIG. 3F;

도 5는 도 3b의 단계에 사용되는 초음파 스크라이빙 장치의 개념도, 5 is a conceptual diagram of the ultrasonic scribing apparatus used in the step of FIG.

도 6a 내지 도 6g는 본 발명의 제2실시예에 따른 기판 가공 방법을 단계별로 도시한 도면,6A to 6G are diagrams illustrating in stages a substrate processing method according to a second embodiment of the present invention;

도 7은 종래예 및 본 발명의 제1,2실시예를 비교도시한 순서도.7 is a flowchart showing a comparison between the conventional example and the first and second embodiments of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

1... 웨이퍼, 1b... 균열,1 ... wafer, 1b ... crack,

2... 칩, 3... 보호 테이프,2 ... chip, 3 ... protection tape,

4... 팽창 테이프, 5... 마스크,4 ... inflation tape, 5 ... mask,

10... 초음파 스크라이빙 장치.10 ... Ultrasonic scribing device.

본 발명은 기판 가공 방법 및 그로써 제작되는 칩에 관한 것으로서, 보다 상세하게는 초음파 스크라이빙 공정과 플라즈마 식각 공정을 사용하여 건식으로 웨이퍼를 처리하여 반도체 칩을 개별화시키는 기판 가공 방법 및 그로써 제작되는 칩에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate processing method and a chip fabricated thereby, and more particularly, a substrate processing method for individualizing a semiconductor chip by dry-processing a wafer using an ultrasonic scribing process and a plasma etching process, and a chip manufactured thereby. It is about.

반도체 웨이퍼 등의 기판에는 동일한 전기회로를 지닌 반도체 칩이 적게는 수십 개에서 수백 개까지 밀집되어 있으며, 반도체 칩이 개별적으로 작동할 수 있기 위해서는 웨이퍼를 각 칩 별로 분리시키는 공정이 필요하다. 웨이퍼는 FAB(Fabrication) 공정을 마친 후 패키지 공정으로 진행되기 전에는 통상 원판 형상을 하고 있으며, 원판형의 웨이퍼는 칩으로 제품화하기에는 부적합한 두께를 지니고 있다.Substrates, such as semiconductor wafers, are densely packed with as few as tens to hundreds of semiconductor chips having the same electrical circuit. In order for the semiconductor chips to operate individually, a process of separating the wafers for each chip is required. Wafers generally have a disk shape after the FAB (Fabrication) process and before proceeding to a package process, and a disk-shaped wafer has a thickness unsuitable for commercialization into a chip.

통상 연삭되기 전의 웨이퍼 상태에서는 그 두께가 대략 25mil~30mil로 패키징하기에는 두껍기 때문에 웨이퍼를 원하는 두께, 일례로 약 7mil로 가공, 패키지 공정시 본딩되는 칩의 방열성을 향상시키기 위해 웨이퍼 뒷면에 대한 연삭을 실시하게 된다.In the wafer state before grinding, the thickness of the wafer is about 25 mils to 30 mils thick, so the wafer is processed to a desired thickness, for example, about 7 mils, and the back side of the wafer is ground to improve the heat dissipation of the bonded chip during the package process. Done.

도 1a 내지 도 1g에는 종래 반도체 제조공정 중 웨이퍼를 칩 단위로 개별화시킴에 있어서, DBG(Dicing Before Grinding) 방식을 채택한 방법을 단계별로 도시하였다. 도 1a를 포함해서 이하에 나타내는 각 도면은 모식적으로 나타낸 도면으로 서, 각 부의 크기, 형상은 이해를 쉽게 하기 위해 적절히 과장해서 나타내고 있다.1A to 1G illustrate a step-by-step method employing a Dicing Before Grinding (DBG) method in individualizing wafers in chip units in a conventional semiconductor manufacturing process. Each drawing shown below including FIG. 1A is a figure shown typically, and the magnitude | size and shape of each part are exaggerated and shown suitably for easy understanding.

먼저, 도 1a와 같이 웨이퍼(1)가 마련되고, 도 1b에서처럼 웨이퍼(1)는 칩단위로 개별화시킬 경계부위에 소망하는 칩의 두께만큼 미리 절단되어 다수의 경계슬롯(1a)이 형성된다. 경계슬롯(1a)을 형성하는 방법으로 다이아몬드 휠 또는 블레이드 등을 사용하는 기계적 가공 방식을 사용하며, 이때 다이아몬드 휠 또는 블레이드 등의 웨이퍼(1)와 접촉하는 기계적 가공부재와 웨이퍼(1)간의 가공에 의한 열 발생을 해소하여 주기 위해 냉각매체가 분사된다.First, as shown in FIG. 1A, a wafer 1 is provided, and as shown in FIG. 1B, the wafer 1 is cut in advance by a desired thickness of a chip at a boundary portion to be individualized in units of chips to form a plurality of boundary slots 1a. As a method of forming the boundary slot 1a, a mechanical processing method using a diamond wheel or a blade is used. In this case, the machining between the mechanical processing member and the wafer 1 in contact with the wafer 1 such as a diamond wheel or blade is performed. Cooling medium is sprayed to eliminate the heat generated by the.

이와 같이 미리 절단(pre-sawing)된 웨이퍼(1)의 표면에 도 1c에 도시한 바와 같이 백 그라인딩(back grinding)시 표면의 오염을 방지하기 위하여 보호 테이프(3)를 부착한다. A protective tape 3 is attached to the surface of the wafer 1 pre-sawed as described above to prevent contamination of the surface during back grinding as shown in FIG. 1C.

보호 테이프(3)가 부착된 웨이퍼(1)의 뒷면을 갈아내는 공정을 B/G(Back Grinding)이라 하는바, B/G 공정에 의해 웨이퍼(1)를 연삭하면, 웨이퍼의 절단면, 즉 경계슬롯(1a)의 하단면까지 도달했을 때 웨이퍼(1)의 각 칩(2)들이 서로 분리되게 된다. 이때, 연삭도구와 웨이퍼(1)와의 마찰 등에 의한 열 발생을 해소하여 주기 위하여, 물 등의 냉각 매체가 분사되면서 연삭되는 습식 공정이 수행될 수 있다. 도 1d는 상술한 과정을 거쳐 개별화된 칩(2)들이 보호 테이프(3)에 부착되어 있는 상태를 도시한 도면이다. The process of grinding the back surface of the wafer 1 with the protective tape 3 is called B / G (Back Grinding). When the wafer 1 is ground by the B / G process, the cutting surface of the wafer, that is, the boundary When the chip 1 reaches the bottom surface of the slot 1a, the respective chips 2 of the wafer 1 are separated from each other. At this time, in order to eliminate heat generation due to friction between the grinding tool and the wafer 1, a wet process may be performed while the cooling medium such as water is sprayed. FIG. 1D is a view showing a state in which the individual chips 2 are attached to the protective tape 3 through the above-described process.

이와 같이 개별화된 칩(2)으로 구성된 웨이퍼(1)에는, 도 1e와 같이 팽창 테이프(4)가 부착되고, 팽창 테이프(4)를 부착시킨 이후, 도 1f와 같이 보호 테이프(3)를 분리시키고, 도 1g와 같이, 팽창 테이프(4)를 팽창시켜 개별화된 칩(2)들 의 분리를 용이하게 한다. 이후, 분리가 용이하게 된 각각의 칩(2)들은 패키지 공정으로 진행된다.In the wafer 1 composed of the chips 2 thus separated, the expansion tape 4 is attached as shown in FIG. 1E, and after the expansion tape 4 is attached, the protective tape 3 is separated as shown in FIG. 1F. 1G, the inflation tape 4 is inflated to facilitate separation of the individualized chips 2. Thereafter, each of the chips 2, which are easily separated, proceeds to a packaging process.

도 2는 도 1d의 단면도에서 "A"부분을 확대도시한 것으로, 전술한 공정에 의해 개별화된 칩과 칩의 경계인 경계슬롯(1a)을 도시한 단면도이다.FIG. 2 is an enlarged view of portion "A" in the cross-sectional view of FIG. 1D, and is a cross-sectional view showing a boundary slot 1a that is a boundary between a chip and a chip separated by the above-described process.

도 2에서 보는 바와 같이, 개별화된 양 칩(2)의 에지부(2a)는 칩의 일부가 떨어져나가는 칩핑(chipping) 현상이 발생되거나 그 칩(2)의 측벽(2b)일부에 균열(crack)이 발생되는 문제점이 발생한다.As shown in FIG. 2, the edge portion 2a of each of the individual chips 2 has a chipping phenomenon in which a part of the chip is separated or a crack is formed on a part of the side wall 2b of the chip 2. Problem occurs.

이러한 문제점이 발생되는 원인은 연삭기구(미도시)로 그라인딩하여 개별 칩으로 분리되는 순간에 연삭기구가 개별화될 칩(2)의 하면을 압박하게 되어 순간적으로 압박하는 힘에 의해 칩(2)의 가장 취약한 부분인 에지부(2a)에 무리한 영향을 주게 되어 칩핑이 발생되거나 측벽(2b)을 따라 균열이 발생하게 되는 것이다.The cause of the problem is that the grinding mechanism (not shown) is pressed into the grinding device (not shown) at the moment of being separated into individual chips, the grinding mechanism is pressed against the lower surface of the chip 2 to be individualized by the moment of pressing force of the chip 2 The edge portion 2a, which is the weakest portion, is unreasonably influenced, causing chipping or cracking along the sidewall 2b.

또한, 경계슬롯(1a)을 형성하는 절단 공정 중에는 다이아몬드 휠과, 그리고 백 그라인딩 공정 중에는 연삭기구와 웨이퍼 면 사이에 발생하는 열을 냉각해주거나 그 사이에서 발생되는 오염물질을 세척하기 위해 순수 등의 냉각매체를 공급해주는데, 경계슬롯(1a)에서 칩의 측벽(2a) 사이로 분쇄된 실리콘 더스트(silicon dust)가 표면 장력에 의하여 측벽(2a)을 따라 칩의 표면까지 이동하게 된다.In addition, a diamond wheel during the cutting process for forming the boundary slot 1a, and cooling such as pure water to cool the heat generated between the grinding tool and the wafer surface during the back grinding process or to clean the contaminants generated therebetween. The medium is supplied in which silicon dust pulverized between the sidewalls 2a of the chip in the boundary slot 1a is moved along the sidewalls 2a to the surface of the chip by the surface tension.

이로 인하여 칩 표면이 오염되어 후공정인 와이어 본딩 공정에서 와이어가 칩 표면에 제대로 본딩되지 못하거나 접속불량이 발생하는 등의 문제점이 발생되고 이러한 문제점을 해결하기 위하여 다회의 세정 공정 및 건조 공정을 진행하여야 했으며, 순수 등과 같은 냉각 매체의 잔류로 인하여 부식, 특히 금속 패드에서의 오 염 및 부식이 발생될 여지가 있다.As a result, the surface of the chip is contaminated, which causes problems such as inadequate bonding of the wire to the surface of the chip or poor connection in the subsequent wire bonding process. There is a possibility of corrosion, in particular contamination and corrosion on metal pads, due to the residual of the cooling medium such as pure water.

상기와 같은 문제는, 바이오 칩이나 액정 글래스 소자 등이 형성된 기판을 가공하는 공정에서 또한 발생될 수 있다.Such a problem may also occur in a process of processing a substrate on which a biochip or a liquid crystal glass element is formed.

본 발명은 상술된 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 습식 공정에 의한 부식 문제와 칩핑 및 측방향으로의 균열을 해결하고, 플라즈마 식각 처리를 수행함으로써 오염이 없고 매끄러운 표면 조도를 가지도록 하는 기판 가공 방법 및 그로써 제작되는 칩을 제공하는 것을 목적으로 한다.The present invention has been made to solve the problems as described above, to solve the problem of corrosion by the wet process and chipping and lateral cracking, and to perform a plasma etching treatment to have a smooth surface roughness without contamination It is an object to provide a substrate processing method and a chip manufactured thereby.

본 발명에 따른 기판 가공 방법은, 다수의 칩이 형성된 기판 상에 균열을 형성하는 단계; 및 상기 기판의 배면을 플라즈마 처리하는 단계;를 포함한다.Substrate processing method according to the invention, the step of forming a crack on a substrate on which a plurality of chips are formed; And plasma processing a back surface of the substrate.

여기서, 상기 균열 형성 단계는 초음파의 주파수를 변조시키는 수단을 포함하는 초음파 스크라이빙 장치를 사용할 수 있다.Here, the crack forming step may use an ultrasonic scribing apparatus including a means for modulating the frequency of the ultrasonic waves.

바람직하게는, 상기 균열은 상기 기판 두께방향으로의 수직 균열이며, 상기 균열은 상기 개개의 칩이 상호 구분되도록 형성된다.Preferably, the crack is a vertical crack in the thickness direction of the substrate, the crack is formed so that the individual chips are mutually distinguished.

또한, 상기 연삭 단계는, 건식 연삭이며, 상기 기판 상에 형성된 균열에까지 수행되거나, 균열 전에까지 수행되며어 상기 연삭 단계 이후에 상기 기판 상에 형성된 균열을 상기 기판의 배면까지 전파시키는 단계를 포함할 수 있다.In addition, the grinding step may be dry grinding, and may be performed up to a crack formed on the substrate, or may be performed before the crack and propagate the crack formed on the substrate to the back surface of the substrate after the grinding step. Can be.

여기서, 상기 균열이 형성된 기판의 표면에 보호 테이프를 부착하는 단계를 포함할 수 있다.Here, the method may include attaching a protective tape to a surface of the substrate on which the crack is formed.

더욱이, 상기 플라즈마 처리된 기판의 배면에 팽창 테이프를 부착하는 단계; 및 상기 팽창 테이프를 팽창시켜 상기 다수의 칩을 개별화시키는 단계;를 포함할 수 있다.Furthermore, attaching an inflation tape to the back side of the plasma treated substrate; And inflating the expansion tape to individualize the plurality of chips.

또한, 상기 균열이 형성된 기판의 표면에 보호 테이프를 부착하는 단계를 포함하고, 상기 플라즈마 처리된 기판의 배면에 팽창 테이프를 부착하는 단계를 포함하며, 상기 팽창 테이프가 배면에 부착된 기판의 표면의 보호 테이프를 박리하는 단계를 포함할 수 있으며, 상기 팽창 테이프의 접착력은 상기 보호 테이프의 접착력보다 크거나 같을 수 있다.And attaching a protective tape to a surface of the substrate on which the crack is formed, and attaching an expansion tape to a rear surface of the plasma treated substrate, wherein the expansion tape is attached to a rear surface of the substrate. And peeling the protective tape, wherein the adhesive force of the expansion tape may be greater than or equal to the adhesive force of the protective tape.

이때, 상기 균열이 형성된 기판의 배면을 연삭하는 단계를 더 포함할 수 있다.In this case, the method may further include grinding the back surface of the substrate on which the crack is formed.

본 발명에 따른 기판 가공 방법은, 다수의 칩이 형성된 기판 상에 패턴이 형성된 마스크를 배치하는 단계; 상기 마스크를 배치한 상기 기판을 플라즈마 처리하는 단계; 상기 플라즈마 처리된 기판의 배면에 팽창 테이프를 부착하는 단계; 및 상기 팽창 테이프를 팽창시켜 상기 다수의 칩을 개별화시키는 단계;를 포함한다.Substrate processing method according to the present invention comprises the steps of: disposing a mask patterned on a substrate on which a plurality of chips are formed; Plasma processing the substrate on which the mask is disposed; Attaching an inflation tape to a back side of the plasma treated substrate; And inflating the expansion tape to individualize the plurality of chips.

바람직하게는, 상기 마스크에 형성된 패턴은 상기 개개의 칩이 상호 구분되도록 형성된다.Preferably, the pattern formed on the mask is formed to distinguish the individual chips from each other.

또한, 상기 기판의 적어도 어느 한 면을 스크라이빙하는 단계를 더 포함하거나, 상기 기판의 적어도 어느 한 면을 플라즈마 식각하는 단계를 더 포함할 수 있다.In addition, the method may further include scribing at least one surface of the substrate, or may further include plasma etching at least one surface of the substrate.

여기서, 상기 초음파 스크라이빙 장치는, 가변 주파수를 가지는 공급 전력을 발생시키는 초음파 발진부; 상기 초음파 발진부로부터 공급 전력을 공급받는 초음파 진동부; 및 상기 초음파 진동부로 공급된 전력으로 구동하는 절단부;를 포함하는 것을 특징으로 한다.Here, the ultrasonic scribing apparatus, the ultrasonic oscillator for generating a supply power having a variable frequency; An ultrasonic vibrator for receiving power from the ultrasonic oscillator; And a cutting unit driven by the power supplied to the ultrasonic vibration unit.

여기서, 상기 칩은 반도체 칩, 바이오 칩 및 액정 글래스 소자 중 어느 하나 이상을 포함할 수 있다.The chip may include at least one of a semiconductor chip, a bio chip, and a liquid crystal glass device.

본 발명에 따른 칩은, 다수의 칩이 형성된 기판 상에 균열을 형성하는 단계; 및 상기 기판의 배면을 플라즈마 처리하는 단계;를 포함하는 기판 가공 방법으로써 제작된다.Chip according to the invention, forming a crack on a substrate on which a plurality of chips are formed; And plasma processing the back surface of the substrate.

또한, 본 발명에 따른 칩은, 다수의 칩이 형성된 기판 상에 패턴이 형성된 마스크를 배치하는 단계; 상기 마스크를 배치한 상기 기판을 플라즈마 처리하는 단계; 및 상기 플라즈마 처리된 기판의 배면에 팽창 테이프를 부착하는 단계; 및 상기 팽창 테이프를 팽창시켜 상기 다수의 칩을 개별화시키는 단계;를 포함하는 기판 가공 방법으로써 제작된다.In addition, the chip according to the present invention comprises the steps of: disposing a mask patterned on a substrate on which a plurality of chips are formed; Plasma processing the substrate on which the mask is disposed; Attaching an inflation tape to a rear surface of the plasma treated substrate; And inflating the expansion tape to individualize the plurality of chips.

여기서, 상기 칩은 반도체 칩, 바이오 칩 및 액정 글래스 소자 중 어느 하나 이상을 포함할 수 있다.The chip may include at least one of a semiconductor chip, a bio chip, and a liquid crystal glass device.

이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상의 동일 부호는 동일한 요소를 지칭한다.However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only the embodiments of the present invention to complete the disclosure of the present invention, the scope of the invention to those skilled in the art It is provided to inform you completely. Like reference numerals in the drawings refer to like elements.

도 3a 내지 도 3i는 본 발명의 제1실시예에 따른 기판 가공 방법을 단계별로 도시한 도면이다.3A to 3I are diagrams illustrating in stages a method of processing a substrate according to a first embodiment of the present invention.

이하에서는 기판으로서 웨이퍼(1)를, 칩으로서 반도체 칩(2)을 일 예로 하였으나, 이에 한정되는 것은 아니며, 기판으로서 액정 글래스 소자 등이 형성된 유리 기판이 사용될 수 있다. 또한, 칩으로서 반도체 칩(2) 이외에도 바이오 칩, 액정 글래스 소자 등이 사용될 수 있다.Hereinafter, the wafer 1 is used as the substrate and the semiconductor chip 2 is used as the chip. However, the present invention is not limited thereto, and a glass substrate having a liquid crystal glass element or the like may be used as the substrate. In addition to the semiconductor chip 2, a biochip, a liquid crystal glass element, or the like may be used as the chip.

먼저, 도 3a와 같이 웨이퍼(1)가 마련되고, 도 3b에서처럼 수십에서 수백 개의 칩(2)이 밀집되어 있는 웨이퍼(1) 상의 개별화시키고자하는 칩(2)과 칩(2)사이의 경계에 원하는 크기와 깊이로 스크라이빙하여 균열(1b)을 형성하는 단계를 도시하였다. 여기서, 균열(1b)은 차후 서술될 다수의 칩(2) 간에 형성되는 것이 바람직하나, 이에 한정되는 것은 아니며, 복수의 칩(2)이 세트로 구분되어 구분된 세트 간에 형성될 수도 있을 것이다.First, as shown in FIG. 3A, a wafer 1 is provided, and as shown in FIG. 3B, the boundary between the chip 2 and the chip 2 to be individualized on the wafer 1 where tens to hundreds of chips 2 are concentrated. The step of scribing to the desired size and depth is shown to form the crack 1b. Here, the crack 1b is preferably formed between a plurality of chips 2 to be described later, but is not limited thereto, and the plurality of chips 2 may be formed between sets divided into sets.

웨이퍼(1)를 스크라이빙하는 공정은 차후 도 5를 참조하여 서술될 초음파 스크라이빙 장치를 사용하는 것이 바람직하다. 이러한 초음파 스크라이빙 장치는 웨이퍼(1)와 같은 취성재료 기판의 표면에 균열을 유발시키는 장치이며, 이때 초음파 스크라이빙 장치로 유발된 균열은 타 표면으로의 전파를 통하여 웨이퍼(1)와 같은 취성재료 기판의 절단이 가능하도록 한다. 초음파 스크라이빙 장치를 이용하여 웨이퍼(1)를 스크라이빙할 시에는 종래의 다이아몬드 휠과 같은 장치를 사용하는 것과 대비하여 냉각을 위해 물, 이를테면 순수와 같은 냉각매체의 공급이 불필요하므로 건식 공정을 수행할 수 있다. 이러한 건식 공정으로 순수를 사용하는 습식 공정 에서 야기되는 부식 및 잔류 순수에 의한 오염 등의 문제가 해결될 수 있고, 공정 후 폐수 발생 등이 일어나지 않는다. The process of scribing the wafer 1 preferably uses an ultrasonic scribing apparatus which will be described later with reference to FIG. 5. The ultrasonic scribing apparatus is a device that causes cracks on the surface of a brittle material substrate such as the wafer 1, wherein the cracks caused by the ultrasonic scribing apparatus are propagated to other surfaces such as the wafer 1 It is possible to cut the brittle material substrate. When scribing the wafer 1 using an ultrasonic scribing device, the dry process is unnecessary because it does not require the supply of a cooling medium such as pure water for cooling, as opposed to using a device such as a conventional diamond wheel. Can be performed. Such a dry process can solve problems such as corrosion caused by a wet process using pure water and contamination by residual pure water, and do not generate waste water after the process.

초음파 스크라이빙 장치로 균열(1b)이 형성된 웨이퍼(1)에는, 도 3c에 도시된 바와 같이, 균열(1b)이 시작되는 면 상에 보호 테이프(3)가 부착된다. 보호 테이프(3)는 균열(1b)이 형성된 반도체 웨이퍼(1)의 뒷면을 연삭하는 공정, 즉 백 그라인딩 공정에서 연삭기구로 연삭하면서 발생되는 이물질에 대해서 웨이퍼의 표면을 보호하기 위한 것이다.On the wafer 1 in which the crack 1b is formed by the ultrasonic scribing apparatus, as shown in FIG. 3C, a protective tape 3 is attached on the surface where the crack 1b starts. The protective tape 3 is for protecting the surface of the wafer against foreign substances generated while grinding the back surface of the semiconductor wafer 1 on which the crack 1b is formed, that is, grinding with a grinding mechanism in the back grinding process.

보호 테이프(3)가 부착된 웨이퍼(1)에는, 이후 도 3d와 같이 보호 테이프(3)가 부착된 면에 대한 타면으로 연삭 공정, 즉 백 그라인딩이 진행된다. 이때, 연삭 공정은 건식으로, 즉 상술된 스크라이빙 공정과 같이 물 등의 냉각 매체를 사용하지 않고, 수행될 수 있다. 연삭 공정은 균열(1b)에까지 도달되지 않도록 수행될 수 있고, 균열(1b)이 연삭되는 웨이퍼(1) 배면으로 노출되어 사실상 웨이퍼(1)가 다수의 칩(2) 단위로 분리되도록 수행될 수도 있다. 만약, 웨이퍼(1) 배면의 연삭이 균열(1b)에까지 도달되지 않도록 했을 시에는, 차후에 균열(1b)을 웨이퍼(1) 배면으로 전파시키는 공정이 추가로 수행될 수 있다.On the wafer 1 to which the protective tape 3 is attached, a grinding process, that is, back grinding, proceeds to the other surface with respect to the surface on which the protective tape 3 is attached as shown in FIG. 3D. At this time, the grinding process may be performed dry, i.e., without using a cooling medium such as water, as described above. The grinding process may be performed such that it does not reach the crack 1b, and the crack 1b may be exposed to the back side of the wafer 1 to be ground so that the wafer 1 may be separated into a plurality of chips 2 in fact. have. If the grinding of the back surface of the wafer 1 is prevented from reaching the crack 1b, a process of subsequently propagating the crack 1b to the back surface of the wafer 1 may be further performed.

연삭을 통하여 칩(2) 단위로 분리된 웨이퍼(1)에는, 이후 도 3e와 같이 플라즈마 처리가 수행된다. 이때, 플라즈마 처리는 플라즈마 화학 식각처리일 수 있다. 플라즈마 화학 식각처리에서 웨이퍼(1)의 배면은 플라즈마 원소종과 반응하여 웨이퍼(1) 표면 상에서 점진적으로 제거되고, 특히 플라즈마 원소종은 균열(1b)에까지 전파되어 균열(1b)로서 경계를 이루는 칩(2)의 측벽 또한 식각처리된다. 또한, 플 라즈마 처리 수행시에 웨이퍼(1) 상에 전기장을 인가하여줄 수도 있다. 이 경우, 플라즈마 내에서 양전하를 띤 이온은 웨이퍼(1)측으로 이동하면서 가속되어 웨이퍼(1)가 물리적으로 제거된다. 바람직하게는 이러한 물리적 제거를 이용한 플라즈마 처리를 수행할 시에는 마스크(미도시) 또는 포토 레지스트나 필름, 페이스트, 산화막 등의 부재가 사용되어 웨이퍼(1)의 균열(1b)이 형성된 부분을 집중적으로 식각되도록 할 수 있다. 플라즈마 방전을 위한 가스로는 Cl, F 등의 제17족 원소 및 이들의 화합물 또는 산소 및 산소계 화합물 등이 사용될 수 있다.The wafer 1 separated by the chip 2 unit by grinding is then subjected to plasma treatment as shown in FIG. 3E. In this case, the plasma treatment may be a plasma chemical etching process. In the plasma chemical etching process, the backside of the wafer 1 reacts with plasma element species and is gradually removed on the surface of the wafer 1, in particular, the plasma element species propagates to the crack 1b and bounds as the crack 1b. The side wall of (2) is also etched. In addition, an electric field may be applied to the wafer 1 during the plasma processing. In this case, positively charged ions in the plasma are accelerated while moving toward the wafer 1 side to physically remove the wafer 1. Preferably, when performing plasma treatment using such physical removal, a mask (not shown) or a member such as a photoresist, a film, a paste, an oxide film, or the like is used to concentrate a portion where the crack 1b of the wafer 1 is formed. Can be etched. As the gas for the plasma discharge, Group 17 elements such as Cl and F, compounds thereof, or oxygen and oxygen-based compounds may be used.

상기에서 건식으로 수행된 스크라이빙 공정 또는 연삭 공정으로 인하여 기존의 웨이퍼에 비해 거칠어진 웨이퍼(1)의 표면은 이와 같은 플라즈마 공정을 통하여 매끄러워질 수 있으며, 웨이퍼(1), 즉 다수의 칩(2)들의 노출된 영역의 표면 오염 또한 제거될 수 있다. 따라서, 종래 요구되던 별도의 세정 공정 및 건조 공정이 수행되지 않으며, 이로 인해 전체 공정시간이 단축될 수 있다.The surface of the wafer 1 that is rougher than the conventional wafer due to the dry scribing process or the grinding process may be smoothed through the plasma process, and the wafer 1, that is, the plurality of chips ( Surface contamination of the exposed areas of 2) can also be removed. Therefore, a separate washing process and a drying process, which are conventionally required, are not performed, and thus, the overall process time can be shortened.

이와 같은 플라즈마 처리를 거친 웨이퍼(1)를 도 3f에 나타내었다. 상기와 같은 플라즈마 처리가 수행된 웨이퍼(1)는 다수의 칩(2) 단위로 분리되며, 다수의 칩(2) 각각은 보호 테이프(3)에 부착된 상태이다. The wafer 1 subjected to the plasma treatment is shown in FIG. 3F. The wafer 1 subjected to the plasma treatment is separated into a plurality of chips 2, and each of the plurality of chips 2 is attached to the protective tape 3.

도 3g와 같이, 분리된 다수의 칩(2)들은 보호 테이프(3)가 부착된 면에 대한 타 면에 팽창 테이프(4)가 부착되고, 보호 테이프(3)는 다수의 칩(2)들 상에서 도 3h와 같이 박리된다. 팽창 테이프(4)는 통상의 테이프이면서 접착력과 함께 소정의 인장성을 지니는 특성이 있으며, 보호 테이프(3)와 동일 재질을 사용할 수도 있다. 그러나, 도 3h에서처럼 다수의 칩(2)들의 양면에 부착된 보호 테이프(3)와 팽창 테 이프(4) 중 보호 테이프(3)를 용이하게 박리시키기 위하여 팽창 테이프(4)는 보호 테이프(3)의 접착력보다 크거나 같을 수 있으나 이에 한정되지는 않을 것이다.As shown in FIG. 3G, the separated plurality of chips 2 are attached to the expansion tape 4 on the other side of the surface to which the protective tape 3 is attached, and the protective tape 3 is attached to the plurality of chips 2. Peel off as in FIG. 3h. The expansion tape 4 is a conventional tape and has a property of having a predetermined tensile strength together with adhesive force, and may use the same material as the protective tape 3. However, in order to easily peel off the protective tape 3 attached to both sides of the plurality of chips 2 and the protective tape 3 of the expansion tape 4 as shown in FIG. 3H, the expansion tape 4 may be a protective tape 3. It may be greater than or equal to the adhesive strength of the) but will not be limited thereto.

도 3i의 단계에서는 보호 테이프(3)가 제거된 웨이퍼(1)의 배면에 부착한 팽창 테이프(4)를 양측으로 팽창시켜 각 칩(2)과 칩(2)을 개별화시킨다. 이때, 특히 보호 테이프(3)와 팽창 테이프(4)가 동일 재질일 경우, 보호 테이프(3)를 제거하지 않은 상태에서 팽창 테이프(4)를 팽창시켜도 가능할 것이다. 물론, 보호 테이프(3)를 팽창 테이프(4)로서, 즉 보호 테이프(3)를 팽창시키는 방법 또한 가능할 수 있을 것이다.In the step of FIG. 3I, the expansion tape 4 attached to the back surface of the wafer 1 from which the protection tape 3 has been removed is expanded to both sides to separate each chip 2 and the chip 2. In this case, in particular, when the protective tape 3 and the expansion tape 4 are the same material, it may be possible to inflate the expansion tape 4 without removing the protective tape 3. Of course, it would also be possible to use the protective tape 3 as the expansion tape 4, ie to expand the protective tape 3.

팽창 테이프(4)를 팽창시키는 방법으로는 팽창 테이프(4)의 양단에 바(미도시)를 부착시키거나 접착력이 강한 타 테이프를 부착시켜 양방향으로 잡아당길 수 있으며, 간편하게 팽창 테이프(4)의 양단부를 지그로 고정시켜 인장시키는 등 여러 가지 방법이 가능하다.As a method of inflating the expansion tape 4, a bar (not shown) may be attached to both ends of the expansion tape 4 or another tape having a strong adhesive force may be pulled in both directions. Various methods are possible, such as tensioning by fixing both ends with a jig.

도 4는 도 3f에서 "B"부분을 확대도시한 것으로, 전술한 공정에 의해 개별화된 칩(2)과 칩(2)의 경계인 균열(1b)이 식각된 후의 상태를 도시한 단면도이다.FIG. 4 is an enlarged view of the portion “B” in FIG. 3F, and is a cross-sectional view showing a state after the crack 1b, which is the boundary between the chip 2 and the chip 2, is etched by the above-described process.

도 4에서 보는 바와 같이, 개별화된 양 칩(2)의 에지부(2a)에 종래의 도 2에서와 같은 칩핑 현상이 발생되지 않으며, 칩(2)의 측벽(2b) 일부에 발생되던 균열 또한 발생되지 않는다. 즉, 종래에서와 같이 기계적 가공을 통하여 웨이퍼(1)에 응력을 가하던 방식과는 달리, 웨이퍼(1)에 손상을 주지 않고 표면 및 균열(1b)을 가공하므로 상기와 같은 칩핑 현상이나 측벽 균열을 방지할 수 있다. 따라서, 최종제품의 품질과 신뢰성을 향상시킬 수 있다.As shown in FIG. 4, the chipping phenomenon as in FIG. 2 of the prior art does not occur at the edge portion 2a of each of the individual chips 2, and cracks generated in a part of the sidewall 2b of the chip 2 are also generated. It does not occur. That is, unlike the conventional method of applying stress to the wafer 1 through mechanical processing, the surface and cracks 1b are processed without damaging the wafer 1, so that the above-described chipping phenomenon or sidewall cracking is performed. Can be prevented. Therefore, the quality and reliability of the final product can be improved.

도 5는 본 발명의 실시예에 따른 초음파 스크라이빙 장치의 개념도이다.5 is a conceptual diagram of an ultrasonic scribing apparatus according to an embodiment of the present invention.

도 5를 참조하면, 초음파 스크라이빙 장치(10)는 스크라이빙부와 안착부를 포함하며, 안착부는 웨이퍼(1) 등의 취성재료인 피절단재가 안착되는 스테이지(610)와 스테이지(610)에서 웨이퍼(1) 방향으로 유체를 분사시키는 분사수단(650)을 포함한다.Referring to FIG. 5, the ultrasonic scribing apparatus 10 includes a scribing unit and a seating unit, and the seating unit may include a stage 610 and a stage 610 on which a cutting material, which is a brittle material such as a wafer 1, is seated. And injection means 650 for injecting fluid into the wafer 1.

안착부는 웨이퍼(1)가 안착되는 스테이지(610)를 가지며, 스테이지(610)는 외부로부터 유체를 공급하는 공급관(630)과 공급관(630)으로부터 공급된 유체를 스테이지(610)의 일 방향, 즉 스테이지(610) 상에 안착된 웨이퍼(1) 방향으로 분사시키는 적어도 하나 이상의 분사구(650)를 포함한다. 스테이지(610)는 지지대(620) 상에 구성되어 웨이퍼(1)를 직접 접촉하여 안착시키며, 스크라이빙 공정을 위하여 전후좌우상하 방향으로 이동 가능하도록 구성될 수 있다. The seating unit has a stage 610 on which the wafer 1 is seated, and the stage 610 has a supply pipe 630 for supplying fluid from the outside and a fluid supplied from the supply pipe 630 in one direction of the stage 610. At least one injection hole 650 for jetting toward the wafer 1 seated on the stage 610 is included. The stage 610 is configured on the support 620 to be seated in direct contact with the wafer 1, and may be configured to be movable in the front, rear, left, and right directions for the scribing process.

지지대(620)는 스크라이빙 장치(10)를 지면 상에 안정되게 안착시키며, 스테이지(610)의 전후좌우상하 방향으로의 이동 공간을 확보한다. 전후좌우상하 방향으로의 이동은 플로터(미도시)에 의해 달성될 수도 있다. 스크라이빙 장치(10)의 안정된 지면 안착을 위하여 지지대(620)는 공기를 비롯한 유체에 의하여 수평이 유지될 수 있다.The support 620 securely mounts the scribing device 10 on the ground and secures a moving space in the front, rear, left, and right directions of the stage 610. Movement in the front, rear, left, and right directions may be achieved by a plotter (not shown). The support 620 may be leveled by a fluid including air to stabilize the ground of the scribing device 10.

스테이지(610)의 내부에는 외부로부터 유체를 공급하는 공급관(630)과 연통된 분사구(650)가 형성되며, 이 분사구(650)는 스테이지(610)에 직접 접촉하여 안착되는 웨이퍼(1)의 스크라이빙되는 면의 반대면을 향하도록 구성된다. 바람직하게, 분사구(650)는 스크라이빙되는 웨이퍼(1)의 홈이 형성되는 부위에 대응하여 구 성된다. An injection hole 650 is formed in the stage 610 in communication with a supply pipe 630 for supplying a fluid from the outside, and the injection hole 650 is directly connected to the stage 610 to allow the injection hole 650 to be seated. It is configured to face the opposite side of the surface being scribed. Preferably, the injection hole 650 is configured to correspond to the portion where the groove of the wafer 1 to be scribed is formed.

사용자와 초음파 스크라이빙 장치(10)와의 인터페이스를 위하여 별도의 제어부가 제공될 수 있다.A separate control unit may be provided for the interface between the user and the ultrasonic scribing apparatus 10.

스크라이빙부는 가변 주파수를 가지는 공급 전력을 발생시키는 초음파 발진자(100)와 초음파 발진자(100)로부터 공급 전력을 공급받는 초음파 진동자(200)와 초음파 진동자(200)로 공급된 전력으로 구동되는 절단부(400) 및 공급 전력의 주파수와 반송 전력의 주파수를 계측하고, 그 차이를 연산하여 초음파 발진자(100)로 피드백시키는 자동 주파수 조절부(300)를 포함한다.The scribing unit is a cutting unit driven by the power supplied to the ultrasonic oscillator 200 and the ultrasonic oscillator 200 and the ultrasonic oscillator 100 and the ultrasonic oscillator 200 are supplied with the supply power from the ultrasonic oscillator 100 for generating a supply power having a variable frequency ( 400) and an automatic frequency control unit 300 for measuring the frequency of the supply power and the frequency of the carrier power, calculating the difference, and feeding back the ultrasonic oscillator 100.

초음파 발진자(100)는 특정한 주파수로 초음파 진동자(200)에 전력을 공급하도록 구성된다. 이때 특정한 주파수는, 20 ㎑ 이상 30 ㎑ 이하의 비가청 주파수일 수 있다. 이를테면, 초음파 발진자(100)는 27 ㎑의 비가청 주파수를 발진한다. 초음파 발진자(100)는 출력부(110)를 통하여 초음파 진동자(200)에 27 ㎑의 주파수를 가지는 전력, 예를 들면 300 W의 전력을 출력하여 주고 출력되는 전력의 주파수는 제1계측부(310)에서 계측된다. 사용되는 주파수 범위는 반드시 상기 범위에 한정되지 아니하며 이외의 구동조건이나 장치 개선 등에 의하여 더욱 넓은 범위가 사용될 수도 있다.The ultrasonic oscillator 100 is configured to supply power to the ultrasonic vibrator 200 at a specific frequency. In this case, the specific frequency may be an inaudible frequency of 20 Hz or more and 30 Hz or less. For example, the ultrasonic oscillator 100 oscillates an inaudible frequency of 27 kHz. The ultrasonic oscillator 100 outputs power having a frequency of 27 kHz to the ultrasonic vibrator 200 through the output unit 110, for example, 300 W of power, and the frequency of the output power is the first measurement unit 310. It is measured at. The frequency range used is not necessarily limited to the above range, and a wider range may be used due to other driving conditions or device improvements.

초음파 진동자(200)는 초음파 발진자(100)에서 출력된 주파수 27 ㎑, 300 W의 전력을 출력부(110)를 통하여 수신하며, 압전 진동자를 구비하여 전기적 에너지를 물리적 에너지로 변환시킨다. 물리적 에너지는 초음파 진동자(200)와 연결된 절단부(400)를 거쳐 다이아몬드 휠(410)에 전달된다. 결과적으로, 다이아몬드 휠(410)에는 27 ㎑의 진동수를 가지는 물리력이 부가된다. The ultrasonic vibrator 200 receives the power of the frequency 27 kHz, 300 W output from the ultrasonic oscillator 100 through the output unit 110, and includes a piezoelectric vibrator to convert electrical energy into physical energy. Physical energy is transmitted to the diamond wheel 410 via a cut 400 connected to the ultrasonic vibrator 200. As a result, a physical force having a frequency of 27 Hz is added to the diamond wheel 410.

다이아몬드 휠(410)은 강성 재질로서 스크라이빙 장치(10)의 이동에 따라 회전하도록 구성되며, 피절단재의 표면을 가압 회전하면서 홈을 형성시킴과 동시에 홈에서부터 표면 하방으로 전파되는 균열을 발생시킨다. 또한, 다이아몬드 휠(410)은 회전되는 동안 상술된 바와 같이 초음파 진동자(200) 진동수의 물리력에 영향을 받아 피절단재의 표면 하방으로 상기 진동수만큼 진동 가압한다.The diamond wheel 410 is a rigid material and is configured to rotate in accordance with the movement of the scribing apparatus 10. The diamond wheel 410 forms a groove while pressing and rotating the surface of the cut material, and at the same time, generates a crack propagating downward from the groove. . In addition, the diamond wheel 410 is vibrated and pressurized by the frequency below the surface of the cutting material under the influence of the physical force of the frequency of the ultrasonic vibrator 200 as described above.

자동 주파수 조절부(300)는 초음파 발진자(100)로부터 초음파 진동자(200)로 전달되는 출력 주파수를 계측하는 제1계측기(310) 및 초음파 진동자(200)에서부터 초음파 발진자(100)로 반송되는 주파수를 계측하는 제2계측기(320)와 연결되고, 또한 초음파 발진자(100)에 제어 신호를 전달할 수 있도록 연결되어 있다. 자동 주파수 조절부(300)는 제1계측기(310)에서 계측된 출력 주파수와 제2계측기(320)에서 계측된 반송 주파수를 비교하여 그 차이값을 산출할 수 있도록 구성된다.The automatic frequency control unit 300 measures the frequency returned from the first measuring instrument 310 and the ultrasonic vibrator 200 to the ultrasonic oscillator 100 to measure the output frequency transmitted from the ultrasonic oscillator 100 to the ultrasonic vibrator 200. It is connected to the second measuring instrument 320 to measure, and also to transmit a control signal to the ultrasonic oscillator 100. The automatic frequency controller 300 is configured to compare the output frequency measured by the first instrument 310 with the carrier frequency measured by the second instrument 320 and calculate a difference value.

자동 주파수 조절부(300)를 간략히 설명하자면, 웨이퍼(1)의 표면 상태, 이를 테면 표면 굴곡, 평탄도 또는 표면 강도 등이 가변될 시에 27 ㎑의 진동수는 소정의 편차를 가지고 반송될 수 있으며, 반송되는 전력은 반송부(120)로 반송된다. 이때, 반송되는 전력은 자동 주파수 조절부(300) 또는 초음파 발진자(100) 및 자동 주파수 조절부(300)로 반송되며, 반송부(120)에서는 제2계측기(320)를 통하여 반송되는 전력의 주파수가 계측된다.Briefly describing the automatic frequency control unit 300, when the surface state of the wafer 1, such as surface curvature, flatness or surface strength is varied, the frequency of 27 kHz may be conveyed with a predetermined deviation. The electric power conveyed is conveyed to the conveyance part 120. In this case, the conveyed power is conveyed to the automatic frequency adjusting unit 300 or the ultrasonic oscillator 100 and the automatic frequency adjusting unit 300, and the conveying unit 120 carries the frequency of the power conveyed through the second measuring unit 320. Is measured.

제1계측기(310)를 통하여 계측된 출력 주파수(F1)와 제2계측기(320)를 통하 여 계측된 반송 주파수(F2)는 자동 주파수 조절부(300)에 입력되며, 자동 주파수 조절부(300)에서는 출력 주파수(F1)와 반송 주파수(F2)의 차를 연산한다(F1 - F2 = C). 출력 주파수(F1)와 반송 주파수(F2)의 차이값(C)은 초음파 발진자(100)에 반영되어 출력되는 주파수를 재조정하게 할 수 있다. 주파수의 조정은 출력 주파수(F1)와 반송 주파수(F2)의 차이값(C)이 거의 0이 될 때까지 이루어지며, 차이값(C)이 0 일 경우에는 출력 주파수(F1)와 반송 주파수(F2)의 매칭이 이루어진 것으로서 더 이상의 주파수 조정은 필요가 없게 된다. The output frequency F 1 measured through the first instrument 310 and the carrier frequency F 2 measured through the second instrument 320 are input to the automatic frequency controller 300 and the automatic frequency controller At 300, the difference between the output frequency F 1 and the carrier frequency F 2 is calculated (F 1 -F 2 = C). The difference value C between the output frequency F 1 and the carrier frequency F 2 may be adjusted to be output by being reflected by the ultrasonic oscillator 100. Adjustment of the frequency is the output frequency (F 1) and the carrier frequency (F 2) is made until the difference value (C) almost becomes zero, the difference value (C) is 0, the output frequency (F 1) and As the matching of the carrier frequency F 2 is made, no further frequency adjustment is necessary.

상기와 같은 초음파 스크라이빙 장치(10)에는 냉각부(500)가 더 구비될 수 있으며, 냉각부(500)는 초음파 진동부(200)로 유체를 공급하는 유체 공급부(510) 및 초음파 진동부(200)로 공급되는 유체를 소통시키는 가이드부(520)를 포함한다.The ultrasonic scribing apparatus 10 may further include a cooling unit 500, and the cooling unit 500 may include a fluid supply unit 510 and an ultrasonic vibration unit for supplying a fluid to the ultrasonic vibration unit 200. And a guide part 520 for communicating the fluid supplied to the 200.

공기 분사구(510)는 초음파 진동자(200)의 상부에 배치되며 초음파 진동자(200) 상으로 공기를 분사시키도록 구성되며, 사용되는 공기는 통상의 압축 공기일 수 있다. 물론, 냉각 수단으로서 공기 이외에 타 유체 또한 사용가능하며, 냉각 수단으로서의 유체는 요구되는 공정과 비용대비 생산성 등을 고려하여 정해질 수 있다. 공기 분사구(510)에서 초음파 진동자(200)로 분사되는 공기는 초음파 진동자(200)를 통하여 절단부(400)까지 유통되며 절단부(400)의 하부에서 외부로 배출된다. 분사된 공기가 분산되지 않고 절단부(400)의 하부에까지 유통되도록 하기 위하여 공기 분사구(510)에서부터 초음파 진동자(200)를 경유하여 절단부(400)의 하 부까지 가이드(520)가 구성된다.The air injection hole 510 is disposed above the ultrasonic vibrator 200 and is configured to inject air onto the ultrasonic vibrator 200, and the air used may be conventional compressed air. Of course, other fluids may also be used in addition to air as the cooling means, and the fluid as the cooling means may be determined in consideration of the required process and cost / productivity. The air injected from the air injection port 510 to the ultrasonic vibrator 200 is distributed to the cutting unit 400 through the ultrasonic vibrator 200 and is discharged to the outside from the lower portion of the cutting unit 400. The guide 520 is configured from the air injection port 510 to the lower part of the cut part 400 via the ultrasonic vibrator 200 to distribute the injected air to the lower part of the cut part 400 without being dispersed.

이와 같은 냉각부(500)의 구성에 의하여 발열 문제를 해결할 수 있으며, 냉각 작용으로 여분의 에너지로 매칭이 이루어지지 않게 되어 야기되는 횡파 발생을 저지함으로써 종래의 스크라이빙 장치에 비하여 횡방향으로의 균열 전파를 억제시킬 수 있고 종방향으로 전파되는 도 3b와 같은 수직 균열을 발생시킬 수 있다. 종방향으로의 깊은 수직 균열 발생은 이후의 파단 공정에 의한 웨이퍼(1)의 절단이나 도 3e와 같은 플라즈마 처리에 의한 식각에도 유리하게 작용할 수 있다.The heat generation problem can be solved by the configuration of the cooling unit 500, and the cooling action prevents the occurrence of transverse waves caused by the lack of matching with extra energy. Crack propagation can be suppressed and vertical cracking as shown in FIG. 3B propagating in the longitudinal direction can be generated. The occurrence of deep vertical cracks in the longitudinal direction may advantageously also act on the cutting of the wafer 1 by the subsequent breaking process or the etching by the plasma treatment as shown in FIG. 3E.

도 6a 내지 도 6g는 본 발명의 제2실시예에 따른 기판 가공 방법을 단계별로 도시한 도면이다.6A to 6G are diagrams illustrating in stages a substrate processing method according to a second embodiment of the present invention.

도 6a와 같이 웨이퍼(1)가 마련된 뒤, 웨이퍼(1)에는, 도 6b와 같이, 그 일 면에 보호 테이프(3)가 부착되고 타 면에 패턴이 형성된 마스크(5)가 배치되며, 도 6c와 같이 플라즈마 처리가 수행된다.After the wafer 1 is provided as shown in FIG. 6A, a mask 5 having a protective tape 3 attached to one side thereof and a pattern formed on the other side thereof is disposed on the wafer 1 as shown in FIG. 6B. Plasma processing is performed as in 6c.

플라즈마 처리는 도 3e를 참조하여 서술된 플라즈마 처리와 동일할 수 있다. 좀 더 바람직하게는, 마스크(5)의 패턴을 통하여 웨이퍼(1)의 두께 방향으로 식각이 되도록 공정 가스를 제공하고, 웨이퍼(1)에 전기장을 인가하여 플라즈마에서 웨이퍼(1) 방향으로 방향성을 가지는 이온종들이 가속되어 식각이 수행되는 물리적 처리 및/또는 화학적 처리를 수행한다.The plasma treatment may be the same as the plasma treatment described with reference to FIG. 3E. More preferably, the process gas is provided to be etched in the thickness direction of the wafer 1 through the pattern of the mask 5, and an electric field is applied to the wafer 1 to direct the direction from the plasma to the wafer 1. Branches undergo physical and / or chemical treatments in which ionic species are accelerated to perform etching.

이때, 마스크(5)의 패턴은 요구되는 칩(2)의 단위에 부합하여 형성되는 것이 바람직하다. 즉, 다수의 칩(2) 간에 형성되거나, 요구되는 만큼의 복수의 칩(2)을 세트로하여 각 세트 간에 형성될 수 있다.At this time, the pattern of the mask 5 is preferably formed in accordance with the required unit of the chip (2). That is, they may be formed between a plurality of chips 2, or may be formed between each set by setting a plurality of chips 2 as required.

상기와 같이 다수의 칩(2) 간을 플라즈마 처리를 통하여 식각할 시에, 웨이퍼(1) 두께 방향으로의 식각이 진행되므로 장시간의 공정이 요구되는 경우가 있다. 이러한 장시간의 공정을 단축하기 위하여, 상술된 초음파 스크라이빙 공정을 적용시킬 수도 있다. 즉, 웨이퍼(1)의 어느 한 면, 도면 상에서 보호 테이프(3)가 부착되는 면 또는 마스크(5)가 배치되는 면에 스크라이빙 공정을 수행한 뒤 플라즈마 처리를 하게 되면, 플라즈마는 스크라이빙 공정을 통하여 생성된 균열에까지 침투하여 식각을 수행하므로 공정 시간을 단축시킬 수 있다. 또한, 웨이퍼(1)의 전체 두께를 얇게 하기 위하여, 마스크(5)의 배치 없이 플라즈마 처리가 수행되는 공정이 더 부가될 수 있으며, 건식으로 웨이퍼(1)의 배면을 연삭한 뒤 마스크(5)의 배치가 있는 또는 없는 플라즈마 처리가 수행되도록 할 수도 있다.As described above, when etching a plurality of chips 2 through plasma processing, etching in the thickness direction of the wafer 1 proceeds, so that a long time process may be required. In order to shorten this long process, the above-described ultrasonic scribing process may be applied. That is, when a scribing process is performed on one surface of the wafer 1, the surface on which the protective tape 3 is attached, or the surface on which the mask 5 is disposed, the plasma is scribed. Since the etching is performed by penetrating even the cracks generated through the ice process, the process time can be shortened. In addition, in order to make the entire thickness of the wafer 1 thin, a process in which a plasma treatment is performed without the placement of the mask 5 may be further added, and the mask 5 may be dry after grinding the back surface of the wafer 1. Plasma processing with or without batch may be performed.

패턴이 형성된 마스크(5)를 통한 플라즈마 처리는 칩(2)이 개별화될 때까지, 즉 웨이퍼(1)가 두께 방향으로 식각되어 보호 테이프(3)가 거의 노출될 때까지 수행된다(도 6d). 또는, 웨이퍼(1)는 차후에 초음파 스크라이빙 장치 등을 통한 절단이 용이할 정도로까지 보호 테이프(3)에 근접하게 식각될 수도 있다.Plasma processing through the patterned mask 5 is performed until the chips 2 are individualized, that is, until the wafer 1 is etched in the thickness direction so that the protective tape 3 is almost exposed (FIG. 6D). . Alternatively, the wafer 1 may later be etched close to the protective tape 3 to the extent that it is easy to cut through an ultrasonic scribing device or the like.

상기와 같이 식각되어 다수의 칩(2)이 형성된 웨이퍼(1)에는, 도 6e와 같이, 보호 테이프(3)가 부착된 면의 타 면에 팽창 테이프(4)가 부착된다. 이후, 보호 테이프(3)를 제거하고(도 6f), 팽창 테이프(4)를 팽창시켜 칩(2)들을 개별화시킨다(도 6g).As shown in FIG. 6E, the expansion tape 4 is attached to the other surface of the surface on which the protective tape 3 is attached to the wafer 1 etched as described above and the plurality of chips 2 are formed. Thereafter, the protective tape 3 is removed (FIG. 6F), and the expansion tape 4 is inflated to individualize the chips 2 (FIG. 6G).

도 7은 종래예 및 본 발명의 제1,2실시예를 비교도시한 순서도이다.7 is a flowchart showing a comparison between the conventional example and the first and second embodiments of the present invention.

종래예에서는 웨이퍼를 습식으로 절삭하여 경계슬롯을 형성시키고(S1), 보호 테이프를 일 면에 부착한 뒤(S3), 보호 테이프가 일 면에 부착된 웨이퍼의 배면을 기계적 가공으로 연삭한다(S5). 이때 웨이퍼에는 물 등의 냉각매체가 분사되는 습식 연삭공정이 수행된다. 연삭공정이 종료되면, 팽창 테이프를 부착하고 보호 테이프를 박리시킨 뒤(S7), 팽창 테이프를 팽창시켜 다수의 칩들을 개별화시킨다(S9). 이때, 경계슬롯 형성(S1) 및 웨이퍼 배면 연삭(S5) 이후에 기계적 가공에 따른 부산물을 소제하기 위한 세정 및 건조 공정을 수행한다. In the conventional example, the wafer is wetly cut to form a boundary slot (S1), and the protective tape is attached to one surface (S3), and the back surface of the wafer having the protective tape attached to one surface is ground by mechanical processing (S5). ). At this time, the wafer is subjected to a wet grinding process in which a cooling medium such as water is injected. When the grinding process is completed, the expansion tape is attached and the protective tape is peeled off (S7), the expansion tape is expanded to individualize a plurality of chips (S9). At this time, after the boundary slot formation (S1) and the wafer back grinding (S5), a cleaning and drying process for cleaning the by-products according to the mechanical processing is performed.

반면, 본 발명의 제1실시예에서는 초음파 스크라이빙 장치로써 웨이퍼를 건식으로 스크라이빙시켜 웨이퍼 두께 방향으로의 수직 균열을 유발시키며(S10), 스크라이빙된 웨이퍼 상에 보호 테이프를 부착한 뒤(S30), 일 면이 스크라이빙되어 보호 테이프가 부착된 웨이퍼의 배면을 건식으로 연삭한다(S50). 건식으로 연삭된 웨이퍼는 건식 플라즈마 식각 처리를 통하여 연삭공정에서의 실리콘 더스트 등이 제거되며(S60), 이후 팽창 테이프를 연삭공정이 수행된 웨이퍼 면에 부착하고 보호 테이프를 박리시킨 뒤(S70), 팽창 테이프를 팽창시켜 다수의 칩들을 개별화시킨다(S90).On the other hand, in the first embodiment of the present invention by dry scribing the wafer with an ultrasonic scribing apparatus to cause a vertical crack in the wafer thickness direction (S10), a protective tape is attached to the scribed wafer Back (S30), one surface is scribed to dry grinding the back surface of the wafer with a protective tape (S50). Dry grinding the wafer is removed through the dry plasma etching process, such as silicon dust in the grinding process (S60), and then attach the expansion tape to the wafer surface subjected to the grinding process and peeling off the protective tape (S70), Inflating the expansion tape to individualize a plurality of chips (S90).

또한, 본 발명의 제2실시예에서는 웨이퍼 일 면에 보호 테이프를 부착시키고(S300), 일 면에 보호 테이프가 부착된 웨이퍼의 타 면에 패턴이 형성된 마스크를 배치시킨 뒤(S500), 건식 플라즈마 식각 처리를 통하여 다수의 칩들을 분리시키며(S600), 이후 팽창 테이프를 건식 플라즈마 식각 처리가 수행된 웨이퍼 면에 부착하고 보호 테이프를 박리시킨 뒤(S700), 팽창 테이프를 팽창시켜 다수의 칩들을 개별화시킨다(S900).In addition, in the second embodiment of the present invention, after attaching the protective tape to one side of the wafer (S300), and placing the mask on which the pattern is formed on the other side of the wafer with the protective tape on one side (S500), the dry plasma After separating the plurality of chips through the etching process (S600), and then attaching the expansion tape to the wafer surface subjected to the dry plasma etching process and peeling off the protective tape (S700), inflating the expansion tape to individualize the plurality of chips. (S900).

본 발명의 제1,2실시예 공히 팽창 테이프의 부착은 생략될 수 있다. 즉, 보호 테이프를 팽창시키는 것으로 팽창 테이프의 부착 및 팽창 테이프의 팽창 공정을 대체할 수 있다.In the first and second embodiments of the present invention, the attachment of the expansion tape can be omitted. That is, inflation of the protective tape can replace the process of attaching the expansion tape and expanding the expansion tape.

종래예에서는 습식 공정이 2 회(S1, S5) 수행되며, 첨부된 도면 및 상술된 상세한 설명에는 생략되었으나, 각각의 습식 공정이 종료된 뒤 세정공정 및 건조공정이 별도로 수행된다. 이에 따라 종래예에서는 장시간의 공정이 요구되고 생산수율이 저조하였다. 또한, 습식 공정의 수행에 따른 부식 문제가 발생되며, 반도체 칩 상에 칩핑이 야기되거나 측방향으로의 균열이 생성되므로 제품의 품질과 신뢰성을 저하시키고 불량률을 증가시켰다.In the conventional example, the wet process is performed twice (S1, S5), and omitted in the accompanying drawings and the detailed description, but after each wet process is finished, the cleaning process and the drying process are performed separately. Accordingly, in the conventional example, a long process is required and the production yield is low. In addition, corrosion problems are caused by the performance of the wet process, and chipping or lateral cracks are generated on the semiconductor chip, thereby degrading product quality and reliability and increasing defective rate.

그러나, 본 발명의 실시예에서는 웨이퍼 습식 절삭(S1)을 대체하는 웨이퍼 건식 초음파 스크라이빙 공정(S10)과, 웨이퍼 습식 배면 연삭(S5)을 대체하는 웨이퍼 건식 배면 연삭(S50) 및 건식 플라즈마 식각 처리(S60)를 통하여 습식 공정의 수행에 따른 문제, 즉 부식 문제와 칩핑 및 측방향으로의 균열 발생을 해결할 수 있다. 또한, 플라즈마 식각 처리를 수행함으로써 기계적 연삭을 수행하는 종래예에서보다 더욱 미려한 표면 조도를 가지는 칩을 제조할 수 있다.However, in the embodiment of the present invention, the wafer dry ultrasonic scribing process (S10) replacing the wafer wet cutting (S1), the wafer dry back grinding (S50) and the dry plasma etching replacing the wafer wet back grinding (S5). Through the treatment (S60) it is possible to solve the problem of performing the wet process, that is, the corrosion problem and the chipping and cracking in the lateral direction. In addition, by performing the plasma etching treatment, it is possible to manufacture a chip having a more beautiful surface roughness than in the conventional example of performing mechanical grinding.

본 발명의 기술적 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상기와 같은 본 발명에 따른 기판 가공 방법은, 습식 공정에 의한 부식 문제와 칩핑 및 측방향으로의 균열 발생을 해결하여 제품의 품질과 신뢰성을 상승시키고 불량률을 감소시킬 수 있다.Substrate processing method according to the present invention as described above, can solve the problem of corrosion by the wet process and chipping and cracking in the lateral direction to increase the quality and reliability of the product and reduce the defective rate.

또한, 본 발명에 따른 기판 가공 방법은 별도의 세정 공정 및 건조 공정을 요구하지 않으므로 전체 공정 시간을 단축시키고 생산 수율을 향상시킬 수 있다.In addition, the substrate processing method according to the present invention does not require a separate cleaning process and drying process it is possible to shorten the overall process time and improve the production yield.

또한, 본 발명에 따른 기판 가공 방법으로써 제작되는 칩은 플라즈마 식각 처리를 수행한 것에 의하여 칩핑 및 측방향으로의 균열 발생이 야기되지 않으며 깨끗하고 매끄러운 표면 조도를 가지므로, 고품질 및 고신뢰성을 보증할 수 있다.In addition, the chip manufactured by the substrate processing method according to the present invention does not cause chipping and cracks in the lateral direction by performing plasma etching treatment, and has a clean and smooth surface roughness, thereby ensuring high quality and high reliability. Can be.

Claims (19)

다수의 칩이 형성된 기판 상에 초음파 스크라이빙 장치를 사용하여 균열을 형성하는 단계; 및Forming a crack using an ultrasonic scribing apparatus on a substrate on which a plurality of chips are formed; And 상기 기판의 배면을 플라즈마 처리하는 단계;Plasma treating the back surface of the substrate; 를 포함하는 것을 특징으로 하는 기판 가공 방법.Substrate processing method comprising a. 제1항에 있어서, The method of claim 1, 상기 균열은 상기 기판 두께방향으로의 수직 균열인 것을 특징으로 하는 기판 가공 방법.And said crack is a vertical crack in said substrate thickness direction. 제1항에 있어서,The method of claim 1, 상기 균열은 상기 개개의 칩이 상호 구분되도록 형성되는 것을 특징으로 하는 기판 가공 방법.The crack is a substrate processing method, characterized in that the individual chips are formed to distinguish from each other. 제1항에 있어서,The method of claim 1, 상기 플라즈마 처리 단계 이전에, 상기 기판의 배면을 연삭하는 단계를 포함하며, 상기 연삭 단계는 건식 연삭인 것을 특징으로 하는 기판 가공 방법.Before the plasma processing step, grinding the back surface of the substrate, wherein the grinding step is dry grinding. 제4항에 있어서,The method of claim 4, wherein 상기 연삭은, 상기 기판에 형성된 균열에까지 수행되거나, 균열 전에까지 수행되는 것을 특징으로 하는 기판 가공 방법.The grinding is a substrate processing method, characterized in that performed to the crack formed on the substrate, or until the crack. 제5항에 있어서, The method of claim 5, 상기 연삭은 상기 기판 상에 형성된 균열 전에까지 수행되고, 상기 기판 상에 형성된 균열을 상기 기판의 배면까지 전파시키는 단계를 포함하는 것을 특징으로 하는 기판 가공 방법.Wherein said grinding is performed until before the crack formed on said substrate, and propagating the crack formed on said substrate to the back side of said substrate. 제1항에 있어서,The method of claim 1, 상기 균열이 형성된 기판의 표면에 보호 테이프를 부착하는 단계를 포함하는 것을 특징으로 하는 기판 가공 방법.And attaching a protective tape to a surface of the substrate on which the crack is formed. 제1항에 있어서, The method of claim 1, 상기 플라즈마 처리된 기판의 배면에 팽창 테이프를 부착하는 단계; 및Attaching an inflation tape to a back side of the plasma treated substrate; And 상기 팽창 테이프를 팽창시켜 상기 다수의 칩을 개별화시키는 단계;Inflating the expansion tape to individualize the plurality of chips; 를 포함하는 것을 특징으로 하는 기판 가공 방법.Substrate processing method comprising a. 제1항에 있어서, The method of claim 1, 상기 균열이 형성된 기판의 표면에 보호 테이프를 부착하는 단계를 포함하고, 상기 플라즈마 처리된 기판의 배면에 팽창 테이프를 부착하는 단계를 포함하며, 상기 팽창 테이프가 배면에 부착된 기판의 표면의 보호 테이프를 박리하는 단계를 포함하는 것을 특징으로 하는 기판 가공 방법.Attaching a protective tape to a surface of the substrate on which the crack has been formed; Substrate processing method comprising the step of peeling. 제1항에 있어서,The method of claim 1, 상기 균열이 형성된 기판의 배면을 연삭하는 단계를 더 포함하는 기판 가공 방법.And grinding the back surface of the substrate on which the crack is formed. 다수의 칩이 형성된 기판 상에 패턴이 형성된 마스크를 배치하는 단계;Disposing a patterned mask on a substrate on which a plurality of chips are formed; 상기 마스크를 배치한 상기 기판을 플라즈마 처리하는 단계; 및Plasma processing the substrate on which the mask is disposed; And 상기 플라즈마 처리된 기판의 배면에 팽창 테이프를 부착하는 단계; 및Attaching an inflation tape to a back side of the plasma treated substrate; And 상기 팽창 테이프를 팽창시켜 상기 다수의 칩을 개별화시키는 단계;Inflating the expansion tape to individualize the plurality of chips; 를 포함하고,Including, 상기 플라즈마 처리 이전에, 상기 기판의 적어도 어느 한 면을 스크라이빙하여 균열을 형성시키는 것을 특징으로 하는 기판 가공 방법.Prior to the plasma treatment, scribing at least one side of the substrate to form cracks. 제11항에 있어서, The method of claim 11, 상기 마스크에 형성된 패턴은 상기 개개의 칩이 상호 구분되도록 형성되는 것을 특징으로 하는 기판 가공 방법.The pattern formed on the mask is formed so that the individual chips are mutually distinguished. 제11항에 있어서,The method of claim 11, 상기 마스크 배치 단계 이전에, 상기 다수의 칩이 형성된 기판의 배면을 플라즈마 식각하는 단계를 더 포함하는 것을 특징으로 하는 기판 가공 방법.And plasma etching the back surface of the substrate on which the plurality of chips are formed before the mask disposing step. 제1항 또는 제11항에 있어서, The method according to claim 1 or 11, wherein 상기 균열은 상기 기판 상에 형성된 다수의 칩을 적어도 하나씩 구분시키도록 형성되는 것을 특징으로 하는 기판 가공 방법.Wherein the crack is formed so as to distinguish at least one of the plurality of chips formed on the substrate. 제1항 또는 제11항에 있어서,The method according to claim 1 or 11, wherein 상기 칩은 반도체 칩, 바이오 칩 및 액정 글래스 소자 중 어느 하나 이상을 포함하는 기판 가공 방법.The chip is a substrate processing method comprising any one or more of a semiconductor chip, a bio chip and a liquid crystal glass device. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020070063494A 2007-06-27 2007-06-27 Method for treating substrate and chip manufactured thereby KR100863333B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070063494A KR100863333B1 (en) 2007-06-27 2007-06-27 Method for treating substrate and chip manufactured thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070063494A KR100863333B1 (en) 2007-06-27 2007-06-27 Method for treating substrate and chip manufactured thereby

Publications (1)

Publication Number Publication Date
KR100863333B1 true KR100863333B1 (en) 2008-10-15

Family

ID=40153327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070063494A KR100863333B1 (en) 2007-06-27 2007-06-27 Method for treating substrate and chip manufactured thereby

Country Status (1)

Country Link
KR (1) KR100863333B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115732321A (en) * 2022-11-30 2023-03-03 深圳泰研半导体装备有限公司 Wafer etching and cleaning equipment and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020013061A1 (en) 1996-10-29 2002-01-31 Oleg Siniaguine Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
KR20020065272A (en) * 2001-02-06 2002-08-13 앰코 테크놀로지 코리아 주식회사 Manufacturing Methode for Semiconductor Chip
KR20030010549A (en) * 2001-07-27 2003-02-05 텍사스 인스트루먼츠 인코포레이티드 Method of separating semiconductor dies from a wafer
KR20050063751A (en) * 2002-11-20 2005-06-28 마쯔시다덴기산교 가부시키가이샤 Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020013061A1 (en) 1996-10-29 2002-01-31 Oleg Siniaguine Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
KR20020065272A (en) * 2001-02-06 2002-08-13 앰코 테크놀로지 코리아 주식회사 Manufacturing Methode for Semiconductor Chip
KR20030010549A (en) * 2001-07-27 2003-02-05 텍사스 인스트루먼츠 인코포레이티드 Method of separating semiconductor dies from a wafer
KR20050063751A (en) * 2002-11-20 2005-06-28 마쯔시다덴기산교 가부시키가이샤 Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115732321A (en) * 2022-11-30 2023-03-03 深圳泰研半导体装备有限公司 Wafer etching and cleaning equipment and method

Similar Documents

Publication Publication Date Title
JP5707889B2 (en) Semiconductor substrate cutting method and semiconductor substrate cutting apparatus
US8562849B2 (en) Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing
JP2013004584A (en) Semiconductor substrate cutting method and semiconductor substrate cutting device
JP2009141276A (en) Semiconductor device and its manufacturing method
JP2012160711A (en) Wafer dicing press apparatus and semiconductor wafer dicing system using wafer dicing press apparatus
WO2003058697A1 (en) Method of manufacturing semiconductor chip
KR100863333B1 (en) Method for treating substrate and chip manufactured thereby
JP6128666B2 (en) Semiconductor substrate cleaving method and cleaving apparatus
JP2020025142A (en) Wafer processing device and wafer processing method for obtaining chip with high transverse intensity
JP2013004583A (en) Semiconductor substrate cutting method and semiconductor substrate cutting device
JP6276437B2 (en) Method and system for forming thin chip with high bending strength
JP6653943B1 (en) Laser processing equipment for semiconductor wafers to obtain chips with high bending strength
JP7417837B2 (en) Crack propagation device and crack propagation method
JP5995023B2 (en) Semiconductor substrate cleaving method
JP2019071476A (en) Laser optical unit
JP2019068077A (en) Laser processing device and laser processing method
CN117066978B (en) Thinning method of lithium tantalate bonding wafer
JP2017224826A (en) Method and system for forming thin chip with high bending strength
JP2001196332A (en) Method for cutting hard nonmetallic film with laser beam
JP2017123475A (en) System and method of manufacturing thin chip with high flexural strength
JP6103739B2 (en) Wafer processing method and wafer processing apparatus
JP6276357B2 (en) Wafer processing method
JP6276356B2 (en) Wafer processing method
JP5900811B2 (en) Semiconductor substrate cleaving method
JP2019192937A (en) Wafer processing system and wafer processing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151006

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161006

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171010

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 11