KR100858970B1 - Cpw low-pass filter with broad stop band - Google Patents
Cpw low-pass filter with broad stop band Download PDFInfo
- Publication number
- KR100858970B1 KR100858970B1 KR1020070049898A KR20070049898A KR100858970B1 KR 100858970 B1 KR100858970 B1 KR 100858970B1 KR 1020070049898 A KR1020070049898 A KR 1020070049898A KR 20070049898 A KR20070049898 A KR 20070049898A KR 100858970 B1 KR100858970 B1 KR 100858970B1
- Authority
- KR
- South Korea
- Prior art keywords
- low pass
- pass filter
- parallel
- cpw
- slots
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/212—Frequency-selective devices, e.g. filters suppressing or attenuating harmonic frequencies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/085—Triplate lines
Abstract
Description
도 1a 및 도 1b는 각각 본 발명의 제1실시예에 따른 CPW 형태의 저역 통과 여파기 1의 구조와 그의 등가회로,1A and 1B show the structure of the
도 2는 T자형 3단 저역 통과 회로,2 is a T-shaped three-stage low pass circuit,
도 3은 본 발명의 제1실시예에 따른 CPW 저역 통과 여파기 1의 시뮬레이션 결과를 나타낸 그래프,3 is a graph showing a simulation result of the CPW
도 4a 및 도 4b는 각각 본 발명의 제1실시예에 따른 CPW 저역 통과 여파기 2의 구조와 그의 등가회로,4A and 4B show a structure of an CPW
도 5는 본 발명의 제1실시예에 따른 CPW 저역 통과 여파기 2의 시뮬레이션 결과를 나타낸 그래프,5 is a graph showing a simulation result of CPW
도 6은 본 발명의 제1실시예에 따른 CPW 저역 통과 여파기 1과 2가 결합된 구조,6 is a structure in which CPW
도 7은 본 발명의 제1실시예에 따른 CPW 저역 통과 여파기 1과 2가 결합된 구조의 등가회로,7 is an equivalent circuit of a structure in which CPW
도 8은 본 발명의 제1실시예에 따른 CPW 저역 통과 여파기 1과 2가 결합된 구조의 등가회로에 대한 시뮬레이션 결과를 나타낸 그래프,8 is a graph illustrating a simulation result of an equivalent circuit having a structure in which CPW
도 9a 및 도 9b는 각각 본 발명의 제1실시예에 따른 DGS 공진기의 구조와 그의 등가회로,9A and 9B show the structure of the DGS resonator and its equivalent circuit, respectively, according to the first embodiment of the present invention;
도 10은 본 발명의 제1실시예에 따른 DGS 공진기에 대한 시뮬레이션 결과를 나타낸 그래프,10 is a graph showing a simulation result for the DGS resonator according to the first embodiment of the present invention;
도 11은 본 발명의 제1실시예에 따른 CPW 저역 통과 여파기 1 및 2와 DGS 공진기가 결합된 전체 여파기의 구조,11 is a structure of a total filter in which CPW
도 12는 본 발명의 제1실시예에 따른 CPW 저역 통과 여파기 1 및 2와 DGS 공진기가 결합된 전체 여파기에 대한 시뮬레이션 결과를 나타낸 그래프,12 is a graph showing simulation results of a total filter combined with CPW
도 13은 본 발명의 제1실시예에 따라 설계된 실제 저역 통과 여파기에 대한 측정 결과를 나타낸 그래프,13 is a graph showing measurement results for an actual low pass filter designed according to a first embodiment of the present invention;
도 14a 및 도 14b는 각각 본 발명의 제2실시예에 따른 CPW 형태의 저역 통과 여파기 2의 구조와 그의 등가회로,14A and 14B show the structure of the
도 15는 본 발명의 제2실시예에 따른 CPW 저역 통과 여파기 1의 시뮬레이션 결과를 나타낸 그래프,15 is a graph showing a simulation result of the CPW
도 16a 및 도 16b는 각각 본 발명의 제2실시예에 따른 CPW 저역 통과 여파기 2의 구조와 그의 등가회로,16A and 16B show the structure of an CPW
도 17은 본 발명의 제2실시예에 따른 CPW 저역 통과 여파기 2의 시뮬레이션 결과를 나타낸 그래프,17 is a graph showing a simulation result of CPW
도 18은 본 발명의 제2실시예에 따른 CPW 저역 통과 여파기 1 및 2의 시뮬레이션 결과를 비교하기 위한 그래프,18 is a graph for comparing simulation results of CPW
도 19는 본 발명의 제2실시예에 따른 CPW 저역 통과 여파기 1과 2가 결합된 구조,19 shows a structure in which CPW
도 20은 본 발명의 제2실시예에 따른 CPW 저역 통과 여파기 1과 2가 결합된 구조에 대한 시뮬레이션 결과를 나타낸 그래프,20 is a graph illustrating a simulation result of a structure in which CPW
도 21은 본 발명의 제2실시예에 따른 CPW 저역 통과 여파기 1 및 2를 조합한 케이스 별로 시뮬레이션한 결과를 나타낸 그래프,21 is a graph showing a simulation result for each case of combining the CPW
도 22는 본 발명의 제2실시예에 따른 CPW 저역 통과 여파기 1 및 2와 DGS 공진기가 결합된 전체 여파기의 구조,22 is a structure of a total filter in which CPW
도 23은 본 발명의 제2실시예에 따른 DGS 공진기의 구조와 시뮬레이션 결과를 나타낸 그래프,23 is a graph showing the structure and simulation results of a DGS resonator according to a second embodiment of the present invention;
도 24는 본 발명의 제2실시예에 따른 CPW 저역 통과 여파기 1 및 2와 DGS 공진기가 결합된 전체 저역 통과 여파기에 대한 시뮬레이션 결과를 나타낸 그래프,24 is a graph illustrating simulation results of a total low pass filter in which CPW
도 25는 본 발명의 제2실시예에 따라 설계된 실제 저역 통과 여파기에 대한 통과 대역의 측정 결과를 나타낸 그래프,25 is a graph showing measurement results of a pass band for an actual low pass filter designed according to a second embodiment of the present invention;
도 26은 본 발명의 제2실시예에 따라 설계된 실제 저역 통과 여파기에 대한 광대역의 측정 결과를 나타낸 그래프이다.FIG. 26 is a graph showing a measurement result of broadband for an actual low pass filter designed according to a second embodiment of the present invention.
* 도면의 주요부분에 대한 부호설명 ** Explanation of Signs of Major Parts of Drawings *
10,40 ; 저역 통과 여파기 1 20,50 ; 저역 통과 여파기 210,40;
30,60 ; 대역저지필터 24a,24b,54a,54b ; DGS 공진기30,60;
100,200 ; 저역 통과 여파기100,200; Low pass filter
본 발명은 넓은 저지 대역을 가지는 CPW 저역 통과 여파기에 관한 것으로, 보다 상세하게는 불요 응답 특성이 서로 다른 2개의 CPW 저역 통과 단위 구조를 결합함으로써 1차적으로 고조파 성분(불요 응답)을 억제하고, DGS 공진기를 추가 결합함으로써 2차적으로 불요 응답을 일정 수준 이하로 억제할 수 있는 CPW 저역 통과 여파기에 관한 것이다.The present invention relates to a CPW low pass filter having a wide stop band, and more specifically, by combining two CPW low pass unit structures having different unwanted response characteristics, primarily suppressing harmonic components (undesired response), DGS By further coupling the resonator, the present invention relates to a CPW lowpass filter that can suppress the unwanted response to a certain level or less.
일반적으로, 통신시스템에 있어 원하는 주파수만 선택하는 기능을 하는 여파기는 매우 중요한 역할을 한다. 여파기는 통과 대역에 따라 저역통과 여파기, 고역통과 여파기, 대역통과 여파기, 대역저지 여파기로 크게 4가지로 분류된다.In general, the filter function to select only the desired frequency plays a very important role in the communication system. The filter is classified into four types according to the pass band: low pass filter, high pass filter, band pass filter, and band stop filter.
이 가운데 특정 주파수 대역만을 통과시키는 대역통과 여파기와 저지 대역 주파수를 가지고 특정 주파수 이하만 통과시키는 저역통과 여파기가 가장 많이 쓰인다. 특히, 저역 통과 여파기는 마이크로스트립이나 CPW(Coplanar Waveguide) 구조로 설계할 경우, 분포 정수 소자에 의한 고조파 성분 즉, 저지 대역 내의 불요 응답(spurious)을 고려하여야 한다.Among them, the bandpass filter that passes only a specific frequency band and the lowpass filter that passes only a specific frequency with a stopband frequency are most used. In particular, when the low pass filter is designed as a microstrip or a coplanar waveguide (CPW) structure, the harmonic components of the distributed integer elements, that is, the spurious in the stop band should be considered.
상기 CPW(Coplanar Waveguide) 구조는 평면형 필터를 설계하는데 있어 기판의 한쪽 면에만 도체를 사용함으로써 회로를 간단히 할 수 있을 뿐 아니라, 비아홀(via-hole)을 제거할 수 있고, 능동 소자와의 연결성이 우수한 장점들을 가지고 있다.The Coplanar Waveguide (CPW) structure not only simplifies the circuit by using a conductor on one side of the substrate in designing a planar filter, but also eliminates via-holes and provides connectivity with active devices. It has excellent advantages.
더욱이, MMIC(Monolithic Microwave IC)와 플립칩(flip-chip)과 같은 회로 제작 기술이 발달함에 따라, 실제 회로의 설계 및 구현에 전송 선로로서 CPW 구조의 응용이 증가하고 있는 추세이다. 또한 이와 더불어 전송 선로의 접지 면에 식각된 패턴을 갖는 DGS(Defected Ground Structure)가 제시되어 마이크로파 대역에서의 응용에 대한 연구가 활발히 진행되고 있다. DGS는 접지 면에 식각된 디펙트를 주기적으로 배열한 구조를 갖는 PBG(Photonic Band-Gap)구조와 유사하다. 주기적인 PBG 구조는 전파 지연 특성과 특정 주파수 대역에서 저지대역을 형성하는 특성을 나타낸다. 지금까지 이러한 DGS 구조는 대부분 마이크로스트립 구조에서 응용되어 왔다.Moreover, with the development of circuit fabrication technologies such as MMIC (Monolithic Microwave IC) and flip-chip, the application of CPW structures as transmission lines is increasing in the design and implementation of actual circuits. In addition, DGS (Defected Ground Structure) having an etched pattern on the ground plane of the transmission line has been proposed, and research on the application in the microwave band is being actively conducted. The DGS is similar to the photonic band-gap (PBG) structure in which the defects etched on the ground plane are periodically arranged. The periodic PBG structure exhibits propagation delay characteristics and stopband formation in a specific frequency band. Until now, most of these DGS structures have been applied to microstrip structures.
하지만 CPW 구조는 마이크로스트립 구조에 비하여 비아홀 없이 접지면을 사용하는 장점과, 신호선과 접지면 사이의 용량성 결합을 보다 쉽게 얻을 수 있는 장점을 갖고 있기 때문에 CPW 구조에서 보다 간단하고 작은 크기의 여파기를 설계할 수 있으며, 이러한 관점에서 CPW 구조에서 여파기의 연구가 진행되고 있다.However, the CPW structure has the advantages of using a ground plane without via holes and an easier capacitive coupling between the signal line and the ground plane than the microstrip structure. From this point of view, the study of the filter in the CPW structure is in progress.
또한, 여파기를 설계함에 있어 통신 시스템에서 목적으로 하는 주파수 이외의 주파수 성분 즉, 불요 응답을 일정 수준 이하로 억압시켜야 할 필요가 있다. 대부분의 여파기는 분포정수 소자에 의하여 불요 응답이 발생하기 때문에 여파기를 설계하는데 있어 이는 주된 고려사항이다.In addition, in designing the filter, it is necessary to suppress frequency components other than the frequencies desired in the communication system, that is, undesired response below a certain level. This is a major consideration in designing the filter because most filters have unwanted response caused by the distributed constant element.
이를 개선하기 위하여 5개 이상의 단위 구조를 주기적으로 배열하는 연구가 있었다. 단순히 단위 구조의 배열 주기수를 늘림으로써 감쇄(skirt) 특성과 불요 응답 특성을 개선할 수 있다. 그러나, 단순히 특정 간격으로 연결할 경우 통과 대 역에서 반사 손실이 증가하여 특성이 악화되는 문제가 있다.In order to improve this, there has been a study of arranging five or more unit structures periodically. By simply increasing the number of array cycles of the unit structure, the attenuation (skirt) characteristics and unnecessary response characteristics can be improved. However, there is a problem in that the characteristics deteriorate due to an increase in return loss in the pass band when simply connected at a specific interval.
또한, 결합 시 단위 구조간의 상호작용으로 기생 성분이 발생할 수 있으며, 이를 줄이기 위해 저지대역 중심 주파수의 1/4 파장 길이로 결합 간격을 설정할 경우 전체적인 여파기의 크기가 커지는 단점이 있다.In addition, parasitic components may occur due to interaction between unit structures during coupling, and in order to reduce the coupling, when the coupling interval is set to 1/4 wavelength of the stopband center frequency, the size of the overall filter increases.
더욱이, 마이크로스트립 구조에서 급전면과 접지면에 각각 여파기와 저지 대역을 갖는 구조를 설계하여 서로의 통과 대역을 차단함으로써, 광대역의 저지 대역을 갖는 여파기에 대한 연구가 진행되었지만, 이러한 구조는 CPW 구조에 적용하기 힘든 단점이 있다.Moreover, in the microstrip structure, a filter having a filter and a stop band on the feed plane and the ground plane is designed to block each other's pass band, so that a study on the filter having the stop band of a wide band has been conducted. There are disadvantages that are difficult to apply to
따라서, 본 발명은 이러한 종래 기술의 문제점을 감안하여 안출된 것으로, 그 목적은 불요 응답 특성이 서로 다른 2개의 CPW 저역 통과 단위 구조를 결합함으로써 1차적으로 고조파 성분(불요 응답)을 억제하고, DGS 공진기를 추가 결합함으로써 2차적으로 불요 응답을 일정 수준 이하로 억제할 수 있는 CPW 저역 통과 여파기를 제공하는 데 있다.Accordingly, the present invention has been made in view of the above problems of the prior art, and its object is primarily to suppress harmonic components (undesired response) by combining two CPW low pass unit structures having different unwanted response characteristics, and DGS The additional coupling of the resonator is to provide a CPW low pass filter that can secondarily suppress unwanted response below a certain level.
본 발명의 다른 목적은 소형화가 가능하며 넓은 저지 대역을 가지는 CPW 저역 통과 여파기를 제공하는 데 있다.Another object of the present invention is to provide a CPW low pass filter capable of miniaturization and having a wide stop band.
본 발명의 다른 목적은 차단주파수의 7배까지 -20dB 이하의 우수한 광대역 저지특성을 나타내며 우수한 스커트 특성을 갖는 넓은 저지 대역을 가지는 CPW 저역 통과 여파기를 제공하는 데 있다.Another object of the present invention is to provide a CPW low pass filter having a wide stop band having an excellent wideband stop characteristic of -20 dB or less and up to 7 times the cutoff frequency and having an excellent skirt characteristic.
상기한 목적을 달성하기 위하여, 본 발명은 유전체 기판; 상기 유전체 기판위에 형성되며 특성임피던스(Z 0 ) 50Ω을 갖는 CPW(Coplanar Waveguide) 전송선로에 제1불연속 패턴부를 구비하여 제1 불요응답 특성을 갖는 저역 통과 기능을 갖는 제1저역 통과 여파기; 상기 유전체 기판위에 상기 제1저역 통과 여파기의 후단에 결합되며 CPW 전송선로에 제2불연속 패턴부를 구비하여 3-dB 차단주파수는 상기 제1저역 통과 여파기와 동일하게 설정되고 저지 대역 내의 제2 불요응답 특성은 상기 제1불요응답 특성과 다르게 설정되는 저역 통과 기능을 갖는 제2저역 통과 여파기; 및 상기 유전체 기판위에 상기 제2저역 통과 여파기의 후단에 결합되며, 상기 제1 및 제2 저역 통과 여파기의 결합 구조에서 발생하는 제3 불요응답을 제거하기 위하여 제3 불요응답 주파수대역의 저지 특성을 갖는 한쌍의 DGS(Defected Ground Structures) 공진기를 구비하는 대역저지필터;를 포함하는 것을 특징으로 하는 넓은 저지 대역을 가지는 CPW 저역 통과 여파기를 제공한다.In order to achieve the above object, the present invention is a dielectric substrate; A first low pass filter formed on the dielectric substrate and having a low pass function having a first non-responsive characteristic by having a first discontinuous pattern portion on a coplanar waveguide (CPW) transmission line having a characteristic impedance ( Z 0 ) of 50 Hz; Coupled to the rear end of the first low pass filter on the dielectric substrate and having a second discontinuous pattern portion on the CPW transmission line, a 3-dB cutoff frequency is set equal to the first low pass filter and is a second unwanted response in the stop band. A second low pass filter having a low pass function set differently from the first unwanted response property; And a stop characteristic of a third unresponsive frequency band coupled to a rear end of the second low pass filter on the dielectric substrate to remove a third unresponsiveness occurring in a coupling structure of the first and second low pass filters. Provides a CPW low pass filter having a wide stop band, characterized in that it comprises a; band suppression filter having a pair of DGS (Defected Ground Structures) resonator having.
이 경우, 상기 제1저역 통과 여파기와 제2저역 통과 여파기 사이에 기생 불요 응답을 최소화하기 위하여 길이가 저지대역 중심 주파수의 1/4 파장으로 설정된 제1전송 선로를 더 포함하는 것이 바람직하다.In this case, it is preferable to further include a first transmission line whose length is set to 1/4 wavelength of the stopband center frequency in order to minimize the parasitic unnecessary response between the first low pass filter and the second low pass filter.
또한, 상기 DGS 공진기는 전송 선로의 일측에 단일 구조의 아령 형상으로 형성되어, 중심주파수(f c )의 3배 대역(3f c )을 저지하는 특성을 가지게 형성되는 것을 특징으로 한다.In addition, the DGS resonator is formed on one side of the transmission line in a dumbbell shape of a single structure, characterized in that it is formed to have a characteristic of blocking the band (3 f c ) three times the center frequency ( f c ).
상기 제1저역 통과 여파기 및 제2저역 통과 여파기의 각 차단주파수와 저지 대역의 설정은 상기 제1저역 통과 여파기 및 제2저역 통과 여파기를 각각 구성하는 각 신호선과 접지면의 슬롯의 크기를 조절함으로써 이루어지는 것을 특징으로 한다.Setting of each cutoff frequency and stop band of the first low pass filter and the second low pass filter by adjusting the size of the slots of the signal lines and ground planes respectively constituting the first low pass filter and the second low pass filter Characterized in that made.
상기 제1저역 통과 여파기와 제2저역 통과 여파기는 추가 공진이 발생되지 않은 간격으로 서로 결합되는 것이 바람직하다.The first low pass filter and the second low pass filter are preferably coupled to each other at intervals where no further resonance occurs.
상기와 같이 이루어진 본 발명은 보다 간단한 구조로 이루어져, 보다 넓고 깊은 저지 대역을 확보할 수 있다.The present invention made as described above is made of a simpler structure, it is possible to ensure a wider and deeper stop band.
(실시예)(Example)
이하에 상기한 본 발명을 바람직한 실시예가 도시된 첨부 도면을 참고하여 더욱 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings showing a preferred embodiment of the present invention described above in more detail.
본 발명에 따른 CPW 저역 통과 여파기는 보다 넓은 저지 대역을 확보하기 위해, 불요 응답 특성을 서로 다르게 설계한 필터를 결합하고, 불요 응답을 보다 더 일정 수준 이하로 낮추기 위해 DGS(Defected Ground Structures) 공진기를 추가 설계한 것이 특징이며, 본 발명은 이를 위해 2가지의 실시예를 제공한다.The CPW low pass filter according to the present invention combines filters with differently designed unwanted response characteristics in order to secure a wider stopband, and reduces the unwanted response to less than a certain level. It is characterized by further design, and the present invention provides two embodiments for this purpose.
1. 제1실시예1. First embodiment
본 발명의 제1실시예에 따른 저역 통과 여파기를 구성하는 저역 통과 여파기 1 및 2는 각각 2개의 단위 구조와 3개의 단위 구조로 형성되어 있다.The
첨부된 도 1a 및 도 1b는 각각 본 발명의 제1실시예에 따른 CPW 형태의 저역 통과 여파기 1의 구조와 그의 등가회로, 도 2는 T자형 3단 저역 통과 회로이다.1A and 1B are respectively a structure and an equivalent circuit of a
도 1a를 참고하면, 본 발명의 제1실시예에 따른 CPW 형태의 저역 통과 여파 기 1은 특성임피던스(Z 0 ) 50Ω을 갖는 CPW 전송선로(w=0.3mm,s=0.3mm)에 불연속 구조를 이용하여 저역통과 필터(10)가 설계된 것이다.Referring to FIG. 1A, the
이를 위하여 CPW 형태의 저역 통과 여파기 1(10)은 CPW 구조에서 특성임피던스(Z 0 ) 50Ω을 갖는 CPW 전송선로를 형성하도록 상측 및 하측에 평행하게 직선으로 이루어진 제1 내지 제4 메인 슬롯(3a,3b,3c,3d)을 형성함에 의해 제1 및 제2 메인 신호선(1a,1b)과 접지면(2a,2b)이 각각 분리되어 있고, 제1 및 제2 메인 신호선(1a,1b) 사이에는 저역 통과 여파기 1(10) 역할을 하는 불연속 패턴부(4)가 연결되어 있다. For this purpose, the low pass filter 1 (10) of the CPW type has a first to fourth
상기 메인 신호선(1a,1b)과 접지면(2a,2b) 사이의 제1 내지 제4 메인 슬롯(3a-3d)의 간격 변화 또는 불연속 패턴부(4)의 구조를 이용한 메인 신호선(1a,1b) 폭의 변화는 특성 임피던스(Z 0 )를 변화시키며, 특정 주파수에서 공진을 형성함에 의해 저역 통과 여파기 1(10)을 형성하게 된다. 따라서, 제1 메인 신호선(1a)에 입력신호가 인가되면, CPW 형태의 저역 통과 여파기 1(10)에서 고역신호가 필터링된 후 제2 메인 신호선(1b)으로부터 출력신호가 얻어진다.
상기 불연속 패턴부(4)는 메인 신호선(1a,1b)에 평행한 한쌍의 제1 및 제2 병렬개방선로(1c,1d)를 접지면(2a,2b)에 각각 형성하도록 제1 및 제3 메인 슬롯(3a,3c)과 제2 및 제4 메인 슬롯(3b,3d)이 각각 소정 폭(f)을 갖고 접지면(2a,2b)으로 수직 연장된 후, 직사각형을 이루면서 상호 연결되는 제1 및 제2 연결 슬롯(5a,5b)을 포함하고 있다.The
상기 불연속 패턴부(4)는 또한, 중앙부에 메인 신호선(1a,1b)을 직렬로 연결하는 소정 작은 폭(i)을 갖는 소신호선(1e)과 상기 소신호선(1e)과 병렬로 배치되며 소정 작은 폭(e)을 갖는 한쌍의 제3 및 제4 병렬개방선로(1f,1g)를 소신호선(1e)의 양측에 평행하게 형성하도록, 제1 및 제3 메인 슬롯(3a,3c)과 제2 및 제4 메인 슬롯(3b,3d)이 각각 소정 폭(f)을 갖고 메인 신호선(1a,1b)의 내측으로 수직 연장 형성된 후 3단 직각 절곡되어 양단부가 상기 제1 및 제3 메인 슬롯(3a,3c)과 제2 및 제4 메인 슬롯(3b,3d) 사이의 폭(f)과 동일한 폭(f)을 갖도록 연장된 제1 내지 제4 절곡 슬롯(4a-4d)을 포함하고 있다. The
그 결과, 소신호선(1e)과 제3 및 제4 병렬개방선로(1f,1g)의 중앙부에는 각각, 상기 제1 및 제2 병렬개방선로(1c,1d)의 중앙부를 수직으로 연결하는 수직 연결선로(1h)가 수직으로 교차하도록 배치되어 있다. 따라서, 상기 수직 연결선로(1h)는 상기 제1 및 제3 메인 슬롯(3a,3c)과 제2 및 제4 메인 슬롯(3b,3d) 사이의 폭(f)과 동일한 폭(f)으로 이루어진다. As a result, vertical connecting lines vertically connecting the central portions of the first and second parallel opening
상기 불연속 패턴부(4)는 좌/우, 상/하 대칭 구조를 형성하며, 따라서 이에 대한 등가회로도 대칭 회로 구조를 형성한다. 즉, 상기 불연속 패턴부(4)에 의해 형성되는 저역 통과 여파기 1은 도 1b에 도시된 바와 같이 소신호선(1e)과 제3 및 제4 병렬개방선로(1f,1g)가 직렬 연결된 제1 및 제2 인덕터(L 1a ,L 1b )를 형성하며, 상기 소신호선(1e)과 제3 및 제4 병렬개방선로(1f,1g)와 직교하는 수직 연결선로(1h)가 제1 및 제2 인덕터(L 1a ,L 1b ) 사이의 중간 접속점과 접지사이에 병렬로 연결되는 제3 인덕터(L 2 )와 캐패시터(C 2 )의 직렬공진회로로서 등가적으로 표현될 수 있다. The
이 경우, 상기 메인 신호선(1a,1b)을 직렬로 연결하는 소신호선(1e)과 제3 및 제4 병렬개방선로(1f,1g)의 폭(i, e)이 좁아지고 길이(d)가 증가함에 따라 등가회로에서 2개의 제1 및 제2 인덕터(L 1a ,L 1b )의 직렬 인덕턴스가 증가하게 되며, 병렬 접속된 제3 인덕터(L 2 )의 인덕턴스 값은 수직 연결선로(1h)의 폭(f)이 감소하고, 길이(c)가 증가함에 따라 커지게 된다. 또한, 접지면(2a,2b)에 형성된 제1 및 제2 연결 슬롯(5a,5b)의 폭과 길이에 따라 변하는 병렬 캐패시터(C 2 )는 제1 및 제2 병렬개방선로(1c,1d)의 폭(a)과 길이(b)에 따라 증가하며, 접지면(2a,2b)과의 간격(g)이 감소함에 따라 증가한다. In this case, the widths i and e of the
즉, 불연속 패턴부(4)에 의해 형성되는 저역 통과 여파기 1(10)은 직렬로 연결된 메인 신호선(1a,1b)에 제1 내지 제4 절곡 슬롯(4a-4d)을 형성하면 메인 신호선(1a,1b) 사이의 소신호선(1e) 폭이 좁아짐에 따라 직렬 인덕턴스가 증가하게 되며, 접지면(2a,2b)에 제1 및 제2 연결 슬롯(5a,5b)을 형성하면 병렬 연결된 제1 및 제2 병렬개방선로(1c,1d)의 폭과 길이가 변화함으로써 병렬 인덕턴스가 형성되고, 또한, 제1 및 제2 병렬개방선로(1c,1d)의 폭과 길이 및 메인 신호선(1a,1b)과 접지면(2a,2b)과의 간격 변화에 따라 병렬 캐패시턴스가 형성된다. 즉, 메인 신호선(1a,1b)과 접지면(2a,2b)의 슬롯 크기는 등가회로의 직렬 제1 및 제2 인덕터(L 1a ,L 1b )와 병렬 제3 인덕터(L 2 )의 인덕턴스 값 및 병렬 캐패시터(C 2 )의 캐패시턴 스 값을 결정한다. That is, the low pass filter 1 (10) formed by the
이때 형성되는 직렬 제1 및 제2 인덕터(L 1a ,L 1b )와 병렬 캐패시터(C 2 )의 값은 저역 통과 여파기 1(10)의 차단주파수를 결정짓게 되며, 병렬 제3 인덕터(L 2 )와 병렬 캐패시터(C 2 )의 값은 저지대역의 감쇄극을 결정짓는 요소가 된다. The values of the series first and second inductors L 1a and L 1b and the parallel capacitor C 2 formed at this time determine the cutoff frequency of the low pass filter 1 (10), and the parallel third inductor L 2 . The values of and the parallel capacitor C 2 are factors that determine the stop band attenuation poles.
도 1a의 메인 신호선(1a,1b)의 슬롯 크기는 등가 회로를 구성하는 제1 및 제2 인덕터(L 1a ,L 1b )의 인덕턴스값을 형성하며, 접지면(2a,2b)의 슬롯의 크기는 상기 제3 인덕터(L 2 ) 및 캐패시터(C 2 )의 인덕턴스 및 캐패시턴스값을 결정한다.The slot sizes of the
따라서, 등가회로의 소자 값은 EM 시뮬레이션 결과의 반사 손실, 차단 주파수 및 감쇄극과 일치하도록 그에 해당하는 각각의 L, C 값을 추출하고 원하는 필터 특성에 만족하도록 L, C 값을 최적화하여 그 결과를 다시 CPW 구조에 반영함으로써 필터를 설계할 수 있다.Therefore, the device value of the equivalent circuit extracts the corresponding L and C values to match the return loss, the cutoff frequency and the attenuation pole of the EM simulation result, and optimizes the L and C values to satisfy the desired filter characteristics. The filter can be designed by reflecting the result back to the CPW structure.
상기와 같은 등가 회로 추출 과정은 EM 시뮬레이션 결과의 반사 손실, 차단 주파수 및 감쇄극과 일치하도록 그에 해당하는 각각의 L 및 C 값을 등가화하고, 저역 통과 여파기 프로토 타입(prototype)의 소자 값에 근접하도록 최적화하여, 그 결과를 다시 CPW 구조에 반영함으로써 등가 회로 파라미터를 추출하여 여파기를 구현할 수 있다.The equivalent circuit extraction process equalizes the respective L and C values to match the return loss, cutoff frequency, and attenuation poles of the EM simulation results, and approximates the device values of the low pass filter prototype. The filter can be optimized so as to extract the equivalent circuit parameter to reflect the result back to the CPW structure to implement the filter.
EM 시뮬레이션 결과에 대응하는 등가회로 L 및 C 파라미터는 하기 수학식 1을 이용하여 구할 수 있다. 즉, 감쇄극과 관련된 상기 제3 인덕터(L 2 ) 값과 캐패시 터(C 2 ) 값은 수학식 1을 이용하여 구할 수 있다.Equivalent circuit L and C parameters corresponding to the EM simulation results can be obtained using
여기서, 상기 ω n 은 저지대역 중심 각주파수이며, 구해진 L 2 값과 C 2 값은 임피던스 변환하여 합성함으로써 도 2와 같은 캐패시턴스 값으로 나타낼 수 있다. 따라서 직렬 제1 및 제2 인덕터(L 1a ,L 1b ) 값은 3-dB 차단 주파수를 이용하여 수학식 2로부터 구할 수 있다.Here, ω n is the stop band center angular frequency, and the obtained L 2 value and C 2 value can be represented by the capacitance value as shown in FIG. Therefore, the values of the series first and second inductors L 1a and L 1b can be obtained from
여기서, 상기 ω c 는 3-dB 차단 각주파수이다. 따라서 수학식 1과 수학식 2를 이용하여 EM 시뮬레이션 결과의 차단주파수 및 감쇄극과 일치하는 파라미터를 구할 수 있으며, 반사 손실 특성은 도 1b의 병렬 제3 인덕터(L 2 ) 값과 병렬 캐패시터(C 2 ) 값의 비율에 따라 조절 가능하므로, EM 시뮬레이션 결과와 일치하는 소자 값을 추출함으로써 등가 회로를 구현할 수 있다.Where ω c is the 3-dB blocking angular frequency. Therefore, parameters corresponding to the cutoff frequency and the attenuation pole of the EM simulation result can be obtained using
저역 통과 여파기 1(10)은 유전율(ε r )이 4.4인 FR-4 에폭시 기판을 사용하였으며, 차단 주파수(f c )는 6GHz로 설정하였다. 이에 해당하는 CPW 저역 통과 여파기 1(10)의 파라미터는 하기 표 1에 나타내었으며, LC 등가 회로의 파라미터는 표 2에 나타내었다. 도 3은 CPW 단위 구조의 EM 시뮬레이션(HFSS) 결과와 LC 등가 회로의 시뮬레이션(ADS) 결과로서 서로 잘 일치하는 것을 알 수 있다.The low pass filter 1 (10) used an FR-4 epoxy substrate having a dielectric constant ( ε r ) of 4.4 and the cutoff frequency ( f c ) was set to 6 GHz. The corresponding parameters of CPW low pass filter 1 (10) are shown in Table 1 below, and the parameters of the LC equivalent circuit are shown in Table 2. 3 shows that the results of the EM simulation (HFSS) of the CPW unit structure and the simulation (ADS) of the LC equivalent circuit are in good agreement with each other.
시뮬레이션 결과 LC 등가 회로는 집중소자에 의하여 3f c (18GHz)에서 불요 응답 현상이 나타나지 않지만, CPW 구조의 EM 시뮬레이션 결과는 분포 정수 소자에 의해 3f c 에서 불요 응답 현상이 일어난다.Simulation Results The LC equivalent circuit does not exhibit an unwanted response at 3 f c (18 GHz) by the lumped element, but the EM simulation result of CPW structure has an unwanted response at 3 f c by the distributed integer device.
이러한 불요 응답은 또 다른 불요 응답 특성을 갖는 여파기를 설계하여 결합함으로써 1차적으로 억제할 수 있다.This unwanted response can be primarily suppressed by designing and combining filters with another unwanted response characteristic.
다시 말하면, 불요 응답은 여파기의 구조와 감쇄 특성에 따라 조금씩 차이가 나기 때문에 동일한 불요 응답 특성을 갖는 단위 구조의 배열을 통한 결합보다 다른 구조의 여파기와 결합함으로써 얻는 억제효과가 더욱 효율적이다. 즉, 서로 다른 위치와 크기를 갖는 불요 응답은 서로 상쇄되어 전체적으로 불요 응답의 억제 효과를 기대할 수 있다. 따라서 앞서 설계한 저역 통과 여파기 1과 결합하기 위하여 도 4a의 다른 슬롯 형태를 갖는 CPW 저역 통과 여파기 2를 설계하였다. In other words, since the unwanted response varies slightly depending on the structure and attenuation characteristics of the filter, the suppression effect obtained by combining with the filter of another structure is more efficient than the coupling through the arrangement of the unit structure having the same unwanted response characteristic. That is, unnecessary responses having different positions and sizes cancel each other, so that an overall suppression effect of the unwanted responses can be expected. Therefore, in order to combine with the
도 4a 및 도 4b는 각각 본 발명의 제1실시예에 따른 CPW 저역 통과 여파기 2의 구조와 그의 등가회로, 도 5는 본 발명의 제1실시예에 따른 CPW 저역 통과 여파기 2의 시뮬레이션 결과를 나타낸 그래프이다.4A and 4B respectively show a structure of CPW
CPW 저역 통과 여파기 2(20)는 CPW 저역 통과 여파기 1(10)의 설계방법과 마찬가지로 접지면(12a,12b)과 메인 신호선(11a,11b)에 각각의 슬롯을 생성하여 직렬 제1 및 제2 인덕터(L 11a ,L 11b )와 병렬 제3 인덕터(L 12 ) 및 캐패시터(C 12 )를 구현하였다. 즉, CPW 저역 통과 여파기 2(20)도 특성임피던스(Z 0 ) 50Ω을 갖는 CPW 전송선로에 불연속 구조를 이용하여 저역통과 필터 2(20)가 설계된 것이다.CPW low pass filter 2 (20) generates the respective slots in the ground plane (12a, 12b) and the main signal lines (11a, 11b) in the same manner as the design method of CPW low pass filter 1 (10) in series first and second An inductor L 11a , L 11b , a parallel third inductor L 12 , and a capacitor C 12 were implemented. That is, the low pass filter 2 (20) is designed by using a discontinuous structure in the CPW transmission line having a characteristic impedance ( Z 0 ) of 50 kHz.
이를 위하여 CPW 형태의 저역 통과 여파기 2(20)는 CPW 구조에서 특성임피던스(Z 0 ) 50Ω을 갖는 CPW 전송선로를 형성하도록 상측 및 하측에 평행하게 직선으로 이루어진 제1 내지 제4 메인 슬롯(13a-13d)을 형성함에 의해 제1 및 제2 메인 신호선(11a,11b)과 접지면(12a,12b)이 각각 분리되어 있고, 제1 및 제2 메인 신호선(11a,11b) 사이에는 저역 통과 여파기 2(20) 역할을 하는 불연속 패턴부(14)가 연결되어 있다. 따라서, 제1 메인 신호선(11a)에 입력신호가 인가되면, CPW 형태의 저역 통과 여파기 2(20)에서 고역신호가 필터링된 후 제2 메인 신호선(11b)으로부터 출력신호가 얻어진다.For this purpose, the low pass filter 2 (20) of the CPW type has a first to fourth
상기 불연속 패턴부(14)는 중앙부에 메인 신호선(11a,11b)을 직렬로 연결하는 소정의 작은 폭(f)을 갖는 소신호선(11g)을 형성하도록 제1 및 제3 메인 슬롯(13a,13c)과 제2 및 제4 메인 슬롯(13b,13d)이 각각 내측으로 수직 연장 형성된 후 1단 직각 절곡되어 연장된 제1 내지 제4 절곡 슬롯(14a-14d)을 포함하고 있다. The
또한, 상기 불연속 패턴부(14)는 상기 소신호선(11g)과 병렬로 배치되며 각각 메인 신호선(11a,11b)과 접지면(12a,12b)의 양측에 각각 1/2씩 걸쳐서 넓은 폭을 갖는 한쌍의 제1 및 제2 병렬개방선로(11c,11d)와 제3 및 제4 병렬개방선로(11e,11f)를 간격(i)을 두고 소신호선(11g)의 양측에 평행하게 형성하도록, 제1 및 제3 메인 슬롯(13a,13c)과 제2 및 제4 메인 슬롯(13b,13d)이 각각 접지면(12a,12b)으로 수직 연장된 후, 제1 내지 제4 절곡 슬롯(14a-14d)과 함께 2직사각형을 이루면서 상호 연결되는 제1 및 제2 연결 슬롯(15a,15b)과 제3 및 제4 연결 슬롯(15c,15d)을 포함하고 있다.In addition, the
그 결과, 제1 및 제2 병렬개방선로(11c,11d)와 제3 및 제4 병렬개방선로(11e,11f)의 중앙부를 수직으로 연결하는 제1 및 제2 수직 연결선로(11h,11i)가 소신호선(11g)에 수직으로 교차하도록 배치되어 있다.As a result, the first and second vertical connecting lines 11h and 11i vertically connecting the central portions of the first and second parallel opening
상기 불연속 패턴부(14)는 좌/우, 상/하 대칭 구조를 형성하며, 따라서 이에 대한 등가회로도 도 4b에 도시된 바와 같이 대칭 회로 구조를 형성한다.The
여기서 형성되는 직렬 제1 및 제2 인덕터(L11a ,L11b ,L13 )값은 소신호선(11g)의 폭(f)이 감소하고 길이(h)가 증가할수록 커지며, 병렬 제3 인덕터(L12 )값은 제1 및 제2 수직 연결선로(11h,11i)의 폭(d)이 감소하고, 길이(e, b)가 증가함에 따라 커진다. 또한 병렬 캐패시터(C12 )값은 제1 및 제2 병렬개방선로(11c,11d)와 제3 및 제4 병렬개방선로(11e,11f)의 폭(a)과 길이(b)가 증가할수록, 접지면(12a,12b)과의 간격(g)이 감소할수록 커진다. The series first and second inductors L 11a , L 11b , and L 13 formed therein become larger as the width f of the
여기서, 저역 통과 여파기 2(20)는 감쇄 특성 및 불요응답 특성을 개선하기 위하여 기본 단위구조 2개를 결합한 구조로 설계하였다. 이때, 단위구조의 결합 간격(i)에 따라 추가적인 캐패시턴스 성분이 형성되어 공진기 사이의 커플링이 이루어진다. 추가된 캐패시터(C 11 )의 캐패시턴스 값은 결합 간격(i)이 감소할수록 커지게 되며, 저지대역에 추가적인 감쇄극을 형성하는데 영향을 미친다.Here, the low pass filter 2 (20) is designed to combine the two basic unit structures in order to improve the attenuation characteristics and unnecessary response characteristics. At this time, an additional capacitance component is formed according to the coupling interval i of the unit structure, thereby coupling between the resonators. The capacitance value of the added capacitor C 11 becomes larger as the coupling interval i decreases, which affects the formation of additional attenuation poles in the stopband.
저역 통과 여파기 2(20)는 감쇄 특성 및 불요 응답 특성을 개선하기 위하여 기본 단위구조 2개를 결합한 구조로 설계되었고, 상기한 저역 통과 여파기 1(10)과 결합하기 위하여 같은 유전율(4.4)을 갖는 기판을 사용하였으며, 동일한 3-dB 차단 주파수(f c =6GHz)를 갖도록 설계하였다.The low pass filter 2 (20) is designed to combine two basic unit structures in order to improve the attenuation and unnecessary response characteristics, and has the same dielectric constant (4.4) to combine with the low pass filter 1 (10). The substrate was used and designed to have the same 3-dB cutoff frequency ( f c = 6 GHz).
저역 통과 여파기 2(20)의 파라미터는 하기 표 3에 나타내었으며, LC 등가 회로는 앞서 설계한 저역 통과 여파기 1(10)과 마찬가지로 기본 단위구조로부터 각각의 L, C 값들을 추출할 수 있고, 2개의 단위 구조의 결합 시 발생하는 공진기 사이의 캐패시턴스 커플링 값과 추가적인 인덕턴스의 값을 고려할 때 등가회로는 도 4b와 같이 표현되며, 추출한 등가회로의 파라미터는 표 4와 같다.The parameters of the low pass filter 2 (20) are shown in Table 3 below, and the LC equivalent circuit can extract respective L and C values from the basic unit structure, as in the low pass filter 1 (10) designed above, and 2 Considering the capacitance coupling value and the additional inductance value between the resonators generated when the two unit structures are combined, the equivalent circuit is represented as shown in FIG. 4B, and the parameters of the extracted equivalent circuit are shown in Table 4 below.
도 5는 저역 통과 여파기 2의 EM 시뮬레이션(HFSS) 결과와 LC 등가 회로의 시뮬레이션(ADS) 결과를 나타낸다.Figure 5 shows the EM simulation (HFSS) results of the
시뮬레이션 결과, 앞서 제시한 결과와 마찬가지로 LC 등가 회로는 3f c에서 불요 응답 현상이 나타나지 않지만, CPW 저역 통과 여파기 2(20)의 EM 시뮬레이션 결과는 3f c에서 불요 응답 현상이 일어난다. 하지만 공진기 사이의 커플링에 의하여 2개의 감쇄극을 형성함으로써 앞서 제시한 저역 통과 여파기 1(10)에 비하여 급격한 감쇄 특성을 보이며, 불요 응답 특성 또한 다르게 나타난다.As a result of the simulation, the LC equivalent circuit shows no unwanted response at 3 f c , but the EM simulation results of the CPW low pass filter 2 (20) show an unwanted response at 3 f c . However, by forming two attenuation poles by the coupling between the resonators, the attenuation characteristics are sharper than those of the low pass filter 1 (10) described above, and the unwanted response characteristics are also different.
따라서, 이 2개의 저역 통과 여파기 1 및 2(10,20)를 결합시킴으로써 보다 나은 감쇄 특성과 불요 응답 특성을 얻을 수 있다. Therefore, by combining these two
도 6은 2개의 상기 저역 통과 여파기 1 및 2(10,20)를 결합한 저역 통과 여파기를 나타낸다. 저역 통과 여파기 1 및 2(10,20)의 각 파라미터는 앞서 제시한 파라미터와 동일하다. 그러나, 저역 통과 여파기 1 및 2(10,20)의 결합 간격(g1)에 따라 추가적인 공진이 발생하여 또 다른 불요 응답이 생성되므로 적절한 결합 간격(g1)이 필요하다.Figure 6 shows a low pass filter combining two of the
도 7은 상기 저역 통과 여파기 1 및 2(10,20)가 결합된 구조의 등가 회로로서, 50Ω의 특성임피던스를 갖는 전송 선로(16)를 앞서 추출한 2개의 등가 회로와 결합하여 나타내었다. 이때 전송 선로(16)의 길이는 저지대역 중심 주파수(10.8GHz)의 1/4 파장으로 설정하여 전송 선로(16)에 따른 기생 불요 응답을 최소화하고자 하였다.FIG. 7 shows an equivalent circuit of the
따라서, 등가 회로의 시뮬레이션 결과와 일치하도록 결합 간격(g1)을 1.8mm로 설정하였으며, 그 결과 도 8은 결합구조의 시뮬레이션 결과로서 3-dB 차단주파수는 약 5.5 GHz이다. 이는 차단주파수 6GHz를 갖는 두 저역 통과 여파기 1 및 2(10,20)를 결합함에 따라 3-dB 차단주파수가 약간 내려간 결과이다. 또한 3f c에서의 불요 응답은 -15dB 이하로 억제되었으며, 결합된 저역통과 필터는 전체적으로 7차의 급격한 감쇄특성을나타낸다. Therefore, the coupling interval g1 was set to 1.8 mm to match the simulation result of the equivalent circuit. As a result, FIG. 8 shows the simulation result of the coupling structure, and the 3-dB cutoff frequency is about 5.5 GHz. This is the result of a slight decrease in the 3-dB cutoff frequency as a result of combining two
한편, 상기 저역 통과 여파기 1과 2(10,20)의 결합으로 불요 응답이 줄어들었으나, 추가적인 보완을 통하여 3f c의 불요 응답을 일정 수준 이하로 억제하여야 한다. 특정 주파수 대역의 전파를 저지하기 위하여 본 발명에서는 DGS(Defected Ground Structure) 공진기를 추가하여 2차적으로 불요 응답을 억제하고자 하였다. 즉, 불요 응답이 발생하는 18GHz 대역의 전파 저지를 위하여 CPW 구조의 단일 DGS 공진기를 다음과 같이 설계하였다.On the other hand, although the unwanted response is reduced by the combination of the
도 9a 및 도 9b는 CPW 구조의 접지면에 식각된 패턴을 갖는 DGS 공진기를 이용한 대역저지필터의 모양과 등가 회로를 나타낸다. 제시된 DGS 공진기를 이용한 대역저지필터의 등가 회로와 시뮬레이션 결과를 도 10에 나타내었다. 9A and 9B show a shape and an equivalent circuit of a band stop filter using a DGS resonator having a pattern etched in the ground plane of a CPW structure. The equivalent circuit and simulation results of the bandstop filter using the proposed DGS resonator are shown in FIG. 10.
일반적으로 DGS(Defected Ground Structure)는 파동 임피던스의 주기적인 변화를 통한 특정 주파수 대역에 대해서 전자파의 진행을 저지하는 특성을 가지는 주기적인 구조이다. 주기적인 DGS 구조를 적용한 필터는 스터브(stub)를 사용한 것에 비해서 보다 넓은 대역저지 특성을 보이므로 광대역 고조파 성분을 제거하기에 적합하다. 본 발명에서는 저역통과 필터 1(10)의 저지대역을 확장시키는 방법으로 아령모양의 DGS 공진기를 이용한 대역저지필터(30)를 제시한다.In general, DGS (Defected Ground Structure) is a periodic structure having the characteristic of preventing the progress of the electromagnetic wave for a specific frequency band through the periodic change of the wave impedance. Filters with a periodic DGS structure show wider band-stopping characteristics than stubs, and are suitable for removing broadband harmonics. In the present invention, a
도 9a는 CPW 구조의 접지면에 식각된 패턴을 갖는 아령형 DGS 공진기(24a,24b)로 이루어진 대역저지필터(30)의 구조이다. CPW 형태의 아령형 DGS 공진기(24a,24b)는 특성임피던스(Z 0 ) 50Ω을 갖는 CPW 전송선로에 DGS 구조를 이용하여 설계된 것이다.FIG. 9A illustrates a structure of the
본 발명의 대역저지필터(30)는 CPW 구조에서 특성임피던스(Z 0 ) 50Ω을 갖는 CPW 전송선로를 형성하도록 상측 및 하측에 평행하게 직선으로 이루어진 제1 및 제2 메인 슬롯(23a,23B)을 형성함에 의해 메인 신호선(21)과 제1 및 제2 접지면(22a,22b)이 각각 분리되어 있고, 특정 주파수 대역에 대한 저지 특성을 갖도록 CPW 형태의 아령형 DGS 공진기(24a,24b)는 제1 및 제2 접지면(22a,22b) 내측에 제1 및 제2 메인 슬롯(23a,23B)으로부터 제1 및 제2 갭(25a,25b)을 통하여 연결되며 사각형상의 제1 및 제2 식각접지구조(DGS: Defected Ground Structure)로 이루어진다.The
상기 CPW 형태의 DGS 공진기(24a,24b)는 식각된 사각면을 지나는 추가적인 자속으로 인한 인덕턴스 증가와 제1 및 제2 갭(25a,25b)에서의 커패시턴스 증가로 메인 신호선(21)의 임피던스를 변화시켜 특정 주파수 대역의 전파를 저지시키는 역할을 한다.The CPW-
즉, DGS 구조는 도 9b와 같은 병렬 LC 등가회로 표현할 수 있다. 이러한 DGS 구조에 대한 등가회로를 모델링하기 위해서는 우선 DGS 구조와 LC 등가회로에 대한 파라미터를 추출해야 한다. 도 9a와 같은 아령형 DGS 단위구조는 단위 면적에 대한 특정한 주파수에서 차단주파수와 공진점을 가진다. That is, the DGS structure may be represented by a parallel LC equivalent circuit as shown in FIG. 9B. In order to model the equivalent circuit for the DGS structure, the parameters for the DGS structure and the LC equivalent circuit must first be extracted. The dumbbell-type DGS unit structure as shown in FIG. 9A has a cutoff frequency and a resonance point at a specific frequency for a unit area.
이 DGS구조에 대한 주파수 특성을 알아보기 위해 EM(Electro-Magnetic) 시뮬레이터는 유한요소법(FEM:FiniteElementMethod)에 기초한 Ansoft사의 HFSS(High Frequency Structure Simulator)를 사용하였으며, LC 등가회로는 Circuit 시뮬레이터인 Agilent 사의 ADS(Advanced Design System)을 사용하였다. In order to investigate the frequency characteristics of this DGS structure, the Electro-Magnetic (EM) simulator uses Ansoft's High Frequency Structure Simulator (HFSS) based on the finite element method (FEM), and the LC equivalent circuit is Agilent's circuit simulator. ADS (Advanced Design System) was used.
여기서, w와 s는 각각 특성임피던스 50Ω을 갖는 메인 신호선(21)의 폭 및 메인 신호선(21)과 접지면(22a,22b)과의 간격, 즉 제1 및 제2 메인 슬롯(23a,23b)의 폭이고, a, b는 DGS 공진기의 격자 크기이며 c, d는 DGS 공진기의 갭에 대한 폭과 길이이다.Here, w and s are the width of the
제시된 DGS 공진기의 등가 회로와 시뮬레이션 결과를 도 10에 나타내었다. 시뮬레이션은 유전율이 4.4인 에폭시 기판을 사용하였으며, DGS 공진기의 각 파라미터는 a=2mm, b=1.3mm, c=d=0.4mm이다. 전송 선로의 폭과 접지면 사이의 거리는 특성 임피던스 50Ω 갖도록 w=3mm, s=0.3mm으로 설정하였다.The equivalent circuit and simulation results of the proposed DGS resonator are shown in FIG. 10. The simulation used an epoxy substrate with a dielectric constant of 4.4 and each parameter of the DGS resonator was a = 2mm, b = 1.3mm, c = d = 0.4mm. The distance between the width of the transmission line and the ground plane was set to w = 3mm and s = 0.3mm to have a characteristic impedance of 50Ω.
DGS 등가 회로의 L, C 파라미터는 DGS 구조에 대한 EM 시뮬레이션 결과를 이용하여 수학식 3으로부터 구할 수 있다.The L and C parameters of the DGS equivalent circuit can be obtained from
여기서, w 0는 LC 공진 각주파수, w c는 3-dB 차단 각주파수이며, g 1은 1단 버터워스(Butterworth) 저역 통과 여파기의 소자 값이다. 도 8에서처럼 공진주파수는 18.4GHz, 차단주파수는 12.2GHz이며, g 1은 2.0으로서, 병렬 LC 등가회로의 파라미터는 C=0.100pF, L=0.737nH을 얻을 수 있고, 그 결과 또한 EM 시뮬레이션 결과와 일치한다. 따라서, 상기한 저역 통과 여파기 1 및 2(10,20)와 상기 DGS 공진기(24a,24b)를 이용한 대역저지필터(30)를 결합함으로써 불요 응답을 추가적으로 억제할 수 있다.Where w 0 is the LC resonant angular frequency, w c is the 3-dB blocking angular frequency, and g 1 is the device value of the first stage Butterworth low pass filter. As shown in Fig. 8, the resonant frequency is 18.4 GHz, the cutoff frequency is 12.2 GHz, and g 1 is 2.0, and the parameters of the parallel LC equivalent circuit are C = 0.100pF and L = 0.737nH. Matches. Therefore, by combining the
한편, 도 10을 참고하면, 시뮬레이션 결과 저지대역의 중심주파수(f 0 )는 18.6GHz로 -18dB의 감쇄를 나타낸다. 넓고 깊은 저지대역의 특성은 DGS 구조의 주요 관점이다. 즉, 저지대역의 중심주파수에서 감쇄는 충분히 발생하고, 공진기의 Q값은 상대적으로 작은 것이 좋다. 이러한 조건을 만족하기 위해서는 유효 인덕턴스 성분을 늘리면 되는데, 이 유효 인덕턴스성분은 접지면(22a,22b)에 식각된 사각 면적의 크기에 따라 증가하게 된다. Meanwhile, referring to FIG. 10, the simulation result shows that the center frequency f 0 of the stop band is 18.6 GHz, indicating an attenuation of -18 dB. The characteristics of the wide and deep stopbands are the main aspects of the DGS structure. That is, it is preferable that the attenuation occurs sufficiently at the center frequency of the stop band, and the Q value of the resonator is relatively small. To satisfy this condition, the effective inductance component may be increased, and the effective inductance component increases with the size of the rectangular area etched in the ground planes 22a and 22b.
식각된 사각형 격자크기의 영향을 알아보면, 식각된 사각형 면적의 크기가 커질수록 실효 직렬 인덕턴스가 증가한다. 이 실효 직렬 인덕턴스는 특정한 주파수에서 차단주파수를 발생시킨다. 따라서, 사각형 단위격자의 크기는 실효 직렬 인덕턴스를 증가시키고 이에 따라 차단주파수가 낮아짐을 알 수 있다. As an effect of the etched square grid size, the effective series inductance increases as the size of the etched square area increases. This effective series inductance generates a cutoff frequency at a specific frequency. Therefore, it can be seen that the size of the square unit grid increases the effective series inductance and accordingly, the cutoff frequency is lowered.
여기서, 감쇄극점은 직렬 인덕턴스와 함께 병렬 커패시턴스에 따라 변경된다. 이 커패시턴스는 접지면(22a,22b)에 식각된 갭(25a,25b)의 크기, 즉 폭(d)에 의존한다. 그리고 감쇄극의 위치는 병렬 LC 등가회로의 공진주파수와 부합한다. 이를 확인하기 위하여 갭(25a,25b)의 크기에 따른 주파수 특성을 살펴보면, 갭(25a,25b)의 크기는 직렬 인덕턴스에는 영향을 주지 않고 병렬 커패시턴스에만 영향을 준다. 즉, 갭(25a,25b)의 크기가 증가하면 실효 캐패시턴스가 감소하면서 감쇄극의 위치가 높은 주파수로 이동하게 된다. 직렬 인덕턴스와 함께 병렬 커패시턴스는 병렬 LC 공진주파수 위치에 감쇄극을 제공한다.Here, the attenuation pole is changed according to the parallel capacitance along with the series inductance. This capacitance depends on the size of the
도 11은 CPW 저역 통과 여파기 1 및 2와 불요 응답 억제를 위한 DGS 공진기를 이용한 대역저지필터가 결합된 본 발명의 제1실시예에 따른 저역 통과 여파기(100)의 구조를 나타낸 것이다.FIG. 11 shows the structure of the
여파기의 크기를 고려하여 단일 구조의 DGS 공진기(24a,24b)를 이용한 대역저지필터(30)를 결합하였으며, 저역 통과 여파기 2(20)와 DGS 공진기(24a,24b)의 결합 간격(g2)은 0.4mm로 설정하였다. 도 12는 EM 시뮬레이션의 결과로서, DGS 공진기(24a,24b)를 추가하기 전 발생하던 3f c의 불요 응답이 -25dB 이하로 억제된 것을 알 수 있다. 시뮬레이션 결과를 바탕으로 샘플 제작한 실제 저역 통과 여파기(100)에 대한 측정 결과는 도 13에서 보듯이 통과 대역 내의 반사 손실은 10dB 이하, 삽입 손실은 0.5dB 이하의 특성을 나타내고, 저지 대역은 20GHz까지 -25dB 이하를 유지하며, 시뮬레이션 결과와 잘 일치한다.In consideration of the size of the filter, the band-
따라서, 본 발명의 제1실시예는 6GHz의 동일한 차단 주파수를 갖고 있으며, 불요 응답 특성은 서로 다른 2개의 저역 통과 여파기 1 및 2(10,20)를 설계하여 결 합시킴으로써 발생하는 불요 응답을 1차적으로 -15dB 억제하는 동시에 향상된 감쇄 특성을 얻을 수 있었으며, 또한 더 낮은 수준(-25dB)의 불요 응답 특성을 얻기 위하여 특정 주파수 대역(여파기의 3f c)을 저지하는 단일 DGS 공진기(24a,24b)를 설계하여, 여파기와 결합함으로써 2차적으로 불요 응답 억제 효과를 얻을 수 있었다.Therefore, the first embodiment of the present invention has the same cutoff frequency of 6 GHz, and the unwanted response characteristic is one of the unwanted responses generated by designing and combining two different
즉, 시뮬레이션과 측정 결과를 통하여 불요 응답은 3f c까지 -25dB 이하를 유지함을 확인할 수 있었고, 7차의 급격한 감쇄 특성을 확인하였으며, 반사 손실은 10dB 이하, 삽입 손실은 0.5dB 이하로 측정되었다. 또한 여파기 전체 크기는 17.2mm(l1) x 6.8mm(w1)로서 작은 크기를 갖는 장점을 갖고 있다. 따라서 본 발명의 제1실시예에 따른 저역 통과 여파기(100)는 넓은 저지대역을 요구하는 MIC/MMIC 분야에 응용될 수 있다.In other words, through the simulation and measurement results, it was confirmed that the unwanted response was kept below -25dB up to 3 f c , and the sudden attenuation characteristic of the 7th order was confirmed, the return loss was less than 10dB, and the insertion loss was less than 0.5dB. . In addition, the overall size of the filter is 17.2mm (l1) x 6.8mm (w1) has the advantage of having a small size. Therefore, the
2. 제2실시예2. Second Embodiment
도 22에 도시된 바와 같이, 본 발명의 제2실시예에 따른 저역 통과 여파기를 구성하는 저역 통과 여파기 1 및 2는 각각 서로 다른 특성을 가지며 2개의 단위 구조로 형성되어 있다.As shown in FIG. 22, the
먼저, 도 14a는 본 발명의 제2실시예에 따른 저역 통과 여파기 1의 구성도, 도 14b는 그의 등가회로이다. First, Fig. 14A is a block diagram of a
도 14a를 참고하면, 본 발명의 제2실시예에 따른 CPW 형태의 저역 통과 여파기 1(40)은 상기한 제1실시예에 따른 CPW 형태의 저역 통과 여파기 1과 유사하게 특성임피던스(Z 0 ) 50Ω을 갖는 CPW 전송선로(w=5.00mm,s=0.25mm)에 불연속 구조를 이용하여 저역통과 필터(40)가 설계된 것이다. 그러나, 제2실시예의 저역 통과 여파기 1(40)에서는 큰 값의 인덕턴스와 캐패시턴스를 구현하여 3-dB 차단주파수(f c )를 3GHz로 설정하기 위하여 보다 넓은 전송선로로 설계 가능하며 유전체 손실이 적은 테플론 기판(ε r =3.48, h=0.762mm)을 사용하였다.Referring to FIG. 14A, the
제2실시예의 CPW 저역 통과 여파기 1(40)은 CPW 구조에서 특성임피던스(Z 0 ) 50Ω을 갖는 CPW 전송선로를 형성하도록 상측 및 하측에 평행하게 직선으로 이루어진 제1 내지 제4 메인 슬롯(33a-33d)을 형성함에 의해 제1 및 제2 메인 신호선(31a,31b)과 접지면(32a,32b)이 각각 분리되어 있고, 제1 및 제2 메인 신호선(31a,31b) 사이에는 저역 통과 여파기 1(40) 역할을 하는 불연속 패턴부(34)가 연결되어 있다. CPW low pass filter 1 (40) of the second embodiment includes first to fourth main slots (33a-) formed in a straight line parallel to the upper side and the lower side to form a CPW transmission line having a characteristic impedance ( Z 0 ) of 50 Hz in the CPW structure. 33d) separates the first and second
제2실시예의 저역 통과 여파기 1(40)은 제1실시예의 저역 통과 여파기 1(10)보다 낮은 차단주파수(3 GHz)를 갖기 때문에 등가회로적으로 큰 값의 병렬 캐패시턴스가 형성되는 것이 필요하다.Since the low pass filter 1 (40) of the second embodiment has a lower cutoff frequency (3 GHz) than the low pass filter 1 (10) of the first embodiment, it is necessary to form a parallel capacitance with a large value equivalently.
이를 위하여 상기 불연속 패턴부(34)는 메인 신호선(31a,31b)에 평행한 한쌍의 제1 및 제2 병렬개방선로(31c,31d)를 접지면(32a,32b)에 각각 형성하도록 제1 및 제3 메인 슬롯(33a,33c)과 제2 및 제4 메인 슬롯(33b,33d)이 각각 소정 폭(f)을 갖고 접지면(32a,32b)으로 수직 연장된 후, 직사각형을 이루면서 상호 연결되는 제1 및 제2 연결 슬롯(35a,35b)을 포함하고 있다.To this end, the
상기 불연속 패턴부(34)는 또한, 중앙부에 메인 신호선(31a,31b)을 직렬로 연결하는 소정 작은 폭(i)을 갖는 소신호선(31e)을 형성함과 동시에 메인 신호선(31a,31b)으로부터 연장 형성되어 상기 제1 및 제2 연결 슬롯(35a,35b)의 갭과 동일한 소정 폭(f)을 갖고 분리 형성되며 소신호선(31e)의 양측에 평행하며 소정 작은 폭(e)을 갖는 한쌍의 제3 및 제4 병렬개방선로(31f,31g)가 형성되도록 제1 내지 제4 절곡 슬롯(34a-34d)이 형성되어 있다.The
즉, 상기 제1 내지 제4 절곡 슬롯(34a-34d)은 제1 및 제3 메인 슬롯(33a,33c)과 제2 및 제4 메인 슬롯(33b,33d)이 각각 소정 폭(a)을 갖고 메인 신호선(31a,31b)의 내측으로 수직 연장 형성된 후 3단 직각 절곡되어 양단부가 서로 반대방향으로 연장되어 있다.That is, in the first to fourth
그 결과, 소신호선(31e)의 중앙부에는 상기 제1 및 제2 병렬개방선로(31c,31d)의 중앙부를 수직으로 연결하는 수직 연결선로(31h)가 수직으로 교차하도록 배치되어 있다. 따라서, 상기 수직 연결선로(31h)는 상기 제1 및 제2 연결 슬롯(35a,35b)의 갭과 동일한 소정 폭(f)을 갖는다. As a result, the
상기 불연속 패턴부(34)는 좌/우, 상/하 대칭 구조를 형성하며, 따라서 이에 대한 등가회로도 대칭 회로 구조를 형성한다. 즉, 상기 불연속 패턴부(34)에 의해 형성되는 저역 통과 여파기 1(40)은 도 14b에 도시된 바와 같이 소신호선(31e)과 제3 및 제4 병렬개방선로(31f,31g)가 직렬 연결된 제1 및 제2 인덕터(L 21a ,L 21b )를 형성하며, 상기 소신호선(31e)과 제3 및 제4 병렬개방선로(31f,31g)와 직교하는 수직 연결선로(31h)가 제1 및 제2 인덕터(L 21a ,L 21b ) 사이의 중간 접속점과 접지사이에 병 렬로 연결되고, 제3 인덕터(L 22 )와 캐패시터(C 22 )의 직렬공진회로로서 등가적으로 표현될 수 있다. The
이 경우, 상기 메인 신호선(31a,31b)을 직렬로 연결하는 소신호선(31e)과 제3 및 제4 병렬개방선로(31f,31g)의 폭(i, e)이 좁아지고 길이(d)가 증가함에 따라 등가회로에서 2개의 제1 및 제2 인덕터(L 21a ,L 21b )의 직렬 인덕턴스가 증가하게 되며, 병렬 접속된 제3 인덕터(L 22 )의 인덕턴스 값은 수직 연결선로(31h)의 폭(f)이 감소하고, 길이(c)가 증가함에 따라 커지게 된다. 또한, 병렬 캐패시터(C 22 )는 제1 및 제2 병렬개방선로(31c,31d)의 폭(a,f)과 길이(b,c)에 따라 증가하며, 접지면(32a,32b)과의 간격(g)이 감소함에 따라 증가한다. In this case, the widths i and e of the
즉, 불연속 패턴부(34)에 의해 형성되는 저역 통과 여파기 1(40)은 직렬로 연결된 메인 신호선(31a,31b)에 제1 내지 제4 절곡 슬롯(34a-34d)을 형성하면 메인 신호선(31a,1b) 사이의 소신호선(31e) 폭이 좁아짐에 따라 직렬 인덕턴스가 증가하게 되며, 접지면(32a,32b)에 제1 및 제2 연결 슬롯(35a,35b)을 형성하면 병렬 연결된 제1 및 제2 병렬개방선로(31c,31d)의 폭과 길이가 변화함으로써 병렬 인덕턴스가 형성되고, 제1 및 제2 병렬개방선로(31c,31d)의 폭과 길이 및 메인 신호선(31a,31b)과 접지면(32a,32b)과의 간격 변화에 따라 병렬 캐패시턴스가 형성된다. That is, the
즉, 메인 신호선(31a,31b)과 접지면(32a,32b)의 슬롯 크기는 등가회로의 직 렬 제1 및 제2 인덕터(L 21a ,L 21b )와 병렬 제3 인덕터(L 22 )의 인덕턴스 값 및 병렬 캐패시터(C 22 )의 캐패시턴스 값을 결정한다. 즉, 제2실시예에서 상기 병렬 캐패시터(C 22 )의 캐패시턴스 값은 접지면(32a,32b)과 근접한 신호선, 즉 제1 및 제2 병렬개방선로(31c,31d)의 넓이에 따라 커지기 때문에 제1실시예의 병렬 캐패시턴스 보다 더 큰 캐패시턴스를 구현할 수 있게 된다.That is, the slot sizes of the
더욱이, 이때 형성되는 직렬 제1 및 제2 인덕터(L 21a ,L 21b )와 병렬 캐패시터(C 22 )의 값은 저역 통과 여파기 1(40)의 차단주파수를 결정짓게 되며, 직렬 공진을 형성하는 병렬 제3 인덕터(L 22 )와 병렬 캐패시터(C 22 )의 값은 저지대역의 감쇄극을 결정짓는 요소가 된다. 따라서, 차단주파수와 저지대역은 신호선과 접지면의 슬롯의 크기를 조절함으로써 쉽게 조절 가능하다.Furthermore, the values of the series first and second inductors L 21a and L 21b and the parallel capacitor C 22 formed at this time determine the cutoff frequency of the
등가회로의 소자 값은 제1실시예의 저역 통과 여파기 1과 동일한 방법으로 EM 시뮬레이션 결과의 반사 손실, 차단 주파수 및 감쇄극과 일치하도록 그에 해당하는 각각의 L, C값을 추출하고 원하는 여파기 특성에 만족하도록 L, C 값을 최적화하여, 그 결과를 다시 CPW 구조에 반영함으로써 여파기를 설계할 수 있다.The device value of the equivalent circuit is extracted in the same way as the
상기한 바와 같이 저역 통과 여파기 1(40)은 테플론 기판(ε r =3.48, h=0.762mm)을 사용하여 설계하였으며, 3-dB 차단주파수(f c )는 3GHz를 목표로 하였다. 저역 통과 여파기 1(40)의 설계 파라미터는 표 5에 나타냈으며, LC 등가회로의 파라미터는 표 6과 같다.As described above, the low pass filter 1 (40) was designed using a Teflon substrate ( ε r = 3.48, h = 0.762 mm), and the 3-dB cutoff frequency f c was aimed at 3 GHz. The design parameters of the low pass filter 1 (40) are shown in Table 5, and the parameters of the LC equivalent circuit are shown in Table 6.
도 15는 저역 통과 여파기(40)의 EM 시뮬레이션(HFSS) 결과와 LC 등가회로의 시뮬레이션(ADS) 결과로서, 3-dB 차단주파수(f c )는 3GHz이며, 7.5GHz에서 감쇄극을형성하고 있다. EM시뮬레이션 결과에서는 분포 정수 소자에 의해 10.5GHz에서 불요응답 현상이 일어났다.Fig. 15 shows the results of the EM simulation (HFSS) of the
이러한 불요응답 특성을 개선하기 위하여 상기한 제1실시예와 동일하게 동일한 차단주파수를 갖으며 서로 다른 불요응답 특성을 갖는 다른 여파기가 필요하다. 따라서 저역 통과 여파기 1(40)과 결합하기 위하여 도 16a의 다른 슬롯 형태를 갖는 CPW 형태의 저역통과 여파기 2(50)를 설계하였다.In order to improve such unwanted response characteristics, another filter having the same cutoff frequency and having different unwanted response characteristics as in the first embodiment is required. Therefore, in order to combine with the low pass filter 1 (40), a low pass filter 2 (50) of CPW type having another slot shape of FIG. 16A is designed.
도 16a 및 도 16b는 각각 본 발명의 제2실시예에 따른 CPW 저역 통과 여파기 2의 구조와 그의 등가회로, 도 17은 본 발명의 제2실시예에 따른 CPW 저역 통과 여파기 2의 시뮬레이션 결과를 나타낸 그래프이다.16A and 16B respectively show a structure of CPW
CPW 저역 통과 여파기 2(50)는 CPW 저역 통과 여파기 1(10)의 설계방법과 마찬가지로 접지면(42a,42b)과 메인 신호선(41a,41b)에 각각의 슬롯을 생성하여 직렬 제1 및 제2 인덕터(L31a ,L31b )와 병렬 제3 인덕터(L32 ) 및 캐패시터(C32 )를 구현하였다. 즉, CPW 저역 통과 여파기 2(50)도 특성임피던스(Z0 ) 50Ω을 갖는 CPW 전송선로에 불연속 구조를 이용하여 저역통과 필터 2(50)가 설계된 것이다.CPW low pass filter 2 (50) generates the respective slots in the ground plane (42a, 42b) and the main signal line (41a, 41b), similar to the design method of CPW low pass filter 1 (10) in series first and second Inductors L 31a and L 31b , a third inductor L 32 , and a capacitor C 32 were implemented. That is, the low pass filter 2 (50) is designed by using a discontinuous structure in the CPW transmission line having a characteristic impedance ( Z 0 ) of 50 Hz.
이를 위하여 CPW 형태의 저역 통과 여파기 2(50)는 CPW 구조에서 특성임피던스(Z 0 ) 50Ω을 갖는 CPW 전송선로를 형성하도록 상측 및 하측에 평행하게 직선으로 이루어진 제1 내지 제4 메인 슬롯(43a-43d)을 형성함에 의해 제1 및 제2 메인 신호선(41a,41b)과 접지면(42a,42b)이 각각 분리되어 있고, 제1 및 제2 메인 신호선(41a,41b) 사이에는 저역 통과 여파기 2(50) 역할을 하는 불연속 패턴부(44)가 연결되어 있다. To this end, the low pass filter 2 (50) of the CPW type first to fourth main slots (43a-) formed in a straight line parallel to the upper side and the lower side to form a CPW transmission line having a characteristic impedance ( Z 0 ) 50 에서 in the CPW structure. 43d) separates the first and second
상기 불연속 패턴부(44)는 중앙부에 메인 신호선(41a,41b)을 직렬로 연결하는 소정의 작은 폭(j)을 갖는 소신호선(41g)을 형성하도록 제1 및 제3 메인 슬롯(43a,43c)과 제2 및 제4 메인 슬롯(43b,43d)이 각각 내측으로 수직 연장 형성된 후 1단 직각 절곡되어 연장된 제1 내지 제4 절곡 슬롯(44a-44d)을 포함하고 있다. The
또한, 상기 불연속 패턴부(44)는 상기 소신호선(41g)과 병렬로 배치되며 각각 메인 신호선(41a,41b)과 접지면(42a,42b)의 양측에 각각 1/2씩 걸쳐서 넓은 폭을 갖는 한쌍의 제1 및 제2 병렬개방선로(41c,41d)를 소신호선(41g)의 양측에 평행하게 형성하도록, 제1 및 제3 메인 슬롯(13a,13c)과 제2 및 제4 메인 슬롯(43b,43d)이 각각 접지면(42a,42b)으로 수직 연장된 후, 제1 내지 제4 절곡 슬롯(44a-44d)과 함께 대략 직사각형을 이루면서 상호 연결되는 제1 및 제2 연결 슬롯(45a,45b)을 포함하고 있다.In addition, the
또한, 불연속 패턴부(44)의 제1 및 제2 연결 슬롯(45a,45b)에는 보다 큰 병렬 캐패시턴스 값(C 32 )을 형성하기 위하여 중앙부분에 제1 및 제2 병렬개방선로(41c,41d)의 내부로 돌출된 사각형의 요홈 슬롯(45c,45d)을 형성하였다. Further, in the first and
그 결과, 제1 및 제2 병렬개방선로(41c,41d)의 중앙부를 수직으로 연결하는 제1 및 제2 수직 연결선로(41e,41f)가 소신호선(41g)에 수직으로 교차하도록 배치되어 있다.As a result, the first and second vertical connecting
상기 불연속 패턴부(44)는 좌/우, 상/하 대칭 구조를 형성하며, 따라서 이에 대한 등가회로도 도 16b와 같이 대칭 회로 구조를 형성한다. The
도 16b의 등가회로에서 직렬 제1 및 제2 인덕터(L 31a ,L 31b )값은 소신호선(41g)의 폭(j)이 감소하고 길이(k)가 증가할수록 커지며, 병렬 제3 인덕터(L 32 )값은 수직 연결선로(41e,41f)의 폭(e)이 감소하고, 길이(f,i)가 증가함에 따라 커진다. 또한 병렬 캐패시터(C 32 )값은 제1 및 제2 병렬개방선로(41c,41d)의 폭(a,c)과 길이(b,d)가 증가할수록, 접지면(42a,42b)과의 간격(g)이 감소할수록 커진다. In the equivalent circuit of FIG. 16B, the values of the series first and second inductors L 31a and L 31b increase as the width j of the small signal line 41g decreases and the length k increases, and the parallel third inductor L The value 32 increases as the width e of the vertical connecting
여기서, 저역 통과 여파기 2(50)는 제1 및 제2 병렬개방선로(41c,41d)에 사각형의 요홈 슬롯(45c,45d)을 추가함으로써 접지면(42a,42b)과 인접하는 면적이 증가하기 때문에 보다 큰 병렬 캐패시터(C 32 )값을 구현할 수 있다.Here, the low pass filter 2 (50) increases the area adjacent to the ground plane (42a, 42b) by adding the rectangular groove slots (45c, 45d) to the first and second parallel open line (41c, 41d) As a result, larger parallel capacitor ( C 32 ) values can be achieved.
상기 저역 통과 여파기 2(60)는 상기 저역 통과 여파기 1(50)의 설계와 마찬가지로 특성임피던스 50Ω을 갖는 CPW 전송선로(w=5.00mm, s=0.25mm) 구조의 접지면과 신호선에 슬롯을 형성하였고, 상기 저역 통과 여파기 1과 결합하기 위하여 동일한 테플론 기판을 사용하였으며, 같은 3-dB 차단주파수(fc =3GHz)를 갖도록 설계하였다. 저역 통과 여파기 2의 물리적 파라미터는 표 7에 나타냈으며, LC 등가 회로의 파라미터는 표 8과 같다.The low pass filter 2 (60) has slots in the ground plane and signal line of a CPW transmission line (w = 5.00 mm, s = 0.25 mm) structure having a characteristic impedance of 50 Ω, similar to the design of the low pass filter 1 (50). The same Teflon substrate was used to combine with the
도 17은 저역 통과 여파기 2(50)의 EM 시뮬레이션 결과와 LC 등가회로의 시뮬레이션 결과로서 3GHz에서 3-dB 차단주파수(f c )를 갖는다. 하지만 상기 저역 통과 여파기 1(40)과 다르게 6.8GHz에서 감쇄극을형성하며, 12.5GHz에서 불요응답 특성이 나타남을 알 수 있다.FIG. 17 has a 3-dB cutoff frequency f c at 3 GHz as an EM simulation result of the low pass filter 2 (50) and a simulation result of the LC equivalent circuit. However, unlike the low pass filter 1 (40), the attenuation pole is formed at 6.8 GHz, and it can be seen that the unresponsive characteristic appears at 12.5 GHz.
도 18은 저역 통과 여파기 1 및 2(40,50)의 시뮬레이션 결과로서 통과대역에서는 동일한 특성을 나타내지만, 저지대역내의 불요응답 특성은 서로 다르게 나타남을 보여준다. 따라서 저역 통과 여파기 1 및 2(40,50)를 결합시킴으로써 보다 나은 감쇄 특성과 불요응답 특성을 얻을 수 있다.18 shows the same characteristics in the passband as simulation results of the
도 19는 저역 통과 여파기 1 및 2(40,50)를 결합한 저역 통과 여파기의 구조를 나타낸다. 각각 저역 통과 여파기(40,50)의 파라미터는 앞서 제시한 설계파라미터와 동일하다. 그러나, 결합 사이의 간격(g11)에 따라 추가적인 공진이 발생하여 또 다른 불요응답이 생성되므로 적절한 간격(g11)이 필요하다.19 shows the structure of a low pass filter combining
본 발명에서는 추가적인 불요응답을 최소화하기 위하여 결합 간격(g11)은 0.8mm로 설정하였으며, 결합구조에 대한 EM 시뮬레이션 결과는 도 20과 같다.In the present invention, the coupling interval g11 is set to 0.8 mm in order to minimize additional unnecessary response, and the EM simulation result of the coupling structure is shown in FIG. 20.
시뮬레이션 결과, 결합된 저역 통과 여파기는 상기 저역 통과 여파기 1과 2(40,50)의 단일구조에서 각각 발생했던 10.5GHz와 12.5GHz의 불요응답 특성이 서로 상쇄되어 전체적으로 15GHz까지 -20dB 이하의 넓은 저지대역을 갖고 있음을 알 수 있으며, 5차의 급격한 감쇄 특성을 나타낸다.Simulation results show that the combined lowpass filter cancels the unresponsiveness of 10.5 GHz and 12.5 GHz, which occurred in the monolithic structures of the
도 21은 동일한 저역 통과 여파기의 결합과 본 발명에 따른 서로 다른 특성을 가지는 저역 통과 여파기(도 19)의 결합에 따른 EM 시뮬레이션 비교 결과이다.21 is a comparison result of EM simulation according to the combination of the same low pass filter and the low pass filter having different characteristics according to the present invention (FIG. 19).
도 21의 케이스 1(Case1)은 상기 저역 통과 여파기 1(40)을 2개 결합한 것의 결과이며, 케이스 2(Case2)는 상기 저역 통과 여파기 2(50)를 2개 결합한 것의 결과이고, 케이스 3(Case3)은 상기 저역 통과 여파기 1 및 2(40,50)를 결합한 것의 결과이다.Case 1 (Case1) of Figure 21 is the result of combining the two low pass filter 1 (40), case 2 (Case2) is the result of combining the two low pass filter 2 (50), Case 3 ( Case 3) is the result of combining the
각각의 구조에 대한 주파수 특성을 살펴보면 동일한 구조의 결합(케이스 1 및 2)보다는 서로 다른 구조의 결합(케이스 3)이 더욱 넓은 저지대역 특성을 보인다. 즉, 서로 다른 불요응답이 서로 상쇄되어 더욱 넓은 저지대역을 보인다. 따라서 광대역의 저지특성을 얻기 위해서는 동일한 구조의 결합보다 서로 다른 구조의 결합이 보다 유리함을 알 수 있다.Looking at the frequency characteristics of each structure, the combination of different structures (case 3) shows wider stopband characteristics than the combination of the same structure (
한편, 상기와 같이 저역 통과 여파기 1 및 2(40,50)를 결합함으로써 저지대역을 확장할 수 있었지만, 20GHz 근처의 불요응답이 발생한다. 따라서, 본 발명에서는 저역 통과 여파기 1 및 2의 결합구조에서 발생하는 20GHz 근처의 불요응답을 제거하기 위하여 20GHz 주파수대역의 저지 특성을 갖는 아령 형상으로 형성된 CPW 구조의 단일 DGS 공진기를 추가하여 더욱 깊고 확장된 저지 대역 특성을 구현하였다.On the other hand, although the stopband can be extended by combining the
도 22는 저역 통과 여파기 1 및 2에 DGS 공진기를 이용한 대역저지필터가 결합된 구조를 나타낸다. 도 22에 부가된 DGS 공진기를 이용한 대역저지필터(60)는 상기한 도 9a에 도시된 대역저지필터(30)와 동일한 방식으로 CPW 구조의 접지면에 식각된 패턴을 갖는 아령형 DGS 공진기(54a,54b)로 이루어진다. CPW 형태의 아령형 DGS 공진기(54a,54b)는 특성임피던스(Z 0 ) 50Ω을 갖는 CPW 전송선로에 DGS 구조를 이용하여 설계된 것이다. DGS 공진기(54a,54b)의 설계원리는 제1실시예의 대역저지필터(30)와 동일한 방식으로 이루어지는 것이므로 상세한 설명은 생략한다.22 shows a structure in which the
제2실시예의 대역저지필터(60)는 20GHz 근처의 불요응답을 제거하기 위하여 20GHz 주파수대역의 저지 특성을 갖게 설계되며, DGS 공진기(54a,54b)는 우선 상기 저역 통과 여파기 1 및 2(40,50)와 결합하기 위하여 동일한 테플론기판(ε r =3.48,h=0.762mm)을 사용하였다.The
DGS 공진기(54a,54b)의 설계 파라미터는 a = 2.0mm, b = 1.3mm, c = 0.4mm, d = 0.4mm, w = 5.0mm, s = 0.25mm이며, LC 등가회로의 추출된 파라미터는 L= 0.91nH, C=0.07pF이다. 도 23은 설계한 DGS 공진기의 시뮬레이션 결과이다. 시뮬레이션 결과, 20GHz에서 -18dB 이하의 감쇄극을 형성함을 알 수 있다. The design parameters of the
상기한 DGS 공진기(54a,54b)와 저역 통과 여파기 2(50)의 결합간격(g21)은 0.4mm로 설정하였다. 결합된 전체 저역 통과 여파기(200)는 18.2mm x 11mm의 크기를 갖는다.The coupling interval g21 between the
도 24는 전체 저역 통과 여파기(200) 결합 구조에 대한 EM 시뮬레이션의 결과이다. 시뮬레이션 결과, DGS를 결합하기 전에 발생하던 20GHz 근처의 불요응답이 DGS 공진기의 결합으로 인하여 -20dB 이하로 억제되어 전체적으로 20GHz(7f c )까지 -20dB 이하의 넓은 저지대역을 확보함을 알 수 있다.24 shows the results of the EM simulation for the overall
도 25 및 도 26은 실제로 제작된 여파기(상기 방법과 같은 방법으로 저역 통과 여파기 1 및 2와 DGS가 결합된)에 대한 측정결과와 EM 시뮬레이션 결과의 주파수 특성을 나타낸다.25 and 26 show the frequency characteristics of the measured results and EM simulation results for the actually produced filter (combined
도 25에 나타난 통과 대역 특성을 보면 3-dB 차단주파수는 EM 시뮬레이션 결과와 동일한 약 3GHz이며, 통과 대역내의 반사 손실은 10dB 이하, 삽입 손실은 0.5dB 이하의 특성을 나타낸다. 그리고, 저지 대역은 도 26에 나타난 바와 같이 차단주파수의 약 7배인 20GHz까지 -20dB 이하의 우수한 광대역 저지특성을 보이며, 시뮬레이션 결과와 잘 일치한다.In the passband characteristics shown in FIG. 25, the 3-dB cutoff frequency is about 3 GHz which is the same as the EM simulation result, and the reflection loss in the passband is 10 dB or less and the insertion loss is 0.5 dB or less. As shown in FIG. 26, the stop band exhibits excellent broadband stop characteristic of -20 dB or less up to 20 GHz, which is about 7 times the cutoff frequency, and agrees well with the simulation result.
상기와 같은 본 발명의 제1 및 제2 실시예에 따른 저역 통과 여파기(100,200)는 특성임피던스 50Ω을 갖는 CPW 전송선로를 기본구조로 메인 신호선과 접지면에 슬롯을 형성한 불연속(distribute) 구조를 이용하여 설계한 것으로, 차단주파수는 동일하고, 고조파(harmonic) 성분, 즉 불요응답 특성은 서로 다른 두개의 저역통과 단위구조를 설계하여 결합함으로써 스커트(skirt) 특성뿐만 아니라, 불요응답 특성을 개선시킬 수 있다.The low pass filters 100 and 200 according to the first and second embodiments of the present invention have a discrete structure in which slots are formed in the main signal line and the ground plane with a CPW transmission line having a characteristic impedance of 50Ω. Designed by using the same cutoff frequency, the harmonic components, i.e. the unwanted response characteristics, are designed to combine two different low-pass unit structures to improve not only the skirt characteristics but also the unwanted response characteristics. Can be.
이는 종래의 기술들이 대부분 5개 이상의 동일한 단위구조를 주기적으로 결합하여 불요응답특성을 개선하고자 하는 것에 비하여, 본 발명은 서로 다른 특성을 가지는 저역 통과 여파기 2개와 DGS 공진기를 결합함으로써 더욱 넓고 깊은 저지대역 특성을 얻을 수 있다.This is because the conventional techniques mostly combine five or more identical unit structures periodically to improve the response characteristics. The present invention provides a wider and deeper stopband by combining two low pass filters with different characteristics and a DGS resonator. Characteristics can be obtained.
그리고, 본 발명의 제1실시예의 저역 통과 여파기(100)의 차단주파수가 6GHz로서 저지대역(-20dB 이하)은 차단주파수의 약 3배인 20GHz까지인데 비하여, 제2실시예의 저역 통과 여파기(200)는 차단주파수가 3GHz로서 저지대역(-20dB 이하)은 차단주파수의 약 7배인 20GHz까지의 특성을 가진다.The
또한, 제2실시예는 차단 주파수에 비하여 보다 소형으로 형성된다.Further, the second embodiment is formed more compact than the cutoff frequency.
아울러, 저역 통과 여파기 1 및 2를 구성하는 단위 구조의 구조가 동일한 것을 사용한 제1실시예에 비해, 제2실시예는 저역 통과 여파기 1 및 2의 단위 구조를 서로 다르게 형성함으로써 저지 대역 특성이 보다 우수하다.In addition, compared to the first embodiment in which the unit structures constituting the
상기와 같이 이루어진 본 발명은 서로 다른 구조의 저역 통과 여파기 2개와 대역저지 기능을 갖는 DGS 공진기를 결합함으로써 보다 넓고 깊은 저지 대역 특성을 가지는 저역 통과 여파기를 소형 구조로 실현하였다.According to the present invention, the low pass filter having wider and deeper stop band characteristics is realized in a compact structure by combining two low pass filters having different structures and a DGS resonator having a band blocking function.
따라서, 상기한 특성을 가지는 본 발명의 저역통과 여파기는 넓은 저지대역 을 요구하는 MIC/MMIC, RFIC 등 다양한 초고주파 회로설계 분야에 응용될 수 있다.Therefore, the low pass filter of the present invention having the above characteristics can be applied to various high frequency circuit design fields such as MIC / MMIC and RFIC that require a wide stopband.
이상에서는 본 발명을 특정의 바람직한 실시예를 예로 들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.In the above, the present invention has been illustrated and described with reference to specific preferred embodiments, but the present invention is not limited to the above-described embodiments and the general knowledge in the technical field to which the present invention pertains without departing from the spirit of the present invention. Various changes and modifications will be made by those who possess.
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070049898A KR100858970B1 (en) | 2007-05-22 | 2007-05-22 | Cpw low-pass filter with broad stop band |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070049898A KR100858970B1 (en) | 2007-05-22 | 2007-05-22 | Cpw low-pass filter with broad stop band |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100858970B1 true KR100858970B1 (en) | 2008-09-17 |
Family
ID=40023255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070049898A KR100858970B1 (en) | 2007-05-22 | 2007-05-22 | Cpw low-pass filter with broad stop band |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100858970B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101950828A (en) * | 2010-09-01 | 2011-01-19 | 华东交通大学 | Four-open-loop dual-band microstrip filter |
CN116598738A (en) * | 2023-07-17 | 2023-08-15 | 成都华兴汇明科技有限公司 | Four-port frequency-selecting network and microwave oscillator constructed by same |
KR102569509B1 (en) * | 2023-03-07 | 2023-08-21 | 국방과학연구소 | Compressed-in-length waveguide matamaterial resonator and waveguide bandpass filter with 3d printing |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010104830A (en) * | 2000-05-16 | 2001-11-28 | 김남영 | Filter aplplication for slit discontinuity in CPW structure |
KR20020071795A (en) * | 2002-06-28 | 2002-09-13 | 임종식 | Coplanar Waveguide Transmission Lines with Spiral-Shaped Defected Ground Structure |
JP2003115701A (en) * | 2001-10-03 | 2003-04-18 | Nippon Dempa Kogyo Co Ltd | High frequency filter |
JP2007068123A (en) * | 2005-09-02 | 2007-03-15 | National Institute Of Information & Communication Technology | Ultrawideband band pass filter |
-
2007
- 2007-05-22 KR KR1020070049898A patent/KR100858970B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010104830A (en) * | 2000-05-16 | 2001-11-28 | 김남영 | Filter aplplication for slit discontinuity in CPW structure |
JP2003115701A (en) * | 2001-10-03 | 2003-04-18 | Nippon Dempa Kogyo Co Ltd | High frequency filter |
KR20020071795A (en) * | 2002-06-28 | 2002-09-13 | 임종식 | Coplanar Waveguide Transmission Lines with Spiral-Shaped Defected Ground Structure |
JP2007068123A (en) * | 2005-09-02 | 2007-03-15 | National Institute Of Information & Communication Technology | Ultrawideband band pass filter |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101950828A (en) * | 2010-09-01 | 2011-01-19 | 华东交通大学 | Four-open-loop dual-band microstrip filter |
KR102569509B1 (en) * | 2023-03-07 | 2023-08-21 | 국방과학연구소 | Compressed-in-length waveguide matamaterial resonator and waveguide bandpass filter with 3d printing |
CN116598738A (en) * | 2023-07-17 | 2023-08-15 | 成都华兴汇明科技有限公司 | Four-port frequency-selecting network and microwave oscillator constructed by same |
CN116598738B (en) * | 2023-07-17 | 2023-10-13 | 成都华兴汇明科技有限公司 | Four-port frequency-selecting network and microwave oscillator constructed by same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8258897B2 (en) | Ground structures in resonators for planar and folded distributed electromagnetic wave filters | |
DE19941311C1 (en) | Band filter | |
US9660315B2 (en) | Ground structures between resonators for distributed electromagnetic wave filters | |
Wang et al. | Compact lowpass filter with sharp transition knee by utilising a quasi-π-slot resonator and open stubs | |
US5994978A (en) | Partially interdigitated combline ceramic filter | |
Belmajdoub et al. | Design and optimization of a new compact 2.4 GHz-bandpass filter using DGS technique and U-shaped resonators for WLAN applications | |
KR100858970B1 (en) | Cpw low-pass filter with broad stop band | |
Karshenas et al. | Size reduction and harmonic suppression of parallel coupled-line bandpass filters using defected ground structure | |
KR102259102B1 (en) | Low pass filter with transmission zero | |
Khan et al. | Analysis and realization of defected ground structure (DGS) on bandpass filter | |
DE10123369A1 (en) | Filter arrangement for, symmetrical and asymmetrical pipe systems | |
KR100893319B1 (en) | Compact band stop filter using a spiral resonator | |
Jones et al. | Miniaturized reconfigurable dual-band bandstop filter with independent stopband control using folded ridged quarter-mode substrate integrated waveguide | |
CN107946710A (en) | Ultra-compact double-frequency bandpass filtering device based on RQMSIW | |
Boutejdar et al. | Improved circuit model for DGS based lowpass filter | |
KR100521895B1 (en) | Lowpass Filter Using CPW Structure with Inductive Etched Hole | |
Kim | Design of Coupled Resonators Bandpass Filter With Defected Ground Structure | |
KR102054503B1 (en) | Band pass filter and design method thereof | |
CN210111008U (en) | Novel SIGW broadband band-pass filter | |
CN110492209B (en) | Self-packaging ultra-wideband balanced filter based on multi-layer LCP circuit technology | |
Shaman | Design of a compact C-band microstrip bandpass filter for satellite communications applications | |
CN111478000A (en) | Multi-zero-point band-pass balance filter adopting double-layer circular patches | |
Elsheikh et al. | Strip-loaded coplanar waveguide bandpass filter with wideband spur-free response | |
Boutejdar et al. | A novel high-performance dms/dgs low-pass filter for radar applications | |
Menzel et al. | Compact suspended stripline quasi-elliptic low-pass filters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120712 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130621 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140905 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150810 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170911 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20191010 Year of fee payment: 12 |