KR100853539B1 - Organic Electroluminescence Display Device - Google Patents

Organic Electroluminescence Display Device Download PDF

Info

Publication number
KR100853539B1
KR100853539B1 KR1020060014360A KR20060014360A KR100853539B1 KR 100853539 B1 KR100853539 B1 KR 100853539B1 KR 1020060014360 A KR1020060014360 A KR 1020060014360A KR 20060014360 A KR20060014360 A KR 20060014360A KR 100853539 B1 KR100853539 B1 KR 100853539B1
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
organic light
scribing
scribing mark
Prior art date
Application number
KR1020060014360A
Other languages
Korean (ko)
Other versions
KR20070087939A (en
Inventor
윤한희
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060014360A priority Critical patent/KR100853539B1/en
Publication of KR20070087939A publication Critical patent/KR20070087939A/en
Application granted granted Critical
Publication of KR100853539B1 publication Critical patent/KR100853539B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기전계발광표시장치에 관한 것으로, 보다 자세하게는 유기전계발광표시장치의 상부 기판 합착 시 틀어짐을 측정하여, 차기 설계 시 이를 고려, 적용하여 유기전계발광표시장치의 신뢰성 향상 및 수율을 증가시킬 수 있는 유기전계발광표시장치에 관한 것이다.The present invention relates to an organic light emitting display device, and more particularly, to measure the distortion during bonding of the upper substrate of the organic light emitting display device, and to consider and apply the following design to increase the reliability and yield of the organic light emitting display device. The present invention relates to an organic light emitting display device.

본 발명은 유기전계발광소자를 포함하는 하부 기판; 상기 하부 기판과 합착되며, 상기 유기전계발광소자를 밀봉하는 상부기판; 상기 하부 기판은 가장자리 모서리 부에 위치한 하부 스크라이빙용 얼라인 마크를 포함하며, 상기 상부기판은 상기 하부 스크라이빙용 얼라인 마크에 대응하여 위치하는 상부 스크라이빙용 얼라인 마크를 포함하는 것을 특징으로 하는 유기전계발광표시장치에 관한 것이다.The present invention includes a lower substrate comprising an organic light emitting device; An upper substrate bonded to the lower substrate and sealing the organic light emitting diode; The lower substrate may include a lower scribing alignment mark positioned at an edge edge portion, and the upper substrate may include an upper scribing alignment mark positioned corresponding to the lower scribing alignment mark. The present invention relates to an organic light emitting display device.

유기전계발광표시장치, 스크라이빙 마크 OLED display, scribing mark

Description

유기전계발광표시장치{Organic Electroluminescence Display Device}Organic Electroluminescence Display Device

도 1a는 종래 기술의 OLED 어레이 기판 일부의 개략적인 평면도이다.1A is a schematic plan view of a portion of a prior art OLED array substrate.

도 1b는 도1a의 도면부호 A를 확대한 평면도이다.FIG. 1B is an enlarged plan view of reference A of FIG. 1A.

도 2는 본 발명의 실시 예에 따른 유기전계발광표시장치의 단면도이다.2 is a cross-sectional view of an organic light emitting display device according to an exemplary embodiment of the present invention.

도 3a 내지 3c는 본 발명의 실시 예에 따른 유기전계발광소자의 단면도이다.3A to 3C are cross-sectional views of an organic light emitting display device according to an embodiment of the present invention.

<도면부호에 대한 간단한 설명><Brief Description of Drawings>

100, 200 : OLED 어레이 하부 기판100, 200: OLED array lower substrate

110 : OLED 패널 120 : 스크라이브 라인110: OLED panel 120: scribe line

130 : 얼라인 마크 140 : 스크라이빙 마크130: alignment mark 140: scribing mark

210 : 유기전계발광소자 220 : 실런트210: organic light emitting element 220: sealant

230 : 하부 스크라이빙 마크 240 : 상부 스크라이빙 마크230: Lower scribing mark 240: Upper scribing mark

250 : OLED 어레이 상부 기판250: OLED array top substrate

본 발명은 유기전계발광표시장치에 관한 것으로, 보다 자세하게는 유기전계발광표시장치의 상부 기판 합착 시 틀어짐을 측정하여, 차기 설계 시 이를 고려, 적용하여 유기전계발광표시장치의 신뢰성 향상 및 수율을 증가시킬 수 있는 유기전계발광표시장치에 관한 것이다.The present invention relates to an organic light emitting display device, and more particularly, to measure the distortion during bonding of the upper substrate of the organic light emitting display device, and to consider and apply the following design to increase the reliability and yield of the organic light emitting display device. The present invention relates to an organic light emitting display device.

평판표시장치(Flat panel display device)는 경량 및 박형 등의 특성으로 인해, 음극선관 표시장치(Cathode-ray tube display device)를 대체하는 표시장치로서 사용되고 있다. 이러한 평판표시장치의 대표적인 예로서 액정표시장치(Liquid Crystal Display Device; LCD)와 유기전계발광표시장치(Organic Light Emitting Diode; OLED)가 있다. 이 중, 유기전계발광표시장치는 액정표시장치에 비하여 휘도 특성 및 시야각 특성이 우수하고 백라이트(Back light)를 필요로 하지 않아 초박형으로 구현할 수 있는 장점이 있다.Flat panel display devices are being used as display devices replacing cathode ray-ray tube display devices due to their light weight and thinness. Representative examples of such a flat panel display include a liquid crystal display (LCD) and an organic light emitting diode (OLED). Among these, the organic light emitting display device has superior luminance and viewing angle characteristics as compared to the liquid crystal display device and does not require a back light.

이와 같은 유기전계발광표시장치는 유기박막에 음극(Cathode)과 양극(Anode)을 통하여 주입된 전자(Electron)와 정공(Hole)이 재결합하여 여기자를 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생되는 현상을 이용한 표시장치이다. Such an organic light emitting display device combines electrons and holes injected through a cathode and an anode to an organic thin film to recombine to form excitons, and a specific wavelength is determined by energy from the excitons formed. The display device using the phenomenon that light is generated.

상기의 유기전계발광표시장치를 제조하는데 있어서, 일반적으로 하나의 OLED 어레이 기판(이하 기판) 상에는 유기전계발광소자를 포함하는 다수의 OLED 패널들이 위치한다. 상기의 유기전계발광소자는 하부 전극과 상부 전극 및 적어도 하나이상의 유기발광층을 포함하는 단위화소이다.In manufacturing the organic light emitting display device, a plurality of OLED panels including an organic light emitting display device are generally disposed on one OLED array substrate (hereinafter, referred to as a substrate). The organic light emitting diode is a unit pixel including a lower electrode, an upper electrode, and at least one organic light emitting layer.

도 1a는 종래 기술의 OLED 어레이 하부 기판(이하 하부 기판) 일부의 개략적 평면도이며, 도 1b는 도 1a의 도면부호 A를 확대한 평면도이다.FIG. 1A is a schematic plan view of a portion of a prior art OLED array lower substrate (hereinafter lower substrate), and FIG. 1B is an enlarged plan view of reference A of FIG. 1A.

도 1a 및 도 1b를 참조하면, 하나의 하부 기판(100)상에는 다수 개의 OLED 패널(110)이 위치한다. 상기 OLED 패널(110)의 사이 영역은 상기 하부 기판(100)과 OLED 상부 기판(이하 상부 기판) 합착 후, 스크라이빙(scribing) 하는 영역이다. 상기 합착 시 OLED 패널(110)의 유기전계발광소자는 실런트로 인해 밀봉된다. 상기 실런트는 유기전계발광소자 외측에 위치하며, 외부로부터 유기전계발광소자로의 수분 등의 불순물 유입을 방지한다. 상기 OLED 패널(110)의 외측 모서리 부에는 도 1b에 도시된 바와 같이, 스크라이빙용 얼라인 마크(이하 스크라이빙 마크)(140)가 위치한다. 상기 스크라이빙 마크(140)는 OLED 패널(110) 영역과 OLED 패널(110)이 위치하지 않은 영역을 구분하는 스크라이브 라인(120)의 기준이 된다. 1A and 1B, a plurality of OLED panels 110 are positioned on one lower substrate 100. The area between the OLED panel 110 is a region for scribing after bonding the lower substrate 100 and the OLED upper substrate (hereinafter, upper substrate). The organic light emitting diode of the OLED panel 110 is sealed due to the sealant. The sealant is positioned outside the organic light emitting diode, and prevents inflow of impurities such as moisture from the outside to the organic light emitting diode. As shown in FIG. 1B, an scribing alignment mark (hereinafter referred to as a scribing mark) 140 is positioned at an outer edge portion of the OLED panel 110. The scribing mark 140 serves as a reference for the scribe line 120 that distinguishes the region of the OLED panel 110 and the region where the OLED panel 110 is not located.

상기 하부 기판과 상부 기판의 합착 시, 정렬용 얼라인 마크(이하 얼라인 마크)를 사용한다. 도 1b에 도시된 바와 같이, 상기 하부 기판 상에 정렬용 하부 얼라인 마크(이하 하부 얼라인 마크)(130)를 형성한다. 상기 상부 기판에 하부 얼라인 마크(130)에 대응하여 정렬용 상부 얼라인 마크(이하 상부 얼라인 마크)(미도시)를 형성하고, 하부 얼라인 마크(130)와 정렬한 후 상기 하부 기판과 상부 기판을 합착한다. 상기 하부 얼라인 마크(130)는 유기전계발광표시장치의 각 층의 적층하기 위한 정렬용으로도 사용된다.When the lower substrate and the upper substrate are bonded together, an alignment mark (hereinafter referred to as an alignment mark) for alignment is used. As shown in FIG. 1B, an alignment lower alignment mark (hereinafter, lower alignment mark) 130 is formed on the lower substrate. An upper alignment mark (hereinafter, referred to as an upper alignment mark) (not shown) for alignment may be formed on the upper substrate to correspond to the lower alignment mark 130, and then aligned with the lower alignment mark 130. The upper substrate is bonded. The lower alignment mark 130 is also used for alignment for stacking layers of the organic light emitting display device.

그러나, 상기 기판 합착 시 내외부 환경조건 및 얼라인 장비상의 문제로 인하여 상부 기판의 틀어짐이 발생할 수 있다. 상기 틀어짐은 스크라이빙 시 유기전계발광소자를 밀봉하는 실런트 영역이 축소되는 현상이 일어난다. 상기 실런트 영 역의 축소는 유기전계발광소자로 불순물 유입이 용이하게 되어, 유기전계발광소자의 열화 및 신뢰성이 저하된다. 또한, 상기의 문제점을 보완하기 위해, 설계 시 상부 기판의 틀어짐의 정도를 고려하여 실런트 영역을 넓혀서 형성하면, 유기전계발광표시장치의 수율이 감소하는 문제점이 나타난다.However, when the substrate is bonded, the upper substrate may be distorted due to internal and external environmental conditions and alignment equipment problems. The distortion causes the sealant area that seals the organic light emitting device to shrink during scribing. The reduction of the sealant region facilitates the introduction of impurities into the organic light emitting display device, thereby deteriorating and reducing the reliability of the organic light emitting display device. In addition, in order to compensate for the above problem, when the sealant region is widened in consideration of the degree of distortion of the upper substrate, the yield of the organic light emitting display device is reduced.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 보완하기 위한 것으로, 틀어짐의 정도를 줄임으로써 신뢰성 및 수율이 향상된 유기전계발광표시장치를 제공함에 본 발명의 목적이 있다. Accordingly, an object of the present invention is to provide an organic light emitting display device having improved reliability and yield by reducing the degree of distortion.

본 발명의 상기 목적은 하부 기판; 상기 하부 기판 상에 위치하는 유기전계발광소자; 상기 하부 기판과 합착하며, 상기 유기전계발광소자를 밀봉하는 상부기판; 상기 하부 기판은 하부 기판의 외측 모서리 부에 위치한 하부 스크라이빙 마크를 포함하며, 상기 상부기판은 상기 하부 스크라이빙 마크에 대응되도록 위치하는 상부 스크라이빙 마크를 포함하는 것을 특징으로 하는 유기전계발광표시장치에 의해 달성된다.The object of the present invention is a lower substrate; An organic light emitting diode disposed on the lower substrate; An upper substrate bonded to the lower substrate and sealing the organic light emitting diode; The lower substrate includes a lower scribing mark positioned at an outer edge of the lower substrate, and the upper substrate includes an upper scribing mark positioned to correspond to the lower scribing mark. It is achieved by a light emitting display device.

또한 본 발명의 상기 목적은 하부 기판; 상기 하부 기판 상에 위치한 다수의 OLED 패널들; 상기 하부 기판과 합착되며, OLED 패널들을 밀봉하는 상부 기판; 상기 하부 기판은 OLED 패널들의 외측 모서리 부에 위치한 하부 스크라이빙 마크를 포함하며, 상기 상부 기판은 상기 하부 스크라이빙 마크에 대응하는 상부 스크라이빙 마크를 포함하는 것을 특징으로 하는 OLED 어레이 기판에 의해 달성된다.In addition, the above object of the present invention; A plurality of OLED panels located on the lower substrate; An upper substrate bonded to the lower substrate and sealing the OLED panels; Wherein the lower substrate includes a lower scribing mark positioned at outer edges of the OLED panels, and the upper substrate includes an upper scribing mark corresponding to the lower scribing mark. Is achieved.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다. 또한 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Details of the above objects and technical configurations and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention. In addition, in the drawings, the length, thickness, etc. of layers and regions may be exaggerated for convenience. Like numbers refer to like elements throughout.

(실시 예)(Example)

도 2는 본 발명의 실시 예에 따른 하부 기판 상에 형성된 유기전계발광표시장치의 개략적인 단면도이다.2 is a schematic cross-sectional view of an organic light emitting display device formed on a lower substrate according to an exemplary embodiment of the present invention.

도 2를 참조하면, 상기 하부 기판(200)에는 다수의 유기전계발광소자(210)가 형성되고, 그 외측에 실런트(220)가 형성된다. 상기 유기전계발광소자(210)는 하부전극과 상부전극의 사이에 적어도 하나이상의 유기발광층을 포함한다. 또한 상기 유기전계발광소자(210)는 박막트랜지스터를 더 포함할 수 있다. 상기 실런트(220)의 외측에 하부 스크라이빙 마크(230)가 위치한다. 상기 하부 스크라이빙 마크(230)의 형성 방법은 유기전계발광소자의 개략적인 단면도인 도 3a를 참조하여 설명한다.Referring to FIG. 2, a plurality of organic light emitting diodes 210 are formed on the lower substrate 200, and a sealant 220 is formed on the outside thereof. The organic light emitting diode 210 includes at least one organic light emitting layer between the lower electrode and the upper electrode. In addition, the organic light emitting diode 210 may further include a thin film transistor. The lower scribing mark 230 is positioned outside the sealant 220. The method of forming the lower scribing mark 230 will be described with reference to FIG. 3A, which is a schematic cross-sectional view of an organic light emitting display device.

본 실시 예에서는 실런트(220)의 외측에 하부 스크라이빙 마크(230)가 형성되는 것을 제시하였으나, 하부 스크라이빙 마크(230)의 위치는 이에 한정되는 것은 아니다.In the present exemplary embodiment, the lower scribing mark 230 is formed outside the sealant 220, but the position of the lower scribing mark 230 is not limited thereto.

도 3a에 도시된 바와 같이, 유리나 합성 수지, 스테인레스 스틸 등의 재질로 이루어진 하부 기판(300) 상에 버퍼층(310)이 형성된다. 상기 버퍼층(310)은 후속 공정으로 형성되는 비정질 실리콘의 결정화 공정시 상기 하부 기판(300) 내의 불순물이 확산되는 것을 방지한다.As shown in FIG. 3A, a buffer layer 310 is formed on a lower substrate 300 made of glass, synthetic resin, stainless steel, or the like. The buffer layer 310 prevents the diffusion of impurities in the lower substrate 300 during the crystallization process of amorphous silicon formed in a subsequent process.

다음으로, 상기 버퍼층(310)의 상부에 비정질 실리콘층(미도시)을 적층한 후, 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화한다. 상기 다결정 실리콘층을 패터닝하여 반도체층(330)을 형성하고, 상기 반도체층(330)을 포함하는 하부 기판(300) 상부에 게이트 절연막(320)을 적층한다. 이때, 상기 게이트 절연막(320)은 실리콘산화막(SiO2), 실리콘질화막(SiNx) 또는 그 적층구조를 사용하여 형성될 수 있다. Next, after an amorphous silicon layer (not shown) is stacked on the buffer layer 310, the amorphous silicon layer is crystallized into a polycrystalline silicon layer. The polysilicon layer is patterned to form a semiconductor layer 330, and a gate insulating layer 320 is stacked on the lower substrate 300 including the semiconductor layer 330. In this case, the gate insulating layer 320 may be formed using a silicon oxide layer (SiO 2 ), a silicon nitride layer (SiNx), or a stacked structure thereof.

계속해서, 상기 게이트 절연막(320) 상부에 알루미늄(Al) 또는 알루미늄-네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일 층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 다중으로 적층 된 게이트 전극용 금속층(미도시)이 형성된다. 상기 게이트 전극용 금속층을 사진식각공정으로 식각하여 상기 반도체층(330)과 대응되는 일정 영역에 게이트전극(338)이 형성된다. 상기 일정영역은 후속공정에서 형성되는 채널 영역(334)에 대응되는 영역이다. Subsequently, a single layer of an aluminum alloy, such as aluminum (Al) or aluminum-neodymium (Al-Nd), or a plurality of aluminum alloys are laminated on the chromium (Cr) or molybdenum (Mo) alloy on the gate insulating layer 320. The gate electrode metal layer (not shown) is formed. The gate electrode 338 is formed in a predetermined region corresponding to the semiconductor layer 330 by etching the gate electrode metal layer by a photolithography process. The predetermined region is a region corresponding to the channel region 334 formed in a subsequent process.

이때, 상기 게이트 전극용 금속층을 식각함에 있어, 하부 기판 외곽 모서리 부의 소정 영역을 식각하지 않음으로서 하부 스크라이빙 마크(322a)가 형성된다. 상기 하부 스크라이빙 마크(322a)는 OLED 패널 영역(a)과 OLED 패널간의 사이 영역(b) 상에 각각 형성된다. 또한, 상기 하부 스크라이빙 마크(322a)는 유기전계발광표시장치의 수율 및 장비상의 문제로 한 변의 길이가 250㎛ 이하인 사각형으로 형 성되며, 도 1b에 도시된 바와 같이 수평방향의 요철패턴으로 형성된다. In this case, in etching the gate electrode metal layer, the lower scribing mark 322a is formed by not etching a predetermined region of the outer edge portion of the lower substrate. The lower scribing marks 322a are respectively formed on the region b between the OLED panel region a and the OLED panel. In addition, the lower scribing mark 322a is formed as a quadrangle having a length of 250 μm or less due to problems in yield and equipment of the organic light emitting display device. As shown in FIG. Is formed.

이어서, 상기 게이트 전극(338)을 마스크로 사용하여 도전형의 불순물을 도핑하여 소오스 영역(332)과 드레인 영역(336)을 형성된다. 상기 소오스 영역(332)과 드레인 영역(336)의 사이에 위치한 불순물이 도핑되지 않은 영역은 채널 영역(334)으로 작용한다. 그러나, 상기 도핑 공정은 게이트 전극(338)을 형성되기 전에 포토레지스트를 형성하여 진행할 수도 있다.Subsequently, the source region 332 and the drain region 336 are formed by doping a conductive impurity using the gate electrode 338 as a mask. An impurity doped region between the source region 332 and the drain region 336 serves as the channel region 334. However, the doping process may be performed by forming a photoresist before the gate electrode 338 is formed.

다음으로 상기 게이트 전극(338)을 포함하는 하부 기판(300)상에 층간 절연막(340)이 위치하고, 상기 층간 절연막(340) 및 게이트 절연막(320)을 사진 식각하여 소오스 영역(332)과 드레인 영역(336)의 일부를 노출시키는 콘택홀(356,358)이 형성된다. Next, an interlayer insulating layer 340 is disposed on the lower substrate 300 including the gate electrode 338, and the source and drain regions 332 and the drain region are photographed by etching the interlayer insulating layer 340 and the gate insulating layer 320. Contact holes 356 and 358 are formed to expose a portion of 336.

이어서, 상기 콘택홀(356,358)을 포함한 층간 절연막(340) 상부에 도전 물질을 적층한 후, 상기 도전 물질을 패터닝하여 콘택홀(356)을 통해 소오스 영역(332)에 연결되는 소오스 전극(352)과 콘택홀(358)을 통해 드레인 영역(336)에 연결되는 드레인 전극(354)이 형성되다. 상기 도전 물질로는 몰리텅스텐(MoW) 또는 알루미늄-네오디뮴(Al-Nd) 등이 사용될 수 있다. Subsequently, after stacking a conductive material on the interlayer insulating layer 340 including the contact holes 356 and 358, the conductive material is patterned to be connected to the source region 332 through the contact hole 356. And a drain electrode 354 connected to the drain region 336 through the contact hole 358. As the conductive material, molybdenum (MoW) or aluminum-neodymium (Al-Nd) may be used.

이때, 앞서 설명한 바와 같이, 게이트 전극 물질로, 하부 스크라이빙 마크(322a)를 형성하지 않고, 도 3b에 도시된 바와 같이 소오스/드레인 전극과 동시에 하부 스크라이빙 마크(322b)를 형성할 수도 있다. 상기 하부 스크라이빙 마크(322b)는 소오스/드레인 전극과 같은 물질로 형성되며, 소오스/드레인 전극 패터닝 시 상기 하부 스크라이빙 마크(322b) 영역을 식각하지 않음으로서 형성된다. 상기 하부 스크라이빙 마크(322b)는 OLED 패널 영역(a)과 OLED 패널간의 사이 영역(b) 상에 각각 형성된다.In this case, as described above, the lower scribing mark 322b may be formed of the gate electrode material without forming the lower scribing mark 322a and simultaneously with the source / drain electrodes as illustrated in FIG. 3B. have. The lower scribing mark 322b is formed of the same material as the source / drain electrodes, and is formed by not etching the region of the lower scribing mark 322b when patterning the source / drain electrodes. The lower scribing marks 322b are respectively formed on the region b between the OLED panel region a and the OLED panel.

다음으로 전체표면 상부에 평탄화막(350)이 형성되는데, 상기 평탄화막(350)은 아크릴 등의 유기절연막이나 실리콘 산화물 등의 무기 절연막이 사용될 수 있으며, 소오스/드레인 전극(352,354)이 형성된 하부 기판(300) 상부 전체표면에 형성된다. 이어서, 상기 평탄화막(350)을 사진식각하여 상기 평탄화막(350)에 소오스 전극(352) 또는 드레인 전극(354) 중의 어느 하나, 예를 들어 드레인 전극(354)의 일부분을 노출시키는 비아홀(365)을 형성된다. 이는 후속 공정에서 형성될 하부 전극(372)과 드레인 전극(354)을 연결하기 위함이다. Next, a planarization film 350 is formed on the entire surface. The planarization film 350 may be formed of an organic insulating film such as acrylic or an inorganic insulating film such as silicon oxide, and a lower substrate on which source / drain electrodes 352 and 354 are formed. 300 is formed on the entire upper surface. Next, the via hole 365 exposing a portion of the source electrode 352 or the drain electrode 354, for example, the drain electrode 354, to the planarization film 350 by photo etching the flattening film 350. Is formed. This is for connecting the lower electrode 372 and the drain electrode 354 to be formed in a subsequent process.

계속해서, 비아홀(365)을 포함한 평탄화막(350) 상에 도전성 물질을 적층하여 비아홀(365)을 통하여 상기 소오스/드레인 전극(352,354) 중 어느 하나, 예를 들면 드레인 전극(354)에 접촉되는 하부 전극(372)을 형성된다.Subsequently, a conductive material is stacked on the planarization film 350 including the via hole 365 to be in contact with any one of the source / drain electrodes 352 and 354 through the via hole 365, for example, the drain electrode 354. The lower electrode 372 is formed.

이때, 앞서 설명한 바와 같이, 게이트 전극 또는 소오스/드레인 전극 물질로 하부 스크라이빙 마크(322a, 322b)를 형성하지 않고, 도 3c에 도시된 바와 같이, 하부 전극(372)과 동시에 하부 스크라이빙 마크(322c)를 형성할 수도 있다. 상기 하부 스크라이빙 마크(322c)는 하부 전극(372)의 도전성 물질로 형성되며, 상기 하부 전극(372) 패터닝 시 하부 스크라이빙 마크(322c) 영역을 식각하지 않음으로서 형성된다. 상기 하부 스크라이빙 마크(322a)는 OLED 패널 영역(a)과 OLED 패널간의 사이 영역(b) 상에 각각 형성된다.In this case, as described above, the lower scribing marks 322a and 322b are not formed of the gate electrode or the source / drain electrode material, and as shown in FIG. 3C, the lower scribe is simultaneously performed with the lower electrode 372. The mark 322c may be formed. The lower scribing mark 322c is formed of a conductive material of the lower electrode 372, and is formed by not etching the region of the lower scribing mark 322c when the lower electrode 372 is patterned. The lower scribing marks 322a are respectively formed on the region b between the OLED panel region a and the OLED panel.

그 다음으로 전체 표면 상부에 화소정의막 물질(미도시)을 적층한다. 이때, 상기 화소정의막 물질은 폴리이마이드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutens series resin), 페놀계 수지(phenol resin) 및 아크릴레이트(acrylate)로 이루어진 군에서 선택되는 1종의 물질로 형성할 수 있다. 상기와 같은 박막은 노광 및 현상 공정으로 실시되는 사진 공정에 의해 패터닝이 가능하다. 계속해서, 상기 화소정의막 물질을 패터닝하여 발광영역을 노출시키는 화소정의막(380)을 형성한 후, 상기 화소정의막(380)에 의해 노출되는 하부전극(372)의 표면에 적어도 발광층을 포함하는 유기막(390)을 상기 하부전극(372) 상부에 형성된다. 이어서, 하부 기판(300)상의 상기 유기막(390) 상부에 상부전극(400)을 형성된다. Next, a pixel defining layer material (not shown) is stacked on the entire surface. In this case, the pixel defining layer material is formed of one material selected from the group consisting of polyimide, benzocyclobutens series resin, phenol resin, and acrylate. can do. The thin film as described above can be patterned by a photolithography process performed by an exposure and development process. Subsequently, the pixel defining layer material is patterned to form a pixel defining layer 380 that exposes the emission region, and then includes at least a light emitting layer on the surface of the lower electrode 372 exposed by the pixel defining layer 380. An organic layer 390 is formed on the lower electrode 372. Subsequently, an upper electrode 400 is formed on the organic layer 390 on the lower substrate 300.

다시 도 2를 참조하면, 상기의 과정을 통하여 하부 기판(200)은 유기전계발광소자(210)의 외측에 실런트(220)가 위치하고, 실런트(220)의 외측 모서리 부에 하부 스크라이빙 마크(230)가 위치하게 된다. 상기 하부 스크라이빙 마크(230)는 게이트 전극, 소오스/드레인 전극 및 하부 전극 중 어느 하나와 동일한 물질로 형성된다. 또한, 상기 하부 스크라이빙 마크(230)는 도 1a, 도 1b 및 도 3a 내지 도 3c에 도시된 바와 같이, OLED 패널(110)의 모서리 부를 포함하는 일정 영역(A)에 4개씩 형성되며, 그 중 하나는 상기 하부 기판(200)의 OLED 패널 영역(a) 상에, 즉 상기 OLED 패널(110)의 모서리 부에 형성된다. Referring back to FIG. 2, the sealant 220 is positioned outside the organic light emitting diode 210 and the lower scribing mark is formed at the outer edge of the sealant 220 through the above process. 230 is located. The lower scribing mark 230 is formed of the same material as any one of the gate electrode, the source / drain electrode, and the lower electrode. In addition, as illustrated in FIGS. 1A, 1B, and 3A to 3C, four lower scribing marks 230 are formed in a predetermined area A including corner portions of the OLED panel 110. One of them is formed on the OLED panel region a of the lower substrate 200, that is, at the corner of the OLED panel 110.

상기 하부 기판(200)은 상부 기판(250)과 합착되며, 이 때, 상기 유기전계발광소자(210)는 실런트(220)에 의해 밀봉된다. 상기 상부 기판(250)상에 하부 스크라이빙 마크(230)에 대응하여 상부 스크라이빙 마크(240)가 위치한다. 상기 상부 스크라이빙 마크(240)는 상기 하부 스크라이빙 마크(230)와 같은 형태로 형성된다. 상기 상부 스크라이빙 마크(240)는 상기 상부 기판(250)을 식각하여 하부 스크라이빙 마크(230)와 대응하여 오목하게 형성될 수 있으며, 볼록하게 형성될 수도 있다. 상기 상부 기판(250)은 도 2에 도시된 바와 같이 하부 기판(200)상의 유기전계발광소자(210)에 대응하는 부분을 오목하게 식각한 요철형태이거나, 또는 요철이 없는 평면형태이다.The lower substrate 200 is bonded to the upper substrate 250, wherein the organic light emitting diode 210 is sealed by the sealant 220. The upper scribing mark 240 is positioned on the upper substrate 250 to correspond to the lower scribing mark 230. The upper scribing mark 240 is formed in the same shape as the lower scribing mark 230. The upper scribing mark 240 may be formed to be concave or convex in correspondence with the lower scribing mark 230 by etching the upper substrate 250. As illustrated in FIG. 2, the upper substrate 250 has a concave-convex shape in which a portion corresponding to the organic light emitting diode 210 on the lower substrate 200 is etched concave or a planar shape without concave-convex.

전술한 본 발명의 바람직한 실시 예에 따른 유기전계발광표시장치는 상기 상부 기판(250)상에 하부 스크라이빙 마크(230)에 대응하여 상부 스크라이빙 마크(240)가 위치한다. 또한, 상기 하부 스크라이빙 마크(230) 및 상부 스크라이빙 마크(240)는 도 1a 및 도 1b에 도시된 바와 같이, OLED 패널(110)의 모서리 부를 포함하는 일정 영역(A)에 4개씩 형성되며, 그 중 하나는 상기 OLED 패널(110)의 모서리 부에 형성되므로, OLED 어레이 기판 스크라이빙 후에도 상기 하부 스크라이빙 마크(230)와 상부 스크라이빙 마크(240)를 비교할 수 있다. 따라서, 스크라이빙 시 또는 스크라이빙 후, 상기 하부 스크라이빙 마크(230)와 상기 상부 스크라이빙 마크(240)를 비교하여 하부 기판(200)과 상부기판(250) 합착 시 발생한 틀어짐 정도를 측정할 수 있고, 상기 틀어짐 정도를 데이터화 하여 차기 설계 시 고려, 적용할 수 있다. 따라서, 본 발명의 유기전계발광표시장치는 차기 설계 시 틀어짐의 정도를 보정함으로서, 유기전계발광표시장치의 신뢰성 향상 및 수율을 증가 시킬 수 있다.In the organic light emitting display device according to an exemplary embodiment of the present invention described above, an upper scribing mark 240 is positioned on the upper substrate 250 to correspond to the lower scribing mark 230. In addition, the lower scribing mark 230 and the upper scribing mark 240 are four in a predetermined area A including the corner portions of the OLED panel 110, as shown in FIGS. 1A and 1B. The lower scribing mark 230 and the upper scribing mark 240 may be compared even after scribing the OLED array substrate because one of them is formed at a corner portion of the OLED panel 110. Therefore, the degree of distortion caused when the lower substrate 200 and the upper substrate 250 are bonded by comparing the lower scribing mark 230 and the upper scribing mark 240 during scribing or after scribing. Can be measured, and the degree of distortion can be converted into data to be considered and applied in the next design. Therefore, the organic light emitting display device of the present invention can improve the reliability and yield of the organic light emitting display device by correcting the degree of misalignment during the next design.

본 발명은 유기전계발광표시장치는 하부 기판과 상부 기판 합착 시 틀어짐을 측정하여, 차기 설계 시 이를 고려, 적용하여 유기전계발광표시장치의 신뢰성 향상 및 수율을 증가시킬 수 있는 효과가 있다.According to the present invention, the organic light emitting display device may measure distortion when the lower substrate and the upper substrate are bonded together, and may consider and apply the organic light emitting display device to increase the reliability and yield of the organic light emitting display device.

Claims (9)

하부 전극, 적어도 하나 이상의 발광층을 포함하는 유기발광층 및 상부 전극을 포함하는 적어도 하나 이상의 유기전계발광소자가 위치하는 화소 영역과 상기 화소 영역 이외의 영역인 비화소 영역을 포함하는 하부 기판; 및A lower substrate including a pixel region in which a lower electrode, an organic light emitting layer including at least one light emitting layer, and at least one organic light emitting device including an upper electrode, and a non-pixel region other than the pixel region; And 상기 하부 기판의 상기 화소 영역을 포함한 일 영역에 합착되는 상부 기판을 포함하며,An upper substrate bonded to one region including the pixel region of the lower substrate, 상기 하부 기판은 상기 비화소 영역에 위치하는 하부 스크라이빙 마크를 포함하며, 상기 상부 기판은 상기 하부 스크라이빙 마크에 일치하게 위치하는 상부 스크라이빙 마크를 포함하는 것을 특징으로 하는 유기전계발광표시장치.The lower substrate includes a lower scribing mark positioned in the non-pixel region, and the upper substrate includes an upper scribing mark positioned in correspondence with the lower scribing mark. Display. 제 1 항에 있어서,The method of claim 1, 상기 하부 스크라이빙 마크와 상부 스크라이빙 마크는 상기 실런트의 외측에 위치하는 것을 특징으로 하는 유기전계발광표시장치.The lower scribing mark and the upper scribing mark are positioned outside the sealant. 제 1 항에 있어서,The method of claim 1, 상기 하부 스크라이빙 마크 및 상부 스크라이빙 마크는 요철형태인 것을 특징으로 하는 유기전계발광표시장치.And the lower scribing mark and the upper scribing mark have irregularities. 제 1 항에 있어서,The method of claim 1, 상기 상부 스크라이빙 마크는 상부 기판을 식각하여 이루어진 것을 특징으로 하는 유기전계발광표시장치.And the upper scribing mark is formed by etching an upper substrate. 제 1 항에 있어서,The method of claim 1, 상기 하부 스크라이빙 마크는 게이트 전극, 소오스/드레인 전극 및 하부전극물질 중 어느 하나와 동일한 물질로 이루어진 것을 특징으로 하는 유기전계발광표시장치.And the lower scribing mark is made of the same material as any one of a gate electrode, a source / drain electrode, and a lower electrode material. 하부 기판;Lower substrate; 상기 하부 기판 상에 위치하는 다수의 OLED 패널;A plurality of OLED panels positioned on the lower substrate; 상기 OLED 패널 상에 위치하는 다수의 유기전계발광소자; 및A plurality of organic light emitting diodes disposed on the OLED panel; And 상기 하부 기판과 합착되며, 상기 유기전계발광소자들을 밀봉하는 상부 기판을 포함하며,An upper substrate bonded to the lower substrate and sealing the organic light emitting diodes; 상기 하부 기판은 각 OLED 패널의 모서리 부를 포함하는 일정 영역에 위치하며, 하나 또는 다수 개가 각 OLED 패널의 모서리 부에 형성되는 하부 스크라이빙 마크를 포함하며, 상기 상부 기판은 상기 하부 스크라이빙 마크에 대응하는 상부 스크라이빙 마크를 포함하는 것을 특징으로 하는 OLED 어레이 기판.The lower substrate is located in a predetermined area including corner portions of each OLED panel, and includes one or more lower scribing marks formed at corner portions of each OLED panel, and the upper substrate is the lower scribing mark. And an upper scribing mark corresponding to the OLED array substrate. 제 6 항에 있어서,The method of claim 6, 상기 하부 스크라이빙 마크와 상부 스크라이빙 마크는 상기 실런트의 외측에 위치하는 것을 특징으로 하는 OLED 어레이 기판.And the lower scribing mark and the upper scribing mark are located outside the sealant. 제 6 항에 있어서,The method of claim 6, 상기 하부 스크라이빙 마크 및 상부 스크라이빙 마크는 요철형태인 것을 특징으로 하는 OLED 어레이 기판.The lower scribing mark and the upper scribing mark is an OLED array substrate, characterized in that the irregular shape. 제 6 항에 있어서,The method of claim 6, 상기 상부 스크라이빙 마크는 상부 기판을 식각하여 이루어진 것을 특징으로 하는 OLED 어레이 기판.And the upper scribing mark is formed by etching the upper substrate.
KR1020060014360A 2006-02-14 2006-02-14 Organic Electroluminescence Display Device KR100853539B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060014360A KR100853539B1 (en) 2006-02-14 2006-02-14 Organic Electroluminescence Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060014360A KR100853539B1 (en) 2006-02-14 2006-02-14 Organic Electroluminescence Display Device

Publications (2)

Publication Number Publication Date
KR20070087939A KR20070087939A (en) 2007-08-29
KR100853539B1 true KR100853539B1 (en) 2008-08-21

Family

ID=38613701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060014360A KR100853539B1 (en) 2006-02-14 2006-02-14 Organic Electroluminescence Display Device

Country Status (1)

Country Link
KR (1) KR100853539B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102043177B1 (en) * 2012-11-21 2019-11-12 삼성디스플레이 주식회사 Organic light emitting diode display apparatus and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119281A (en) * 2002-09-27 2004-04-15 Nippon Sheet Glass Co Ltd Mother glass substrate for multiple el element seal plate, and mother glass substrate for multiple el element glass substrate
KR20050079108A (en) * 2004-02-04 2005-08-09 엘지전자 주식회사 Organic electro luminescence display device
JP2005242125A (en) * 2004-02-27 2005-09-08 Optrex Corp Multiple chamfering board for manufacturing electrooptical display panel
KR20060008000A (en) * 2004-07-23 2006-01-26 엘지전자 주식회사 Mother glass and fabricating method of organic electro luminescence device using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119281A (en) * 2002-09-27 2004-04-15 Nippon Sheet Glass Co Ltd Mother glass substrate for multiple el element seal plate, and mother glass substrate for multiple el element glass substrate
KR20050079108A (en) * 2004-02-04 2005-08-09 엘지전자 주식회사 Organic electro luminescence display device
JP2005242125A (en) * 2004-02-27 2005-09-08 Optrex Corp Multiple chamfering board for manufacturing electrooptical display panel
KR20060008000A (en) * 2004-07-23 2006-01-26 엘지전자 주식회사 Mother glass and fabricating method of organic electro luminescence device using the same

Also Published As

Publication number Publication date
KR20070087939A (en) 2007-08-29

Similar Documents

Publication Publication Date Title
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
US8858286B2 (en) Organic electroluminescent display device and method of fabricating the same
US7507616B2 (en) Method of manufacturing a flexible thin film transistor array panel including plastic substrate
US8587194B2 (en) Top emission type organic electroluminescent display device and method of fabricating the same
JP5323667B2 (en) Organic electroluminescent device and manufacturing method thereof
US20070257253A1 (en) Organic light emitting display device and method of fabricating the same
KR102016070B1 (en) Flexible organic luminescence emitted diode device and method for fabricating the same
US8368302B2 (en) Flat panel display device having reduced FRIT delamination and method of fabricating the same
US20090050896A1 (en) Display device
KR101992261B1 (en) Metal mask, organic light emitting display device and method of fabricating thereof
KR20100008937A (en) Organic light emitting diode display device
US10741586B2 (en) Transistor array panel and manufacturing method thereof
KR101511548B1 (en) Light emitting diode display device and method for driving the same
KR101801343B1 (en) Organic Light Emitting Diode reducing the state of Newton&#39;s Ring
KR102532306B1 (en) Display device and method for manufacturing the same
KR20100009385A (en) Thin film transistor and manufacturing method thereof
KR20180085850A (en) Transistor array panel and manufacturing method thereof
WO2021081791A1 (en) Display panel, manufacturing method therefor, and display device
KR100853539B1 (en) Organic Electroluminescence Display Device
KR100712212B1 (en) The method for fabricating of organic electroluminescence device
US20230350255A1 (en) Display substrate and display panel
WO2019153401A1 (en) Oled display panel
KR100590238B1 (en) Organic light emitting display device and the method for fabricating of the same
JP2006024610A (en) Thin-film transistor and display device
KR100611654B1 (en) Organic Electro Luminescence Display device and fabricating method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070817

Effective date: 20071207

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee