여기서 사용되는 "예시적"이라는 표현은 "예로서 제공되는" 이라는 의미이다. 여기서 "예시적"으로 제시된 실시예 또는 설계는 다른 실시예 또는 설계에 비해 선호되는 것으로 반드시 해석될 필요는 없다. The expression "exemplary" as used herein means "provided as an example." Embodiments or designs presented herein as "exemplary" are not necessarily to be construed as preferred over other embodiments or designs.
여기서 제시되는 통합 변조기는 다양한 CPM 및 PSK 신호들 및 다양한 무선 통신 시스템들에서 사용될 수 있다. 명확화를 위해, GSM 및 EGPRS 각각에 대한 GMSK 및 8PSK를 지원할 수 있는 통합 변조기가 아래에서 설명된다. The integrated modulator presented here can be used in various CPM and PSK signals and various wireless communication systems. For clarity, an integrated modulator capable of supporting GMSK and 8PSK for GSM and EGPRS respectively is described below.
도1은 GSM 시스템의 무선 장치 또는 기지국일 수 있는 송신 엔티티(110)에 대한 블록 다이아그램이다. 송신 엔티티(110)에서, 송신(TX) 데이터 프로세서(112)는 하나 이상의 코딩 및 인터리빙 방식에 기반하여 데이터를 수신, 포맷팅, 및 인터리빙하고, 통합 GMSK/8PSK 변조기(120)로 입력 비트 스트림을 제공한다. 변조기(120)는 아래에서 설명되는 바와 같이, 입력 비트들에 대한 GMSK 또는 8PSK 변조를 수행하고, 변조기 출력 신호를 제공한다. 송신기 유닛(TMTR)(122)은 변조기 출력 신호를 추가로 처리하여 안테나(124)를 통해 전송되는 무선 주파수(RF) 변조된 신호를 생성한다. 제어기(130)는 송신 엔티티(110)에서의 동작을 지령한다. 메모리 유닛(132)은 제어기(130)에 의해 사용되는 프로그램 코드 및 데이터에 대한 저장을 제공한다. 1 is a block diagram of a transmitting entity 110, which may be a wireless device or base station in a GSM system. At transmit entity 110, transmit (TX) data processor 112 receives, formats, and interleaves data based on one or more coding and interleaving schemes, and provides an input bit stream to integrated GMSK / 8PSK modulator 120. do. Modulator 120 performs GMSK or 8PSK modulation on the input bits and provides a modulator output signal, as described below. Transmitter unit (TMTR) 122 further processes the modulator output signal to generate a radio frequency (RF) modulated signal that is transmitted through antenna 124. The controller 130 commands the operation at the transmitting entity 110. The memory unit 132 provides storage for program code and data used by the controller 130.
도2는 GSM용 GMSK 변조된 신호(또는 간단히, GMSK 신호)를 생성할 수 있는 GMSK 변조기(220)의 블록 다이아그램이다. GMSK 변조기(220) 내에서, 차동 인코더(222)는 입력 비트에 대한 차동 인코딩을 수행하여, 코드 심벌들 을 제공하며, 여기서 n은 심벌 주기에 대한 인덱스이다. 각 코드 심벌 은 하나의 입력 비트 에 대응하고, 그 입력 비트 및 선행하는 입력 비트 에 기반하여 생성된다. 따라서 에 대한 심벌 레이트는 에 대한 비트 레이트와 동일하다. 간략화를 위해, 각각의 입력 비트 및 각각의 코드 심벌 은 +1 또는 -1 중 하나인 이진 값으로 가정하며, 즉 및 이다. 가우션 로우패스 필터(224)는 코드 심벌들 을 수신 및 필터링한다. GSM에 있어서, 필터(224)는 0.3의 BT 곱을 가지며, 여기서 B는 필터의 -3dB 대역폭을 표시하고, T는 하나의 심벌 주기를 표시한다. BT=0.3에 있어서, 필터(224)는 각 코드 심벌 에 대해 대략 4 심벌 주기 듀레이션을 갖는 주파수 펄스 g(t)를 제공하고, 여기서 t는 연속적인 시간에 대한 변수이다. 각 코드 심벌 은 따라서 4개의 심벌 주기동안 전송된다. 2 is a block diagram of a GMSK modulator 220 capable of generating a GMSK modulated signal for GSM (or simply, a GMSK signal). Within GMSK modulator 220, differential encoder 222 has input bits. Perform differential encoding on the Where n is the index to the symbol period. Each code symbol Is one input bit Corresponding to that input bit And preceding input bits Is generated based on therefore The symbol rate for Is the same as the bit rate for. For simplicity, each input bit And each code symbol Assumes a binary value that is either +1 or -1, that is, And to be. Gaussian low-pass filter 224 is code symbols Receive and filter. For GSM, filter 224 has a BT product of 0.3, where B denotes the -3dB bandwidth of the filter and T denotes one symbol period. For BT = 0.3, the filter 224 is each code symbol Provides a frequency pulse g (t) with a duration of approximately 4 symbol periods, where t is a variable for continuous time. Each code symbol Is thus transmitted for four symbol periods.
적분기(226)는 필터(224) 출력을 통합하고 변조 신호 를 제공하며, 는 각 주파수 펄스 g(t), 따라서 각 코드 심벌 에 대한 위상 펄스 를 포함한다. GSM에 의해 정의된 필터링 및 적분으로 인해서, 변조 신호 는 각 심벌 주기에서 기껏해야 90도 또는 π/2 만큼 전이한다. 위상 전이 방향은 신호 컨스털레이션 상에서 시계방향 또는 반시계 방향이며, 코드 심벌들 값들에 의해 결정된다. 위상 변조기(228)는 적분기(226)로부터 변조 신호 를 수신하며, 로컬 오실레이터(LO) 생성기(230)로부터 캐리어 신호를 수신하여, 캐리어 신호를 변조 신호로 변조하여, GMSK 신호 를 제공한다. Integrator 226 integrates filter 224 output and modulates the signal To provide Is each frequency pulse g (t), so each code symbol Phase pulse for It includes. Modulation signal due to filtering and integration defined by GSM Transitions at most 90 degrees or π / 2 in each symbol period. The phase transition direction is clockwise or counterclockwise on the signal constellation and is determined by the code symbol values. Phase modulator 228 is modulated signal from integrator 226 Receive the carrier signal from the local oscillator (LO) generator 230, modulate the carrier signal into a modulated signal, and generate a GMSK signal. To provide.
GMSK 신호는 연속적인 시간 t에서 다음과 같이 표현될 수 있다:The GMSK signal can be expressed as follows at successive times t:
등식 (1) Equation (1)
여기서, 는 필터(224) 및 적분기(226)에 의해 결정된 위상 펄스/함수이고, here, Is the phase pulse / function determined by filter 224 and integrator 226,
는 임의의 위상 값이며, Is an arbitrary phase value,
이다. to be.
간략화를 위해서, 등식(1)은 GMSK 신호에 대한 베이스밴드 표현을 보여주며, 따라서 캐리어 신호 각 주파수에 대한 는 등식(1)에서 생략되었다. 등식(1)은 GMSK 신호의 위상에서 코드 심벌 이 포함됨을 보여준다. 등식(1)은 또한 GMSK 신호의 위상이 각 코드 심벌 에 위상 펄스의 지연된 버젼 을 곱하고, 모든 코드 심벌들에 대한 스케일 및 지연된 위상 펄스들을 합산함으로써 달성됨을 보여준다. 간략화를 위해서, 및 에 대한 중괄호 "{}" 는 다음 설명에서 생략된다. For simplicity, equation (1) shows the baseband representation for the GMSK signal, so that for each frequency of the carrier signal Is omitted from equation (1). Equation (1) is the code symbol at the phase of the GMSK signal. Shows that this is included. Equation (1) also shows that the phase of the GMSK signal Delayed version of the phase pulse Multiply by and sum the scaled and delayed phase pulses for all code symbols. For simplicity, And The braces "{}" for are omitted from the following description.
등식(1)에 제시된 위상-변조된 GMSK 신호는 이산 시간 n에서 8개의 진폭-변조된 신호들의 중첩/합산으로서 다음과 같이 표현될 수 있다:The phase-modulated GMSK signal presented in equation (1) can be expressed as superposition / sum of eight amplitude-modulated signals at discrete time n:
등식(2) Equation (2)
여기서, 는 컨벌루션 연산을 나타내고,here, Represents a convolution operation,
은 i번째 펄스 정형 함수를 나타내며, Represents the i th pulse shaping function,
은 i번째 펄스 정형 함수 에 대한 입력 심벌들을 나타낸다. Is the i th pulse shaping function Represents input symbols for.
등식(2)는 복소, 샘플링된 GMSK 신호 가 진폭-변조된 신호들의 합으로서 표현될 수 있음을 보여준다. 각각의 진폭-변조된 신호는 펄스 정형 함수 과 그 대응하는 입력 심벌 을 컨벌루션 연산함으로써 생성된다. 입력 심벌 은 아래에서 설명되는 바와 같이, 입력 비트 에 기반하여 유도될 수 있다. Equation (2) is a complex, sampled GMSK signal. Shows that can be expressed as the sum of amplitude-modulated signals. Each amplitude-modulated signal is a pulse shaping function And its corresponding input symbol Is generated by a convolution operation. Input symbol Input bits, as described below Can be derived based on
도3은 GMSK에 대한 2개의 가장 큰 펄스 정형 함수들의 플롯을 보여주는 도이다. GMSK에 대한 8개의 펄스 정형 함수들은 (i=0,1,...7)으로 표시된다. 이러한 8개의 펄스 정형 함수들 중, 은 가장 큰 또는 "제1(dominant)" 펄스 정형 함수이고, 다른 7개의 펄스 정형 함수들 보다 10배 이상 더 크다. 두 번째로 큰 또는 "제2" 펄스 정형 함수는 이고, 이는 나머지 6개의 펄스 정형 함수들보다 40 배 이상 더 크다. 도3에 제시된 바와 같이, 제1 펄스 정형 함수 은 5개의 심벌 주기에 이르고, 제2 펄스 정형 함수 은 3개의 심벌 주기에 이른다. 3 shows a plot of the two largest pulse shaping functions for GMSK. The eight pulse shaping functions for GMSK (i = 0,1, ... 7). Of these eight pulse shaping functions, Is the largest or "dominant" pulse shaping function, which is at least 10 times greater than the other seven pulse shaping functions. The second largest or "second" pulse shaping function Which is at least 40 times larger than the remaining six pulse shaping functions. As shown in Figure 3, the first pulse shaping function Reaches five symbol periods, and the second pulse shaping function Leads to three symbol periods.
CPM 신호의 진폭-변조된 펄스(AMO) 표현으로의 분해, 펄스 정형 함수들, 및 이러한 펄스 정형 함수들에 대한 입력 심벌들의 생성은 저자 P.A. Laurent, 제목 "Exact and Approximate Construction of Digital Phase Modulations by Superposition of Amplitude Modulated Pulses(amp)", 출처 IEEE Transactions on Communications, Vol COM-34, No2(1986년 2월)에 제시되어 있다. Decomposition into an amplitude-modulated pulse (AMO) representation of a CPM signal, pulse shaping functions, and generation of input symbols for these pulse shaping functions are described in author P.A. Laurent, titled "Exact and Approximate Construction of Digital Phase Modulations by Superposition of Amplitude Modulated Pulses (amp)", source IEEE Transactions on Communications, Vol COM-34, No2 (February 1986).
송신기 설계를 간략화하기 위해서, GMSK 신호는 단지 제1 펄스 정형 함수 만을 사용하여 다음과 같이 근사화될 수 있다. To simplify the transmitter design, the GMSK signal is simply a first pulse shaping function. Using only can be approximated as
등식(3) Equation (3)
제1 펄스 정형 함수 이 다른 7개의 펄스 정형 함수들보다 훨씬 더 크기 때문에, 근사화된 GMSK 신호 은 이상적인 GMSK 신호 에 대한 합리적인 추정치이다. 그러나, 을 생성하기 위해서 단지 만을 사용하는 것은 예를 들어, (1) 및 사이의 루트 평균 제곱(RMS) 위상 에러, 및 (2) 의 엔벨로프에서의 변동과 같은 다양한 GSM 규격에 대한 불충분한 마진들을 제공할 수 있다. First pulse shaping function Approximated GMSK signal because it is much larger than the other seven pulse shaping functions Is the ideal GMSK signal Is a reasonable estimate for. But, Just to generate Using only, for example, (1) And Root mean square (RMS) phase error between, and (2) Inadequate margins can be provided for various GSM specifications, such as fluctuations in the envelope.
GMSK의 보다 양호한 근사치는 2개의 가장 큰 펄스 정형 함수 및 을 사용하여 다음과 같이 획득될 수 있다:A better approximation of GMSK is the two largest pulse shaping functions And Can be obtained as follows:
등식(4) Equation (4)
추정된 GMSK 신호 은 이상적인 GMSK 신호 에 대한 보다 양호한 근사치이며, 보다 양호한 마진으로 다양한 GSM 규격들을 만족시킬 수 있다. Estimated GMSK Signal Is the ideal GMSK signal It is a better approximation for, and can meet various GSM specifications with better margins.
도4는 등식(4)에서 추정된 GMSK 신호 을 생성할 수 있는 GMSK 변조기(420)의 블록 다이아그램이다. GMSK 변조기(420) 내에서, 전(pre)-프로세서(430)는 입력 비트 을 수신하고, GMSK 심벌들 을 생성하며, 은 제1 펄스 정형 함수 에 대한 입력 심벌들이다. 필터(460)는 GMSK 심벌들 을 수신 및 필터링하여, 필터 출력 심벌 을 제공한다. 필터(460)는 제1 펄스 정형 함수 과 동일한 임펄스 응답을 갖는다. 필터(470)은 또한 필터로 지칭된다. 4 shows the GMSK signal estimated in equation (4) Is a block diagram of a GMSK modulator 420 that can generate. Within GMSK modulator 420, the pre-processor 430 has input bits Receive the GMSK symbols Creates a, Is the first pulse shaping function Input symbols for. Filter 460 is GMSK symbols Filter output symbols by receiving and filtering To provide. Filter 460 is a first pulse shaping function Has the same impulse response. Filter 470 is also It is referred to as a filter.
전-프로세서(440)은 입력 비트 을 수신하고, GMSK 심벌들 을 생성하며, 은 제2 펄스 정형 함수 에 대한 입력 심벌들이다. 필터(470)은 GMSK 심벌들 을 수신 및 필터링하여 필터 출력 심벌 을 제공한다. 필터(470)는 제2 펄스 정형 함수 과 동일한 임펄스 응답을 갖는다. 필터(470)은 또한 필터로 지칭된다. 합산기(472)는 필터 출력 심벌들 및 을 수신 및 합산하여 추정된 GMSK 신호 을 제공한다. Pre-processor 440 is an input bit Receive the GMSK symbols Creates a, Is the second pulse shaping function Input symbols for. The filter 470 is GMSK symbols Filter output symbols by receiving and filtering To provide. Filter 470 has a second pulse shaping function Has the same impulse response. Filter 470 is also It is referred to as a filter. Summer 472 is filter output symbols And GMSK signal estimated by summing and receiving To provide.
GMSK에 있어서, 차동 인코딩이 도2에 제시된 바와 같이 코드 심벌들 을 획득하기 위해서 입력 비트들 상에서 먼저 수행된다. 각 입력 펄스 정형 함수 에 대한 입력 심벌들 은 상술한 저자 Laurent의 문서에서 제시된 바와 같이 그 함수와 연관된 공지된 변환에 기반하여 코드 심벌들 로부터 유도될 수 있다. 각 펄스 정형 함수 에 대한 및 사이에는 일 대 일 맵핑이 존재한다. 입력 심벌 은 (1) 을 획득하기 위한 에 대한 차동 인코딩, 및 (2) 으로부터 으로의 변환을 고려함으로써 입력 비트들 로부터 직접 유도될 수도 잇다. For GMSK, the differential encoding is code symbols as shown in FIG. Input bits to obtain Is performed first. Each input pulse shaping function Input symbols for The code symbols are based on the known transformations associated with the function as presented in the above-mentioned author Laurent's document. Can be derived from. Angular pulse shaping function For And There is a one-to-one mapping between them. Input symbol Silver (1) To obtain Differential encoding for, and (2) From Input bits by considering conversion to It may be derived directly from.
필터에 대한 GMSK 심벌들 은 다음과 같이 생성될 수 있다: GMSK symbols for the filter Can be generated as follows:
등식(5) Equation (5)
여기서, 이고, 는 추정된 GMSK 신호에 대한 초기 위상 값이다. 초기 위상 은 GMSK 버스트마다 변경될 수 있다. 등식(5)는 GMSK 심벌 는 제1 입력 비트 에서 시작하여, 연속적으로 보다 큰 위상 량 만큼 입력 비트들 를 회전(rotate) 시킴으로써 획득될 수 있음을 보여준다. 위상은 매 2π 마다 다시 시작하기 때문에, 임의의 주어진 입력 비트에 대한 위상 회전은 0, π/2, π, 또는 3π/2 이다. here, ego, Is the initial phase value for the estimated GMSK signal. Initial phase Can be changed per GMSK burst. Equation (5) is the GMSK symbol Is the first input bit Starting from, successively greater amount of phase As many as input bits It can be seen that it can be obtained by rotating. Since the phase starts again every 2π, the phase rotation for any given input bit is 0, pi / 2, pi, or 3π / 2.
전-프로세서(430) 내에서, 로테이터(434)는 각각의 연속적인 입력 비트 을 90도 만큼 회전시킨다. 만약 이면, 로테이터는 제1 입력 비트 을 90도 만큼 회전시켜 GMSK 심벌 을 획득하고, 제2 입력 비트 를 180도 만큼 회전시켜 GMSK 심벌 를 획득하며, 제3 입력 비트 를 270도 만큼 회전시켜 GMSK 심벌 를 획득하며, 제4 입력 비트 를 0도 만큼 회전시켜 GMSK 심벌 를 획득한다. Within pre-processor 430, rotator 434 has each successive input bit. Rotate 90 degrees. if If the rotator is the first input bit Rotate 90 degrees so that the GMSK symbol Obtain a second input bit Rotate the GMSK symbol by 180 degrees. Is obtained, and the third input bit Rotate the GMSK symbol by 270 degrees. Is obtained, and the fourth input bit Rotate 0 degrees to make GMSK symbol Acquire it.
필터에 대한 GMSK 심벌 은 다음과 같이 생성될 수 있다: GMSK symbol for filter Can be generated as follows:
등식(6) Equation (6)
등식(7) Equation (7)
여기서, 은 제2 펄스 정형 함수 에 대한 변환된 심벌이고, 는 배타적 논리합(exclusive-OR) 연산(또는 등가적으로, 모듈로-2 덧셈)이다. here, Is the second pulse shaping function Is a converted symbol for, Is an exclusive-OR operation (or equivalently, modulo-2 addition).
2개의 이진 값 y 및 z에 대한 배타적 논리합은 다음과 같이 표현될 수 있다:The exclusive OR of two binary values y and z can be expressed as follows:
등식(8) Equation (8)
전-프로세서(440) 내에서, 변환 유닛(442)은 등식(7)에 제시된 바와 같이 입력 비트 을 수신하여 변환된 심벌 을 생성한다. 그리고 나서 로테이터(444)는 각각의 연속적인 변환된 심벌 을 90도 만큼 회전시킨다. 이면, 로테이터(444)는 제1 변환된 심벌 을 0도 만큼 회전시켜 GMSK 심벌 을 획득하고, 제2 변환된 심벌 를 90도 만큼 회전시켜 GMSK 심벌 를 획득하며, 제3 변환된 심벌 를 180도 만큼 회전시켜 GMSK 심벌 를 획득한다. 등식(5) 및 (6)으로부터, 을 획득하기 위한 의 회전은 을 획득하기 위한 의 회전에 90도 앞선다. Within the pre-processor 440, the conversion unit 442 has input bits as shown in equation (7). Received symbol and converted Create Rotator 444 then converts each successive transformed symbol Rotate 90 degrees. If so, rotator 444 is the first transformed symbol Rotate 0 degrees so that the GMSK symbol And obtain a second transformed symbol Rotate 90 degrees so that the GMSK symbol To obtain a third converted symbol Rotate the GMSK symbol by 180 degrees. Acquire it. From equations (5) and (6), To obtain Rotation of To obtain 90 degrees ahead of the turn.
도5는 8PSK 신호 을 생성할 수 있는 8PSK 변조기(422)의 블록 다이아그램이다. 8PSK 변조기(422) 내에서, 전-프로세서(450)는 입력 비트 를 수신하여 8PSK 심벌들 을 생성하며, 여기서 k는 8PSK에 대한 비트 주기의 인덱스이다. 전-프로세서(450) 내에서, 그레이 코딩 유닛(452)은 입력 비트 를 수신하고, 3개의 입력 비트들의 각 세트에 대해 그레이 코딩을 수행하 며, 대응하는 그레이 코딩된 심벌 을 제공하며, 그레이 코딩된 심벌 은 0-7의 값을 가지거나, 또는 이다. 따라서 에 대한 심벌 레이트는 에 대한 비트 레이트의 1/3과 동일하다. 8PSK 매핑 유닛(454)은 그레이 코딩된 심벌들을 수신하여 각각의 그레이 코딩된 심벌 을 다음과 같이 대응하는 변조 심벌 으로 매핑한다:5 shows an 8PSK signal Is a block diagram of an 8PSK modulator 422 that can generate. Within the 8PSK modulator 422, the pre-processor 450 has input bits To receive 8PSK symbols Where k is the index of the bit period for 8PSK. Within pre-processor 450, gray coding unit 452 is an input bit Receive the gray, perform gray coding on each set of three input bits, and corresponding gray coded symbols Gray coded symbols Has a value of 0-7, or to be. therefore The symbol rate for Is equal to 1/3 of the bit rate for. The 8PSK mapping unit 454 receives the gray coded symbols to receive each gray coded symbol. Corresponds to the modulation symbol Map with:
등식(9) Equation (9)
각각의 변조 심벌 은 8PSK에 대해 사용되는 신호 컨스털레이션의 포인트에 대한 복소 값이다. Each modulation symbol Is a complex value for the point of signal constellation used for 8PSK.
EGPRS는 "회전된" 또는 "오프셋된" 8PSK 방식을 사용하고, 이는 간단히 8PSK로 지칭된다. 로테이터(456)는 각각의 연속적인 변조 심벌 을 3π/8 만큼 회전시켜 다음과 같이 8PSK 심벌 을 획득한다:EGPRS uses a "rotated" or "offset" 8PSK scheme, which is simply referred to as 8PSK. Rotator 456 is each successive modulation symbol Rotate 3π / 8 to make the 8PSK symbol Obtain:
등식(10) Equation (10)
여기서, 는 8PSK 신호에 대한 초기 위상 값이고 8PSK 버스트마다 변경될 수 있다. 각각의 8PSK 심벌에 대한 3π/8 만큼의 회전은 8PSK 신호의 엔벨로프에서의 보다 작은 변동을 초래하고, 이는 8PSK 신호에서 사용되는 전력 증폭기에 있어서 바람직하다. here, Is the initial phase value for the 8PSK signal and can be changed every 8PSK bursts. Rotation of 3π / 8 for each 8PSK symbol results in smaller variation in the envelope of the 8PSK signal, which is desirable for power amplifiers used in 8PSK signals.
펄스 정형 필터는 전-프로세서(450)로부터 8PSK 심벌 을 수신 및 필터링하여 8PSK 신호를 스펙트럼적으로 정형(shape)한다. GSM은 8PSK에 대한 펄스 정형 필터로서 제1(dormant) 펄스 정형 함수 을 규정하기 때문에, GMSK 변조기(420)에 대한 필터(460)는 8PSK에 대한 펄스 정형 필터로서 사용될 수 있다. 필터(460)는 8PSK 심벌 을 수신 및 필터링하여 8PSK 신호 을 제공한다. Pulse shaping filter has 8PSK symbols from pre-processor 450 Receive and filter to spectrally shape the 8PSK signal. GSM is the first (dormant) pulse shaping function as a pulse shaping filter for 8PSK Filter 460 for GMSK modulator 420 may be used as a pulse shaping filter for 8PSK. Filter 460 is an 8PSK symbol 8PSK signal by receiving and filtering To provide.
도6은 도4의 GMSK 변조기(420) 및 도5의 8PSK 변조기(422) 모두를 효율적인 방식으로 구현하는 통합 GMSK/8PSK 변조기(120)의 실시예에 대한 블록 다이아그램이다. 변조기(120) 내에서, 전-프로세서(450)는 8PSK 입력 비트 를 수신하여, 도5에서 제시된 바와 같이 8PSK에 대한 처리를 수행하고, 멀티플렉서(MUX)(458)의 '0'입력으로 8PSK 심벌 을 제공한다. 전-프로세서(430)는 GMSK 입력 비트들 을 수신하고, 도4에서 제시된 바와 같이 제1 펄스 정형 함수 에 대한 처리를 수행하며, 멀티플렉서(458)의 '1' 입력에 GMSK 심벌들 을 제공한다. 멀티플렉서(458)은 또한 제어 신호를 수신하여 필터(460)에 대한 필터 입력 심벌들 으로서 8PSK 심벌 또는 GMSK 심벌 중 하나를 제공한다. 그리고 나서 필터(460)는 제1 펄스 정형 함수 을 이용하여 입력 심벌들 을 필터링하고 필터 출력 심벌들 을 제공한다. 6 is a block diagram of an embodiment of an integrated GMSK / 8PSK modulator 120 that implements both the GMSK modulator 420 of FIG. 4 and the 8PSK modulator 422 of FIG. 5 in an efficient manner. Within modulator 120, pre-processor 450 has 8PSK input bits. Receive the signal, perform processing for 8PSK as shown in FIG. To provide. Pre-processor 430 is GMSK input bits And receive the first pulse shaping function as shown in FIG. Performs GMSK symbols on the '1' input of the multiplexer 458. To provide. Multiplexer 458 can also By receiving a control signal Filter Input Symbols for Filter 460 8PSK symbol as Or GMSK symbol To provide one. The filter 460 then includes a first pulse shaping function Input symbols using Filter and filter output symbols To provide.
전-프로세서(440)는 또한 GMSK 입력 비트들 을 수신하고, 도4에 제시된 바와 같이 제2 펄스 정형 함수 에 대한 처리를 수행하며, 멀티플렉서(468)의 '0' 입력으로 GMSK 심벌들 을 제공한다. 멀티플렉서(468)는 또한 '1' 입력에서 0 값 및 제어 신호를 수신하고, 필터(470)에 대한 필터 입력 심벌들 값으로서 GMSK 심벌들 또는 0 값 중 하나를 제공한다. 그리고 나서 필터(470)는 제2 펄스 정형 함수 에 따라 입력 심벌 을 필터링하여, 필터 출력 심벌들 을 제공한다. 합산기(472)는 필터 출력 심벌들 및 을 합산하여 변조기 출력 신호 을 제공하고, 은 및 제어 신호들에 따라 GMSK 신호 또는 8PSK 신호 중 하나 일 수 있다. 변조기 출력 신호 은 RF 변조된 신호(도6에서 미도시)를 생성하기 위해서 캐리어 신호를 위상 변조하는데 사용된다. Pre-processor 440 may also include GMSK input bits. And receive a second pulse shaping function as shown in FIG. GMSK symbols to the '0' input of the multiplexer 468 To provide. Multiplexer 468 also provides a zero value and a '1' input. Receive control signals, Filter Input Symbols for Filter 470 GMSK symbols as value Or one of zero values. The filter 470 then performs a second pulse shaping function According to input symbol Filter to filter output symbols To provide. Summer 472 is filter output symbols And Add the modulator output signal To provide silver And GMSK signal according to control signals Or 8PSK signal It can be either. Modulator output signal Is used to phase modulate the carrier signal to produce an RF modulated signal (not shown in FIG. 6).
도7은 다위상 유한 임펄스 응답(FIR) 필터들을 사용하는 필터(460) 및 필터(470)의 실시예를 보여주는 도이다. 제1 펄스 정형 함수 는 5개 의 심벌 주기에 이르고, 필터(460)는 5-탭 FIR 필터로 구현된다. 필터 내에서, 필터 입력 심벌들 이 4개의 직렬 연결된 지연 엘리먼트들(462a-462d) 중 제1 지연 엘리먼트로 제공된다. 각각의 지연 엘리먼트(462)는 그 입력 심벌을 1 심벌 주기만큼 지연시킨다. 지연 엘리먼트들(462a-462d)는 지연된 심벌들, 내지 을 각각 제공한다. 4개의 곱셈기(464a-464d)는 지연 엘리먼트들(462a-462d)의 입력에 각각에 연결된다. 제5 곱셈기(464e)는 지연 엘리먼트(462d)의 출력과 연결된다. 곱셈기(464a-464d)는 입력 심벌들, 내지 를 수신하여, 이를 계수들 내지 과 각각 곱하며, 여기서 은 심벌 주기 내의 시간 오프셋에 대한 인덱스이다. 합산기(466)는 곱셈기(464a - 464e)의 출력들을 합산하고 필터 출력 심벌 을 제공한다. Figure 7 illustrates the use of multiphase finite impulse response (FIR) filters. Filter 460 and Is an illustration of an embodiment of a filter 470. First pulse shaping function Reaches five symbol periods, Filter 460 is implemented as a 5-tap FIR filter. Within the filter, filter input symbols The first delay element is provided among the four series connected delay elements 462a to 462d. Each delay element 462 delays its input symbol by one symbol period. Delay elements 462a-462d are delayed symbols, To Provides each. Four multipliers 464a-464d are connected to inputs of delay elements 462a-462d, respectively. The fifth multiplier 464e is coupled with the output of the delay element 462d. Multipliers 464a-464d are input symbols, To Receiving the coefficients To Multiply by, where Is the index of the time offset within the symbol period. Summer 466 sums the outputs of multipliers 464a-464e and filter output symbols To provide.
제2 펄스 정형 함수 은 3개의 심벌 주기에 이르기 때문에, 필터는 3-탭 FIR 필터로 구현된다. 필터 내에서, 제1 필터 입력 심벌들 은 2개의 직렬 연결된 지연 엘리먼트들(472a 및 472b) 중 제1 지연 엘리먼트로 제공된다. 각각의 지연 엘리먼트(472)는 그 입력 심벌을 1 심벌 주기 만큼 지연시킨다. 지연 엘리먼트들(472a 및 472b)는 각각 지연된 심벌들 및 를 각각 제공한다. 2개의 곱셈기들(474a 및 474b)는 지연 엘리먼트 들(472a 및 472b)의 입력에 각각 연결된다. 제3 곱셈기(474c)는 지연 엘리먼트(472b)의 출력에 연결된다. 곱셈기(474a-474c)는 입력 심벌들 내지 을 수신하여, 이를 계수 내지 과 각각 곱한다. 합산기(476)는 곱셈기(474a-474c)의 출력들을 합산하고, 필터 출력 심벌 을 제공한다. Second pulse shaping function Is up to three symbol periods, The filter is implemented as a 3-tap FIR filter. Within the filter, first filter input symbols Is provided as the first delay element of the two series connected delay elements 472a and 472b. Each delay element 472 delays its input symbol by one symbol period. Delay elements 472a and 472b are respectively delayed symbols And Provides each. Two multipliers 474a and 474b are connected to the input of delay elements 472a and 472b, respectively. Third multiplier 474c is coupled to the output of delay element 472b. Multipliers 474a-474c are input symbols To By receiving it and counting it To Multiply by and. Summer 476 sums the outputs of multipliers 474a-474c and filter output symbols. To provide.
높은 분해능을 획득하기 위해서, 펄스 정형 함수들 및 각각은 L의 오버샘플링비(OSR)에 의해 샘플링되며, 여기서 이다(예를 들어, L=48). L의 OSR에 있어서, 각각의 심벌 주기는 의 인덱스가 주어지는 L개의 동일하게 이격된 시간 오프셋들로 분할되고, 여기서 은 제1 시간 오프셋이고, 은 최종 시간 오프셋이다. 제1 펄스 정형 함수 은 L 인자만큼 오버샘플링되어 개의 계수들을 획득하는데, 왜냐하면 이 5개의 심벌 주기에 이르기 때문이다. 계수들은 필터의 탭들에 대한 것이고, L개의 세트들로 배열될 수 있으며, 하나의 세트는 L개의 시간 오프셋들 각각에 대한 것이다. 세트 은 5개의 심벌 주기들의 시간 오프셋 에 대한 5개의 계수들을 포함한다. 계수들의 L개의 세트들이 예를 들어, 룩- 업 테이블(LUT)(468)의 L개의 로우들에 저장될 수 있다. 각각의 심벌 주기 n에 있어서, 룩-업 테이블(468)의 계수들의 L개의 세트들은 에 대한 세트로부터 시작하여 순환되고, 필터 입력 심벌들 내지 와 곱해진다. 각각의 시간 오프셋 에 대한 곱셈 결과들은 수산되어 심벌 주기 n의 시간 오프셋에 대한 필터 출력 심벌 을 획득한다. Pulse shaping functions to achieve high resolution And Each is sampled by an oversampling ratio (OSR) of L, where (Eg L = 48). For OSR of L, each symbol period is Is divided into L equally spaced time offsets, where Is the first time offset, Is the final time offset. First pulse shaping function Is oversampled by the L factor Coefficients, because This is because these five symbol cycles. Coefficients Of filter For taps, can be arranged in L sets, one set for each of the L time offsets. set Is the time offset of five symbol periods Includes five coefficients for. L sets of coefficients may be stored, for example, in L rows of look-up table (LUT) 468. For each symbol period n, the L sets of coefficients of look-up table 468 are Filter input symbols, cycled starting from the set for To Multiplied by Each time offset The multiplication results for are computed to filter output symbols for the time offset of symbol period n. Acquire.
L의 OSR에 있어서, 이 3개의 심벌 주기에 이르기 때문에, 필터에 대해 3L개의 탭들이 존재한다. 의 오버샘플링은 탭들에 대해 개의 계수들을 산출한다. 개의 계수들은 L개의 세트들에 배열되고, 세트 은 3개의 심벌 주기들에서 시간 오프셋 에 대한 3개의 계수들을 포함한다. 계수들의 L개의 세트들은 예를 들어, 룩-업 테이블(478)의 L개의 로우(row)들에 저장될 수 있다. 각각의 심벌 주기 n에 있어서, 룩-업 테이블(478)의 계수들의 L개의 세트들은 에 대한 세트에서 시작하여, 필터 입력 심벌들 내지 로 곱셈되어 사이클(cycle)될 수 있다. 각 시간 오프셋 에 대한 곱셈 결과들은 누산되어 심벌 주기 n의 그 시간 오프셋에 대한 필터 출력 심벌 을 획득한다. In OSR of L, Since these three symbol cycles, There are 3L taps for the filter. Oversampling About the tabs Calculate the coefficients. Coefficients are arranged in L sets, Is the time offset in three symbol periods It includes three coefficients for. L sets of coefficients may be stored, for example, in L rows of look-up table 478. For each symbol period n, the L sets of coefficients of the look-up table 478 are Filter input symbols, starting at set for To It can be multiplied by and cycled. Each time offset The multiplication results for are accumulated and the filter output symbol for that time offset of symbol period n. Acquire.
및 필터들은 GMSK 및 8PSK, 그리고 펄스 정형 함수들의 알려진 특성들을 이용하도록 설계된다. GMSK 입력 비트들은 이진 비트이기 때문에, 그리고 만큼의 회전으로 인해, GMSK 심벌들은 +1, +j, -1, 및 -j인 4개의 가능한 복소 값들에서 취할 수 있다. 도10에 제시된 바와 같이, 심벌 주기당 3π/8 만큼의 회전으로 인해, 8PSK 심벌들은 단위 사이클당 등거리 이격된 16개의 포인트들에 대한 16개의 가능한 복소 값들에서 취할 수 있다. 및 필터들에 대한 곱셈기(multiplier)들은 GMSK 및 8PSK 심벌들에 대한 제한된 수의 가능한 값들로 인해 간략화될 수 있다. 곱셈기들은 미리-계산된 룩-업 테이블로 구현될 수 있다. 예를 들어, 각각의 곱셈기는 필터 입력 심벌을 수신하고 곱셈기 출력을 제공하는 룩-업 테이블로 구현될 수 있다. 또 다른 예로서, 하나를 초과하는 곱셈기 세트는 한 세트의 입력 심벌들을 수신하고, 그 곱셈기 세트에 대해 결합된 출력을 제공하는 하나의 룩-업 테이블로 구현될 수 있다. And The filters are designed to take advantage of the known characteristics of GMSK and 8PSK, and pulse shaping functions. Because GMSK input bits are binary bits, and Due to as many rotations, GMSK symbols can take on four possible complex values as +1, + j, -1, and -j. As shown in Fig. 10, due to the rotation of 3π / 8 per symbol period, 8PSK symbols can be taken at 16 possible complex values for 16 points spaced equidistant per unit cycle. And Multipliers for the filters can be simplified due to a limited number of possible values for GMSK and 8PSK symbols. Multipliers can be implemented with pre-computed look-up tables. For example, each multiplier may be implemented with a look-up table that receives a filter input symbol and provides a multiplier output. As another example, more than one multiplier set may be implemented with one look-up table that receives a set of input symbols and provides a combined output for that multiplier set.
및 에 대한 펄스 정형 함수들은 우 대칭(even symmetry) 특성을 가지며, 이는 각 펄스 정형 함수의 우측 반에 대한 응답이 펄스 정형 함수의 좌측 반에 대한 응답의 미러 이미지임을 의미한다. 결과적으로 및 필터들은 계수들의 단지 절반만이 저장될 필요가 있기 때문에 간략화된다. And The pulse shaping functions for have an even symmetry, meaning that the response to the right half of each pulse shaping function is a mirror image of the response to the left half of the pulse shaping function. As a result And The filters are simplified because only half of the coefficients need to be stored.
도7은 FIR 필터들을 사용하는 및 필터들의 특정 실시예를 보여주는 도이다. 및 필터들은 예를 들어 유한 임펄스 응답(FIR) 필터들과 같 은 다른 필터 타입들을 사용하여 구현될 수 있다. 7 uses FIR filters And Figure shows a specific embodiment of the filters. And Filters can be implemented using other filter types, for example finite impulse response (FIR) filters.
변조기(120)은 3가지 모드들에서 동작할 수 있다:GMSK 모드, 8PSK 모드, 및 전이 모드. 변조기(120)는 GMSK 모드에서 추정된 GMSK 신호 및 8PSK 모드에서 8PSK 신호 를 생성한다. 변조기(120)는 GMSK 모드 및 8PSK 모드 사이에서 전이시에 전이 모드에서 일시적으로 동작한다. 테이블 1은 3개의 모드들에 대한 변조기(120)의 구성을 요약한다. Modulator 120 may operate in three modes: GMSK mode, 8PSK mode, and transition mode. The modulator 120 estimates the GMSK signal in the GMSK mode. Signal in 8PSK mode Create Modulator 120 temporarily operates in transition mode upon transition between GMSK mode and 8PSK mode. Table 1 summarizes the configuration of modulator 120 for the three modes.
테이블 1Table 1
GMSK 모드 GMSK mode
8PSK 모드8PSK mode
전이 모드Transition mode
입력 데이터 포맷Input data format
이진Binary
8진Octal
아래 참조See below
C0 필터 460C0 filter 460
ONON
ONON
ONON
C1 필터 470C1 filter 470
ONON
OFFOFF
점진적인 ON/OFFProgressive ON / OFF
C0_SelC0_Sel
1One
00
아래 참조See below
C1_SelC1_Sel
00
1One
아래 참조See below
테이블 1에 제시된 바와 같이, 필터는 모두 3개의 모드들에서 인에이블되고, 필터는 GMSK 모드 및 전이 모드에 대해서만 인에이블된다. GMSK 모드에서, 필터는 이상적인 GMSK 신호의 정확한 추정치를 생성하는데 사용된다. 전이 모드에서, 필터는 2개의 변조 방식들에 대한 2개의 파형들 사이에서 보간기(interpolator)로서 동작한다. As shown in Table 1, The filter is enabled in all three modes, The filter is only enabled for GMSK mode and transition mode. In GMSK mode, The filter is used to produce an accurate estimate of the ideal GMSK signal. In transition mode, The filter acts as an interpolator between the two waveforms for the two modulation schemes.
GMSK 모드에 있어서(C0_SEL=1 및 C1_Sel=0), 송신 데이터 프로세서(112)로부터의 인입 비트 스트림은 이진(또는 1-투플(tuple)) 스트림으로 간주되고 도4에서 설명한 바와 같이 및 에 대한 처리를 경험한다. 8PSK 모드에서(C0_Sel=0 및 C1_Sel=1), 송신 데이터 프로세서(112)로부터의 인입 비트 스트림은 8진(또는 3-투플) 스트림으로 간주되고, 도5에서 설명한 바와 같이 8PSK에 대한 처리를 경험한다. 8PSK 모드에서, 필터에는 올 제로들이 제공되고 본질적으로 디스에이블된다. 전이 모드에서, 필터는 8PSK에서 GMSK로 전이시에 점진적으로 턴 온되고, GMSK에서 8PSK로의 전이시에 점진적으로 턴 오프된다. 필터의 점진적인 턴 온/오프는 변조기 출력 신호 의 GMSK 및 8PSK 사이의 평탄한(smooth) 전이를 보장하여, 바람직하지 않은 스펙트럼 인공물(artifacts)이 변조기 출력들에서 생성되지 않도록 한다. In GMSK mode (C0_SEL = 1 and C1_Sel = 0), the incoming bit stream from the transmit data processor 112 is considered a binary (or 1-tuple) stream and as described in FIG. 4. And Experience the processing for. In 8PSK mode (C0_Sel = 0 and C1_Sel = 1), the incoming bit stream from the transmit data processor 112 is considered an octal (or 3-tuple) stream and experiences processing for 8PSK as described in FIG. do. In 8PSK mode, The filter is provided with all zeros and is essentially disabled. In transition mode, The filter is gradually turned on at the transition from 8PSK to GMSK and gradually turned off at the transition from GMSK to 8PSK. The gradual turn on / off of the filter causes the modulator output signal to Ensures a smooth transition between the GMSK and 8PSK of C, so that undesirable spectral artifacts are not produced at the modulator outputs.
도8은 GSM에 대한 프레임 및 타입 슬롯 구조를 보여준다. 송신을 위한 시간 라인이 멀티프레임들로 분할된다. 각각의 멀티플레임은 120mec에 이르고 26개의 TDMA(시간 분할 다중 접속) 프레임들을 포함하며, 이들은 TDMA 프레임 0 내지 25로 라벨링된다. 각각의 TDMA 프레임은 추가로 8개의 타임 슬롯들로 분할되며, 이들은 타임 슬롯 0 내지 7로 라벨링된다. 각 타임 슬롯에서의 전송은 GSM에서 "버스트"로 지칭된다. 각각의 버스트는 2개의 테일 비트(TB) 필드, 2개의 데이터 필드, 트레이닝 시퀀스 필드, 및 가드 주기(GP)를 포함한다. 각 필드에 대한 이진 비트들/8진 심벌들의 수는 괄호 안에 제시된다. GSM에 대한 프레임 및 시간 구조는 널리 공개된 문서 3GPP TS 05.01에 제시되어 있다. 8 shows a frame and type slot structure for GSM. The time line for transmission is divided into multiframes. Each multiframe reaches 120 mec and contains 26 TDMA (time division multiple access) frames, which are labeled TDMA frames 0-25. Each TDMA frame is further divided into eight time slots, which are labeled with time slots 0-7. Transmission in each time slot is referred to as "burst" in GSM. Each burst includes two tail bit (TB) fields, two data fields, a training sequence field, and a guard period (GP). The number of binary bits / eight symbols for each field is given in parentheses. The frame and time structure for GSM is presented in the widely published document 3GPP TS 05.01.
음성 통화에 있어서, 무선 장치/사용자에게는 통화 기간 동안 하나의 타임 슬롯 인덱스가 할당된다. 사용자에 대한 사용자-특정 데이터는 그 사용자에게 할 당된 타임 슬롯 및 트래픽 데이터에 대해 사용되는 TDMA 프레임들에서 전송된다. 패킷 데이터 통화에 있어서, 사용자에게는 하나의 슬롯 인덱스(음성 통화와 유사)가 할당되거나, 다수의 슬롯 인덱스들(멀티-슬롯으로 지칭됨)이 할당된다. 하나 이상의 버스트들은 멀티-슬롯에서 전송된다. 멀티-슬롯 구성은 인접 시간 슬롯들에서 상이한 변조 방식들(GMSK 및 8PSK)의 버스트 전송을 허용한다. In a voice call, the wireless device / user is assigned one time slot index for the duration of the call. User-specific data for a user is transmitted in the TDMA frames used for the time slot and traffic data assigned to that user. In a packet data call, a user is assigned one slot index (similar to a voice call) or multiple slot indices (called multi-slots). One or more bursts are sent in a multi-slot. The multi-slot configuration allows burst transmission of different modulation schemes (GMSK and 8PSK) in adjacent time slots.
변조기(120)는 버스트의 끝에서 가드 주기(GP) 동안 GMSK 및 8PSK 모드 사이에서 스위칭될 수 있다. 가드 주기는 시간 슬롯 1,2,3,5,6, 및 7에 대해 8 심벌 주기에 이르고 시간 슬롯 0 및 4에 대해 9 심벌 주기에 이른다. GMSK 및 8PSK 사이의 전이 기간 동안, 필터의 돌발적인 연결 또는 연결해제는 변조기 출력 신호 에서의 불연속성을 초래하고, 이는 바람직하지 않은 스펙트럼 효과들을 야기한다. 변조기 출력 신호 의 진폭 및 위상 모두에서의 연속성을 갖는, GMSK 및 8PSK 사이의 평탄한 전이는 (1) 가드 주기 동안 및 필터들에 적절한 데이터 패턴들을 제공하고, (2) 새로운 변조 방식에 대해 전-프로세서에서 적절한 초기 위상 값을 사용하며, (3) 아래에서 제시되는 바와 같이 필터를 점진적으로 턴 온/오프함으로써 달성될 수 있다. The modulator 120 may be switched between GMSK and 8PSK modes during the guard period GP at the end of the burst. The guard period reaches eight symbol periods for time slots 1,2,3,5,6, and 7 and nine symbol periods for time slots 0 and 4. During the transition period between GMSK and 8PSK, Unexpected connection or disconnection of the filter results in a modulator output signal. This results in discontinuity in, which leads to undesirable spectral effects. Modulator output signal A smooth transition between GMSK and 8PSK, with continuity in both amplitude and phase of (1) during the guard period And Provide appropriate data patterns for the filters, (2) use the appropriate initial phase value in the pre-processor for the new modulation scheme, and (3) as shown below This can be accomplished by gradually turning the filter on and off.
도9는 8-심벌 가드 주기동안 GMSK에서 8PSK로의 전이에 대한 제어들 및 심벌들을 보여준다. 실시예에서, -1값을 갖는 4개의 GMSK 입력 비트들 및 뒤이어 7 값을 갖는 4개의 8PSK 그레이 코딩된 심벌들 이 도9에 제시된 바와 같이 가드 주기 동안 사용된다. 입력 비트들 은 전-프로세서(430 및 440)에 의해 처리되어, 도4에서 설명한 바와 같이 GMSK 심벌들 및 을 각각 생성한다. 그레이 코딩된 심벌들 은 전-프로세서(450)에 의해 처리되어 도5에서 설명한 바와 같이 8PSK 심벌들 을 생성한다. 필터에 대한 데이터 패턴은 로 주어진다. 9 shows the controls and symbols for the transition from GMSK to 8PSK during the 8-symbol guard period. In an embodiment, four GMSK input bits with a value of -1 And subsequently four 8PSK gray coded symbols with a value of 7 This is used during the guard period as shown in FIG. Input bits Is processed by pre-processors 430 and 440, so that GMSK symbols as described in FIG. And Create each of them. Gray coded symbols Is processed by the pre-processor 450 and 8PSK symbols as described in FIG. Create The data pattern for the filter is Is given by
제어 신호는 가드 주기의 심벌 주기 5(간단히 GP 심벌 주기 5)의 시작에서 논리 하이에서 논리 로우로 전이한다. 전-프로세서(430)로부터의 GMSK 심벌들 은, 제어 신호가 논리 하이에 위치할 때 GP 심벌 주기 5에 앞서 필터에 대한 필터 입력 심벌들 으로서 제공된다. 전 프로세서(450)으로부터의 8PSK 심벌들 은 제어 신호가 논리 로우일 때, GP 심벌 주기 5에서 시작하여 필터 입력 심벌들 으로서 제공된다. The control signal transitions from logic high to logic low at the start of symbol period 5 of the guard period (simply GP symbol period 5). GMSK symbols from pre-processor 430 silver, Prior to GP symbol period 5 when the control signal is at logic high Filter input symbols for the filter It is provided as. 8PSK Symbols from All Processors 450 silver Filter input symbols starting at GP symbol period 5 when the control signal is logic low It is provided as.
제어 신호는 GP 심벌 주기 5의 시작에서 논리 로우로부터 논리 하이로 전이된다. 전 프로세서(440)으로부터의 GMSK 심벌들 은 제어 신호가 논리 로우일 때 GP 심벌 주기 5에 앞서 필터에 대한 필터 입력 심벌들 으로 제공된다. 제어 신호가 논리 하이에 위치할 때 GP 심벌 주기 5에서 시작하여 필터 입력 심벌들 으로서 제로들이 제공된다. 이러한 제로들은 필터 컨텐츠를 플러쉬 아웃(flush out) 시키는데 사용된다. The control signal transitions from logic low to logic high at the start of GP symbol period 5. GMSK symbols from all processor 440 silver Prior to GP symbol period 5 when the control signal is logic low Filter input symbols for the filter Is provided. Filter input symbols starting at GP symbol period 5 when the control signal is at logic high As zeros are provided. These zeros Used to flush out filter content.
9-심벌 가드 주기에 있어서, -1 값을 갖는 4개의 GMSK 입력 비트들 및 뒤이은 7을 값을 갖는 5개의 8PSK 그레이 코딩된 심벌들을 포함하는 데이터 패턴이 가드 주기로 사용되며, 즉 이다. 제어 신호는 논리 하이에서 논리 로우로 전이하고, 제어 신호는 GP 심벌 주기 5의 시작에서 논리 로우에서 논리 하이로 전이하며, 이는 8-심벌 가드 주기와 동일하다. For a 9-symbol guard period, a data pattern comprising four GMSK input bits with a value of −1 followed by five 8PSK gray coded symbols with a value of 7 is used as the guard period, ie to be. The control signal transitions from logic high to logic low, The control signal transitions from logic low to logic high at the start of GP symbol period 5, which is equivalent to an 8-symbol guard period.
테이블 2는 GMSK에서 8PSK로의 전이에서 가드 주기동안 및 필터들의 컨텐츠를 보여준다. 필터 입력 심벌들 은 5-탭 필터로 제공된다. 각각의 심벌 주기에 있어서, 필터는 도7에 제시된 바와 같이 현재 입력 심벌 및 4개의 이전 입력 심벌들 상에서 동작한다. 필터 입력 심벌들 은 3-탭 필터로 제공된다. 각 심벌 주기에 있어서, 필터는 도7에 제시된 바와 같이 현재 입력 심벌 및 2개의 이전 입력 심벌들에서 동작한다. 간략화를 위해, 테이블 2는 필터 입력 심벌들 및 을 생성하는데 사용되는 입력 비트들 및 그레이 코딩된 심벌들 을 보여준다. 테이블 2에서 "t"는 선행 버스트의 제2 테일 비트 필드에 대한 알려진 심벌을 표시한다(선행 버스트가 GMSK이면, t=1이고, 선행 버스트가 8PSK이면 t=7임). 테이블 2의 "x"는 선행 버스트로부터 필터에 저장된 알려지지 않은 심벌을 표시한다. Table 2 shows the guard cycle during the transition from GMSK to 8PSK. And Show the contents of the filters. Filter input symbols Silver 5-tap Provided as a filter. For each symbol period, The filter operates on the current input symbol and four previous input symbols as shown in FIG. Filter input symbols Silver 3-tap Provided as a filter. For each symbol period, The filter operates on the current input symbol and two previous input symbols as shown in FIG. For simplicity, Table 2 shows filter input symbols And Input bits used to generate And gray coded symbols Shows. "T" in Table 2 indicates the known symbol for the second tail bit field of the preceding burst (t = 1 if the leading burst is GMSK and t = 7 if the preceding burst is 8PSK). "X" in Table 2 indicates an unknown symbol stored in the filter from a preceding burst.
테이블 2 - GMSK에서 8PSK로의 전이Table 2-Transition from GMSK to 8PSK
테이블 2는 필터 입력들의 타이밍에 기반한 및 필터들의 컨텐츠를 보여준다. 필터 출력은 필터 입력에 대해 2 심벌 주기만큼 지연된다(예를 들 어, 첫 번째 -1이 n=4에서 필터로 입력되고 n=6에서 필터 출력에 나타남). 필터 출력은 필터 입력에 대한 1 심벌 주기 만큼 지연된다(예를 들어, 첫 번째 -1이 n=4에서 필터에 입력되고, n=5에서 필터 출력에 나타남). Table 2 shows the timing of the filter inputs. And Show the contents of the filters. Filter output is Delayed by 2 symbol periods for the filter input (for example, the first -1 at n = 4 Input into the filter and appear in the filter output at n = 6). Filter output is Delayed by one symbol period for the filter input (for example, the first -1 at n = 4 Input to the filter, and appear in the filter output at n = 5).
테이블 2에 제시된 바와 같이, GP 심벌 주기 n=5에서 7 값을 갖는 첫 번째 그레이 코딩된 심벌이 필터에 입력되고 첫 번째 제로가 필터에 입력된다. n=7에서 필터는 완전히 플러쉬 아웃되고 제로들로 채워지며, 따라서 그 후에 턴 오프된다. GMSK 파형은 본질적으로 GP 심벌 주기 n=4에서 종료하며, 이는 최종 심벌 주기이며, 여기서 및 필터 컨텐츠들은 단지 GMSK 심벌들만으로 채워진다. 8PSK 파형은 GP 심벌 주기 n=9에서 시작하고, 이는 제1 심벌 주기이며, 여기서 필터는 단지 8PSK 심벌들만으로 채워지며 필터는 제로들로 채워진다. GP 심벌 주기 n=5 내지 n=8로부터, 변조기 출력 신호는 순수한 GMSK도 아니고, 순수한 8PSK도 아니다. 이러한 심벌 주기들 동안 및 필터 출력들은 GMSK 및 8PSK 사이의 내삽으로 간주되고, 필터는 제로 입력들에 기반한 내삽을 수행한다. As shown in Table 2, the first gray coded symbol with a value of 7 at GP symbol period n = 5 is Is entered into the filter and the first zero Is entered into the filter. at n = 7 The filter is flushed out completely and filled with zeros and is therefore turned off afterwards. The GMSK waveform essentially ends at GP symbol period n = 4, which is the final symbol period, where And Filter contents are filled with only GMSK symbols. The 8PSK waveform starts at GP symbol period n = 9, which is the first symbol period, where The filter is filled with only 8PSK symbols The filter is filled with zeros. From GP symbol periods n = 5 to n = 8, the modulator output signal is neither pure GMSK nor pure 8PSK. During these symbol periods And Filter outputs are considered interpolation between GMSK and 8PSK, The filter performs interpolation based on zero inputs.
8-심벌 및 9-심벌 가드 주기에 대한 상술한 데이터 패턴들은 바람직한 특성들을 갖도록 선택된다. 첫째, 이러한 데이터 패턴들은 8PSK 파형의 엔벨로프의 변동을 감소시킨다. GSM은 8PSK 버스트에 대한 타임 마스크(전력 레벨 대 시간)을 정의한다. 이러한 타임 마스크는 8PSK 버스트의 유용한 부분에 앞서 제1 테일 비 트 필드(또는 첫 번째 3개의 "가드" 심벌들)의 8PSK 심벌들이 2.4dB 이하의 진폭 변동을 가질 것을 요구한다. 8PSK는 비-일정(non-constant) 엔벨로프 변조이기 때문에, 선행하는 가드 주기에서 랜덤과 같은 데이터 패턴은 타임 마스크를 실패시키는 큰 엔벨로프 변동을 야기한다. 8PSK 버스트의 첫 번째 3개의 가드 심벌들은 7 값을 갖는 그레이 코딩된 심벌로부터 유도되고, 데이터 패턴의 마지막 약간의 심벌들은 가드 심벌들에서 사용되는 것들과 매칭하기 위해서 7 값을 갖는 그레이 코딩된 심벌들이 되도록 선택된다. 동일한 그레이 코딩된 심벌들의 스트림으로부터 생성된 8PSK 심벌들 은 50.7812 kHz의 톤을 가지는데, 이는 270.833 kHz의 8PSK 심벌 레이트 및 심벌 주기당 3π/8 라디안 레이트에서 각 8PSK 심벌이 회전되기 때문이다. 따라서 필터 출력은 50.7812 kHz의 톤과 유사하다. 이러한 톤의 엔벨로프는 1.0 dB 및 1.3 dB 사이에서 변동하고, 따라서 GSM의 타임 마스크 요구조건을 만족시킨다. The aforementioned data patterns for 8-symbol and 9-symbol guard periods are chosen to have desirable characteristics. First, these data patterns reduce the variation of the envelope of the 8PSK waveform. GSM defines a time mask (power level vs. time) for 8PSK bursts. This time mask requires that the 8PSK symbols of the first tail bit field (or the first three "guard" symbols) have an amplitude variation of less than 2.4 dB prior to the useful portion of the 8PSK burst. Since 8PSK is a non-constant envelope modulation, random-like data patterns in the preceding guard period cause large envelope fluctuations that fail the time mask. The first three guard symbols of the 8PSK burst are derived from a gray coded symbol with a value of 7, and the last few symbols of the data pattern are gray coded symbols with a value of 7 to match those used in the guard symbols. Is selected. 8PSK symbols generated from the same stream of gray coded symbols Has a tone of 50.7812 kHz because each 8PSK symbol is rotated at an 8PSK symbol rate of 270.833 kHz and a 3π / 8 radian rate per symbol period. therefore The filter output is similar to a tone of 50.7812 kHz. The envelope of this tone varies between 1.0 dB and 1.3 dB, thus meeting the time mask requirements of GSM.
둘째로, 데이터 패턴들은 GMSK 버스트의 끝에서 변조기의 내부 상태에 대한 GSM 요구조건을 만족시킨다. GMSK의 제1 비트가 변조기에 입력되기 전에 그리고 GMSK 버스트의 최종 비트 후에, 모두 1값으로 구성되는 입력 비트 스트림이 변조기에 입력된 것처럼 변조기가 내부 상태를 갖는 것이 요구된다. 따라서, 데이터 패턴들의 첫 번째 약간의 입력 비트들이 -1 값으로 선택된다. 동일한 입력 비트들의 스트림으로부터 생성된 GMSK 심벌들 은 67.7kHz의 톤을 가지며, 이는 270.83 kHz의 GMSK 심벌 레이트 및 심벌 주기당 π/2 라디안 레이트에서의 GMSK 심 벌 회전으로부터 비롯된다. Secondly, the data patterns meet the GSM requirements for the internal state of the modulator at the end of the GMSK burst. Before the first bit of GMSK is input to the modulator and after the last bit of the GMSK burst, it is required that the modulator has an internal state as if an input bit stream consisting of all ones was input to the modulator. Thus, the first few input bits of the data patterns are selected with a -1 value. GMSK symbols generated from the same stream of input bits Has a tone of 67.7 kHz, which results from the GMSK symbol rate at 270.83 kHz and the π / 2 radian rate per symbol period.
임의의 바람직한 특성들을 갖는 예시적인 데이터 패턴들이 위에서 설명된다. 그러나, 다른 데이터 패턴들이 가드 주기를 위해 사용될 수 있다. Exemplary data patterns with certain desirable characteristics are described above. However, other data patterns can be used for the guard period.
8PSK 심벌들 을 위해 사용할 초기 위상 는 GMSK 파형으로부터 8PSK 파형으로의 평탄한 위상 전이를 제공하도록 선택된다. GP 심벌 주기 n=1 내지 n=4에 있어서, 입력 비트들 은 -1이고, GMSK 심벌들 은 반시계 방향으로 심벌 주기당 π/2 라디안 레이트로 회전한다. GP 심벌 주기 n=4에서의 최종 GMSK 심벌 은 현재 멀티-슬롯의 이러한 비트에 선행하는 비트들의 수에 따라 0도, 90도, 180도, 또는 270도 중 하나의 위상을 갖는다. GP 심벌 주기 n=5 내지 n=8(8-심벌 가드 주기의 경우) 또는 n=9(9-심벌 가드 주기의 경우)에 있어서, 그레이 코딩된 심벌들은 7값을 가지고, 8PSK 심벌들 은 동일한 반시계 방향으로 심벌 주기당 3π/8 라디안 레이트로 회전한다. 8PSK Symbols Initial phase to use for Is selected to provide a flat phase transition from the GMSK waveform to the 8PSK waveform. Input bits for GP symbol period n = 1 to n = 4 Is -1 and GMSK symbols Rotates at a π / 2 radian rate per symbol period in the counterclockwise direction. Last GMSK symbol in GP symbol period n = 4 Has a phase of one of 0 degrees, 90 degrees, 180 degrees, or 270 degrees depending on the number of bits preceding this bit of the current multi-slot. For GP symbol period n = 5 to n = 8 (for 8-symbol guard period) or n = 9 (for 9-symbol guard period), gray coded symbols have 7 values and 8PSK symbols Rotates at 3π / 8 radian rate per symbol period in the same counterclockwise direction.
도10은 GMSK 심벌들 및 8PSK 심벌들 의 위상들을 보여준다. 평탄한 전이를 보장하기 위해서, 8PSK 심벌들은 GMSK 심벌들과 동일한 회전 경향(trend)을 따라야만 한다. 도10에 제시된 예에서, GP 심벌 주기 n=4에서의 최종 GMSK 심벌은 270도 또는 3π/2 위상을 갖는다. 회전 경향을 계속하기 위해서, GP 심벌 주기 n=5에서의 첫 번째 8PSK는 위상을 가져야만 한다. 심벌 인덱스 n이 첫 번째 8PSK 심벌에 대해 0으로 설정되면, 15π/8 위상은 등식(10)에 제시된 바와 같이 로 획득된다. 심벌 인덱스 n이 첫 번째 8PSK 심벌에 대해 다른 값으로 설정되면, 를 위해 다른 값이 사용될 수 있다. 10 GMSK symbols And 8PSK symbols Shows the phases of. In order to ensure a smooth transition, 8PSK symbols must follow the same rotation trend as GMSK symbols. In the example shown in Fig. 10, the final GMSK symbol in GP symbol period n = 4 has 270 degrees or 3π / 2 phase. To continue the trend of rotation, the first 8PSK at GP symbol period n = 5 Must have a phase If symbol index n is set to 0 for the first 8PSK symbol, then the 15π / 8 phase is as shown in equation (10). Is obtained. If symbol index n is set to a different value for the first 8PSK symbol, Other values may be used.
테이블 3은 GP 심벌 주기 n=4에서 최종 GMSK 심벌에 대한 말단 위상들에 대해 GP 심벌 주기 n=5에서 첫 번째 8PSK 심벌의 초기 위상을 보여준다. 는 테이블 3에서 3π/8의 유닛들/증분들(units/increments)로 주어진다. 초기 위상 는 GP 심벌 주기 n=5에서 시작시에 사용되고, 다음 GMSK 대 8PSK 전이시까지 일정하게 유지된다. Table 3 shows the initial phase of the first 8PSK symbol in GP symbol period n = 5 for the end phases for the final GMSK symbol in GP symbol period n = 4. Is given in units of 3π / 8 units / increments in Table 3. Initial phase Is used at the start in GP symbol period n = 5 and remains constant until the next GMSK to 8PSK transition.
테이블 3Table 3
n=4에서 최종 GMSK 심벌의 위상Phase of final GMSK symbol at n = 4
n=5에서 첫 번째 8PSK 심벌의 위상Phase of first 8PSK symbol at n = 5
초기 위상 Initial phase
00
3π/83π / 8
1One
π/2π / 2
7π/87π / 8
1313
ππ
11π/811π / 8
99
3π/23π / 2
15π/815π / 8
55
도 11은 8-심벌 가드 주기에 대한 8PSK로부터 GMSK로의 전이를 위한 제어 및 심벌을 보여준다. 실시예에서, 7 값을 갖는 4개의 8PSK 그레이 코딩된 심벌들 및 뒤이은 -1 값을 갖는 4개의 GMSK 입력 비트들 로 구성되는 데이터 패턴이 도11에 제시된 바와 같이 가드 주기동안 사용된다. 이러한 데이터 패 턴은 상술한 GMSK 대 8PSK 전이와 유사한 이유에 기반하여 선택된다. 데이터 패턴은 으로 주어진다. 제어 신호는 GP 심벌 주기 5의 시작에서 로직 로우로부터 로직 하이로 전이한다. 8PSK 심벌들 은 GP 심벌 주기 5에 앞서 필터에 대한 필터 입력 심벌들 으로서 제공되고, GMSK 심벌들 은 GP 심벌 주기 5에서 시작하는 필터 입력 심벌 으로서 제공된다. 제어 신호는 GP 심벌 주기 7, 또는 아래에서 설명되는 이유로 전이 보다 2 심벌 주기 늦게 논리 하이에서 논리 로우로 전이한다. 제로들이 GP 심벌 주기 7에 앞서 필터에 대한 필터 입력 심벌들 으로서 제공되고, GMSK 심벌들 은 GP 심벌 주기 7에서 시작하는 필터 입력 심벌 으로서 제공된다. 11 shows the controls and symbols for the transition from 8PSK to GMSK for an 8-symbol guard period. In an embodiment, four 8PSK gray coded symbols with a value of 7 And four GMSK input bits with a subsequent -1 value A data pattern consisting of 2 is used during the guard period as shown in FIG. This data pattern is selected based on similar reasons to the GMSK to 8PSK transition described above. The data pattern is Given by The control signal transitions from logic low to logic high at the start of GP symbol period 5. 8PSK Symbols Prior to GP symbol cycle 5 Filter input symbols for the filter Provided as, GMSK symbols Filter input symbols starting at GP symbol period 5. It is provided as. The control signal is GP symbol period 7, or for the reasons described below Transition from logic high to logic low two symbol periods later than transition. Zeros prior to GP symbol cycle 7 Filter input symbols for the filter Provided as, GMSK symbols Filter input symbols starting at GP symbol period 7. It is provided as.
9-심벌 가드 주기에 있어서, 7 값을 갖는 5개의 8PSK 그레이 코딩된 심벌들 및 뒤이은 -1 값을 갖는 4개의 GMSK 입력 비트들로 구성되는 데이터 패턴이 가드 주기동안 사용되고, 즉 이다. 제어 신호는 GP 심벌 주기 5의 시작에서 논리 로우로부터 논리 하이로 전이하고, 제어 신호는 GP 심벌 주기 7의 시작에서 논리 하이에서 논리 로우로 전 이하며, 이는 8-심벌 가드 주기와 동일하다. 8-심벌 및 9-심벌 주기들의 데이터 패턴들은 상술한 바람직한 특성들을 갖도록 선택된다. 그러나, 다른 데이터 패턴들이 또한 사용될 수 있다. In the 9-symbol guard period, a data pattern consisting of 5 8PSK gray coded symbols with 7 values followed by 4 GMSK input bits with a -1 value is used during the guard period, i.e. to be. The control signal transitions from logic low to logic high at the start of GP symbol period 5, The control signal transitions from logic high to logic low at the start of GP symbol period 7, which is equivalent to an 8-symbol guard period. Data patterns of 8-symbol and 9-symbol periods are selected to have the desired characteristics described above. However, other data patterns can also be used.
테이블 4는 8PSK 대 GMSK 전이에 대한 가드 주기동안 및 필터들의 컨텐츠를 보여준다. 간략화를 위해, 테이블 4는 필터 입력 심벌들 및 를 생성하기 위해서 사용되는 입력 비트들 및 그레이 코딩된 심벌들 을 보여준다. Table 4 shows the guard periods for 8PSK to GMSK transitions. And Show the contents of the filters. For simplicity, Table 4 shows filter input symbols. And Input bits used to generate And gray coded symbols Shows.
테이블 4 : 8PSK 대 GMSK 전이Table 4: 8PSK vs. GMSK Transition
테이블 4에 제시된 바와 같이, -1의 첫 번째 이진 입력 비트가 심벌 주기 n=5에서 필터로 입력되고, -1의 첫 번째 이진 입력 비트가 심벌 주기 n=7에서 필터로 입력된다. 필터에 대한 변환된 심벌 이 등식(7)에 제시된 바와 같이 현재 입력 비트 및 2개의 이전 입력 비트들에 기반하여 획득되기 때문에, 필터보다 2 심벌 주기 늦게 인에이블된다. 필터는 n=9에서 -1 값으로 완전히 채워진다. 8PSK 파형은 본질적으로 GP 심벌 주기 n=4에서 종료하고, 이는 최종 심벌 주기이고, 여기서 필터는 단지 8PSK 심벌들로만 채워지고 필터는 제로들로 채워진다. GMSK 파형은 GP 심벌 주기 n=9에서 시작하고, 이는 첫 번째 심벌 주기이며, 여기서 및 필터들은 단지 GMSK 심벌들로만 채워진다. GP 심벌 주기 n=5 내지n=8로부터, 변조기 출력 신호는 순수한 8PSK 신호도 아니고, 순수한 GMSK 신호도 아니다. 이러한 심벌 주기들 동안 및 필터 출력들은 8PSK 및 GMSK 사이의 보간으로서 간주되고, 필터는 제로 및 -1 입력들로 보간을 수행한다. As shown in Table 4, the first binary input bit of -1 is at symbol period n = 5. Input into the filter, and the first binary input bit of -1 is at symbol period n = 7 Input to the filter. Transformed symbol for the filter Since it is obtained based on the current input bit and two previous input bits as shown in this equation (7), It is enabled two symbol periods later than the filter. The filter is fully filled with -1 values at n = 9. The 8PSK waveform essentially ends at GP symbol period n = 4, which is the final symbol period, where The filter is filled with only 8PSK symbols The filter is filled with zeros. The GMSK waveform starts at GP symbol period n = 9, which is the first symbol period, where And The filters are only filled with GMSK symbols. From GP symbol periods n = 5 to n = 8, the modulator output signal is neither a pure 8PSK signal nor a pure GMSK signal. During these symbol periods And The filter outputs are considered as interpolation between 8PSK and GMSK, The filter performs interpolation with zero and -1 inputs.
GMSK 심벌들 및 을 위해 사용할 초기 위상 은 8PSK 파형으로부터 GMSK 파형으로의 평탄한 전이를 제공하도록 선택된다. 이는 8PSK 심벌들과 동일한 회전 경향을 GMSK 심벌들이 따르도록 보장함으로써 달성될 수 있다. GP 심벌 주기 n=4에서의 최종 8PSK 심벌 은 16개의 가능한 위상들, 또는 (여기서, 는 0 내지 15 사이의 임의의 정수임) 중 하나를 가질 수 있다. 평탄한 전이를 보장하기 위해서, GP 심벌 주기 n=5에 대한 GMSK 심벌들 및 의 첫 번째 쌍의 위상은 (1) 최종 8PSK 심벌 위상에 π/2를 더하고, (2) 결과 위상을 π/2 정수 배에 가장 가까운 값으로 라운딩함으로써 결정될 수 있다. 이러한 라운딩은 GMSK 심벌들의 위상이 π/2의 정수 배가 되고(GMSK 변조기 설계를 간략화함) 위상 회전에 대한 작은 분열(disruption)만이 발생하도록 한다. 테이블 5는 GP 심벌 주기 n=4에서 최종 8PSK 심벌에 대한 상이한 말단(ending) 위상들에 대해 GP 심벌 주기 n=5에서 첫 번째 GMSK 심벌의 초기 위상을 보여준다. 초기 위상 는 GP 심벌 주기 n=5에서 시작시에 사용되고, 다음 8PSK 대 GMSK 전이까지 일정하게 유지된다. GMSK symbols And Initial phase to use for Is selected to provide a smooth transition from the 8PSK waveform to the GMSK waveform. This can be accomplished by ensuring that GMSK symbols follow the same rotational trend as 8PSK symbols. Last 8PSK Symbol at GP Symbol Period n = 4 Is 16 possible phases, or (here, May be any integer between 0 and 15). GMSK symbols for GP symbol period n = 5 to ensure smooth transition And The phase of the first pair of can be determined by (1) adding π / 2 to the final 8PSK symbol phase, and (2) rounding the resulting phase to the value closest to an integer multiple of π / 2. This rounding causes the phase of the GMSK symbols to be an integer multiple of π / 2 (simplifies the GMSK modulator design) and causes only a small disruption to phase rotation. Table 5 shows the initial phase of the first GMSK symbol in GP symbol period n = 5 for the different ending phases for the last 8PSK symbol in GP symbol period n = 4. Initial phase Is used at the start in GP symbol period n = 5 and remains constant until the next 8PSK to GMSK transition.
테이블 5Table 5
n=4에서 최종 8PSK 심벌의 위상Phase of final 8PSK symbol at n = 4
n=5에서 첫 번째 GMSK 심벌의 위상Phase of first GMSK symbol at n = 5
초기 위상 Initial phase
00
π/2π / 2
1One
π/8π / 8
π/2π / 2
1One
2π/82π / 8
π/2π / 2
1One
3π/83π / 8
ππ
22
4π/84π / 8
ππ
22
5π/85π / 8
ππ
22
6π/86π / 8
ππ
22
7π/87π / 8
3π/23π / 2
33
8π/88π / 8
3π/23π / 2
33
9π/89π / 8
3π/23π / 2
33
10π/810π / 8
3π/23π / 2
33
11π/811π / 8
00
00
12π/812π / 8
00
00
13π/813π / 8
00
00
14π/814π / 8
00
00
15π/815π / 8
π/2π / 2
1One
여기서 제시된 통합 GMSK/8PSK 변조기는 다양한 장점들을 제공한다. 첫째, 하나의 변조기가 다수의 변조 방식들/포맷들(예를 들면, GMSK 및 8PSK)을 지원하는데 사용될 수 있다. 이는 변조기 설계, 변조기 및 송신 데이터 프로세서 사이의 인터페이스 등을 간략화한다. 통합 변조기는 GMSK 및 8PSK 파형들 사이의 보간들을 수행하기 위해 필터를 사용함으로써, GMSK 및 8PSK 사이의 손쉽고 평탄한 전이를 허용한다. 이는 인접 타임 슬롯들에서 전송되는 버스트들을 위해 혼합된 변조 포맷들(GMSK 및 8PSK)이 사용되는 멀티-슬롯 구성에 특히 바람직하다. 또한, GMSK 심벌들 은 8PSK 심벌들 의 서브셋이기 때문에, 필터의 복잡도는 GMSK 및 8PSK 모두를 지원하기 위해서, (있다 하더라도) 약간만 증가된다. The integrated GMSK / 8PSK modulator presented here provides various advantages. First, one modulator can be used to support multiple modulation schemes / formats (eg, GMSK and 8PSK). This simplifies the modulator design, the interface between the modulator and the transmit data processor, and the like. Integrated modulator to perform interpolation between GMSK and 8PSK waveforms By using a filter, it allows an easy and smooth transition between GMSK and 8PSK. This is particularly desirable for multi-slot configurations where mixed modulation formats (GMSK and 8PSK) are used for bursts transmitted in adjacent time slots. In addition, GMSK symbols Silver 8PSK symbols Is a subset of, The complexity of the filter is only slightly increased (if any) to support both GMSK and 8PSK.
명확화를 위해서, 특정 실시예들이 GMSK 및 8PSK 통합 변조기에 대해 상술되었다. 통합 변조기의 다른 실시예들이 여기서 제시된 내용에 기반하여 이용될 수 있다. 일반적으로, 통합 변조기는 다수의 변조 방식들을 지원하도록 설계될 수 있으며, 각각의 지원되는 변조 방식은 CPM 방식, PSK 방식, 직교 진폭 변조(QAM) 방식 등일 수 있다. 통합 변조기는 다수의 펄스 정형 함수들을 위해 다수의 필터들을 포함할 수 있다. 필터들의 수 및 그들의 임펄스 응답들은 지원되는 특정 변조 방식 및/또는 지원되는 변조 방식에 의해 요구되는 펄스 정형에 의해 결정된다. 예를 들어, 필터는 8PSK 파형(상술하였음) 및/또는 다른 PSK 방식의 다른 PSK 파형들을 위해 사용될 수 있다. 또 다른 예로서, PSK 파형은 필터(상술하였음), 필터들(예를 들면, 및 필터)의 조합, 또는 다른 필터(들)로 필터링될 수 있다. For clarity, certain embodiments have been described above with respect to GMSK and 8PSK integrated modulators. Other embodiments of an integrated modulator may be used based on the teachings presented herein. In general, an integrated modulator may be designed to support multiple modulation schemes, and each supported modulation scheme may be a CPM scheme, a PSK scheme, a quadrature amplitude modulation (QAM) scheme, or the like. The integrated modulator may include multiple filters for multiple pulse shaping functions. The number of filters and their impulse responses are determined by the pulse shaping required by the particular modulation scheme supported and / or supported modulation scheme. E.g, The filter may be used for 8PSK waveforms (described above) and / or other PSK waveforms of other PSK schemes. As another example, the PSK waveform Filter (described above), filters (e.g., And Filter), or other filter (s).
여기서 제시된 통합 변조기는 다양한 무선 시스템(예를 들면, EGPRS를 지원하는 GSM 시스템)에서 사용될 수 있다. 통합 변조기는 순방향 링크(다운 링크)에서 데이터 전송을 위한 기지국 및 역방향 링크(업 링크)에서 데이터 전송을 위한 무선 장치에서 이용될 수 있다. The integrated modulators presented herein can be used in a variety of wireless systems (eg, GSM systems supporting EGPRS). Integrated modulators may be used in base stations for data transmission in the forward link (down link) and in wireless devices for data transmission in the reverse link (uplink).
통합 변조기는 다양한 수단에 의해 구현될 수 있다. 예를 들어, 통합 변조기는 하드웨어, 소프트웨어, 또는 이들의 조합으로 구현될 수 있다. 디지털 하드웨어 구현에서, 통합 변조기(예를 들어, 도4 내지 7에 제시된 처리 유닛들)는 하나 이상의 주문형 집적회로(ASIC), 디지털 신호 프로세서(DSP), 디지털 신호 처리 장치(DSPD), 프로그램어블 논리 장치(PLD), 필드 프로그램어블 게이트 어레이(FPGA), 프로세서, 제어기, 마이크로-제어기, 마이크로프로세서, 여기서 제시된 기능들을 수행하도록 설계된 전기 유닛, 또는 이들의 조합에서 구현될 수 있다. 아날로그 하드웨어 구현에서, 통합 변조기(예를 들면, 필터)는 아날로그 회로(예를 들면, 증폭기, 저항기, 커패시터, 인덕터 등)로 구현될 수 있다. The integrated modulator can be implemented by various means. For example, an integrated modulator may be implemented in hardware, software, or a combination thereof. In a digital hardware implementation, an integrated modulator (e.g., processing units shown in Figures 4-7) may comprise one or more application specific integrated circuits (ASICs), digital signal processors (DSPs), digital signal processing units (DSPDs), programmable logic. It may be implemented in an apparatus (PLD), field programmable gate array (FPGA), processor, controller, micro-controller, microprocessor, electrical unit designed to perform the functions presented herein, or a combination thereof. In analog hardware implementations, an integrated modulator (eg, a filter) may be implemented in analog circuitry (eg, an amplifier, resistor, capacitor, inductor, etc.).
소프트웨어 구현에서, 통합 변조기는 여기서 제시된 기능들을 수행하는 모듈들(예를 들면, 프로시져, 기능 등)로 구현될 수 있다. 소프트웨어 코드들이 메모리 유닛(예를 들면, 도1의 메모리 유닛 132)에 저장되고, 프로세서(예를 들면, 제어기 130)에 의해 실행될 수 있다. 메모리 유닛은 프로세서 내부 또는 외부에서 구현될 수 있다. In a software implementation, an integrated modulator may be implemented with modules (eg, procedures, functions, etc.) that perform the functions presented herein. Software codes may be stored in a memory unit (eg, memory unit 132 of FIG. 1) and executed by a processor (eg, controller 130). The memory unit may be implemented inside or outside the processor.
상술한 설명은 당업자가 본 발명의 보다 용이하게 실행할 수 있도록 하기 위 해 제시되었다. 본 발명의 다양한 변형이 가능함을 당업자가 잘 이해할 수 있을 것이다. 따라서, 본 발명은 상술한 실시예들로 제한되지 않으며, 다양한 변형이 가능하다. The foregoing description is presented to enable any person skilled in the art to more easily practice the present invention. It will be understood by those skilled in the art that various modifications of the invention are possible. Therefore, the present invention is not limited to the above-described embodiments, and various modifications are possible.
