KR100851974B1 - Apparatus for encoding information, apparatus for decoding information, method for encoding information and method for decoding information - Google Patents

Apparatus for encoding information, apparatus for decoding information, method for encoding information and method for decoding information Download PDF

Info

Publication number
KR100851974B1
KR100851974B1 KR1020060111888A KR20060111888A KR100851974B1 KR 100851974 B1 KR100851974 B1 KR 100851974B1 KR 1020060111888 A KR1020060111888 A KR 1020060111888A KR 20060111888 A KR20060111888 A KR 20060111888A KR 100851974 B1 KR100851974 B1 KR 100851974B1
Authority
KR
South Korea
Prior art keywords
data
information bit
puncturing
end position
start position
Prior art date
Application number
KR1020060111888A
Other languages
Korean (ko)
Other versions
KR20080001581A (en
Inventor
에이지 사카키
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20080001581A publication Critical patent/KR20080001581A/en
Application granted granted Critical
Publication of KR100851974B1 publication Critical patent/KR100851974B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/1177Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • H03M13/6362Error control coding in combination with rate matching by puncturing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • H03M13/6362Error control coding in combination with rate matching by puncturing
    • H03M13/6368Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393Rate compatible low-density parity check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6502Reduction of hardware complexity or efficient processing

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명은 저밀도 패리티 검사 부호에 있어서의 정보 부호화 기술 및 정보 복호 기술에 관한 것으로서, 본 발명에 따른 정보 부호화 장치는 소정 검사 행렬을 이용하여 정보 비트열을 부호화함으로써 부호어(codeword)를 생성하는 부호화부 및 생성된 부호어의 데이터 중 소정 범위의 데이터를 삭제하는 부호어 데이터 삭제부를 포함하고, 소정 검사 행렬은 열방향으로 상기 검사 행렬의 행가중치와 같은 수의 부분 행렬로 분할하면 각 부분 행렬의 행가중치가 1인 것을 특징으로 함으로써, 회로 규모를 축소하면서 성능의 열화를 억제할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information encoding technique and an information decoding technique in a low density parity check code. The information encoding apparatus according to the present invention encodes an information bit string using a predetermined check matrix to generate a codeword. And a codeword data deletion unit for deleting data of a predetermined range among the data of the codeword and the generated codeword, wherein the predetermined parity check matrix is divided into the same number of partial matrixes as the row weight of the parity check matrix in the column direction. By having a row weight of 1, deterioration in performance can be suppressed while reducing the circuit scale.

Description

정보 부호화 장치, 정보 복호 장치, 정보 부호화 방법 및 정보 복호 방법{Apparatus for encoding information, apparatus for decoding information, method for encoding information and method for decoding information}Information encoding apparatus, information decoding apparatus, information encoding method and information decoding method {Apparatus for encoding information, apparatus for decoding information, method for encoding information and method for decoding information}

도 1은 본 발명의 일 실시예에 따른 저밀도 패리티 검사 부호의 검사 행렬의 구성을 나타낸다.1 shows a structure of a parity check matrix of a low density parity check code according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 검사 행렬을 사용한 펑쳐링 적용의 일 예를 나타낸다.2 shows an example of puncturing application using a parity check matrix according to an embodiment of the present invention.

도 3는 본 발명의 일 실시예에 따른 검사 행렬을 사용한 펑쳐링 적용의 다른 예를 나타낸다.3 shows another example of puncturing application using a parity check matrix according to an embodiment of the present invention.

도 4는 종래 기술에 따른 검사 행렬을 사용한 펑쳐링 적용의 일 예를 나타낸다.4 illustrates an example of puncturing application using a check matrix according to the prior art.

도 5는 본 발명의 일 실시예에 따른 저밀도 패리티 검사 부호의 처리 장치의 구성도이다.5 is a block diagram of an apparatus for processing a low density parity check code according to an embodiment of the present invention.

도 6은 본 발명의 일 실시예에 따른 정보 부호화 장치의 구성도이다.6 is a configuration diagram of an information encoding apparatus according to an embodiment of the present invention.

도 7은 본 발명의 일 실시예에 따른 정보 복호 장치의 구성도이다.7 is a configuration diagram of an information decoding apparatus according to an embodiment of the present invention.

본 발명은 저밀도 패리티 검사 부호에 있어서의 정보 부호화 기술 및 정보 복호 기술에 관한 것으로, 특히 복수의 부호화율에 대응할 수 있는 저밀도 패리티 검사 부호의 정보 부호화 장치, 정보 복호 장치, 정보 부호화 방법 및 정보 복호 방법에 관한 것이다.The present invention relates to an information encoding technique and an information decoding technique in a low density parity check code. In particular, an information encoding apparatus, an information decoding apparatus, an information encoding method, and an information decoding method of a low density parity check code that can correspond to a plurality of coding rates. It is about.

최근 이동 통신이나 무선 LAN 등에서 데이터 전송 속도가 매우 고속화되고 있다. 이러한 분야에서는 전송로의 상태에 따라 오류 빈도가 크게 변화한다. 따라서 고속 전송을 위해서는 전송로의 상태가 변화한 경우에 효율적인 데이터 전송을 수행하는 것이 필요하다. 또한 오류 정정 기술에서는 부호화율을 변화시키면 오류 정정 능력이 바뀌게 되므로 전송로 상태에 따라 복수의 부호화율을 적절하게 선택함으로써 효율적인 데이터 전송이 가능해진다. 이와 더불어 저밀도 패리티 검사 부호(Low Density Parity Check Codes, LDPC) 등의 오류 정정 기술에 관한 연구가 왕성하게 수행되고 있다. 그러한 예로써 일본 공개특허공보 2006-54575호가 있다. 여기서, 저밀도 패리티 검사 부호란, 행렬 내의「1」의 요소의 수가 매우 적은 검사 행렬에 의해 정의되는 선형 부호를 말한다.In recent years, the data transmission speed has been very high in mobile communication, wireless LAN, and the like. In these fields, the frequency of errors varies greatly depending on the condition of the transmission path. Therefore, for high speed transmission, it is necessary to perform efficient data transmission when the state of a transmission path changes. In the error correction technique, the error correction capability is changed when the coding rate is changed, so that the data can be efficiently transmitted by appropriately selecting a plurality of coding rates according to the transmission path conditions. In addition, researches on error correction techniques such as Low Density Parity Check Codes (LDPC) have been actively conducted. One such example is Japanese Laid-Open Patent Publication No. 2006-54575. Here, the low density parity check code refers to a linear code defined by a check matrix having a very small number of elements of "1" in the matrix.

나아가, 휴대 전화와 무선 LAN의 듀얼 모드를 지원하는 단말과 같이 복수의 규격을 하나의 단말에서 실현하는 것이 요구되고 있으며, 단말에 탑재되는 저밀도 패리티 검사 부호 회로에 있어서도 회로 규모의 축소가 더욱더 필요하다. 복수의 규격에 대응하는 경우에 하나의 저밀도 패리티 검사 부호 회로에서 대응함으로써 회로 규모의 축소를 꾀할 수 있다. 하나의 저밀도 패리티 검사 부호 회로에서 여러 규격에 대응하기 위해서는 복수의 부호화율에 대응할 수 있고 정보 비트의 길이에 대해서도 유연성을 가지게 하는 것이 필요하다.Furthermore, it is required to realize a plurality of standards in one terminal, such as a terminal supporting dual modes of a cellular phone and a wireless LAN, and a reduction in circuit scale is required even for a low density parity check code circuit mounted in the terminal. . In the case of plural standards, the circuit scale can be reduced by responding in one low density parity check code circuit. In order to cope with various standards in one low density parity check code circuit, it is necessary to be able to cope with a plurality of coding rates and to have flexibility in length of information bits.

저밀도 패리티 검사 부호의 부호화 기술 및 복호 기술에 있어서 저밀도 패리티 검사 부호의 부호화율을 바꾸는 방법으로, 하나의 부호화율에 대응하는 부호화 회로, 복호 회로를 여러 개 구비하고 그들을 교체하는 방법이 제안되어 왔다. 그러나 이 방법에 따르면, 회로 규모가 너무 커지는 문제점이 있다.As a method of changing the coding rate of the low density parity check code in the coding technique and the decoding technique of the low density parity check code, a method of providing a plurality of coding circuits and decoding circuits corresponding to one coding rate and replacing them has been proposed. However, according to this method, there is a problem that the circuit scale becomes too large.

또한 터보 부호 등에서 이용되고 있는 펑쳐링(puncturing) 기법을 저밀도 패리티 검사 행렬에 적용함으로써, 하나의 저밀도 패리티 검사 부호 회로에서 복수의 부호화율에 대응하는 방법이 있다. 펑쳐링 기술이란 생성된 부호어에서 적어도 하나의 비트를 제거하여 전송함으로써 부호화율을 조정하는 기술을 말한다. 그러나 이와 같이 펑쳐링 기술을 적용하는 경우, 복수의 회로를 구비할 필요가 없어지기 때문에 회로 규모면에서는 유효하지만 펑쳐링함으로써 오류 정정 능력이 떨어지게 된다. 따라서 펑쳐링 기술을 적용하더라도 오류 정정 능력의 열화를 적게 할 필요가 있다.Further, by applying a puncturing technique used in a turbo code or the like to the low density parity check matrix, there is a method corresponding to a plurality of coding rates in one low density parity check code circuit. The puncturing technique is a technique of adjusting a coding rate by removing at least one bit from a generated codeword and transmitting the same. However, in the case where the puncturing technique is applied in this way, it is not necessary to include a plurality of circuits, but in terms of the circuit scale, the puncturing technique lowers the error correction capability. Therefore, even if the puncturing technique is applied, it is necessary to reduce the deterioration of the error correction capability.

이와 같은 열화를 억제하기 위한 것으로 종래에 랜덤 펑쳐링 기술이 있다. 그러나 랜덤 펑쳐링 기술은 랜덤 패턴을 모두 기억하는 회로가 필요하게 되어, 회로 규모면에서 불리하다. 이처럼 랜덤 펑쳐링 기술에서 필요한 랜덤 패턴을 기억하는 회로의 증가를 억제하기 위해 부호어의 연속하는 범위를 펑쳐링하는 방법이 제안되고 있다. 그러나 이 방법에 의하면 랜덤 펑쳐링 패턴을 기억할 필요는 없지만, 펑쳐링함으로써 검사 행렬의 행가중치가 동일하지 않게 되는, 즉 검사 행렬의 각 행의 행가중치의 차가 커짐으로써 오류 정정능력이 열화되는 문제점이 있다.In order to suppress such deterioration, there is a conventional random puncturing technique. However, the random puncturing technique requires a circuit that stores all of the random patterns, which is disadvantageous in terms of circuit scale. As described above, a method of puncturing a continuous range of codewords has been proposed in order to suppress an increase in a circuit for storing a random pattern required by a random puncturing technique. However, according to this method, it is not necessary to remember the random puncturing pattern, but the puncturing causes the row weights of the check matrix not to be the same, that is, the error correction ability deteriorates due to the large difference in the row weights of each row of the check matrix. have.

본 발명은 상기와 같은 문제점을 감안하여 이루어진 것으로서, 본 발명이 이루고자 하는 기술적 과제는 복수의 부호화율에 대응할 수 있는 저밀도 패리티 검사 부호에 대하여 회로 규모를 축소하면서 펑쳐링의 적용에 따른 성능의 열화를 억제할 수 있는 정보 부호화 장치, 정보 복호 장치, 정보 부호화 방법 및 정보 복호 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and a technical problem to be solved by the present invention is to reduce the performance of performance due to the application of puncturing while reducing the circuit scale for a low density parity check code that can cope with a plurality of code rates. An information encoding apparatus, an information decoding apparatus, an information encoding method, and an information decoding method which can be suppressed are provided.

상기 기술적 과제를 해결하기 위한 본 발명에 따른 정보 부호화 장치는 소정 검사 행렬을 이용하여 정보 비트열을 부호화함으로써 부호어(codeword)를 생성하는 부호화부; 및 상기 생성된 부호어의 데이터 중 소정 범위의 데이터를 삭제하는 부호어 데이터 삭제부를 포함하고, 상기 소정 검사 행렬은 열방향으로 상기 검사 행렬의 행가중치와 같은 수의 부분 행렬로 분할하면 각 부분 행렬의 행가중치가 1인 것을 특징으로 한다.According to an aspect of the present invention, there is provided an information encoding apparatus comprising: an encoding unit generating a codeword by encoding an information bit string using a predetermined parity check matrix; And a codeword data deletion unit for deleting data of a predetermined range among the generated codeword data, wherein the predetermined parity check matrix is divided into a partial matrix equal to the number of partial weights of the row weight of the parity check matrix in a column direction. The row weight of is characterized in that 1.

종래에는 복수의 부호화율에 대응하기 위해 복수의 회로를 구비하고 이들을 서로 교체하였기 때문에 회로 규모가 컸다. 그리고 하나의 회로를 구비하고 펑쳐링하는 경우에는 성능이 열화되어 회로 규모와 성능의 양립을 꾀할 수 없었다. 이러한 점에서 본 발명에 의하면 검사 행렬을 구성하는 각 부분 행렬의 행가중치가 모두 1이 되도록 함으로써 임의의 연속하는 범위를 펑쳐링하더라도 검사 행렬에 있어서 동일한 행가중치를 유지할 수 있어 성능의 열화를 막을 수 있다. 또한 펑쳐링 위치를 연속하는 범위로 함으로써, 그 개시 위치와 종료 위치 또는 개시 위치와 펑쳐링 비트수 또는 종료 위치와 펑쳐링 비트수를 기억하기만 하면 되고 펑쳐링 패턴을 모두 기억할 필요가 없으므로 회로 규모를 축소할 수 있다. 이와 같이 본 발명에 의하면, 회로 규모와 성능의 양립을 꾀할 수 있다.Conventionally, the circuit scale was large because a plurality of circuits were provided to cope with a plurality of coding rates and these were replaced with each other. In addition, when one circuit is provided and punctured, performance deteriorates, so that the circuit scale and performance cannot be achieved. In this regard, according to the present invention, the row weights of the partial matrices constituting the check matrix are all 1, so that even if puncturing any continuous range, the same row weights can be maintained in the check matrix, thereby preventing performance deterioration. have. In addition, by setting the puncturing position in a continuous range, it is only necessary to store the start position and the end position or the start position and the puncturing bit number, or the end position and the puncturing bit number, and the puncturing pattern does not need to be stored. Can be reduced. As described above, according to the present invention, both circuit scale and performance can be achieved.

그리고 상기한 일본 공개특허공보 2006-54575호에서는 검사 행렬을 정규(regular) 검사 행렬이 아닌 비정규(irregular) 검사 행렬에 한정하고 있다. 또한 열가중치가 작은 순으로 펑크쳐하고 있다. 이러한 방법에서는 행가중치가 균일해지지 않으며, 오류 정정 능력이 열화된다. 따라서 행가중치를 균일하게 하는 본 발명이 오류 정정 능력의 면에서 유리하다.In Japanese Laid-Open Patent Publication No. 2006-54575, the check matrix is limited to an irregular check matrix rather than a regular check matrix. It is also punctured in descending order of heat weight. In this way, the row weights are not uniform and the error correction capability is degraded. Therefore, the present invention, which makes the row weight uniform, is advantageous in terms of error correction capability.

또한 상기 정보 부호화 장치는 펑쳐링 개시 위치를 기억하는 펑쳐링 개시 위치 기억부; 및 펑쳐링 종료 위치를 기억하는 펑쳐링 종료 위치 기억부를 더 포함하고, 상기 부호어 데이터 삭제부는 상기 생성된 부호어의 데이터 중 상기 펑쳐링 개시 위치에서 상기 펑쳐링 종료 위치 범위의 데이터를 삭제하는 것을 특징으로 할 수 있다.The information encoding apparatus may further include: a puncturing start position storage unit for storing a puncturing start position; And a puncturing end position storing unit storing a puncturing end position, wherein the codeword data deleting unit deletes data of the puncturing end position range from the puncturing start position among the generated codeword data. It can be characterized.

또한 상기 정보 부호화 장치는 상기 소정 검사 행렬에 의해 정의되는 정보 비트수 미만의 길이를 가지는 정보 비트열의 소정 범위에 1 또는 0의 데이터를 삽입하는 데이터 삽입부를 더 포함하고, 상기 부호화부는 상기 소정 검사 행렬을 이용하여 상기 데이터 삽입 후의 정보 비트열을 부호화하는 것을 특징으로 할 수 있다.The information encoding apparatus may further include a data insertion unit for inserting 1 or 0 data into a predetermined range of an information bit string having a length less than the number of information bits defined by the predetermined check matrix, and the encoding unit may include the predetermined check matrix. It is possible to encode the information bit string after the data insertion by using.

또한 상기 정보 부호화 장치는 정보 비트 고정 개시 위치를 기억하는 정보 비트 고정 개시 위치 기억부; 및 정보 비트 고정 종료 위치를 기억하는 정보 비트 고정 종료 위치 기억부를 더 포함하고, 상기 데이터 삽입부는 상기 정보 비트열의 상기 정보 비트 고정 개시 위치에서 상기 정보 비트 고정 종료 위치의 범위에 1 또는 0의 데이터를 삽입하는 것을 특징으로 할 수 있다.The information encoding apparatus further includes: an information bit fixed start position storage section for storing an information bit fixed start position; And an information bit fixed end position storage section for storing an information bit fixed end position, wherein the data inserting section stores data of 1 or 0 in a range of the information bit fixed end position at the information bit fixed start position of the information bit string. It may be characterized by inserting.

또한 상기 정보 부호화 장치는 상기 검사 행렬에 의해 정의되는 패리티 비트수를 기억하는 패리티 비트수 기억부를 더 포함하고, 상기 부호어 데이터 삭제부는 상기 생성된 부호어의 데이터 중 상기 정보 비트 고정 개시 위치 값과 상기 패리티 비트수의 합으로부터 상기 정보 비트 고정 종료 위치 값과 상기 패리티 비트수의 합으로 지정되는 범위의 데이터를 삭제하는 것을 특징으로 할 수 있다.The information encoding apparatus further includes a parity bit number storage unit for storing the number of parity bits defined by the parity check matrix, and the codeword data deleting unit includes the information bit fixed start position value among the data of the generated codeword. The data in the range specified by the sum of the information bit fixed end position value and the parity bit number may be deleted from the sum of the parity bit numbers.

또한 상기 정보 부호화 장치는 정보 비트 고정 개시 위치를 기억하는 정보 비트 고정 개시 위치 기억부; 정보 비트 고정 종료 위치를 기억하는 정보 비트 고정 종료 위치 기억부; 펑쳐링 개시 위치를 기억하는 펑쳐링 개시 위치 기억부; 펑쳐링 종료 위치를 기억하는 펑쳐링 종료 위치 기억부; 및 상기 검사 행렬에 의해 정의되는 패리티 비트수를 기억하는 패리티 비트수 기억부를 더 포함하고, 상기 데이터 삽입부는 정보 비트 고정 모드시 상기 소정 검사 행렬에 의해 정의되는 정보 비트수 미만의 길이를 가지는 정보 비트열의 소정 범위에 1 또는 0의 데이터를 삽입하는 것을 특징으로 하고, 상기 부호어 데이터 삭제부는 펑쳐링 모드시 상기 생성된 부호어의 데이터 중 상기 펑쳐링 개시 위치에서 상기 펑쳐링 종료 위치 범위의 데이터를 삭제하고, 정보 비트 고정 모드시 상기 생성된 부호어의 데이터 중 상기 정보 비트 고정 개시 위치 값과 상기 패리티 비트수의 합으로부터 상기 정보 비 트 고정 종료 위치 값과 상기 패리티 비트수의 합으로 지정되는 범위의 데이터를 삭제하는 것을 특징으로 할 수 있다.The information encoding apparatus further includes: an information bit fixed start position storage section for storing an information bit fixed start position; An information bit fixed end position storage section for storing the information bit fixed end position; A puncturing start position storage section for storing a puncturing start position; A puncturing end position storage unit for storing the puncturing end position; And a parity bit number storage unit for storing the number of parity bits defined by the check matrix, wherein the data insertion unit has an information bit having a length less than the number of information bits defined by the predetermined check matrix in an information bit fixed mode. And a codeword data deleting unit inserts data of the puncturing end position range from the puncturing start position among the data of the generated codeword in the puncturing mode. A range designated by the sum of the information bit fixed end position value and the parity bit number from the sum of the information bit fixed start position value and the parity bit number among the data of the generated codeword in the information bit fixed mode; The data may be deleted.

상기 다른 기술적 과제를 해결하기 위한 본 발명에 따른 정보 복호 장치는 수신 데이터의 소정 범위에 소정 데이터를 삽입하는 데이터 삽입부; 및 소정 검사 행렬을 이용하여 상기 데이터 삽입 후의 수신 데이터를 복호하는 복호부를 포함하고, 상기 소정 검사 행렬은 열방향으로 상기 검사 행렬의 행가중치와 같은 수의 부분 행렬로 분할하면 각 부분 행렬의 행가중치가 1인 것을 특징으로 한다.According to another aspect of the present invention, there is provided an information decoding apparatus including: a data insertion unit for inserting predetermined data into a predetermined range of received data; And a decoding unit for decoding the received data after the data insertion using a predetermined check matrix, wherein the predetermined check matrix is divided into a number of partial matrixes in the column direction equal to the row weight of the check matrix, and the row weight of each partial matrix. Is characterized by being 1.

또한 상기 정보 복호 장치는 상기 소정 데이터는 0의 데이터이고, 펑쳐링 개시 위치를 기억하는 펑쳐링 개시 위치 기억부; 및 펑쳐링 종료 위치를 기억하는 펑쳐링 종료 위치 기억부를 더 포함하고, 상기 데이터 삽입부는 상기 수신 데이터의 상기 펑쳐링 개시 위치와 상기 펑쳐링 종료 위치로 지정되는 범위에 상기 0의 데이터를 삽입하는 것을 특징으로 할 수 있다.The information decoding apparatus further includes: a puncturing start position storage unit for storing the puncturing start position, wherein the predetermined data is zero data; And a puncturing end position storage section for storing a puncturing end position, wherein the data insertion section inserts the zero data into a range designated as the puncturing start position and the puncturing end position of the received data. It can be characterized.

또한 상기 정보 복호 장치는 상기 소정 데이터는 대수 우도비의 최대값이고, 정보 비트 고정 개시 위치를 기억하는 정보 비트 고정 개시 위치 기억부; 정보 비트 고정 종료 위치를 기억하는 정보 비트 고정 종료 위치 기억부; 패리티 비트수를 기억하는 패리티 비트수 기억부; 및 상기 복호부로부터 출력된 추정 정보 비트열의 데이터 중 상기 정보 비트 고정 개시 위치에서 상기 정보 비트 고정 종료 위치의 범위의 데이터를 삭제하는 고정 데이터 삭제부를 더 포함하고, 상기 데이터 삽입부는 상기 수신 데이터의 상기 정보 비트 고정 개시 위치 값과 상기 패리티 비트수의 합으로부터 상기 정보 비트 고정 종료 위치 값과 상기 패리티 비트수의 합으로 지 정되는 범위에 상기 대수 우도비의 최대값을 삽입하는 것을 특징으로 할 수 있다.The information decoding apparatus further includes: an information bit fixed start position storage section for storing the information bit fixed start position, wherein the predetermined data is the maximum value of the log likelihood ratio; An information bit fixed end position storage section for storing the information bit fixed end position; A parity bit number storage unit for storing the number of parity bits; And a fixed data deletion unit for deleting data in a range of the information bit fixed end position from the information bit fixed start position among data of the estimated information bit string output from the decoder, wherein the data insertion unit is configured to delete the data of the received data. The maximum number of logarithmic likelihood ratios may be inserted into a range specified by the sum of the information bit fixed start position value and the parity bit number and the sum of the information bit fixed end position value and the parity bit number. .

또한 상기 정보 복호 장치는 정보 비트 고정 개시 위치를 기억하는 정보 비트 고정 개시 위치 기억부; 정보 비트 고정 종료 위치를 기억하는 정보 비트 고정 종료 위치 기억부; 펑쳐링 개시 위치를 기억하는 펑쳐링 개시 위치 기억부; 펑쳐링 종료 위치를 기억하는 펑쳐링 종료 위치 기억부; 패리티 비트수를 기억하는 패리티 비트수 기억부; 및 정보 비트 고정 모드시 상기 복호부로부터 출력된 추정 정보 비트열의 데이터 중 상기 정보 비트 고정 개시 위치에서 상기 정보 비트 고정 종료 위치의 범위의 데이터를 삭제하는 고정 데이터 삭제부를 더 포함하고, 상기 데이터 삽입부는 정보 비트 고정 모드시 상기 수신 데이터의 상기 정보 비트 고정 개시 위치 값과 상기 패리티 비트수의 합으로부터 상기 정보 비트 고정 종료 위치 값과 상기 패리티 비트수의 합으로 지정되는 범위에 대수 우도비의 최대값을 삽입하고, 펑쳐링 모드시 상기 수신 데이터의 상기 펑쳐링 개시 위치에서 상기 펑쳐링 종료 위치 범위로 지정되는 범위에 0의 데이터를 삽입하는 것을 특징으로 할 수 있다.The information decoding apparatus further includes: an information bit fixed start position storage section for storing an information bit fixed start position; An information bit fixed end position storage section for storing the information bit fixed end position; A puncturing start position storage section for storing a puncturing start position; A puncturing end position storage unit for storing the puncturing end position; A parity bit number storage section for storing the parity bit number; And a fixed data deletion unit for deleting data in a range of the information bit fixed end position from the information bit fixed start position among data of the estimated information bit string output from the decoder in the information bit fixed mode. In the information bit lock mode, the maximum value of the log likelihood ratio is set in a range specified by the sum of the information bit lock end position value and the parity bit number from the sum of the information bit lock start position value and the parity bit number of the received data. And inserting 0 data into a range designated as the puncturing end position range from the puncturing start position of the received data in the puncturing mode.

상기 또 다른 기술적 과제를 해결하기 위한 본 발명에 따른 정보 부호화 방법은 (a) 열방향으로 행가중치와 같은 수의 부분 행렬로 분할하면 각 부분 행렬의 행가중치가 1이 되도록 검사 행렬을 생성하는 단계; (b) 상기 검사 행렬을 이용하여 정보 비트열을 부호화함으로써 부호어를 생성하는 단계; 및 (c) 상기 생성된 부호어의 데이터 중 소정 범위의 데이터를 삭제하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of encoding an information, the method comprising: (a) generating a check matrix such that the row weight of each sub-matrix is equal to 1 when the sub-matrix is divided into the same number of sub-matrix in the column direction. ; (b) generating a codeword by encoding an information bit string using the check matrix; And (c) deleting data of a predetermined range of data of the generated codeword.

또한 상기 정보 부호화 방법은 펑쳐링 개시 위치 및 펑쳐링 종료 위치를 기 억하는 단계를 더 포함하고, 상기 (c) 단계는 상기 생성된 부호어의 데이터 중 상기 펑쳐링 개시 위치에서 상기 펑쳐링 종료 위치 범위의 데이터를 삭제하는 것을 특징으로 할 수 있다.The information encoding method may further include storing a puncturing start position and a puncturing end position, and the step (c) may include the puncturing end position at the puncturing start position among data of the generated codeword. The data of the range may be deleted.

또한 상기 정보 부호화 방법은 상기 검사 행렬에 의해 정의되는 정보 비트수 미만의 길이를 가지는 정보 비트열의 소정 범위에 1 또는 0의 데이터를 삽입하는 단계를 더 포함하고, 상기 (b) 단계는 상기 검사 행렬을 이용하여 상기 데이터 삽입 후의 정보 비트열을 부호화하는 것을 특징으로 할 수 있다.The information encoding method may further include inserting 1 or 0 data into a predetermined range of an information bit string having a length less than the number of information bits defined by the check matrix, and the step (b) may include the check matrix. It is possible to encode the information bit string after the data insertion by using.

또한 상기 정보 부호화 방법은 정보 비트 고정 개시 위치 및 정보 비트 고정 종료 위치를 기억하는 단계를 더 포함하고, 상기 삽입하는 단계는 상기 정보 비트열의 상기 정보 비트 고정 개시 위치에서 상기 정보 비트 고정 종료 위치의 범위에 1 또는 0의 데이터를 삽입하는 것을 특징으로 할 수 있다.The information encoding method may further include storing an information bit fixation start position and an information bit fixation end position, wherein the inserting is a range of the information bit fixation end position at the information bit fixation start position of the information bit string. It may be characterized by inserting the data of 1 or 0 into.

또한 상기 정보 부호화 방법은 상기 검사 행렬에 의해 정의되는 패리티 비트수를 기억하는 단계를 더 포함하고, 상기 (c) 단계는 상기 생성된 부호어의 데이터 중 상기 정보 비트 고정 개시 위치 값과 상기 패리티 비트수의 합으로부터 상기 정보 비트 고정 종료 위치 값과 상기 패리티 비트수의 합으로 지정되는 범위의 데이터를 삭제하는 것을 특징으로 할 수 있다.The information encoding method may further include storing the number of parity bits defined by the parity check matrix, and the step (c) includes the information bit fixed start position value and the parity bits in the generated codeword data. The data of the range specified by the sum of the information bit fixed end position value and the parity bit number may be deleted from the sum of the numbers.

상기 또 다른 기술적 과제를 해결하기 위한 본 발명에 따른 정보 복호 방법은 (a) 열방향으로 행가중치와 같은 수의 부분 행렬로 분할하면 각 부분 행렬의 행가중치가 1이 되도록 검사 행렬을 생성하는 단계; (b) 수신 데이터의 소정 범위에 소정 데이터를 삽입하는 단계; 및 (c) 상기 검사 행렬을 이용하여 상기 데이터 삽 입 후의 수신 데이터를 복호하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of decoding an information, the method comprising: (a) generating a check matrix such that the row weight of each sub-matrix becomes 1 when the sub-matrix is divided into the same number of sub-matrix in the column direction. ; (b) inserting predetermined data into a predetermined range of the received data; And (c) decoding the received data after the data insertion using the test matrix.

또한 상기 정보 복호 방법은 상기 소정 데이터는 0의 데이터이고, 펑쳐링 개시 위치 및 펑쳐링 종료 위치를 기억하는 단계를 더 포함하고, 상기 (b) 단계는 상기 수신 데이터의 상기 펑쳐링 개시 위치와 상기 펑쳐링 종료 위치로 지정되는 범위에 상기 0의 데이터를 삽입하는 것을 특징으로 할 수 있다.The information decoding method may further include storing the puncturing start position and the puncturing end position, wherein the predetermined data is zero data, and the step (b) includes the puncturing start position and the puncturing position of the received data. The zero data may be inserted into a range designated as the puncturing end position.

또한 상기 정보 복호 방법은 상기 소정 데이터는 대수 우도비의 최대값이고, 정보 비트 고정 개시 위치 및 정보 비트 고정 종료 위치를 기억하는 단계; 패리티 비트수를 기억하는 단계; 및 상기 수신 데이터를 복호함으로써 생성된 추정 정보 비트열의 데이터 중 상기 정보 비트 고정 개시 위치에서 상기 정보 비트 고정 종료 위치의 범위의 데이터를 삭제하는 단계를 더 포함하고, 상기 (b) 단계는 상기 수신 데이터의 상기 정보 비트 고정 개시 위치 값과 상기 패리티 비트수의 합으로부터 상기 정보 비트 고정 종료 위치 값과 상기 패리티 비트수의 합으로 지정되는 범위에 상기 대수 우도비의 최대값을 삽입하는 것을 특징으로 할 수 있다.The information decoding method may further include: storing an information bit fixing start position and an information bit fixing end position, wherein the predetermined data is a maximum value of a log likelihood ratio; Storing the number of parity bits; And deleting data of a range of the information bit fixed end position from the information bit fixed start position among data of the estimated information bit string generated by decoding the received data, wherein step (b) comprises: receiving the received data; And a maximum value of the logarithmic likelihood ratio is inserted into a range specified by the sum of the information bit fixed end position value and the parity bit number from the sum of the information bit fixed start position value and the number of parity bits. have.

상기 또 다른 기술적 과제를 해결하기 위하여, 컴퓨터를 상기된 본 발명에 관한 정보 부호화 장치 또는 정보 복호 장치로서 기능시키기 위한 프로그램과 그 프로그램을 기록한, 컴퓨터로 독출할 수 있는 기록 매체가 제공된다. 여기서, 프로그램은 어떠한 프로그램 언어에 의해 기술되어 있어도 된다. 또한 기록 매체로는, 예를 들어 CD-ROM, DVD-ROM, 플렉시블 디스크 등 프로그램을 기록 가능한 기록 매체로서 현재 일반적으로 사용되고 있는 기록 매체, 혹은 앞으로 사용될 어떠한 기록 매체도 채택할 수 있다.In order to solve said another technical subject, the program for making a computer function as the above-mentioned information coding apparatus or information decoding apparatus which concerns on this invention, and the computer-readable recording medium which recorded the program are provided. Here, the program may be described by any programming language. As the recording medium, for example, a recording medium which is generally used as a recording medium for recording a program such as a CD-ROM, a DVD-ROM, a flexible disk, or any recording medium to be used in the future can be adopted.

이하에서 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 또한 본 명세서 및 도면에 있어서 실질적으로 동일한 기능 구성을 가지는 구성 요소에 관해서는 동일한 부호를 붙임으로써 중복 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In addition, in this specification and drawing, duplication description is abbreviate | omitted by attaching | subjecting the same code | symbol about the component which has substantially the same functional structure.

우선, 본 발명의 실시 형태에 있어서 특징적인 요소인 검사 행렬의 구성에 대해 설명한다.First, the structure of the parity check matrix which is a characteristic element in embodiment of this invention is demonstrated.

검사 행렬이 요구되는 경우, 이하에 나타내는 방법으로 양호한 특성을 갖도록 미리 검사 행렬을 결정한다. 또한 부호화율을 변경하는 경우에는 장치 구성을 간단히 하기 위해 연속하는 범위를 펑쳐링한다. 이하에 나타내는 방법으로 구성된 검사 행렬을 사용함으로써 연속하는 범위를 펑쳐링하더라도 부호화율 변경 후의 검사 행렬의 각 행의 행가중치의 차가 적어진다. 즉, 행가중치가 똑같이 되며, 펑쳐링에 의한 성능의 열화를 막을 수 있는 검사 행렬을 구성할 수 있다.If a check matrix is required, the check matrix is determined in advance so as to have good characteristics by the method described below. When the coding rate is changed, successive ranges are punctured to simplify the device configuration. By using the check matrix constructed by the method shown below, even if the continuous range is punctured, the difference in the row weight value of each row of the check matrix after the code rate change is reduced. That is, the row weights are the same, and a check matrix can be constructed that can prevent performance degradation due to puncturing.

도 1은 본 발명의 일 실시예에 따른 저밀도 패리티 검사 부호의 검사 행렬의 구성을 나타낸다.1 shows a structure of a parity check matrix of a low density parity check code according to an embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 검사 행렬은 M행ㅧ N열의 형태이며, 상기 검사 행렬을 열방향, 즉 횡방향으로 k분할한 부분 행렬들(도 1에서 H1, …, Hk로 나타낸다)로 구성되어 있다. 여기서, k는 검사 행렬의 행가중치와 같은 값이다. 예를 들어, 행가중치가 6인 경우에는 검사 행렬은 6개의 부분 행렬들로 구성된다. 각 부분 행렬의 열수는 일정할 필요는 없지만, 정규(regular) 검사 행렬의 경우에는 각 부분 행렬의 열수는 동일해진다. 그리고 비정규(irregular) 검사 행렬의 경우에는, 각 부분 행렬의 열수는 동일해지지 않는다.Referring to FIG. 1, the parity check matrix according to the present embodiment is in the form of M rows and N columns, and partial matrixes obtained by dividing the parity check matrix by k in the column direction, that is, the transverse direction (H1,..., Hk in FIG. 1) are shown. It consists of). Where k is the same value as the row weight of the test matrix. For example, if the row weight is 6, the check matrix consists of 6 submatrices. The number of columns in each submatrix need not be constant, but in the case of regular check matrices, the number of columns in each submatrix is the same. In the case of an irregular check matrix, the number of columns of each sub-matrix is not the same.

이어, 각 부분 행렬의 행가중치가 모두 1이 되도록 각 부분 행렬을 구성한다. 나아가, 각 부분 행렬에 있어서 「1」의 요소를 랜덤으로 배치한다. 이처럼 「1」의 요소를 랜덤으로 배치함으로써 오류 정정 능력이 더욱 향상된다. 랜덤 펑쳐링에서처럼 펑쳐링해야 하는 비트 위치를 결정하지 않고도 본 실시예에 따른 검사 행렬 구성을 이용함으로써 연속하는 범위를 펑쳐링하는 것만으로 성능의 열화를 억제하는 검사 행렬을 용이하게 결정할 수 있다.Each submatrix is then constructed such that the row weights of each submatrix are all 1. Further, elements of "1" are randomly arranged in each partial matrix. In this way, the error correction capability is further improved by randomly arranging the elements of "1". By using the parity check matrix configuration according to the present embodiment without determining the bit positions to be punctured as in random puncturing, it is possible to easily determine a parity check matrix that suppresses deterioration of performance simply by puncturing a continuous range.

도 2는 본 발명의 일 실시예에 따른 검사 행렬을 사용한 펑쳐링 적용의 일 예를 나타낸다.2 shows an example of puncturing application using a parity check matrix according to an embodiment of the present invention.

도 2에 도시되어 있는 검사 행렬의 크기는 9행 18열이며, 분할된 각 부분 행렬의 크기는 9행 3열이다. 본 실시예에서 각 부분 행렬의 열수는 모두 3열이지만, 각 부분 행렬의 열수는 서로 달라도 된다. 도 2에 진하게 표시한 바와 같이, Pn으로 나타낸 연속하는 범위(1열째, 2열째, 3열째)를 펑쳐링한다고 하자. 이 때 Pn은 펑쳐링하는 부분 행렬의 열수와 동일한 값이다. 다만 연속하는 범위는 도 2에 도시된 것처럼 좌단에 한정되는 것이 아니라, 예를 들어 4열째, 5열째, 6열째를 펑쳐링해도 된다. 본 실시예와 같이 검사 행렬을 구성함으로써, 펑쳐링 후 각 행의 행가중치는 모두 5로서 각 행의 행가중치의 차는 없으며, 동일한 행가중치가 된다.The size of the parity check matrix shown in FIG. 2 is 9 rows and 18 columns, and the size of each divided partial matrix is 9 rows and 3 columns. In the present embodiment, the number of columns of each partial matrix is three columns, but the number of columns of each partial matrix may be different. As shown in bold in Fig. 2, it is assumed that the continuous ranges (first row, second row, and third row) represented by Pn are punctured. Pn is equal to the number of columns of the puncturing partial matrix. However, the continuous range is not limited to the left end as shown in FIG. 2, but may be punctured in the fourth row, the fifth row, and the sixth row, for example. By constructing the parity check matrix as in the present embodiment, the row weights of each row after puncturing are all five, and there is no difference in the row weights of each row, and the same row weights are obtained.

도 3는 본 발명의 일 실시예에 따른 검사 행렬을 사용한 펑쳐링 적용의 다른 예를 나타낸다.3 shows another example of puncturing application using a parity check matrix according to an embodiment of the present invention.

도 3은 펑쳐링 위치와 펑쳐링 비트수 Pn을 도 2와 달리 한 경우의 예이다. 이 예에서 Pn은 5로서 부분 행렬의 열수 3과 다르다. 도 3에 진하게 표시한 바와 같이 Pn으로 표시한 연속하는 범위는 4열째, 5열째, 6열째, 7열째, 8열째이다. 본 실시예에 따른 검사 행렬 구성을 사용 경우, 펑쳐링 비트수가 부분 행렬의 열수와 일치하지 않는 경우라도 펑쳐링 후의 각 행의 행가중치는 4 또는 5가 되고, 행가중치의 차는 고작 1이 된다. 도 3에 나타낸 예에서 펑쳐링의 개시 위치를 부분 행렬의 선두열로 하였는데, 이와 달리 펑쳐링의 종료 위치를 부분 행렬의 최종열로 하여도 된다.3 shows an example in which the puncturing position and the puncturing bit number Pn are different from those in FIG. 2. In this example, Pn is 5, which is different from the column number 3 of the partial matrix. As indicated in bold in Fig. 3, the continuous ranges indicated by Pn are in the fourth row, the fifth row, the sixth row, the seventh row, and the eighth row. In the case of using the parity check matrix structure according to the present embodiment, even when the number of puncturing bits does not match the number of columns of the partial matrix, the row weight of each row after puncture is 4 or 5, and the difference in row weight is only 1. In the example shown in Fig. 3, the start position of puncturing is the first column of the partial matrix. Alternatively, the end position of the puncturing may be the final column of the partial matrix.

도 4는 종래 기술에 따른 검사 행렬을 사용한 펑쳐링 적용의 일 예를 나타낸다. 종래 기술에서는 도 4에 도시되어 있는 9행 18열의 검사 행렬은 「1」의 요소가 랜덤으로 배치된다. 이 예에서는 각 행의 행가중치를 6으로 하고 있다. 그리고 도 4에 진하게 표시한 바와 같이 Pn으로 표시한 연속하는 범위(1열째, 2열째, 3열째)를 펑쳐링한다고 하자. 이 경우 도 4에 나타낸 바와 같이 펑쳐링 후의 각 행의 행가중치는 최대 6, 최소 3이 되고, 각 행의 행가중치의 차는 3(최대 6 - 최소 3)이 되어 도 2에서 행가중치의 차가 없거나 도 3에서 행가중치의 차가 1인 경우보다 커지게 된다. 즉, 펑쳐링함으로써 검사 행렬의 행가중치가 동일하지 않게 된다.4 illustrates an example of puncturing application using a check matrix according to the prior art. In the prior art, elements of "1" are randomly arranged in the parity check matrix of 9 rows and 18 columns shown in FIG. In this example, the row weight of each row is set to 6. As shown in bold in Fig. 4, it is assumed that the continuous ranges (first row, second row, and third row) indicated by Pn are punctured. In this case, as shown in Fig. 4, the row weights of each row after puncturing are at most 6 and at least 3, and the difference in the row weights of each row is 3 (maximum 6-at least 3). In FIG. 3, the difference between the row weights is greater than one. In other words, by puncturing, the row weights of the parity check matrix are not equal.

한편, 도 2에 나타난 바와 같이 본 실시예에 따른 검사 행렬 구성을 이용한 경우, 펑쳐링 후의 검사 행렬의 각 행의 행가중치는 동일하며, 도 3에 나타난 바와 같이 펑쳐링 비트수가 부분 행렬의 열수에 일치하지 않는 경우라도, 펑쳐링후의 검사 행렬의 각 행가중치의 최대와 최소의 차이는 고작 1로서 검사 행렬의 행가중치는 동일하다고 볼 수 있다.On the other hand, when the check matrix configuration according to the present embodiment is used as shown in FIG. 2, the row weights of the rows of the check matrix after puncturing are the same, and as shown in FIG. 3, the number of puncturing bits is equal to the number of columns of the partial matrix. Even if they do not coincide, the difference between the maximum and the minimum of each row weight of the check matrix after puncturing is only 1, and the row weight of the check matrix can be considered to be the same.

이하, 복수의 부호화율에 대응하는 저밀도 패리티 검사 부호의 처리 장치를 상세히 설명한다. Hereinafter, a low density parity check code processing apparatus corresponding to a plurality of coding rates will be described in detail.

도 5는 본 발명의 일 실시예에 따른 저밀도 패리티 검사 부호의 처리 장치의 구성도이다. 본 실시예에 따른 저밀도 패리티 검사 부호의 처리 장치는 예를 들어, 휴대 전화나 PDA(Personal Digital(Data) Assistants)와 같은 통신 장치에 이용되는 것이며, 도 5에 나타낸 바와 같이 송신기(100)와 수신기(200)로 이루어진다. 도 5에 나타낸 송신기(100)는 본 발명에 따른 정보 부호화 장치의 일 예이며, 마이크나 카메라 등으로 취득된 정보를 부호화하는 처리를 수행한다. 또한 도 5에 나타낸 수신기(200)는 본 발명에 따른 정보 복호 장치의 일 예이며, 송신기(100)로부터 송신된 신호를 수신하고, 그 수신한 정보를 복호하는 처리를 수행한다. 이하, 차례로 설명한다.5 is a block diagram of an apparatus for processing a low density parity check code according to an embodiment of the present invention. The low density parity check code processing apparatus according to the present embodiment is used in a communication apparatus such as, for example, a mobile phone or a personal digital (data) assistant (PDA). As shown in FIG. 5, the transmitter 100 and the receiver are shown. It consists of 200. The transmitter 100 shown in FIG. 5 is an example of an information encoding apparatus according to the present invention, and performs a process of encoding information acquired by a microphone, a camera, or the like. 5 is an example of an information decoding apparatus according to the present invention, and receives a signal transmitted from the transmitter 100 and performs a process of decoding the received information. Hereinafter, it demonstrates in order.

도 5를 참조하면, 송신기(100)는 송신 장치 전체를 제어하는 CPU(110), 음성을 전기 신호로 변환하는 마이크(120), 영상을 전기 신호로 변환하는 카메라(130), 음성 신호 또는 영상 신호를 처리하는 영상/음성 신호 처리 회로(140), 신호 처리된 음성 신호 또는 영상 신호를 부호화하는 부호화 회로(150) 및 부호화된 신호를 송신하는 송신 회로(160) 등으로 구성된다. Referring to FIG. 5, the transmitter 100 includes a CPU 110 for controlling the entire transmission apparatus, a microphone 120 for converting voice into an electric signal, a camera 130 for converting an image into an electric signal, a voice signal or an image. A video / audio signal processing circuit 140 for processing a signal, a coding circuit 150 for encoding a signal processed audio signal or a video signal, a transmission circuit 160 for transmitting the encoded signal, and the like.

CPU(110)는 부호화 회로(150)의 설정에 이용되는 설정정보를 관리하며, 설정정보 기억부(170)는 상기 설정정보를 기억한다. 부호화 회로(150)에 의한 정보 부호화 처리 및 설정 정보 기억부(170)에 관해서는 도 6을 참조하면서 후술하기로 한다.The CPU 110 manages setting information used for setting the encoding circuit 150, and the setting information storage unit 170 stores the setting information. The information encoding process and the setting information storage unit 170 by the encoding circuit 150 will be described later with reference to FIG. 6.

수신기(200)는 송신기(100)로부터 송신된 신호를 수신하는 수신 회로(210), 수신한 신호를 복호하는 복호 회로(220), 수신 장치 전체를 제어하는 CPU(230), 복호된 영상 신호 혹은 음성 신호를 처리하는 영상/음성 신호 처리 회로(240), 신호 처리된 음성 신호를 외부에 발산하는 스피커(250), 신호 처리된 영상 신호를 표시하는 모니터(260) 등으로 구성되어 있다.The receiver 200 includes a receiving circuit 210 for receiving a signal transmitted from the transmitter 100, a decoding circuit 220 for decoding the received signal, a CPU 230 for controlling the entire receiving apparatus, a decoded video signal or A video / audio signal processing circuit 240 for processing an audio signal, a speaker 250 for releasing the signal processed audio signal to the outside, a monitor 260 for displaying a signal processed video signal, and the like.

CPU(230)는 복호 회로(220)의 설정에 이용되는 설정 정보를 관리하며, 설정정보 기억부(270)는 상기 설정정보를 기억한다. 복호 회로(220)에 의한 정보 복호 처리 및 설정 정보 기억부(270)에 관해서는 도 7을 참조하면서 후술하기로 한다.The CPU 230 manages setting information used for setting the decoding circuit 220, and the setting information storage unit 270 stores the setting information. The information decoding processing and the setting information storage unit 270 by the decoding circuit 220 will be described later with reference to FIG. 7.

다음으로 본 발명의 일 실시예에 따른 부호화율의 변경 방법에 대해 설명하기로 한다. 수신기의 복호 회로에서 수신 데이터의 에러를 검출한 결과나, 영상/음성 신호 처리 회로에 있어서 보다 상위층의 순환 중복 검사(Cyclic Redundancy Check, CRC) 등에 의해 수신 데이터의 에러를 검출한 결과 등을 이용하여 CPU가 회선 상태를 판정한다. Next, a method of changing a coding rate according to an embodiment of the present invention will be described. Using the result of detecting the error of the received data in the decoding circuit of the receiver or the result of detecting the error of the received data by a cyclic redundancy check (CRC) of a higher layer in the video / audio signal processing circuit. The CPU determines the line state.

먼저 정보 비트 고정 모드에 관해 설명하면, 정보 비트 고정 모드에서는 입력되는 정보 비트열의 길이를 검사 행렬에 의해 정의되는 정보 비트수 미만이 되도록 하고, 모자란 부분을 0 또는 1로 고정시킴으로써 부호화율을 조정한다. First, the information bit fixing mode will be described. In the information bit fixing mode, the length of the input information bit string is less than the number of information bits defined by the check matrix, and the coding rate is adjusted by fixing the short part to 0 or 1. .

다음으로 펑쳐링 모드에 관해 설명한다. 에러가 많고, 회선 상태가 나쁘다고 판정된 경우에는 패리티 비트의 펑쳐링 비트수를 적게 하여 부호화율을 낮춤으로써 에러 정정 능력을 높인다. 반대로 에러가 적고 회선 상태가 좋다고 판정된 경우에는 패리티 비트의 펑쳐링 비트수를 많이 하여 부호화율을 높임으로써 데이터 전송 능력을 높인다. 이 때 미리 준비되어 있는 부호화율들 중에서 검출한 에러 빈도에 따라 적응적으로 부호화율을 결정한다. 나아가, 결정한 부호화율에 대해 가장 에러 정정 능력이 높아지도록 시뮬레이션 등에 의해 구한 펑쳐링 위치를 선택하여 설정정보를 수정한다. 또한 결정한 부호화율을 송신기에 송신함으로써 송신기와 부호를 일치시킨다. 부호화율(Rp)은 Rp=In/(N-Pn)로 계산되며, 여기서 N은 부호어(codeword)의 길이, In은 정보 비트수, Pn은 패리티 비트의 펑쳐링 비트수를 나타낸다.Next, the puncturing mode will be described. If it is determined that there are many errors and the line condition is bad, the error correction capability is increased by reducing the number of puncturing bits of the parity bits to lower the coding rate. On the contrary, when it is determined that the error is small and the line state is good, the number of puncturing bits of the parity bits is increased to increase the coding rate, thereby improving the data transmission capability. At this time, the coding rate is adaptively determined according to the detected error frequency among the coding rates prepared in advance. Further, the puncturing position obtained by simulation or the like is selected so as to increase the error correction capability with respect to the determined coding rate, and the setting information is corrected. In addition, the code rate coincides with the transmitter by transmitting the determined coding rate to the transmitter. The coding rate Rp is calculated as Rp = In / (N-Pn), where N is the length of a codeword, In is the number of information bits, and Pn is the number of puncturing bits of the parity bits.

도 6은 본 발명의 일 실시예에 따른 정보 부호화 장치의 구성도로서, CPU(110), 부호화 회로(150), 설정정보 기억부(170)로 구성된다. 6 is a configuration diagram of an information encoding apparatus according to an embodiment of the present invention, and includes a CPU 110, an encoding circuit 150, and a setting information storage unit 170.

그리고 본 실시예에 따른 부호화 회로(150)는 데이터 삽입부(151), 부호화부(155), 부호어 데이터 삭제부(156)로 구성된다. The encoding circuit 150 according to the present embodiment includes a data insertion unit 151, an encoding unit 155, and a codeword data deleting unit 156.

데이터 삽입부(151)는 CPU(110)가 설정하는 설정정보에 기초하여 입력되는 정보 비트열의 정보 비트를 선택할지, 미리 정해져 있는 0 또는 1의 고정값을 선택할지를 전환한다. 이처럼 고정값을 선택하고 삽입함으로써, 정보 비트열의 길이를 부호화율 변경 전의 길이로 확장한다. 이를 위해 데이터 삽입부(151)는 설정정보 기억부(170)로부터의 설정정보를 입력받아 데이터 삽입부(151)를 제어하는 제어부(152), 정보 비트를 일시적으로 저장하는 메모리부(153) 및 정보 비트를 선택할 것인지 미리 정해져 있는 0 또는 1의 고정값을 선택할 것인지를 전환하는 선택부(154)를 포함한다.The data insertion unit 151 switches between selecting an information bit of an input information bit string or a predetermined fixed value of 0 or 1 based on the setting information set by the CPU 110. By selecting and inserting the fixed values in this way, the length of the information bit string is extended to the length before the coding rate change. To this end, the data insertion unit 151 receives the setting information from the setting information storage unit 170 to control the data insertion unit 151, a memory unit 153 for temporarily storing information bits, and And a selection unit 154 for switching between selecting an information bit or a predetermined fixed value of 0 or 1.

설정정보 기억부(170)는 정보 비트 고정 모드 기억부(171), 정보 비트 고정 개시 위치(SIn) 기억부(172)와, 정보 비트 고정 종료 위치(EIn) 기억부(173)를 포 함한다. 또한 설정 정보 기억부(170)는 펑쳐링 모드 기억부(174), 패리티 비트수(Pty) 기억부(175), 펑쳐링 개시 위치(SPn) 기억부(176) 및 펑쳐링 종료 위치(EPn) 기억부(177)를 포함한다. 이들 기억부는 레지스터일 수 있으며, 정보를 기억 유지할 수 있는 기능을 가진 것이라면 어떤 형태이든 본 발명의 범위에 속한다. 여기서, 정보 비트 고정 개시 위치는 정보 비트 고정 모드시 정보 비트열에 삽입할 데이터가 시작되는 위치이고, 정보 비트 고정 종료 위치는 상기 삽입할 데이터가 끝나는 위치이다. 그리고 펑쳐링 개시 위치는 펑쳐링 모드시 부호어에서 삭제할 데이터가 시작되는 위치이고, 펑쳐링 종료 위치는 상기 삭제할 데이터가 끝나는 위치이다.The setting information storage unit 170 includes an information bit fixed mode storage unit 171, an information bit fixed start position (SIn) storage unit 172, and an information bit fixed end position (EIn) storage unit 173. . The setting information storage unit 170 further includes a puncturing mode storage unit 174, a parity bit number Pty storage unit 175, a puncturing start position (SPn) storage unit 176, and a puncturing end position (EPn). The storage unit 177 is included. These storage units may be registers, and any form having a function capable of storing and retaining information is within the scope of the present invention. Here, the information bit fixing start position is a position at which data to be inserted into the information bit string starts in the information bit fixing mode, and the information bit fixing end position is a position at which the data to be inserted ends. The puncturing start position is a position at which data to be deleted from the codeword starts in the puncturing mode, and the puncturing end position is a position at which the data to be deleted ends.

데이터 삽입부(151)는 정보 비트 고정 모드가 아닌 경우에 항상 입력되는 정보 비트열로부터 정보 비트를 선택한다. 그러나 정보 비트 고정 모드의 경우에 데이터 삽입부(151)는 SIn부터 EIn의 범위에서는 0 또는 1의 고정값을 선택하고, 그 이외의 범위에서는 정보 비트를 선택한다.The data insertion unit 151 selects the information bits from the information bit string that is always input when the information bit fixing mode is not used. However, in the information bit fixing mode, the data inserting unit 151 selects a fixed value of 0 or 1 in the range of SIn to EIn, and selects the information bit in other ranges.

또한 부호화 회로(150)는 도 6에 나타난 바와 같이 데이터 삽입부(151)의 후단에 부호화부(155)를 포함한다. 부호화부(155)는 펑쳐링 전의 검사 행렬을 토대로 저밀도 패리티 검사 부호의 부호화를 수행하는 회로로서, 데이터 삽입부(151)로부터 출력된 정보 비트열에 대해 상기 검사 행렬을 이용하여 부호어를 생성한다.In addition, as shown in FIG. 6, the encoding circuit 150 includes an encoding unit 155 at a rear end of the data insertion unit 151. The encoder 155 is a circuit for encoding the low density parity check code based on the check matrix before puncturing. The encoder 155 generates a code word using the check matrix on the information bit string output from the data inserter 151.

또한 부호화 회로(150)는 도 6에 나타난 바와 같이 부호화부(155)의 후단에 부호어 데이터 삭제부(156)를 포함한다. 부호어 데이터 삭제부(156)는 부호어의 지정된 범위를 펑쳐링하는 기능을 한다. 정보 비트 고정 모드의 경우에 부호어 데이 터 삭제부(156)는 부호화부(155)에서 출력된 부호어에서 (Pty+SIn)와 (Pty+EIn)로 지정되어 있는 범위의 데이터를 삭제한다. 펑쳐링 모드의 경우에 부호어 데이터 삭제부(156)는 부호화부(155)에서 출력된 부호어에서 SPn과 EPn으로 지정되어 있는 범위의 데이터를 삭제한다. 그리고 부호어 데이터 삭제부(156)는 이를 송신 데이터로서 송신 회로(160)에 출력한다. 상기 삭제 방법은 부호화부(155)로부터 받은 데이터를 일단 메모리부(158)에 축적하고 독출할 때에 삭제해야 하는 범위의 데이터를 독출하지 않음으로써 구현할 수 있다.In addition, the encoding circuit 150 includes a codeword data deleting unit 156 at the rear end of the encoding unit 155, as shown in FIG. The codeword data deleting unit 156 functions to puncture a specified range of codewords. In the information bit fixed mode, the codeword data deleting unit 156 deletes data in the range designated by (Pty + SIn) and (Pty + EIn) from the codeword output from the encoding unit 155. In the puncturing mode, the codeword data deleting unit 156 deletes data in the range designated by SPn and EPn from the codeword output from the encoding unit 155. The codeword data deletion unit 156 then outputs this to the transmission circuit 160 as transmission data. The erasing method may be implemented by not reading data in a range that should be deleted when data received from the encoder 155 is accumulated and read in the memory 158 once.

도 7은 본 발명의 일 실시예에 따른 정보 복호 장치의 구성도로서, CPU(230), 복호 회로(220), 설정정보 기억부(270)로 구성된다. 7 is a configuration diagram of an information decoding apparatus according to an embodiment of the present invention, and includes a CPU 230, a decoding circuit 220, and a setting information storage unit 270.

그리고 본 실시예에 따른 복호 회로(220)는 데이터 삽입부(221), 복호부(225) 및 고정 데이터 삭제부(226)로 구성된다.The decoding circuit 220 according to the present embodiment includes a data inserting unit 221, a decoding unit 225, and a fixed data deleting unit 226.

데이터 삽입부(221)는 CPU(230)가 설정하는 설정정보에 기초하여 수신 데이터를 선택할지, 0 값을 선택할지, 대수 우도비의 최대값(LLRmax)을 선택할지를 전환한다. 이를 위해 데이터 삽입부(221)는 설정정보 기억부(270)로부터 설정정보를 입력받아 데이터 삽입부(221)를 제어하는 제어부(222), 수신 데이터를 일시적으로 저장하는 메모리부(223) 및 수신 데이터를 선택할지, 제로를 선택할지, 대수 우도비의 최대값(LLRmax)을 선택할지를 전환하는 선택부(224)를 포함한다.The data insertion unit 221 selects whether to select the received data, the zero value, or the maximum value LLRmax of the log likelihood ratio based on the setting information set by the CPU 230. To this end, the data insertion unit 221 receives the setting information from the setting information storage unit 270 to control the data insertion unit 221, the memory unit 223 temporarily storing the received data, and the reception unit. And a selection unit 224 for switching between selecting data, zero, or selecting the maximum value LLRmax of the log likelihood ratio.

여기서, 대수 우도비의 최대값에 대해 설명한다. 일반적으로, 부호어의 펑쳐링된 비트에 대해서는 수신측에서「0」과 「1」의 확률은 반반으로 가정하여, 제로를 삽입함으로써 디펑쳐링한다. 이에 대해 정보 비트 고정 모드에 있어서는 송신기 가 정보 비트에 삽입하는 값을 이미 알고 있기 때문에「0」 또는 「1」의 확률을 100%로 할 수 있다. 따라서 송신기의 부호화 회로에서 정보 비트에 「0」을 삽입하는 경우에는 「0」의 확률을 100%로 한 대수 우도비를 삽입하고 송신기의 부호화 회로에서 「1」을 삽입하는 경우에는 「1」의 확률을 100%로 한 대수 우도비를 삽입한다.Here, the maximum value of the log likelihood ratio is demonstrated. In general, the punctured bits of the codeword are depunctured by inserting zero, assuming that the probability of " 0 " and " 1 " In the information bit fixed mode, on the other hand, since the transmitter already knows the value to insert into the information bit, the probability of "0" or "1" can be 100%. Therefore, when "0" is inserted into the information bit in the transmitter encoding circuit, the logarithm likelihood ratio with the probability of "0" is inserted and "1" is inserted in the transmitter encoding circuit. Insert a log likelihood ratio with 100% probability.

설정정보 기억부(270)는 정보 비트 고정 모드 기억부(271), 정보 비트 고정 개시 위치(SIn) 기억부(272)와, 정보 비트 고정 종료 위치(EIn) 기억부(273)를 포함한다. 또한 설정 정보 기억부(270)는 펑쳐링 모드 기억부(274), 패리티 비트수(Pty) 기억부(275), 펑쳐링 개시 위치(SPn) 기억부(276) 및 펑쳐링 종료 위치(EPn) 기억부(277)를 포함한다. 이들 기억부는 레지스터일 수 있으며, 정보를 기억 유지할 수 있는 기능을 가진 것이라면 어떤 형태이든 본 발명의 범위에 속한다.The setting information storage unit 270 includes an information bit fixed mode storage unit 271, an information bit fixed start position (SIn) storage unit 272, and an information bit fixed end position (EIn) storage unit 273. The setting information storage unit 270 further includes a puncturing mode storage unit 274, a parity bit number Pty storage unit 275, a puncturing start position (SPn) storage unit 276, and a puncturing end position (EPn). A storage unit 277 is included. These storage units may be registers, and any form having a function capable of storing and retaining information is within the scope of the present invention.

데이터 삽입부(221)는 수신 데이터에 대해 0 값 또는 대수 우도비의 최대값(LLRmax)을 선택하고 삽입함으로써 수신 데이터를 펑쳐링 전의 길이로 복원한다. 보다 구체적으로 설명하면, 선택부(224)는 제어부(222)의 제어에 따라 정보 비트 고정 모드의 경우에는 (Pty+SIn)부터 (Pty+EIn)의 범위에서는 대수 우도비의 최대값을 선택하고, 펑쳐링 모드의 경우에는 SPn부터 EPn의 범위에서는 0 값을 선택하며, 그 이외의 경우에는 항상 수신 데이터를 선택한다. 데이터 삽입부(221)는 이와 같이 수신 데이터에 대해 0 값 또는 대수 우도비의 최대값을 삽입하게 된다. 데이터 삽입부(221)는 일단 수신 데이터를 메모리부(223)에 축적하고 0 값 또는 대수 우도비의 최대값을 삽입할 때에는 수신 데이터를 메모리부(223)로부터 독출하지 않 음으로써 상기 삽입 처리를 수행한다.The data insertion unit 221 restores the received data to the length before puncturing by selecting and inserting a zero value or a maximum value LLRmax of the log likelihood ratio for the received data. In more detail, the selector 224 selects the maximum value of the logarithmic likelihood ratio in the range of (Pty + SIn) to (Pty + EIn) in the information bit fixed mode under the control of the controller 222. In the puncturing mode, the value 0 is selected in the range of SPn to EPn. Otherwise, the received data is always selected. The data insertion unit 221 inserts a zero value or a maximum likelihood ratio of the received data as described above. The data insertion unit 221 stores the received data once in the memory unit 223 and does not read out the received data from the memory unit 223 when the zero value or the maximum likelihood ratio is inserted. Perform.

또한 복호 회로(220)는 도 7에 나타난 바와 같이 데이터 삽입부(221)의 후단에 복호부(225)를 포함한다. 복호부(225)는 펑쳐링 전의 검사 행렬을 토대로 저밀도 패리티 검사 부호의 복호를 수행하는 기능을 한다. 복호부(225)는 합곱 알고리즘(sum-product algorithm) 등을 이용하여 수신 데이터를 복호하고, 추정 정보 비트열을 출력한다. 또한 복호부(225)는 미리 정해진 횟수의 반복 연산을 종료하거나, 패리티 체크가 올바르면 연산을 종료한다. 그러나 패리티 체크가 올바르지 않은 경우에는 에러 정보를 출력하는데 이 출력된 에러 정보는 전송로 상태를 해석하고, 적절한 부호화율을 설정하기 위해 사용된다. 이러한 일련의 처리는 예를 들어 도 5에 나타나 있는 CPU(230)가 수행한다.In addition, the decoding circuit 220 includes a decoding unit 225 at the rear end of the data insertion unit 221 as shown in FIG. The decoding unit 225 performs a function of decoding the low density parity check code based on the parity check matrix before puncturing. The decoder 225 decodes the received data using a sum-product algorithm or the like and outputs an estimated information bit string. In addition, the decoding unit 225 terminates the repetition operation a predetermined number of times, or terminates the operation if the parity check is correct. However, if the parity check is not correct, error information is output. This error information is used to interpret the transmission line condition and set an appropriate coding rate. This series of processing is performed by the CPU 230 shown in FIG. 5, for example.

또한 복호 회로(220)는 도 7에 나타난 바와 같이 복호부(225)의 후단에 고정 데이터 삭제부(226)를 포함한다. 고정 데이터 삭제부(226)는 정보 비트 고정 모드의 경우에 복호부에서 출력되는 추정 정보 비트열의 SIn으로부터 EIn의 범위의 데이터를 삭제하고, 삭제 후의 추정 정보 비트열을 본래의 추정 정보 비트열로서 출력한다. 한편 고정 데이터 삭제부(226)는 정보 비트 고정 모드가 아닌 경우에는 복호부에서 출력된 추정 정보 비트열을 그대로 추정 정보 비트열로서 출력한다. 상기 삭제 방법은 일단 복호부(225)로부터 받은 데이터를 일단 메모리부(227)에 축적하고, 독출할 때에 삭제해야 할 범위의 데이터를 독출하지 않음으로써 구현할 수 있다.In addition, the decoding circuit 220 includes a fixed data deleting unit 226 at the rear end of the decoding unit 225 as shown in FIG. The fixed data deletion unit 226 deletes data in the range of EIn from SIn of the estimated information bit string output from the decoder in the case of the information bit fixed mode, and outputs the estimated information bit string after deletion as the original estimated information bit string. do. On the other hand, the fixed data erasing unit 226 outputs the estimated information bit string output from the decoding unit as the estimated information bit string as it is in the information bit fixing mode. The erasing method can be implemented by accumulating the data received from the decoding unit 225 into the memory unit 227 once, and not reading out the data of the range to be deleted when reading.

이상, 본 발명의 실시 형태에 관한 송신기(100)(본 발명의 정보 부호화 장치 의 일례) 및 수신기(200)(본 발명의 정보 복호 장치의 일례)에 대해 설명했다. 이러한 송신기(100) 및 수신기(200)는 컴퓨터에 상기 기능을 실현하기 위한 컴퓨터 프로그램을 편성함으로써, 컴퓨터를 송신기(100) 또는 수신기(200)로 기능시키는 것이 가능하다. 이러한 컴퓨터 프로그램은 소정의 기록 매체(예를 들어 자기 디스크, 광자기 디스크, CD-ROM, DVD-ROM, 반도체 메모리 등)에 기록된 형태로, 혹은 전자 네트워크를 매개한 다운로드의 형태로 시장에 유통시키는 것이 가능하다.In the above, the transmitter 100 (an example of the information coding apparatus of this invention) and the receiver 200 (an example of the information decoding apparatus of this invention) which concern on embodiment of this invention were demonstrated. The transmitter 100 and the receiver 200 can make a computer function as the transmitter 100 or the receiver 200 by organizing a computer program for realizing the function in the computer. Such computer programs are distributed to the market in the form of recordings on predetermined recording media (for example, magnetic disks, magneto-optical disks, CD-ROMs, DVD-ROMs, semiconductor memories, etc.) or in the form of downloads via electronic networks. It is possible to let.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다. So far I looked at the center of the preferred embodiment for the present invention. Those skilled in the art will appreciate that the present invention can be implemented in a modified form without departing from the essential features of the present invention. Therefore, the disclosed embodiments should be considered in descriptive sense only and not for purposes of limitation. The scope of the present invention is shown in the claims rather than the foregoing description, and all differences within the scope will be construed as being included in the present invention.

예를 들어, 상기 실시예들에서는 수신기(100)(정보 부호화 장치) 및 송신기(200)(정보 복호 장치)를 각각 정보 비트 고정 모드와 펑쳐링 모드의 양 모드에 대응할 수 있는 경우에 대해 설명했는데 본 발명은 이에 한정되지 않는다. 예를 들어 정보 비트 고정 모드에만 대응 가능한 장치 구성일 수 있으며, 혹은 펑쳐링 모드에만 대응 가능한 장치 구성일 수도 있다. 이 경우 도 6에 도시된 설정정보 기억부(170) 및 도 7에 도시된 설정정보 기억부(270)는 어느 한쪽의 모드 설정에 필요한 기억부만 구비하고 있으면 된다.For example, in the above embodiments, the receiver 100 (information encoding apparatus) and the transmitter 200 (information decoding apparatus) have been described in the case where they can correspond to both modes of the information bit fixing mode and the puncturing mode, respectively. The present invention is not limited to this. For example, the device configuration may correspond to only the information bit fixing mode, or the device configuration may correspond to only the puncturing mode. In this case, the setting information storage unit 170 shown in FIG. 6 and the setting information storage unit 270 shown in FIG. 7 need only include a storage unit necessary for either mode setting.

본 발명에 의하면, 검사 행렬을 열방향으로 행가중치와 같은 수의 부분 행렬로 분할하면 각 부분 행렬의 행가중치가 1이 되도록 함으로써, 임의의 연속하는 범위를 펑쳐링하더라도 검사 행렬에 있어서 똑같은 행가중치를 유지할 수 있고, 성능의 열화를 막을 수 있다. 또한 펑쳐링 위치를 연속하는 범위로 함으로써 펑쳐링 패턴을 모두 기억할 필요가 없으므로 회로 규모를 축소할 수 있다. 이처럼 본 발명에 따르면 회로 규모를 축소하면서 성능의 열화를 억제할 수 있다.According to the present invention, by dividing the check matrix into the same number of partial matrixes as the column weights in the column direction, the row weight of each sub-matrix is equal to 1, so that even if puncturing any continuous range, the same row weights are used in the test matrix. Can be maintained and performance deterioration can be prevented. In addition, by setting the puncturing positions in a continuous range, it is not necessary to remember all the puncturing patterns, thereby reducing the circuit size. As described above, according to the present invention, deterioration in performance can be suppressed while reducing the circuit scale.

Claims (18)

소정 검사 행렬을 이용하여 정보 비트열을 부호화함으로써 부호어(codeword)를 생성하는 부호화부; 및An encoder for generating a codeword by encoding an information bit string using a predetermined parity check matrix; And 상기 생성된 부호어의 데이터 중 소정 범위의 데이터를 삭제하는 부호어 데이터 삭제부를 포함하고,A codeword data deletion unit for deleting data of a predetermined range among data of the generated codeword, 상기 소정 검사 행렬을 열방향으로 상기 검사 행렬의 행가중치와 같은 수의 부분 행렬로 분할하고 각 부분 행렬의 행가중치가 1인 것을 특징으로 하는 정보 부호화 장치.And dividing the predetermined parity check matrix into the same number of partial matrixes as the row weights of the parity check matrix, and the row weight of each sub-matrix being one. 제1항에 있어서,The method of claim 1, 펑쳐링 개시 위치를 기억하는 펑쳐링 개시 위치 기억부; 및A puncturing start position storage section for storing a puncturing start position; And 펑쳐링 종료 위치를 기억하는 펑쳐링 종료 위치 기억부를 더 포함하고,Further comprising a puncturing end position storage unit for storing the puncturing end position, 상기 부호어 데이터 삭제부는 상기 생성된 부호어의 데이터 중 상기 펑쳐링 개시 위치에서 상기 펑쳐링 종료 위치 범위의 데이터를 삭제하는 것을 특징으로 하는 정보 부호화 장치.And the codeword data deleting unit deletes data of the puncturing end position range from the puncturing start position among the generated codeword data. 제1항에 있어서, The method of claim 1, 상기 소정 검사 행렬에 의해 정의되는 정보 비트수 미만의 길이를 가지는 정보 비트열의 소정 범위에 1 또는 0의 데이터를 삽입하는 데이터 삽입부를 더 포함 하고,And a data insertion unit for inserting 1 or 0 data into a predetermined range of the information bit string having a length less than the number of information bits defined by the predetermined check matrix. 상기 부호화부는 상기 소정 검사 행렬을 이용하여 상기 데이터 삽입 후의 정보 비트열을 부호화하는 것을 특징으로 하는 정보 부호화 장치.And the encoding unit encodes the information bit string after the data insertion using the predetermined parity check matrix. 제3항에 있어서,The method of claim 3, 정보 비트 고정 개시 위치를 기억하는 정보 비트 고정 개시 위치 기억부; 및An information bit fixed start position storage section for storing the information bit fixed start position; And 정보 비트 고정 종료 위치를 기억하는 정보 비트 고정 종료 위치 기억부를 더 포함하고,An information bit fixed end position storage section for storing the information bit fixed end position; 상기 데이터 삽입부는 상기 정보 비트열의 상기 정보 비트 고정 개시 위치에서 상기 정보 비트 고정 종료 위치의 범위에 1 또는 0의 데이터를 삽입하는 것을 특징으로 하는 정보 부호화 장치.And the data insertion unit inserts data of 1 or 0 in a range of the information bit fixing end position from the information bit fixing start position of the information bit string. 제4항에 있어서,The method of claim 4, wherein 상기 검사 행렬에 의해 정의되는 패리티 비트수를 기억하는 패리티 비트수 기억부를 더 포함하고,A parity bit number storage section for storing the number of parity bits defined by the check matrix; 상기 부호어 데이터 삭제부는 상기 생성된 부호어의 데이터 중 상기 정보 비트 고정 개시 위치 값과 상기 패리티 비트수의 합으로부터 상기 정보 비트 고정 종료 위치 값과 상기 패리티 비트수의 합으로 지정되는 범위의 데이터를 삭제하는 것을 특징으로 하는 정보 부호화 장치.The codeword data deleting unit selects data in a range specified from the sum of the information bit fixed start position value and the parity bit number among the generated codeword data as the sum of the information bit fixed end position value and the parity bit number. And an information encoding apparatus. 제3항에 있어서,The method of claim 3, 정보 비트 고정 개시 위치를 기억하는 정보 비트 고정 개시 위치 기억부;An information bit fixed start position storage section for storing the information bit fixed start position; 정보 비트 고정 종료 위치를 기억하는 정보 비트 고정 종료 위치 기억부;An information bit fixed end position storage section for storing the information bit fixed end position; 펑쳐링 개시 위치를 기억하는 펑쳐링 개시 위치 기억부; A puncturing start position storage section for storing a puncturing start position; 펑쳐링 종료 위치를 기억하는 펑쳐링 종료 위치 기억부; 및A puncturing end position storage unit for storing the puncturing end position; And 상기 검사 행렬에 의해 정의되는 패리티 비트수를 기억하는 패리티 비트수 기억부를 더 포함하고,A parity bit number storage section for storing the number of parity bits defined by the check matrix; 상기 데이터 삽입부는 정보 비트 고정 모드시 상기 소정 검사 행렬에 의해 정의되는 정보 비트수 미만의 길이를 가지는 정보 비트열의 소정 범위에 1 또는 0의 데이터를 삽입하는 것을 특징으로 하고,The data inserting unit inserts data of 1 or 0 in a predetermined range of an information bit string having a length less than the number of information bits defined by the predetermined check matrix in the information bit fixing mode. 상기 부호어 데이터 삭제부는 펑쳐링 모드시 상기 생성된 부호어의 데이터 중 상기 펑쳐링 개시 위치에서 상기 펑쳐링 종료 위치 범위의 데이터를 삭제하고, 정보 비트 고정 모드시 상기 생성된 부호어의 데이터 중 상기 정보 비트 고정 개시 위치 값과 상기 패리티 비트수의 합으로부터 상기 정보 비트 고정 종료 위치 값과 상기 패리티 비트수의 합으로 지정되는 범위의 데이터를 삭제하는 것을 특징으로 하는 정보 부호화 장치.The codeword data deleting unit deletes the data of the puncturing end position range from the puncturing start position among the data of the codeword generated in the puncturing mode, and the data of the generated codeword in the information bit fixing mode. And data in a range specified by the sum of the information bit fixed end position value and the parity bit number from the sum of the information bit fixed start position value and the parity bit number. 수신 데이터의 소정 범위에 소정 데이터를 삽입하는 데이터 삽입부; 및A data insertion unit for inserting predetermined data into a predetermined range of the received data; And 소정 검사 행렬을 이용하여 상기 데이터 삽입 후의 수신 데이터를 복호하는 복호부를 포함하고,A decoder which decodes the received data after the data insertion using a predetermined parity check matrix, 상기 소정 검사 행렬을 열방향으로 상기 검사 행렬의 행가중치와 같은 수의 부분 행렬로 분할하고 각 부분 행렬의 행가중치가 1인 것을 특징으로 하는 정보 복호 장치.And dividing the predetermined parity check matrix into the same number of partial matrixes as the row weights of the parity check matrix and the row weight of each sub-matrix is one. 제7항에 있어서,The method of claim 7, wherein 상기 소정 데이터는 0의 데이터이고, The predetermined data is zero data, 펑쳐링 개시 위치를 기억하는 펑쳐링 개시 위치 기억부; 및A puncturing start position storage section for storing a puncturing start position; And 펑쳐링 종료 위치를 기억하는 펑쳐링 종료 위치 기억부를 더 포함하고,Further comprising a puncturing end position storage unit for storing the puncturing end position, 상기 데이터 삽입부는 상기 수신 데이터의 상기 펑쳐링 개시 위치와 상기 펑쳐링 종료 위치로 지정되는 범위에 상기 0의 데이터를 삽입하는 것을 특징으로 하는 정보 복호 장치.And the data insertion unit inserts the data of 0 in a range designated by the puncturing start position and the puncturing end position of the received data. 제7항에 있어서,The method of claim 7, wherein 상기 소정 데이터는 대수 우도비의 최대값이고,The predetermined data is the maximum value of the log likelihood ratio, 정보 비트 고정 개시 위치를 기억하는 정보 비트 고정 개시 위치 기억부;An information bit fixed start position storage section for storing the information bit fixed start position; 정보 비트 고정 종료 위치를 기억하는 정보 비트 고정 종료 위치 기억부;An information bit fixed end position storage section for storing the information bit fixed end position; 패리티 비트수를 기억하는 패리티 비트수 기억부; 및 A parity bit number storage section for storing the parity bit number; And 상기 복호부로부터 출력된 추정 정보 비트열의 데이터 중 상기 정보 비트 고정 개시 위치에서 상기 정보 비트 고정 종료 위치의 범위의 데이터를 삭제하는 고정 데이터 삭제부를 더 포함하고,A fixed data deletion unit for deleting data in the range of the information bit fixed end position from the information bit fixed start position among data of the estimated information bit string output from the decoder, 상기 데이터 삽입부는 상기 수신 데이터의 상기 정보 비트 고정 개시 위치 값과 상기 패리티 비트수의 합으로부터 상기 정보 비트 고정 종료 위치 값과 상기 패리티 비트수의 합으로 지정되는 범위에 상기 대수 우도비의 최대값을 삽입하는 것을 특징으로 하는 정보 복호 장치.The data insertion unit sets the maximum likelihood ratio of the logarithmic likelihood ratio within a range specified by the sum of the information bit fixed end position value and the parity bit number from the sum of the information bit fixed start position value and the parity bit number of the received data. An information decoding device, characterized in that inserted. 제7항에 있어서,The method of claim 7, wherein 정보 비트 고정 개시 위치를 기억하는 정보 비트 고정 개시 위치 기억부;An information bit fixed start position storage section for storing the information bit fixed start position; 정보 비트 고정 종료 위치를 기억하는 정보 비트 고정 종료 위치 기억부;An information bit fixed end position storage section for storing the information bit fixed end position; 펑쳐링 개시 위치를 기억하는 펑쳐링 개시 위치 기억부;A puncturing start position storage section for storing a puncturing start position; 펑쳐링 종료 위치를 기억하는 펑쳐링 종료 위치 기억부; A puncturing end position storage unit for storing the puncturing end position; 패리티 비트수를 기억하는 패리티 비트수 기억부; 및A parity bit number storage section for storing the parity bit number; And 정보 비트 고정 모드시 상기 복호부로부터 출력된 추정 정보 비트열의 데이터 중 상기 정보 비트 고정 개시 위치에서 상기 정보 비트 고정 종료 위치의 범위의 데이터를 삭제하는 고정 데이터 삭제부를 더 포함하고,A fixed data deletion unit for deleting data in the range of the information bit fixed end position from the information bit fixed start position among data of the estimated information bit string output from the decoder in the information bit fixed mode; 상기 데이터 삽입부는 정보 비트 고정 모드시 상기 수신 데이터의 상기 정보 비트 고정 개시 위치 값과 상기 패리티 비트수의 합으로부터 상기 정보 비트 고정 종료 위치 값과 상기 패리티 비트수의 합으로 지정되는 범위에 대수 우도비의 최대값을 삽입하고, 펑쳐링 모드시 상기 수신 데이터의 상기 펑쳐링 개시 위치에서 상기 펑쳐링 종료 위치 범위로 지정되는 범위에 0의 데이터를 삽입하는 것을 특징으로 하는 정보 복호 장치.The data insertion unit has a log likelihood ratio in a range specified by the sum of the information bit fixed end position value and the parity bit number from the sum of the information bit fixed start position value and the parity bit number of the received data in the information bit fixed mode. And inserting a maximum value of 0 and inserting 0 data into a range designated as the puncturing end position range from the puncturing start position of the received data in the puncturing mode. (a) 검사 행렬을 열방향으로 행가중치와 같은 수의 부분 행렬로 분할하고 각 부분 행렬의 행가중치가 1이 되도록 상기 검사 행렬을 생성하는 단계;(a) dividing the check matrix into the same number of submatrices as the row weights in the column direction and generating the check matrix such that the row weight of each sub-matrix is equal to 1; (b) 상기 검사 행렬을 이용하여 정보 비트열을 부호화함으로써 부호어를 생성하는 단계; 및(b) generating a codeword by encoding an information bit string using the check matrix; And (c) 상기 생성된 부호어의 데이터 중 소정 범위의 데이터를 삭제하는 단계를 포함하는 것을 특징으로 하는 정보 부호화 방법.and (c) deleting data of a predetermined range of data of the generated codeword. 제11항에 있어서,The method of claim 11, 펑쳐링 개시 위치 및 펑쳐링 종료 위치를 기억하는 단계를 더 포함하고,Storing the puncturing start position and the puncturing end position; 상기 (c) 단계는 상기 생성된 부호어의 데이터 중 상기 펑쳐링 개시 위치에서 상기 펑쳐링 종료 위치 범위의 데이터를 삭제하는 것을 특징으로 하는 정보 부호화 방법.In the step (c), the data of the puncturing end position range is deleted from the puncturing start position among the generated codeword data. 제11항에 있어서,The method of claim 11, 상기 검사 행렬에 의해 정의되는 정보 비트수 미만의 길이를 가지는 정보 비트열의 소정 범위에 1 또는 0의 데이터를 삽입하는 단계를 더 포함하고,Inserting 1 or 0 data into a predetermined range of an information bit string having a length less than the number of information bits defined by the check matrix; 상기 (b) 단계는 상기 검사 행렬을 이용하여 상기 데이터 삽입 후의 정보 비트열을 부호화하는 것을 특징으로 하는 정보 부호화 방법.In the step (b), the information bit stream after the data insertion is encoded using the parity check matrix. 제13항에 있어서,The method of claim 13, 정보 비트 고정 개시 위치 및 정보 비트 고정 종료 위치를 기억하는 단계를 더 포함하고,Storing the information bit fixation start position and the information bit fixation end position; 상기 삽입하는 단계는 상기 정보 비트열의 상기 정보 비트 고정 개시 위치에서 상기 정보 비트 고정 종료 위치의 범위에 1 또는 0의 데이터를 삽입하는 것을 특징으로 하는 정보 부호화 방법.And the inserting step inserts data of 1 or 0 in a range of the information bit fixing end position from the information bit fixing start position of the information bit string. 제14항에 있어서,The method of claim 14, 상기 검사 행렬에 의해 정의되는 패리티 비트수를 기억하는 단계를 더 포함하고, Storing the number of parity bits defined by the check matrix; 상기 (c) 단계는 상기 생성된 부호어의 데이터 중 상기 정보 비트 고정 개시 위치 값과 상기 패리티 비트수의 합으로부터 상기 정보 비트 고정 종료 위치 값과 상기 패리티 비트수의 합으로 지정되는 범위의 데이터를 삭제하는 것을 특징으로 하는 정보 부호화 방법.In the step (c), the data in the range of the information code fixed end position value and the parity bit number is specified from the sum of the information bit fixed start position value and the parity bit number among the generated codeword data. And an information encoding method. (a) 검사 행렬을 열방향으로 행가중치와 같은 수의 부분 행렬로 분할하고 각 부분 행렬의 행가중치가 1이 되도록 상기 검사 행렬을 생성하는 단계;(a) dividing the check matrix into the same number of submatrices as the row weights in the column direction and generating the check matrix such that the row weight of each sub-matrix is equal to 1; (b) 수신 데이터의 소정 범위에 소정 데이터를 삽입하는 단계; 및(b) inserting predetermined data into a predetermined range of the received data; And (c) 상기 검사 행렬을 이용하여 상기 데이터 삽입 후의 수신 데이터를 복호하는 단계를 포함하는 것을 특징으로 하는 정보 복호 방법.and (c) decoding the received data after the data insertion using the parity check matrix. 제16항에 있어서,The method of claim 16, 상기 소정 데이터는 0의 데이터이고,The predetermined data is zero data, 펑쳐링 개시 위치 및 펑쳐링 종료 위치를 기억하는 단계를 더 포함하고,Storing the puncturing start position and the puncturing end position; 상기 (b) 단계는 상기 수신 데이터의 상기 펑쳐링 개시 위치와 상기 펑쳐링 종료 위치로 지정되는 범위에 상기 0의 데이터를 삽입하는 것을 특징으로 하는 정보 복호 방법.And the step (b) inserts the zero data into a range designated by the puncturing start position and the puncturing end position of the received data. 제16항에 있어서,The method of claim 16, 상기 소정 데이터는 대수 우도비의 최대값이고,The predetermined data is the maximum value of the log likelihood ratio, 정보 비트 고정 개시 위치 및 정보 비트 고정 종료 위치를 기억하는 단계;Storing an information bit fixation start position and an information bit fixation end position; 패리티 비트수를 기억하는 단계; 및Storing the number of parity bits; And 상기 수신 데이터를 복호함으로써 생성된 추정 정보 비트열의 데이터 중 상기 정보 비트 고정 개시 위치에서 상기 정보 비트 고정 종료 위치의 범위의 데이터를 삭제하는 단계를 더 포함하고,Deleting data in the range of the information bit fixed end position from the information bit fixed start position among data of the estimated information bit string generated by decoding the received data; 상기 (b) 단계는 상기 수신 데이터의 상기 정보 비트 고정 개시 위치 값과 상기 패리티 비트수의 합으로부터 상기 정보 비트 고정 종료 위치 값과 상기 패리티 비트수의 합으로 지정되는 범위에 상기 대수 우도비의 최대값을 삽입하는 것을 특징으로 하는 정보 복호 방법.In the step (b), the maximum likelihood ratio of the logarithmic ratio is set within a range specified by the sum of the information bit fixed end position value and the parity bit number of the received data and the number of parity bits. An information decoding method comprising inserting a value.
KR1020060111888A 2006-06-28 2006-11-13 Apparatus for encoding information, apparatus for decoding information, method for encoding information and method for decoding information KR100851974B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006178422A JP5215537B2 (en) 2006-06-28 2006-06-28 Information encoding apparatus, information decoding apparatus, information encoding method, and information decoding method
JPJP-P-2006-00178422 2006-06-28

Publications (2)

Publication Number Publication Date
KR20080001581A KR20080001581A (en) 2008-01-03
KR100851974B1 true KR100851974B1 (en) 2008-08-12

Family

ID=39068907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060111888A KR100851974B1 (en) 2006-06-28 2006-11-13 Apparatus for encoding information, apparatus for decoding information, method for encoding information and method for decoding information

Country Status (2)

Country Link
JP (1) JP5215537B2 (en)
KR (1) KR100851974B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11829614B2 (en) 2021-11-30 2023-11-28 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of operating semiconductor memory devices

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2083303A1 (en) 2008-01-22 2009-07-29 Nikon Corporation Imaging lens, optical device thereof, and optical method for manufacturing imaging lens
TWI427936B (en) * 2009-05-29 2014-02-21 Sony Corp Receiving apparatus, receiving method, program, and receiving system
JP5485069B2 (en) * 2010-08-06 2014-05-07 パナソニック株式会社 Error correction decoding apparatus and error correction decoding method
KR20130012550A (en) 2011-07-25 2013-02-04 한양대학교 산학협력단 Ldpc encoding and decoding method, and device using the method
JP2019164472A (en) 2018-03-19 2019-09-26 株式会社東芝 Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6370669B1 (en) 1998-01-23 2002-04-09 Hughes Electronics Corporation Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes
US20030126551A1 (en) * 1999-12-20 2003-07-03 Ramesh Mantha Hybrid automatic repeat request system and method
KR20040092922A (en) * 2003-04-29 2004-11-04 삼성전자주식회사 Apparatus and method for coding of low density parity check code
KR20060061145A (en) * 2004-12-01 2006-06-07 삼성전자주식회사 Method and apparatus for generating low density parity check codes
KR20060108959A (en) * 2005-04-13 2006-10-19 삼성전자주식회사 Method and apparatus for generating low density parity check matrix by block and recording medium thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895547B2 (en) * 2001-07-11 2005-05-17 International Business Machines Corporation Method and apparatus for low density parity check encoding of data
KR20050118056A (en) * 2004-05-12 2005-12-15 삼성전자주식회사 Method and apparatus for channel encoding and decoding in mobile communication systems using multi-rate block ldpc codes
KR20050123336A (en) * 2004-06-24 2005-12-29 엘지전자 주식회사 Encoding method for variable code rate by using ldpc code
JP4282558B2 (en) * 2004-06-30 2009-06-24 株式会社東芝 Low density parity check code decoder and method
JP4138723B2 (en) * 2004-09-22 2008-08-27 株式会社東芝 Decoding processing method and communication apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6370669B1 (en) 1998-01-23 2002-04-09 Hughes Electronics Corporation Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes
US20030126551A1 (en) * 1999-12-20 2003-07-03 Ramesh Mantha Hybrid automatic repeat request system and method
KR20040092922A (en) * 2003-04-29 2004-11-04 삼성전자주식회사 Apparatus and method for coding of low density parity check code
KR20060061145A (en) * 2004-12-01 2006-06-07 삼성전자주식회사 Method and apparatus for generating low density parity check codes
KR20060108959A (en) * 2005-04-13 2006-10-19 삼성전자주식회사 Method and apparatus for generating low density parity check matrix by block and recording medium thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11829614B2 (en) 2021-11-30 2023-11-28 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of operating semiconductor memory devices

Also Published As

Publication number Publication date
JP5215537B2 (en) 2013-06-19
KR20080001581A (en) 2008-01-03
JP2008011078A (en) 2008-01-17

Similar Documents

Publication Publication Date Title
US9015547B2 (en) Multi-level LDPC layered decoder with out-of-order processing
KR101791477B1 (en) Apparatus and method for transmitting and receiving data in communication/broadcasting system
US8996969B2 (en) Low density parity check decoder with miscorrection handling
US7222284B2 (en) Low-density parity-check codes for multiple code rates
US8583981B2 (en) Concatenated codes for holographic storage
KR101110586B1 (en) Concatenated iterative and algebraic coding
US8929009B2 (en) Irregular low density parity check decoder with low syndrome error handling
US7644336B2 (en) Techniques for providing greater error protection to error-prone bits in codewords generated from irregular codes
US8543887B2 (en) Coding method and coding device
US20070089027A1 (en) Apparatus and method for transmitting/receiving signal in a communication system using low density parity check code
US8205123B2 (en) Interleaver and de-interleaver for iterative code systems
US9130590B2 (en) Non-binary layered low density parity check decoder
KR100851974B1 (en) Apparatus for encoding information, apparatus for decoding information, method for encoding information and method for decoding information
US20030079171A1 (en) Forward error correction
US9048870B2 (en) Low density parity check decoder with flexible saturation
JP2010063111A (en) Rate-compatible low-density parity check codes
JP2005093038A (en) Device and circuit for recording/reproducing
US9048867B2 (en) Shift register-based layered low density parity check decoder
US20100269011A1 (en) Apparatus and method for decoding low density parity check code using prototype matrix
KR20080102902A (en) Method and apparatus for designing low density parity check code with multiple code rate, and information storage medium thereof
US7934142B2 (en) Encoding method to QC code
US20130173994A1 (en) Variable Barrel Shifter
US20160020783A1 (en) Low Density Parity Check Decoder With Relative Indexing
US8913336B2 (en) Constrained on-the-fly interleaver address generator circuits, systems, and methods
US8797668B1 (en) Systems and methods for penalty based multi-variant encoding

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120716

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee