KR100850890B1 - Thin film transistor and method of manufacturing the same - Google Patents
Thin film transistor and method of manufacturing the same Download PDFInfo
- Publication number
- KR100850890B1 KR100850890B1 KR1020070015116A KR20070015116A KR100850890B1 KR 100850890 B1 KR100850890 B1 KR 100850890B1 KR 1020070015116 A KR1020070015116 A KR 1020070015116A KR 20070015116 A KR20070015116 A KR 20070015116A KR 100850890 B1 KR100850890 B1 KR 100850890B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- source
- thin film
- film transistor
- organic
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 111
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000004913 activation Effects 0.000 claims description 74
- 239000010408 film Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 10
- 230000003213 activating effect Effects 0.000 claims description 7
- 238000002360 preparation method Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 76
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 3
- 239000003575 carbonaceous material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
도 1은 종래 박막 트랜지스터를 나타낸 평면도 및 단면도.1 is a plan view and a cross-sectional view showing a conventional thin film transistor.
도 2는 도 1에 도시한 박막 트랜지스터를 나타낸 등가 회로도.FIG. 2 is an equivalent circuit diagram illustrating the thin film transistor shown in FIG. 1.
도 3은 도 1에 도시한 게이트 전극의 온오프(On/Off) 동작에 의한 유기 활성화층의 내부에 분포하는 정공(+)과 전자(-)의 움직임 상태를 보여주기 위한 구성도.FIG. 3 is a configuration diagram illustrating a state of movement of holes (+) and electrons (−) distributed in an organic activation layer by an on / off operation of the gate electrode illustrated in FIG. 1.
도 4는 본 발명의 제 1 실시예에 따른 박막 트랜지스터를 나타낸 평면도 및 단면도.4 is a plan view and a sectional view of a thin film transistor according to a first embodiment of the present invention;
도 5는 도 4에 도시한 박막 트랜지스터를 나타낸 등가 회로도.FIG. 5 is an equivalent circuit diagram illustrating the thin film transistor illustrated in FIG. 4.
도 6은 도 4에 도시한 게이트 전극의 온오프(On/Off) 동작에 의한 유기 활성화층의 내부에 분포하는 정공(+)과 전자(-)의 움직임 상태를 보여주기 위한 구성도.FIG. 6 is a block diagram illustrating a state of movement of holes (+) and electrons (−) distributed in an organic activation layer by an on / off operation of the gate electrode illustrated in FIG. 4.
도 7은 본 발명의 제 2 실시예에 따른 박막 트랜지스터를 나타낸 평면도 및 단면도.7 is a plan view and a sectional view of a thin film transistor according to a second embodiment of the present invention;
도 8은 본 발명의 제 3 실시예에 따른 박막 트랜지스터를 나타낸 평면도 및 단면도.8 is a plan view and a sectional view of a thin film transistor according to a third embodiment of the present invention.
*도면의 주요부분에 대한 설명** Description of the main parts of the drawings *
400, 700, 800 : 박막 트랜지스터400, 700, 800: thin film transistor
402, 702, 802 : 기판 404, 704, 804 : 게이트 전극402, 702, 802:
406, 706, 806 : 게이트 절연막 408a, 708a, 808a : 소스 전극406, 706, 806: gate
408b, 708b, 808b : 드레인 전극 410, 710, 810 : 유기 활성화층408b, 708b, and 808b:
411, 711, 811 : 바디 전극 412, 712, 812 : 보호막411, 711, 811:
709a, 809a : 보조 소스 전극 709b, 809b : 보조 드레인 전극709a and 809a:
본 발명은 박막 트랜지스터 및 그 제조방법에 관한 것이다.The present invention relates to a thin film transistor and a method of manufacturing the same.
일반적으로, 박막 트랜지스터는 이를 구성하고 있는 반도체물질중 탄소를 포함하고 있는 여부에 따라, 무기 박막 트랜지스터와 유기 박막 트랜지스터로 나눌 수 있었다.In general, thin film transistors can be divided into inorganic thin film transistors and organic thin film transistors according to whether or not they contain carbon.
여기서, 유기 박막 트랜지스터는 탄소 물질로 만들어진 유기 반도체를 이용한 박막 트랜지스터였었다. 이러한, 유기 박막 트랜지스터는 기존의 비탄소 물질로 만들어진 무기 화합물 반도체를 이용한 무기 박막 트랜지스터와는 달리, 100도 이하의 저온에서 제작할 수가 있었고, 섬유나 필름형태로 성형이 용이하여 플렉시블 디스플레이(Flexible Display)의 핵심소자로 주목받았다. 이러한, 하나의 일예인 박막 트랜지스터의 구조를 살펴보면 다음 도 1 내지 도 3과 같다.Here, the organic thin film transistor was a thin film transistor using an organic semiconductor made of a carbon material. Unlike the inorganic thin film transistor using an inorganic compound semiconductor made of a conventional non-carbon material, the organic thin film transistor can be manufactured at a low temperature of 100 degrees or less, and is easily formed into a fiber or film form, thereby providing a flexible display. Attention was drawn to the core element of. The structure of the thin film transistor as one example is as follows with reference to FIGS. 1 to 3.
도 1은 종래 박막 트랜지스터를 나타낸 평면도 및 단면도이다. 도 2는 도 1에 도시한 박막 트랜지스터를 나타낸 등가 회로도이다.1 is a plan view and a cross-sectional view of a conventional thin film transistor. FIG. 2 is an equivalent circuit diagram illustrating the thin film transistor illustrated in FIG. 1.
도 1 및 도 2를 참조하면, 종래 박막 트랜지스터(100)는 기판(102), 게이트 전극(104), 게이트 절연막(106), 소스 전극(108a), 드레인 전극(108b), 유기 활성화층(110), 보호막(112)등을 포함하였다.1 and 2, the conventional
이러한, 종래 박막 트랜지스터(100)는 게이트 전극(104)이 기판(102) 상에 형성되었고, 게이트 절연막(106)은 게이트 전극(104)을 절연하도록 게이트 전극(104) 상에 형성되었으며, 소스 전극(108a) 및 드레인 전극(108b)은 게이트 절연막(106)상의 일부분에 서로 이격되도록 형성되었다.In the conventional
또한, 유기 활성화층(110)은 소스 전극(108a) 및 드레인 전극(108b)의 사이에 위치하되, 게이트 절연막(106)이 노출된 일부분에 위치되어 소스 전극(108a) 및 드레인 전극(108b)의 일부를 감싸도록 형성되었으며, 보호막(112)은 소스 전극(108a), 드레인 전극(108b), 유기 활성화층(110)을 보호하도록 절연물질로 형성되었다.In addition, the
이러한, 박막 트랜지스터(100)는 게이트 전극(104)의 온오프(On/Off) 동작에 의해 데이터 전극인 소스 전극(108a) 또는 드레인 전극(108b)으로 구동전류가 선택적으로 흐르게 되었다. 여기서, 게이트 전극의 온오프(On/Off) 동작에 의한 유기 활성화층(110)의 내부에 분포하는 정공(+)과 전자(-)의 움직임 상태를 살펴보면 다 음 도 3과 같다.In the
도 3은 도 1에 도시한 게이트 전극의 온오프(On/Off) 동작에 의한 유기 활성화층의 내부에 분포하는 정공(+)과 전자(-)의 움직임 상태를 보여주기 위한 구성도이다. 이하에서는, 설명의 편의상 박막 트랜지스터(100)를 P 모스 박막 트랜지스터로 예를 들어 설명하기로 한다.FIG. 3 is a block diagram illustrating a state of movement of holes (+) and electrons (−) distributed in an organic activation layer by an on / off operation of the gate electrode illustrated in FIG. 1. Hereinafter, for convenience of description, the
도 3을 참조하면, 종래 박막 트랜지스터의 게이트 전극(104)이 턴온(turn on)되면, 저장 캐패시터(Cst)에 의해 축적된 정공(+)이 소스 전극(108a)에서 드레인 전극(108b)으로 이동하되, 유기 활성화층(110)의 내부를 통하여 이동되어 전류의 흐름을 형성하였다.Referring to FIG. 3, when the
이때, 유기 활성화층(110)의 내부에는 정공(+)과 전자(-)가 생성되었고, 생성된 정공(+)은 소스 전극(108a)과 드레인 전극(108b) 사이를 따라 흘렀으며, 생성된 소수의 전자(-)는 소스 전극(108a)에 인접한 유기 활성화층(110)의 내벽으로 이동하여 한쪽으로 밀려났었다.In this case, holes (+) and electrons (-) were generated in the
그러나, 게이트 전극(104)이 턴오프(turn off)되어 전류의 흐름이 끊어지면, 소수의 전자(-)는 이동전하와 같이 유기 활성화층(110)의 내부를 떠돌아다니다가 소스 전극(108a)쪽으로 빠지게되어 누설전류를 발생시켰다.However, when the
따라서, 종래 박막 트랜지스터(100)는 게이트 전극(104)의 온오프동작(On/Off)에 의해 데이터 정보가 왜곡되어 화질이 저하되는 문제점이 있었다.Therefore, the conventional
상술한 문제점을 해결하기 위하여 본 발명은 박막 트랜지스터의 누설전류를 방지하여 데이터 정보의 왜곡없이 화질의 품위를 유지시킬 수 있도록 박막 트랜지스터 및 그 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION In order to solve the above problems, an object of the present invention is to provide a thin film transistor and a method of manufacturing the same so as to prevent leakage current of the thin film transistor so as to maintain image quality without distortion of data information.
본 발명의 다른 목적은, 박막 트랜지스터의 전류특성을 더욱 향상시켜 화질의 품위를 개선시킬 수 있도록 박막 트랜지스터 및 그 제조방법을 제공하는데 있다.Another object of the present invention is to provide a thin film transistor and a method of manufacturing the same to further improve the current characteristics of the thin film transistor to improve the image quality.
이러한 목적을 달성하기 위하여 본 발명은 게이트 전극과 게이트 전극을 절연하도록 형성된 게이트 절연막을 포함하는 기판과 게이트 절연막상의 일부분에 위치하되, 서로 이격되도록 형성된 소스 및 드레인 전극과 소스 및 드레인 전극의 사이에 위치하되, 게이트 절연막이 노출된 일부분에 위치되어 소스 및 드레인 전극의 일부를 감싸도록 형성된 유기 활성화층 및 유기 활성화층상의 일부분에 위치되어 게이트 전극이 턴오프(Turn Off)될때, 유기 활성화층에 양전압 또는 음전압중 어느 하나의 전압이 인가되도록 형성된 바디(Body) 전극을 포함한다.In order to achieve the above object, the present invention is positioned on a portion of the substrate and the gate insulating film including a gate insulating film formed to insulate the gate electrode and the gate electrode, and positioned between the source and drain electrodes and the source and drain electrodes formed to be spaced apart from each other. When the gate electrode is turned off, the positive voltage is applied to the organic activation layer when the gate insulating layer is positioned on the exposed portion to cover the portions of the source and drain electrodes. Or a body electrode configured to apply one of negative voltages.
본 발명의 다른 특징에 따르면, 게이트 전극과 게이트 전극을 절연하도록 형성된 게이트 절연막을 포함하는 기판과 게이트 절연막상의 일부분에 위치하되, 서로 이격되도록 형성된 소스 및 드레인 전극과 소스 및 드레인 전극의 사이에 위치하되, 게이트 절연막이 노출된 일부분에 위치되어 소스 및 드레인 전극의 일부를 감싸도록 형성된 유기 활성화층과 소스 및 드레인 전극, 유기 활성화층을 감싸도록 형성된 보호막 및 보호막상의 일부분에 위치되어 게이트 전극이 턴오프(Turn Off)될때, 유기 활성화층에 양전압 또는 음전압중 어느 하나의 전압이 인가되도록 형성 된 바디(Body) 전극을 포함한다.According to another feature of the present invention, the substrate including a gate insulating film formed to insulate the gate electrode and the gate electrode and a portion on the gate insulating film, and positioned between the source and drain electrodes and the source and drain electrodes formed to be spaced apart from each other, The gate electrode is turned off to be positioned on the exposed portion of the gate insulating layer to cover a portion of the source and drain electrodes, the source and drain electrodes, the passivation layer formed to surround the organic activation layer, and a portion of the protective layer. When (Turn Off), the body electrode is formed so that any one of positive voltage or negative voltage is applied to the organic activation layer.
본 발명의 또 다른 특징에 따르면, 바디 전극은 소스 전극과 인접한 유기 활성화층상에 형성된 것을 특징으로 한다.According to another feature of the invention, the body electrode is characterized in that formed on the organic activation layer adjacent to the source electrode.
본 발명의 또 다른 특징에 따르면, 바디 전극은 소스 전극과 인접한 보호막상에 형성된 것을 특징으로 한다.According to another feature of the invention, the body electrode is characterized in that formed on the protective film adjacent to the source electrode.
본 발명의 또 다른 특징에 따르면, 소스 및 드레인 전극과 유기 활성화층의 일부분을 감싸도록 보조 소스 및 드레인 전극이 더 위치하되, 보조 소스 및 드레인 전극이 서로 이격되도록 형성된 것을 특징으로 한다.According to another feature of the present invention, the auxiliary source and drain electrodes are further positioned to surround the source and drain electrodes and a portion of the organic activation layer, and the auxiliary source and drain electrodes are formed to be spaced apart from each other.
본 발명의 또 다른 특징에 따르면, 소스 및 드레인 전극과 유기 활성화층의 일부분을 감싸도록 보조 소스 및 드레인 전극이 더 위치하되, 보조 소스 및 드레인 전극이 서로 이격되도록 형성된 것을 특징으로 한다.According to another feature of the present invention, the auxiliary source and drain electrodes are further positioned to surround the source and drain electrodes and a portion of the organic activation layer, and the auxiliary source and drain electrodes are formed to be spaced apart from each other.
본 발명의 또 다른 특징에 따르면, 바디 전극은 박막 트랜지스터가 P 모스 박막 트랜지스터일 경우에, 유기 활성화층에 양전압이 인가되는 것을 특징으로 한다.According to another feature of the invention, the body electrode is characterized in that when the thin film transistor is a P-MOS thin film transistor, a positive voltage is applied to the organic activation layer.
본 발명의 또 다른 특징에 따르면, 바디 전극은 박막 트랜지스터가 P 모스 박막 트랜지스터일 경우에, 유기 활성화층에 음전압이 인가되는 것을 특징으로 한다.According to another feature of the invention, the body electrode is characterized in that the negative voltage is applied to the organic activation layer, when the thin film transistor is a P-MOS thin film transistor.
본 발명의 또 다른 특징에 따르면, 바디 전극은 박막 트랜지스터가 N 모스 박막 트랜지스터일 경우에, 유기 활성화층에 음전압이 인가되는 것을 특징으로 한다.According to another feature of the invention, the body electrode is characterized in that the negative voltage is applied to the organic activation layer, when the thin film transistor is an N-MOS thin film transistor.
본 발명의 또 다른 특징에 따르면, 바디 전극은 박막 트랜지스터가 N 모스 박막 트랜지스터일 경우에, 유기 활성화층에 양전압이 인가되는 것을 특징으로 한다.According to another feature of the present invention, the body electrode is characterized in that when the thin film transistor is an N-MOS thin film transistor, a positive voltage is applied to the organic activation layer.
본 발명의 또 다른 특징에 따르면, 기판을 준비하는 기판 준비단계와 기판상에 게이트 전극을 형성하는 게이트 전극 형성단계와 게이트 전극을 감싸도록 게이트 절연막을 형성하는 게이트 절연막 형성단계와 게이트 절연막상의 일부분에 소스 및 드레인 전극을 형성하되, 서로 이격되도록 형성하는 소스 및 드레인 전극 형성단계와 소스 및 드레인 전극의 사이에 형성하되, 게이트 절연막이 노출된 일부분에 형성하고, 소스 및 드레인 전극의 일부를 감싸도록 형성하는 유기 활성화층 형성단계 및 유기 활성화층상의 일부분에 형성하되, 게이트 전극이 턴오프(Turn Off)될때, 유기 활성화층에 양전압 또는 음전압중 어느 하나의 전압이 인가되도록 바디(Body) 전극을 형성하는 바디 전극 형성단계를 포함한다.According to still another aspect of the present invention, a substrate preparing step of preparing a substrate, a gate electrode forming step of forming a gate electrode on the substrate, and a gate insulating film forming step of forming a gate insulating film to surround the gate electrode and a portion of the gate insulating film Source and drain electrodes are formed, but are formed between the source and drain electrode forming step and the source and drain electrodes to be formed so as to be spaced apart from each other, the gate insulating film is formed on the exposed portion, and formed to surround a portion of the source and drain electrode Forming an organic activating layer and a portion of the organic activating layer, wherein when the gate electrode is turned off, a body electrode is applied such that any voltage of positive or negative voltage is applied to the organic activating layer. Forming a body electrode forming step.
본 발명의 또 다른 특징에 따르면, 기판을 준비하는 기판 준비단계와 기판상에 게이트 전극을 형성하는 게이트 전극 형성단계와 게이트 전극을 감싸도록 게이트 절연막을 형성하는 게이트 절연막 형성단계와 게이트 절연막상의 일부분에 소스 및 드레인 전극을 형성하되, 서로 이격되도록 형성하는 소스 및 드레인 전극 형성단계와 소스 및 드레인 전극의 사이에 형성하되, 게이트 절연막이 노출된 일부분에 형성하고, 소스 및 드레인 전극의 일부를 감싸도록 형성하는 유기 활성화층 형성단계와 소스 및 드레인 전극, 유기 활성화층을 감싸도록 형성하는 보호막 형성단계; 및 보호막상의 일부분에 형성하되, 게이트 전극이 턴오프(Turn Off)될 때, 유기 활 성화층에 양전압 또는 음전압중 어느 하나의 전압이 인가되도록 바디(Body) 전극을 형성하는 바디 전극 형성단계를 포함한다.According to still another aspect of the present invention, a substrate preparing step of preparing a substrate, a gate electrode forming step of forming a gate electrode on the substrate, and a gate insulating film forming step of forming a gate insulating film to surround the gate electrode and a portion of the gate insulating film Source and drain electrodes are formed, but are formed between the source and drain electrode forming step and the source and drain electrodes to be formed so as to be spaced apart from each other, the gate insulating film is formed on the exposed portion, and formed to surround a portion of the source and drain electrode Forming an organic activating layer, a source and a drain electrode, and a protective film forming step of covering the organic activating layer; And a body electrode formed on a portion of the protective layer, wherein the body electrode is formed so that any one of positive or negative voltage is applied to the organic active layer when the gate electrode is turned off. Steps.
본 발명의 또 다른 특징에 따르면, 바디 전극 형성단계는 바디 전극을 패턴 마스크를 이용하여 소스 전극과 인접한 유기 활성화층상에 형성하는 단계인 것을 특징으로 한다.According to another feature of the invention, the body electrode forming step is characterized in that the step of forming the body electrode on the organic activation layer adjacent to the source electrode using a pattern mask.
본 발명의 또 다른 특징에 따르면, 바디 전극 형성단계는 바디 전극을 패턴 마스크를 이용하여 소스 전극과 인접한 보호막상에 형성하는 단계인 것을 특징으로 한다.According to another feature of the present invention, the forming of the body electrode is a step of forming the body electrode on the passivation layer adjacent to the source electrode by using a pattern mask.
본 발명의 또 다른 특징에 따르면, 유기 활성화층 형성단계 이후와 상기 바디 전극 형성단계 이전에, 소스 및 드레인 전극과 유기 활성화층의 일부분을 감싸도록 패턴 마스크를 이용하여 보조 소스 및 드레인 전극을 더 형성하되, 보조 소스 및 드레인 전극을 서로 이격되도록 형성하는 보조 소스 및 드레인 전극 형성단계가 더 추가되는 것을 특징으로 한다.According to another feature of the present invention, after forming the organic activation layer and before the body electrode forming step, the auxiliary source and drain electrodes are further formed by using a pattern mask to surround the source and drain electrodes and a portion of the organic activation layer. However, the auxiliary source and drain electrode forming step of forming the auxiliary source and drain electrode to be spaced apart from each other is further characterized in that it is added.
본 발명의 또 다른 특징에 따르면, 유기 활성화층 형성단계 이후와 상기 보호막 형성단계 이전에, 소스 및 드레인 전극과 유기 활성화층의 일부분을 감싸도록 패턴 마스크를 이용하여 보조 소스 및 드레인 전극을 더 형성하되, 보조 소스 및 드레인 전극을 서로 이격되도록 형성하는 보조 소스 및 드레인 전극 형성단계가 더 추가되는 것을 특징으로 한다.According to another feature of the present invention, after the organic activation layer forming step and before the protective film forming step, the auxiliary source and drain electrodes are further formed using a pattern mask to surround the source and drain electrodes and a portion of the organic activation layer. The auxiliary source and drain electrode forming step of forming the auxiliary source and the drain electrode to be spaced apart from each other is further characterized in that it is added.
본 발명의 또 다른 특징에 따르면, 바디 전극 형성단계는 박막 트랜지스터가 P 모스 박막 트랜지스터일 경우에, 바디 전극이 유기 활성화층에 양전압을 인가하 는 것을 특징으로 한다.According to another feature of the invention, the body electrode forming step is characterized in that when the thin film transistor is a P-MOS thin film transistor, the body electrode applies a positive voltage to the organic activation layer.
본 발명의 또 다른 특징에 따르면, 바디 전극 형성단계는 박막 트랜지스터가 P 모스 박막 트랜지스터일 경우에, 바디 전극이 유기 활성화층에 음전압을 인가하는 것을 특징으로 한다.According to another feature of the invention, the body electrode forming step is characterized in that when the thin film transistor is a P-MOS thin film transistor, the body electrode applies a negative voltage to the organic activation layer.
본 발명의 또 다른 특징에 따르면, 바디 전극 형성단계는 박막 트랜지스터가 N 모스 박막 트랜지스터일 경우에, 바디 전극이 유기 활성화층에 음전압을 인가하는 것을 특징으로 한다.According to another feature of the invention, the body electrode forming step is characterized in that when the thin film transistor is an N-MOS thin film transistor, the body electrode applies a negative voltage to the organic activation layer.
본 발명의 또 다른 특징에 따르면, 바디 전극 형성단계는 박막 트랜지스터가 N 모스 박막 트랜지스터일 경우에, 바디 전극이 유기 활성화층에 양전압을 인가하는 것을 특징으로 한다.According to another feature of the invention, the body electrode forming step is characterized in that when the thin film transistor is an NMOS thin film transistor, the body electrode applies a positive voltage to the organic activation layer.
이하에서는 첨부된 도면을 참고로 하여 본 발명의 실시예들을 보다 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described embodiments of the present invention in more detail.
<제 1 실시예><First Embodiment>
도 4는 본 발명의 제 1 실시예에 따른 박막 트랜지스터를 나타낸 평면도 및 단면도이고, 도 5는 도 4에 도시한 박막 트랜지스터를 나타낸 등가 회로도이다.4 is a plan view and a cross-sectional view of a thin film transistor according to a first exemplary embodiment of the present invention, and FIG. 5 is an equivalent circuit diagram of the thin film transistor illustrated in FIG. 4.
도 6은 도 4에 도시한 게이트 전극의 온오프(On/Off) 동작에 의한 유기 활성화층의 내부에 분포하는 정공(+)과 전자(-)의 움직임 상태를 보여주기 위한 구성도이다.FIG. 6 is a block diagram illustrating a state of movement of holes (+) and electrons (−) distributed in an organic activation layer by an on / off operation of the gate electrode illustrated in FIG. 4.
도 4 내지 도 6을 참조하면, 본 발명의 제 1 실시예에 따른 박막 트랜지스터(400)는 기판(402), 게이트 전극(404), 게이트 절연막(406), 소스 전극(408a), 드레인 전극(408b), 유기 활성화층(410), 바디 전극(411), 보호막(412)등을 포함한다.4 to 6, the
여기서, 본 발명의 제 1 실시예에 따른 박막 트랜지스터(400)가 순차적으로 형성되는 과정을 살펴보기로 한다.Here, the process of sequentially forming the
먼저, 게이트 전극(404)이 기판(402) 상에 형성된다. 여기서, 기판(402)는 마이크로 글래스, 플라스틱 또는 메탈을 포함하는 플렉시블 기판일 수 있다. 게이트 절연막(406)은 게이트 전극(404)을 절연하도록 게이트 전극(404) 상에 형성되며, 소스 전극(408a) 및 드레인 전극(408b)은 게이트 절연막(406)상의 일부분에 서로 이격되도록 형성된다.First, a
또한, 유기 활성화층(410)은 소스 전극(408a) 및 드레인 전극(408b)의 사이에 위치하되, 게이트 절연막(406)이 노출된 일부분에 위치되어 소스 전극(408a) 및 드레인 전극(408b)의 일부를 감싸도록 형성된다.In addition, the
또한, 바디 전극(411)은 유기 활성화층(410)상의 일부분에 형성된다. 이때, 바디 전극(411)은 소정의 패턴 마스크를 이용하여 소스 전극(408a)과 인접한 유기 활성화층(410)상에 형성되는 것이 바람직하다. 이것은, 도 6에 도시된 바와 같이 게이트 전극이 턴오프(Turn Off)되어 전류의 흐름이 끊어지게 되면, 유기 활성화층(410)의 내부를 떠돌아다니는 소수의 전자(-)가 소스 전극(408a) 쪽으로 빠지게 되므로, 효율적으로 소수의 전자(-)를 트래핑(trapping)시키기 위해서이다.In addition, the
더욱 자세하게 말하면, 바디 전극(411)이 유기 활성화층(410)에 양전압을 인가하여 소수의 전자(-)를 트래핑(trapping)시킨다. 그러나, 본 발명은 이에 한정하 지 않고 박막 트랜지스터가 N 모스 박막 트랜지스터일 경우에, 바디 전극(미도시)이 유기 활성화층(미도시)에 음전압을 인가하여 소수의 정공(+)을 트래핑(trapping)시킬 수도 있다.More specifically, the
또한, 보호막(412)은 소스 전극(408a), 드레인 전극(408b), 유기 활성화층(410)을 보호하도록 절연물질로 형성된다.In addition, the
이와 같은, 본 발명의 제 1 실시예에 따른 박막 트랜지스터(400)는게이트 전극(404)이 턴오프(turn off)되어 전류의 흐름이 끊어지더라도, 바디 전극(411)이 유기 활성화층(410)의 내부를 떠돌아다니는 소수의 전자(-)를 소스 전극(408a)쪽으로 빠지지 않게 트래핑(trapping)시킬 수가 있게 된다.As described above, in the
이에 따라, 본 발명의 제 1 실시예에 따른 박막 트랜지스터(400)는 게이트 전극(404)이 턴오프(turn off)될시에, 누설전류가 소스 전극(408a)쪽으로 흐르는 것을 방지할 수가 있으므로, 데이터 정보의 왜곡없이 화질의 품위를 유지시킬 수가 있게 된다.Accordingly, the
한편, 본 발명의 박막 트랜지스터는 박막 트랜지스터의 전류특성을 더욱 향상시키면서 데이터 정보의 왜곡없이 화질의 품위를 개선시킬 수도 있다.On the other hand, the thin film transistor of the present invention can further improve the image quality without distortion of data information while further improving the current characteristics of the thin film transistor.
<제 2 실시예>Second Embodiment
도 7은 본 발명의 제 2 실시예에 따른 박막 트랜지스터를 나타낸 평면도 및 단면도이다.7 is a plan view and a cross-sectional view of a thin film transistor according to a second exemplary embodiment of the present invention.
도 7을 참조하면, 본 발명의 제 2 실시예에 따른 박막 트랜지스터(700)는 제 1 실시예에 따른 박막 트랜지스터와 동일하게 기판(702), 게이트 전극(704), 게이 트 절연막(706), 소스 전극(708a), 드레인 전극(708b), 유기 활성화층(710), 바디 전극(711), 보호막(712)등을 포함한다.Referring to FIG. 7, the
이러한, 제 2 실시예에 따른 박막 트랜지스터(700)의 각각의 구성요소들과 그것들간의 유기적인 관계 및 기능들은 제 1 실시예에 따른 박막 트랜지스터(400)의 각각의 구성요소들과 그것들간의 유기적인 관계 및 기능들과 동일하므로, 각각의 부연설명들은 이하 생략하기로 한다.Such components of the
다만, 본 발명의 제 2 실시예에 따른 박막 트랜지스터(700)는 유기 활성화층(710)이 형성된 이후에 보조 소스 전극(709a) 및 보조 드레인 전극(709b)이 더 형성된다.However, in the
이러한, 보조 소스 전극(709a) 및 보조 드레인 전극(709b)은 소스 전극(708a) 및 드레인 전극(708b)과 유기 활성화층(710)의 일부분을 감싸도록 형성된다. 이때, 보조 소스 전극(709a)과 보조 드레인 전극(709b)은 패턴 마스크를 이용하여 서로 이격되도록 형성된다.The
여기서, 보조 소스 전극(709a) 및 보조 드레인 전극(709b)은 소스 전극(708a) 및 드레인 전극(708b)과 동일한 재질로 형성된다.Here, the
그러나, 본 발명은 이에 한정하지 않고, 보조 소스 전극(709a) 및 보조 드레인 전극(709b)이 소스 전극(708a) 및 드레인 전극(708b)과 다른 재질로 형성되는 것도 가능하다.However, the present invention is not limited thereto, and the
또한, 본 발명은 이에 한정하지 않고, 보조 소스 전극(709a) 및 보조 드레인 전극(709b)이 소스 전극(708a) 및 드레인 전극(708b)보다 도전성이 높은 재질로 형 성되는 것도 가능하다. 이것은, 유기 활성화층(710)과의 접촉면을 넓혀 플렉시블 박막 트랜지스터의 전류특성을 더욱 향상시키기 위한 것이다.In addition, the present invention is not limited thereto, and the
또한, 바디 전극(711)이 유기 활성화층(710)상의 일부분에 형성된다. 이때, 바디 전극(711)은 소정의 패턴 마스크를 이용하여 소스 전극(708a)과 인접한 유기 활성화층(710)상에 형성되는 것이 바람직하다.In addition, a
이러한, 바디 전극(711)은 유기 활성화층(710)에 양전압을 인가하여 소수의 전자(-)를 트래핑(trapping)시킨다. 그러나, 본 발명은 이에 한정하지 않고 박막 트랜지스터가 N 모스 박막 트랜지스터일 경우에, 바디 전극(미도시)이 유기 활성화층(미도시)에 음전압을 인가하여 소수의 정공(+)을 트래핑(trapping)시킬 수도 있다.The body electrode 711 traps a few electrons (−) by applying a positive voltage to the
이와 같은, 본 발명의 제 2 실시예에 따른 박막 트랜지스터(700)는 게이트 전극(704)이 턴오프(turn off)될시에, 누설전류가 소스 전극(708a) 또는 보조 소스 전극(709a)쪽으로 흐르는 것을 방지할 수가 있으므로, 데이터 정보의 왜곡없이 화질의 품위를 유지시킬 수가 있게 된다.As described above, the
또한, 본 발명의 제 2 실시예에 따른 박막 트랜지스터(700)는 보조 소스 전극(709a) 및 보조 드레인 전극(709b)을 구비하므로, 제 1 실시예에 따른 박막 트랜지스터(400)보다 박막 트랜지스터의 전류특성을 더욱 향상시킬 수가 있어 화질의 품위를 개선시킬 수가 있게 된다.In addition, since the
한편, 본 발명의 박막 트랜지스터는 바디 전극의 위치를 달리하여 박막 트랜지스터의 전류특성을 향상시키면서 데이터 정보의 왜곡없이 화질의 품위를 개선시 킬 수도 있다.On the other hand, the thin film transistor of the present invention can improve the quality of the image quality without distortion of the data information while improving the current characteristics of the thin film transistor by changing the position of the body electrode.
<제 3 실시예>Third Embodiment
도 8은 본 발명의 제 3 실시예에 따른 박막 트랜지스터를 나타낸 평면도 및 단면도이다.8 is a plan view and a cross-sectional view illustrating a thin film transistor according to a third exemplary embodiment of the present invention.
도 8을 참조하면, 본 발명의 제 3 실시예에 따른 박막 트랜지스터(800)는 제 2 실시예에 따른 박막 트랜지스터와 동일하게 기판(802), 게이트 전극(804), 게이트 절연막(806), 소스 전극(808a), 드레인 전극(808b), 보조 소스 전극(809a), 보조 드레인 전극(809b), 유기 활성화층(810), 보호막(712)등을 포함한다.Referring to FIG. 8, the
이러한, 제 3 실시예에 따른 박막 트랜지스터(800)의 각각의 구성요소들과 그것들간의 유기적인 관계 및 기능들은 제 2 실시예에 따른 박막 트랜지스터(700)의 각각의 구성요소들과 그것들간의 유기적인 관계 및 기능들과 동일하므로, 각각의 부연설명들은 이하 생략하기로 한다.Such components of the
다만, 본 발명의 제 3 실시예에 따른 박막 트랜지스터(800)는 보호막(812)이 형성된 이후에 바디 전극(811)이 더 형성된다.However, in the
이때, 바디 전극(811)은 소정의 패턴 마스크를 이용하여 소스 전극(808a) 또는 보조 소스 전극(809a)과 인접한 보호막(812)상에 형성되는 것이 바람직하다.In this case, the
이러한, 바디 전극(811)은 유기 활성화층(810)에 음전압을 인가하여 소수의 전자(-)를 트래핑(trapping)시킨다. 그러나, 본 발명은 이에 한정하지 않고 박막 트랜지스터가 N 모스 박막 트랜지스터일 경우에, 바디 전극(미도시)이 유기 활성화층(미도시)에 양전압을 인가하여 소수의 정공(+)을 트래핑(trapping)시킬 수도 있 다.The body electrode 811 traps a small number of electrons (−) by applying a negative voltage to the
이와 같은, 본 발명의 제 3 실시예에 따른 박막 트랜지스터(800)는 게이트 전극(804)이 턴오프(turn off)될시에, 누설전류가 소스 전극(808a) 또는 보조 소스 전극(809a)쪽으로 흐르는 것을 방지할 수가 있으므로, 데이터 정보의 왜곡없이 화질의 품위를 유지시킬 수가 있게 된다.As described above, the
또한, 본 발명의 제 3 실시예에 따른 박막 트랜지스터(800)는 보조 소스 전극(809a) 및 보조 드레인 전극(809b)을 구비하므로, 제 1 실시예에 따른 박막 트랜지스터(400)보다 박막 트랜지스터의 전류특성을 더욱 향상시킬 수가 있어 화질의 품위를 개선시킬 수가 있게 된다.In addition, since the
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Those skilled in the art to which the present invention pertains will understand that the present invention can be implemented in other specific forms without changing the technical spirit or essential features. Therefore, the above-described embodiments are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.
상기한 바와 같이 이루어진 본 발명의 박막 트랜지스터 및 그 제조방법에 따르면, 다음과 같은 효과를 얻을 수 있다.According to the thin film transistor and the manufacturing method of the present invention made as described above, the following effects can be obtained.
첫째, 박막 트랜지스터의 누설전류를 방지하여 데이터 정보의 왜곡없이 화질 의 품위를 유지시킬 수 있는 효과가 있다.First, the leakage current of the thin film transistor can be prevented to maintain the image quality without distortion of data information.
둘째, 박막 트랜지스터의 전류특성을 더욱 향상시켜 화질의 품위를 개선시킬 수 있는 다른 효과가 있다.Second, there is another effect that can improve the quality of the image quality by further improving the current characteristics of the thin film transistor.
Claims (20)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070015116A KR100850890B1 (en) | 2007-02-13 | 2007-02-13 | Thin film transistor and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070015116A KR100850890B1 (en) | 2007-02-13 | 2007-02-13 | Thin film transistor and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100850890B1 true KR100850890B1 (en) | 2008-08-07 |
Family
ID=39881339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070015116A KR100850890B1 (en) | 2007-02-13 | 2007-02-13 | Thin film transistor and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100850890B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004103719A (en) * | 2002-09-06 | 2004-04-02 | Canon Inc | Organic semiconductor element |
KR20050018530A (en) * | 2003-08-14 | 2005-02-23 | 삼성에스디아이 주식회사 | Gate-shorted-to-body thin film transistor and manufacturing method thereof |
KR20050117835A (en) * | 2004-06-11 | 2005-12-15 | 엘지.필립스 엘시디 주식회사 | A array substrate and the fabrication method for lcd |
-
2007
- 2007-02-13 KR KR1020070015116A patent/KR100850890B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004103719A (en) * | 2002-09-06 | 2004-04-02 | Canon Inc | Organic semiconductor element |
KR20050018530A (en) * | 2003-08-14 | 2005-02-23 | 삼성에스디아이 주식회사 | Gate-shorted-to-body thin film transistor and manufacturing method thereof |
KR20050117835A (en) * | 2004-06-11 | 2005-12-15 | 엘지.필립스 엘시디 주식회사 | A array substrate and the fabrication method for lcd |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100816498B1 (en) | The organic inverter including surface treatment layer and the manufacturing method thereof | |
JP2010021555A (en) | Transistor | |
US20080258141A1 (en) | Thin film transistor, method of manufacturing the same, and flat panel display having the same | |
JP2006041354A5 (en) | ||
CN104037116A (en) | Isolation Region Gap Fill Method | |
US20150021602A1 (en) | Thin film transistor display panel and manufacturing method thereof | |
EP3373337A1 (en) | Carbon nanotube semiconductor device and preparation method therefor | |
JP2013165175A (en) | Thin film transistor with three-dimensional structure and manufacturing method of the same | |
JP2008507141A (en) | Use of different gate dielectrics using NMOS and PMOS transistors in complementary metal oxide semiconductor integrated circuits | |
KR101842796B1 (en) | Oxide semiconductor transistor having dual gate structure and method of manufacturing the same | |
KR100850890B1 (en) | Thin film transistor and method of manufacturing the same | |
US9806192B2 (en) | Suppression of back-gate transistors in RF CMOS switches built on an SOI substrate | |
US7714321B2 (en) | Organic thin film transistor, flat display device including the same, and method of manufacturing the organic thin film transistor | |
US20080035969A1 (en) | CMOS image sensors and methods of forming the same | |
Lyu et al. | A film-profile-engineered 3-D InGaZnO inverter technology with systematically tunable threshold voltage | |
US6773467B2 (en) | Storage capacitor of planar display and process for fabricating same | |
US7307320B2 (en) | Differential mechanical stress-producing regions for integrated circuit field effect transistors | |
KR100792712B1 (en) | Passivation method of organic thin-film transistor | |
KR100647703B1 (en) | Method of manufacturing organic thin film transistor | |
TWI599050B (en) | Thin film transistor and method of manufacturing the same | |
KR102303957B1 (en) | Oxide Semiconductor Thin Film Transistor And Method For Manufacturing The Same | |
US9985019B2 (en) | Semiconductor structure with high-voltage and low-voltage CMOS devices and method for manufacturing the same | |
US20210210641A1 (en) | Thin-film transistor and fabrication method thereof, array substrate and display device | |
KR102000034B1 (en) | Patterning method using selective wetting properties | |
KR100746137B1 (en) | A device with charge storage layer, driving method and a fabrication method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |