KR100849036B1 - The comparator which has a variable hysteresis - Google Patents

The comparator which has a variable hysteresis Download PDF

Info

Publication number
KR100849036B1
KR100849036B1 KR1020060117366A KR20060117366A KR100849036B1 KR 100849036 B1 KR100849036 B1 KR 100849036B1 KR 1020060117366 A KR1020060117366 A KR 1020060117366A KR 20060117366 A KR20060117366 A KR 20060117366A KR 100849036 B1 KR100849036 B1 KR 100849036B1
Authority
KR
South Korea
Prior art keywords
variable
mos transistor
circuit
comparator
gate
Prior art date
Application number
KR1020060117366A
Other languages
Korean (ko)
Other versions
KR20080047657A (en
Inventor
이원우
김영기
김창우
Original Assignee
주식회사 디앤에스 테크놀로지
김영기
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디앤에스 테크놀로지, 김영기 filed Critical 주식회사 디앤에스 테크놀로지
Priority to KR1020060117366A priority Critical patent/KR100849036B1/en
Publication of KR20080047657A publication Critical patent/KR20080047657A/en
Application granted granted Critical
Publication of KR100849036B1 publication Critical patent/KR100849036B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233Bistable circuits
    • H03K3/02337Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 가변 히스테리시스를 갖는 비교기에 관한 것으로, 그 목적은 포지티브 피드백(positive feedback)의 역할을 하는 모스 트랜지스터(MOSFET)의 드레인과 소스에 병렬로 추가의 전류를 흐를 수 있도록 하는 전류 가변회로를 첨가하여 히스테리시스의 문턱전압을 조절함으로써 입력전압의 미소한 변화에 대해서는 출력전압이 영항을 받지 않지만 입력전압이 일정한 문턱 전압 값 이상 변동하면 출력전압이 역전되도록 하는 가변 히스테리시스를 갖는 비교기를 제공함에 있다. The present invention relates to a comparator with variable hysteresis, the object of which is to add a current variable circuit that allows additional current to flow in parallel to the drain and source of the MOSFET, which serves as positive feedback. By adjusting the threshold voltage of the hysteresis, an output voltage is not affected by a small change in the input voltage, but a comparator having a variable hysteresis is provided so that the output voltage is reversed when the input voltage fluctuates above a certain threshold voltage value.

상기 목적 달성을 위한 본 발명은 전원전압(VDD)와 연결되며 입력신호를 게이트로 입력받을 수 있도록 하는 M1, M2 모스 트랜지스터와, 드레인이 상기 M1, M2 모스 트랜지스터와 드레인과 연결되어 있으며 전원전압(VDD)을 게이트로 입력받을 수 있도록 하는 M3, M4 모스 트랜지스터로 구성되어 기준전압과 입력신호를 비교하여 신호를 출력하는 비교부(100)와, 드레인이 비교부의 M2 모스 트랜지스터의 드레인과 연결되어 있으며 게이트는 M3 모스 트랜지스터의 게이트와 연결되어 있는 M6 모스 트랜지스터와, 드레인의 비교부의 M1 모스 트랜지스터의 드레인과 연결되어 있으며 게이트는 M4 모스 트랜지스터의 게이트와 연결되어 있는 M7 모스 트랜지스터로 구성되어 비교부의 출력신호가 양의 문턱전압과 음의 문턱전압을 가지도록 비교부의 출력신호에 따라 가변되는 포지티브 피드백부(200)로 이루어진 히스테리시스 비교기에 있어서, 상기 포지티브 피드백부(200)와 병렬로 연결되어 전류를 조절할 수 있도록 하는 가변부(300)를 구비하는 것을 특징으로 하는 가변 히스테리시스 를 갖는 비교기에 관한 것을 그 기술적 요지로 한다. The present invention for achieving the above object is connected to the power supply voltage (VDD) and the M1, M2 MOS transistor for receiving an input signal to the gate, the drain is connected to the M1, M2 MOS transistor and drain and the power supply voltage ( VDD) is composed of M3 and M4 MOS transistors to receive the gate, and the comparator 100 for comparing the reference voltage and the input signal and outputting a signal, and the drain is connected to the drain of the M2 MOS transistor of the comparator. The gate is composed of an M6 MOS transistor connected to the gate of the M3 MOS transistor, and an M7 MOS transistor connected to the drain of the M1 MOS transistor of the comparator of the drain, and the gate is composed of an M7 MOS transistor connected to the gate of the M4 MOS transistor. Variable according to the output signal of the comparator so that it has a positive threshold voltage and a negative threshold voltage In the hysteresis comparator consisting of a positive feedback unit 200, the comparator having a variable hysteresis characterized in that it comprises a variable unit 300 is connected in parallel with the positive feedback unit 200 to adjust the current The technical point is about.

비교기, 히스테리시스, 가변, 문턱전압, 모스 트랜지스터 Comparator, Hysteresis, Variable, Threshold, Morse Transistor

Description

가변 히스테리시스를 갖는 비교기{The comparator which has a variable hysteresis}The comparator which has a variable hysteresis

도 1 은 본 발명인 가변 히스테리시스를 갖는 비교기의 일 실시 예에 따른 회로도,1 is a circuit diagram according to an embodiment of a comparator having variable hysteresis according to the present invention;

도 2 는 본 발명인 가변 히스테리시스를 갖는 비교기의 일 실시 예에 따른 가변부를 구체적으로 나타낸 회로도,2 is a circuit diagram showing in detail a variable part according to an embodiment of a comparator having variable hysteresis according to the present invention;

도 3 은 본 발명인 가변 히스테리시스를 갖는 비교기의 일 실시 예에 따른 가변부의 전류 흐름을 나타낸 회로도, 3 is a circuit diagram illustrating a current flow of a variable part according to an embodiment of a comparator having variable hysteresis according to the present invention;

도 4 는 본 발명인 가변 히스테리시스를 갖는 비교기의 전류 변화에 따른 히스테리시스의 변화를 나타낸 입출력 그래프,4 is an input / output graph showing a change in hysteresis according to a current change of a comparator having variable hysteresis according to the present invention;

도 5 는 본 발명인 가변 히스테리시스를 갖는 비교기의 디지털 반전장치에 0,0의 비트를 입력했을 때의 실험 그래프,5 is an experimental graph when 0,0 bits are input to a digital inverter of a comparator having variable hysteresis according to the present invention;

도 6 은 본 발명인 가변 히스테리시스를 갖는 비교기의 디지털 반전장치에 0,1의 비트를 입력했을 때의 실험 그래프,6 is an experimental graph when 0,1 bits are input to a digital inverter of a comparator having variable hysteresis according to the present invention;

도 7 은 본 발명인 가변 히스테리시스를 갖는 비교기의 디지털 반전장치에 1,0의 비트를 입력했을 때의 실험 그래프,7 is an experimental graph when a bit of 1,0 is input to a digital inverter of a comparator having variable hysteresis according to the present invention;

도 8 은 본 발명인 가변 히스테리시스를 갖는 비교기의 디지털 반전장치에 1,1의 비트를 입력했을 때의 실험 그래프,8 is an experimental graph when 1,1 bits are input to a digital inverter of a comparator having variable hysteresis according to the present invention;

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

(100): 비교기 (200): 포지티브 피드백부100: comparator 200: positive feedback unit

(300): 가변부 (310): 디지털 반전회로300: variable unit 310: digital inversion circuit

(311): 제 1 반전회로 (312): 제 2 반전회로311: first inversion circuit 312: second inversion circuit

(320): 전류 가변회로 (321): 제 1 가변회로320: current variable circuit 321: first variable circuit

(322): 제 2 가변회로 (323): 제 3 가변회로322: second variable circuit 323: third variable circuit

(324): 제 4 가변회로324: fourth variable circuit

본 발명은 가변 히스테리시스를 갖는 비교기에 관한 것으로, 보다 상세하게는 포지티브 피드백(positive feedback)의 역할을 하는 모스 트랜지스터(MOSFET)의 드레인과 소스에 병렬로 추가의 전류를 흐를 수 있도록 하는 전류 가변회로를 첨가하여 히스테리시스의 문턱전압을 조절함으로써 입력전압의 미소한 변화에 대해서는 출력전압이 영항을 받지 않지만 입력전압이 일정한 문턱 전압 값 이상 변동하면 출력전압이 역전되도록 하는 가변 히스테리시스를 갖는 비교기에 관한 것이다. The present invention relates to a comparator with variable hysteresis, and more particularly to a current variable circuit that allows additional current to flow in parallel to a drain and a source of a MOSFET serving as positive feedback. In addition, by adjusting the hysteresis threshold voltage, the output voltage is not affected by a slight change in the input voltage, but the comparator having a variable hysteresis causes the output voltage to be reversed when the input voltage fluctuates above a certain threshold voltage value.

일반적으로 비교기는 입력 전압과 기준 전압을 비교하고 그 차를 증폭하여 '하이' 또는 '로우'을 출력한다. Typically, the comparator compares the input voltage with the reference voltage and amplifies the difference to output a 'high' or 'low'.

종래의 비교기는 출력에 노이즈 보상 기능이 없어서 별도의 아날로그 또는 디지털 보상회로를 추가하여 사용하였다.Conventional comparators do not have a noise compensation function at the output, so a separate analog or digital compensation circuit is added.

노이즈 문제를 해결하기 위한 회로로 히스테리시스 특성을 가지는 슈미터 트리거(Schmitt Trigger) 회로를 비교기에 추가하였으나, 슈미터 트리거회로는 그 특성상 양의 문턱전압(Positive Threshold Voltage, Vth+) 및 음의 문턱전압(Negative Threshold Voltage, Vth-)을 결정하는데 있어서, 공정의 변화에 민감하다는 단점을 가지고 있다.As a circuit to solve the noise problem, a Schmitt Trigger circuit having hysteresis characteristics has been added to the comparator. In determining the voltage and voltage, Vth-) has a disadvantage of being sensitive to process changes.

따라서 요즘은 비교기 자체에 히스테리시스 특정을 가지도록 설계하고 있다.Therefore, these days, the comparator itself is designed to have hysteresis specificity.

히스테리시스 특성을 가지는 비교기는 입력되는 두 신호의 차가 '0' 포인트에서 출력이 '하이'를 유지한 상태에서 입력전압이 감소하면 출력에 아무런 변화도 일어나지 않는다. 계속해서 감소하여 입력 전압이 하위 기준 전압에 도달하면 출력은 '하이'에서 '로우'로 떨어지게 된다. A comparator with hysteresis has no change in output if the input voltage decreases while the output maintains high at the '0' point. If it continues to decrease and the input voltage reaches the lower reference voltage, the output will fall from 'high' to 'low'.

그 상태에서 입력 전압이 증가되면 '로우'를 그대로 유지하게 되지만 상위 기준 전압에 도달하게 되면 '로우'에서 '하이'로 천이하게 된다. 히스테리시스 특성이란 상기의 출력전압이 변하는 포인트가 두 군데, 즉 상위 기준 전압과 하위 기준 전압을 가지는 것을 말한다.In that state, when the input voltage increases, it keeps 'low', but when the upper reference voltage is reached, it transitions from 'low' to 'high'. The hysteresis characteristic refers to two points where the output voltage changes, that is, the upper reference voltage and the lower reference voltage.

노이즈에 강한 비교기를 구현하기 위해서 히스테리시스 특성을 가지도록 구현하기 때문에, 히스테리시스 특성이 공정에 따라 달라지게 되면 비교기 자체에서 오류가 발생하고 이는 반도체 전체 동작의 신뢰성에 문제를 가져오게 된다.Since the hysteresis characteristics are implemented to implement a comparator that is resistant to noise, when the hysteresis characteristics vary depending on the process, an error occurs in the comparator itself, which causes a problem in the reliability of the entire semiconductor operation.

한편, 입력신호의 크기가 변하거나 잡음이 심한 경우 또는 입력신호의 크기 가 일정치 않으며 다양한 표준이나 다양한 신호방식으로 전환하고자 할 때 그에 맞는 문턱전압을 조절할 수 없어 그 경우마다 각각의 입력신호에 맞는 문턱전압을 가지는 비교기를 사용해야 하는 어려움이 있었다. On the other hand, when the size of the input signal is changed or the noise is too high, or the size of the input signal is not constant, and the threshold voltage can not be adjusted when switching to various standards or various signal methods, There was a difficulty in using a comparator with a threshold voltage.

본 발명은 이와 같은 종래의 제반 문제점을 해소하기 위하여 창출한 것으로, 포지티브 피드백의 역할을 하는 모스 트랜지스터(MOSFET)의 드레인(Drain)과 소스(Source)에 병렬로 추가의 전류를 흐를 수 있도록 하는 가변 회로를 부가 설치하여 트랜지스터에 흐르는 전류의 비율을 조절하는 방식을 통해 문턱전압을 변화시킬 수 있도록 함으로써 입력신호의 크기가 변하거나 입력신호가 다양한 경우 또는 잡음이 심한 경우에도 히스테리시스를 변화시켜 다양한 신호방식에 적합한 비교기를 사용할 수 있도록 하는 가변 히스테리시스를 갖는 비교기를 제공하는데 그 목적이 있다. The present invention was created in order to solve such a conventional problem, and the variable to allow additional current to flow in parallel to the drain and source of the MOSFET (MOSFET) that serves as a positive feedback By installing a circuit, the threshold voltage can be changed by adjusting the ratio of current flowing through the transistor, so that the hysteresis can be changed even when the size of the input signal is varied, the input signal is varied, or the noise is high. It is an object of the present invention to provide a comparator with variable hysteresis which makes it possible to use a comparator suitable for the present invention.

상기한 목적을 달성하기 위한 본 발명의 비교기는 기준전압과 입력신호를 비교하여 신호를 출력하는 비교부와, 비교부의 출력신호가 양의 문턱전압과 음의 문턱전압을 가지도록 비교부의 출력신호에 따라 가변되는 포지티브 피드백부와, 상기 포지티브 피드백부의 전류를 조절할 수 있도록 하는 가변부로 구성되어 있는 것을 특징으로 한다. The comparator of the present invention for achieving the above object is a comparison unit for outputting a signal by comparing the reference voltage and the input signal, and the output signal of the comparison unit so that the output signal of the comparison unit has a positive threshold voltage and a negative threshold voltage A positive feedback unit which is variable according to the present invention is characterized in that it is composed of a variable unit for adjusting the current of the positive feedback unit.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 은 본 발명인 가변 히스테리시스를 갖는 비교기의 일 실시 예에 따른 회로도를, 도 2 는 본 발명인 가변 히스테리시스를 갖는 비교기의 일 실시 예에 따른 가변부를 구체적으로 나타낸 회로도를 나타낸 것이다.1 is a circuit diagram according to an embodiment of a comparator having variable hysteresis according to the present invention, and FIG. 2 is a circuit diagram specifically showing a variable part according to an embodiment of a comparator having variable hysteresis according to the present invention.

이에 따르면 본 발명 비교기는 비교기는 기준전압과 입력신호를 비교하여 신호를 출력하는 비교부(100)와, 비교부의 출력신호가 양의 문턱전압과 음의 문턱전압을 가지도록 비교부의 출력신호에 따라 가변되는 포지티브 피드백부(200)와, 상기 포지티브 피드백부의 전류를 조절할 수 있도록 하는 가변부(300)로 구성되어 있다. According to the present invention, the comparator compares the reference voltage and the input signal and outputs a signal, and the comparator according to the output signal of the comparator such that the output signal of the comparator has a positive threshold voltage and a negative threshold voltage. The variable positive feedback unit 200 and the variable unit 300 to adjust the current of the positive feedback unit are configured.

상기 비교부(100)는 전원전압(VDD)와 연결되며 정전류를 흐르게 하기 위한 M5 모스 트랜지스터와, 입력신호를 게이트로 입력받을 수 있도록 하는 M1, M2 모스 트랜지스터와, 드레인이 상기 M1, M2 모스 트랜지스터의 드레인과 각각 연결되어 있으며 전원전압(VDD)을 게이트로 입력받을 수 있도록 하는 M3, M4 모스 트랜지스터로 구성되어 있으며 포지티브 피드백부(200)와 연결되어 있다.The comparator 100 is connected to a power supply voltage VDD and includes an M5 MOS transistor for flowing a constant current, an M1 and M2 MOS transistor for receiving an input signal through a gate, and a drain of the M1 and M2 MOS transistor. The M3 and M4 MOS transistors are connected to the drains of the gates and receive the power supply voltage VDD through the gates, and are connected to the positive feedback unit 200.

상기 포지티브 피드백부(200)는 드레인이 비교부의 M2 모스 트랜지스터의 드레인과 연결되어 있으며 게이트는 M3 모스 트랜지스터의 게이트와 연결되어 있는 M6 모스 트랜지스터와, 드레인이 비교부의 M1 모스 트랜지스터의 드레인과 연결되어 있으며 게이트는 M4 모스 트랜지스터의 게이트와 연결되어 있는 M7 모스 트랜지스터로 구성되어 있다. The positive feedback unit 200 has a drain connected to the drain of the M2 MOS transistor of the comparator, a gate of the M6 MOS transistor connected to the gate of the M3 MOS transistor, and a drain connected to the drain of the M1 MOS transistor of the comparator. The gate is composed of an M7 MOS transistor connected to the gate of the M4 MOS transistor.

상기 가변부(300)는 M6, M7 모스 트랜지스터과 병렬로 연결되어 있으며 디지털 반전회로(310)와 전류 가변회로(320)로 구성되어 있다. The variable part 300 is connected in parallel with the M6 and M7 MOS transistors and is composed of a digital inversion circuit 310 and a current variable circuit 320.

상기 디지털 반전회로(310)는 전류 가변회로(320)를 동작시키기 위한 신호를 보낼 수 있도록 하는 것으로, 입력신호에 의해 기준전압을 공급하거나 차단할 수 있도록 하는 제 1 반전회로(311)와 제 2 반전회로(312)로 구성되어 있다. The digital inversion circuit 310 may transmit a signal for operating the current variable circuit 320, and the first inversion circuit 311 and the second inversion for supplying or blocking a reference voltage by an input signal. The circuit 312 is comprised.

상기 제 1 반전회로(311)는 입력부(313)의 신호에 따라 P모스 트랜지스터(Mfp)와 N모스 트랜지스터(Mfn) 중 하나가 도통 될 수 있도록 하여 전원전압을 전류 가변회로(320)에 인가시키거나 차단시킬 수 있도록 한다. 즉, P모스 트랜지스터(Mfp)와 N모스 트랜지스터(Mfn)가 직렬로 연결되어 있으며 P모스 트랜지스터(Mfp)에 전원전압(VDD)이 공급될 수 있도록 하며, 각각의 게이트는 입력부와 연결되고, 상기 입력부(313)로부터의 신호가 0인 경우 P모스 트랜지스터(Mfp)가 도통되어 전류 가변회로(320)에 기준전압(VDD)을 공급할 수 있도록 하고, 신호가 1인 경우 N모스 트랜지스터(Mfn)이 도통되어 전류 가변회로(320)에 전압 공급을 차단할 수 있도록 하며, 제 2 반전회로는 제 1 반전회로와 동일한 회로구성을 가지고 있다. The first inverting circuit 311 allows one of the P-MOS transistor Mfp and the N-MOS transistor Mfn to conduct according to the signal of the input unit 313 to apply a power supply voltage to the current variable circuit 320. Or block it. That is, the P-MOS transistor Mfp and the N-MOS transistor Mfn are connected in series, and the power supply voltage VDD can be supplied to the P-MOS transistor Mfp, and each gate is connected to the input unit. When the signal from the input unit 313 is 0, the P-MOS transistor Mfp is turned on to supply the reference voltage VDD to the current variable circuit 320. When the signal is 1, the N-MOS transistor Mfn is It is conducted so that voltage supply to the current variable circuit 320 can be cut off, and the second inversion circuit has the same circuit configuration as the first inversion circuit.

전류 가변회로(320)는 M6 모스 트랜지스터와 병렬로 연결되는 제 1 가변회로(321) 및 제 2 가변회로(322)와, M7 모스 트랜지스터와 병렬로 연결되는 제 3 가변회로(323) 및 제 4 가변회로(324) 구성되어 있으며, 제 1 가변회로(321) 및 제 3 가변회로(323)는 제 1 반전회로(311)의 입력신호에 의해 동작하며, 제 2 가변회로(322) 및 제 4 가변회로(324)는 제 2 반전회로(312)의 입력신호에 의해 동작하게 된다.The current variable circuit 320 includes a first variable circuit 321 and a second variable circuit 322 connected in parallel with the M6 MOS transistor, and a third variable circuit 323 and a fourth connected in parallel with the M7 MOS transistor. The variable circuit 324 is configured, and the first variable circuit 321 and the third variable circuit 323 operate by input signals of the first inverting circuit 311, and the second variable circuit 322 and the fourth variable. The variable circuit 324 is operated by the input signal of the second inverting circuit 312.

제 1 가변회로(321)는 디지털 반전회로(310)에서부터 입력되는 신호를 게이트에서 받을 수 있도록 연결되는 M8a 모스 트랜지스터와, 드레인이 상기 M8a 모스 트랜지스터의 소스와 연결되는 M8 모스 트랜지스터와, 게이트가 상기 M8a 모스 트랜지스터의 게이트와 연결되어 있고 드레인이 M8 모스 트랜지스터의 게이트와 연결되어 있고 소스가 M6 모스 트랜지스터의 게이트와 연결되어 있는 M8b 모스 트랜지스터로 구성되어 있다. The first variable circuit 321 may include an M8a MOS transistor connected to receive a signal input from the digital inversion circuit 310 at a gate, an M8 MOS transistor having a drain connected to a source of the M8a MOS transistor, and a gate of the first variable circuit 321. The M8b MOS transistor is connected to the gate of the M8 MOS transistor and the drain is connected to the gate of the M8 MOS transistor, and the source is composed of the M8b MOS transistor.

제 2 가변회로(322)는 제 1 가변회로(321)의 연결 구성과 동일하며, 제 3 가변회로(323) 및 제 4 가변회로(324)는 M7 모스 트랜지스터에 병렬로 연결되어 있으며 제 1 가변회로(321) 및 제 2 가변회로(322)의 연결 구성과 동일하다. The second variable circuit 322 is the same as the connection configuration of the first variable circuit 321, the third variable circuit 323 and the fourth variable circuit 324 is connected in parallel to the M7 MOS transistor and the first variable The configuration is the same as that of the circuit 321 and the second variable circuit 322.

한편, 상기 전류 가변회로(320)는 적어도 2단 이상 병렬로 연결될 수 있으며, 다단으로 연결될수록 전류를 가변할 수 있는 범위가 커지는 것을 특징으로 한다. On the other hand, the current variable circuit 320 may be connected in parallel at least two stages, characterized in that the range that can vary the current is increased as the multiple stages are connected.

또한, 상기 전류 가변회로(320)의 각 가변회로에 들어가는 모스 트랜지스터의 크기를 다르게 설계하되, 제 1 가변회로 및 제 4 가변회로의 모스 트랜지스터의 크기를 같게 설계하고, 제 2 가변회로 및 제 3 가변회로의 모스 트랜지스터의 크기를 같게 설계함으로써 보다 다양한 문턱전압의 조정이 가능하도록 하는 것을 특징으로 한다. In addition, the MOS transistors of the variable current circuits of the current variable circuit 320 are designed differently, but the MOS transistors of the first variable circuit and the fourth variable circuit are the same size, and the second variable circuit and the third variable circuit are designed to be the same. By designing the same size of the MOS transistor of the variable circuit it is characterized in that it is possible to adjust a variety of threshold voltages.

이와 같이 구성된 본 발명 비교기의 동작을 설명하면 다음과 같다.Referring to the operation of the comparator of the present invention configured as described above is as follows.

도 3 은 본 발명인 가변 히스테리시스를 갖는 비교기의 일 실시 예에 따른 가변부의 전류 흐름을 나타낸 회로도이고, 도 4 는 본 발명인 가변 히스테리시스를 갖는 비교기의 전류 변화에 따른 히스테리시스의 변화를 나타낸 입출력 그래프이다. 3 is a circuit diagram illustrating a current flow of a variable part according to an embodiment of a comparator having variable hysteresis according to the present invention, and FIG. 4 is an input / output graph showing a change in hysteresis according to a current change of the comparator having variable hysteresis according to the present invention.

또한, 도 5 는 본 발명인 가변 히스테리시스를 갖는 비교기의 디지털 반전장치에 0,0의 비트를 입력했을 때의 실험 그래프, 도 6 은 본 발명인 가변 히스테리시스를 갖는 비교기의 디지털 반전장치에 0,1의 비트를 입력했을 때의 실험 그래프, 도 7 은 본 발명인 가변 히스테리시스를 갖는 비교기의 디지털 반전장치에 1,0의 비트를 입력했을 때의 실험 그래프, 도 8 은 본 발명인 가변 히스테리시스를 갖는 비교기의 디지털 반전장치에 1,1의 비트를 입력했을 때의 실험 그래프를 나타내고 있다.5 is an experimental graph when 0,0 bits are input to the digital inverter of the comparator with variable hysteresis of the present invention, and FIG. 6 is 0,1 bit in the digital inverter of the comparator with variable hysteresis of the present invention. Fig. 7 shows an experimental graph when a bit of 1,0 is input to a digital inverter of a comparator having a variable hysteresis of the present invention, and Fig. 8 shows a digital inverter of a comparator with a variable hysteresis of the present invention. The experimental graph when 1, 1 bit is input to is shown.

먼저, 본 발명 비교기(100)의 히스테리시스를 변화시키기 위하여 전류를 가변할 수 있도록 디지털 반전회로(310)로부터 입력신호를 받게 된다. First, an input signal is received from the digital inverting circuit 310 so that the current can be changed to change the hysteresis of the comparator 100 of the present invention.

제 1 반전회로(311) 및 제 2 반전회로(312)에 '로우(0)'의 입력신호가 들어가게 되면 P모스 트랜지스터(Mfp)는 도통되고, N모스 트랜지스터(Mfn)는 차단되게 된다. 따라서 P모스 트랜지스터(Mfp)와 연결된 입력전압(VDD)으로부터 전압이 전류 가변회로(320)에 공급되게 되어 모든 모스 트랜지스터에 '하이(1)'신호를 주게 되어 전류 가변회로(320)를 도통시키게 된다. When the input signal of 'low' enters into the first inverting circuit 311 and the second inverting circuit 312, the P-MOS transistor Mfp is turned on and the N-MOS transistor Mfn is blocked. Therefore, the voltage is supplied to the current variable circuit 320 from the input voltage VDD connected to the P-MOS transistor Mfp to give a high signal to all of the MOS transistors so as to conduct the current variable circuit 320. do.

예를 들어 제 1 가변회로(321)를 살펴보면, 디지털 반전회로(310)에서부터 공급되는 '하이(1)' 신호를 받아 M8a 모스 트랜지스터와 M8b 모스 트랜지스터가 도통되게 되며, M8b 모스 트랜지스터에 의해 M8 모스 트랜지스터의 게이트의 전압이 높아짐으로써 M8 모스 트랜지스터가 도통되게 됨으로써 전류가 흐를 수 있는 길이 생기게 된다. For example, referring to the first variable circuit 321, the M8a MOS transistor and the M8b MOS transistor are conducted by receiving the 'high (1)' signal supplied from the digital inversion circuit 310, and the M8 MOS transistor is connected by the M8b MOS transistor. As the voltage at the gate of the transistor is increased, the M8 MOS transistor becomes conductive, thereby creating a way for the current to flow.

따라서, 포지티브 피드백부(200)의 모스 트랜지스터(M6)으로 흘러들어가는 전류(ID6)가 제 1 가변회로(321)와 제 2 가변회로(322)로 나뉘어 흐르게 되며, 이에 따라 M6 모스 트랜지스터로 흘러들어가는 전류(ID6)는 극히 작아지게 되어 문턱전압이 거의 나타나지 않게 된다. Accordingly, the current ID6 flowing into the MOS transistor M6 of the positive feedback unit 200 flows into the first variable circuit 321 and the second variable circuit 322 and thus flows into the M6 MOS transistor. The current ID6 becomes extremely small so that the threshold voltage hardly appears.

한편, 제 1 반전회로(311)는 '로우(0)', 제 2 반전회로(312)는 '하이(1)'의 신호가 입력될 경우 제 1 반전회로(311)는 도통되고 제 2 반전회로(312)는 차단되게 된다. 따라서 제 1 가변회로(321)와 제 3 가변회로(323)는 도통되게 되고 제 2 가변회로(322)와 제 4 가변회로(324)는 차단되게 된다. 이에 따라 포지티브 피드백부(200)의 M6 모스 트랜지스터으로 흘러들어가는 전류(ID6)가 제 1 가변회로(321)로 나뉘어 흐르게 되며, 이는 위에서 설명한 제 1 반전회로(311) 및 제 2 반전회로(312)에 모두 '로우(0)'신호를 주었을 때보다 큰 전류가 흐르게 되고 문턱전압이 커지게 된다. On the other hand, when the signal of the 'low (0)' of the first inverting circuit 311 and the 'high (1)' of the second inverting circuit 312 is input, the first inversion circuit 311 is turned on and the second inversion The circuit 312 is to be cut off. Accordingly, the first variable circuit 321 and the third variable circuit 323 become conductive, and the second variable circuit 322 and the fourth variable circuit 324 are blocked. Accordingly, the current ID6 flowing into the M6 MOS transistor of the positive feedback unit 200 flows into the first variable circuit 321, which is the first inverting circuit 311 and the second inverting circuit 312 described above. In this case, a larger current flows and the threshold voltage becomes larger than when a low signal is applied to all of them.

한편, 제 1 반전회로(311)는 '하이(1)', 제 2 반전회로(312)는 '로우(0)'의 신호가 입력될 경우 제 1 반전회로(311)는 차단되고 제 2 반전회로(312)는 도통되게 된다. 따라서 제 2 가변회로(321)와 제 4 가변회로(323)는 도통되게 되고 제 1 가변회로(322)와 제 3 가변회로(324)는 차단되게 된다. 이에 따라 포지티브 피드백부(200)의 M6 모스 트랜지스터으로 흘러들어가는 전류(ID6)가 제 2 가변회로(321)로 나뉘어 흐르게 되며, 이는 위에서 설명한 제 1 가변회로(321)의 모스 트랜지스 터의 크기와 제 2 가변회로(322)의 모스 트랜지스터의 크기가 서로 다르기 때문에 입력신호 0, 1의 신호를 받았을 때 보다 전류가 크게 흐르게 된다. On the other hand, when the first inverting circuit 311 is a 'high (1)', the second inverting circuit 312 is a 'low (0)' signal when the first inversion circuit 311 is cut off and the second inversion Circuit 312 is made conductive. Accordingly, the second variable circuit 321 and the fourth variable circuit 323 become conductive, and the first variable circuit 322 and the third variable circuit 324 are blocked. Accordingly, the current ID6 flowing into the M6 MOS transistor of the positive feedback unit 200 is divided into the second variable circuit 321, which is the size of the MOS transistor of the first variable circuit 321 described above. Since the MOS transistors of the second variable circuit 322 have different sizes, the current flows larger than when the input signals 0 and 1 are received.

한편, 제 1 반전회로(311)와 제 2 반전회로(312)에 모두 '하이(1)'의 신호를 입력시킬 경우 제 1 반전회로(311)와 제 2 반전회(312)로 모두 차단되게 되므로 전류 가변회로는 차단되게 된다. 따라서 포지티브 피드백부(200)의 M6 모스 트랜지스터로 흘러들어가는 전류(ID6)의 변화가 없으며, 가장 큰 문턱전압을 가지게 된다. On the other hand, when both the first inverting circuit 311 and the second inverting circuit 312 is input the signal of the 'high (1)' to be blocked by both the first inverting circuit 311 and the second inversion circuit (312) Therefore, the current variable circuit is cut off. Accordingly, there is no change in the current ID6 flowing into the M6 MOS transistor of the positive feedback unit 200, and has the largest threshold voltage.

상기와 같이 디지털 반전회로(310)의 입력신호에 따라 전류 가변회로(320)가 도통되고 차단될 수 있도록 하여 입력되는 전류를 나누어 흐를 수 있도록 하여 전류를 가변시킴으로써 문턱전압을 조절할 수 있도록 하여 다양한 입력신호가 들어오는 경우에 모두 사용할 수 있도록 할 수 있다. As described above, the current variable circuit 320 can be turned on and off according to the input signal of the digital inverting circuit 310 so that the input current can be divided and flowed so that the threshold voltage can be adjusted by varying the current. If the signal comes in, it can all be used.

한편, 제 1 가변회로, 제 2 가변회로, 제 3 가변회로, 제 4 가변회로에 들어가는 모스 트랜지스터의 크기를 각각 다르게 설계하되, 입력신호를 제 1 반전회로(311)에서 받는 가변회로 내의 모스 트랜지스터의 크기와, 입력신호를 제 2 반전회로(312)에서 받은 가변회로 내의 모스 트랜지스터의 크기를 서로 다르게 함으로써 입력신호가 01, 10 일 경우의 문턱전압이 지나가는 전류의 ㄱ밧이 다르기 때문에 문턱전압이 다르게 나타난다. 이는 디지털 반전회로(310)의 입력비트에 의해 구동되는 가변회로의 모스 트랜지스터의 크기를 각각 다르게 설계함으로써 가변회로를 흐르는 전류의 크기가 각각 다르게 구성함으로써 입력신호가 01 일때와 10일 때의 문턱전압의 차이를 둠으로써 각 입력신호마다의 문턱전압을 서로 다르게 하여 보다 다양한 분야 및 다양한 입력신호가 있는 곳에서 편리하게 사용할 수 있다. On the other hand, the MOS transistors in the variable circuit for designing different sizes of MOS transistors for the first variable circuit, the second variable circuit, the third variable circuit, and the fourth variable circuit, and receiving the input signal from the first inverting circuit 311. The threshold voltage is different because the magnitude of the MOS transistor in the variable circuit receiving the input signal from the second inverting circuit 312 is different from each other. appear. This is because the MOS transistor of the variable circuit driven by the input bit of the digital inverting circuit 310 is designed differently so that the magnitude of the current flowing through the variable circuit is configured differently so that the threshold voltage when the input signal is 01 and 10 By differentiating the threshold voltage for each input signal different from each other can be conveniently used in a variety of fields and a variety of input signals.

상술한 실시 예는 본 발명의 가장 바람직한 예에 대하여 설명한 것이지만, 상기 실시 예에만 한정되는 것은 아니며, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양한 변형이 가능하다는 것은 당업자에게 있어서 명백한 것이다.Although the above-described embodiments have been described with respect to the most preferred embodiments of the present invention, it is not limited to the above embodiments, and it will be apparent to those skilled in the art that various modifications can be made without departing from the technical spirit of the present invention.

이상에서 설명한 바와 같이 본 발명 비교기에 의하면, 포지티브 피드백의 역할을 하는 모스 트랜지스터(MOSFET)의 드레인(Drain)과 소스(Source)에 병렬로 추가의 전류를 흐를 수 있도록 하는 가변 회로를 부가 설치하여 트랜지스터에 흐르는 전류의 비율을 조절하는 방식을 통해 문턱전압을 변화시킬 수 있도록 함으로써 입력신호의 크기가 변하거나 입력신호가 다양한 경우 또는 잡음이 심한 경우에도 히스테리시스를 변화시켜 다양한 신호방식에 적합한 비교기를 사용할 수 있도록 할 수 있는 등 매우 유용한 발명인 것이다. As described above, according to the comparator of the present invention, a transistor is provided by additionally installing a variable circuit which allows an additional current to flow in parallel to the drain and the source of the MOSFET serving as the positive feedback. The threshold voltage can be changed by adjusting the ratio of the current flowing through it, so the hysteresis can be changed even when the magnitude of the input signal is changed, the input signal is varied, or the noise is severe, so that a comparator suitable for various signal types can be used. It is a very useful invention.

Claims (6)

전원전압(VDD)과 연결되며 입력신호를 게이트로 입력받을 수 있도록 하는 M1, M2 모스 트랜지스터와, 드레인이 상기 M1, M2 모스 트랜지스터의 드레인과 연결되어 있으며 전원전압(VDD)을 게이트로 입력받을 수 있도록 하는 M3, M4 모스 트랜지스터로 구성되어 기준전압과 입력신호를 비교하여 신호를 출력하는 비교부(100)와, M1 and M2 MOS transistors connected to a power supply voltage VDD and receiving an input signal through a gate, and drains are connected to drains of the M1 and M2 MOS transistors, and may receive a power supply voltage VDD through a gate. Comparing unit 100 is composed of M3, M4 MOS transistors to compare the reference voltage and the input signal and output a signal, 드레인이 비교부의 M2 모스 트랜지스터의 드레인과 연결되어 있으며 게이트는 M3 모스 트랜지스터의 게이트와 연결되어 있는 M6 모스 트랜지스터와, 드레인이 비교부의 M1 모스 트랜지스터의 드레인과 연결되어 있으며 게이트는 M4 모스 트랜지스터의 게이트와 연결되어 있는 M7 모스 트랜지스터로 구성되어 비교부의 출력신호가 양의 문턱전압과 음의 문턱전압을 가지도록 비교부의 출력신호에 따라 가변되는 포지티브 피드백부(200)로 이루어진 히스테리시스 비교기에 있어서, The drain is connected to the drain of the M2 MOS transistor of the comparator, the gate is connected to the gate of the M3 MOS transistor, the drain is connected to the drain of the M1 MOS transistor of the comparator, and the gate is connected to the gate of the M4 MOS transistor. In the hysteresis comparator consisting of a positive feedback unit 200 composed of the M7 MOS transistor connected to the output signal of the comparator is changed according to the output signal of the comparator so that the output signal has a positive threshold voltage and a negative threshold voltage, 상기 포지티브 피드백부(200)와 병렬로 연결되어 전류를 조절할 수 있도록 하는 가변부(300)를 구비하는 것을 특징으로 하는 가변 히스테리시스를 갖는 비교기.Comparator having a variable hysteresis, characterized in that it comprises a variable unit 300 is connected in parallel with the positive feedback unit 200 to adjust the current. 제 1 항에 있어서, The method of claim 1, 상기 가변부(300)는 M6, M7 모스 트랜지스터과 병렬로 연결되어 있으며 디지 털 반전회로(310)와 전류 가변회로(320)로 구성되어 있는 것을 특징으로 하는 가변 히스테리시스를 갖는 비교기.The variable part (300) is connected in parallel with the M6, M7 MOS transistor and comparator having a variable hysteresis, characterized in that consisting of a digital inversion circuit (310) and a current variable circuit (320). 제 2 항에 있어서, The method of claim 2, 상기 가변부(300)는 2단 이상 병렬로 연결될 수 있도록 하는 것을 특징으로 하는 가변 히스테리시스를 갖는 비교기.Comparator having a variable hysteresis, characterized in that the variable unit 300 can be connected in parallel two or more stages. 제 2 항에 있어서, The method of claim 2, 상기 디지털 반전회로(310)는 전류 가변회로(320)를 동작시키기 위한 신호를 보낼 수 있도록 하는 것으로, 입력신호에 의해 기준전압을 공급하거나 차단할 수 있도록 하는 제 1 반전회로(311)와 제 2 반전회로(312)로 구성되되,The digital inversion circuit 310 may transmit a signal for operating the current variable circuit 320, and the first inversion circuit 311 and the second inversion for supplying or blocking a reference voltage by an input signal. Circuit 312, 상기 제 1 반전회로(311)는 P모스 트랜지스터(Mfp)와 N모스 트랜지스터(Mfn)가 직렬로 연결되어 있으며 P모스 트랜지스터(Mfp)에 전원전압(VDD)이 공급될 수 있도록 하며, 각각의 게이트는 입력부와 연결되고, 상기 입력부(313)로부터의 신호가 0인 경우 P모스 트랜지스터(Mfp)가 도통되어 전류 가변회로(320)에 기준전압(VDD)을 공급할 수 있도록 하고, 신호가 1인 경우 N모스 트랜지스터(Mfn)이 도통되어 전류 가변회로(320)에 전압 공급을 차단할 수 있도록 하며, 제 2 반전회로는 제 1 반전회로와 동일한 회로구성을 가지고 있는 것을 특징으로 하는 가변 히스테 리시스를 갖는 비교기.The first inverting circuit 311 is connected to the P-MOS transistor Mfp and the N-MOS transistor Mfn in series, so that the power supply voltage VDD can be supplied to the P-MOS transistor Mfp. Is connected to the input unit, and when the signal from the input unit 313 is 0, the P-MOS transistor Mfp is turned on to supply the reference voltage VDD to the current variable circuit 320, and when the signal is 1 The N-MOS transistor Mfn is turned on to cut off the supply of voltage to the current variable circuit 320, and the second inversion circuit has the same circuit configuration as that of the first inversion circuit. Having a comparator. 제 2 항에 있어서,The method of claim 2, 전류 가변회로(320)는 M6 모스 트랜지스터와 병렬로 연결되는 제 1 가변회로(321) 및 제 2 가변회로(322)와, M7 모스 트랜지스터와 병렬로 연결되는 제 3 가변회로(323) 및 제 4 가변회로(324) 구성되어 있으며, 제 1 가변회로(321) 및 제 3 가변회로(323)는 제 1 반전회로(311)의 입력신호에 의해 동작하며, 제 2 가변회로(322) 및 제 4 가변회로(324)는 제 2 반전회로(312)의 입력신호에 의해 동작하는 것을 특징으로 하는 가변 히스테리시스를 갖는 비교기.The current variable circuit 320 includes a first variable circuit 321 and a second variable circuit 322 connected in parallel with the M6 MOS transistor, and a third variable circuit 323 and a fourth connected in parallel with the M7 MOS transistor. The variable circuit 324 is configured, and the first variable circuit 321 and the third variable circuit 323 operate by input signals of the first inverting circuit 311, and the second variable circuit 322 and the fourth variable. Comparator with variable hysteresis, characterized in that the variable circuit (324) is operated by the input signal of the second inverting circuit (312). 제 5 항에 있어서, The method of claim 5, wherein 제 1 가변회로(321)는 디지털 반전회로(310)에서부터 입력되는 신호를 게이트에서 받을 수 있도록 연결되는 M8a 모스 트랜지스터와, 드레인이 상기 M8a 모스 트랜지스터의 소스와 연결되는 M8 모스 트랜지스터와, 게이트가 상기 M8a 모스 트랜지스터의 게이트와 연결되어 있고 드레인이 M8 모스 트랜지스터의 게이트와 연결되어 있고 소스가 M6 모스 트랜지스터의 게이트와 연결되어 있는 M8b 모스 트랜지스터로 구성되고, The first variable circuit 321 may include an M8a MOS transistor connected to receive a signal input from the digital inversion circuit 310 at a gate, an M8 MOS transistor having a drain connected to a source of the M8a MOS transistor, and a gate of the first variable circuit 321. An M8b MOS transistor connected to the gate of the M8 MOS transistor, a drain connected to the gate of the M8 MOS transistor, and a source connected to the gate of the M6 MOS transistor, 제 2 가변회로(322)는 제 1 가변회로(321)의 연결 구성과 동일하되 제 1 가 변회로(321)의 모스 트랜지스터보와 크기를 다르게 설계하고, The second variable circuit 322 is the same as the connection configuration of the first variable circuit 321, but has a different size than the Morse transistor beam of the first variable circuit 321, 제 3 가변회로(323) 및 제 4 가변회로(324)는 M7 모스 트랜지스터에 병렬로 연결되되, 제 3 가변회로(323)는 제 1 가변회로(321)과, 제 4 가변회로(324)는 제 2 가변회로(322)의 연결 구성 및 내부 트랜지스터의 크기가 동일도록 하는 것을 특징으로 하는 가변 히스테리시스를 갖는 비교기.The third variable circuit 323 and the fourth variable circuit 324 are connected in parallel to the M7 MOS transistor, the third variable circuit 323 is the first variable circuit 321, the fourth variable circuit 324 is Comparator having variable hysteresis, characterized in that the connection configuration of the second variable circuit (322) and the size of the internal transistor are the same.
KR1020060117366A 2006-11-27 2006-11-27 The comparator which has a variable hysteresis KR100849036B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060117366A KR100849036B1 (en) 2006-11-27 2006-11-27 The comparator which has a variable hysteresis

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060117366A KR100849036B1 (en) 2006-11-27 2006-11-27 The comparator which has a variable hysteresis

Publications (2)

Publication Number Publication Date
KR20080047657A KR20080047657A (en) 2008-05-30
KR100849036B1 true KR100849036B1 (en) 2008-07-29

Family

ID=39663999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060117366A KR100849036B1 (en) 2006-11-27 2006-11-27 The comparator which has a variable hysteresis

Country Status (1)

Country Link
KR (1) KR100849036B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61224513A (en) 1985-03-28 1986-10-06 Toshiba Corp Voltage comparator having hysteresis
US5764086A (en) * 1995-09-04 1998-06-09 Kabushiki Kaisha Toshiba Comparator circuit with wide dynamic range
JPH10209823A (en) 1997-01-16 1998-08-07 Nec Eng Ltd Hysteresis comparator
JP2002171159A (en) 2000-12-04 2002-06-14 Matsushita Electric Ind Co Ltd Comparator and light receiving circuit
JP2005136839A (en) 2003-10-31 2005-05-26 Yamatake Corp Hysteresis comparator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61224513A (en) 1985-03-28 1986-10-06 Toshiba Corp Voltage comparator having hysteresis
US5764086A (en) * 1995-09-04 1998-06-09 Kabushiki Kaisha Toshiba Comparator circuit with wide dynamic range
JPH10209823A (en) 1997-01-16 1998-08-07 Nec Eng Ltd Hysteresis comparator
JP2002171159A (en) 2000-12-04 2002-06-14 Matsushita Electric Ind Co Ltd Comparator and light receiving circuit
JP2005136839A (en) 2003-10-31 2005-05-26 Yamatake Corp Hysteresis comparator

Also Published As

Publication number Publication date
KR20080047657A (en) 2008-05-30

Similar Documents

Publication Publication Date Title
US7205819B2 (en) Zero-bias-power level shifting
US7397297B2 (en) Level shifter circuit
US5446396A (en) Voltage comparator with hysteresis
KR20040065013A (en) Level shift having power dectection unit to cut off leakage current path
US7952388B1 (en) Semiconductor device
TWI808173B (en) voltage detector
EP3192153A2 (en) Dual-comparator circuit with dynamic vio shift protection
US9660651B2 (en) Level shift circuit
US10263621B2 (en) Level shifter with improved voltage difference
US7218169B2 (en) Reference compensation circuit
US6833749B2 (en) System and method for obtaining hysteresis through body substrate control
KR100849036B1 (en) The comparator which has a variable hysteresis
US11070206B2 (en) Logic circuit
US7830183B2 (en) Comparator with reduced power consumption
US6903607B2 (en) Operational amplifier
US7170329B2 (en) Current comparator with hysteresis
US8593179B2 (en) Delay circuit and inverter for semiconductor integrated device
KR100712158B1 (en) Semiconductor integrated circuit and operational amplifier circuit
JP3855810B2 (en) Differential amplifier circuit
US20240243743A1 (en) Deterioration inhibiting circuit
US20220337158A1 (en) Voltage conversion circuit having self-adaptive mechanism
KR20090104316A (en) Comparator
KR20010039064A (en) Input buffer circuit with wide range hysteresis using comparator
JP5369472B2 (en) Semiconductor device
JP2011097270A (en) Driver circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130718

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150708

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190704

Year of fee payment: 12