KR100847840B1 - Method of measuring plasma damage - Google Patents

Method of measuring plasma damage Download PDF

Info

Publication number
KR100847840B1
KR100847840B1 KR1020070047510A KR20070047510A KR100847840B1 KR 100847840 B1 KR100847840 B1 KR 100847840B1 KR 1020070047510 A KR1020070047510 A KR 1020070047510A KR 20070047510 A KR20070047510 A KR 20070047510A KR 100847840 B1 KR100847840 B1 KR 100847840B1
Authority
KR
South Korea
Prior art keywords
plasma
flash memory
memory cell
floating gate
test substrate
Prior art date
Application number
KR1020070047510A
Other languages
Korean (ko)
Inventor
최종운
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070047510A priority Critical patent/KR100847840B1/en
Application granted granted Critical
Publication of KR100847840B1 publication Critical patent/KR100847840B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Abstract

A method for measuring plasma damage is provided to accurately measure the quantity of PID(plasma induced damage) by using a flash memory cell instead of a transistor. A test substrate having a flash memory cell is loaded into a process chamber(S11). A plasma deposition process or an etch process is performed on the test substrate(S12). The charge generated during the plasma process is stored in a floating gate of the flash memory cell(S13). The test substrate is unloaded(S14). The charge stored in the floating gate is measured(S15). The charge generated during the plasma process can be stored in the floating gate through a coupling capacitor. The charge stored in the floating gate can be compared with a reference value, and the power supplied to a plasma apparatus can be adjusted and optimized to approximate the reference value(S16).

Description

플라즈마 데미지 측정방법{METHOD OF MEASURING PLASMA DAMAGE} Plasma damage measuring method {METHOD OF MEASURING PLASMA DAMAGE}

도 1은 종래의 PECVD 장치를 개략적으로 나타낸 도면.1 is a schematic representation of a conventional PECVD apparatus.

도 2는 종래에 따른 플라즈마 데미지 측정을 위한 MOS 트랜지스터의 연결구조를 개략적으로 나타낸 도면.2 is a view schematically showing a connection structure of a conventional MOS transistor for plasma damage measurement.

도 3은 본 발명의 제 1 실시 예에 따른 플라즈마 데미지 측정을 위한 플래쉬 메모리 셀의 연결구조를 개략적으로 나타낸 도면.3 is a schematic view showing a connection structure of a flash memory cell for plasma damage measurement according to a first embodiment of the present invention;

도 4는 본 발명의 제 1 실시 예에 따른 플라즈마 데미지 측정 방법의 공정순서를 나타낸 순서도.4 is a flowchart illustrating a process sequence of a plasma damage measurement method according to a first embodiment of the present invention.

도 5는 본 발명의 제 2 실시 예에 따른 플라즈마 데미지 측정을 위한 플래쉬 메모리 셀과 커플링 커패시터의 연결구조를 개략적으로 나타낸 도면.FIG. 5 schematically illustrates a connection structure of a flash memory cell and a coupling capacitor for plasma damage measurement according to a second embodiment of the present invention.

도 6은 본 발명의 제 2 실시 예에 따른 플라즈마 데미지 측정 방법의 공정순서를 나타낸 순서도.6 is a flowchart illustrating a process sequence of a plasma damage measurement method according to a second embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings

3: 드레인 영역 5: 플로팅 게이트3: drain region 5: floating gate

7: 콘트롤 게이트 100: 테스트 기판7: control gate 100: test substrate

110: 플래쉬 메모리 셀110: flash memory cell

본 발명은 반도체 소자에 관한 것으로, 특히 플라즈마에 의해 발생한 데미지를 정확하게 측정할 수 있도록 한 플라즈마 데미지 측정방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to a plasma damage measurement method capable of accurately measuring damage caused by plasma.

반도체 소자의 제조 기술이 점차 고집적화되고 있으며, 또한 빠른 처리속도가 요구됨에 따라 다층 금속배선 구조가 필수적으로 사용되고 있다. 이와 같은 다층 금속배선 구조에서 각 층간의 층간절연막을 형성하기 위하여 가스 화학 반응을 이용한 플라즈마 화학기상 증착방법(Plasma Enhanced Chemical Vapor Deposition; 이하 "PECVD"라 함)이 주로 사용되고 있다.As the manufacturing technology of semiconductor devices is becoming increasingly integrated and fast processing speed is required, multilayer metallization structures are essentially used. In such a multilayer metallization structure, a plasma enhanced chemical vapor deposition method (hereinafter referred to as "PECVD") using a gas chemical reaction is mainly used to form an interlayer insulating film between layers.

이러한 PECVD 방법은 진공을 이루는 공정챔버 내부에 증착시 필요한 가스를 주입하여 원하는 압력과 기판 온도가 설정되면 고주파(Radio Frequency)를 인가하여 주입된 가스를 플라즈마 상태로 분해함으로써 기판에 박막을 형성한다.The PECVD method forms a thin film on a substrate by injecting a gas required for deposition into a vacuum process chamber and applying a high frequency (Radio Frequency) to decompose the injected gas into a plasma state when a desired pressure and substrate temperature are set.

도 1은 종래의 PECVD 장치를 개략적으로 나타낸 도면이다.1 is a view schematically showing a conventional PECVD apparatus.

도 1을 참조하면, 종래의 PECVD 장치는 공정 챔버(26), 공정 챔버 내에 설치되어 기판(10)을 지지하고 기판(10)의 온도를 조절하는 서셉터(12), 공정챔버(26) 내에 고주파를 인가하는 고주파 전원(18), 공정 챔버(26)에 반응가스를 주입하는 가스 주입구(16), 가스 주입구(16)을 통해 주입되는 반응가스를 확산시키는 가스확산기(17), 증착 후 가스 및 부산물을 외부로 배출하기 위한 배출구(20) 및 펌프(22)를 포함하여 구성된다.Referring to FIG. 1, a conventional PECVD apparatus is provided in a process chamber 26 and a susceptor 12 and a process chamber 26 installed in the process chamber to support the substrate 10 and to control the temperature of the substrate 10. A high frequency power source 18 for applying a high frequency, a gas inlet 16 for injecting a reaction gas into the process chamber 26, a gas diffuser 17 for diffusing a reaction gas injected through the gas inlet 16, a gas after deposition And an outlet 20 and a pump 22 for discharging the by-products to the outside.

공정 챔버(26)는 증착공정시 펌프(22)의 펌핑에 의해 진공상태를 유지한다.The process chamber 26 maintains a vacuum state by pumping the pump 22 during the deposition process.

서셉터는(12)는 구동부(미도시)에 의해 승강되어 기판(10)을 지지함과 아울러 그 내부에 히터(14)가 있어 기판(10)을 일정한 온도로 가열하여 증착효율을 향상시킨다. 또한 서셉터(12)는 증착 공정시 증착물질이 기판(10)에 증착될때 스퍼터링되지 않도록 접지되어 있다.The susceptor 12 is elevated by a driving unit (not shown) to support the substrate 10 and a heater 14 therein to heat the substrate 10 to a constant temperature to improve deposition efficiency. In addition, the susceptor 12 is grounded to prevent sputtering when the deposition material is deposited on the substrate 10 during the deposition process.

고주파 전원(18)은 증착공정시 공정 챔버(26) 내에 고주파를 인가하여 공정 챔버(26)에 주입된 반응가스를 플라즈마 상태로 분해한다. The high frequency power source 18 decomposes the reaction gas injected into the process chamber 26 into a plasma state by applying a high frequency into the process chamber 26 during the deposition process.

펌프(22)는 증착 공정시 공정 챔버(26)를 진공상태로 유지시키며, 증착 공정후 가스 및 부산물을 공정 챔버(26)의 하부에 설치된 배출구(20)를 통해 외부로 배출한다. The pump 22 maintains the process chamber 26 in a vacuum state during the deposition process, and discharges gas and by-products to the outside through the outlet 20 installed under the process chamber 26 after the deposition process.

가스 주입구(16)는 기판에 증착될 반응가스를 공정 챔버(26)에 주입한다. The gas injection hole 16 injects the reaction gas to be deposited on the substrate into the process chamber 26.

가스 확산기(17)는 가스 주입구(16)를 통해 주입되는 반응가스를 공정 챔버(26) 내로 확산시킨다.The gas diffuser 17 diffuses the reaction gas injected through the gas inlet 16 into the process chamber 26.

하지만, 이러한 PECVD 장치를 이용한 증착방법은 공정 중 발생하는 전압의 차이로 플라즈마에 의해 기판이나 박막에 데미지(Plasma Induced Damage: 이하 "PID"라 함)를 야기시킨다. 따라서, PECVD 방법에서는 PID를 최소화 시키기 위해 PID의 양을 측정하여 모니터링하는 방법이 요구되고 있으며, 이러한 PID 측정방법은 일반적으로 모스(MOS) 트랜지스터를 사용한다. However, the deposition method using the PECVD apparatus causes damage to the substrate or the thin film (Plasma Induced Damage) by the plasma due to the difference in voltage generated during the process. Therefore, the PECVD method requires a method of measuring and monitoring the amount of PID in order to minimize the PID, and such a PID measurement method generally uses a MOS transistor.

이러한 종래의 모스 트랜지스터를 이용한 PID 측정방법은 도 2에 도시된 바와 같이, 모스 트랜지스터(1)의 게이트(2)를 PID 모니터링 구조로 사용하기 때문에 게이트(2)에 전하를 저장할 수 있는 용량이 상대적으로 작은 모스 트랜지스터의 한 계상 모니터링 할 수 있는 양이 부정확하다. 또한 PID가 과도하면 게이트 옥사이드(Oxide)가 파괴돼 모니터링 자체가 안되는 경우도 있으며, PID로 인해 트랜지스터의 유전체 필름이 파괴되는 심각한 문제가 있다.In the conventional PID measurement method using a MOS transistor, as shown in FIG. 2, since the gate 2 of the MOS transistor 1 is used as a PID monitoring structure, a capacity for storing charge in the gate 2 is relatively high. As a result, the amount of small phase transistors that can be monitored is inaccurate. Excessive PID also destroys gate oxides, which prevents monitoring itself, and there is a serious problem that the dielectric film of the transistor is destroyed by the PID.

따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 플라즈마에 의해 발생한 데미지를 정확하게 측정할 수 플라즈마 데미지 측정방법을 제공하는 데 그 목적이 있다.Accordingly, an object of the present invention is to provide a plasma damage measuring method capable of accurately measuring damage caused by plasma.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 플라즈마 데미지 측정방법은 고주파수에 의해 플라즈마화되는 반응가스를 이용하는 플라즈마 장치에 있어서, 플래시 메모리 셀이 형성된 테스트 기판을 공정챔버에 로딩시키는 단계; 상기 테스트 기판 상에 플라즈마 증착 또는 식각공정을 진행시키는 단계; 상기 플라즈마 공정 중에 발생하는 전하를 상기 플래시 메모리 셀의 플로팅 게이트에 저장시키는 단계; 상기 테스트 기판을 배출시키는 단계; 상기 플로팅 게이트에 저장된 전하를 측정하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, the plasma damage measuring method according to the present invention comprises the steps of: loading a test substrate on which a flash memory cell is formed in a process chamber in a plasma apparatus using a reaction gas that is plasmaized by a high frequency; Performing a plasma deposition or etching process on the test substrate; Storing charges generated during the plasma process in a floating gate of the flash memory cell; Ejecting the test substrate; Measuring the charge stored in the floating gate.

또한, 본 발명에 따른 플라즈마 데미지 측정방법은 상기 플라즈마 공정 중에 발생하는 전하를 커플링 커패시터를 통해 상기 플로팅 게이트에 저장시키는 단계를 더 포함하는 것을 특징으로 한다.In addition, the plasma damage measurement method according to the invention is characterized in that it further comprises the step of storing the charge generated during the plasma process to the floating gate through a coupling capacitor.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 따른 구성 및 작용을 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation according to a preferred embodiment of the present invention.

도 3은 본 발명의 제 1 실시 예에 따른 플라즈마 데미지 측정을 위한 플래쉬 메모리 셀의 연결구조를 개략적으로 나타낸 도면이다.3 is a diagram schematically illustrating a connection structure of a flash memory cell for plasma damage measurement according to a first embodiment of the present invention.

도 3에 도시된 바와 같이 본 발명의 제 1 실시 예는 PID를 저장하는 부분의 구조로 플래쉬 메모리 셀(110)을 사용한다.As shown in FIG. 3, the first embodiment of the present invention uses the flash memory cell 110 as a structure of a portion storing the PID.

플래쉬 메모리 셀(110)을 일부에 형성한 테스트 기판(100)이 PECVD 장치의 공정챔버(미도시) 내에 들어가고 테스트 기판(100) 상에 박막형성 공정이 수행되면, 플래쉬 메모리 셀(110)은 저장된 전하량 즉, PID 양을 모니터링한다. 이렇게 모니터링하기 위해 플래쉬 메모리 셀(110)의 콘트롤 게이트(7)가 플라즈마 공정 중에 발생하는 전하를 플로팅 게이트(5)에 안정되게 저장한다. 그러면, 콘트롤 게이트(7)에 인가된 전압에 의해 플로팅 게이트(5) 하부의 테스트 기판(100)에는 채널(channel)이 형성되고 드레인 영역(3)에 인가된 전압에 의해 드레인 영역(3) 측부의 테스트 기판(100)에는 고전계 영역이 형성된다. 이때, 채널에 존재하는 전자 중의 일부가 고전계 영역으로부터 에너지를 받아 핫 일렉트론(Hot electron)이 되고, 이 핫 일렉트론 중 일부가 콘트롤 게이트(7)에 인가된 전압에 의해 수직 방향으로 형성되는 전계(Electric Field)의 도움을 받아 터널 산화막(미도시)을 통해 플로팅 게이트(5)로 주입(Injection)된다. 따라서, 이와 같은 핫 일렉트론의 주입에 의해 플래쉬 메모리 셀(110)의 문턱 전압(Threshold Voltage; VT)이 상승된다. 즉, 플래쉬 메모리 셀(110)의 VT는 플로팅 게이트(5)에 저장된 전하의 양에 비례하므로 플래쉬 메모리 셀(110)의 VT를 측정함으로써 PID의 양을 모니터링 할 수 있다. 따라서, 플래쉬 메모리 셀(110)은 전하를 저장하는 플로팅 게이트(5)를 가지고 있기 때문에 안정되게 전하를 저장할 수 있고 그로부터 PID의 양을 정량적으로 측정할 수 있다. 또한, 측정된 전하의 양을 기준값과 비교하고, 그 기준값에 근접하도록 PECVD 장치에 공급되는 전원을 조절하여 최적화시킬 수 있다. When the test substrate 100 having a portion of the flash memory cell 110 formed therein enters a process chamber (not shown) of the PECVD apparatus and a thin film forming process is performed on the test substrate 100, the flash memory cell 110 is stored. Monitor the amount of charge, that is, the amount of PID. For this monitoring, the control gate 7 of the flash memory cell 110 stably stores the charges generated during the plasma process in the floating gate 5. Then, a channel is formed in the test substrate 100 under the floating gate 5 by the voltage applied to the control gate 7, and the side of the drain region 3 is formed by the voltage applied to the drain region 3. A high electric field region is formed in the test substrate 100 of FIG. At this time, some of the electrons present in the channel receive energy from the high electric field region to become hot electrons, and some of the hot electrons are formed in the vertical direction by a voltage applied to the control gate 7 ( Electric field) is injected into the floating gate 5 through a tunnel oxide film (not shown). Therefore, the threshold voltage VT of the flash memory cell 110 is increased by the injection of the hot electrons. That is, since the VT of the flash memory cell 110 is proportional to the amount of charge stored in the floating gate 5, the amount of PID can be monitored by measuring the VT of the flash memory cell 110. Therefore, since the flash memory cell 110 has a floating gate 5 for storing charge, it is possible to stably store charge and to quantitatively measure the amount of PID therefrom. In addition, the amount of charge measured may be compared to a reference value and optimized by adjusting the power supplied to the PECVD apparatus to be close to the reference value.

이와 같은 본 발명의 제 1 실시 예에 따른 플라즈마 데미지 측정방법의 순서를 설명하면 도 4와 같다.The procedure of the plasma damage measuring method according to the first embodiment of the present invention will be described with reference to FIG. 4.

먼저, PECVD 장치의 공정 챔버 내에 플래쉬 메모리 셀(110)을 일부에 형성한 테스트 기판(100)을 로딩시킨다.(S11 단계)First, a test substrate 100 having a portion of a flash memory cell 110 formed in a process chamber of a PECVD apparatus is loaded.

이후, 로딩된 테스트 기판(100)에 PECVD 공정을 수행한다.(S12 단계)Thereafter, a PECVD process is performed on the loaded test substrate 100 (step S12).

이어서, 플래쉬 메모리 셀(110)은 콘트롤 게이트(7)가 PECVD 공정 중에 발생하는 전하를 플로팅 게이트(5)에 저장한다.(S13 단계)Subsequently, the flash memory cell 110 stores the charge generated by the control gate 7 during the PECVD process in the floating gate 5 (step S13).

다음으로, PECVD 공정을 마치고 테스트 기판(100)을 배출한다.(S14 단계)Next, the test substrate 100 is discharged after completing the PECVD process (step S14).

이후, 배출된 테스트 기판(100)의 플래쉬 메모리 셀(110)에 저장된 전하를 측정하여 PID의 양을 정량적으로 측정한다.(S15 단계)Thereafter, the charge stored in the flash memory cell 110 of the discharged test substrate 100 is measured to quantitatively measure the amount of PID (S15).

이어서, 측정된 전하의 양을 기준값과 비교하고, 그 기준값에 근접하도록 PECVD장치에 공급되는 전원을 조절하여 최적화한다.(S16 단계)Next, the amount of electric charge measured is compared with a reference value, and the power supply supplied to the PECVD apparatus is adjusted to be close to the reference value, thereby optimizing (step S16).

한편, 본 발명의 제 2 실시 예에 따른 플라즈마 데미지 측정방법은 커플링 커패시터의 추가를 제외하고는 전술한 실시 예와 구성면에서 같다. 따라서, 같은 도면 부호를 사용하며 중복되는 부분의 설명은 하지 않기로 한다.On the other hand, the plasma damage measuring method according to the second embodiment of the present invention is the same as the above-described embodiment except for the addition of the coupling capacitor. Therefore, the same reference numerals will be used, and descriptions of overlapping portions will not be provided.

도 5는 본 발명의 제 2 실시 예에 따른 플라즈마 데미지 측정을 위한 플래쉬 메모리 셀과 커플링 커패시터의 연결구조를 개략적으로 나타낸 도면이다.FIG. 5 is a view schematically illustrating a connection structure of a flash memory cell and a coupling capacitor for measuring plasma damage according to a second embodiment of the present invention.

도 5에 도시된 바와 같이 본 발명의 제 2 실시 예는 PID를 저장하는 부분의 구조로 플래쉬 메모리 셀(110)을 바로 연결시키지 않고 커플링 커패시터(C1,C2)를 통해 연결시킨다. As shown in FIG. 5, the second embodiment of the present invention has a structure of a PID storing portion and connects the flash memory cells 110 through the coupling capacitors C1 and C2 without directly connecting the flash memory cells 110.

플래쉬 메모리 셀(110)을 일부에 형성한 테스트 기판(100)이 PECVD 장치의 공정챔버 내에 들어가고 테스트 기판(100) 상에 박막형성 공정이 수행되면, 커플링 커패시터(C1,C2)는 플라즈마 공정 중에 발생한 전하를 공급받아 생성된 전압을 나누어 더 낮은 전압으로 가할 수 있다. 예를 들어, 플라즈마 공정 중에 발생한 전하를 공급받아 생성된 전압이 V1이며, 커플링 커패시터(C1,C2)가 직렬로 연결되어 있는 경우에 커플링 커패시터(C1,C2)를 통해 플래쉬 메모리 셀(110)의 플로팅 게이트(5)에 걸리게 되는 전압 V2는 다음과 같은 공식에 따르게 된다. When the test substrate 100 having a part of the flash memory cell 110 enters the process chamber of the PECVD apparatus and the thin film forming process is performed on the test substrate 100, the coupling capacitors C1 and C2 are in the plasma process. The generated charge can be supplied to divide the generated voltage and applied to a lower voltage. For example, when the voltage generated by the charge generated during the plasma process is V1 and the coupling capacitors C1 and C2 are connected in series, the flash memory cell 110 may be connected through the coupling capacitors C1 and C2. The voltage V2 across the floating gate 5 of Fig. 3 is obtained according to the following formula.

Figure 112007036010247-pat00001
Figure 112007036010247-pat00001

따라서, 전압 V1과 전압 V2의 비율은 커플링 커패시터(C1,C2)에 의해 정할 수 있다. 그리고, 콘트롤 게이트(7)에 인가된 V2의 전압에 의해 플로팅 게이트(5) 하부의 테스트 기판(100)에는 채널(channel)이 형성되고 드레인 영역(3)에 인가된 전압에 의해 드레인 영역(3) 측부의 테스트 기판(100)에는 고전계 영역이 형성된다. 이때, 채널에 존재하는 전자 중의 일부가 고전계 영역으로부터 에너지를 받아 핫 일렉트론(Hot electron)이 되고, 이 핫 일렉트론 중 일부가 콘트롤 게이트(7)에 인가된 전압에 의해 수직 방향으로 형성되는 전계(Electric Field)의 도움을 받아 터널 산화막(미도시)을 통해 플로팅 게이트(5)로 주입(Injection)된다. 따라서, 이 와 같은 핫 일렉트론의 주입에 의해 플래쉬 메모리 셀(110)의 문턱 전압(Threshold Voltage; VT)이 상승된다. 즉, 플래쉬 메모리 셀(110)의 VT는 플로팅 게이트(5)에 저장된 전하의 양에 비례하므로 플래쉬 메모리 셀(110)의 VT를 측정함으로써 PID의 양을 모니터링 할 수 있다. 즉, 본 발명의 제 2 실시 예에 따른 플라즈마 데미지 측정방법은 전압 V1과 V2의 비율을 커플링되는 제 1 및 2 커패시터(C1,C2)에 의해 정할 수 있기 때문에 PECVD 공정에서 PID의 양에 따라 최적화된 PID 모니터링을 할 수 있다. 또한, 측정된 전하의 양을 기준값과 비교하고, 그 기준값에 근접하도록 PECVD 장치에 공급되는 전원을 조절하여 최적화시킬 수 있다. Therefore, the ratio of the voltage V1 and the voltage V2 can be determined by the coupling capacitors C1 and C2. In addition, a channel is formed in the test substrate 100 under the floating gate 5 by the voltage of V2 applied to the control gate 7, and the drain region 3 is formed by the voltage applied to the drain region 3. The high field region is formed in the test substrate 100 at the side. At this time, some of the electrons present in the channel receive energy from the high electric field region to become hot electrons, and some of the hot electrons are formed in the vertical direction by a voltage applied to the control gate 7 ( Electric field) is injected into the floating gate 5 through a tunnel oxide film (not shown). Therefore, the threshold voltage VT of the flash memory cell 110 is increased by the injection of the hot electrons. That is, since the VT of the flash memory cell 110 is proportional to the amount of charge stored in the floating gate 5, the amount of PID can be monitored by measuring the VT of the flash memory cell 110. That is, since the plasma damage measuring method according to the second embodiment of the present invention can determine the ratio of the voltages V1 and V2 by the coupling of the first and second capacitors C1 and C2, according to the amount of PID in the PECVD process Optimized PID monitoring is possible. In addition, the amount of charge measured may be compared to a reference value and optimized by adjusting the power supplied to the PECVD apparatus to be close to the reference value.

이와 같은 본 발명의 제 2 실시 예에 따른 플라즈마 데미지 측정방법의 순서를 설명하면 다음과 같다.Referring to the procedure of the plasma damage measurement method according to the second embodiment of the present invention as follows.

먼저, PECVD 장치의 공정 챔버 내에 플래쉬 메모리 셀(110)과 커플링 커패시터(C1,C2)를 형성한 테스트 기판(100)을 로딩시킨다.(D11 단계)First, the test substrate 100 in which the flash memory cell 110 and the coupling capacitors C1 and C2 are formed in the process chamber of the PECVD apparatus is loaded.

이후, 로딩된 테스트 기판(100)에 PECVD 공정을 수행한다.(D12 단계)Thereafter, a PECVD process is performed on the loaded test substrate 100 (step D12).

이어서, 플래쉬 메모리 셀(110)은 콘트롤 게이트(7)가 PECVD 공정 중 발생하는 전하를 커플링 커패시터(C1,C2)를 거쳐 플로팅 게이트(5)에 저장한다.(D13 단계)Subsequently, the flash memory cell 110 stores the charge generated by the control gate 7 during the PECVD process through the coupling capacitors C1 and C2 in the floating gate 5 (step D13).

다음으로, PECVD 공정을 마치고 테스트 기판(100)을 배출한다.(D14 단계)Next, the test substrate 100 is discharged after the PECVD process is completed.

이후, 배출된 테스트 기판(100)의 플래쉬 메모리 셀(110)에 저장된 전하를 측정하여 PID의 양을 정량적으로 측정한다.(D15 단계) Thereafter, the charge stored in the flash memory cell 110 of the discharged test substrate 100 is measured to quantitatively measure the amount of PID.

이어서, 측정된 전하의 양을 기준값과 비교하고, 그 기준값에 근접하도록 PECVD 장치에 공급되는 전원을 조절하여 최적화한다.(D16 단계)The measured amount of charge is then compared to a reference value and optimized by adjusting the power supplied to the PECVD apparatus to approximate the reference value (step D16).

상술한 바와 같이, 본 발명에 따른 플라즈마 데미지 측정방법은 트랜지스터 대신 플래쉬 메모리 셀을 사용함으로써 PID의 양을 정확히 측정할 수 있다. 또한 커플링 커패시터를 이용하여 전압을 배분함으로써 PID의 양에 따라 최적화된 PID 모니터링을 할 수 있는 효과를 가진다. As described above, the plasma damage measuring method according to the present invention can accurately measure the amount of PID by using a flash memory cell instead of a transistor. In addition, by distributing the voltage using the coupling capacitor, the PID monitoring can be optimized according to the amount of PID.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (3)

고주파수에 의해 플라즈마화되는 반응가스를 이용하는 플라즈마 장치에 있어서, In a plasma apparatus using a reaction gas that is converted into plasma by a high frequency, 플래시 메모리 셀이 형성된 테스트 기판을 공정챔버에 로딩시키는 단계;Loading a test substrate on which a flash memory cell is formed into a process chamber; 상기 테스트 기판 상에 플라즈마 증착 또는 식각공정을 진행시키는 단계;Performing a plasma deposition or etching process on the test substrate; 상기 플라즈마 공정 중에 발생하는 전하를 상기 플래시 메모리 셀의 플로팅 게이트에 저장시키는 단계;Storing charges generated during the plasma process in a floating gate of the flash memory cell; 상기 테스트 기판을 배출시키는 단계;Ejecting the test substrate; 상기 플로팅 게이트에 저장된 전하를 측정하는 단계를 포함하는 것을 특징으로 하는 플라즈마 데미지 측정방법. Measuring the charge stored in the floating gate. 제 1항에 있어서, The method of claim 1, 상기 플라즈마 공정 중에 발생하는 전하를 커플링 커패시터를 통해 상기 플로팅 게이트에 저장시키는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 데미지 측정방법.And storing the charge generated during the plasma process in the floating gate through a coupling capacitor. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 플로팅게이트에 저장된 전하를 측정하여 기준값과 비교하고, 상기 기준값에 근접하도록 상기 플라즈마장치에 공급되는 전원을 조절하여 최적화하는 단계 를 더 포함하는 것을 특징으로 하는 플라즈마 데미지 측정방법.And measuring and comparing the charge stored in the floating gate with a reference value and adjusting and optimizing the power supplied to the plasma apparatus so as to approach the reference value.
KR1020070047510A 2007-05-16 2007-05-16 Method of measuring plasma damage KR100847840B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070047510A KR100847840B1 (en) 2007-05-16 2007-05-16 Method of measuring plasma damage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070047510A KR100847840B1 (en) 2007-05-16 2007-05-16 Method of measuring plasma damage

Publications (1)

Publication Number Publication Date
KR100847840B1 true KR100847840B1 (en) 2008-07-23

Family

ID=39825036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070047510A KR100847840B1 (en) 2007-05-16 2007-05-16 Method of measuring plasma damage

Country Status (1)

Country Link
KR (1) KR100847840B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304472A (en) * 2015-10-22 2016-02-03 武汉新芯集成电路制造有限公司 Method of controlling process plasma damages

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284726A (en) 1997-04-03 1998-10-23 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and plasma damage evaluation method
KR20000056067A (en) * 1999-02-12 2000-09-15 윤종용 Method for forming semiconductor device antenna pattern for monitoring plasma damage
KR20020002697A (en) * 2000-06-30 2002-01-10 박종섭 Method for measuring influence of damage of plasma in semiconductor device
KR20050071100A (en) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 Test pattern for plasma induced damage and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284726A (en) 1997-04-03 1998-10-23 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and plasma damage evaluation method
KR20000056067A (en) * 1999-02-12 2000-09-15 윤종용 Method for forming semiconductor device antenna pattern for monitoring plasma damage
KR20020002697A (en) * 2000-06-30 2002-01-10 박종섭 Method for measuring influence of damage of plasma in semiconductor device
KR20050071100A (en) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 Test pattern for plasma induced damage and fabrication method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304472A (en) * 2015-10-22 2016-02-03 武汉新芯集成电路制造有限公司 Method of controlling process plasma damages

Similar Documents

Publication Publication Date Title
US20180012736A1 (en) Plasma processing apparatus
US6258497B1 (en) Precise endpoint detection for etching processes
US7384876B2 (en) Method and apparatus for determining consumable lifetime
CN102737945B (en) Plasma processing apparatus, and plasma processing method
KR101121434B1 (en) Semiconductor device manufacturing method
US9110116B2 (en) Electric charge flow circuit for a time measurement
US20080216957A1 (en) Plasma processing apparatus, cleaning method thereof, control program and computer storage medium
Jang et al. In-situ monitoring of multiple oxide/nitride dielectric stack PECVD deposition process
KR20190055607A (en) Plasma processing apparatus
KR100847840B1 (en) Method of measuring plasma damage
US6251697B1 (en) Non-contact method for monitoring and controlling plasma charging damage in a semiconductor device
US20230326883A1 (en) Integrated ultralong time constant time measurement device and fabrication process
JP7433164B2 (en) Substrate processing system
US8124484B2 (en) Forming a MOS memory device having a dielectric film laminate as a charge accumulation region
US9082609B2 (en) Electric charge flow element
US20180366304A1 (en) Plasma processing apparatus and method for fabricating semiconductor device using the same
US20100007363A1 (en) System and method for determining in-line interfacial oxide contact resistance
JP3642146B2 (en) Semiconductor device evaluation method
Kumar et al. Electrical characterization of MFeOS gate stacks for ferroelectric FETs
JPH10275868A (en) Nonvoltile memory element, manufacture thereof and memory
JPH0982683A (en) Dry etching system
KR100837625B1 (en) A method and apparatus for treating substrates
US20030197175A1 (en) Test structure for evaluating antenna effects
Friedmann et al. Thin‐oxide charging damage to microelectronic test structures in an electron‐cyclotron‐resonance plasma
Irrera et al. Enhanced injection in n/sup++/-poly/SiO/sub x//SiO/sub 2//p-sub MOS capacitors for low-voltage nonvolatile memory applications: experiment

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee