KR100847184B1 - 고출력 증폭기 - Google Patents

고출력 증폭기 Download PDF

Info

Publication number
KR100847184B1
KR100847184B1 KR1020067020067A KR20067020067A KR100847184B1 KR 100847184 B1 KR100847184 B1 KR 100847184B1 KR 1020067020067 A KR1020067020067 A KR 1020067020067A KR 20067020067 A KR20067020067 A KR 20067020067A KR 100847184 B1 KR100847184 B1 KR 100847184B1
Authority
KR
South Korea
Prior art keywords
amplifying element
output
circuit
matching
switch
Prior art date
Application number
KR1020067020067A
Other languages
English (en)
Other versions
KR20070017345A (ko
Inventor
가즈토미 모리
신타로 신죠
마사하루 하토리
가즈노리 다카하시
히로아키 세키
아키라 오타
노리하루 스에마츠
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Priority to KR1020067020067A priority Critical patent/KR100847184B1/ko
Publication of KR20070017345A publication Critical patent/KR20070017345A/ko
Application granted granted Critical
Publication of KR100847184B1 publication Critical patent/KR100847184B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/15—Indexing scheme relating to amplifiers the supply or bias voltage or current at the drain side of a FET being continuously controlled by a controlling signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/249—A switch coupled in the input circuit of an amplifier being controlled by a circuit, e.g. feedback circuitry being controlling the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network

Abstract

증폭 소자(3)의 출력 전력에 따라서, 최종단의 증폭 소자(3)와 출력 단자(8) 사이에 접속되어 있는 출력 정합 회로(5)의 정합 조건을 변경한다. 이에 따라, 최대 출력시의 효율을 감소시키지 않고, 저출력시의 효율을 대폭 높일 수 있다. 또, DC-DC 컨버터를 탑재할 필요가 없기 때문에, 대형화나 고비용의 발생을 방지할 수 있다.

Description

고출력 증폭기{HIGH OUTPUT AMPLIFIER}
본 발명은 입력 신호를 증폭하여 출력하는 고출력 증폭기에 관한 것이다.
일반적으로 고출력 증폭기는 입력 전력이 커짐에 따라서 출력 전력이 증가하여 어떤 출력 전력에서 포화하는 특성을 갖고 있다.
고출력 증폭기의 효율은 포화 부근에서 높고, 저출력시에는 효율이 낮아진다고 하는 특성을 갖고 있다.
따라서 고출력 증폭기는 저출력시의 효율이 낮아진다고 하는 과제를 갖고 있다.
W-CDMA나 N-CDMA 등의 통신 방식을 채용하고 있는 휴대 전화에 있어서는, 휴대 전화의 기지국으로부터의 거리나 전파 환경에 따라 출력 전력이 제어되지만, 최대 출력 전력을 송신하고 있는 시간은 짧고, 오히려 최대 출력에서 10∼15dB 정도 낮은 출력 전력을 송신하고 있을 확률 쪽이 높다.
때문에, 휴대 전화에 이용되는 고출력 증폭기는 통화 시간을 늘리기 위해 최대 출력시의 효율뿐만 아니라, 10∼15dB 정도 낮은 출력 전력시의 효율을 높이는 (소비 전력을 적게 하는) 것이 요구되고 있다.
종래의 고출력 증폭기는 아이들(idle) 전류를 작게 하는 설계를 행함으로써 저출력시의 효율을 높이는 고안이 이루어지고 있다.
그러나, 이것만으로서는 불충분하기 때문에, 증폭 소자의 드레인 전압이나 콜렉터 전압을 출력 전력에 따라 제어함으로써, 저출력시의 효율을 높이는 고출력 증폭기가 제안되고 있다(예컨대, 비특허문헌 1을 참조).
구체적으로는 다음과 같다.
입력 단자로부터 입력된 신호는 DC-차단 캐패시터, 캐패시터 및 인덕터로 구성된 입력 정합 회로를 거쳐 증폭 소자에 입력되어 증폭되고, 증폭 소자로부터 출력된 신호는 DC-차단 캐패시터, 캐패시터 및 인덕터로 구성된 출력 정합 회로를 거쳐 출력 단자에서 출력된다.
저출력 전력시에 있어서는, 가변 저항값을 변화시켜 DC-DC 컨버터로부터 출력되는 전압을 낮게 함으로써, 저출력시의 고출력 증폭기의 효율을 높이고 있다.
(비특허문헌 1)
T. B. Nishimura, N. Iwata, G.Hau 저(著) "IEEE MTF-S Symp. Digest, 1999, pp. 1091∼1094"
종래의 고출력 증폭기는 이상과 같이 구성되어 있기 때문에, 가변 저항값을 변화시켜서 DC-DC 컨버터로부터 출력되는 전압을 낮게 함으로써, 저출력시에 있어서의 효율을 어느 정도 개선할 수 있다. 그러나, DC-DC 컨버터는 큰 부품이기 때문에, 소형화가 어렵고, 고비용을 초래하는 과제가 있었다. 또한, DC-DC 컨버터 자체의 효율이 전체의 효율을 저하시키는 요인이 되어, 저출력시의 효율의 개선 효과가 적은 것 등의 과제가 있었다.
본 발명은 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 고비용이나 대형화를 초래하지 않고, 저출력시의 효율을 높일 수 있는 고출력 증폭기를 얻는 것을 목적으로 한다.
본 발명에 따른 고출력 증폭기는 증폭 소자의 출력 전력에 따라서, 최종단의 증폭 소자와 출력 단자간에 접속되어 있는 정합 회로의 정합 조건을 변경하도록 한 것이다.
이것에 의해서, 고비용이나 대형화를 초래하지 않고, 저출력시의 효율을 높일 수 있는 것 등의 효과가 있다.
도 1은 본 발명의 실시예 1에 의한 고출력 증폭기를 나타내는 구성도,
도 2는 본 발명의 실시예 1에 의한 고출력 증폭기의 출력 정합 회로의 내부 구성을 나타내는 구성도,
도 3은 최종단의 증폭 소자의 최적 출력 부하 임피던스의 출력 전력에 의한 변화를 나타내는 설명도,
도 4는 최적 임피던스의 경우의 효율과 ACPR을 나타내는 설명도,
도 5는 본 발명의 실시예 2에 의한 고출력 증폭기의 출력 정합 회로의 내부 구성을 나타내는 구성도,
도 6은 본 발명의 실시예 3에 의한 고출력 증폭기의 출력 정합 회로의 내부 구성을 나타내는 구성도,
도 7은 본 발명의 실시예 4에 의한 고출력 증폭기의 스위치의 내부 구성을 나타내는 구성도,
도 8은 본 발명의 실시예 5에 의한 고출력 증폭기의 스위치의 내부 구성을 나타내는 구성도,
도 9는 회로 전압의 계산 결과를 나타내는 설명도,
도 10은 본 발명의 실시예 6에 의한 고출력 증폭기의 스위치의 내부 구성을 나타내는 구성도,
도 11은 본 발명의 실시예 7에 의한 고출력 증폭기를 나타내는 구성도,
도 12는 본 발명의 실시예 8에 의한 고출력 증폭기를 나타내는 구성도,
도 13은 본 발명의 실시예 9에 의한 고출력 증폭기를 나타내는 구성도,
도 14는 입력 정합 회로의 내부 구성을 나타내는 구성도,
도 15는 입력 정합 회로의 내부 구성을 나타내는 구성도,
도 16은 입력 정합 회로의 내부 구성을 나타내는 구성도,
도 17은 베이스 전압을 낮게 하여, 아이들 콜렉터 전류를 낮게 한 경우의 고출력 증폭기의 통과 위상 특성의 변화를 나타내는 설명도,
도 18은 베이스 전압을 낮게 하여, 아이들 콜렉터 전류를 낮게 한 경우의 고 출력 증폭기의 통과 위상 특성의 변화를 나타내는 설명도,
도 19는 베이스 전압을 낮게 하여, 아이들 콜렉터 전류를 낮게 한 경우의 고출력 증폭기의 통과 위상 특성의 변화를 나타내는 설명도,
도 20은 Con과 Coff의 비율이 변화했을 때에, 스위치가 온/오프한 경우의 2단 HBT 고출력 증폭기의 통과 위상의 변화를 나타내는 설명도,
도 21은 Con과 Coff의 비율이 변화했을 때에, 스위치가 온/오프한 경우의 2단 HBT 고출력 증폭기의 통과 위상의 변화를 나타내는 설명도이다.
이하, 본 발명을 보다 상세히 설명하기 위해, 본 발명을 실시하기 위한 최선의 형태에 대하여, 첨부한 도면에 따라 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 의한 고출력 증폭기를 나타내는 구성도이다.
도면에 있어서, 입력 단자(1)는 입력 신호를 입력하는 고출력 증폭기의 단자이며, 입력 정합 회로(2)는 입력 단자(1)와 증폭 소자(3) 사이에 접속되어, 입력 단자(1)와 증폭 소자(3) 사이의 정합을 도모하는 것이다.
증폭 소자(3)는, 예컨대, FET, HEMT, HBT, BJT 등으로 구성되고, 입력 신호를 증폭하여 출력한다.
단간 정합 회로(4)는 2개의 증폭 소자(3) 사이에 접속되고, 2개의 증폭 소 자(3) 사이의 정합을 도모하는 것이다.
출력 정합 회로(5)는 최종단의 증폭 소자(3)와 출력 단자간(8)에 접속되고, 최종단의 증폭 소자(3)와 출력 단자간(8)의 정합을 도모하는 것이다.
콜렉터 바이어스 피드 회로(6)는 출력 정합 회로(5)에 내장되고, 최종단의 증폭 소자(3)의 콜렉터(또는, 드레인)에 바이어스를 공급한다.
전환 기능 구비 정합 회로(7)는 출력 정합 회로(5)에 내장되고, 제어 회로(11)의 지시하에, 출력 정합 회로(5)의 정합 조건을 변경한다. 또, 전환 기능 구비 정합 회로(7)는 정합 조건 변경 수단을 구성하고 있다.
베이스 바이어스 회로(9)는 다단 구성의 증폭 소자(3)의 베이스(또는, 게이트)에 베이스 바이어스(또는, 게이트 바이어스) 전압을 공급한다.
콜렉터 바이어스 회로(10)는 최종단의 증폭 소자(3)를 제외한 증폭 소자(3)의 콜렉터(또는, 드레인)에 콜렉터 바이어스(또는, 드레인 바이어스) 전압을 공급함과 동시에, 콜렉터 바이어스 피드 회로(6)를 거쳐서, 최종단의 증폭 소자(3)의 콜렉터(또는, 드레인)에 콜렉터 바이어스(또는, 드레인 바이어스) 전압을 공급한다.
제어 회로(11)는 증폭 소자(3)의 출력 전력이 저하하면, 최종단의 증폭 소자(3)의 출력 부하 임피던스의 허수부가 증가하도록, 전환 기능 구비 정합 회로(7)를 제어한다.
도 2는 출력 정합 회로(5)의 내부 구성을 나타내는 구성도이며, 도면에 있어서, 입력 단자(21)는 최종단의 증폭 소자(3)의 출력 단자와 접속되고, 콜렉터 바이 어스 단자(22)는 콜렉터 바이어스 회로(10)와 접속되며, 제어 단자(23)는 제어 회로(11)와 접속되어 있다.
바이어스 피드 회로(6)의 바이패스 콘덴서(24)는 한쪽 단이 콜렉터 바이어스 단자(22)와 접속되고, 다른 쪽 단이 그라운드와 접속되어 있다.
바이어스 피드 회로(6)의 1/4 파장 선로(25)는 한쪽 단이 콜렉터 바이어스 단자(22)와 접속되고, 다른 쪽 단이 입력 단자(21)와 접속되어 있다.
DC-차단 캐패시터(26)와 스위치(27)의 직렬 회로로 제 1 임피던스 회로가 구성되고, 제어 회로(11)의 지시하에, 스위치(27)가 온/오프한다.
캐패시터(28)와 인덕터(29)의 직렬 회로로 제 2 임피던스 회로가 구성되고, 제 1 임피던스 회로와 병렬로 접속되어 있다.
인덕터(30) 및 캐패시터(31)는 출력 단자(8)와 직렬로 접속되어 있다. 캐패시터(32,33)는 한쪽 단이 인덕터(30)와 접속되고, 다른 쪽 단이 그라운드와 접속되어 있다.
다음, 동작에 대하여 설명한다.
입력 단자(1)로부터 입력된 신호는 입력 정합 회로(2)를 거쳐 첫 단의 증폭 소자(3)에 입력된다.
첫 단의 증폭 소자(3)는 입력 정합 회로(2)로부터 입력 신호를 받으면, 그 입력 신호를 증폭하고, 증폭 후의 신호를 단간 정합 회로(4)를 거쳐 다음 단의 증폭 소자(3)로 출력한다.
다음 단의 증폭 소자(3)로부터 최종단의 증폭 소자(3)는 앞 단의 증폭 소 자(3)로부터 단간 정합 회로(4)를 거쳐 신호를 받으면, 첫 단의 증폭 소자(3)와 마찬가지로 하여 신호를 증폭하여 출력한다.
최종단의 증폭 소자(3)로부터 출력된 신호는 출력 정합 회로(5)를 거쳐 출력 단자(8)로부터 출력된다.
여기서, 도 3은 최종단의 증폭 소자(3)의 최적의 출력 부하 임피던스의 출력 전력에 의한 변화를 나타내는 계산 결과이다. 단, 최적 출력 부하 임피던스는 규격에 따라 결정된 왜곡의 사양을 만족하는 범위에서, 효율이 가장 높아지는 출력 부하 임피던스이다.
계산에 이용되고 있는 증폭 소자(3)는 InGaP HBT(32핑거, 1핑거는 4×20㎛2)이며, 바이어스 조건은 Vc=3.5V, 아이들 콜렉터 전류는 Icq=18㎃, 주파수는 1.95㎓이며, W-CDMA 휴대 전화 단말에 대한 변조파를 이용하고 있다.
도 3의 예에서는, 최적 출력 부하 임피던스는 W-CDMA 변조파에 대한 각각의 출력에 있어서, ACPR＜－38dBc에서 최대 효율을 얻을 수 있는 임피던스이다. ACPR은 왜곡 특성이다.
또한, 최적 출력 부하 임피던스는 최대 출력 25dBm에 대하여, 출력 전력이 작아짐에 따라서 임피던스의 허수부가 커지는 방향으로 이동하고 있다.
도 4는 각각의 출력 전력에 있어서, 도 3의 최적 출력 부하 임피던스의 경우의 효율과 ACPR의 값을 나타내는 계산 결과이다.
도 4의 Icq Const는 베이스 전압이 일정(Icq가 일정)한 조건에서의 계산 결 과이며, Icq Control은 ACPR＜－38dBc를 만족하는 범위에서 아이들 콜렉터 전류 Icq를 적게 제어한 경우의 결과이다.
예컨대, 출력 전력이 25dBm인 때의 최적 출력 부하 임피던스가 유지되고 있는 상태에서, 출력 전력이 14㏈만큼 저하하고, 출력 전력이 1ldBm이 되었을 때의 효율은 9%가 된다.
따라서, 도 4에서, 출력 전력이 저하했을 때, 출력 부하 임피던스의 허수부를 증가하는 방향으로 변화시킴으로써(도 3을 참조), 출력 전력 11dBm의 최적 임피던스를 실현하면, 효율을 9%에서 18%로 개선할 수 있음을 알 수 있다.
그래서, 본 실시예 1에서는, 제어 회로(11)가 증폭 소자(3)의 출력 전력을 감시하고, 그 출력 전력이 저하하면, 최종단의 증폭 소자(3)의 출력 부하 임피던스의 허수부가 증가하도록, 전환 기능 구비 정합 회로(7)를 제어하도록 하고 있다. 여기에서는, 최종단의 증폭 소자(3)의 출력 전력을 감시하는 것을 상정하고 있지만, 다른 증폭 소자(3)의 출력 전력을 감시하도록 해도 좋다.
구체적으로는 다음과 같다.
먼저, 출력 정합 회로(5)의 입력 단자(21)에는, 바이패스 콘덴서(24)와 1/4 파장 선로(25)로 구성되어 있는 콜렉터 바이어스 피드 회로(6)가 접속되어 있지만, 콜렉터 바이어스 피드 회로(6)는 사용 주파수에 있어서, 바이패스 콘덴서(24)에서 쇼트된 임피던스를 1/4 파장 선로(25)에서 오픈된 임피던스로 하고 있기 때문에, 최종단의 증폭 소자(3)의 출력 부하 임피던스에는 영향을 끼치지 않는다.
때문에, 최종단의 증폭 소자(3)의 출력 부하 임피던스는 전환 기능 구비 정 합 회로(7)에 의해서 결정된다.
전환 기능 구비 정합 회로(7)는 DC-차단 캐패시터(26)와 스위치(27)의 직렬 회로와, 캐패시터(28)와 인덕터(29)의 직렬 회로가 병렬로 접속되어 있는 회로를 갖고 있다.
제어 회로(11)는 증폭 소자(3)의 출력 전력을 감시하고, 그 출력 전력이 소정 전력보다 클 때 전환 기능 구비 정합 회로(7)의 스위치(27)를 온함으로써, 최종단의 증폭 소자(3)의 출력 신호가 DC-차단 캐패시터(26)를 통과하도록 한다. 이 경우, 캐패시터(28)와 인덕터(29)에는 출력 신호가 거의 흐르지 않는다.
한편, 증폭 소자(3)의 출력 전력이 소정 전력보다 작을 때 전환 기능 구비 정합 회로(7)의 스위치(27)를 오프함으로써, 최종단의 증폭 소자(3)의 출력 신호가 캐패시터(28)와 인덕터(29)를 통과하도록 한다.
이에 따라, 증폭 소자(3)의 출력 전력이 작아지면, 그 출력 전력이 큰 경우보다도, 증폭 소자(3)의 출력 부하 임피던스의 허수부가 증가하게 된다.
따라서, 스위치(27)가 온되는 상황하에서는, 최대 출력시의 최적 부하 임피던스가 실현되도록, 캐패시터(26, 31, 32, 33) 및 인덕터(30)를 설계하면, 스위치(27)가 오프되는 상황하에서는, 인덕터(29)와 DC-차단 캐패시터(26)의 리액턴스 성분의 차분만큼 허수 성분을 증가시킬 수 있다. 또, 인덕터(29)의 값은 스위치(27)가 오프되는 상황하에서 저출력시의 최적 부하 임피던스를 실현하는 값으로 설정된다.
이상에서 명백한 바와 같이, 본 실시예 1에 의하면, 증폭 소자(3)의 출력 전 력에 따라서, 최종단의 증폭 소자(3)와 출력 단자(8) 사이에 접속되어 있는 출력 정합 회로(5)의 정합 조건을 변경하도록 구성했기 때문에, 최대 출력시의 효율을 저감하지 않고, 저출력시의 효율을 대폭 높일 수 있는 효과가 있다. 또한, DC-DC 컨버터를 탑재할 필요가 없기 때문에, 대형화나 고비용의 발생을 방지할 수 있는 효과도 있다.
또한, 본 실시예 1에 의하면, 증폭 소자(3)의 출력 전력이 소정 전력보다 클 때 전환 기능 구비 정합 회로(7)의 스위치(27)를 온하고, 증폭 소자(3)의 출력 전력이 소정 전력보다 작을 때 전환 기능 구비 정합 회로(7)의 스위치(27)를 오프하도록 구성했기 때문에, 최대 출력시의 최적 부하 임피던스와 저출력시의 최적 부하 임피던스를 간단히 실현할 수 있는 효과가 있다.
또한, 전환 기능 구비 정합 회로(7)의 스위치(27)가 다이오드나 트랜지스터로 구성되어 있는 경우, 일반적으로 왜곡 특성은 스위치(27)를 오프로 한 경우 쪽이 나쁘다. 본 실시예 1에서는, 왜곡 특성이 심한 오프시에 저출력이 되기 때문에, 스위치(27)에서 발생하는 왜곡 특성을 억제하는 것이 가능하다.
(실시예 2)
도 5는 본 발명의 실시예 2에 의한 고출력 증폭기의 출력 정합 회로(5)의 내부 구성을 나타내는 구성도이다.
도 2의 출력 정합 회로(5)와 비교하여, 전환 기능 구비 정합 회로(7)의 캐패시터(32)가 최종단의 증폭 소자(3)측으로 이동, 즉, 콜렉터 바이어스 피드 회로(6) 와 병렬로 접속되어 있는 점에서만 상이하다. 또, 콜렉터 바이어스 피드 회로(6)와 캐패시터(32)의 사이에, 선로가 존재하고 있어도 좋다.
다음에, 동작에 대하여 설명한다.
출력 정합 회로(5)의 입력 단자(21)에는, 바이패스 콘덴서(24)와 1/4 파장 선로(25)로 구성되어 있는 콜렉터 바이어스 피드 회로(6)가 접속되어 있지만, 콜렉터 바이어스 피드 회로(6)는 사용 주파수에 있어서, 바이패스 콘덴서(24)에서 쇼트된 임피던스를 1/4 파장 선로(25)에서 오픈된 임피던스로 하고 있기 때문에, 최종단의 증폭 소자(3)의 출력 부하 임피던스에는 영향을 끼치지 않는다.
그러나, 현실에서는, 공간상의 제한 등에 의해, 1/4 파장 선로(25)가 1/4 파장의 길이까지 실현될 수 없고, 1/4 파장보다도 짧아지는 경우가 있다. 이 경우, 콜렉터 바이어스 피드 회로(6)가 최종단의 증폭 소자(3)의 출력 부하 임피던스에 영향을 끼치게 된다.
본 실시예 2에서는, 1/4 파장 선로(25)가 1/4 파장보다도 짧은 경우라도, 전환 기능 구비 정합 회로(7)의 캐패시터(32)가 최종단의 증폭 소자(3)측으로 이동하여, 콜렉터 바이어스 피드 회로(6)와 병렬로 접속되어 있기 때문에, 1/4 파장보다도 짧은 것에 의해 발생하는 병렬의 인덕턴스 성분을 상쇄할 수 있다.
따라서, 콜렉터 바이어스 피드 회로(6)는 전환 기능 구비 정합 회로(7)의 캐패시터(32)가 접속되어 있음으로써, 최종단의 증폭 소자(3)의 출력 부하 임피던스에 영향을 끼치지 않게 된다.
이 경우, 최종단의 증폭 소자(3)의 출력 부하 임피던스는 최종단의 증폭 소 자(3)측으로 이동한 캐패시터(32)를 제외한 전환 기능 구비 정합 회로(7)에 의해서 결정된다.
따라서, 스위치(27)가 온되는 상황하에서는, 최대 출력시의 최적 부하 임피던스가 실현되도록, 캐패시터(26, 31, 33) 및 인덕터(30)를 설계하면, 스위치(27)가 오프되는 상황하에서는, 인덕터(29)와 DC-차단 캐패시터(26)의 리액턴스 성분의 차분만큼 허수 성분을 증가시킬 수 있다. 또한, 인덕터(29)의 값은 스위치(27)가 오프되는 상황하에서 저출력시의 최적 부하 임피던스를 실현하는 값으로 설정된다.
이상에서 명백한 바와 같이, 본 실시예 2에 의하면, 최종단의 증폭 소자(3)의 콜렉터에 바이어스를 공급하는 바이어스 피드 회로(6)가 출력 정합 회로(5)의 입력 단자(21)에 접속되어 있을 경우, 콜렉터 바이어스 피드 회로(6)와 병렬로 캐패시터(32)가 접속되도록 구성했기 때문에, 바이어스 피드 회로(6)의 1/4 파장 선로(25)를 1/4 파장의 길이까지 실현할 수가 없는 경우라도, 1/4 파장보다도 짧은 것에 의해 발생하는 병렬의 인덕턴스 성분을 상쇄할 수 있는 효과가 있다.
(실시예 3)
도 6은 본 발명의 실시예 3에 의한 고출력 증폭기의 출력 정합 회로(5)의 내부 구성을 나타내는 구성도이다.
도면에 있어서, 도 5와 동일 부호는 동일 또는 상당 부분을 나타내기 때문에 설명을 생략한다.
DC-차단 캐패시터(41)와 스위치(42)의 직렬 회로로 제 1 임피던스 회로가 구 성되고, 제어 회로(11)의 지시하에, 스위치(42)가 온/오프한다.
캐패시터(43)로 제 2 임피던스 회로가 구성되고, 제 1 임피던스 회로와 병렬로 접속되어 있다.
다음에, 동작에 대하여 설명한다.
1/4 파장 선로(25)가 1/4 파장의 길이까지 실현될 수 없는 경우도 있으므로, 상기 실시예 2와 같이, 전환 기능 구비 정합 회로(7)의 캐패시터(32)를 최종단의 증폭 소자(3)측으로 이동하여, 콜렉터 바이어스 피드 회로(6)와 병렬로 접속하도록 하고 있다.
따라서, 콜렉터 바이어스 피드 회로(6)는 전환 기능 구비 정합 회로(7)의 캐패시터(32)가 접속되어 있음으로써, 최종단의 증폭 소자(3)의 출력 부하 임피던스에 영향을 끼치지 않게 된다.
이 경우, 최종단의 증폭 소자(3)의 출력 부하 임피던스는 최종단의 증폭 소자(3)측으로 이동한 캐패시터(32)를 제외한 전환 기능 구비 정합 회로(7)에 의해서 결정된다.
제어 회로(11)는 증폭 소자(3)의 출력 전력을 감시하고, 그 출력 전력이 소정 전력보다 클 때 전환 기능 구비 정합 회로(7)의 스위치(42)를 오프함으로써, 최종단의 증폭 소자(3)의 출력 신호가 캐패시터(43)를 통과하도록 한다.
한편, 증폭 소자(3)의 출력 전력이 소정 전력보다 작을 때 전환 기능 구비 정합 회로(7)의 스위치(42)를 온함으로써, 최종단의 증폭 소자(3)의 출력 신호가 캐패시터(41)와 캐패시터(43)의 양쪽을 통과하여, 직렬의 캐패시터의 값이 증가하 도록 한다.
이에 따라, 증폭 소자(3)의 출력 전력이 작아지면, 그 출력 전력이 큰 경우보다도, 증폭 소자(3)의 출력 부하 임피던스의 허수부가 증가하게 된다.
따라서, 스위치(42)가 오프되는 상황하에서는, 최대 출력시의 최적 부하 임피던스가 실현되도록, 캐패시터(31, 33, 43) 및 인덕터(30)를 설계하면, 스위치(42)가 온되는 상황하에서는, 출력 부하 임피던스의 허수 성분을 증가시킬 수 있다. 또한, 캐패시터(43)의 값은 최대 출력시의 최적 임피던스와, 저출력시의 최적 임피던스의 차분의 허수 성분을 실현하는 값으로 설정된다.
이상에서 명백한 바와 같이, 본 실시예 3에 의하면, 증폭 소자(3)의 출력 전력이 소정 전력보다 클 때 전환 기능 구비 정합 회로(7)의 스위치(42)를 오프하고, 증폭 소자(3)의 출력 전력이 소정 전력보다 작을 때 전환 기능 구비 정합 회로(7)의 스위치(42)를 온하도록 구성했기 때문에, 최대 출력시의 최적 부하 임피던스와 저출력시의 최적 부하 임피던스를 간단히 실현할 수 있는 효과가 있다.
또, 인덕터(29)가 불필요하게 되기 때문에, 고출력 증폭기의 소형화를 도모할 수 있는 효과가 있다.
또한, 증폭 소자(3)의 출력 전력이 소정 전력보다 클 때 전환 기능 구비 정합 회로(7)의 스위치(42)를 오프하기 때문에, 최대 출력시의 효율의 저하를 억제할 수 있는 효과가 있다.
(실시예 4)
도 7은 본 발명의 실시예 4에 의한 고출력 증폭기의 스위치(27, 42)의 내부 구성을 나타내는 구성도이다.
도면에 있어서, 다이오드(53)는, 예컨대, PIN 다이오드, 쇼트키(Schottky) 다이오드, PN 다이오드 등의 다이오드이고, 입력 단자(51)와 출력 단자(52)의 사이에 접속되어 있다.
바이어스 피드 저항(54)은 한쪽 단이 입력 단자(51)와 접속되고, 다른 쪽 단이 그라운드와 접속되어 있다.
바이어스 피드 저항(55)은 한쪽 단이 출력 단자(52)와 접속되고, 다른 쪽 단이 제어 단자(23)와 접속되어 있다.
다음에, 동작에 대하여 설명한다.
전환 기능 구비 정합 회로(7)의 스위치(27, 42)는 다이오드(53)의 바이어스를 온/오프 함으로써 실현되고 있다. 다이오드(53)의 바이어스 피드에는, 도 7에 나타내는 바와 같이, 바이어스 피드 저항(54, 55)을 이용해도 좋고, 바이어스 피드 인덕터(56)를 이용해도 좋다.
단, 바이어스 피드 저항(54, 55)을 이용하는 경우는, 증폭 소자(3)와 동일한 반도체 기판상에 실현하는 것이 가능하기 때문에, 고출력 증폭기 전체의 소형화가 가능하다.
또, 다이오드(53)로서, 쇼트키 다이오드나 PN 다이오드를 이용하는 경우는, FET의 소스·드레인 전극을 공통으로서 쇼트키 다이오드를 구성하거나, BJT나 HBT 의 에미터·콜렉터를 공통으로서 PN 다이오드를 구성하거나 하는 등의 고안을 행하면, 증폭 소자(3)와 동일한 기판상에 다이오드(53)도 용이하게 구성할 수 있고, 고출력 증폭기 전체의 소형화가 가능하다. 소형화는 동시에 저비용화로도 이어진다.
제어 회로(11)는 다이오드(53)를 온하는 경우, 제어 단자(23)에 정전압을 인가한다.
한편, 다이오드(53)를 오프하는 경우, 제어 단자(23)에 0V 또는 부전압을 인가한다.
다이오드(53)에 입력되는 신호가 클 경우, 특히 다이오드(53)를 오프할 때의 왜곡 특성이 저하하기 때문에, 그 경우에는 부전압을 인가할 필요가 있다.
또한, 다이오드(53)로서 PIN 다이오드를 이용하는 경우, 쇼트키 다이오드나 PN 다이오드를 이용하는 경우와 비교하여, 적은 다이오드 전류에서 다이오드(53)가 온하기 때문에, 다이오드(53)에서의 소비 전류를 작게 할 수 있다. 따라서, 고출력 증폭기 전체에서의 효율을 높일 수 있는 효과가 있다.
(실시예 5)
도 8은 본 발명의 실시예 5에 의한 고출력 증폭기의 스위치(27, 42)의 내부 구성을 나타내는 구성도이다.
도면에 있어서, 도 7과 동일 부호는 동일 또는 상당 부분을 나타내기 때문에 설명을 생략한다.
전원 전압 인가 단자(57)는 전원 전압(Vcc)이 인가된다. 트랜지스터(58)는, 예컨대, BJT, HBT, FET 등으로 이루어지는 트랜지스터 스위치이다.
저항(59)은 저항값이 Rc이며, 한쪽 단이 전원 전압 인가 단자(57)와 접속되고, 다른 쪽 단이 트랜지스터(58)의 콜렉터와 접속되어 있다.
저항(60)은 저항값이 Rb이며, 한쪽 단이 제어 단자(23)와 접속되고, 다른 쪽 단이 트랜지스터(58)의 베이스와 접속되어 있다.
다음에, 동작에 대하여 설명한다.
전환 기능 구비 정합 회로(7)의 스위치(27, 42)는 다이오드(53)의 바이어스를 온/오프함으로써 실현되고 있다.
제어 회로(11)는 상기 실시예 4와 마찬가지로, 다이오드(53)를 온하는 경우, 제어 단자(23)에 정전압을 인가하지만, 다이오드(53)를 오프할 때의 왜곡 특성의 저하를 방지하기 위해서는, 부전압을 인가할 필요가 있다.
그러나, 모두 정전압에서 실현하고자 하는 요구도 존재하기 때문에, 본 실시예 5에서는 제어 회로(11)가 0V를 제어 단자(23)에 인가해도, 오프시의 왜곡 특성이 저하하지 않도록 고안하고 있다.
구체적으로는 다음과 같다.
먼저, 전원 전압 인가 단자(57)에는 항상 정의 전원 전압(Vcc)이 인가되어 있다.
제어 회로(11)가 0V의 제어 전압(Vcont)을 제어 단자(23)에 인가하면, 트랜지스터(58)가 오프로 되기 때문에, 트랜지스터(58)에는 전류가 흐르지 않고, 트랜지스터(58)의 출력측의 전압(Vd－)이 전원 전압(Vcc)과 일치한다.
또, 트랜지스터(58)의 입력측의 전압(Vd＋)은 제어 전압(Vcont) 그 자체이기 때문에 OV가 된다.
따라서, 다이오드(53)에는 부의 방향의 전압(－Vcc)이 인가된다.
한편, 제어 회로(11)가 정의 제어 전압(Vcont)(예컨대, ＋2.5V)을 제어 단자(23)에 인가하면, 트랜지스터(58)가 온이 되기 때문에, 트랜지스터(58)에는 전류(Ic)가 흐른다.
따라서, 트랜지스터(58)의 출력측의 전압(Vd－)은 전원 전압(Vcc)에서 저항(59)에 의한 전압 강하분을 뺀 Vcc－Rc×Ic가 된다. 저항(59)의 저항값(Rc)이 클 경우, 트랜지스터(58)의 출력측의 Vd－는 트랜지스터(58)의 무릎 전압인 0.5V 정도가 된다.
또, 트랜지스터(58)의 입력측의 전압(Vd＋)은 제어 전압(Vcont) 그 자체이기 때문에, 예컨대, ＋2.5V가 된다.
따라서, 다이오드(53)에는, 정의 방향의 전압 ＋2.0이 인가된다.
도 9는 회로 전압의 계산 결과를 나타내고 있고, 정의 전압만으로, 다이오드(53)에 정극성과 부극성의 전압을 인가하는 것이 가능하다.
이에 따라, 본 실시예 5에서는, 정전압만의 제어로, 다이오드(53)를 낮은 왜곡으로 동작시킬 수 있다.
또, 본 실시예 5에서는, 저항과 트랜지스터만으로 구성되어 있기 때문에, 증폭 소자(3)와 동일 기판상에 구축할 수 있어, 고출력 증폭기의 소형화를 도모할 수 있다.
(실시예 6)
도 10은 본 발명의 실시예 6에 의한 고출력 증폭기의 스위치의 내부 구성을 나타내는 구성도이다.
도면에 있어서, 도 7과 동일 부호는 동일 또는 상당 부분을 나타내기 때문에 설명을 생략한다.
트랜지스터(71)는, 예컨대, BJT, HBT, FET 등의 트랜지스터이고, 입력 단자(51)와 출력 단자(52)의 사이에 접속되어 있다.
저항(72)은 한쪽 단이 트랜지스터(71)의 베이스와 접속되고, 다른 쪽 단이 제어 단자(23)와 접속되어 있다.
다음에, 동작에 대하여 설명한다.
제어 회로(11)가 제어 단자(23)에 인가하는 전압을 제어함으로써, 트랜지스터(71)의 온/오프를 실현할 수 있다.
따라서, 트랜지스터(71)가 스위치로서 동작하는 것이 되지만, 제어 단자(23)로부터 입력되는 제어 신호와, 입력 단자(51)로부터 입력되는 신호가 통과하는 경로의 사이는 트랜지스터(71)에 의해서 충분히 격리될 수 있기 때문에, 제어 단자(23)측의 임피던스에 의한 통과 손실을 작게 할 수 있다.
따라서, 본 실시예 6은 상기 실시예 3과 비교하여, 고효율이 될 수 있다. 동시에 트랜지스터(71) 대신에 MEMS 스위치와 같은 기계식의 스위치를 이용한 경우에는, MEMS 스위치의 통과 손실이 작기 때문에, 고출력 증폭기의 효율을 더욱 높일 수 있다.
(실시예 7)
도 11은 본 발명의 실시예 7에 의한 고출력 증폭기를 나타내는 구성도이다.
도면에 있어서, 도 1과 동일 부호는 동일 또는 상당 부분을 나타내기 때문에 설명을 생략한다.
베이스 바이어스 회로(12)는 제어 회로(13)의 지시하에, 증폭 소자(3)의 베이스(또는, 게이트)에 공급하는 베이스 바이어스(또는, 게이트 바이어스) 전압을 제어한다. 또한, 베이스 바이어스 회로(12)는 전압 제어 수단을 구성하고 있다.
제어 회로(13)는 도 1의 제어 회로(11)와 마찬가지로, 증폭 소자(3)의 출력 전력이 저하하면, 최종단의 증폭 소자(3)의 출력 부하 임피던스의 허수부가 증가하도록 전환 기능 구비 정합 회로(7)를 제어하고, 또, 증폭 소자(3)의 출력 전력이 저하하면, 증폭 소자(3)의 아이들 전류가 적어지도록 베이스 바이어스 회로(12)를 제어한다.
다음에, 동작에 대하여 설명한다.
상기 실시예 1과 비교하여, 증폭 소자(3)의 출력 전력이 저하했을 때, 최종단의 증폭 소자(3)의 출력 부하 임피던스의 허수부가 증가하도록 전환 기능 구비 정합 회로(7)를 제어할 뿐만 아니라, 증폭 소자(3)의 아이들 전류가 적어지도록 베이스 바이어스 회로(12)를 제어하는 점에서 상이하다.
이하, 상이점을 구체적으로 설명한다.
도 4의 Icq Control의 계산 결과는 ACPR＜－38dBc를 만족하는 범위에서, 아이들 콜렉터 전류(Icq)를 적게 한 경우의 결과이다. 따라서, 출력 부하 임피던스 를 도 3에 나타내는 바와 같이 최대 출력시와 저출력시에서 전환할 때에, 증폭 소자(3)의 베이스 바이어스 전압을 제어하고, 저출력시에 콜렉터의 아이들 전류를 도 4와 같이 적게 함으로써, 저출력시의 효율을 더욱 높일 수 있다.
그래서, 본 실시예 7에서는, 제어 회로(13)가 증폭 소자(3)의 출력 전력을 감시하고, 그 출력 전력이 소정 전력보다 작아지면, 증폭 소자(3)의 아이들 전류의 감소를 지시하는 제어 신호를 베이스 바이어스 회로(12)로 출력한다.
베이스 바이어스 회로(12)는 제어 회로(13)로부터 아이들 전류의 감소를 지시하는 제어 신호를 받으면, 증폭 소자(3)의 베이스에 공급하는 베이스 바이어스 전압을 높여, 증폭 소자(3)의 아이들 전류를 적게 한다.
이상에서 명백한 바와 같이, 본 실시예 7에 의하면, 증폭 소자(3)의 출력 전력이 저하하면, 그 증폭 소자(3)의 아이들 전류가 적어지도록, 그 증폭 소자(3)의 베이스 바이어스 전압을 제어하도록 구성했기 때문에, 상기 실시예 1보다도 더욱 저출력시의 효율을 높일 수 있는 효과가 있다.
(실시예 8)
도 12는 본 발명의 실시예 8에 의한 고출력 증폭기를 나타내는 구성도이다.
도면에 있어서, 도 11과 동일 부호는 동일 또는 상당 부분을 나타내기 때문에 설명을 생략한다.
콜렉터 바이어스 회로(14)는 제어 회로(15)의 지시하에, 증폭 소자(3)의 콜렉터(또는, 드레인)에 공급하는 콜렉터 바이어스(또는, 드레인 바이어스) 전압을 제어한다. 또한 콜렉터 바이어스 회로(14)는 전압 제어 수단을 구성하고 있다.
제어 회로(15)는 도 11의 제어 회로(13)와 같이, 증폭 소자(3)의 출력 전력이 저하하면, 최종단의 증폭 소자(3)의 출력 부하 임피던스의 허수부가 증가하도록 전환 기능 구비 정합 회로(7)를 제어함과 동시에, 증폭 소자(3)의 아이들 전류가 적어지도록 베이스 바이어스 회로(12)를 제어한다. 또, 증폭 소자(3)의 출력 전력이 저하하면, 콜렉터 바이어스 회로(14)를 제어한다.
다음에, 동작에 대하여 설명한다.
상기 실시예 7과 비교하여, 증폭 소자(3)의 출력 전력이 저하했을 때, 증폭 소자(3)의 아이들 전류가 적어지도록 베이스 바이어스 회로(12)를 제어할 뿐만 아니라, 증폭 소자(3)의 콜렉터 바이어스 전압을 내리는 점에서 상이하다.
이하, 상이점을 구체적으로 설명한다.
증폭 소자(3)의 콜렉터 바이어스 전압을 왜곡 특성인 ACPR이 규격을 만족하는 범위에서 저하시킴으로써, 최대 출력시의 효율을 저하시키지 않고, 저출력시의 효율을 더욱 높일 수 있다.
그래서, 본 실시예 8에서는, 제어 회로(15)가 증폭 소자(3)의 출력 전력을 감시하고, 그 출력 전력이 소정 전력보다 작아지면, 증폭 소자(3)의 콜렉터 바이어스 전압의 감소를 지시하는 제어 신호를 콜렉터 바이어스 회로(14)로 출력한다.
콜렉터 바이어스 회로(14)는 제어 회로(15)로부터 증폭 소자(3)의 콜렉터 바이어스 전압의 감소를 지시하는 제어 신호를 받으면, 증폭 소자(3)의 콜렉터에 공급하는 콜렉터 바이어스 전압을 감소시킨다.
이상에서 명백한 바와 같이, 본 실시예 8에 의하면, 증폭 소자(3)의 출력 전력이 저하하면, 증폭 소자(3)의 콜렉터 바이어스 전압을 감소시키도록 구성했기 때문에, 상기 실시예 7보다도 저출력시의 효율을 더욱 높일 수 있는 효과가 있다.
본 실시예 8에서는, 콜렉터 바이어스 회로(14)가 증폭 소자(3)의 콜렉터 바이어스 전압을 제어하는 것에 대하여 나타냈지만, 콜렉터 바이어스 회로(14) 대신에, DC-DC 컨버터를 이용해도 좋고, S급의 변조기를 이용해도 좋다.
(실시예 9)
도 13은 본 발명의 실시예 9에 의한 고출력 증폭기를 나타내는 구성도이다.
도면에 있어서, 도 12와 동일 부호는 동일 또는 상당 부분을 나타내기 때문에 설명을 생략한다.
위상 조정 회로(16)는 제어 회로(17)의 지시하에, 출력 정합 회로(5)의 정합 조건이 변경될 때의 통과 위상의 변화가 적어지도록, 입력 신호의 통과 위상을 조정한다.
또한, 도 13의 예에서는, 위상 조정 회로(16)가 입력 정합 회로(2)에 탑재되어 있는 것에 대하여 나타내고 있지만, 위상 조정 회로(16)가 단간 정합 회로(4)에 탑재되어 있어도, 출력 정합 회로(5)의 정합 조건이 변경될 때의 통과 위상의 변화가 적어지도록, 입력 신호의 통과 위상을 조정할 수 있다.
제어 회로(17)는 도 12의 제어 회로(15)와 마찬가지로, 전환 기능 구비 정합 회로(7)나 베이스 바이어스 회로(12)나 콜렉터 바이어스 회로(14)를 제어함과 돈시 에, 위상 조정 회로(16)를 제어한다.
도 14는 입력 정합 회로(2)의 내부 구성을 나타내는 구성도이다. 도면에 있어서, 출력 단자(81)는 첫 단의 증폭 소자(3)와 접속되고, 제어 단자(82)는 제어 회로(17)와 접속된다.
캐패시터(83)는 한쪽 단이 입력 단자(1)와 접속되고, 다른 쪽 단이 위상 조정 회로(16)와 접속되어 있다.
인덕터(84)는 한쪽 단이 캐패시터(83)의 다른 쪽 단과 접속되고, 다른 쪽 단이 그라운드와 접속되어 있다.
스위치(85)는 제어 회로(17)에 의해 온/오프 제어가 실시된다. 캐패시터(86)는 스위치(85)와 직렬로 접속되고, Con의 용량값을 갖고 있다.
캐패시터(87)는 스위치(85)와 캐패시터(86)로 이루어지는 직렬 회로와 병렬로 접속되고, Coff의 용량값을 갖고 있다.
다음에, 동작에 대하여 설명한다.
상기 실시예 8과 비교하여, 입력 정합 회로(2)의 내부에 위상 조정 회로(16)가 탑재되어 있는 점에서 상이하다.
이하, 상이점을 구체적으로 설명한다.
도 17에서 도 19는 HBT를 이용한 2단 증폭기에 있어서, 출력 전력이 낮을 경우에 출력 정합 회로(5)를 전환할 때, 베이스 전압을 낮게 하여, 아이들 콜렉터 전류를 낮게 한 경우의 고출력 증폭기의 통과 위상 특성의 변화를 나타내는 계산 결과이다.
여기에서는, 출력 정합 회로(5) 내의 임피던스를 전환하는 회로로서, 도 5의 스위치(27)로 임피던스를 전환하는 경우에 대하여 계산을 실시하고 있다.
특히, 도 17은 최대 출력시의 조건, 즉, 스위치(27)가 온이며, 바이어스 조건을 변화하기 전의 통과 위상 특성의 계산 결과를 나타내고 있다.
또, 도 18은 저출력시에 스위치(27)를 오프로 한 경우의 계산 결과를 나타내고 있다.
또, 도 19는 바이어스 조건을 더욱 변화시켜, 아이들 콜렉터 전류를 낮게 한 경우의 계산 결과이다.
도 17∼도 19에서 명백한 바와 같이, 출력 정합 회로(5)를 전환함으로써, 1.95㎓에서의 통과 위상 특성이 －108.8도에서 －73.3도로 ＋35.5도 변화한다.
또, 출력 정합 회로(5)와 바이어스 조건을 동시에 변화함으로써, －108.8도에서 －90.9도로 ＋17.9도 변화함을 알 수 있다.
통신 기기에 있어서, 신호의 통과 위상이 크게 변화되면, 특히, 동기 검파 방식을 이용하고 있는 수신기를 이용하는 경우, 동기화 오류가 발생하여 통신이 토막 토막 끊어질 가능성이 있기 때문에, 통과 위상 특성의 변화를 작게 할 필요가 있다. 따라서, 고출력 증폭기에 있어서도, 위상의 변화를 작게 할 필요가 있다.
그래서, 본 실시예 9에서는, 입력 정합 회로(2)의 내부에 위상 조정 회로(16)를 탑재하여, 통과 위상의 변화를 작게 하도록 하고 있다.
제어 회로(17)는 증폭 소자(3)의 출력 전력을 감시하고, 그 출력 전력이 소정 전력보다 클 경우(도 5의 스위치(27)가 온하고 있을 때), 위상 조정 회로(16)의 스위치(85)를 온한다.
한편, 증폭 소자(3)의 출력 전력이 소정 전력보다 작을 경우(도 5의 스위치(27)가 오프하고 있을 때), 위상 조정 회로(16)의 스위치(85)를 오프한다.
따라서, 고출력 증폭기의 입력 정합은 위상 조정 회로(16)의 스위치(85)가 온하고 있는 고출력시에서는, 캐패시터(83, 86, 87) 및 인덕터(84)에 의해 행해진다.
한편, 위상 조정 회로(16)의 스위치(85)가 오프하고 있는 저출력시에서는, 캐패시터(83, 87) 및 인덕터(84)에 의해 행해진다.
이 때문에, 위상 조정 회로(16)의 스위치(85)가 온하고 있는 고출력시에는, 최대 출력의 조건으로 입력 정합되도록, 캐패시터(86, 87)의 합계의 용량값(Con+Coff)을 결정한다.
또, 저출력시에, 출력 정합이나 바이어스 조건을 전환했을 때 발생하는 통과 위상의 변화를 상쇄하기 때문에, 캐패시터(86)의 용량값(Con)과, 캐패시터(87)의 용량값(Coff)의 비율을 결정한다.
도 20 및 도 21은 Con＋Coff〓2.3㎊가 일정한 조건하에서, Con과 Coff의 비율이 변화하였을 때에, 스위치(85)가 온/오프한 경우의 2단 HBT 고출력 증폭기의 통과 위상의 변화를 나타내는 계산 결과이다.
특히, 도 20은 스위치(85)가 온하고 있을 때의 계산 결과이고, 도 21은 스위치(85)가 오프하고 있을 때의 계산 결과이다.
도 20 및 도 21에서는, Con/Coff의 조합예로서, 0.2㎊/2.1㎊, 0.4㎊/1.9㎊, 0.6㎊/1.7㎊, 0.8㎊/1.5㎊, 1.0㎊/1.3㎊, 1.2㎊/1.1㎊의 경우를 나타내고 있다.
도 20에서, 스위치(85)가 온하고 있는 경우에는, Con＋Coff〓2.3㎊가 일정하기 때문에, 통과 위상은 거의 변화하지 않음을 알 수 있다.
한편, 도 21에서 스위치(85)가 오프하고 있는 경우에는, Con의 비율을 증가시킴에 따라서, 통과 위상의 마이너스 방향의 변화가 커짐을 알 수 있다.
때문에, 도 17∼도 19에서 나타낸 출력 정합 전환 및 바이어스 조건의 전환과 역방향으로 위상이 변화함을 알 수 있다.
이것으로부터, Con과 Coff의 값을 적절히 설정함으로써, 입력의 정합을 도모하면서 통과 위상의 변화를 작게 하는 것이 가능하게 된다.
이상에서 명백한 바와 같이, 본 실시예 9에 의하면, 출력 정합 회로(5)의 정합 조건이 변경될 때의 통과 위상의 변화가 적어지도록, 입력 신호의 통과 위상을 조정하는 위상 조정 회로(16)가 증폭 소자(3)의 입력 정합 회로(2)에 탑재되어 있기 때문에, 출력 정합 회로(5)의 정합 조건이 변경되더라도, 통과 위상의 변화를 작게 할 수 있는 효과가 있다.
본 실시예 9에서는, 위상 조정 회로(16)가 입력 정합 회로(2)에 탑재되어 있는 것에 대하여 나타냈지만, 위상 조정 회로(16)가 단간 정합 회로(4)에 탑재되어 있어도 좋다.
이 경우, 위상 조정 회로(16)가 고출력 증폭기의 입력측에도, 출력측에도 없기 때문에, 그 손실에 의한 잡음 특성의 저하나 효율 특성의 저하가 거의 없어진다. 따라서, 잡음 특성이나 효율을 유지한 채로, 통과 위상의 변화를 작게 할 수 있다.
본 실시예 9에서는, 위상 조정 회로(16)가 스위치(85)를 내장하고 있는 것에 대하여 나타냈지만, 도 15에 나타내는 바와 같이, 위상 조정 회로(16)가, 예컨대, PIN 다이오드, 쇼트키 다이오드, PN 다이오드 등의 다이오드(91)를 내장하도록 해도 좋다. 또한, 다이오드(91)는 바이어스 피드 저항(92)을 거쳐 제어 단자(82)와 접속되어 있지만, 그 바이어스 피드 저항(92) 대신에 바이어스 피드 인덕터를 접속해도 좋다.
도 15와 같이, PIN 다이오드를 이용한 경우는, 다이오드(91)에 있어서의 온 상태일 때의 소비 전류를 적게 할 수 있기 때문에, 효율을 높이는 것이 가능하다.
또 쇼트키 다이오드나 PN 다이오드를 이용한 경우에는, FET의 소스나 드레인 단자를 공통으로 하여 실현하거나, HBT의 에미터나 콜렉터 단자를 공통으로 하여 실현하는 것도 가능하다.
쇼트키 다이오드나 PN 다이오드의 경우에는, 고출력 증폭기에 이용하는 증폭 소자와 같이 반도체 기판상에, 캐패시터나 저항과 함께 실현할 수 있기 때문에, MMIC로의 내장이 가능하고, 고출력 증폭기의 소형화가 가능하다.
또, 도 16에 나타내는 바와 같이, 위상 조정 회로(16)가 BJT, HBT, FET 등의 트랜지스터(94)를 내장하도록 해도 좋다.
도 16과 같이, BJT, HBT, FET 등의 트랜지스터(94)를 이용하고 있는 경우, 고출력 증폭기에 이용하는 증폭 소자(3)와 같은 반도체 기판상에, 캐패시터나 저항과 함께 실현할 수 있기 때문에, MMIC로의 내장이 가능하다. 따라서, 소형화가 가 능하다.
또한, 신호라인과 제어 단자(82)의 사이가 트랜지스터(94)에 의해 격리되기 때문에, 저손실로 스위치를 실현할 수 있다. 이에 따라, 위상 조정 회로(16)의 손실이 작아지게 되고, 저잡음이나 고효율의 특성을 실현할 수 있다.
또, 스위치(85)로서, MEMS 스위치 등의 기계적 스위치를 이용해도 좋다. MEMS 스위치를 이용하는 경우에는, MEMS 스위치가 저손실의 특성이기 때문에, 위상 조정 회로(16)의 손실이 작아지게 되고, 저잡음이나 고효율의 특성을 실현할 수 있다.
이상과 같이, 본 발명에 따른 고출력 증폭기는 최대 출력 전력보다 10∼15㏈ 정도 낮은 출력 전력을 송신하고 있는 경우라도, 효율을 높일 필요성이 높은 휴대 전화 등에 이용하는데 적합하다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 입력 신호를 증폭하여 출력하는 1단 또는 다단 구성의 증폭 소자와, 최종단의 증폭 소자와 출력 단자간에 접속된 정합 회로와, 상기 증폭 소자의 출력 전력에 따라 상기 정합 회로의 정합 조건을 변경하는 정합 조건 변경 수단을 구비한 고출력 증폭기로서,
    상기 정합 조건 변경 수단은,
    임피던스 소자로 이루어지는 복수의 임피던스 회로를 이용하여 정합 회로가 구성되어 있는 경우, 증폭 소자의 출력 전력에 따라 상기 임피던스 회로 내의 스위치를 개폐 제어함과 아울러,
    DC-차단용 캐패시터(DC-cut capacitor)와 스위치가 직렬로 접속되어 있는 제 1 임피던스 회로와, 인덕터와 캐패시터가 직렬로 접속되어 있는 제 2 임피던스 회로가 병렬로 접속되어 있을 경우, 증폭 소자의 출력 전력이 소정 전력보다 클 때 상기 스위치를 온하고, 그 증폭 소자의 출력 전력이 소정 전력보다 작을 때 상기 스위치를 오프하는
    것을 특징으로 하는 고출력 증폭기.
  5. 입력 신호를 증폭하여 출력하는 1단 또는 다단 구성의 증폭 소자와, 최종단의 증폭 소자와 출력 단자간에 접속된 정합 회로와, 상기 증폭 소자의 출력 전력에 따라 상기 정합 회로의 정합 조건을 변경하는 정합 조건 변경 수단을 구비한 고출력 증폭기로서,
    상기 정합 조건 변경 수단은,
    임피던스 소자로 이루어지는 복수의 임피던스 회로를 이용하여 정합 회로가 구성되어 있는 경우, 증폭 소자의 출력 전력에 따라 상기 임피던스 회로 내의 스위치를 개폐 제어함과 아울러,
    DC-차단용 캐패시터와 스위치가 직렬로 접속되어 있는 제 1 임피던스 회로와, 제 2 임피던스 회로인 캐패시터가 병렬로 접속되어 있을 경우, 증폭 소자의 출력 전력이 소정 전력보다 클 때 상기 스위치를 오프하고, 그 증폭 소자의 출력 전력이 소정 전력보다 작을 때 상기 스위치를 온하는
    것을 특징으로 하는 고출력 증폭기.
  6. 입력 신호를 증폭하여 출력하는 1단 또는 다단 구성의 증폭 소자와, 최종단의 증폭 소자와 출력 단자간에 접속된 정합 회로와, 상기 증폭 소자의 출력 전력에 따라 상기 정합 회로의 정합 조건을 변경하는 정합 조건 변경 수단을 구비한 고출력 증폭기로서,
    상기 정합 조건 변경 수단은,
    임피던스 소자로 이루어지는 복수의 임피던스 회로를 이용하여 정합 회로가 구성되어 있는 경우, 증폭 소자의 출력 전력에 따라 상기 임피던스 회로 내의 스위치를 개폐 제어함과 아울러,
    최종단의 증폭 소자의 콜렉터 또는 드레인에 바이어스를 공급하는 바이어스 피드 회로가 상기 정합 회로의 입력 단자에 접속되어 있을 경우, 상기 바이어스 피드 회로와 캐패시터가 병렬로 접속되어 있는
    것을 특징으로 하는 고출력 증폭기.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 입력 신호를 증폭하여 출력하는 1단 또는 다단 구성의 증폭 소자와, 최종단의 증폭 소자와 출력 단자간에 접속된 정합 회로와, 상기 증폭 소자의 출력 전력에 따라 상기 정합 회로의 정합 조건을 변경하는 정합 조건 변경 수단을 구비한 고출력 증폭기로서,
    상기 증폭 소자의 출력 전력이 저하되면, 그 증폭 소자의 아이들 전류가 적어지도록, 그 증폭 소자의 베이스 전압 또는 게이트 전압을 제어하는 전압 제어 수단을 마련한 것을 특징으로 하는 고출력 증폭기.
  12. 입력 신호를 증폭하여 출력하는 1단 또는 다단 구성의 증폭 소자와, 최종단의 증폭 소자와 출력 단자간에 접속된 정합 회로와, 상기 증폭 소자의 출력 전력에 따라 상기 정합 회로의 정합 조건을 변경하는 정합 조건 변경 수단을 구비한 고출력 증폭기로서,
    상기 증폭 소자의 출력 전력이 저하되면, 그 증폭 소자의 콜렉터 전압 또는 드레인 전압을 낮추는 전압 제어 수단을 마련한 것을 특징으로 하는 고출력 증폭기.
  13. 삭제
  14. 삭제
KR1020067020067A 2006-09-27 2004-07-14 고출력 증폭기 KR100847184B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067020067A KR100847184B1 (ko) 2006-09-27 2004-07-14 고출력 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020067020067A KR100847184B1 (ko) 2006-09-27 2004-07-14 고출력 증폭기

Publications (2)

Publication Number Publication Date
KR20070017345A KR20070017345A (ko) 2007-02-09
KR100847184B1 true KR100847184B1 (ko) 2008-07-17

Family

ID=41640216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067020067A KR100847184B1 (ko) 2006-09-27 2004-07-14 고출력 증폭기

Country Status (1)

Country Link
KR (1) KR100847184B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175758A (ja) * 1991-03-20 1993-07-13 Mitsubishi Electric Corp マイクロ波集積回路装置
JPH11220338A (ja) * 1998-01-30 1999-08-10 Matsushita Electric Ind Co Ltd 高周波電力増幅器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175758A (ja) * 1991-03-20 1993-07-13 Mitsubishi Electric Corp マイクロ波集積回路装置
JPH11220338A (ja) * 1998-01-30 1999-08-10 Matsushita Electric Ind Co Ltd 高周波電力増幅器

Also Published As

Publication number Publication date
KR20070017345A (ko) 2007-02-09

Similar Documents

Publication Publication Date Title
US7420412B2 (en) Multiple power mode amplifier with bias modulation option and without bypass switches
US7715812B2 (en) RF power amplifier
US7944306B2 (en) Dual bias control circuit
US20050012547A1 (en) High linearity doherty communication amplifier with phase control
US10381990B2 (en) Dynamically configurable bias circuit for controlling gain expansion of multi-mode, single chain linear power amplifiers
WO2007050264A2 (en) Dual mode power amplifier
US7501897B2 (en) High-power amplifier
US20220166388A1 (en) Power amplifier circuit
US8115547B2 (en) Reconfigurable power amplifier and use of such amplifier for making a multi-standard amplification stage for mobile phone communications
Grebennikov et al. High-efficiency balanced switched-path monolithic SiGe HBT power amplifiers for wireless applications
CN115622514A (zh) 负载调制推挽式功率放大器
JPH10190378A (ja) 超高効率線形増幅器
JPH11220338A (ja) 高周波電力増幅器
KR20150001800A (ko) 증폭 회로
JP2006303850A (ja) 高周波電力増幅回路および無線通信端末
EP1612932A1 (en) Multiple power mode amplifier with bias modulation option and without bypass switches
Motoyama et al. Stacked FET structure for multi-band mobile terminal power amplifier module
KR100847184B1 (ko) 고출력 증폭기
US6842072B1 (en) Power gain reduction circuit for power amplifiers
JP2004134823A (ja) 高周波増幅器
KR100654644B1 (ko) 최적화된 전력 효율을 갖는 전력 증폭기
WO2003065598A1 (en) Power amplification apparatus of portable terminal
JP2007281714A (ja) インピーダンス変換回路及びそれを用いた電力増幅装置
JP2021083010A (ja) 電力増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee