KR100846714B1 - Organic light emitting diode display - Google Patents

Organic light emitting diode display Download PDF

Info

Publication number
KR100846714B1
KR100846714B1 KR1020070011726A KR20070011726A KR100846714B1 KR 100846714 B1 KR100846714 B1 KR 100846714B1 KR 1020070011726 A KR1020070011726 A KR 1020070011726A KR 20070011726 A KR20070011726 A KR 20070011726A KR 100846714 B1 KR100846714 B1 KR 100846714B1
Authority
KR
South Korea
Prior art keywords
pixel
electrode
light emitting
organic light
region
Prior art date
Application number
KR1020070011726A
Other languages
Korean (ko)
Inventor
성동영
이근수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070011726A priority Critical patent/KR100846714B1/en
Application granted granted Critical
Publication of KR100846714B1 publication Critical patent/KR100846714B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Abstract

An organic light emitting display device is provided to apply a voltage to a cathode electrode by directly transmitting a voltage applied to a cathode bus line to the cathode electrode. An organic light emitting display device includes a substrate(100), and an organic light emitting device(L1). A pixel region and a non-pixel region are defined on the substrate. The organic light emitting device is formed on the substrate, and has a first pixel electrode(310), an organic light emitting layer and a second pixel electrode(330). The non-pixel region has a dummy line, and a cathode bus region. The dummy line is formed on an outer edge of the pixel region. The cathode bus region is formed on a second pixel bus line. The second pixel electrode is formed from the pixel region to the non-pixel region, and is contacted with the second pixel bus line. The dummy line is not formed on the cathode bus region. A stepped unit is formed on the non-pixel region. The second pixel electrode is formed on the stepped unit.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DIODE DISPLAY}Organic light emitting display device {ORGANIC LIGHT EMITTING DIODE DISPLAY}

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 평면도이다.1 is a plan view of an organic light emitting diode display according to an exemplary embodiment.

도 2는 도 1의 Ⅱ-Ⅱ선을 따라 자른 부분 단면도이다.FIG. 2 is a partial cross-sectional view taken along the line II-II of FIG. 1.

본 발명은 유기 발광 표시 장치에 관한 것으로서, 보다 상세하게는 캐소드 전극에 효율적으로 전압을 공급할 수 있는 유기 발광 표시 장치에 관한 것이다.The present invention relates to an organic light emitting display device, and more particularly, to an organic light emitting display device capable of efficiently supplying a voltage to a cathode electrode.

유기 발광 표시 장치(organic light emitting diode display)는 기판 위에 유기 발광 소자들이 형성되어 소정의 영상을 구현하는 화소 영역과, 화소 영역 외곽에 제공된 씨오디(COD; Cathode on driver) 영역을 갖는 비화소 영역을 포함한다.An organic light emitting diode display includes a pixel area in which organic light emitting diodes are formed on a substrate to form a predetermined image, and a non-pixel area having a cathode on driver (COD) area provided outside the pixel area. It includes.

통상, 화소 영역에는 복수의 트랜지스터들이 형성되고, 트랜지스터 위에는 평탄화층이 형성된다. 평탄화층 위에는 트랜지스터와 전기적으로 연결된 유기 발광 소자들이 제공된다. 유기 발광 소자들은 화소 정의막(Pixel Defining Layer; PDL)에 의해 화소 영역 상에서 서로 간에 분리 배치될 수 있다.In general, a plurality of transistors are formed in the pixel region, and a planarization layer is formed on the transistors. On the planarization layer, organic light emitting devices electrically connected to the transistors are provided. The organic light emitting diodes may be disposed separately from each other on the pixel area by a pixel defining layer (PDL).

전술한 유기 발광 표시 장치는 수분 및 산소에 의해 쉽게 열화된다. 예를 들어, 고온 고습 상태에서 화소 영역의 외곽 쪽에 위치한 유기 발광 소자들이 열화되어 색상이 어두워지는 패널 축소 현상이 발생할 수 있다. 이를 방지하기 위해 외부의 습기가 비화소 영역을 통해 화소 영역으로 전파되지 않도록 비화소 영역에 단차 영역을 형성한다. The organic light emitting diode display described above is easily degraded by moisture and oxygen. For example, in a high temperature and high humidity state, the organic light emitting diodes positioned at the outer side of the pixel region may be degraded to reduce the color of the panel. To prevent this, a stepped region is formed in the non-pixel region so that external moisture does not propagate through the non-pixel region to the pixel region.

이 단차 영역은 임의의 두께를 지닌 화소 정의막이 부분적으로 제거됨으로써 형성되며, 화소 영역 상에 형성된 캐소드 전극은 비화소 영역에 배치된 화소 정의막을 따라 이 화소 정의막 위에 적층되어 캐소드 버스 라인에 연결된다. 이때, 단차 영역 위에 형성되는 캐소드 전극은 그 제조 공정 상태에 따라 제조 불량 등에 의해 단선될 위험이 있다. 그러므로 단차 영역의 단차 정도를 줄여 캐소드 전극의 단선을 방지하기 위해 애노드 전극과 동일한 물질 또는 기타 다른 물질로 더미 라인을 캐소드 전극과 기판 사이에 형성한다.The stepped region is formed by partially removing a pixel defining layer having an arbitrary thickness, and a cathode electrode formed on the pixel region is stacked on the pixel defining layer along the pixel defining layer disposed in the non-pixel region and connected to the cathode bus line. . At this time, there is a risk that the cathode electrode formed on the stepped region is disconnected due to manufacturing defect or the like depending on the manufacturing process state. Therefore, a dummy line is formed between the cathode electrode and the substrate by using the same material as the anode electrode or another material in order to reduce the degree of the stepped region and to prevent the disconnection of the cathode electrode.

비화소 영역에 형성되는 더미 라인의 패턴을 최적화하여 캐소드 전극에 전압이 공급되는 구조를 개선한 유기 발광 표시 장치를 제공하고자 한다.An organic light emitting display device having an improved structure of supplying voltage to a cathode electrode by optimizing a pattern of a dummy line formed in a non-pixel region is provided.

본 발명의 일 실시예에 따른 유기 발광 표시 장치는, 화소 영역 및 비화소 영역이 정의된 기판, 및 기판 위에 형성되며 제1 화소 전극, 유기 발광층 및 제2 화소 전극을 포함하는 유기 발광 소자를 포함한다. 여기서, 비화소 영역은 화소 영역의 외곽에 형성된 더미 라인과 제2화소 버스라인이 형성된 캐소드 버스 영역을 포함한다. 제2 화소 전극은 화소 영역에서 비화소 영역까지 걸쳐 형성되어 제2 화 소 버스라인에 직접 접촉되고, 더미 라인은 캐소드 버스 영역에는 형성되지 않는다.An organic light emitting diode display according to an exemplary embodiment includes a substrate in which pixel regions and non-pixel regions are defined, and an organic light emitting diode formed on the substrate and including a first pixel electrode, an organic emission layer, and a second pixel electrode. do. Here, the non-pixel region includes a cathode bus region in which a dummy line and a second pixel bus line are formed outside the pixel region. The second pixel electrode is formed from the pixel region to the non-pixel region to directly contact the second pixel bus line, and the dummy line is not formed in the cathode bus region.

상기 더미 라인은 화소 영역에 형성된 제1 화소 전극과 동일한 물질로 형성될 수 있다.The dummy line may be formed of the same material as the first pixel electrode formed in the pixel area.

상기 비화소 영역에는 화소 영역에서 연장 형성된 화소 정의막의 일부가 제거된 단차가 형성되며, 단차를 따라 제2 화소 전극이 형성될 수 있다.In the non-pixel region, a step may be formed in which a portion of the pixel defining layer extending from the pixel region is removed, and a second pixel electrode may be formed along the step.

본 발명의 일 실시예에 따른 유기 발광 표시 장치는, 기판 위에 형성되면서 유기 발광 소자가 기판 위에 임의의 패턴을 가지고 패터닝되도록 하는 화소 정의막(Pixel Defining Layer; PDL)을 포함한다. 여기서, 화소 정의막은 제2 화소 버스라인을 노출시키기 위한 개구부를 구비할 수 있다.The organic light emitting diode display according to the exemplary embodiment of the present invention includes a pixel defining layer (PDL) that is formed on a substrate and allows the organic light emitting element to be patterned on the substrate with an arbitrary pattern. The pixel defining layer may include an opening for exposing the second pixel bus line.

상기 제2 화소 버스라인은 개구부를 통해 제2 화소 전극과 전기적으로 연결될 수 있다. 또한, 제2 화소 버스라인은 캐소드 버스라인 또는 공통 전원라인일 수 있다.The second pixel busline may be electrically connected to the second pixel electrode through the opening. In addition, the second pixel bus line may be a cathode bus line or a common power line.

상기 기판 위에 형성된 박막 트랜지스터를 덮으면서 기판의 전면에 형성된 평탄화 막을 더 포함하고, 박막 트랜지스터는 소오스 전극 및 드레인 전극을 포함하고, 제2 화소 버스라인은 소오스 전극 및 드레인 전극과 동일한 물질로 이루어질 수 있다.The semiconductor device may further include a planarization layer formed on the entire surface of the substrate while covering the thin film transistor formed on the substrate, wherein the thin film transistor may include a source electrode and a drain electrode, and the second pixel busline may be formed of the same material as the source electrode and the drain electrode. .

또한, 박막 트랜지스터는 소오스 전극 및 드레인 전극 사이에 형성된 층간 절연막을 더 포함하고, 제2 화소 버스라인은 층간 절연막 위에 위치할 수 있다.The thin film transistor may further include an interlayer insulating layer formed between the source electrode and the drain electrode, and the second pixel busline may be positioned on the interlayer insulating layer.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도 1은 본 발명의 일 실시예에 따른 평면 상태의 유기 발광 표시 장치를 나타낸다.1 illustrates an organic light emitting display device in a planar state according to an embodiment of the present invention.

도 1을 참조하면, 유기 발광 표시 장치는 기판(100)에 실제 화상 표시가 이루어지는 화소 영역(110)과 화소 영역(110)의 외곽에 형성된 비화소 영역(120)을 포함한다. 화소 영역(110)에는 화상 표현의 기본 단위인 화소(111)가 매트릭스 형태로 배열된다. Referring to FIG. 1, the organic light emitting diode display includes a pixel region 110 in which actual image display is performed on the substrate 100 and a non-pixel region 120 formed outside the pixel region 110. In the pixel region 110, pixels 111, which are basic units of image representation, are arranged in a matrix form.

비화소 영역(110)에는 스캔 드라이버(130), 데이터 드라이버(140), 제2 화소 버스라인(150) 및 전원 라인(160)이 형성된다. 즉, 비화소 영역(110)은 스캔 드라이버(130) 또는 데이터 드라이버(140) 위로 제2 화소 전극(330)이 배열된, 이른바 씨오디(COD; cathode on driver) 영역과, 제2 화소 버스라인(150) 위로 제2 화소 전극(330)이 배열된, 이른바 캐소드 버스 영역을 포함한다.The scan driver 130, the data driver 140, the second pixel bus line 150, and the power line 160 are formed in the non-pixel area 110. That is, the non-pixel region 110 includes a so-called cathode on driver (COD) region in which the second pixel electrode 330 is arranged on the scan driver 130 or the data driver 140, and the second pixel bus line. A second pixel electrode 330 is arranged over the 150, so-called cathode bus region.

스캔 드라이버(130) 및 데이터 드라이버(140)은 각각의 패드부(170)(172)로부터 제공되는 입력 신호를 공급받아 화소(111)를 구동시킨다. 제2 화소 버스라인(150)은 제2 화소 전극(330)으로 음극 전압을 제공하며, 전원 라인(160)은 화소(111)로 전원 전압을 제공한다. 여기서, 제2 화소 전극(330)은 기판(100)의 전면 위에 형성되고, 개구부(343)를 통해 제2 화소 버스라인(150)과 전기적으로 연결된다.The scan driver 130 and the data driver 140 drive the pixels 111 by receiving input signals provided from the pad units 170 and 172, respectively. The second pixel bus line 150 provides a cathode voltage to the second pixel electrode 330, and the power supply line 160 provides a power supply voltage to the pixel 111. Here, the second pixel electrode 330 is formed on the entire surface of the substrate 100, and is electrically connected to the second pixel bus line 150 through the opening 343.

화소(111)는 일례로 스위칭용 제1 박막 트랜지스터(TFT)(T1), 구동용 제2 박막 트랜지스터(TFT)(T2), 저장 캐패시터(Cst) 및 유기 발광 소자(L1)를 포함할 수 있다. 그러나 화소(111)의 구성은 이에 한정되지 않는다.The pixel 111 may include, for example, a switching first thin film transistor TFT T1, a driving second thin film transistor TFT T2, a storage capacitor Cst, and an organic light emitting element L1. . However, the configuration of the pixel 111 is not limited to this.

제1 TFT(T1)는 스캔 라인(SL1) 및 데이터 라인(DL1)에 각각 연결된다. 제1 TFT(T1)는 스캔 라인(SL1)에서 입력되는 스위칭 전압에 의해 켜져(ON) 데이터 라인(DL1)에서 입력되는 데이터 전압을 제2 TFT(T2)로 전송한다. The first TFT T1 is connected to the scan line SL1 and the data line DL1, respectively. The first TFT T1 transmits the data voltage input from the data line DL1 to the second TFT T2 by being turned on by the switching voltage input from the scan line SL1.

저장 캐패시터(Cst)는 제1 TFT(T1) 및 전원 라인(VDD)에 각각 연결되고, 제1 TFT(T1)로부터 전송되는 전압과 전원 라인(VDD)에 공급되는 전압의 차이에 해당하는 전압(Vgs)을 저장한다. The storage capacitor Cst is connected to the first TFT T1 and the power supply line VDD, respectively, and corresponds to a voltage corresponding to a difference between the voltage transmitted from the first TFT T1 and the voltage supplied to the power supply line VDD. V gs ).

제2 TFT(T2)는 전원 라인(VDD) 및 저장 캐패시터(Cst)에 각각 연결된다. 제2 TFT(T2)는 저장 캐패시터(Cst)에 저장된 전압(Vgs)과 문턱 전압(Vth)의 차이의 자승에 비례하는 출력 전류(Id)를 유기 발광 소자(L1)로 공급한다. 이에 따라, 유기 발광 소자(L1)가 출력 전류(Id)에 의해 발광한다. 이때, 출력 전류(Id)는 하기 [수학식 1]로 나타낼 수 있다. 여기서, β는 비례 상수를 나타낸다.The second TFT T2 is connected to the power supply line VDD and the storage capacitor Cst, respectively. The second TFT T2 supplies the organic light emitting element L1 with an output current I d that is proportional to the square of the difference between the voltage V gs stored in the storage capacitor Cst and the threshold voltage V th . As a result, the organic light emitting element L1 emits light by the output current I d . In this case, the output current I d may be represented by Equation 1 below. Where β represents a proportionality constant.

Id ＝ (β/2)×(Vgs－Vth)2 I d = (β / 2) x (V gs -V th ) 2

도 2는 도 1의 Ⅱ-Ⅱ선을 따라 자른 유기 발광 표시 장치의 부분 단면을 나타낸다. 도 2를 참조하여 화소(111)의 유기 발광 소자(L1)와 이와 연결된 제2 TFT(T2)의 구성을 좀 더 상세히 설명한다.FIG. 2 is a partial cross-sectional view of the organic light emitting diode display taken along the line II-II of FIG. 1. Referring to FIG. 2, the configuration of the organic light emitting element L1 of the pixel 111 and the second TFT T2 connected thereto will be described in more detail.

기판(100) 위에 버퍼층(200)이 형성되고, 버퍼층(200) 위에 제2 TFT(T2)가 형성된다. 이 제2 TFT(T2)는 버퍼층(200) 위에 형성된 액티브층(210), 소오스 전극(25), 드레인 전극(252) 및 게이트 전극(230)을 포함한다. The buffer layer 200 is formed on the substrate 100, and the second TFT T2 is formed on the buffer layer 200. The second TFT T2 includes an active layer 210, a source electrode 25, a drain electrode 252, and a gate electrode 230 formed on the buffer layer 200.

여기서, 액티브층(210)은 소오스 영역(211) 및 드레인 영역(212)과 이들 사이를 연결하는 채널 영역(213)을 포함한다.Here, the active layer 210 includes a source region 211 and a drain region 212 and a channel region 213 connecting therebetween.

액티브층(210)을 덮으면서 버퍼층(200) 위에 게이트 절연막(220)이 형성되며, 액티브층(210) 위로 게이트 절연막(220)을 사이에 두고 게이트 전극(230)이 형성된다. The gate insulating layer 220 is formed on the buffer layer 200 while covering the active layer 210, and the gate electrode 230 is formed on the active layer 210 with the gate insulating layer 220 interposed therebetween.

게이트 전극(230)을 덮으면서 게이트 절연막(220) 위로 층간 절연막(240)이 형성된다. 여기서, 게이트 절연막(220) 및 층간 절연막(240)에는 각각 제1 콘택홀(221, 241) 및 제2 콘택홀(222, 242)이 형성된다. An interlayer insulating layer 240 is formed on the gate insulating layer 220 while covering the gate electrode 230. The first contact holes 221 and 241 and the second contact holes 222 and 242 are formed in the gate insulating film 220 and the interlayer insulating film 240, respectively.

이로써, 소오스 영역(211) 및 드레인 영역(212)이 제1 콘택홀(221, 241) 및 제2 콘택홀(222, 242)을 통해 노출되는 바, 이 노출된 소오스 영역(211) 및 드레인 영역(212)에는 각각 소오스 전극(251) 및 드레인 전극(252)이 전기적으로 연결된다.As a result, the source region 211 and the drain region 212 are exposed through the first contact holes 221 and 241 and the second contact holes 222 and 242, thereby exposing the exposed source region 211 and the drain region. The source electrode 251 and the drain electrode 252 are electrically connected to the 212, respectively.

기판(100)은 절연 재질 또는 금속 재질로 이루어질 수 있다. 절연 재질로 유리 또는 플라스틱을 사용할 수 있으며, 금속 재질로는 스테인레스 스틸(stainless steel, SUS)을 사용할 수 있다. 버퍼층(200)은 액티브층(210)의 형성시, 기판(100)의 불순물들이 확산되는 것을 방지한다. 버퍼층(200)은 일례로 실 리콘 질화물(SiN)층 또는 실리콘 질화물(SiN)과 실리콘 산화물(SiO2)이 적층된 층으로 이루어질 수 있다. 게이트 전극(230)은 금속층, 일례로 MoW막, Al막, Cr막 및 Al/Cr막 중 선택된 어느 하나로 이루어질 수 있다. 소오스 전극(251) 및 드레인 전극(252)은 금속층, 일례로 Ti/Al막 또는 Ti/Al/Ti막으로 이루어질 수 있다.The substrate 100 may be made of an insulating material or a metal material. Glass or plastic may be used as the insulating material, and stainless steel (SUS) may be used as the metal material. The buffer layer 200 prevents impurities of the substrate 100 from being diffused when the active layer 210 is formed. For example, the buffer layer 200 may be formed of a silicon nitride (SiN) layer or a layer in which silicon nitride (SiN) and silicon oxide (SiO 2 ) are stacked. The gate electrode 230 may be formed of any one selected from a metal layer, for example, a MoW film, an Al film, a Cr film, and an Al / Cr film. The source electrode 251 and the drain electrode 252 may be formed of a metal layer, for example, a Ti / Al film or a Ti / Al / Ti film.

한편, 제2 TFT(T2)를 덮으면서 층간 절연막(240) 위에 평탄화막(260)이 형성된다. 평탄화막(260) 위에는 제1 화소 전극(310), 유기 발광층(320) 및 제2 화소 전극(330)이 순차적으로 형성되어 유기 발광 소자(L1)를 구성한다. Meanwhile, the planarization film 260 is formed on the interlayer insulating film 240 while covering the second TFT T2. The first pixel electrode 310, the organic emission layer 320, and the second pixel electrode 330 are sequentially formed on the planarization layer 260 to form the organic light emitting element L1.

여기서, 제1 화소 전극(310)은 평탄화막(260)에 구비된 비아홀(261)을 통해서 제2 TFT(T2)의 드레인 전극(252)과 전기적으로 연결된다. 제1 화소 전극(310)은 화소 정의막(340)에 의해 인접 화소의 제1 화소 전극(미도시)과 전기적으로 분리되며, 화소 정의막(340)에 구비된 개구부(341)를 통하여 유기 발광층(320)과 접촉한다. The first pixel electrode 310 is electrically connected to the drain electrode 252 of the second TFT T2 through the via hole 261 provided in the planarization layer 260. The first pixel electrode 310 is electrically separated from the first pixel electrode (not shown) of the adjacent pixel by the pixel defining layer 340, and the organic light emitting layer is formed through the opening 341 provided in the pixel defining layer 340. Contact 320.

도 1에 도시한 바와 같이, 제2 화소 전극(330)은 기판(100)의 전면 위에 형성되어 화소 영역(110)에 배열된 복수의 화소(111)(도 1에 도시)에 공통적으로 음극 전압을 제공한다. 일례로, 제1 화소 전극(310)은 정공을 주입하는 기능을 수행하고 제2 화소 전극(330)은 전자를 주입하는 기능을 수행한다. As shown in FIG. 1, the second pixel electrode 330 is formed on the entire surface of the substrate 100 to be common to a plurality of pixels 111 (shown in FIG. 1) arranged in the pixel region 110. To provide. For example, the first pixel electrode 310 performs a function of injecting holes and the second pixel electrode 330 performs a function of injecting electrons.

제1 화소 전극(310)은 인듐 틴 옥사이드(ITO; indium tin oxide) 또는 인듐 징크 옥사이드(IZO; indium zinc oxide)로 이루어지는 제1 투명 전극으로 이루어질 수 있다. 또한, 제1 화소 전극은 유기 발광 소자(L1)의 발광 방향에 따라 제1 투 명 전극 위에 도전성 반사막과 제2 투명 전극을 더 포함할 수 있다. 반사막은 유기 발광층(320)에서 발생되는 빛을 반사하여 발광 효율을 높이면서 전기 전도도(electrical conductivity)를 개선한다. 일례로 알루미늄(Al), 알루미늄-합금(Al-alloy), 은(Ag), 은-합금(Ag-alloy), 금(Au) 또는 금-합금(Au-alloy)으로 이루어질 수 있다. 제2 투명 전극은 반사막의 산화를 억제하면서 유기 발광층(320)과 반사막 사이의 일함수 관계를 개선한다. 제2 투명 전극은 제1 투명 전극과 마찬가지로 ITO 또는 IZO로 이루어질 수 있다.The first pixel electrode 310 may be formed of a first transparent electrode made of indium tin oxide (ITO) or indium zinc oxide (IZO). In addition, the first pixel electrode may further include a conductive reflective film and a second transparent electrode on the first transparent electrode according to the emission direction of the organic light emitting element L1. The reflective film reflects the light generated from the organic light emitting layer 320 to improve the electrical conductivity while improving the luminous efficiency. For example, it may be made of aluminum (Al), aluminum alloy (Al-alloy), silver (Ag), silver alloy (Ag-alloy), gold (Au) or gold-alloy (Au-alloy). The second transparent electrode improves the work function relationship between the organic light emitting layer 320 and the reflective film while suppressing oxidation of the reflective film. Like the first transparent electrode, the second transparent electrode may be made of ITO or IZO.

유기 발광층(320)은 실제 발광이 이루어지는 발광층과 발광층의 상하부에 위치하여 정공이나 전자 등의 캐리어를 발광층까지 효율적으로 전달시켜 주기 위한 유기층(미도시)을 더 포함할 수 있다. 일례로, 유기층은 발광층과 제1 화소 전극(310) 사이에 형성되는 정공 주입층 및 정공 전달층과, 발광층과 제2 화소 전극(330) 사이에 형성되는 전자 전달층 및 전자 주입층 중 적어도 하나 이상을 포함할 수 있다. The organic light emitting layer 320 may further include an organic layer (not shown) for efficiently transferring a carrier such as holes or electrons to the light emitting layer, which is positioned above and below the light emitting layer that actually emits light. For example, the organic layer may include at least one of a hole injection layer and a hole transport layer formed between the emission layer and the first pixel electrode 310, and an electron transport layer and the electron injection layer formed between the emission layer and the second pixel electrode 330. It may contain the above.

제2 화소 전극(330)은 유기 발광 소자(L1)의 발광 방향에 따라 투명 도전막 또는 불투명 도전막으로 이루어질 수 있다. 투명 도전막의 경우 제1 화소 전극의 두께는 100 내지 180Å일 수 있다. 일례로, 투명 도전막은 IZO, ITO 또는 MgAg로 이루어질 수 있고, 불투명 도전막은 Al으로 이루어질 수 있다.The second pixel electrode 330 may be formed of a transparent conductive film or an opaque conductive film according to the emission direction of the organic light emitting element L1. In the case of the transparent conductive film, the thickness of the first pixel electrode may be 100 to 180 kPa. For example, the transparent conductive film may be made of IZO, ITO, or MgAg, and the opaque conductive film may be made of Al.

한편, 전술한 유기 발광 소자(L1)와 제2 TFT(T2)를 포함하는 화소 영역(110)의 외곽에는 비화소 영역(120)이 형성된다. 비화소 영역(120)에는 더미 라인(310')과 제2 화소 버스라인(150)이 형성될 수 있다. On the other hand, the non-pixel region 120 is formed outside the pixel region 110 including the organic light emitting element L1 and the second TFT T2. In the non-pixel region 120, a dummy line 310 ′ and a second pixel bus line 150 may be formed.

구체적으로, 더미 라인(310')은 화소 영역(110)의 외곽에 위치한 비화소 영역(120) 내의 COD 영역(122)에 형성된다. COD 영역(122)은 패널 축소 현상을 방지하기 위해 비화소 영역(120) 내에서 화소 정의막(340)이 부분적으로 제거되어 형성된 단차 영역(124)을 포함한다. 이로써, 단차 영역(124)을 경계로 하여 양측의 화소 정의막(340)이 분리되므로, 단차 영역(124)의 외곽에서 막 수축이 발생하더라도 화소 영역(110)으로 전달되는 것을 방지할 수 있다.In detail, the dummy line 310 ′ is formed in the COD region 122 in the non-pixel region 120 positioned outside the pixel region 110. The COD region 122 includes a stepped region 124 formed by partially removing the pixel defining layer 340 in the non-pixel region 120 to prevent a panel shrinkage phenomenon. As a result, since the pixel defining layers 340 on both sides of the stepped region 124 are separated from each other, transfer to the pixel region 110 may be prevented even if the film shrinkage occurs outside the stepped region 124.

여기서, COD 영역(122) 내에 위치하고, 단차 영역(124)의 하부에 위치한 더미 라인(310')은 화소 정의막(340)과 평탄화막(260) 사이의 간격 즉, 단차 영역(124)의 단차가 크지 않도록 한다. 이에 의해 비화소 영역(120)에서 제2 화소 전극(330)이 화소 정의막(340)을 따라 이 화소 정의막(340) 위에 형성될 때 단차 영역(124) 내에서 단선되는 것을 방지할 수 있다. 이 더미 라인(310')은 제1 화소 전극(310)과 동일한 물질로 이루어질 수 있다. Here, the dummy line 310 ′ positioned in the COD region 122 and positioned below the stepped region 124 may have a gap between the pixel defining layer 340 and the planarization layer 260, that is, the stepped portion of the stepped region 124. Do not be large. As a result, when the second pixel electrode 330 is formed on the pixel defining layer 340 along the pixel defining layer 340 in the non-pixel region 120, disconnection in the stepped region 124 may be prevented. . The dummy line 310 ′ may be made of the same material as the first pixel electrode 310.

제2 화소 버스라인(150)이 형성된 캐소드 버스 영역(126)에는 더미 라인이 형성되지 않는다. 이에 의해 이 캐소드 버스 영역(126)에서 제2 화소 전극(330)은 제2 화소 버스라인(150)에 직접 접촉되도록 형성된다.The dummy line is not formed in the cathode bus region 126 in which the second pixel bus line 150 is formed. As a result, in the cathode bus region 126, the second pixel electrode 330 is formed to be in direct contact with the second pixel bus line 150.

구체적으로, 제2 화소 버스라인(150)은 층간 절연막(240) 위에 형성되며, 일례로, 소오스 전극(251) 및 드레인 전극(252)과 동일한 물질로 이루어진다. 평탄화막(260)과 화소 정의막(340)은 각각 개구부들(263, 343)을 구비하여 제2 화소 버스라인(150)을 노출시킨다. 이 노출된 제2 화소 버스라인(150)에는 제2 화소 전극(330)이 화소 정의막(34)의 패턴을 따라 이 화소 정의막(34) 위에 형성된다. 이 때, 제2 화소 전극(330)이 제2 화소 버스라인(150)에 직접 접촉되어 형성되게 된다.In detail, the second pixel bus line 150 is formed on the interlayer insulating layer 240. For example, the second pixel bus line 150 is formed of the same material as the source electrode 251 and the drain electrode 252. The planarization layer 260 and the pixel defining layer 340 have openings 263 and 343, respectively, to expose the second pixel bus line 150. In the exposed second pixel bus line 150, a second pixel electrode 330 is formed on the pixel defining layer 34 along the pattern of the pixel defining layer 34. In this case, the second pixel electrode 330 is formed in direct contact with the second pixel bus line 150.

전술한 구조에 의해, 본 실시예에서 제1 화소 전극(310)은 화소 영역(110)에만 형성되고, 제2 화소 전극(330)은 화소 영역(110) 및 비화소 영역(120)에 걸쳐 형성된다. 더욱이, 제2 화소 전극(330)은 캐소드 버스 영역(126)의 화소 정의막(340) 일부가 제거되면서 형성된 개구부(343)에 의해 제2 화소 버스라인(150)에 직접적으로 접촉된다. 즉, 제2 화소 버스라인(150)과 제2 화소 전극(330)은 개구부(343)를 통해 전기적으로 연결된다. 제2 화소 버스라인(150)은 외부로부터 캐소드 전압을 인가받아 제2 화소 전극(330)에 캐소드 전압을 제공한다. With the above structure, in the present embodiment, the first pixel electrode 310 is formed only in the pixel region 110, and the second pixel electrode 330 is formed over the pixel region 110 and the non-pixel region 120. do. In addition, the second pixel electrode 330 is in direct contact with the second pixel bus line 150 by an opening 343 formed by removing a portion of the pixel defining layer 340 of the cathode bus region 126. That is, the second pixel bus line 150 and the second pixel electrode 330 are electrically connected through the opening 343. The second pixel bus line 150 receives a cathode voltage from the outside to provide the cathode voltage to the second pixel electrode 330.

아울러, 본 실시예에서는 전술한 구조를 캐소드 버스 영역으로 한정하여 설명하였으나 본 발명이 이에 한정되는 것은 아니다. 일례로, 공통 전원 라인에도 전술한 구조를 채용할 수 있다.In addition, in the present embodiment, the above-described structure is limited to the cathode bus area, but the present invention is not limited thereto. For example, the above-described structure can be adopted for the common power supply line.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the range of.

본 발명에 따른 유기 발광 표시 장치는 캐소드 전극을 비화소 영역까지 연장시켜 캐소드 버스 라인에 직접 접촉시킨다. 따라서 캐소드 버스라인에 인가된 전압은 애노드 전극을 거치지 않고 캐소드 전극으로 직접 전달되므로, 효율적으로 캐 소드 전극에 전압을 인가할 수 있다. The organic light emitting diode display according to the present invention extends the cathode electrode to the non-pixel region to directly contact the cathode bus line. Therefore, the voltage applied to the cathode bus line is directly transmitted to the cathode electrode without passing through the anode electrode, so that the voltage can be efficiently applied to the cathode electrode.

또한, 화소 영역에서 비화소 영역에 걸쳐 형성되었던 애노드 전극을 화소 영역에만 형성함으로써 비화소 영역에서 제거된 애노드 전극만큼 제조 비용을 줄일 수 있다.In addition, since the anode electrode formed over the non-pixel region in the pixel region is formed only in the pixel region, the manufacturing cost can be reduced as much as the anode electrode removed from the non-pixel region.

Claims (8)

화소 영역 및 비화소 영역이 정의된 기판; 및A substrate in which pixel regions and non-pixel regions are defined; And 상기 기판 위에 형성되며 제1 화소 전극, 유기 발광층 및 제2 화소 전극을 포함하는 유기 발광 소자An organic light emitting diode formed on the substrate and including a first pixel electrode, an organic emission layer, and a second pixel electrode 를 포함하고,Including, 상기 비화소 영역은,The non-pixel region, 상기 화소 영역의 외곽에 형성된 더미 라인과, 제2 화소 버스라인이 형성된 캐소드 버스 영역을 포함하며,A dummy line formed outside the pixel area and a cathode bus area in which a second pixel bus line is formed; 상기 제2 화소 전극은 상기 화소 영역에서 상기 비화소 영역까지 걸쳐 형성되어 제2 화소 버스라인에 직접 접촉되고, 상기 더미 라인은 상기 캐소드 버스 영역에는 형성되지 않고,The second pixel electrode extends from the pixel area to the non-pixel area to directly contact a second pixel bus line, and the dummy line is not formed in the cathode bus area. 상기 비화소 영역에는 상기 화소 영역에서 연장 형성된 화소 정의막의 일부가 제거된 단차가 형성되며, 상기 단차를 따라 상기 제2 화소 전극이 형성된 유기 발광 표시 장치.And a step in which a portion of the pixel defining layer extending from the pixel area is removed is formed in the non-pixel area, and the second pixel electrode is formed along the step. 제1항에 있어서,The method of claim 1, 상기 더미 라인은 상기 화소 영역에 형성된 제1 화소 전극과 동일한 물질로 형성된 유기 발광 표시 장치.The dummy line is formed of the same material as the first pixel electrode formed in the pixel area. 삭제delete 제1항에 있어서,The method of claim 1, 상기 기판 위에 형성되면서 상기 유기 발광 소자가 상기 기판 위에 임의의 패턴을 가지고 패터닝되도록 하는 화소 정의막A pixel defining layer formed on the substrate and allowing the organic light emitting element to be patterned on the substrate with an arbitrary pattern 을 포함하고,Including, 상기 화소 정의막은 상기 제2 화소 버스라인을 노출시키기 위한 개구부를 구비한 유기 발광 표시 장치.And the pixel defining layer has an opening for exposing the second pixel bus line. 제4항에 있어서,The method of claim 4, wherein 상기 제2 화소 버스라인은 상기 개구부를 통해 상기 제2 화소 전극과 전기적으로 연결된 유기 발광 표시 장치.The second pixel bus line is electrically connected to the second pixel electrode through the opening. 제4항에 있어서,The method of claim 4, wherein 상기 기판 위에 형성된 박막 트랜지스터를 덮으면서 상기 기판의 전면에 형성된 평탄화막을 더 포함하고,A planarization film formed on the entire surface of the substrate while covering the thin film transistor formed on the substrate, 상기 박막 트랜지스터는 소오스 전극 및 드레인 전극을 포함하고, The thin film transistor includes a source electrode and a drain electrode, 상기 제2 화소 버스라인은 상기 소오스 전극 및 상기 드레인 전극과 동일한 물질로 이루어진 유기 발광 표시 장치.The second pixel bus line is formed of the same material as the source electrode and the drain electrode. 제6항에 있어서,The method of claim 6, 상기 박막 트랜지스터는,The thin film transistor, 상기 소오스 전극 및 상기 드레인 전극 사이에 형성된 층간 절연막을 더 포함하고,And an interlayer insulating film formed between the source electrode and the drain electrode, 상기 제2 화소 버스라인은 상기 층간 절연막 위에 위치하는 유기 발광 표시 장치.The second pixel bus line is on the interlayer insulating layer. 제1항에 있어서,The method of claim 1, 상기 제2 화소 버스라인은 캐소드 버스라인 또는 공통 전원라인인 유기 발광 표시 장치.The second pixel bus line is a cathode bus line or a common power line.
KR1020070011726A 2007-02-05 2007-02-05 Organic light emitting diode display KR100846714B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070011726A KR100846714B1 (en) 2007-02-05 2007-02-05 Organic light emitting diode display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070011726A KR100846714B1 (en) 2007-02-05 2007-02-05 Organic light emitting diode display

Publications (1)

Publication Number Publication Date
KR100846714B1 true KR100846714B1 (en) 2008-07-16

Family

ID=39824664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070011726A KR100846714B1 (en) 2007-02-05 2007-02-05 Organic light emitting diode display

Country Status (1)

Country Link
KR (1) KR100846714B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160009269A (en) * 2014-07-16 2016-01-26 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030064322A (en) * 2002-01-24 2003-07-31 세이코 엡슨 가부시키가이샤 Luminous device and electronic appliances
JP2003241684A (en) 2001-12-11 2003-08-29 Seiko Epson Corp Display and electronic instrument
KR20040010233A (en) * 2002-07-18 2004-01-31 세이코 엡슨 가부시키가이샤 Electric optical device and electronic apparatus
JP2004055529A (en) 2002-05-28 2004-02-19 Seiko Epson Corp Light-emitting device and electronic apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003241684A (en) 2001-12-11 2003-08-29 Seiko Epson Corp Display and electronic instrument
KR20030064322A (en) * 2002-01-24 2003-07-31 세이코 엡슨 가부시키가이샤 Luminous device and electronic appliances
JP2004055529A (en) 2002-05-28 2004-02-19 Seiko Epson Corp Light-emitting device and electronic apparatus
KR20040010233A (en) * 2002-07-18 2004-01-31 세이코 엡슨 가부시키가이샤 Electric optical device and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160009269A (en) * 2014-07-16 2016-01-26 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
KR102373082B1 (en) 2014-07-16 2022-03-10 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100805154B1 (en) Organic light emitting display and method of manufacturing the same
KR100846711B1 (en) Organic light emitting display and method of manufacturing thesame
KR100805124B1 (en) Method for manufacturing display device
US9287531B2 (en) Organic light-emitting display device and method of manufacturing the same
US9590212B2 (en) Organic EL display device and method for manufacturing the organic EL display device
US8004178B2 (en) Organic light emitting diode display with a power line in a non-pixel region
KR100696303B1 (en) Organic electroluminescence display and manufacturing method
KR100859691B1 (en) Organiclight emitting display and manufacturing method of the same
KR101073552B1 (en) Organic light emitting diode display and method of manufacturing the same
US8384078B2 (en) Organic light emitting display device and method of manufacturing the same
KR100637228B1 (en) Organic light emitting device with improved pad structure and method for fabricating the same
KR100765261B1 (en) Display device
US10826008B2 (en) Display device
KR100874458B1 (en) Method for manufacturing an organic light emitting display device
KR20150021890A (en) Organic el display device
US20110127514A1 (en) Display device and method for manufacturing display device
KR101877451B1 (en) Organic light emitting diode display
KR20050051444A (en) Plat panel display device
KR20200093718A (en) Organic light emitting diode display device and method of manufacturing organic light emitting diode display device
KR20170080242A (en) Organic light emitting diode display device
KR101815255B1 (en) Organic light emitting display device and input pad thereof
US9337440B2 (en) Organic luminescent display device
US20080054268A1 (en) Display device and method of manufacturing the display device
KR100669715B1 (en) OLED and method for fabricating the same
KR100846714B1 (en) Organic light emitting diode display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 12