KR100842397B1 - A making method for probe structure - Google Patents

A making method for probe structure Download PDF

Info

Publication number
KR100842397B1
KR100842397B1 KR1020070044066A KR20070044066A KR100842397B1 KR 100842397 B1 KR100842397 B1 KR 100842397B1 KR 1020070044066 A KR1020070044066 A KR 1020070044066A KR 20070044066 A KR20070044066 A KR 20070044066A KR 100842397 B1 KR100842397 B1 KR 100842397B1
Authority
KR
South Korea
Prior art keywords
probe
substrate
seed
support
pattern
Prior art date
Application number
KR1020070044066A
Other languages
Korean (ko)
Inventor
최영환
반강현
Original Assignee
(주) 미코티엔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 미코티엔 filed Critical (주) 미코티엔
Priority to KR1020070044066A priority Critical patent/KR100842397B1/en
Application granted granted Critical
Publication of KR100842397B1 publication Critical patent/KR100842397B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

A method for manufacturing a probe structure is provided to reduce deformation of a substrate and to shorten a process time by suppressing generation of stress due to an electroplating process. An opening is formed on the upper surface of a substrate. A first and a second seed layer are formed on the opening and the upper surface of the substrate. A supporting part is formed on the first seed layer exposed in a partial region of the upper surface of the substrate. A wiring for the first seed layer is partially removed. A probe(200) supported by the supporting part is formed by burying the opening including the second seed layer and extending the opening horizontally. A connective part(300) is bonded with the probe. The probe is separated from the substrate. The substrate includes silicon, ceramic, and glass.

Description

프로브 구조물 제조 방법{A Making Method For Probe Structure}A making method for probe structure

도 1a 내지 도 1c는 종래 기술에 따른 프로브 구조물의 제조 과정을 나타내는 도면.1a to 1c is a view showing a manufacturing process of a probe structure according to the prior art.

도 2a 내지 도 2q는 본 발명의 일 실시예에 따른 프로브 구조물의 제조 과정을 나타내는 도면.2A to 2Q are views illustrating a manufacturing process of a probe structure according to an embodiment of the present invention.

도 3a 내지 도 3b는 시드 패턴의 형태를 나타내는 도면.3A-3B illustrate the shape of a seed pattern.

- 도면의 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawing-

100: 실리콘 기판100: silicon substrate

140a, 140b: 시드막140a, 140b: seed film

180: 지지부180: support

200: 프로브200: probe

300: 연결부300: connection

본 발명은 반도체 칩 검사장비에 적용되는 프로브 카드에 관한 것으로서, 보다 상세하게는 신뢰성이 우수한 고품질의 프로브 카드용 프로브 구조물의 제조 방 법에 관한 것이다.The present invention relates to a probe card applied to a semiconductor chip inspection equipment, and more particularly to a method of manufacturing a probe structure for a high quality probe card with excellent reliability.

반도체 칩은 웨이퍼 상에 회로 패턴을 형성시키는 공정과 회로 패턴이 형성된 웨이퍼를 각각의 칩으로 조립하는 어셈블리 공정을 통해 제조되며, 이러한 회로 패턴 형성 공정과 어셈블리 공정 사이에서는 각각의 칩의 전기적 특성을 검사하는 EDS(Electrical Die Sorting) 공정을 수행한다.The semiconductor chip is manufactured through a process of forming a circuit pattern on the wafer and an assembly process of assembling the wafer on which the circuit pattern is formed into each chip, and inspecting the electrical characteristics of each chip between the circuit pattern forming process and the assembly process. EDS (Electrical Die Sorting) process is performed.

EDS 공정은 웨이퍼를 구성하고 있는 칩들 중에서도 특히 불량 칩을 판별하기 위한 공정으로, 이러한 공정 수행을 위한 핵심요소가 프로브 카드이다.The EDS process is a process for discriminating defective chips among chips constituting a wafer, and a key element for performing such a process is a probe card.

일반적으로 프로브 카드는 PCB 어셈블리, 본체를 이루는 스페이스 트랜스포머(space transformer)와 하측으로 배열된 다수개의 프로브로 구성된다. 스페이스 트랜스포머는 케이블이나 커넥터 등의 인터페이스를 통하여 분석 시스템과 연결 되도록 구성되며, 하측의 프로브는 끝 단에 장착된 팁을 이용하여 웨이퍼 상의 반도체 칩 패드에 접촉하여 분석 시스템과 반도체 칩을 전기적으로 연결하도록 구성된다. 한편, 프로브가 멤스(MEMS: Micro Electromechanical System) 공정을 이용하여 제조되는 경우를 멤스 프로브 카드라고 한다.In general, a probe card consists of a PCB assembly, a space transformer constituting the body, and a plurality of probes arranged downward. The space transformer is configured to be connected to the analysis system through an interface such as a cable or a connector, and the lower probe contacts the semiconductor chip pad on the wafer using the tip mounted at the end to electrically connect the analysis system to the semiconductor chip. It is composed. On the other hand, when the probe is manufactured using a MEMS (Micro Electromechanical System) process is called a MEMS probe card.

도 1a 내지 도 1c는 종래 기술에 따른 프로브 구조물의 제조 과정의 세가지 예시를 나타내는 도면이다.1A to 1C are views illustrating three examples of a manufacturing process of a probe structure according to the prior art.

도 1a를 참조하면, 기판(10a)의 소정 영역을 식각하여 팁(20a)을 형성하고 팁(20a)의 상단에는 포스트(30a)를 결합한 후, 포스트(30a)의 상단부에 빔(40a)의 일단이 결합되도록 하여 프로브(50a)를 형성한다. 이후, 빔(40a)의 타단을 페이스트(60a)를 이용하여 연결부(70a)와 결합시켜 최종 프로브 구조물(1a)을 완성한다. 도 1a의 방법은 빔(30a)과 연결부(70a)를 결합시킬 때 빔(30a)이 받는 힘을 지탱할 지지대가 없기 때문에 빔(30a)과 연결부(70a)의 결합력이 약해지는 문제점이 있다.Referring to FIG. 1A, a predetermined area of the substrate 10a is etched to form a tip 20a, and a post 30a is coupled to an upper end of the tip 20a, and then a beam 40a is formed on an upper end of the post 30a. One end is coupled to form the probe 50a. Thereafter, the other end of the beam 40a is combined with the connecting portion 70a using the paste 60a to complete the final probe structure 1a. The method of FIG. 1A has a problem in that the coupling force between the beam 30a and the connecting portion 70a is weakened because there is no support to support the force that the beam 30a receives when the beam 30a and the connecting portion 70a are coupled.

도 1b를 참조하면, 기판(10b)의 소정 영역을 식각하여 팁(20b)과 포스트(30b)를 동시에 형성하고 포스트(30b)의 상단부에 빔(40b)의 일단이 결합되도록 하여 프로브(50b)를 형성한다. 이때, 빔(40b)는 기판(10b)에 밀착된 채로 포스트(30b)와 결합된다. 이후, 빔(40b)의 타단을 페이스트(60b)를 이용하여 연결부(70b)와 결합시켜 최종 프로브 구조물(1b)을 완성한다. 도 1b의 방법은 상술한 도 1a의 단점은 해결할 수 있지만 대신에 팁(20b)과 포스트(30b)를 형성하기 위한 기판(10b)의 식각 공정이 용이하지 않다는 문제점이 있다.Referring to FIG. 1B, a predetermined area of the substrate 10b is etched to simultaneously form the tip 20b and the post 30b, and the one end of the beam 40b is coupled to the upper end of the post 30b so that the probe 50b is connected. To form. At this time, the beam 40b is coupled to the post 30b while being in close contact with the substrate 10b. Thereafter, the other end of the beam 40b is combined with the connection part 70b using the paste 60b to complete the final probe structure 1b. Although the method of FIG. 1B solves the above-described disadvantages of FIG. 1A, the process of etching the substrate 10b for forming the tip 20b and the post 30b is not easy.

도 1c를 참조하면, 기판(10c)의 소정 영역을 식각하여 팁(20c)을 형성한 후에 팁(20c)의 상단에 포스트(30c)를 결합한다. 이후, 전기도금 공정에 의해 기판(10c) 상에 희생층용 금속막(15)을 전면적으로 형성한다. 이어서 CMP(Chemical Mechanical Polishing) 공정을 통하여 포스트(30c)를 노출시킨 후 포스트(30c)의 상단부에 빔(40c)의 일단이 결합되도록 하여 프로브(50c)를 형성한다. 이후, 빔(40c)의 타단을 페이스트(60c)를 이용하여 연결부(70c)와 결합시켜 최종 프로브 구조물(1c)을 완성한다. 도 1c의 방법은 상술한 도 1b의 단점은 해결할 수 있지만 대신에 희생층용 금속막을 형성하는 전기도금 공정 중에 스트레스가 발생하여 기판이 변형되는 문제점이 있다.Referring to FIG. 1C, after forming a tip 20c by etching a predetermined region of the substrate 10c, the post 30c is coupled to an upper end of the tip 20c. Thereafter, the sacrificial layer metal film 15 is entirely formed on the substrate 10c by the electroplating process. Subsequently, after the post 30c is exposed through a chemical mechanical polishing (CMP) process, one end of the beam 40c is coupled to the upper end of the post 30c to form the probe 50c. Thereafter, the other end of the beam 40c is combined with the connecting portion 70c by using the paste 60c to complete the final probe structure 1c. Although the method of FIG. 1C solves the above-described disadvantages of FIG. 1B, a stress is generated during the electroplating process of forming the metal layer for the sacrificial layer, thereby deforming the substrate.

이에 본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 신뢰성 이 우수한 고품질의 고품질의 프로브 카드용 프로브 구조물의 제조 방법을 제공하는 데에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and an object thereof is to provide a method for manufacturing a probe structure for a probe card of high quality and high quality with excellent reliability.

상기 목적을 달성하기 위해 본 발명에 따른 프로브 구조물 제조 방법은 기판 상에 개구를 형성하는 단계, 상기 기판의 상부면 및 상기 개구 상에 각각 제1 및 제2 시드막을 형성하는 단계, 상기 기판의 상부면 일부 영역에 노출된 상기 제1 시드막 상에 지지부를 형성하는 단계, 상기 제1 시드막용 배선의 일부 영역을 제거하는 단계, 상기 제2 시드막이 형성된 상기 개구를 매립하면서 수평으로 연장되어 상기 지지부에 의해 지지되는 프로브를 형성하는 단계, 상기 프로브에 연결부를 접합하는 단계; 및 상기 프로브를 상기 기판으로부터 분리하는 단계를 포함한다.In order to achieve the above object, a method of manufacturing a probe structure according to the present invention may include forming an opening on a substrate, forming a first seed layer and a second seed layer on the upper surface of the substrate and the opening, respectively, Forming a support part on the first seed film exposed to a portion of the surface, removing a part of the first seed film wire, and horizontally extending the opening in which the second seed film is formed; Forming a probe supported by the step of bonding a connection to the probe; And separating the probe from the substrate.

상기 기판은 실리콘, 세라믹 또는 유리를 포함할 수 있다. The substrate may comprise silicon, ceramic or glass.

상기 제1 시드막은 상기 지지부마다 대응되고 서로 이격되어 있는 복수개의 단위 시드 패턴을 포함할 수 있다.The first seed layer may include a plurality of unit seed patterns corresponding to each of the support portions and spaced apart from each other.

상기 제1 시드막용 배선의 일부 영역을 제거함으로써 상기 복수개의 단위 시드 패턴은 상호 전기적으로 격리될 수 있다. The plurality of unit seed patterns may be electrically isolated from each other by removing a portion of the first seed layer interconnection.

상기 지지부와 상기 프로브는 서로 다른 금속일 수 있다.The support and the probe may be different metals.

상기 지지부는 구리 또는 알루미늄을 포함하며, 상기 프로브는 니켈/코발트 합금, 니켈, 텅스텐 중 어느 하나를 포함할 수 있다.The support may include copper or aluminum, and the probe may include any one of nickel / cobalt alloy, nickel, and tungsten.

상기 지지부 및 상기 프로브의 형성 방법은 전기 도금법을 포함할 수 있다. The support and the method of forming the probe may include an electroplating method.

상기 지지부 형성 후에 CMP(Chemical Mechanical Polishing)를 이용하여 상 기 지지부의 상면을 평탄화하는 단계를 더 포함할 수 있다.After forming the support part, the method may further include planarizing an upper surface of the support part by using chemical mechanical polishing (CMP).

상기 프로브 형성 후에 상기 개구 부위의 기판을 식각하여 상기 프로브를 플로팅하는 단계를 더 포함할 수 있다.After forming the probe, the method may further include etching the substrate of the opening to float the probe.

상기 개구 부위의 기판 식각 방법은 SF6 가스 플라즈마를 이용하는 건식 식각법을 포함할 수 있다.The substrate etching method of the opening portion may include a dry etching method using SF 6 gas plasma.

이하 첨부된 도면을 참조하여 본 발명의 구성을 상세하게 설명하도록 한다.Hereinafter, the configuration of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2q는 본 발명의 일 실시예에 따른 프로브 구조물의 제조 과정을 나타내는 도면이다.2A to 2Q are views illustrating a manufacturing process of a probe structure according to an embodiment of the present invention.

도 2a를 참조하면, 통상적인 포토 리소그래피 공정을 이용하여 기판(100) 상에 개구(120)가 형성될 영역을 정의하는 제1 패턴(110)을 형성한다. 통상적인 포토 리소그래피 공정은 이미 공지의 기술이므로 본 명세서에서는 이에 대한 상세한 설명은 생략하기로 한다. 기판(100)은 실리콘, 세라믹, 유리를 포함할 수 있다. 제1 패턴(110)은 산화물, 질화물, 산질화물을 포함할 수 있다. 기판(100)이 실리콘인 경우 제1 패턴(110)은 실리콘 기판을 산화시킨 1㎛ 두께의 실리콘 산화막인 것이 바람직하다. 기판(100)은 향후 프로브를 제조한 후에 제거되는 희생 기판의 역할을 한다.Referring to FIG. 2A, a first pattern 110 is formed on the substrate 100 to define a region in which the opening 120 is to be formed using a conventional photolithography process. Since the conventional photolithography process is already known, a detailed description thereof will be omitted herein. The substrate 100 may include silicon, ceramic, or glass. The first pattern 110 may include an oxide, nitride, and oxynitride. When the substrate 100 is silicon, the first pattern 110 is preferably a silicon oxide film having a thickness of 1 μm in which the silicon substrate is oxidized. Substrate 100 serves as a sacrificial substrate that is removed after fabrication of the probe in the future.

도 2b를 참조하면, 제1 패턴(110)을 식각 마스크로 하여 실리콘 기판(100)을 식각하여 개구(120)를 형성한다. 실리콘 기판(100)은 예를 들어, 수산화칼륨(KOH) 용액을 사용하는 습식 식각법으로 식각한다. 도시한 바와 같이, 개구(120)는 원뿔 형태로 형성되어 있으나 사용자의 필요에 의해 다른 다각형 형태로 형성될 수 있다.Referring to FIG. 2B, the silicon substrate 100 is etched using the first pattern 110 as an etching mask to form the opening 120. The silicon substrate 100 is etched by a wet etching method using, for example, potassium hydroxide (KOH) solution. As shown, the opening 120 is formed in the shape of a cone, but may be formed in another polygonal shape according to the needs of the user.

도 2c를 참조하면, 제1 패턴(110) 상에 제2 패턴(130)을 형성한다. 제2 패턴(130)은 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 성장시킨 2 내지 3㎛ 두께의 실리콘 산화막으로 하는 것이 바람직하다. 제2 패턴(130)은 향후 도 2o에서의 프로브(200) 플로팅 공정의 원활한 진행을 위해 필요하다. Referring to FIG. 2C, a second pattern 130 is formed on the first pattern 110. The second pattern 130 may be a silicon oxide film having a thickness of 2 to 3 μm grown using a Plasma Enhanced Chemical Vapor Deposition (PECVD) method. The second pattern 130 is necessary for smooth progress of the floating process of the probe 200 in FIG. 2O.

도 2d를 참조하면, 통상적인 포토 리소그래피 공정을 이용하여 개구(120) 및 제2 패턴(130)의 일부 영역 상에 제3 패턴(140a, 140b)을 형성한다. 제3 패턴(140a, 140b)은 향후 지지부(180) 및 프로브(200) 형성시 사용되는 전기도금 공정을 적용하기 위한 시드막의 역할을 한다. 제3 패턴(140a, 140b)은 구리 또는 티틴 등을 포함하며 스퍼터링법을 이용하여 형성된다. 제3 패턴(140a, 140b)은 지지부(180) 형성을 위해 제2 패턴(130) 상에 형성되는 제1 시드 패턴(140a)와 프로브(200) 형성을 위해 개구(120) 상에 형성되는 제2 시드 패턴(140b)로 구성된다.Referring to FIG. 2D, third patterns 140a and 140b are formed on a portion of the opening 120 and the second pattern 130 using a conventional photolithography process. The third patterns 140a and 140b serve as seed layers for applying an electroplating process to be used in forming the support part 180 and the probe 200 in the future. The third patterns 140a and 140b include copper or titin and are formed using a sputtering method. The third patterns 140a and 140b are formed on the opening 120 to form the first seed pattern 140a and the probe 200, which are formed on the second pattern 130 to form the support 180. It consists of a 2 seed pattern 140b.

도 3a는 도 2d의 단계를 마친 후의 제1(140a) 및 제2 시드 패턴(140b)의 형태를 개략적으로 나타낸 평면도이다. 도시한 바와 같이, 제1 시드 패턴(140a)은 복수개의 서로 일정 간격으로 이격되어 있는 단위 시드 패턴으로 이루어지며, 이들 단위 시드 패턴을 전기적으로 연결하여 주는 배선(142a)과 전기도금 공정시 접지와 연결되는 전극(144a)이 제1 시드 패턴(140a)과 결합되어 있다. 또한, 제2 시드 패턴(140b) 역시 배선(142b)과 전극(144b)이 연결되어 있다. 제2 시드 패턴(140b) 상의 점선의 원은 개구(120)를 나타낸다.3A is a plan view schematically illustrating the shapes of the first 140a and the second seed patterns 140b after completing the step of FIG. 2D. As illustrated, the first seed pattern 140a includes a plurality of unit seed patterns spaced apart from each other at predetermined intervals, the wiring 142a for electrically connecting the unit seed patterns, and the ground during the electroplating process. The electrode 144a to be connected is coupled to the first seed pattern 140a. In addition, the second seed pattern 140b is also connected to the wiring 142b and the electrode 144b. The dotted circle on the second seed pattern 140b represents the opening 120.

도 2e를 참조하면, 통상적인 포토 리소그래피 공정을 이용하여 제1(140a) 및 제2 시드 패턴(140b)의 일부 영역 상에 제4 패턴(150)을 형성한다. 제 4 패턴(150)은 향후 도 2j 단계에서 제1 시드 패턴(140a)용 배선(142a)의 일부 영역을 식각할 때 개구(120) 상의 제2 시드 패턴(140b)은 식각되지 않도록 하는 보호막의 역할을 한다. 제4 패턴(150)은 산화물, 질화물, 산질화물을 포함할 수 있다.Referring to FIG. 2E, a fourth pattern 150 is formed on a portion of the first 140a and the second seed pattern 140b using a conventional photolithography process. The fourth pattern 150 may be formed by protecting the second seed pattern 140b on the opening 120 from being etched when the partial region of the wiring 142a for the first seed pattern 140a is etched in step 2J. Play a role. The fourth pattern 150 may include oxides, nitrides, and oxynitrides.

도 2f를 참조하면, 통상적인 포토 리소그래피 공정을 이용하여 제4 패턴(150) 상에 제5 패턴(160)을 형성한다. 제5 패턴(160)은 향후 도 2h 단계에서 지지부(180) 형성을 위한 전기도금 공정시 도 2j 단계에서 식각을 위해 노출되어 있는 제1 시드 패턴(140a)용 배선(142a)의 일부 영역 상에는 전기도금이 진행되지 못하도록 하는 보호막의 역할을 한다. 제5 패턴(160)은 산화물, 질화물, 산질화물을 포함할 수 있다.Referring to FIG. 2F, the fifth pattern 160 is formed on the fourth pattern 150 using a conventional photolithography process. The fifth pattern 160 may be electrically disposed on a portion of the wiring 142a for the first seed pattern 140a that is exposed for etching in FIG. 2J during the electroplating process for forming the support 180 in FIG. 2H. It serves as a protective film to prevent the plating from proceeding. The fifth pattern 160 may include oxides, nitrides, and oxynitrides.

도 2g를 참조하면, 통상적인 포토 리소그래피 공정을 이용하여 제5 패턴(160) 상에 지지부(180)가 형성될 영역(172)을 정의하는 제6 패턴(170)을 형성한다. 제6 패턴(170)에 의해 프로브(200)의 팁과 포스트가 형성될 영역(174) 및 제1 시드 패턴(140a)용 배선(142a)의 일부가 식각될 영역(176)도 같이 정의된다. 제6 패턴(170)은 포토 레지스트를 포함할 수 있다.Referring to FIG. 2G, a sixth pattern 170 defining a region 172 on which the support 180 is to be formed is formed on the fifth pattern 160 using a conventional photolithography process. A region 174 in which the tip and the post of the probe 200 are to be formed by the sixth pattern 170 and a region 176 in which a part of the wiring 142a for the first seed pattern 140a is to be etched are also defined. The sixth pattern 170 may include photoresist.

도 2h를 참조하면, 통상적인 전기도금 공정을 이용하여 노출되어 있는 제1 시드 패턴(140a)을 시드로 영역(172) 상에 지지부(180)를 형성한다. 원활한 지지부(180) 형성을 위하여 노출되어 있는 제1 시드 패턴(140a)의 표면을 플라즈마 세정할 수 있다. 지지부(180)는 구리 또는 알루미늄과 같은 금속을 포함할 수 있다. 이때, 영역(174) 상에는 제4(150) 및 제5 패턴(160)이 보호막으로 작용하여 전기도금이 진행되지 않고, 영역(176) 상에는 제5 패턴(160)이 보호막으로 작용하여 전기도금이 진행되지 않는다. 전기도금 공정시 제1 시드 패턴(140a)용 전극(144a)에는 접지 전극이 연결된다. 통상적인 전기도금 공정은 이미 공지의 기술이므로 본 명세서에서는 이에 대한 상세한 설명은 생략하기로 한다.Referring to FIG. 2H, the support 180 is formed on the region 172 with the first seed pattern 140a exposed by using a conventional electroplating process. The surface of the exposed first seed pattern 140a may be plasma cleaned to form the support 180 smoothly. The support 180 may include a metal such as copper or aluminum. In this case, the fourth 150 and the fifth pattern 160 act as a passivation layer on the region 174, and the electroplating does not proceed. On the region 176, the fifth pattern 160 acts as a passivation layer and thus electroplating is performed. It does not proceed. In the electroplating process, the ground electrode is connected to the electrode 144a for the first seed pattern 140a. Since the conventional electroplating process is already known technology, a detailed description thereof will be omitted.

한편, 도 3a에서 도시한 바와 같이, 제1 시드 패턴(140a)은 복수개의 단위 시드 패턴으로 구성되어 있기 때문에 지지부(180)는 단위 시드 패턴 상에만 형성된다. 따라서, 전기도금 공정에 의해 형성되는 지지부(180)의 전체적인 면적을 줄여서 스트레스에 의한 기판(100)의 변형을 저감시킬 수 있으며, 향후 지지부(180)를 제거하여 프로브 구조물을 기판(100)을부터 분리시킬 때 공정 시간이 현저하게 단축된다.Meanwhile, as shown in FIG. 3A, since the first seed pattern 140a includes a plurality of unit seed patterns, the support 180 may be formed only on the unit seed pattern. Therefore, the deformation of the substrate 100 due to stress can be reduced by reducing the overall area of the support 180 formed by the electroplating process, and in the future, the probe structure is removed from the substrate 100 by removing the support 180. The process time is significantly shortened when separating.

도 2i를 참조하면, 통상적인 평단화 공정을 이용하여 지지부(180)의 상부면을 평탄화시킨다. 평탄화 공정은 CMP(Chemical Mechanical Polishing), 에치백, 그라인딩법 등을 포함할 수 있으나 CMP법을 사용하는 것이 바람직하다. 그 후, 영역(174) 및 영역(176)에 노출되어 있는 제5 패턴(160)을 식각한다.Referring to FIG. 2I, the top surface of the support 180 is planarized using a conventional planarization process. The planarization process may include chemical mechanical polishing (CMP), etch back, grinding, or the like, but it is preferable to use CMP. Thereafter, the fifth pattern 160 exposed to the regions 174 and 176 is etched.

도 2j를 참조하면, 영역(176)에 노출되어 있는 제1 시드(140a) 패턴을 식각한다. 이 과정에서 제4 패턴(150)이 보호막의 역할을 하여 개구(120) 상의 제2 시드 패턴(140b)은 식각되지 않는다. 그 후, 영역(174)에 노출되어 있는 제4 패턴(150)을 식각하여 제2 시드 패턴(140b)을 노출시킨다.Referring to FIG. 2J, the first seed 140a pattern exposed to the region 176 is etched. In this process, the fourth pattern 150 serves as a passivation layer so that the second seed pattern 140b on the opening 120 is not etched. Thereafter, the fourth pattern 150 exposed to the region 174 is etched to expose the second seed pattern 140b.

도 3b는 도 2j의 단계를 마친 후의 제1(140a) 및 제2 시드 패턴(140b)의 형 태를 개략적으로 나타낸 평면도이다. 도시한 바와 같이, 도 2j의 단계를 거치면 영역(176)에 노출되어 있는 제1 시드(140a) 패턴, 즉 제1 시드 패턴(140a)용 배선(142a)의 일부 영역(예를 들어, 점선의 직사각형 내부에 존재하는 배선)이 식각된다. 이로써 제1 시드 패턴(140a)을 구성하는 복수개의 단위 시드 패턴은 모두 전기적으로 격리(isolate)된다. 3B is a plan view schematically illustrating the shape of the first 140a and the second seed pattern 140b after completing the step of FIG. 2J. As shown in FIG. 2J, a portion of the first seed 140a pattern exposed to the region 176, that is, a portion of the wiring 142a for the first seed pattern 140a (for example, a dotted line) is shown. Wires existing inside the rectangle) are etched. As a result, the plurality of unit seed patterns constituting the first seed pattern 140a are all electrically isolated.

도 2k를 참조하면, 통상적인 포토 리소그래피 공정을 이용하여 제6 패턴(180) 상에 프로브(200)의 빔이 형성될 영역 (192)을 정의하는 제7 패턴(190)을 형성한다. 제7 패턴(190)은 DFR(Dry Film Resist)을 포함할 수 있다. Referring to FIG. 2K, a seventh pattern 190 is formed on the sixth pattern 180 to define a region 192 on which the beam of the probe 200 is to be formed using a conventional photolithography process. The seventh pattern 190 may include a dry film resist (DFR).

도 2l을 참조하면, 통상적인 전기도금 공정을 이용하여 노출되어 있는 제2 시드 패턴(140b)을 시드로 영역(174) 및 영역(192) 상에 팁, 포스트 및 빔으로 구성되는 프로브(200)를 형성한다. 원활한 프로브(200) 형성을 위하여 노출되어 있는 제2 시드 패턴(140b)의 표면을 플라즈마 세정할 수 있다. 프로브(200)는 지지부(180)와 다른 재질의 금속인 것이 바람직하며, 니켈/코발트 합금, 니켈, 텅스텐 중 어느 하나를 포함할 수 있다. 전기도금 공정시 제2 시드 패턴(140b)용 전극(144b)에는 접지 전극이 연결된다. Referring to FIG. 2L, a probe 200 configured as a tip, a post, and a beam on a region 174 and a region 192 is formed by seeding the second seed pattern 140b exposed using a conventional electroplating process. To form. Plasma cleaning may be performed on the exposed surface of the second seed pattern 140b to form the probe 200. The probe 200 is preferably made of a metal different from that of the support 180, and may include any one of nickel / cobalt alloy, nickel, and tungsten. In the electroplating process, the ground electrode is connected to the electrode 144b for the second seed pattern 140b.

도 2j 및 도 3b에서 설명한 바와 같이, 전기도금 공정에 의해 프로브(200)를 형성하기 전에 지지부(180) 형성시 시드로 작용하는 제1 시드 패턴(140a)을 이루는 복수개의 단위 시드 패턴을 모두 전기적으로 격리시키는 구성은 본 발명의 중요한 특징 중에 하나로서 도 2l의 단계와 관련하여 다음과 같은 장점이 있다.As described with reference to FIGS. 2J and 3B, before forming the probe 200 by an electroplating process, all of the plurality of unit seed patterns constituting the first seed pattern 140a serving as a seed when the support part 180 is formed may be electrically transferred. The isolation structure is an important feature of the present invention and has the following advantages with respect to the step of FIG.

먼저, 도 3에 도시한 바와 같이, 일반적으로 생산성 제고의 측면에서 하나의 기판에 복수개의 지지부 및 프로브가 제조된다. 또한, 도 2에 도시된 바와 같이, 프로브(200)는 수직 방향으로 성장하는 팁과 포스트, 수평 방향으로 성장하는 빔으로 구성되는데, 전기도금 공정이 이상적으로 진행된다면 복수개의 프로브 각각은 동일한 속도로 성장하여 대응하는 지지부와 동시에 접촉되어 결합되어야 한다. 그러나, 전기도금 공정의 특성상 프로브 각각의 성장 속도는 동일하지 못하여 복수개의 프로브 중에서 가장 먼저 대응하는 지지부와 연결되는 프로브가 존재하게 된다. 이때, 복수개의 지지부를 형성하기 위한 시드 패턴이 본 발명과는 달리 서로 전기적으로 격리되어 있는 복수개의 단위 시드 패턴으로 이루어져 있지 않다고 하면, 대응하는 지지부에 가장 먼저 성장하여 결합되는 프로브에 의하여 복수개의 지지부 전체가 전기적 폐쇄 회로(closed circuit)를 구성함으로써 아직 프로브와 접촉되지 않은 지지부에서도 도금막이 형성되는 문제점이 발생한다. 이와 같이, 프로브가 시드로부터 일 방향으로 성장하는 단일 도금막으로 형성되지 못하고, 프로브 형성용 시드로부터 성장하는 도금막과 지지부로부터 성장하는 도금막의 구성되는 이중 도금막으로 형성된다고 하면, 프로브 내에는 이중 도금막이 만나는 계면이 존재하게 된다. 일반적으로 계면은 크랙과 같은 결함(defect)이 필수적으로 발생하기 때문에 이중 도금막의 형성은 프로브의 신뢰성에 악 영향을 미치게 된다.First, as shown in FIG. 3, in general, a plurality of supports and probes are manufactured on one substrate in terms of increasing productivity. In addition, as shown in Figure 2, the probe 200 is composed of a tip and a post growing in the vertical direction, the beam growing in the horizontal direction, if the electroplating process is ideally progressed each of the plurality of probes at the same speed It must grow and engage in contact with the corresponding support simultaneously. However, due to the characteristics of the electroplating process, the growth rates of the probes are not the same, so that the probes connected to the corresponding supporting parts among the plurality of probes exist first. At this time, if the seed pattern for forming a plurality of support portion does not consist of a plurality of unit seed patterns electrically isolated from each other, unlike the present invention, a plurality of support portions by a probe that is first grown and coupled to the corresponding support portion Since the whole constitutes an electrically closed circuit, a problem arises in that a plating film is formed even in a support part that is not yet in contact with the probe. Thus, if the probe is not formed of a single plated film grown in one direction from the seed, but formed of a double plated film composed of a plated film grown from the seed for forming the probe and a plated film grown from the support portion, The interface where the plating film meets exists. In general, since the interface is essentially caused defects such as cracks, the formation of the double plating film adversely affects the reliability of the probe.

그러나, 도 3b에 도시한 바와 같이, 지지부 형성용 시드막인 제1 시드 패턴(140a)이 모두 전기적으로 격리되어 있는 복수개의 단위 시드 패턴으로 이루어진다면, 설령 어느 하나의 프로브가 대응하는 지지부와 접촉되었다고 하여도 프로브와 가장 먼저 접촉된 지지부 이외의 다른 지지부는 모두 전기적으로 격리되어 있기 때문에 도금막이 형성될 수 없게 된다. 따라서, 본 발명에서는 모든 프로브가 제1 시드 패턴으로부터 한 방향으로만 성장하여 단일 도금막으로 형성되기 때문에, 프로브 내에 크랙이 발생할 가능성이 없어 프로브의 신뢰성이 크게 향상되는 장점이 있다.However, as illustrated in FIG. 3B, when all of the first seed patterns 140a, which are the seed film for forming the support part, are formed of a plurality of unit seed patterns electrically isolated from each other, any one probe may contact the corresponding support part. Even if it is, even if the support parts other than the support part which contacted the probe first are all electrically isolated, the plating film cannot be formed. Therefore, in the present invention, since all the probes are grown in one direction only from the first seed pattern to form a single plated film, there is no possibility of cracking in the probes, and thus the reliability of the probes is greatly improved.

도 2m을 참조하면, 제6(170) 및 제7(190) 패턴을 식각하여 제거한다. 식각 방법으로는 습식 식각법이나 플라즈마 애싱(ashing) 방법을 포함할 수 있다.Referring to FIG. 2M, the sixth 170 and seventh 190 patterns are removed by etching. The etching method may include a wet etching method or a plasma ashing method.

도 2n을 참조하면, 기판(100) 상에 남아 있는 제1(140a) 및 제2 시드 패턴(140b), 제4(150) 및 제5 패턴(160)을 식각하여 제거한다. 식각 방법으로는 습식 식각법을 포함할 수 있다.Referring to FIG. 2N, the first 140a and the second seed pattern 140b, the fourth 150, and the fifth pattern 160 remaining on the substrate 100 are removed by etching. The etching method may include a wet etching method.

도 2o를 참조하면, 프로브(200)로부터 희생 기판의 역할을 하는 기판(100)을 용이하게 분리시키기 위하여 개구(120) 부근의 영역을 식각하여 프로브(200)를 플로팅시킨다. 식각 방법은 SF6 가스 플라즈마를 이용하는 건식 식각법을 포함할 수 있다. 이때, 제3 패턴(130)은 상기 식각 과정에서 일어날 수 있는 지지부(180)의 손상을 방지하는 역할을 한다.Referring to FIG. 2O, in order to easily separate the substrate 100 serving as the sacrificial substrate from the probe 200, an area near the opening 120 is etched to float the probe 200. The etching method may include a dry etching method using SF 6 gas plasma. In this case, the third pattern 130 serves to prevent damage to the support unit 180 that may occur in the etching process.

도 2p를 참조하면, 페이스트(400)를 사용하여 프로브(200)의 빔 일단과 연결부(300)를 결합시킨다. Referring to FIG. 2P, one end of the beam of the probe 200 and the connection part 300 are combined by using the paste 400.

도 2q를 참조하면, 지지부(180)를 식각하여 기판(100)과 프로브(200)를 분리시킴으로써 최종적으로 프로브 구조물(1000)이 완성된다. 식각 방법으로는 습식 식각법을 포함할 수 있다.Referring to FIG. 2Q, the probe structure 1000 is finally completed by etching the support 180 to separate the substrate 100 and the probe 200. The etching method may include a wet etching method.

본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.Although the present invention has been shown and described with reference to preferred embodiments as described above, it is not limited to the above embodiments and various modifications made by those skilled in the art without departing from the spirit of the present invention. Modifications and variations are possible. Such modifications and variations are intended to fall within the scope of the invention and the appended claims.

본 발명에 따르면, 프로브 형성용 시드가 서로 전기적으로 격리되어 있는 복수개의 단위 패턴으로 이루어지는 구성을 채택함으로써, 전기도금 공정에 의한 스트레스 발생을 억제하여 기판의 변형을 줄이고 공정 시간을 단축시킬 수 있으며, 또한 프로브 내의 크랙 발생을 억제하여 프로브 구조물의 신뢰성을 향상시키는 효과가 있다.According to the present invention, by adopting a configuration consisting of a plurality of unit patterns in which the seed for forming the probe is electrically isolated from each other, it is possible to suppress the occurrence of stress caused by the electroplating process to reduce deformation of the substrate and shorten the process time, In addition, there is an effect of improving the reliability of the probe structure by suppressing the occurrence of cracks in the probe.

Claims (10)

기판 상에 개구를 형성하는 단계;Forming an opening on the substrate; 상기 기판의 상부면 및 상기 개구 상에 각각 제1 및 제2 시드막을 형성하는 단계;Forming first and second seed films on an upper surface and the opening of the substrate, respectively; 상기 기판의 상부면 일부 영역에 노출된 상기 제1 시드막 상에 지지부를 형성하는 단계; Forming a support on the first seed layer exposed to a portion of the upper surface of the substrate; 상기 제1 시드막용 배선의 일부 영역을 제거하는 단계;Removing a portion of the first seed layer wiring line; 상기 제2 시드막이 형성된 상기 개구를 매립하면서 수평으로 연장되어 상기 지지부에 의해 지지되는 프로브를 형성하는 단계; Forming a probe supported by the support part by extending horizontally while filling the opening in which the second seed film is formed; 상기 프로브에 연결부를 접합하는 단계; 및 Bonding a connection to the probe; And 상기 프로브를 상기 기판으로부터 분리하는 단계를 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.And separating the probe from the substrate. 제1항에 있어서, The method of claim 1, 상기 기판은 실리콘, 세라믹 또는 유리를 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법. And the substrate comprises silicon, ceramic or glass. 제1항에 있어서, The method of claim 1, 상기 제1 시드막은 상기 지지부마다 대응되고 서로 이격되어 있는 복수개의 단위 시드 패턴을 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.The first seed layer may include a plurality of unit seed patterns corresponding to each of the support portions and spaced apart from each other. 제3항에 있어서, The method of claim 3, 상기 제1 시드막용 배선의 일부 영역을 제거함으로써 상기 복수개의 단위 시드 패턴은 상호 전기적으로 격리되는 것을 특징으로 하는 프로브 구조물 제거 방법.And removing the partial region of the first seed layer wiring line, wherein the plurality of unit seed patterns are electrically isolated from each other. 제1항에 있어서, The method of claim 1, 상기 지지부와 상기 프로브는 서로 다른 금속으로 이루어지는 것을 특징으로 하는 프로브 구조물 제조 방법.And the support and the probe are made of different metals. 제5항에 있어서, The method of claim 5, 상기 지지부는 구리 또는 알루미늄을 포함하며, 상기 프로브는 니켈/코발트 합금, 니켈, 텅스텐 중 어느 하나를 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.The support includes copper or aluminum, and the probe includes any one of nickel / cobalt alloy, nickel, and tungsten. 제1항에 있어서, The method of claim 1, 상기 지지부 및 상기 프로브의 형성 방법은 전기 도금법을 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.The support and the method of forming the probe method of producing a probe structure, characterized in that it comprises an electroplating method. 제1항에 있어서, The method of claim 1, 상기 지지부 형성 후에 CMP(Chemical Mechanical Polishing)를 이용하여 상기 지지부의 상면을 평탄화하는 단계를 더 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.And after the support is formed, planarizing the upper surface of the support by using chemical mechanical polishing (CMP). 제1항에 있어서,The method of claim 1, 상기 프로브 형성 후에 상기 개구 부위의 기판을 식각하여 상기 프로브를 플로팅하는 단계를 더 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법.And etching the substrate of the opening portion after the probe is formed to float the probe. 제9항에 있어서, The method of claim 9, 상기 개구 부위의 기판 식각 방법은 SF6 가스 플라즈마를 이용하는 건식 식각법을 포함하는 것을 특징으로 하는 프로브 구조물 제조 방법. The substrate etching method of the opening portion comprises a dry etching method using a SF 6 gas plasma.
KR1020070044066A 2007-05-07 2007-05-07 A making method for probe structure KR100842397B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070044066A KR100842397B1 (en) 2007-05-07 2007-05-07 A making method for probe structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070044066A KR100842397B1 (en) 2007-05-07 2007-05-07 A making method for probe structure

Publications (1)

Publication Number Publication Date
KR100842397B1 true KR100842397B1 (en) 2008-07-01

Family

ID=39823296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070044066A KR100842397B1 (en) 2007-05-07 2007-05-07 A making method for probe structure

Country Status (1)

Country Link
KR (1) KR100842397B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003215161A (en) 2002-01-22 2003-07-30 Tokyo Electron Ltd Probe, method of manufacturing probe, method and device for attaching probe, and probe card
KR20040040079A (en) * 2002-11-06 2004-05-12 주식회사 파이컴 Electric contact element for testing electro device
KR20060027423A (en) * 2004-09-22 2006-03-28 주식회사 파이컴 Manufacture method of vertical-type electric contactor and vertical-type electric contactor thereof
US7081624B2 (en) 2003-05-16 2006-07-25 The Board Of Trustees Of The University Of Illinois Scanning probe microscopy probes and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003215161A (en) 2002-01-22 2003-07-30 Tokyo Electron Ltd Probe, method of manufacturing probe, method and device for attaching probe, and probe card
KR20040040079A (en) * 2002-11-06 2004-05-12 주식회사 파이컴 Electric contact element for testing electro device
US7081624B2 (en) 2003-05-16 2006-07-25 The Board Of Trustees Of The University Of Illinois Scanning probe microscopy probes and methods
KR20060027423A (en) * 2004-09-22 2006-03-28 주식회사 파이컴 Manufacture method of vertical-type electric contactor and vertical-type electric contactor thereof

Similar Documents

Publication Publication Date Title
KR100749735B1 (en) Method of fabricating cantilever type probe and method of fabricating probe card using the same
US6651325B2 (en) Method for forming cantilever beam probe card and probe card formed
US7479237B2 (en) Method of fabricating vertical probe head
US20080110019A1 (en) Probe card and method for constructing same
KR100586675B1 (en) Manufacture method of vertical-type electric contactor and vertical-type electric contactor thereof
KR100703043B1 (en) Probe substrate for test and manufacturing method thereof
KR100842397B1 (en) A making method for probe structure
KR100580784B1 (en) Method for manufacturing electric contactor
KR101273970B1 (en) Method of Manufacturing Probe Needle and Probe
KR100796207B1 (en) Method for forming probe structure of probe card
KR100773375B1 (en) Manufacturing method for probe tip
KR100980002B1 (en) Probe and method for fabricating the same
US7723143B2 (en) Method for manufacturing cantilever structure of probe card
KR100963369B1 (en) Electric Conduction pin, method of manufacturing the Electric conduction pin
JP5351453B2 (en) Contact probe complex
KR100840765B1 (en) Method for manufacturing probe of cantilever type
KR100627977B1 (en) Vertical-type probe manufacturing method
KR100806380B1 (en) Method for producing probe card and probe card thereby
KR101334458B1 (en) A Probe Structure And Making Method For The Same
KR100823312B1 (en) Method for manufacturing probe card and probe card manufactured thereby
KR100928901B1 (en) Probe card manufacturing method
JP5353313B2 (en) Semiconductor device
US20080061806A1 (en) Probe substrate for test and manufacturing method thereof
KR101301737B1 (en) Method for producing probe card
KR101097147B1 (en) A Method For Fabricating Probe Structure of Probe Card

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130313

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee