KR100837884B1 - method for fabricating Liquid Crystal Display device - Google Patents

method for fabricating Liquid Crystal Display device Download PDF

Info

Publication number
KR100837884B1
KR100837884B1 KR1020010089128A KR20010089128A KR100837884B1 KR 100837884 B1 KR100837884 B1 KR 100837884B1 KR 1020010089128 A KR1020010089128 A KR 1020010089128A KR 20010089128 A KR20010089128 A KR 20010089128A KR 100837884 B1 KR100837884 B1 KR 100837884B1
Authority
KR
South Korea
Prior art keywords
photoresist pattern
layer
film
pattern
photoresist
Prior art date
Application number
KR1020010089128A
Other languages
Korean (ko)
Other versions
KR20030058614A (en
Inventor
김인교
조향미
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020010089128A priority Critical patent/KR100837884B1/en
Publication of KR20030058614A publication Critical patent/KR20030058614A/en
Application granted granted Critical
Publication of KR100837884B1 publication Critical patent/KR100837884B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/14Protective coatings, e.g. hard coatings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase

Abstract

본 발명은 포토마스크 수를 절감할 수 있는 액정표시장치의 제조방법에 관해 개시한다.The present invention relates to a method of manufacturing a liquid crystal display device which can reduce the number of photomasks.

개시된 본 발명의 액정표시장치의 제조방법은 글라스기판 상에 제 1금속막 및 게이트 전극 형성영역이 정의된 제1감광막 패턴을 차례로 형성하는 단계와, 제 1감광막 패턴을 마스크로 하고 제 1금속막을 제거하여 게이트 전극을 형성하는 단계와, 제 1감광막 패턴을 제거하는 단계와, 게이트 전극을 포함한 기판 상에 게이트 절연막, 비정질 실리콘층, 투명도전막 제 2금속막 및 반도체층 및 화소전극 형성영역이 정의된 제 2감광막 패턴을 형성하는 단계와, 제 2감광막 패턴을 마스크로 하고 제 2금속막, 투명도전막 및 비정질 실리콘층을 제거하여 각각의 반도체층 및 화소 전극을 형성하는 단계와, 제 2감광막 패턴 에싱을 진행하여 픽셀쪽을 제거하여 제 3감광막 패턴을 형성하는 단계와,제 3감광막 패턴을 마스크로 하고 잔류된 제 2금속막을 식각하여 각각의 소오스/드레인 전극을 형성하는 단계와, 제 3감광막 패턴을 제거하는 단계와, 소오스/드레인을 포함한 기판 상에 활성화층, 보호막 및 화소영역이 정의된 제 4감광막 패턴을 차례로 형성하는 단계와, 제 4감광막 패턴을 마스크로 하고 활성화층 및 보호막을 제거하는 단계와, 제 4감광막 패턴을 제거하는 단계를 포함한다.A method of manufacturing a liquid crystal display device according to the present invention includes sequentially forming a first photoresist film pattern on which a first metal film and a gate electrode forming region are defined on a glass substrate, and using the first photoresist film pattern as a mask. Forming a gate electrode by removing the first photoresist pattern; and defining a gate insulating film, an amorphous silicon layer, a transparent conductive film, a second metal film, a semiconductor layer, and a pixel electrode forming region on a substrate including the gate electrode. Forming a second photoresist pattern, forming a semiconductor layer and a pixel electrode by removing the second metal film, the transparent conductive film, and the amorphous silicon layer using the second photoresist pattern as a mask, and the second photoresist pattern Removing the pixels to form a third photoresist pattern, and etching the remaining second metal layer by using the third photoresist pattern as a mask. Forming each source / drain electrode, removing the third photoresist pattern, sequentially forming a fourth photoresist pattern having an active layer, a protective film, and a pixel region defined on the substrate including the source / drain; And removing the active layer and the protective film using the fourth photoresist pattern as a mask, and removing the fourth photoresist pattern.

Description

액정표시장치의 제조방법{method for fabricating Liquid Crystal Display device}Method for fabricating Liquid Crystal Display device

도 1은 종래 기술에 따른 액정표시장치의 평면도.1 is a plan view of a liquid crystal display according to the prior art.

도 2a 내지 도 2e는 도 1의 Ⅰ-Ⅱ선을 따라 절단한 공정단면도.2A to 2E are cross-sectional views taken along the line II of FIG. 1.

도 3은 본 발명에 따른 액정표시장치의 평면도.3 is a plan view of a liquid crystal display according to the present invention;

도 4a 내지 도 4d는 도 3의 Ⅲ-Ⅳ선을 따라 절단한 공정단면도.4A to 4D are cross-sectional views taken along line III-IV of FIG. 3.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

200. 글라스기판 202. 게이트 200. Glass substrate 202. Gate

204. 게이트 절연막 205. 반도체층 204. Gate insulating film 205. Semiconductor layer

211. 화소전극 222, 224, 226. 감광막 패턴 211. Pixel electrodes 222, 224, 226. Photoresist pattern

207, 208. 소오스/드레인207, 208. Source / drain

본 발명은 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는 포토마스크 수를 절감할 수 있는 액정표시장치의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a liquid crystal display device, and more particularly, to a method of manufacturing a liquid crystal display device which can reduce the number of photomasks.

일반적으로 알려진 바와 같이, 액정표시장치(Liquid Crystal Display: 이하, LCD라 칭한다)는 경량, 박형, 및 저소비전력등의 특성을 갖기 때문에 음극선관(CRT: Cathode Ray Tube)을 대신하여 각종 정보기기의 단말기 또는 비디오기기등에 사용되고 있다. 특히, 박막 트랜지스터(Thin Film Transister: 이하, TFT라 칭한다)가 구비된 TFT-LCD는 응답특성이 우수하고 고화소수에 적합하기 때문에 고화질 및 대형표시장치를 실현할 수 있는 장점이 있다.As is generally known, liquid crystal displays (hereinafter referred to as LCDs) have characteristics such as light weight, thinness, and low power consumption, so that instead of cathode ray tubes (CRTs), various types of information devices can be used. It is used in terminals or video equipment. In particular, a TFT-LCD equipped with a thin film transistor (hereinafter referred to as TFT) has an advantage in that it is possible to realize a high quality and a large display device because it has excellent response characteristics and is suitable for high pixel numbers.

도 1은 종래 기술에 따른 액정표시장치의 평면도이다.1 is a plan view of a liquid crystal display according to the prior art.

종래 기술에 따른 TFT-LCD(Thin Film Transistor-Liquid Crystal Display) 구조는, 도 1에 도시된 바와 같이, 글라스기판(glass substrate)(100) 상에 게이트라인(gate line)(110)과 데이타라인(data line)(120)이 서로 수직한 방향으로 교차되도록 배열되며, 상기 게이트라인(110)과 데이타라인(120)이 교차되는 부분에 박막 트랜지스터가 형성된다. The TFT-LCD (Thin Film Transistor-Liquid Crystal Display) structure according to the prior art, as shown in Figure 1, the gate line (gate line) 110 and the data line on the glass substrate (glass substrate) (100) The data lines 120 are arranged to cross in a direction perpendicular to each other, and a thin film transistor is formed at a portion where the gate line 110 and the data line 120 cross each other.

상기 박막트랜지스터는 상기 게이트라인(110)의 일측에 돌출된 형상을 가진 게이트전극(102)과, 상기 게이트전극(102) 양측에 소오스/드레인전극(107)(108)을 포함한다.The thin film transistor includes a gate electrode 102 having a shape protruding on one side of the gate line 110, and source / drain electrodes 107 and 108 on both sides of the gate electrode 102.

상기 게이트라인(110)과 데이타라인(120) 사이의 화소영역(미도시)에 적층형 커패시터(미도시)를 갖도록 화소전극(114)이 배열된다. 여기에서, 상기 게이트라인(110)과 게이트전극(102)상에는 데이타 라인(120)과의 절연을 위한 게이트절연막(미도시)이 배열된다.The pixel electrode 114 is arranged to have a stacked capacitor (not shown) in the pixel region (not shown) between the gate line 110 and the data line 120. Here, a gate insulating film (not shown) for insulating the data line 120 is arranged on the gate line 110 and the gate electrode 102.

도 2a 내지 도 2e는 도 1의 Ⅰ-Ⅱ선을 따라 절단한 공정단면도이다.2A to 2E are cross-sectional views taken along the line II of FIG. 1.

상기 구조를 가진 종래 기술에 따른 액정표시장치의 제조방법은, 도 2a에 도 시된 바와 같이, 글라스기판(100) 상에 제 1금속막을 증착한 후, 상기 제 1금속막 상에 감광막을 도포하고 노광 및 현상하여 게이트 전극 형성영역이 정의된 제 1감광막 패턴(120)을 형성한다. 이어, 상기 제 1감광막 패턴(120)을 마스크로 하고 상기 금속막을 제거하여 게이트전극(102)을 형성한다. In the method of manufacturing a liquid crystal display device according to the related art having the above structure, as illustrated in FIG. 2A, after depositing a first metal film on the glass substrate 100, a photosensitive film is coated on the first metal film. Exposure and development are performed to form the first photoresist pattern 120 having the gate electrode formation region defined therein. Subsequently, the gate electrode 102 is formed by removing the metal layer using the first photoresist layer pattern 120 as a mask.

그 다음, 도 2b에 도시된 바와 같이, 상기 제 1감광막 패턴을 제거하고 나서, 상기 게이트 전극(102)을 포함한 기판 상에 불순물이 도핑되지 않은 비정질실리콘층 및 불순물이 도핑된 비정질 실리콘층을 차례로 증착하고, 상기 불순물이 도핑된 비정질 실리콘층 상에 반도체층 형성영역이 정의된 제 2감광막 패턴(122)을 형성한다.Next, as shown in FIG. 2B, after removing the first photoresist layer pattern, an amorphous silicon layer not doped with impurities and an amorphous silicon layer doped with impurities are sequentially formed on a substrate including the gate electrode 102. The second photoresist layer pattern 122 is formed on the amorphous silicon layer doped with the impurity.

이어, 상기 제 2감광막 패턴(122)을 마스크로 하고 상기 불순물이 도핑되지 않은 비정질 실리콘층 및 불순물이 도핑된 비정질 실리콘층을 식각하여 반도체층(106)을 형성한다. 이때, 상기 잔류된 불순물이 도핑된 비정질 실리콘층은 오믹콘택층이 된다. 또한, 상기 게이트전극(102)과 반도체층(106) 사이에는 게이트 절연막(104)이 개재된다.Next, the semiconductor layer 106 is formed by etching the second photoresist pattern 122 as a mask and etching the amorphous silicon layer without the impurities and the amorphous silicon layer doped with the impurities. In this case, the amorphous silicon layer doped with the remaining impurities becomes an ohmic contact layer. In addition, a gate insulating film 104 is interposed between the gate electrode 102 and the semiconductor layer 106.

그 다음, 도 2c에 도시된 바와 같이, 상기 제 2감광막 패턴을 제거한다. 이 후, 상기 반도체층(106)을 포함한 기판 상에 제 2금속막을 증착한 후, 상기 제 2금속막 상에 소오스/드레인 형성영역이 정의된 제 3감광막 패턴(124)을 형성한다. 이어, 상기 제 3감광막 패턴(124)을 마스크로 하고 상기 제 2금속막을 제거하여 소오스/드레인 전극(107)(108)을 형성한다.Next, as shown in FIG. 2C, the second photoresist pattern is removed. Thereafter, after depositing a second metal film on the substrate including the semiconductor layer 106, a third photoresist pattern 124 having a source / drain formation region is defined on the second metal film. Subsequently, the source / drain electrodes 107 and 108 are formed by using the third photoresist pattern 124 as a mask and removing the second metal layer.

그 다음, 도 2d에 도시된 바와 같이, 상기 제 3감광막 패턴을 제거한다. Next, as shown in FIG. 2D, the third photoresist pattern is removed.                         

이 후, 상기 소오스/드레인 전극(107)(108)을 포함한 기판 상에 실리콘 산화막 등을 이용하여 보호막(110)을 증착한 후, 상기 보호막(110) 상에 드레인 전극(108)과대응된 일부분을 노출시키는 제 4감광막 패턴(126)을 형성한다. Thereafter, a protective film 110 is deposited on the substrate including the source / drain electrodes 107 and 108 using a silicon oxide film or the like, and then a portion corresponding to the drain electrode 108 on the protective film 110. A fourth photosensitive film pattern 126 is formed to expose the film.

이어, 상기 제 4감광막 패턴(126)을 마스크로 하고 상기 보호막(110)을 식각하여 콘택홀(112)을 형성한다.Next, the fourth photoresist layer pattern 126 is used as a mask to etch the protective layer 110 to form a contact hole 112.

그 다음, 도 2e에 되시된 바와 같이, 상기 제 4감광막 패턴을 제거한다. 이 후, 상기 보호막(110) 상에 콘택홀(112)을 덮도록 ITO(Indium Tin Oxide) 등의 투명도전막을 형성한 후, 상기 투명도전막 상에 화소영역이 정의된 제 5감광막 패턴(128)을 형성한다. 이어, 상기 제 5감광막 패턴을 마스크로 하고 상기 투명도전막을 식각하여 화소전극(114)을 형성한다. 그 다음, 제 5감광막 패턴을 제거한다.Next, as shown in FIG. 2E, the fourth photoresist pattern is removed. Thereafter, a transparent conductive film such as indium tin oxide (ITO) is formed on the passivation layer 110 to cover the contact hole 112, and then a fifth photoresist layer pattern 128 having pixel regions defined thereon is formed on the transparent conductive layer. To form. Subsequently, the pixel electrode 114 is formed by etching the transparent conductive film using the fifth photoresist pattern as a mask. Then, the fifth photosensitive film pattern is removed.

그러나, 종래 기술에 따른 액정표시장치의 제조방법에서는 마스크 형성을 위한 포토 공정이 5회 실시됨으로써, 제조 공정이 복잡해지고 공정 시간 및 공정 비용이 상승하는 등 생산성이 저하된 문제점이 있었다.However, in the manufacturing method of the liquid crystal display device according to the prior art, the photo process for forming the mask is performed five times, which leads to a problem in that the productivity is reduced, such as complicated manufacturing process and increased process time and process cost.

이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 포토 공정 수를 절감하여 생산성을 향상시킬 수 있는 액정표시장치의 제조방법을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a method for manufacturing a liquid crystal display device which can improve productivity by reducing the number of photo processes.

상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법은 글라스기판 상에 제 1금속막 및 게이트 전극 형성영역이 정의된 제1감광막 패턴을 차례로 형성하는 단계와, 제 1감광막 패턴을 마스크로 하고 제 1금속막을 제거하여 게이트 전극을 형성하는 단계와, 제 1감광막 패턴을 제거하는 단계와, 게이트 전극을 포함한 기판 상에 게이트 절연막, 비정질 실리콘층, 투명도전막 제 2금속막 및 반도체층 및 화소전극 형성영역이 정의된 제 2감광막 패턴을 형성하는 단계와, 제 2감광막 패턴을 마스크로 하고 제 2금속막, 투명도전막 및 비정질 실리콘층을 제거하여 각각의 반도체층 및 화소 전극을 형성하는 단계와, 제 2감광막 패턴 에싱을 진행하여 픽셀쪽을 제거하여 제 3감광막 패턴을 형성하는 단계와,제 3감광막 패턴을 마스크로 하고 잔류된 제 2금속막을 식각하여 각각의 소오스/드레인 전극을 형성하는 단계와, 제 3감광막 패턴을 제거하는 단계와, 소오스/드레인을 포함한 기판 상에 활성화층, 보호막 및 화소영역이 정의된 제 4감광막 패턴을 차례로 형성하는 단계와, 제 4감광막 패턴을 마스크로 하고 활성화층 및 보호막을 제거하는 단계와, 제 4감광막 패턴을 제거하는 단계를 포함한 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, the method including sequentially forming a first photoresist layer pattern having a first metal layer and a gate electrode formation region on a glass substrate, and masking the first photoresist layer pattern. Removing the first metal film to form a gate electrode, removing the first photosensitive film pattern, and forming a gate insulating film, an amorphous silicon layer, a transparent conductive film second metal film and a semiconductor layer on a substrate including the gate electrode; Forming a second photoresist film pattern in which a pixel electrode formation region is defined, and removing the second metal film, the transparent conductive film, and the amorphous silicon layer using the second photoresist film pattern as a mask to form respective semiconductor layers and pixel electrodes; And performing a second photoresist pattern ashing to remove the pixel side to form a third photoresist pattern, and using the third photoresist pattern as a mask and remaining Etching each of the second metal layers to form respective source / drain electrodes; removing the third photoresist pattern; and forming a fourth photoresist pattern having an active layer, a protective layer, and a pixel region on a substrate including the source / drain. And sequentially forming the mask, removing the active layer and the protective film using the fourth photoresist pattern as a mask, and removing the fourth photoresist pattern.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 액정표시장치의 평면도이다.3 is a plan view of a liquid crystal display according to the present invention.

본 발명에 따른 액정표시장치는, 도 3에 도시된 바와 같이, 글라스기판(200) 상에 게이트라인(210)과 데이타라인(220)이 서로 수직한 방향으로 교차되도록 배열되며, 상기 게이트라인(210)과 데이타라인(220)이 교차되는 부분에 박막 트랜지스터가 형성된다. In the liquid crystal display according to the present invention, as shown in FIG. 3, the gate line 210 and the data line 220 are arranged on the glass substrate 200 so as to cross in a direction perpendicular to each other. The thin film transistor is formed at the intersection of the 210 and the data line 220.                     

상기 박막트랜지스터는 상기 게이트라인(210)의 일측에 돌출된 형상을 가진 게이트전극(202)과, 상기 게이트전극(202) 양측에 소오스/드레인전극(207)(208)을 포함한다.The thin film transistor includes a gate electrode 202 having a shape protruding on one side of the gate line 210, and source / drain electrodes 207 and 208 on both sides of the gate electrode 202.

상기 게이트라인(210)과 데이타라인(220) 사이의 화소영역(미도시)에 형성되며, 상기 소오스/드레인 전극(207)(208)을 덮되, 상기 게이트 전극(202)과 일부 중첩되는 화소 전극(211)이 배열된다. 또한, 상기 게이트라인(210)과 게이트전극(202)상에는 데이타 라인(220)과의 절연을 위한 게이트절연막(미도시)이 배열된다.A pixel electrode formed in a pixel region (not shown) between the gate line 210 and the data line 220 and covering the source / drain electrodes 207 and 208, and partially overlapping the gate electrode 202. 211 is arranged. In addition, a gate insulating film (not shown) for insulating the data line 220 is arranged on the gate line 210 and the gate electrode 202.

도 4a 내지 도 4d는 도 3의 Ⅲ-Ⅳ선을 따라 절단한 공정단면도이다.4A to 4D are cross-sectional views taken along line III-IV of FIG. 3.

본 발명에 따른 액정표시장치의 제조방법은, 도 4a에 도시된 바와 같이, 글라스기판(200) 상에 제 1금속막을 증착한 후, 상기 제 1금속막 상에 게이트 전극 형성영역이 정의된 제 1감광막 패턴(222)을 형성한다. 이어서, 상기 제 1감광막 패턴(222)을 마스크로 하고 상기 제 1금속막을 식각하여 게이트 전극(202)을 형성한다.In the method of manufacturing a liquid crystal display according to the present invention, as shown in FIG. 4A, after depositing a first metal film on the glass substrate 200, a gate electrode forming region is defined on the first metal film. 1 Photosensitive film pattern 222 is formed. Subsequently, the first metal film is etched using the first photoresist pattern 222 as a mask to form a gate electrode 202.

그 다음, 도 4b에 도시된 바와 같이, 제 1감광막 패턴을 제거한다. 이 후, 상기 게이트 전극(202)을 포함한 기판 상에 산화실리콘을 화학기상증착하여 게이트 절연막(204)을 형성한다. Then, as shown in FIG. 4B, the first photoresist pattern is removed. Thereafter, silicon oxide is chemically vapor deposited on the substrate including the gate electrode 202 to form a gate insulating film 204.

이어서, 상기 게이트 절연막(204) 상에 불순물이 도핑되지 않은 비정질 실리콘층(a-Si) 및 불순물이 도핑된 비정질 실리콘층(n+ a-Si), 투명도전막 및 제 2금속막을 차례로 형성한 후, 상기 제 2금속막 상에 활성층 및 화소전극 형성영역이 정의된 제 2감광막 패턴(224)을 형성한다. Subsequently, an amorphous silicon layer (a-Si) doped with impurities and an amorphous silicon layer (n + a-Si) doped with impurities, a transparent conductive film, and a second metal film are sequentially formed on the gate insulating layer 204. A second photoresist layer pattern 224 having an active layer and a pixel electrode formation region is formed on the second metal layer.

이 후, 상기 제 2감광막 패턴(224)을 마스크로 하고 상기 제 2금속막, 투명도전막, 불순물이 도핑된 비정질 실리콘층(n+ a-Si) 및 불순물이 도핑되지 않은 비정질 실리콘층(a-Si)을 차례로 식각한다.이때, 잔류된 투명도전막은 화소 전극(211)이 되고, 또한 잔류된 불순물이 도핑된 실리콘층(n+ a-Si) 및 비정질 실리콘층(a-Si)은 각각 오믹콘택층(미도시)과 반도체층(205)이 된다. 또한, 도면부호 212는 잔류된 제 2금속막을 도시한 것이다.Thereafter, the second photoresist layer pattern 224 is used as a mask, and the second metal layer, the transparent conductive layer, an amorphous silicon layer (n + a-Si) doped with impurities, and an amorphous silicon layer (a-Si not doped with impurities) are used. In this case, the remaining transparent conductive film becomes the pixel electrode 211, and the silicon layer (n + a-Si) and the amorphous silicon layer (a-Si) doped with the remaining impurities are respectively an ohmic contact layer. (Not shown) and the semiconductor layer 205. Reference numeral 212 denotes a remaining second metal film.

이어서, 상기 제 2감광막 패턴 에싱(ashing)을 진행하여 픽셀쪽을 제거하여, 도 4c에 도시된 바와 같이, 제 3감광막 패턴(225)을 형성한다. 이어서, 상기 제 3감광막 패턴(225)을 마스크로 하고 다시 상기 잔류된 제 2금속막을 식각하여 각각의 소오스/드레인(207)(208)을 형성한다. 그 다음, 도 4d에 도시된 바와 같이, 상기 제 3감광막 패턴을 제거한다. Subsequently, the second photoresist pattern ashing is performed to remove the pixels, thereby forming the third photoresist pattern 225 as illustrated in FIG. 4C. Subsequently, the third photoresist pattern 225 is used as a mask, and the remaining second metal layer is etched again to form respective sources / drains 207 and 208. Next, as shown in FIG. 4D, the third photoresist pattern is removed.

그런 다음, 상기 소오스/드레인(207)(208)을 포함한 기판 상에 활성화층(213) 및 보호막(미도시)을 증착한 다음, 상기 보호막 상에 화소영역이 정의된 제 4감광막 패턴(226)을 형성한다. 이 후, 상기 제 4감광막 패턴(226)을 마스크로 하고 상기 보호막 및 활성화층을 제거하여 화소영역을 개구시킨다. Next, an active layer 213 and a passivation layer (not shown) are deposited on the substrate including the source / drain 207 and 208, and then a fourth photoresist layer pattern 226 having pixel regions defined on the passivation layer is formed. To form. Thereafter, the fourth photoresist pattern 226 is used as a mask, and the protective layer and the activation layer are removed to open the pixel region.

이상에서와 같이, 본 발명의 방법에서는 포토 공정이 3회 실시됨에 따라, 제조 공정이 단순화되고 또한, 공정 시간 및 공정 시간 및 공정 비용이 절감된다. 따라서, 제품의 생산성이 향상된 잇점이 있다. As described above, in the method of the present invention, as the photo process is performed three times, the manufacturing process is simplified, and the process time, process time, and process cost are reduced. Therefore, the productivity of the product is improved.                     

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (2)

글라스기판 상에 제 1금속막 및 게이트 전극 형성영역이 정의된 제1감광막 패턴을 차례로 형성하는 단계와,Sequentially forming a first photoresist film pattern having a first metal film and a gate electrode forming region on the glass substrate; 상기 제 1감광막 패턴을 마스크로 하고 상기 제 1금속막을 제거하여 게이트 전극을 형성하는 단계와,Forming a gate electrode by using the first photoresist pattern as a mask and removing the first metal layer; 상기 제 1감광막 패턴을 제거하는 단계와, Removing the first photoresist pattern; 상기 게이트 전극을 포함한 기판 상에 게이트 절연막, 비정질 실리콘층, 투명도전막 제 2금속막 및 반도체층 및 화소전극 형성영역이 정의된 제 2감광막 패턴을 형성하는 단계와,Forming a second photoresist layer pattern on which a gate insulating layer, an amorphous silicon layer, a transparent conductive film second metal film and a semiconductor layer, and a pixel electrode forming region are defined on a substrate including the gate electrode; 상기 제 2감광막 패턴을 마스크로 하고, 상기 제 2금속막, 투명도전막 및 비정질 실리콘층을 제거하여 각각의 반도체층 및 화소 전극을 형성하는 단계와,Removing the second metal film, the transparent conductive film, and the amorphous silicon layer using the second photoresist pattern as a mask to form respective semiconductor layers and pixel electrodes; 상기 제 2감광막 패턴 에싱을 진행하여 픽셀쪽을 제거하여 제 3감광막 패턴을 형성하는 단계와,Performing a second photoresist pattern ashing to remove the pixel side to form a third photoresist pattern; 상기 제 3감광막 패턴을 마스크로 하고, 상기 잔류된 제 2금속막을 식각하여 각각의 소오스/드레인 전극을 형성하는 단계와,Using the third photoresist pattern as a mask and etching the remaining second metal layer to form respective source / drain electrodes; 상기 제 3감광막 패턴을 제거하는 단계와,Removing the third photoresist pattern; 상기 소오스/드레인을 포함한 기판 상에 활성화층, 보호막 및 화소영역이 정의된 제 4감광막 패턴을 차례로 형성하는 단계와,Sequentially forming a fourth photoresist pattern on which the active layer, the passivation layer, and the pixel region are defined on the substrate including the source / drain; 상기 제 4감광막 패턴을 마스크로 하고 상기 활성화층 및 상기 보호막을 제거하는 단계와,Removing the active layer and the protective layer using the fourth photoresist pattern as a mask; 상기 제 4감광막 패턴을 제거하는 단계를 포함한 것을 특징으로 하는 액정표시장치의 제조방법.And removing the fourth photoresist pattern. 제 1항에 있어서, 상기 반도체층, 화소 전극 및 상기 소오스/드레인 전극 형성은 동일 화학기상증착 챔버 내에서 진행하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, wherein the semiconductor layer, the pixel electrode, and the source / drain electrode are formed in the same chemical vapor deposition chamber.
KR1020010089128A 2001-12-31 2001-12-31 method for fabricating Liquid Crystal Display device KR100837884B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010089128A KR100837884B1 (en) 2001-12-31 2001-12-31 method for fabricating Liquid Crystal Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010089128A KR100837884B1 (en) 2001-12-31 2001-12-31 method for fabricating Liquid Crystal Display device

Publications (2)

Publication Number Publication Date
KR20030058614A KR20030058614A (en) 2003-07-07
KR100837884B1 true KR100837884B1 (en) 2008-06-12

Family

ID=32216513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010089128A KR100837884B1 (en) 2001-12-31 2001-12-31 method for fabricating Liquid Crystal Display device

Country Status (1)

Country Link
KR (1) KR100837884B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279370B2 (en) 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
WO2006015510A1 (en) * 2004-08-09 2006-02-16 Quanta Display Inc. Pixel structure of a liquid crystal display and the manufacturing method thereof
JP4740203B2 (en) * 2006-08-04 2011-08-03 北京京東方光電科技有限公司 Thin film transistor LCD pixel unit and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970059799A (en) * 1996-01-15 1997-08-12 구자홍 Structure and Manufacturing Method of Liquid Crystal Display
KR20000003179A (en) * 1998-06-26 2000-01-15 김영환 Method of forming a data line in lcd(liquid crystal display)

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970059799A (en) * 1996-01-15 1997-08-12 구자홍 Structure and Manufacturing Method of Liquid Crystal Display
KR20000003179A (en) * 1998-06-26 2000-01-15 김영환 Method of forming a data line in lcd(liquid crystal display)

Also Published As

Publication number Publication date
KR20030058614A (en) 2003-07-07

Similar Documents

Publication Publication Date Title
US6337284B1 (en) Liquid crystal display device and method of manufacturing the same
KR100333180B1 (en) TFT-LCD Manufacturing Method
US6608658B1 (en) Top gate TFT structure having light shielding layer and method to fabricate the same
US11018165B2 (en) Manufacturing method of array substrate and array substrate
KR100653467B1 (en) Method for manufacturing tft-lcd
KR100640211B1 (en) Manufacturing method of the liquid crystal display device
US7125756B2 (en) Method for fabricating liquid crystal display device
KR100336881B1 (en) Manufacturing Method of Thin Film Transistor Liquid Crystal Display Device
KR100837884B1 (en) method for fabricating Liquid Crystal Display device
KR100764273B1 (en) Method for maunufacturing thin film transistor
KR100648221B1 (en) method for fabricating array substrate of TFT-LCD
KR20020037417A (en) Method for manufacturing vertical tft lcd device
KR100663288B1 (en) Method for fabricating tft-lcd
KR101002470B1 (en) Method for manufacturing lcd
KR20060021531A (en) Method for fabricating array substrate of tft-lcd
KR100707016B1 (en) Method of manufacturing tft-lcd
KR100242946B1 (en) Thin-flim transistor and manufacturing method thereof
KR100619160B1 (en) Method of manufacturing tft-lcd
KR100218578B1 (en) Structure and its manufacturing method of liquid crystal display device
KR100852831B1 (en) Method for manufacturing array substrate of liquid crystal display
KR100289654B1 (en) Liquid crystal display device with a vertical thin film transistor and its manufacturing method
KR100375734B1 (en) Method of manufacturing TFT array substrate
US6842201B2 (en) Active matrix substrate for a liquid crystal display and method of forming the same
KR20000045306A (en) Method for fabricating tft lcd device
KR100476048B1 (en) Method for manufacturing tft-lcd

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170523

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 12