KR100836625B1 - Apparatus and method for discrete fourier transform - Google Patents

Apparatus and method for discrete fourier transform Download PDF

Info

Publication number
KR100836625B1
KR100836625B1 KR1020060124500A KR20060124500A KR100836625B1 KR 100836625 B1 KR100836625 B1 KR 100836625B1 KR 1020060124500 A KR1020060124500 A KR 1020060124500A KR 20060124500 A KR20060124500 A KR 20060124500A KR 100836625 B1 KR100836625 B1 KR 100836625B1
Authority
KR
South Korea
Prior art keywords
data
fourier transform
single stage
stage
unit
Prior art date
Application number
KR1020060124500A
Other languages
Korean (ko)
Inventor
정희상
최영민
좌혜경
박형준
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020060124500A priority Critical patent/KR100836625B1/en
Application granted granted Critical
Publication of KR100836625B1 publication Critical patent/KR100836625B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/14Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141Discrete Fourier transforms

Abstract

A DFT(double Fourier Transform) device and a method thereof are provided to realize a DFT operation through hardware in a field needing DFT for data not a multiplier of two, reduce a memory by reading data from a buffer and storing the data to the buffer, and reduce latency and increase throughout by reducing an interval between input and output for the DFT. A buffer(200) stores data and a single stage unit(300) generates FT data by performing the FT for the data stored in the buffer. An entire stage controller(100) enables the buffer to store the data, forms a plurality of single stages respectively corresponding to a plurality of even numbers factorizing a resource unit of the data, and controls the FT by using the single stage unit for a plurality of single stage. The entire stage controller is equipped with an even number former(101) including entire stage structure information including the number and the order of single stages corresponding to a plurality of even numbers, and the even number of each single stage, and controls the single stage according to the entire stage structure information for the data stored in the even number former.

Description

이산 푸리에 변환 장치 및 방법{APPARATUS AND METHOD FOR DISCRETE FOURIER TRANSFORM}Discrete Fourier Transform Apparatus and Method {APPARATUS AND METHOD FOR DISCRETE FOURIER TRANSFORM}

도 1은 본 발명의 실시예에 따른 이산 푸리에 변환 장치를 예시한 도면이다.1 is a diagram illustrating a discrete Fourier transform device according to an embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 단일 스테이지를 예시한 도면이다.2 is a diagram illustrating a single stage in accordance with an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 이산 푸리에 변환 방법의 흐름도이다.3 is a flowchart of a discrete Fourier transform method according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 데이터 구조를 예시한 표이다.4 is a table illustrating a data structure according to an embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 데이터 구조를 예시한 표이다.5 is a table illustrating a data structure according to an embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 단일 스테이지가 데이터를 푸리에 변환하는 순서를 나타낸 흐름도이다.6 is a flowchart illustrating a sequence of Fourier transforming data by a single stage according to an exemplary embodiment of the present invention.

도 7은 본 발명의 실시예에 따른 제어 파라미터를 예시한 도면이다.7 is a diagram illustrating a control parameter according to an embodiment of the present invention.

본 발명은 이산 푸리에 변환 장치 및 방법에 관한 것이다. 특히 본 발명은 데이터 수에 대한 이산 푸리에 변환을 하드웨어로 구현하는 장치 및 방법에 관한 것이다.The present invention relates to a discrete Fourier transform apparatus and method. In particular, the present invention relates to an apparatus and method for implementing discrete Fourier transforms on data numbers in hardware.

이동 통신 시스템에서는 푸리에 변환을 수치적으로 계산하기 위해 시간 함수 의 표본들을 사용하는 이산 푸리에 변환(Discrete Fourier Transform, DFT)을 이용하여 표본들을 계산한다. 또한 이러한 DFT는 에너지 신호의 푸리에 급수 계수를 계산하는 데도 사용된다. 이러한 DFT 가 사용되는 예로 3 세대 미래 장기 진화(3 Generation Long-Term Evolution, 3G LTE) 이동 통신 시스템을 들 수 있다.The mobile communication system calculates samples using a Discrete Fourier Transform (DFT), which uses samples of time functions to numerically compute the Fourier transform. This DFT is also used to calculate the Fourier series coefficients of the energy signal. An example of the use of such a DFT is a 3rd generation long-term evolution (3G LTE) mobile communication system.

3G LTE 이동 통신 시스템의 통신용 모뎀에서 SC-FDMA(Single-Carrier Frequency Division Multiple Access) 방식의 변조기를 살펴보면, 변조기는 비트 스트림 형태의 데이터를 입력받아 변조기의 변조 형태에 따라 심볼로 변환한다. 다음 변조기는 심볼에 DFT를 수행하여 심볼을 주파수 도메인(Domain)의 신호로 변환한다. 이후 변조기는 주파수 도메인의 신호에 대해 부반송파 매핑(Mapping)을 통해 주파수 도메인에서 일정 영역의 주파수에 연속적으로 할당하거나 일정 간격을 가지도록 할당한다. 다음 변조기는 부반송파 매핑된 신호에 고속 푸리에 역변환(Inverse Fast Fourier Transform, IFFT)을 수행하여 IFFT 신호를 출력한다.Looking at a modulator of a single carrier frequency division multiple access (SC-FDMA) method in a communication modem of a 3G LTE mobile communication system, a modulator receives data in the form of a bit stream and converts it into symbols according to the modulation type of the modulator. The modulator then performs a DFT on the symbol to convert the symbol into a signal in a frequency domain. Subsequently, the modulator performs subcarrier mapping to the signals in the frequency domain so that the modulators are continuously assigned to a frequency of a predetermined region or have a predetermined interval in the frequency domain. The modulator then performs an Inverse Fast Fourier Transform (IFFT) on the subcarrier mapped signal to output an IFFT signal.

이때 변조기가 DFT 과정을 수행하는 과정에서 2 의 승수가 아닌 수도 포함될 수 있고, 부반송파 매핑과정을 거친 후 2 의 승수에 해당하는 데이터만이 IFFT 과정을 거친다. 수신단에서는 변조기의 변조 과정과 반대로 2 의 승수에 해당하는 데이터만이 고속 푸리에 변환(Fast Fourier Transform, FFT)을 거치고, 부반송파 디매핑(De-mapping) 과정을 거친 후 2 의 승수가 아닌 데이터는 이산 푸리에 역변환(Inverse DFT, IDFT)된다.In this case, the modulator may include a non-multiplier of 2 in the process of performing the DFT process. After the subcarrier mapping process, only data corresponding to the multiplier of 2 undergoes the IFFT process. In contrast to the modulation process of the modulator, only the data corresponding to the multiplier of 2 goes through the Fast Fourier Transform (FFT), and after the subcarrier de-mapping process, the data not the multiplier of 2 is discrete. Fourier inverse transform (Inverse DFT, IDFT).

위와 같이 FFT 나 IFFT 은 기수가 2 의 승수로 이루어진 수에 대해서만 기능되기 때문에 2 의 승수가 아닌 다른 기수로 구성된 데이터에 대해서는 적용할 수 없다는 문제점이 있다.As described above, the FFT or IFFT is only applicable to numbers with bases of 2, so it is not applicable to data consisting of bases other than 2.

본 발명이 이루고자 하는 기술적 과제는 2 의 승수가 아닌 다른 기수로 구성된 데이터에 대해서 이산 푸리에 변환(DFT)을 하는 방법을 제공하는 것이다.An object of the present invention is to provide a method for performing Discrete Fourier Transform (DFT) on data consisting of radix other than two.

본 발명의 실시예에 따른 2의 승수가 아닌 기수로 인수분해 되는 자원단위를 가지는 데이터를 입력받아 푸리에 변환 데이터를 출력하는 이산 푸리에 변환 장치는 버퍼, 단일 스테이지부, 및 전체 스테이지 제어부를 포함한다. 버퍼는 데이터를 저장하고, 단일 스테이지부는 버퍼에 저장된 데이터를 푸리에 변환하여 푸리에 변환 데이터를 생성하며, 전체 스테이지 제어부는 데이터가 버퍼에 저장되도록 제어하고, 데이터의 자원단위가 인수분해된 복수의 기수에 각각 대응되는 복수의 단일 스테이지를 구성하고 복수의 단일 스테이지 각각에 대해 단일 스테이지부를 사용하여 푸리에 변환을 제어한다.A discrete Fourier transform apparatus for receiving data having a resource unit factored into an odd number rather than a power of 2 according to an embodiment of the present invention and outputting Fourier transform data includes a buffer, a single stage unit, and an entire stage controller. The buffer stores data, and the single stage unit performs Fourier transform on the data stored in the buffer to generate Fourier transform data. The entire stage control unit controls the data to be stored in the buffer, and the resource unit of the data is stored in a plurality of radiated factors. Each of which constitutes a plurality of single stages corresponding to each other, and controls a Fourier transform using a single stage portion for each of the plurality of single stages.

이때 전체 스테이지 제어부는 복수의 기수에 대응하는 단일 스테이지의 수, 단일 스테이지의 순서, 및 각 단일 스테이지의 기수를 포함하는 전체 스테이지 구조 정보를 가지는 기수 구성부를 포함하고, 기수 구성부에 저장된 데이터에 대한 전체 스테이지 구조 정보에 따라 단일 스테이지를 제어한다.In this case, the whole stage control unit includes a cardinal construction unit having total stage structure information including the number of single stages corresponding to the plurality of bases, the order of a single stage, and the base number of each single stage, Control a single stage based on overall stage structure information.

또한 이때 전체 스테이지 제어부는 단일 스테이지부가 단일 스테이지의 순서에 따라 단일 스테이지의 수만큼 동작하도록 제어한다.In addition, the entire stage controller controls the single stage unit to operate as many as a single stage in the order of the single stage.

또한 이때 단일 스테이지부는 단일 스테이지 제어부, 푸리에 변환부, 및 곱 셈부를 포함한다. 단일 스테이지 제어부는 전체 스테이지 제어부로부터 단일 스테이지부가 수행할 단일 스테이지의 기수를 수신하고, 단일 스테이지의 기수를 바탕으로 단일 스테이지부를 제어하고, 푸리에 변환부는 단일 스테이지 제어부의 제어에 따라 버퍼의 데이터를 단일 스테이지의 기수에 대응하는 복수의 하위그룹으로 나누고, 복수의 하위그룹 별로 푸리에 변환하여 복수의 하위그룹에 각각 대응하는 복수의 트위들 인자를 생성하며, 곱셈부는 복수의 트위들 인자를 곱하여 푸리에 변환 데이터를 생성한다.In addition, the single stage unit may include a single stage controller, a Fourier transform unit, and a multiplier. The single stage controller receives the stage of the single stage to be performed by the single stage unit from the whole stage controller, controls the single stage unit based on the radix of the single stage, and the Fourier transform unit performs a single stage of data in the buffer under the control of the single stage controller. Divide into a plurality of subgroups corresponding to the radix of, and perform Fourier transform for each of the plurality of subgroups to generate a plurality of tweet factors corresponding to the plurality of subgroups, and the multiplier multiplies the plurality of tweet factors to multiply the Fourier transform data. Create

또한 이때 단일 스테이지부는 스테이지의 순서에 따라 각 스테이지마다 버퍼에 저장된 데이터를 읽어와 푸리에 변환하여 푸리에 변환 데이터를 생성한 후 푸리에 변환 데이터를 버퍼에 저장하고, 스테이지의 순서에 따라 최종 스테이지에서 생성된 푸리에 변환 데이터를 외부로 출력한다.In addition, the single stage unit reads the data stored in the buffer for each stage in accordance with the order of the stages, generates Fourier transform data, stores the Fourier transform data in the buffer, and then performs the Fourier generated in the final stage according to the order of the stages. Output the converted data to the outside.

또한 이때 단일 스테이지부는 데이터를 푸리에 변환 데이터로 변환한 후 데이터가 저장된 주소에 푸리에 변환 데이터를 저장한다.In addition, the single stage unit converts the data into Fourier transform data and stores the Fourier transform data at an address where the data is stored.

또한 이때 스테이지 제어부는 단일 스테이지부가 최종 스테이지에서 버퍼에 저장된 데이터를 읽은 후에 버퍼가 단일 스테이지부가 읽은 데이터가 저장된 위치에 데이터를 저장할 수 있도록 제어한다.In addition, the stage controller controls the buffer to store the data in a position where the data read by the single stage unit is stored after the single stage unit reads the data stored in the buffer in the final stage.

본 발명의 다른 실시예에 따른 2의 승수가 아닌 기수로 인수분해 되는 자원단위를 가지는 데이터를 입력받아 푸리에 변환 데이터를 출력하는 방법은 데이터를 저장하는 단계, 데이터의 자원단위를 인수분해한 복수의 기수에 대응하는 단일 스테이지의 수, 단일 스테이지의 순서, 및 복수의 단일 스테이지의 기수를 바탕으로 복수의 기수에 각각 대응되는 복수의 단일 스테이지로 구성되는 전체 스테이지를 구성하는 단계, 전체 스테이지를 구성하는 복수의 단일 스테이지 각각을 복수의 단일 스테이지에 각각 대응하는 복수의 단일 스테이지의 기수를 바탕으로 단일 스테이지의 순서대로 수행하여 데이터를 푸리에 변환 데이터로 변환하는 단계, 및 변환 데이터를 출력하는 단계를 포함한다.According to another embodiment of the present invention, a method of outputting Fourier transform data by receiving data having a resource unit factored into an odd number rather than a power of 2 includes storing data and a plurality of factorized resource units of the data. Configuring an entire stage consisting of a plurality of single stages each corresponding to a plurality of radixes based on the number of single stages corresponding to the radix, the order of a single stage, and the radix of the plurality of single stages, Performing each of the plurality of single stages in the order of a single stage based on the radix of the plurality of single stages respectively corresponding to the plurality of single stages, converting the data into Fourier transform data, and outputting the converted data; .

이때 각각의 단일 스테이지는 각각의 단일 스테이지에 대응하는 단일 스테이지의 기수를 설정하는 단계, 데이터를 단일 스테이지의 기수에 대응하는 복수의 하위그룹으로 나누고, 복수의 하위그룹 별로 푸리에 변환하는 단계, 푸리에 변환된 복수의 하위그룹에 스케일링 인자를 적용하여 복수의 트위들 인자를 생성하는 단계, 복수의 트위들 인자에 대해 곱셈 연산을 수행하여 푸리에 변환 데이터를 생성하는 단계, 및 푸리에 변환 데이터를 저장하는 단계를 포함한다.In this case, each single stage sets the radix of a single stage corresponding to each single stage, divides data into a plurality of subgroups corresponding to the radix of a single stage, Fourier transforms each of the plurality of subgroups, and Fourier transforms. Generating a plurality of tweet factors by applying a scaling factor to the plurality of subgroups, performing a multiplication operation on the plurality of tweet factors, generating Fourier transform data, and storing Fourier transform data. Include.

또한 이때 푸리에 변환 데이터를 저장하는 단계는 단일 스테이지가 단일 스테이지의 순서에 따라 최종 스테이지이면 푸리에 변환 데이터를 출력한다.In this case, the step of storing the Fourier transform data outputs the Fourier transform data if the single stage is the final stage in the order of the single stage.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless specifically stated otherwise.

이제 본 발명의 실시예에 따른 이산 푸리에 변환 장치 및 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.A discrete Fourier transform apparatus and method according to an embodiment of the present invention will now be described in detail with reference to the drawings.

다음은 도 1 또는 도 2를 참고하여 본 발명의 실시예에 따른 이산 푸리에 변환 장치에 대해 설명한다.Next, a discrete Fourier transform apparatus according to an embodiment of the present invention will be described with reference to FIG. 1 or FIG. 2.

도 1은 본 발명의 실시예에 따른 이산 푸리에 변환 장치를 예시한 도면이다.1 is a diagram illustrating a discrete Fourier transform device according to an embodiment of the present invention.

도 1에 도시된 바와 같이 이산 푸리에 변환 장치는 전체 스테이지 제어부(100), 버퍼(200), 및 단일 스테이지부(300)를 포함한다.As shown in FIG. 1, the discrete Fourier transform apparatus includes an entire stage controller 100, a buffer 200, and a single stage unit 300.

전체 스테이지 제어부(100)는 이산 푸리에 변환 장치에 데이터(Input)가 입력되면 메모리 제어 신호를 통해 버퍼(200)를 제어하고, 데이터(Input)의 전체 스테이지 구조 정보에 따라 단일 스테이지부(300)를 제어한다. 이때 전체 스테이지 제어부(100)는 데이터(Input)의 전체 스테이지 구조 정보를 가지는 기수 구성부를 포함할 수 있다.The entire stage controller 100 controls the buffer 200 through a memory control signal when data (Input) is input to the discrete Fourier transform device, and controls the single stage unit 300 according to the overall stage structure information of the data (Input). To control. In this case, the entire stage control unit 100 may include a cardinal construction unit having overall stage structure information of the data Input.

버퍼(200)는 전체 스테이지 제어부(100)의 메모리 제어 신호에 따라 데이터(Input)를 입력받아 저장한다.The buffer 200 receives and stores data Input according to the memory control signals of the entire stage controller 100.

단일 스테이지부(300)는 전체 스테이지 제어부(100)의 제어에 따라 버퍼(200)로부터 데이터(Input)를 읽어오고, 읽어온 데이터(Input)에 대해 푸리에 변환을 수행한다.The single stage unit 300 reads data Input from the buffer 200 under the control of the entire stage control unit 100, and performs Fourier transform on the read data Input.

도 2는 본 발명의 실시예에 따른 단일 스테이지부(300)를 예시한 도면이다.2 is a diagram illustrating a single stage unit 300 according to an embodiment of the present invention.

도 2에 도시된 바와 같이 단일 스테이지부(300)는 단일 스테이지 제어부(301), 푸리에 변환부(303), 및 곱셈부(305)를 포함한다.As shown in FIG. 2, the single stage unit 300 includes a single stage controller 301, a Fourier transform unit 303, and a multiplier 305.

단일 스테이지 제어부(301)는 전체 스테이지 제어부(100)의 제어에 따라 단일 스테이지(300)를 제어하고, 단일 스테이지(300)가 버퍼(200)로부터 읽어온 데이터의 주소(address)를 생성한다.The single stage controller 301 controls the single stage 300 according to the control of the entire stage controller 100, and generates an address of data read by the single stage 300 from the buffer 200.

푸리에 변환부(303)는 데이터를 단일 스테이지 제어부(301)의 제어에 따라 각 단일 스테이지의 기수만큼의 하위그룹으로 나누고, 각 하위그룹의 데이터(이하 '기본 인자'라고 함)를 버퍼(200)로부터 읽어온 후 각 기본 인자 별로 푸리에 변환을 수행하여 푸리에 변환된 기본 인자를 생성한다. 또한 푸리에 변환부(303)는 푸리에 변환된 기본 인자를 바탕으로 트위들 인자를 생성한다.The Fourier transform unit 303 divides the data into subgroups corresponding to the radix of each single stage under the control of the single stage controller 301, and stores the data of each subgroup (hereinafter referred to as a 'base factor') in the buffer 200. After reading from, perform Fourier transform for each basic factor to generate Fourier transformed basic factor. In addition, the Fourier transform unit 303 generates a tweed factor based on the Fourier transformed basic factor.

곱셈부(305)는 푸리에 변환부(303)로부터 트위들 인자 및 푸리에 변환된 기본 인자를 수신하여 이들을 서로 곱하는 곱셈 연산을 수행하고, 곱셈 연산된 결과 값을 단일 스테이지 제어부(301)가 생성한 데이터의 주소(address)에 따라 다시 버퍼(200)에 저장한다.The multiplier 305 receives a tweed factor and a Fourier transform basic factor from the Fourier transform unit 303 and performs a multiplication operation by multiplying them, and generates the multiplied data by the single stage controller 301. Stored in the buffer 200 again according to the address (address).

다음은 도 3 내지 도 7을 참고하여 본 발명의 실시예에 따른 이산 푸리에 변환 방법에 대해 설명한다.Next, a discrete Fourier transform method according to an embodiment of the present invention will be described with reference to FIGS. 3 to 7.

도 3은 본 발명의 실시예에 따른 이산 푸리에 변환 방법의 흐름도이다.3 is a flowchart of a discrete Fourier transform method according to an embodiment of the present invention.

이산 푸리에 변환 장치에 외부 데이터(Input)가 입력되면, 먼저 전체 스테이지 제어부(100)가 데이터(Input)를 입력받고(S110), 메모리 제어 신호를 버퍼(200)로 전송하여 버퍼(200)가 데이터를 저장하도록 한다(S130).When external data (Input) is input to the discrete Fourier transform apparatus, first, the entire stage control unit 100 receives data (S110), and transmits a memory control signal to the buffer 200 so that the buffer 200 receives data. To store (S130).

다음 버퍼(200)에 데이터(Input)가 저장되면, 전체 스테이지 제어부(100)는 입력된 데이터(Input)에 대한 전체 스테이지를 구성한다(S150). 이때 전체 스테이 지 제어부(100)의 기수 구성부(101)는 데이터(Input)에 대한 전체 스테이지 구조 정보를 생성하고, 전체 스테이지 제어부(100)는 전체 스테이지 구조 정보에 따라 스테이지를 구성할 수 있다.When the data Input is stored in the next buffer 200, the entire stage control unit 100 configures the entire stage for the input data (S150). At this time, the cardinal construction unit 101 of the entire stage control unit 100 may generate overall stage structure information on the data Input, and the entire stage control unit 100 may configure a stage according to the entire stage structure information.

이하에서는 도 4 또는 도 5를 참고하여 전체 스테이지 구조 정보를 설명한다.Hereinafter, the entire stage structure information will be described with reference to FIG. 4 or FIG. 5.

이산 푸리에 변환 장치에 입력되는 데이터(Input)의 데이터 수(N)가 고정되지 않고 변화하는 경우에는 미리 정해진 참고 표가 필요하다. 예를 들어 3 세대 LTE 이동통신 시스템에서는 기본 자원 단위가 정해져 있고, 기본 자원 단위의 배수로 한번에 변환될 데이터 수가 정해진다. 만약 기본 자원 단위가 25(5×5)인 경우에 전체 데이터 수, 단일 스테이지의 수, 그리고 각 단일 스테이지의 기수는 도 4와 같이 표시할 수 있고, 기본 자원 단위가 12(2×2×3)인 경우에 데이터 수, 단일 스테이지의 수, 그리고 각 단일 스테이지의 기수는 도 5와 같이 표시할 수 있다.When the data number N of the data Inputs input to the discrete Fourier transform device is not fixed and changes, a predetermined reference table is required. For example, in the 3rd generation LTE mobile communication system, a basic resource unit is determined, and the number of data to be converted at once is determined by a multiple of the basic resource unit. If the basic resource unit is 25 (5 × 5), the total number of data, the number of single stages, and the radix of each single stage may be represented as shown in FIG. 4, and the basic resource unit is 12 (2 × 2 × 3). ), The number of data, the number of single stages, and the radix of each single stage can be expressed as shown in FIG. 5.

도 4 또는 도 5에 따라, 전체 스테이지 구조 정보는 입력된 데이터(Input)의 데이터 수(N)에 대응하는 단일 스테이지의 수, 단일 스테이지의 순서, 및 각 단일 스테이지의 기수를 포함한다. 이때 도 4 와 도 5에서는 데이터 수(N)가 1200 인 경우 까지를 표시하였고, 기수가 2, 3, 4, 5인 경우만을 표시하였으나 그 이외의 경우라도 같은 방법으로 나타낼 수 있다.According to FIG. 4 or 5, the total stage structure information includes the number of single stages corresponding to the data number N of the input data, the order of the single stages, and the radix of each single stage. In FIG. 4 and FIG. 5, up to the case where the data number N is 1200 is displayed, and only when the radix is 2, 3, 4, and 5, the same method may be used.

다시 도 3을 참고하여 본 발명의 실시예에 따른 이산 푸리에 변환 방법에 대해 설명한다.Referring to FIG. 3 again, a discrete Fourier transform method according to an embodiment of the present invention will be described.

다음 전체 스테이지 제어부(100)는 전체 스테이지 구조 정보에 따라 단일 스 테이지부(300)를 제어하고, 단일 스테이지부(300)는 전체 스테이지 제어부(100)의 제어에 따라 데이터(Input)를 푸리에 변환하여 푸리에 변환 데이터(Output)를 생성한다(S170).Next, the entire stage control unit 100 controls the single stage unit 300 according to the entire stage structure information, and the single stage unit 300 performs Fourier transform of data Input under the control of the entire stage control unit 100. Fourier transform data output is generated (S170).

이때 전체 스테이지 제어부(100)는 전체 스테이지 구조 정보의 단일 스테이지의 수만큼 단일 스테이지부(300)가 동작하도록 제어하고, 매 단일 스테이지마다 단일 스테이지부(300)는 각 단일 스테이지의 기수에 따라 데이터를 푸리에 변환한다. N 개의 데이터가 4 개의 단일 스테이지로 구성되고 각 단일 스테이지의 기수가 순서대로 r1, r2, r3, r4 라고 하면, 단일 스테이지부(300)는 첫 번째 단일 스테이지에서 N 개의 데이터를 r1 개의 그룹으로 나눠서 계산하고, 두 번째 단일 스테이지에서는 첫 번째 단일 스테이지에서 나눈 각 그룹을 r2 개의 서브 그룹으로 나눠서 계산을 한다. 셋째 단일 스테이지에서는 두 번째 단일 스테이지에서 계산한 r1×r2 개의 그룹 각각을 r3 개의 서브 그룹으로 나눠서 계산한다. 그리고 마지막 네 번째 단일 스테이지는 r1×r2×r3 개의 그룹 각각을 r4 개의 서브 그룹으로 나눠서 계산한다. 임의의 단일 스테이지를 갖는 데이터 수에 대해서도 위와 같은 과정을 거친다.At this time, the entire stage control unit 100 controls the single stage unit 300 to operate as many as the number of single stages of the entire stage structure information, and for each single stage, the single stage unit 300 controls data according to the radix of each single stage. Fourier transform. If N data consists of four single stages and the radix of each single stage is r1, r2, r3, r4 in order, the single stage unit 300 divides N data into r1 groups in the first single stage. In the second single stage, each group divided by the first single stage is divided into r2 subgroups. In the third single stage, each of the r1 × r2 groups calculated in the second single stage is divided into r3 subgroups. The final fourth single stage is calculated by dividing each of the r1 × r2 × r3 groups into r4 subgroups. The same process goes for the number of data having any single stage.

이하에서는 도 6 또는 도 7을 참고하여 단일 스테이지부가 데이터를 푸리에 변환하는 과정을 설명한다.Hereinafter, a process of Fourier transforming data by a single stage unit with reference to FIG. 6 or 7 will be described.

도 6은 본 발명의 실시예에 따른 단일 스테이지부가 데이터를 푸리에 변환하는 순서를 나타낸 흐름도이다.6 is a flowchart illustrating a procedure of Fourier transforming data by a single stage unit according to an exemplary embodiment of the present invention.

먼저 단일 스테이지 제어부(301)는 전체 스테이지 제어부(100)로부터 현재 단일 스테이지의 기수를 수신하고, 푸리에 변환부(303)로 현재 단일 스테이지의 기수를 전송하여 현재 단일 스테이지의 기수를 설정한다(S171).First, the single stage controller 301 receives the radix of the current single stage from the entire stage control unit 100, and sets the radix of the current single stage by transmitting the radix of the current single stage to the Fourier transform unit 303 (S171). .

다음 푸리에 변환부(303)는 버퍼(200)에 저장된 데이터를 현재 단일 스테이지의 기수만큼의 하위그룹으로 나누고, 하위그룹 중 한 하위그룹의 데이터를 읽어온 후 하위그룹의 각 데이터를 푸리에 변환한다(S173). 푸리에 변환부(303)는 단계(S173)를 반복하여 전체 데이터에 대해 푸리에 변환을 수행한다. 이때 푸리에 변환부(303)가 수행하는 푸리에 변환은 수학식 1을 따른다.Next, the Fourier transform unit 303 divides the data stored in the buffer 200 into subgroups equal to the radix of the current single stage, reads data of one subgroup of the subgroups, and then performs Fourier transform on each data of the subgroup ( S173). The Fourier transform unit 303 repeats step S173 to perform Fourier transform on all data. In this case, the Fourier transform performed by the Fourier transform unit 303 follows Equation 1.

Figure 112006091061715-pat00001
Figure 112006091061715-pat00001

수학식 1에서 x(n)은 시간 순서대로 N 개의 데이터를 나타낸다.In Equation 1, x (n) represents N pieces of data in chronological order.

이때 단일 스테이지 제어부(301)는 푸리에 변환부(303)가 버퍼(200)로부터 데이터를 읽어올 때, 데이터의 주소(address)를 생성할 수 있다. In this case, the single stage controller 301 may generate an address of the data when the Fourier transform unit 303 reads data from the buffer 200.

이때 각 단일 스테이지에서 단일 스테이지 제어부(301)가 생성하는 주소는 도 7에 도시된 제어 파라미터를 따른다. 즉 N 개의 데이터 수를 가지는 데이터가 4개의 단일 스테이지로 구성되고, 각 단일 스테이지의 기수가 순서대로 r1, r2, r3, r4 인 경우, 첫 번째 단일 스테이지에서 각 하위그룹의 첫 번째 데이터의 주소는 0, N/r1, …, (r1-1)N/r1 이 된다. 그리고 각 하위 그룹의 두 번째 데이터의 주소는 첫 번째 데이터의 주소를 1씩 증가시킨 1, N/r1+1, …, (r1-1)N/r1+1 이 된다. 이와 같이 단일 스테이지 제어부(301)는 전체 데이터에 대한 데이터의 주소를 생성한다. 두 번째 단일 스테이지에서 각 하위그룹의 첫 번째 데이터의 주소는 읽기 어드레스 스텝에 따라 0, N/(r1×r2), …, (r2-1)N/(r1×r2) 가 되고, 각 하위그룹의 두 번째 데이터의 주소는 첫 번째 단일 스테이지와 같이 첫 번째 데이터의 주소에 1을 증가한 값이 된다. 이후의 단일 스테이지에서도 같은 방식이 적용된다.In this case, the address generated by the single stage controller 301 in each single stage follows the control parameter shown in FIG. 7. In other words, if the data having N number of data is composed of four single stages and the radix of each single stage is r1, r2, r3, r4 in order, the address of the first data of each subgroup in the first single stage is 0, N / r1,... , (r1-1) N / r1. And the address of the second data of each subgroup is 1, N / r1 + 1,… which increases the address of the first data by one. , (r1-1) N / r1 + 1. As such, the single stage controller 301 generates an address of the data for the entire data. In the second single stage, the address of the first data of each subgroup is 0, N / (r1 × r2),… according to the read address step. , (r2-1) N / (r1 × r2), and the address of the second data of each subgroup is increased by 1 to the address of the first data like the first single stage. The same applies to subsequent single stages.

이후 단일 스테이지 제어부(301)와 푸리에 변환부(303)가 연동하여 푸리에 변환된 기본 인자에 스케일링 인자를 곱하여 트위들 인자를 생성한다(S175). 이때 각 단일 스테이지에서의 스케일링 인자는 도 7을 따른다.Thereafter, the single stage controller 301 and the Fourier transform unit 303 interwork to generate a tweed factor by multiplying the Fourier transformed basic factor by the scaling factor (S175). The scaling factor in each single stage then follows FIG.

다음 곱셈부(305)는 트위들 인자와 푸리에 변환된 기본 인자에 대해 곱셈 연산을 수행하여 푸리에 변환 데이터를 생성하고(S177), 푸리에 변환 데이터를 버퍼에 저장한다(S179). 이때 곱셈부(305)는 푸리에 변환 데이터를 단일 스테이지 제어부(301)가 생성한 데이터의 주소(address)에 따라 버퍼(200)에 저장할 수 있고, 푸리에 변환부(303)가 읽어온 데이터의 주소에 다시 푸리에 변환 데이터를 저장할 수도 있다.Next, the multiplier 305 generates a Fourier transform data by performing a multiplication operation on the tweed factor and the Fourier transformed basic factor (S177), and stores the Fourier transform data in the buffer (S179). In this case, the multiplier 305 may store the Fourier transform data in the buffer 200 according to the address of the data generated by the single stage controller 301, and store the Fourier transform data in the address of the data read by the Fourier transform unit 303. You can also store Fourier transform data again.

다시 도 3을 참고하여 본 발명의 실시예에 따른 이산 푸리에 변환 방법에 대해 설명한다.Referring to FIG. 3 again, a discrete Fourier transform method according to an embodiment of the present invention will be described.

하나의 단일 스테이지에 대한 연산이 완료되면 전체 스테이지 제어부(100)의 제어에 따라 다음 단일 스테이지가 진행된다. When the calculation for one single stage is completed, the next single stage is processed under the control of the entire stage controller 100.

다음 최종 단일 스테이지가 되면 단일 스테이지부(300)의 곱셈부(305)는 푸리에 변환 데이터를 버퍼(200)에 저장하는 단계(S179)를 생략하고, 푸리에 변환 데이터를 외부로 출력한다(S190). 이때 최종 스테이지의 곱셈부(305)가 출력하는 푸 리에 변환 데이터는 푸리에 변환이 완료된 출력 데이터(Output)가 된다.When the next single stage is reached, the multiplier 305 of the single stage unit 300 skips storing the Fourier transform data in the buffer 200 (S179) and outputs the Fourier transform data to the outside (S190). In this case, the Fourier transform data output by the multiplier 305 of the final stage is output data Output of which the Fourier transform is completed.

이때 최종 단일 스테이지에서 단일 스테이지부(300)의 푸리에 변환부(303)는 버퍼(200)에서 순차적으로 데이터의 하위 그룹단위로 읽어오기 때문에, 버퍼(200)는 푸리에 변환부(303)가 첫 번째 하위 그룹을 읽은 후 첫 번째 하위 그룹의 위치에 새로운 외부 데이터를 쓸 수 있다. 이럴 경우 데이터가 외부에서 입력되고, 입력된 데이터가 변환되어 출력되는데 걸리는 시간이 하나의 단일 스테이지가 진행되는 시간만큼 단축될 수 있다.In this case, since the Fourier transform unit 303 of the single stage unit 300 reads sequentially from the buffer 200 in units of subgroups of data in the final single stage, the buffer 200 is the first Fourier transform unit 303 first. After reading the subgroup, you can write new external data in place of the first subgroup. In this case, the time taken for the data to be input from the outside and the input data is converted and output can be shortened by the time that one single stage proceeds.

이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다. The embodiments of the present invention described above are not implemented only through the apparatus and the method, but may be implemented through a program for realizing a function corresponding to the configuration of the embodiment of the present invention or a recording medium on which the program is recorded. Implementation may be easily implemented by those skilled in the art from the description of the above-described embodiments.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

본 발명의 실시예에 따르면, 2의 승수가 아닌 데이터에 대한 DFT 변환이 필요한 분야에서 하드웨어를 통한 DFT 연산이 가능하다.According to an embodiment of the present invention, DFT calculation through hardware is possible in a field requiring DFT conversion on data that is not a multiplier of two.

또한 본 발명의 실시예에 따르면, 버퍼에서 데이터를 읽고 다시 버퍼에 데이 터를 저장함으로써 메모리를 줄일 수 있고, 최종 스테이지가 시작되면 곧 바로 새로운 데이터를 입력 받을 수 있기 때문에 외부 데이터 입력 간격이 줄어들고 결국 DFT 연산을 위한 입력과 출력의 시차가 줄어들어 대기 시간(latency)이 감소하고 처리율(throughput)이 증가하는 효과가 있다.In addition, according to an embodiment of the present invention, the memory can be reduced by reading the data from the buffer and storing the data in the buffer again, and the external data input interval is reduced because the new data can be input immediately after the final stage starts. As the parallax between the input and the output for the DFT operation is reduced, the latency is reduced and the throughput is increased.

Claims (10)

2의 승수가 아닌 기수로 인수분해되는 자원단위를 가지는 데이터를 입력받아 푸리에 변환 데이터를 출력하는 장치에 있어서,An apparatus for receiving data having a resource unit factored by a radix not a power of 2 and outputting Fourier transform data, 상기 데이터를 저장하는 버퍼;A buffer for storing the data; 상기 버퍼에 저장된 상기 데이터를 푸리에 변환하여 푸리에 변환 데이터를 생성하는 단일 스테이지부; 및A single stage unit generating Fourier transform data by Fourier transforming the data stored in the buffer; And 상기 데이터가 상기 버퍼에 저장되도록 제어하고, 상기 데이터의 자원단위가 인수분해된 복수의 기수에 각각 대응되는 복수의 단일 스테이지를 구성하고 상기 복수의 단일 스테이지 각각에 대해 상기 단일 스테이지부를 사용하여 푸리에 변환을 제어하는 전체 스테이지 제어부를 포함하는 장치.Control the data to be stored in the buffer, construct a plurality of single stages each corresponding to a plurality of radiated factors whose resource units of the data, and perform Fourier transform using the single stage unit for each of the plurality of single stages Apparatus comprising a full stage control unit for controlling the. 제1항에 있어서,The method of claim 1, 상기 전체 스테이지 제어부는The entire stage control unit 상기 복수의 기수에 대응하는 단일 스테이지의 수, 단일 스테이지의 순서, 및 각 단일 스테이지의 기수를 포함하는 전체 스테이지 구조 정보를 가지는 기수 구성부를 포함하고, 상기 기수 구성부에 저장된 상기 데이터에 대한 전체 스테이지 구조 정보에 따라 상기 단일 스테이지를 제어하는 장치.A whole stage for the data stored in said cardinal constituent, comprising an odd constituent having total stage structure information including the number of single stages corresponding to the plurality of riders, the order of a single stage, and the odd of each single stage; And control said single stage in accordance with structural information. 제2항에 있어서,The method of claim 2, 상기 전체 스테이지 제어부는 상기 단일 스테이지부가 상기 단일 스테이지의 순서에 따라 상기 단일 스테이지의 수만큼 동작하도록 제어하는 장치.And the entire stage control unit controls the single stage unit to operate as many as the single stage in the order of the single stage. 제3항에 있어서,The method of claim 3, 상기 단일 스테이지부는The single stage unit 상기 전체 스테이지 제어부로부터 상기 단일 스테이지부가 수행할 단일 스테이지의 기수를 수신하고, 상기 단일 스테이지의 기수를 바탕으로 상기 단일 스테이지부를 제어하는 단일 스테이지 제어부;A single stage controller which receives the radix of a single stage to be performed by the single stage unit from the entire stage controller, and controls the single stage unit based on the radix of the single stage; 상기 단일 스테이지 제어부의 제어에 따라 상기 버퍼의 데이터를 상기 단일 스테이지의 기수에 대응하는 복수의 하위그룹으로 나누고, 상기 복수의 하위그룹 별로 푸리에 변환하여 상기 복수의 하위그룹에 각각 대응하는 복수의 푸리에 변환된 하위그룹을 생성하며, 상기 복수의 푸리에 변환된 하위그룹을 바탕으로 상기 복수의 푸리에 변환된 하위그룹에 각각 대응하는 복수의 트위들 인자를 생성하는 푸리에 변환부; 및According to the control of the single stage controller, the data of the buffer is divided into a plurality of subgroups corresponding to the radix of the single stage, Fourier transform is performed for the plurality of subgroups, and a plurality of Fourier transforms respectively corresponding to the plurality of subgroups. A Fourier transform unit for generating a plurality of subgroups and generating a plurality of tweet factors respectively corresponding to the plurality of Fourier transformed subgroups based on the plurality of Fourier transformed subgroups; And 상기 복수의 푸리에 변환된 하위그룹과 상기 복수의 트위들 인자를 서로 곱하여 푸리에 변환 데이터를 생성하는 곱셈부를 포함하는 장치.And a multiplier for generating Fourier transform data by multiplying the plurality of Fourier transformed subgroups and the plurality of tweet factors. 제4항에 있어서,The method of claim 4, wherein 상기 단일 스테이지부는 상기 스테이지의 순서에 따라 각 스테이지마다 상기 버퍼에 저장된 데이터를 읽어와 푸리에 변환하여 푸리에 변환 데이터를 생성한 후 푸리에 변환 데이터를 상기 버퍼에 저장하고, 상기 스테이지의 순서에 따라 최종 스테이지에서 생성된 푸리에 변환 데이터를 외부로 출력하는 장치.The single stage unit reads data stored in the buffer for each stage in accordance with the order of the stages, and performs Fourier transform to generate Fourier transform data, and then stores Fourier transform data in the buffer. Device for outputting the generated Fourier transform data. 제5항에 있어서,The method of claim 5, 상기 단일 스테이지부는 상기 데이터를 상기 푸리에 변환 데이터로 변환한 후 상기 데이터가 저장된 주소에 상기 푸리에 변환 데이터를 저장하는 장치.And the single stage unit converts the data into the Fourier transform data and stores the Fourier transform data at an address where the data is stored. 제5항에 있어서,The method of claim 5, 상기 전체 스테이지 제어부는 상기 단일 스테이지부가 상기 최종 스테이지에서 상기 버퍼에 저장된 데이터를 읽은 후에 상기 버퍼가 상기 단일 스테이지부가 읽은 데이터가 저장된 위치에 데이터를 저장할 수 있도록 제어하는 장치.And the entire stage control unit controls the buffer to store data in a position where the data read by the single stage unit is stored after the single stage unit reads the data stored in the buffer in the final stage. 2의 승수가 아닌 기수로 인수분해되는 자원단위를 가지는 데이터를 입력받아 푸리에 변환 데이터를 출력하는 방법에 있어서,In the method for receiving data having a resource unit factored by a radix not a power of 2 and outputting Fourier transform data, 상기 데이터를 저장하는 단계;Storing the data; 상기 데이터의 자원단위를 인수분해한 복수의 기수에 대응하는 단일 스테이지의 수, 단일 스테이지의 순서, 및 복수의 단일 스테이지의 기수를 바탕으로 상기 복수의 기수에 각각 대응되는 복수의 단일 스테이지로 구성되는 전체 스테이지를 구성하는 단계;A plurality of single stages each corresponding to the plurality of bases based on the number of single stages corresponding to the plurality of bases factored into the resource units of the data, the order of the single stages, and the bases of the plurality of single stages. Constructing an entire stage; 상기 전체 스테이지를 구성하는 상기 복수의 단일 스테이지 각각을 상기 복수의 단일 스테이지에 각각 대응하는 상기 복수의 단일 스테이지의 기수를 바탕으로 상기 단일 스테이지의 순서대로 수행하여 상기 데이터를 푸리에 변환 데이터로 변환하는 단계; 및Converting the data into Fourier transform data by performing each of the plurality of single stages constituting the entire stage in the order of the single stage based on the radix of the plurality of single stages respectively corresponding to the plurality of single stages. ; And 상기 푸리에 변환 데이터를 출력하는 단계를 포함하는 방법.Outputting the Fourier transform data. 제8항에 있어서,The method of claim 8, 각각의 단일 스테이지는Each single stage 상기 각각의 단일 스테이지에 대응하는 단일 스테이지의 기수를 설정하는 단계;Setting the radix of a single stage corresponding to each single stage; 상기 데이터를 상기 단일 스테이지의 기수에 대응하는 복수의 하위그룹으로 나누고, 상기 복수의 하위그룹 별로 푸리에 변환하는 단계;Dividing the data into a plurality of subgroups corresponding to the radix of the single stage, and performing Fourier transform for each of the plurality of subgroups; 푸리에 변환된 복수의 하위그룹에 스케일링 인자를 적용하여 복수의 트위들 인자를 생성하는 단계;Generating a plurality of tweet factors by applying a scaling factor to a plurality of Fourier transformed subgroups; 상기 복수의 트위들 인자와 상기 푸리에 변환된 복수의 하위그룹에 대해 곱셈 연산을 수행하여 푸리에 변환 데이터를 생성하는 단계; 및Generating a Fourier transform data by performing a multiplication operation on the plurality of tweet factors and the plurality of Fourier transformed subgroups; And 상기 푸리에 변환 데이터를 저장하는 단계를 포함하는 방법.Storing the Fourier transform data. 제9항에 있어서,The method of claim 9, 상기 푸리에 변환 데이터를 저장하는 단계는 단일 스테이지가 상기 단일 스테이지의 순서에 따라 최종 스테이지이면 상기 푸리에 변환 데이터를 출력하는 방법.And storing the Fourier transform data comprises outputting the Fourier transform data if the single stage is the final stage in the order of the single stage.
KR1020060124500A 2006-12-08 2006-12-08 Apparatus and method for discrete fourier transform KR100836625B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060124500A KR100836625B1 (en) 2006-12-08 2006-12-08 Apparatus and method for discrete fourier transform

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060124500A KR100836625B1 (en) 2006-12-08 2006-12-08 Apparatus and method for discrete fourier transform

Publications (1)

Publication Number Publication Date
KR100836625B1 true KR100836625B1 (en) 2008-06-10

Family

ID=39770685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060124500A KR100836625B1 (en) 2006-12-08 2006-12-08 Apparatus and method for discrete fourier transform

Country Status (1)

Country Link
KR (1) KR100836625B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020036606A (en) * 2000-11-10 2002-05-16 윤종용 A fast fourier transforming apparatus and A method for compensating OFDM output bit signal
KR20020080789A (en) * 2001-04-17 2002-10-26 삼성전자 주식회사 Fast fourier transform apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020036606A (en) * 2000-11-10 2002-05-16 윤종용 A fast fourier transforming apparatus and A method for compensating OFDM output bit signal
KR20020080789A (en) * 2001-04-17 2002-10-26 삼성전자 주식회사 Fast fourier transform apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
한국정보처리학회논문지A, 12A(3,93), pp.215-222 (2005)

Similar Documents

Publication Publication Date Title
Benedikt et al. Modelling and analysis of the non-iterative coupling process for co-simulation
TWI410094B (en) Transmitter and the method therefor
RU2009127711A (en) METHOD OR OFDM DEVICE FOR SC-FDMA DATA TRANSFER
KR100836624B1 (en) Device of variable fast furier transform and method thereof
KR20230159402A (en) Self-conversion of signal samples within the transmitter or receiver
Mahmood et al. An efficient technique to PAPR reduction for LTE uplink using Lonzo’s resampling technique in both SC-LFDMA and SC-DFDMA systems
KR100836625B1 (en) Apparatus and method for discrete fourier transform
KR102376492B1 (en) Fast Fourier transform device and method using real valued as input
JP6735901B2 (en) Transmitter and corresponding method
Nandalal et al. PAPR reduction of OFDM signal via custom conic optimized iterative adaptive clipping and filtering
JP2014192648A (en) Peak reducing circuit and peak reducing method
KR101418686B1 (en) Subquadratic Space Complexity Parallel Multiplier and Method using type 4 Gaussian normal basis
JP6451647B2 (en) Fast Fourier transform apparatus, fast Fourier transform method, and fast Fourier transform program
Shekhawat et al. A sampled-data approach to optimal non-causal downsampling
CN113055165A (en) Asymmetric cryptographic algorithm device, method, equipment and storage medium
KR100874006B1 (en) DFT device and its control method
CN101616114B (en) Method and device for generating orthogonal multi-subband transmission waveforms
Lazzarini Parallel computation of time-varying convolution
JP4241353B2 (en) Arbitrary waveform generator
Ghazi et al. Model-based design and implementation of an adaptive digital predistortion filter
CN109947613A (en) File read test method and apparatus
JP2015210637A (en) Fast convolution approximation device, fast convolution approximation method, and program
Jones Resource‐efficient and scalable solution to problem of real‐data polyphase discrete Fourier transform channelisation with rational over‐sampling factor
CN105519226A (en) Method and device for reserving switchover time in device to device (D2D) communication
CN109474353B (en) Random waveform generator based on model design, random waveform generation method based on model design and storage medium

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110531

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee