KR100835991B1 - Apparatus and method for enabling of frame frequency setting in RGB interface mode of liquid crystal driver having SRAM - Google Patents

Apparatus and method for enabling of frame frequency setting in RGB interface mode of liquid crystal driver having SRAM Download PDF

Info

Publication number
KR100835991B1
KR100835991B1 KR1020060112785A KR20060112785A KR100835991B1 KR 100835991 B1 KR100835991 B1 KR 100835991B1 KR 1020060112785 A KR1020060112785 A KR 1020060112785A KR 20060112785 A KR20060112785 A KR 20060112785A KR 100835991 B1 KR100835991 B1 KR 100835991B1
Authority
KR
South Korea
Prior art keywords
sram
frame
liquid crystal
rgb
frame frequency
Prior art date
Application number
KR1020060112785A
Other languages
Korean (ko)
Other versions
KR20080044015A (en
Inventor
성창호
이용운
Original Assignee
(주)토마토엘에스아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)토마토엘에스아이 filed Critical (주)토마토엘에스아이
Priority to KR1020060112785A priority Critical patent/KR100835991B1/en
Publication of KR20080044015A publication Critical patent/KR20080044015A/en
Application granted granted Critical
Publication of KR100835991B1 publication Critical patent/KR100835991B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area

Abstract

본 발명은 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치 및 그 방법을 제공하기 위한 것으로, 외부에서 입력되는 동기신호를 입력받는 RGB 모드 인터페이스와; RGB 모드 인터페이스에서 데이터를 저장했다는 신호를 받으면 프레임 클럭을 생성하는 프레임 클럭 생성부와; 프레임 클럭 생성에 필요한 값을 프레임 클럭 생성부로 전달하는 제어 레지스터와; 프레임 클럭 생성부에서 생성된 프레임 클럭을 전달받고, 디스플레이 타이밍을 제어하는 디스플레이 타이밍 제어부와; 디스플레이 타이밍 제어부의 제어를 받아 데이터가 업데이트 되는 그래픽 SRAM과; 디스플레이 타이밍 제어부의 제어에 따라 그래픽 SRAM에서의 데이터 업데이트가 수행되기 전에 저장된 소스 드라이버 데이터가 업데이트 되도록 하는 소스 드라이버;를 포함하여 구성함으로서, SRAM을 내장한 액정 구동 드라이버내의 RGB 인터페이스 모드에서의 외부에서 입력된 프레임 업데이트 동기신호의 정보를 이용하여 액정의 디스플레이 프레임 주파수를 설정할 수 있게 되는 것이다.The present invention provides a driving apparatus and a method for setting a frame frequency in the RGB interface mode in a liquid crystal drive driver incorporating an SRAM, comprising: an RGB mode interface for receiving an externally input synchronization signal; A frame clock generator for generating a frame clock upon receiving a signal indicating that data is stored in the RGB mode interface; A control register transferring a value necessary for generating a frame clock to the frame clock generator; A display timing controller configured to receive a frame clock generated by the frame clock generator and control display timing; A graphic SRAM controlled by the display timing controller to update data; A source driver which causes the stored source driver data to be updated before the data update in the graphic SRAM is performed under the control of the display timing controller, thereby inputting externally in the RGB interface mode in the liquid crystal driving driver incorporating the SRAM. The display frame frequency of the liquid crystal can be set using the information of the frame update synchronization signal.

SRAM, 액정 구동 드라이버, RGB 인터페이스, 프레임 주파수, 설정이 가능한 구동 장치 및 그 방법 SRAM, liquid crystal drive driver, RGB interface, frame frequency, configurable drive device and method

Description

ＳＲＡＭ을 내장한 액정 구동 드라이버 내의 ＲＢＧ 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치 및 그 방법{Apparatus and method for enabling of frame frequency setting in RGB interface mode of liquid crystal driver having ＳＲＡＭ}[Apparatus and method for enabling of frame frequency setting in RGB interface mode of liquid crystal driver having SRM]

도 1은 종래 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 구동 장치의 블록구성도이다.Fig. 1 is a block diagram of a drive device in the RGB interface mode in a liquid crystal drive driver incorporating a conventional SRAM.

도 2는 도 1의 구동 타이밍도이다.2 is a driving timing diagram of FIG. 1.

도 3은 종래 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 구동 방법을 보인 흐름도이다.3 is a flowchart illustrating a driving method in the RGB interface mode in the liquid crystal driving driver incorporating the conventional SRAM.

도 4는 본 발명의 일 실시예에 의한 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치의 블록구성도이다.4 is a block diagram of a driving device capable of setting a frame frequency in an RGB interface mode in a liquid crystal drive driver incorporating an SRAM according to an embodiment of the present invention.

도 5는 도 4에서 프레임 신호 생성을 위한 타이밍도이다.FIG. 5 is a timing diagram for generating a frame signal in FIG. 4.

도 6은 도 4의 구동 타이밍도이다.6 is a driving timing diagram of FIG. 4.

도 7은 도 4에서 소스 드라이버 업데이트를 위한 타이밍도이다.FIG. 7 is a timing diagram for updating a source driver in FIG. 4.

도 8은 도 4에서 제어 레지스터의 설정 값의 예를 보인 표이다.8 is a table illustrating an example of setting values of the control register in FIG. 4.

도 9는 본 발명의 일 실시예에 의한 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 방법을 보인 흐름도이다.9 is a flowchart illustrating a driving method capable of setting a frame frequency in an RGB interface mode in a liquid crystal driving driver incorporating an SRAM according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : RGB 모드 인터페이스10: RGB mode interface

20 : 프레임 클럭 생성부20: frame clock generator

21 : 제어 레지스터21: control register

30 : 디스플레이 타이밍 제어부30: display timing controller

40 : 그래픽 SRAM40: Graphic SRAM

50 : 소스 드라이버50: source driver

본 발명은 SRAM(Static Random Access Memory, 정적 임의 접근 기억 장치)을 내장한 액정 구동 드라이버에 관한 것으로, 특히 SRAM을 내장한 액정 구동 드라이버내의 RGB 인터페이스 모드에서의 외부에서 입력된 프레임 업데이트 동기신호의 정보를 이용하여 액정의 디스플레이 프레임 주파수를 설정하기에 적당하도록 한 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치 및 그 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal drive driver incorporating a static random access memory (SRAM), and more particularly to information on an externally input frame update synchronization signal in an RGB interface mode in a liquid crystal drive driver incorporating an SRAM. The present invention relates to a driving apparatus and a method capable of setting the frame frequency in the RGB interface mode in a liquid crystal driving driver incorporating an SRAM adapted to set the display frame frequency of the liquid crystal by using a.

일반적으로 액정 구동 드라이버는 액정 디스플레이 장치를 구동시키는 장치이다. 이러한 액정 구동 드라이버에는 SRAM을 메모리로 사용한다.Generally, a liquid crystal drive driver is a device for driving a liquid crystal display device. Such a liquid crystal drive driver uses SRAM as a memory.

도 1은 종래 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 구동 장치의 블록구성도이고, 도 2는 도 1의 구동 타이밍도이다.FIG. 1 is a block diagram of a drive device in the RGB interface mode in a liquid crystal drive driver incorporating a conventional SRAM, and FIG. 2 is a drive timing diagram of FIG.

이에 도시된 바와 같이, 외부에서 입력되는 동기신호를 입력받으면 데이터를 그래픽 SRAM(3)에 저장하는 RGB(Red, Green, Blue) 모드 인터페이스(1)와; 상기 RGB 모드 인터페이스(1)에서 데이터를 저장했다는 신호를 받으면 상기 그래픽 SRAM(3)과 소스 드라이버(4)의 데이터 업데이트를 제어하여 디스플레이 타이밍을 제어하는 디스플레이 타이밍 제어부(2)와; 상기 RGB 모드 인터페이스(1)의 데이터를 저장하고, 상기 디스플레이 타이밍 제어부(2)의 제어를 받아 데이터가 업데이트 되는 그래픽 SRAM(3)과; 상기 디스플레이 타이밍 제어부(2)의 제어에 따라 상기 그래픽 SRAM(3)에서의 데이터 업데이트 후 저장된 소스 드라이버 데이터가 업데이트 되도록 하는 소스 드라이버(4);로 구성된다.As shown therein, an RGB (Red, Green, Blue) mode interface 1 for storing data in the graphic SRAM 3 when receiving a synchronization signal input from the outside; A display timing control unit (2) for controlling display timing by controlling data update of the graphic SRAM (3) and the source driver (4) upon receiving a signal indicating that data has been stored in the RGB mode interface (1); A graphic SRAM (3) for storing data of the RGB mode interface (1) and updating data under the control of the display timing controller (2); And a source driver 4 for updating the stored source driver data after updating the data in the graphic SRAM 3 under the control of the display timing controller 2.

도 3은 종래 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 구동 방법을 보인 흐름도이다.3 is a flowchart illustrating a driving method in the RGB interface mode in the liquid crystal driving driver incorporating the conventional SRAM.

이에 도시된 바와 같이, RGB 인터페이스를 수행하는 단계(ST1)와; 상기 RGB 인터페이스 후 그래픽 SRAM(3)의 SRAM 데이터를 업데이트시키는 단계(ST2)와; 상기 SRAM 데이터 업데이트 후 소스 드라이버(4)의 데이터를 업데이트 시키는 단계(ST3);를 수행한다.As shown therein, performing the RGB interface (ST1); Updating the SRAM data of the graphic SRAM (3) after the RGB interface (ST2); After updating the SRAM data, updating the data of the source driver 4 (ST3).

그래서 외부에서 입력되는 동기신호 VSYNC(Vertical Synchronization, 수직 동기), HSYNC(Horizontal Synchronization, 수평 동기), ENABLE(인에이블), DOTCLK(Dot Clock, 도트 클럭)에 의해서 SRAM에 데이터를 저장 하며, 저장된 데이터는 위의 동기 신호에 의해 소스 드라이버로 업데이트 되며 프레임 주파수가 생성 된다.Therefore, data is stored in SRAM by external synchronization signal VSYNC (Vertical Synchronization), HSYNC (Horizontal Synchronization), ENABLE (Enable), DOTCLK (Dot Clock). Is updated to the source driver by the above sync signal and frame frequency is generated.

따라서 종래의 RGB 인터페이스 모드에서는 입력된 동기신호의 정보에 의하여 디스플레이 프레임 주파수가 결정된다.Therefore, in the conventional RGB interface mode, the display frame frequency is determined by the information of the input synchronization signal.

그리고 도 2의 타이밍도에서 보는 바와 같이, 소스 드라이버(4)의 프레임 주파수는 외부 입력 동기 신호에 의해서 결정 된다. 입력되는 그래픽 SRAM(3)의 SRAM 데이터의 업데이트는 ENABLE 신호와 DOTCLK에 동기 되어 이루어지며, 소스 드라이버(4)의 데이터는 HSYNC에 동기 되어 업데이트 된다.As shown in the timing diagram of FIG. 2, the frame frequency of the source driver 4 is determined by an external input synchronization signal. The SRAM data of the graphic SRAM 3 input is updated in synchronization with the ENABLE signal and DOTCLK, and the data of the source driver 4 is updated in synchronization with HSYNC.

여기서 도 2에서 i_sen은 SRAM의 데이터를 소스 드라이버로 전송하기 위하여 SRAM의 한 라인 데이터를 읽어오기 위한 신호이며, i_SLCK는 소스 드라이버로 출력하기 위한 동기 신호 이다.Here, in FIG. 2, i_sen is a signal for reading one line data of the SRAM in order to transmit data of the SRAM to the source driver, and i_SLCK is a synchronization signal for outputting to the source driver.

또한 종래 기술에서의 프레임 주파수는 다음의 수학식 1에 의해 결정된다.In addition, the frame frequency in the prior art is determined by the following equation (1).

Figure 112006083554487-pat00001
Figure 112006083554487-pat00001

그러나 이러한 종래기술은 SRAM 데이터의 업데이트 수행 후 소스 드라이버 데이터의 업데이트를 수행하기 때문에 액정에 표시되는 데이터가 프레임 데이터의 왜곡을 가질 수 있는 문제점이 있었다.However, this conventional technology has a problem in that the data displayed on the liquid crystal may have distortion of the frame data because the source driver data is updated after the SRAM data is updated.

또한 종래기술은 RGB 모드 구동 시 프레임 주파수를 조정하기 위해 입력 동기 신호의 조정을 해야만 하는 불편함도 있었다.In addition, the prior art also has the inconvenience of having to adjust the input sync signal in order to adjust the frame frequency when driving the RGB mode.

또한 종래기술은 프레임 주파수 조정이 복잡한 단점도 있었다.In addition, the prior art has a disadvantage in that the frame frequency adjustment is complicated.

또한 종래 기술은 SRAM을 가지는 액정 구동 드라이버의 RGB 모드 구동 시 프레임 주파수를 조정 하고자 하는 경우에 대하여 인터페이스에 따른 소비전력의 증가가 발생하는 문제점도 있었다.In addition, the prior art has a problem that the power consumption increases according to the interface for the case of adjusting the frame frequency when driving the RGB mode of the liquid crystal drive driver having the SRAM.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 SRAM을 내장한 액정 구동 드라이버내의 RGB 인터페이스 모드에서의 외부에서 입력된 프레임 업데이트 동기신호의 정보를 이용하여 액정의 디스플레이 프레임 주파수를 설정할 수 있는 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치 및 그 방법을 제공하는데 있다.Accordingly, the present invention has been proposed to solve the above-mentioned general problems, and an object of the present invention is to use the information of the frame update synchronization signal input from the external in the RGB interface mode in the liquid crystal driving driver with SRAM. The present invention provides a driving apparatus and method capable of setting a frame frequency in an RGB interface mode in a liquid crystal driving driver incorporating an SRAM capable of setting a display frame frequency of a liquid crystal.

상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치는,In order to achieve the above object, a driving apparatus capable of setting a frame frequency in an RGB interface mode in a liquid crystal driving driver incorporating an SRAM according to an embodiment of the present invention,

외부에서 입력되는 동기신호를 입력받으면 데이터를 그래픽 SRAM에 저장하는 RGB 모드 인터페이스와; 상기 RGB 모드 인터페이스에서 입력되는 동기 신호를 받아 새로운 프레임 클럭을 생성하는 프레임 클럭 생성부와; 프레임 클럭 생성에 필요한 값을 상기 프레임 클럭 생성부로 전달하는 제어 레지스터와; 상기 프레임 클럭 생성부에서 생성된 프레임 클럭을 전달받고, 상기 그래픽 SRAM과 소스 드라이버의 데이터 업데이트를 제어하여 디스플레이 타이밍을 제어하는 디스플레이 타이밍 제어부와; 상기 RGB 모드 인터페이스의 데이터를 저장하고, 상기 디스플레이 타이밍 제어부의 제어를 받아 데이터가 업데이트 되는 그래픽 SRAM과; 상기 디스플레이 타이밍 제어부의 제어에 따라 상기 그래픽 SRAM에서의 데이터 업데이트가 수행되기 전에 저장된 소스 드라이버 데이터가 업데이트 되도록 하는 소스 드라이버;를 포함하여 이루어짐을 그 기술적 구성상의 특징으로 한다.An RGB mode interface for storing data in a graphic SRAM when receiving an externally input synchronization signal; A frame clock generator for generating a new frame clock by receiving the synchronization signal input from the RGB mode interface; A control register transferring a value necessary for generating a frame clock to the frame clock generator; A display timing controller configured to receive a frame clock generated by the frame clock generator and control display timing by controlling data updates of the graphic SRAM and a source driver; A graphic SRAM for storing data of the RGB mode interface and updating data under the control of the display timing controller; And a source driver for updating the stored source driver data before the data update in the graphic SRAM is performed under the control of the display timing controller.

상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 방법은,In order to achieve the above object, a driving method capable of setting a frame frequency in an RGB interface mode in a liquid crystal driving driver incorporating an SRAM according to an embodiment of the present invention,

RGB 인터페이스를 수행하는 제 1 단계와; 상기 제 1 단계 후 프레임 클럭을 생성하는 제 2 단계와; 상기 제 2 단계 후 소스 드라이버의 데이터를 업데이트 시키는 제 3 단계와; 상기 제 3 단계 후 그래픽 SRAM의 SRAM 데이터를 업데이트시키는 제 4 단계;를 포함하여 수행함을 그 기술적 구성상의 특징으로 한다.A first step of performing an RGB interface; A second step of generating a frame clock after the first step; A third step of updating data of the source driver after the second step; And a fourth step of updating the SRAM data of the graphic SRAM after the third step.

이하, 상기와 같은 본 발명, SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치 및 그 방법의 기술적 사상에 따른 일실시예를 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment according to the present invention, a driving apparatus capable of setting a frame frequency in an RGB interface mode in a liquid crystal driving driver having an SRAM, and a method thereof, will be described with reference to the accompanying drawings.

도 4는 본 발명의 일 실시예에 의한 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치의 블록구성도이다.4 is a block diagram of a driving device capable of setting a frame frequency in an RGB interface mode in a liquid crystal drive driver incorporating an SRAM according to an embodiment of the present invention.

이에 도시된 바와 같이, 외부에서 입력되는 동기신호를 입력받으면 데이터를 그래픽 SRAM(40)에 저장하는 RGB(Red, Green, Blue) 모드 인터페이스(10)와; 상기 RGB 모드 인터페이스(10)에서 입력되는 동기 신호를 받아 새로운 프레임 클럭을 생성하는 프레임 클럭 생성부와; 프레임 클럭 생성에 필요한 값을 상기 프레임 클럭 생성부(20)로 전달하는 제어 레지스터(21)와; 상기 프레임 클럭 생성부(20)에서 생성된 프레임 클럭을 전달받고, 상기 그래픽 SRAM(40)과 소스 드라이버(50)의 데이터 업데이트를 제어하여 디스플레이 타이밍을 제어하는 디스플레이 타이밍 제어부(30)와; 상기 RGB 모드 인터페이스(10)의 데이터를 저장하고, 상기 디스플레이 타이밍 제어부(30)의 제어를 받아 데이터가 업데이트 되는 그래픽 SRAM(40)과; 상기 디스플레이 타이밍 제어부(30)의 제어에 따라 상기 그래픽 SRAM(40)에서의 데이터 업데이트가 수행되기 전에 저장된 소스 드라이버 데이터가 업데이트 되도록 하는 소스 드라이버(50);를 포함하여 구성된 것을 특징으로 한다.As shown therein, an RGB (Red, Green, Blue) mode interface 10 for storing data in the graphic SRAM 40 when an external synchronization signal is input; A frame clock generation unit receiving a synchronization signal input from the RGB mode interface 10 to generate a new frame clock; A control register 21 for transmitting a value necessary for generating a frame clock to the frame clock generator 20; A display timing controller (30) for receiving a frame clock generated by the frame clock generator (20) and controlling display timing by controlling data updates of the graphic SRAM (40) and the source driver (50); A graphic SRAM 40 for storing data of the RGB mode interface 10 and updating data under the control of the display timing controller 30; And a source driver 50 for updating the stored source driver data before the data update in the graphic SRAM 40 is performed under the control of the display timing controller 30.

상기 프레임 클럭 생성부(20)는, 외부에서 입력되는 동기 신호를 상기 RGB 모드 인터페이스(10)를 통해 입력받고, 상기 제어 레지스터(21)를 통해 설정 가능한 레지스터 값을 입력받아 디스플레이 가능한 라인 동기신호 및 프레임 동기 신호를 생성하여 상기 디스플레이 타이밍 제어부(30)로 전달하는 것을 특징으로 한다.The frame clock generator 20 may receive an externally input synchronization signal through the RGB mode interface 10 and receive a register value settable through the control register 21 and display a line synchronization signal. A frame sync signal is generated and transmitted to the display timing controller 30.

상기 프레임 클럭 생성부(20)는, The frame clock generator 20,

Figure 112006083554487-pat00002
Figure 112006083554487-pat00002

에 의해 프레임 주파수를 생성하고, 여기서 D는 상기 제어 레지스터(21)에 의해 설정 가능한 값으로 정해진 것을 특징으로 한다.Generate a frame frequency, wherein D is set to a value settable by the control register 21.

상기 제어 레지스터(21)는, 입력된 동기신호의 프레임 주파수에 대해 레지스터 값이 000, 001, 010, 011, 100, 101, 110, 111 중에서 하나 이상을 선택하면, 액정 디스플레이의 프레임 주파수는 15hz, 30hz, 45hz, 60hz, 75hz, 90hz, 105hz, 120hz 중에서 하나 이상이 설정되도록 하는 것을 특징으로 한다.The control register 21 selects one or more of a register value of 000, 001, 010, 011, 100, 101, 110, and 111 with respect to the frame frequency of the input synchronization signal, and the frame frequency of the liquid crystal display is 15 Hz, At least one of 30hz, 45hz, 60hz, 75hz, 90hz, 105hz, 120hz is characterized in that it is set.

도 9는 본 발명의 일 실시예에 의한 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 방법을 보인 흐름도이다.9 is a flowchart illustrating a driving method capable of setting a frame frequency in an RGB interface mode in a liquid crystal driving driver incorporating an SRAM according to an embodiment of the present invention.

이에 도시된 바와 같이, RGB 인터페이스를 수행하는 제 1 단계(ST11)와; 상기 제 1 단계 후 프레임 클럭을 생성하는 제 2 단계(ST12)와; 상기 제 2 단계 후 소스 드라이버(50)의 데이터를 업데이트 시키는 제 3 단계(ST13)와; 상기 제 3 단계 후 그래픽 SRAM(40)의 SRAM 데이터를 업데이트시키는 제 4 단계(ST14);를 포함하여 수행하는 것을 특징으로 한다.As shown therein, a first step ST11 of performing an RGB interface; A second step ST12 of generating a frame clock after the first step; A third step ST13 of updating data of the source driver 50 after the second step; And a fourth step ST14 of updating the SRAM data of the graphic SRAM 40 after the third step.

상기 제 2 단계는, 외부에서 입력되는 동기 신호를 RGB 모드 인터페이스(10)를 통해 입력받고, 제어 레지스터(21)를 통해 설정 가능한 레지스터 값을 프레임 클럭 생성부(20)에 입력하여 디스플레이 가능한 라인 동기신호 및 프레임 동기 신호를 생성하여 디스플레이 타이밍 제어를 수행하는 것을 특징으로 한다.In the second step, an externally input synchronization signal is input through the RGB mode interface 10 and a register value settable through the control register 21 is input to the frame clock generator 20 to display the line synchronization. The display timing control may be performed by generating a signal and a frame synchronization signal.

상기 제 2 단계는, The second step,

Figure 112006083554487-pat00003
Figure 112006083554487-pat00003

에 의해 프레임 주파수를 생성하고, 여기서 D는 제어 레지스터(21)에 의해 설정 가능한 값으로 정해진 것을 특징으로 한다.Generate a frame frequency, wherein D is set to a value that can be set by the control register 21.

상기 제 2 단계는, 입력된 동기신호의 프레임 주파수에 대해 레지스터 값이 000, 001, 010, 011, 100, 101, 110, 111 중에서 하나 이상을 선택하면, 액정 디스플레이의 프레임 주파수는 15hz, 30hz, 45hz, 60hz, 75hz, 90hz, 105hz, 120hz 중에서 하나 이상이 설정되도록 하는 것을 특징으로 한다.In the second step, when a register value is selected from at least one of 000, 001, 010, 011, 100, 101, 110, and 111 with respect to the frame frequency of the input synchronization signal, the frame frequency of the liquid crystal display is 15hz, 30hz, At least one of 45hz, 60hz, 75hz, 90hz, 105hz, 120hz is characterized in that it is set.

이와 같이 구성된 본 발명에 의한 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치 및 그 방법의 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있으며, 이에 따라 각 용어의 의미는 본 명세서 전반에 걸친 내용을 토대로 해석되어야 할 것이다.A driving device capable of setting a frame frequency in an RGB interface mode in a liquid crystal drive driver having an SRAM according to the present invention configured as described above and a preferred embodiment of the method will be described in detail with reference to the accompanying drawings. In the following description of the present invention, detailed descriptions of well-known functions or configurations will be omitted if it is determined that the detailed description of the present invention may unnecessarily obscure the subject matter of the present invention. In addition, terms to be described below are terms defined in consideration of functions in the present invention, which may vary according to intention or precedent of a user or an operator, and thus, the meaning of each term should be interpreted based on the contents throughout the present specification. will be.

먼저 본 발명은 SRAM을 내장한 액정 구동 드라이버내의 RGB 인터페이스 모드에서의 외부에서 입력된 프레임 업데이트 동기신호의 정보를 이용하여 액정의 디스플레이 프레임 주파수를 설정하고자 한 것이다.First, the present invention is to set the display frame frequency of the liquid crystal by using the information of the frame update synchronization signal input externally in the RGB interface mode in the liquid crystal driving driver with SRAM.

종래의 RGB 인터페이스 모드에서는 입력된 동기신호의 정보에 의하여 디스플레이 프레임 주파수가 결정된다. 반면에 본 발명에서는 설정 가능한 레지스터의 정보와 입력되는 동기 신호의 정보를 이용하여 입력 동기신호의 주파수와 다른 디스플레이 프레임 주파수를 생성하는 방법을 제시한다.In the conventional RGB interface mode, the display frame frequency is determined by the information of the input synchronization signal. On the other hand, the present invention proposes a method for generating a display frame frequency different from the frequency of the input sync signal by using the information of the settable register and the information of the input sync signal.

또한 본 발명은 그래픽 SRAM을 가지는 액정 구동 드라이버에서 RGB 모드 구동 시 SRAM 업데이트와 소스 드라이버의 업데이트 시 발생할 수 있는 디스플레이의 왜곡 현상이 발생하지 않도록 하는 범위 내에서 적용되는 방법을 제시 한다.In addition, the present invention proposes a method that is applied within the range to prevent the distortion of the display that may occur when the SRAM update and the source driver when RGB mode driving in the liquid crystal driving driver having a graphics SRAM.

또한 본 발명은 SRAM을 가지는 액정 구동 드라이버내의 RGB 모드 구동 시 입력되는 동기 신호와 다른 비율의 프레임 주파수 설정이 가능 한 구조를 가진다.In addition, the present invention has a structure in which the frame frequency can be set at a ratio different from the synchronization signal input when driving the RGB mode in the liquid crystal driving driver having the SRAM.

그래서 도 4에서 보는 바와 같이 본 발명의 구조에서는 디스플레이 타이밍을 조정하기 위하여 프레임 클럭 생성부(20)를 가진다. 이 블록은 외부에서 입력되는 동기 신호 이외에 설정 가능한 레지스터 값을 입력 받아 디스플레이 가능한 라인 동기신호 및 프레임 동기 신호를 생성 한다.Therefore, as shown in FIG. 4, the structure of the present invention includes a frame clock generator 20 to adjust display timing. This block generates a displayable line sync signal and a frame sync signal by receiving a settable register value in addition to an externally input sync signal.

또한 프레임 클럭 생성부(20)는 그래픽 SRAM(40)의 데이터 업데이트와 소스 드라이버(50)의 데이터 업데이트 사이에 발생할 수 있는 디스플레이 왜곡을 방지한 다.The frame clock generator 20 also prevents display distortion that may occur between the data update of the graphics SRAM 40 and the data update of the source driver 50.

도 5는 도 4에서 프레임 신호 생성을 위한 타이밍도이다.FIG. 5 is a timing diagram for generating a frame signal in FIG. 4.

이러한 도 5에서 보는 바와 같이 RGB 모드 구동 시 입력되는 동기 신호 VSYNC, HSYNC, DOTCLK을 입력 받아 D의 배수를 가지는 i_line_clk를 생성한다. 여기서 D의 값은 제어 레지스터(21)에서 설정 가능한 레지스터에 의해서 정해진다. 이 D값에 의해 D배의 i_line_clk가 생성 되며, 생성된 i_line_clk에 의해서 i_frm_clk가 생성 된다.As shown in FIG. 5, i_line_clk having a multiple of D is generated by receiving the synchronization signals VSYNC, HSYNC, and DOTCLK input when the RGB mode is driven. The value of D is determined by a register settable in the control register 21. D_ i_line_clk is generated by this D value, and i_frm_clk is generated by the generated i_line_clk.

정확한 D배수의 i_line_clk를 생성하기 위해서는 입력되는 동기 신호의 정보를 필요로 한다. 이 때 필요한 정보는 VBP, VDISP, VFP, HBP, HDISP, HFP이다.In order to generate i_line_clk of the correct D multiple, information of an input synchronization signal is required. The information required at this time is VBP, VDISP, VFP, HBP, HDISP, HFP.

VBP : Vertical Back Porch timing areaVBP: Vertical Back Porch timing area

VDISP : Vertical DISPlay active timing areaVDISP: Vertical DISPlay active timing area

VFP : Vertical Front Porch timing areaVFP: Vertical Front Porch timing area

HBP : Horizontal Back Porch timing areaHBP: Horizontal Back Porch timing area

HDISP : Horizontal DISPlay active timing areaHDISP: Horizontal DISPlay active timing area

HFP : Horizontal Front Porch timing area 이다.HFP: Horizontal Front Porch timing area.

이 때 생성되는 프레임 주파수는 다음의 수학식 2에서와 같이 계산 된다.The frame frequency generated at this time is calculated as in Equation 2 below.

Figure 112006083554487-pat00004
Figure 112006083554487-pat00004

여기서 D는 제어 레지스터(21)에 의해 설정 가능한 값으로 정해진다.Here, D is set to a value settable by the control register 21.

도 6은 도 4의 구동 타이밍도이다.6 is a driving timing diagram of FIG. 4.

그래서 본 발명에서 제안된 방식에서의 소스 드라이버 업데이트 타이밍은 도 6에서와 같이 제시되어 있다.Thus, the source driver update timing in the scheme proposed in the present invention is presented as in FIG.

그리고 본 발명에서 RGB 모드 구동 시 입력되는 동기 신호 다른 프레임 주파수를 생성하기 위해 그래픽 SRAM(40)의 데이터 업데이트와 소스 드라이버(50)의 데이터 업데이트의 동기를 조정할 필요가 있다. 만약 그렇지 않을 경우는 액정에 출력되는 데이터가 다른 프레임 데이터가 혼용되어 나타날 수 있다.In the present invention, it is necessary to adjust synchronization of data update of the graphic SRAM 40 and data update of the source driver 50 to generate a frame frequency different from the synchronization signal input when driving the RGB mode. If not, the data output to the liquid crystal may be mixed with other frame data.

도 7은 도 4에서 소스 드라이버 업데이트를 위한 타이밍도이다.FIG. 7 is a timing diagram for updating a source driver in FIG. 4.

그래서 도 7에서와 같이 종래 방식과는 달리 소스 드라이버 업데이트를 선행하고 SRAM 데이터 업데이트를 나중에 수행하게 되면, 도 8에서 제시된 것과 같이 액정 출력의 동일 프레임 내에 다른 프레임 데이터가 혼용 되는 것을 막아 준다.Thus, unlike the conventional method, as shown in FIG. 7, when the source driver update is performed and the SRAM data update is performed later, as shown in FIG. 8, other frame data is prevented from being mixed in the same frame of the liquid crystal output.

예를 들면, RGB모드 구동 시 초당 15 프레임으로 입력되는 화상데이터에 대하여 입력 동기 신호의 변경이 필요 없이 액정 출력 프레임 주파수를 15hz, 30hz, 45hz, 60hz 등의 다양한 프레임 주파수를 가질 수 구조를 구현할 수 있다.For example, it is possible to implement a structure in which the liquid crystal output frame frequency can have various frame frequencies such as 15hz, 30hz, 45hz, 60hz, etc. without changing the input synchronization signal for image data input at 15 frames per second when driving the RGB mode. have.

도 8은 도 4에서 제어 레지스터의 설정 값의 예를 보인 표이다.8 is a table illustrating an example of setting values of the control register in FIG. 4.

도 4에서 보는 바와 같이 설정 가능한 레지스터는 i_efrcr[2:0]을 가지는 구조이며, 각각의 설정에 따른 프레임 주파수는 도 8에 제시되어 있다.As shown in FIG. 4, a register that can be set has a structure having i_efrcr [2: 0], and a frame frequency according to each setting is shown in FIG. 8.

그래서 도 8에서는 입력된 동기신호의 프레임 주파수이 15hz 일 경우에 대해, 레지스터 값이 000 이면 액정 디스플레이의 프레임 주파수는 15hz, 레지스터 값이 001 이면 액정 디스플레이의 프레임 주파수는 30hz, 레지스터 값이 010 이면 액정 디스플레이의 프레임 주파수는 45hz, 레지스터 값이 011 이면 액정 디스플레이의 프레임 주파수는 60hz, 레지스터 값이 100 이면 액정 디스플레이의 프레임 주파수는 75hz, 레지스터 값이 101 이면 액정 디스플레이의 프레임 주파수는 90hz, 레지스터 값이 110 이면 액정 디스플레이의 프레임 주파수는 105hz, 레지스터 값이 111 이면 액정 디스플레이의 프레임 주파수는 120hz 인 경우를 보였다. 그러나 각각의 레지스터 값에 대한 액정 디스플레이의 프레임 주파수는 다른 값으로 설정될 수 있으며, 도 8의 표에서 언급한 15hz ~ 120hz 이외의 값을 설정하는 것도 가능하다.Thus, in FIG. 8, when the frame frequency of the input synchronization signal is 15hz, when the register value is 000, the frame frequency of the liquid crystal display is 15hz, when the register value is 001, the frame frequency of the liquid crystal display is 30hz, and when the register value is 010, the liquid crystal display. If the frame frequency is 45hz, if the register value is 011, if the frame frequency of the liquid crystal display is 60hz, if the register value is 100, if the frame frequency of the liquid crystal display is 75hz, if the register value is 101, the frame frequency of the liquid crystal display is 90hz, if the register value is 110 When the frame frequency of the liquid crystal display is 105hz and the register value is 111, the frame frequency of the liquid crystal display is 120hz. However, the frame frequency of the liquid crystal display for each register value may be set to a different value, it is also possible to set a value other than 15hz ~ 120hz mentioned in the table of FIG.

이처럼 본 발명은 SRAM을 내장한 액정 구동 드라이버내의 RGB 인터페이스 모드에서의 외부에서 입력된 프레임 업데이트 동기신호의 정보를 이용하여 액정의 디스플레이 프레임 주파수를 설정하게 되는 것이다.As described above, the present invention is to set the display frame frequency of the liquid crystal by using the information of the frame update synchronization signal input externally in the RGB interface mode in the liquid crystal driving driver incorporating the SRAM.

이상에서 살펴본 바와 같이, 본 발명에 의한 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치 및 그 방법은 SRAM을 내장한 액정 구동 드라이버내의 RGB 인터페이스 모드에서의 외부에서 입력된 프레임 업데이트 동기신호의 정보를 이용하여 액정의 디스플레이 프레임 주파수를 설정할 수 있는 효과가 있게 된다.As described above, the driving device and the method which can set the frame frequency in the RGB interface mode in the liquid crystal drive driver incorporating the SRAM according to the present invention are input externally in the RGB interface mode in the liquid crystal drive driver incorporating the SRAM. The display frame frequency of the liquid crystal can be set by using the information of the frame update synchronization signal.

그래서 본 발명은 RGB 모드 구동 시 프레임 주파수를 조정하기 위해 입력 동 기 신호의 조정이 불필요한 효과가 있다.Therefore, in the present invention, it is not necessary to adjust the input synchronization signal to adjust the frame frequency when driving the RGB mode.

또한 본 발명은 프레임 주파수 변경 시 동일 프레임 내에 다른 프레임 데이터의 출력을 발생 시키지 않는 장점도 있다.In addition, the present invention has the advantage that does not generate the output of other frame data in the same frame when changing the frame frequency.

더불어 본 발명은 프레임 주파수 조정을 설정 가능한 레지스터를 두어 조정이 간단한 장점도 있다.In addition, the present invention has the advantage that the adjustment is simple by having a register that can set the frame frequency adjustment.

나아가 본 발명은 SRAM을 가지는 액정 구동 드라이버의 RGB 모드 구동 시 프레임 주파수를 조정 하고자 하는 경우에 대하여 인터페이스에 따른 소비전력의 증가를 막아주는 효과가 있다.Furthermore, the present invention has the effect of preventing the increase in power consumption according to the interface for the case of adjusting the frame frequency when driving the RGB mode of the liquid crystal drive driver having an SRAM.

예를 들어, 입력되는 동기 신호의 프레임 주파수가 30hz인 경우 인터페이스에 따른 전력 소모를 A라고 하자. 여기서 프레임 주파수를 60hz로 변경 하여야 하는 경우를 보면, 종래기술에서는 입력되는 동기 신호의 프레임 업데이트 비율을 60hz로 하여야 하기 때문에 전력소모가 B라는 수치로 증가 하게 된다.For example, if the frame frequency of the input synchronization signal is 30hz, let the power consumption according to the interface be A. In this case, when the frame frequency needs to be changed to 60hz, the power consumption increases to a value of B since the frame update rate of the input synchronization signal must be 60hz in the prior art.

반면에 본 발명에서는 프레임 주파수를 60hz로 변경하는 경우 레지스터 설정을 변경해 주면 가능 하다. 그래서 입력 동기 신호의 프레임 업데이트 비율은 변경 되지 않으며, 전력 소모도 A로 동일하게 발생하게 되는 효과가 있게 된다.On the other hand, in the present invention, if the frame frequency is changed to 60hz, it is possible to change the register setting. Therefore, the frame update rate of the input sync signal is not changed, and the power consumption is equally generated to A.

이상에서 본 발명의 바람직한 실시예에 한정하여 설명하였으나, 본 발명은 이에 한정되지 않고 다양한 변화와 변경 및 균등물을 사용할 수 있다. 따라서 본 발명은 상기 실시예를 적절히 변형하여 응용할 수 있고, 이러한 응용도 하기 특허청구범위에 기재된 기술적 사상을 바탕으로 하는 한 본 발명의 권리범위에 속하게 됨은 당연하다 할 것이다.Although the above has been described as being limited to the preferred embodiment of the present invention, the present invention is not limited thereto and various changes, modifications, and equivalents may be used. Therefore, the present invention can be applied by appropriately modifying the above embodiments, it will be obvious that such application also belongs to the scope of the present invention based on the technical idea described in the claims below.

Claims (8)

외부에서 입력되는 동기신호를 입력받으면 데이터를 그래픽 SRAM에 저장하는 RGB 모드 인터페이스와;An RGB mode interface for storing data in a graphic SRAM when receiving an externally input synchronization signal; 상기 RGB 모드 인터페이스에서 입력되는 동기 신호를 받아 새로운 프레임 클럭을 생성하는 프레임 클럭 생성부와;A frame clock generator for generating a new frame clock by receiving the synchronization signal input from the RGB mode interface; 프레임 클럭 생성에 필요한 값을 상기 프레임 클럭 생성부로 전달하는 제어 레지스터와;A control register transferring a value necessary for generating a frame clock to the frame clock generator; 상기 프레임 클럭 생성부에서 생성된 프레임 클럭을 전달받고, 상기 그래픽 SRAM과 소스 드라이버의 데이터 업데이트를 제어하여 디스플레이 타이밍을 제어하는 디스플레이 타이밍 제어부와;A display timing controller configured to receive a frame clock generated by the frame clock generator and control display timing by controlling data updates of the graphic SRAM and a source driver; 상기 RGB 모드 인터페이스의 데이터를 저장하고, 상기 디스플레이 타이밍 제어부의 제어를 받아 데이터가 업데이트 되는 그래픽 SRAM과;A graphic SRAM for storing data of the RGB mode interface and updating data under the control of the display timing controller; 상기 디스플레이 타이밍 제어부의 제어에 따라 상기 그래픽 SRAM에서의 데이터 업데이트가 수행되기 전에 저장된 소스 드라이버 데이터가 업데이트 되도록 하는 소스 드라이버;A source driver configured to update stored source driver data before data update in the graphic SRAM is performed under the control of the display timing controller; 를 포함하여 구성된 것을 특징으로 하는 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치.A drive device capable of setting the frame frequency in the RGB interface mode in the liquid crystal drive driver with a built-in SRAM, comprising a. 청구항 1에 있어서,The method according to claim 1, 상기 프레임 클럭 생성부는,The frame clock generator, 외부에서 입력되는 동기 신호를 상기 RGB 모드 인터페이스를 통해 입력받고, 상기 제어 레지스터를 통해 설정 가능한 레지스터 값을 입력받아 디스플레이 가능한 라인 동기신호 및 프레임 동기 신호를 생성하여 상기 디스플레이 타이밍 제어부로 전달하는 것을 특징으로 하는 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치.Receiving a synchronization signal input from the external through the RGB mode interface, and receives a register value set through the control register to generate a display line synchronization signal and a frame synchronization signal to be transmitted to the display timing controller. A drive device capable of setting a frame frequency in the RGB interface mode in a liquid crystal drive driver incorporating an SRAM. 청구항 1에 있어서,The method according to claim 1, 상기 프레임 클럭 생성부는,The frame clock generator,
Figure 112006083554487-pat00005
Figure 112006083554487-pat00005
 에 의해 프레임 주파수를 생성하고, 여기서 D는 상기 제어 레지스터에 의해 설정 가능한 값으로 정해진 것을 특징으로 하는 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치.And a frame frequency, wherein D is set to a value that can be set by the control register, wherein the frame frequency can be set in the RGB interface mode in the liquid crystal drive driver with a built-in SRAM. 청구항 1 내지 청구항 3 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 3, 상기 제어 레지스터는,The control register, 입력된 동기신호의 프레임 주파수에 대해 레지스터 값이 000, 001, 010, 011, 100, 101, 110, 111 중에서 하나 이상을 선택하면, 액정 디스플레이의 프레임 주파수는 15hz, 30hz, 45hz, 60hz, 75hz, 90hz, 105hz, 120hz 중에서 하나 이상이 설정되도록 하는 것을 특징으로 하는 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 장치.If the register value is one or more selected among 000, 001, 010, 011, 100, 101, 110, and 111 for the frame frequency of the input sync signal, the frame frequency of the liquid crystal display is 15hz, 30hz, 45hz, 60hz, 75hz, A drive device capable of setting the frame frequency in the RGB interface mode in the liquid crystal drive driver with SRAM, characterized in that at least one of 90hz, 105hz, 120hz is set. SRAM을 내장한 액정 구동 드라이버내의 RGB 인터페이스 모드에서의 구동방법에 있어서,In the driving method in the RGB interface mode in the liquid crystal drive driver incorporating SRAM, RGB 모드 인터페이스가 외부에서 입력되는 동기신호를 입력받아 데이터를 그래픽 SRAM에 저장하는 제 1 단계와;A first step in which an RGB mode interface receives an externally input synchronization signal and stores data in a graphic SRAM; 프레임 클럭 생성부가 상기 RGB 모드 인터페이스에서 입력되는 동기 신호를 받아 새로운 프레임 클럭을 생성하는 제 2 단계와;A second step of generating a new frame clock by receiving a synchronization signal input from the RGB mode interface by a frame clock generator; 상기 프레임 클럭 생성부에서 생성된 프레임 클럭을 전달받아 디스플레이 타이밍 제어부의 제어에 따라 소스 드라이버가 소스 드라이버 데이터를 업데이트하는 제 3 단계와;Receiving a frame clock generated by the frame clock generator and updating the source driver data by the source driver under the control of a display timing controller; 상기 디스플레이 타이밍 제어부의 제어에 따라 그래픽 SRAM이 SRAM 데이터를 업데이트하는 제 4 단계를 포함하는 것을 특징으로 하는 SRAM을 내장한 액정 구동 드라이버내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 방법.And a fourth step in which the graphic SRAM updates the SRAM data under the control of the display timing controller. 청구항 5에 있어서,The method according to claim 5, 상기 제 2 단계는,The second step, 상기 프레임 클럭 생성부가 외부에서 입력되는 동기 신호를 RGB 모드 인터페이스를 통해 입력받고, 제어 레지스터를 통해 설정 가능한 레지스터 값을 상기 프레임 클럭 생성부에 입력하여 디스플레이 가능한 라인 동기신호 및 프레임 동기 신호를 생성하여 디스플레이 타이밍 제어를 수행하는 것을 특징으로 하는 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 방법.The frame clock generator receives an externally input synchronization signal through an RGB mode interface, and inputs a register value set through a control register to the frame clock generator to generate a displayable line synchronization signal and a frame synchronization signal for display. A drive method capable of setting a frame frequency in the RGB interface mode in a liquid crystal drive driver with an SRAM comprising timing control. 청구항 5에 있어서,The method according to claim 5, 상기 제 2 단계는,The second step, 상기 프레임 클럭 생성부가 The frame clock generator
Figure 112007080779181-pat00006
Figure 112007080779181-pat00006
 에 의해 프레임 주파수를 생성하고, 여기서 D는 제어 레지스터에 의해 설정 가능한 값으로 정해진 것을 특징으로 하는 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 방법.And a frame frequency, wherein D is set to a value that can be set by a control register. A driving method capable of setting a frame frequency in an RGB interface mode in a liquid crystal drive driver with an SRAM. 청구항 5 내지 청구항 7 중 어느 하나의 항에 있어서,The method according to any one of claims 5 to 7, 상기 제 2 단계는,The second step, 상기 제어 레지스터가 입력된 동기신호의 프레임 주파수에 대해 레지스터 값이 000, 001, 010, 011, 100, 101, 110, 111 중에서 하나 이상을 선택하면, 액정 디스플레이의 프레임 주파수는 15hz, 30hz, 45hz, 60hz, 75hz, 90hz, 105hz, 120hz 중에서 하나 이상이 설정되도록 하는 것을 특징으로 하는 SRAM을 내장한 액정 구동 드라이버 내의 RGB 인터페이스 모드에서의 프레임 주파수 설정이 가능한 구동 방법.When the register value selects one or more of 000, 001, 010, 011, 100, 101, 110, and 111 for the frame frequency of the synchronization signal inputted to the control register, the frame frequency of the liquid crystal display is 15hz, 30hz, 45hz, A driving method that can set the frame frequency in the RGB interface mode in the liquid crystal drive driver with SRAM, characterized in that at least one of 60hz, 75hz, 90hz, 105hz, 120hz is set.
KR1020060112785A 2006-11-15 2006-11-15 Apparatus and method for enabling of frame frequency setting in RGB interface mode of liquid crystal driver having SRAM KR100835991B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060112785A KR100835991B1 (en) 2006-11-15 2006-11-15 Apparatus and method for enabling of frame frequency setting in RGB interface mode of liquid crystal driver having SRAM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060112785A KR100835991B1 (en) 2006-11-15 2006-11-15 Apparatus and method for enabling of frame frequency setting in RGB interface mode of liquid crystal driver having SRAM

Publications (2)

Publication Number Publication Date
KR20080044015A KR20080044015A (en) 2008-05-20
KR100835991B1 true KR100835991B1 (en) 2008-06-09

Family

ID=39662107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060112785A KR100835991B1 (en) 2006-11-15 2006-11-15 Apparatus and method for enabling of frame frequency setting in RGB interface mode of liquid crystal driver having SRAM

Country Status (1)

Country Link
KR (1) KR100835991B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140046844A (en) 2012-10-11 2014-04-21 삼성전자주식회사 Display system for reducing power consumption and method for driving thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06130910A (en) * 1992-07-07 1994-05-13 Seiko Epson Corp Matrix type display device, matrix type display controller, and matrix type display driving device
JPH0993578A (en) * 1995-09-26 1997-04-04 Matsushita Electric Ind Co Ltd Image transmitter, image receiver, image tranmsission method and image reception method
JP2000221923A (en) 1999-02-02 2000-08-11 Toshiba Corp Liquid crystal display device
KR20020004823A (en) * 2000-05-31 2002-01-16 마츠시타 덴끼 산교 가부시키가이샤 Image display apparatus and method of controlling for the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06130910A (en) * 1992-07-07 1994-05-13 Seiko Epson Corp Matrix type display device, matrix type display controller, and matrix type display driving device
JPH0993578A (en) * 1995-09-26 1997-04-04 Matsushita Electric Ind Co Ltd Image transmitter, image receiver, image tranmsission method and image reception method
JP2000221923A (en) 1999-02-02 2000-08-11 Toshiba Corp Liquid crystal display device
KR20020004823A (en) * 2000-05-31 2002-01-16 마츠시타 덴끼 산교 가부시키가이샤 Image display apparatus and method of controlling for the same

Also Published As

Publication number Publication date
KR20080044015A (en) 2008-05-20

Similar Documents

Publication Publication Date Title
US9767747B2 (en) Display device and method of driving the same
JP4713427B2 (en) Driving device and method for liquid crystal display device
KR102005872B1 (en) Display device and driving method thereof
US7864152B2 (en) Liquid crystal display of field sequential color type and method for driving the same
CN109830204B (en) Time schedule controller, display driving method and display device
US7847779B2 (en) Method and apparatus of transmitting data signals and control signals via an LVDS interface
KR101325982B1 (en) Liquid crystal display device and method of driving the same
KR20160045215A (en) Display apparatus having the same, method of driving display panel using the data driver
KR20070098419A (en) Apparatus for driving liquid crystal display and menthod thereof
KR20160015451A (en) Method of driving display panel and display apparatus for performing the method
US20090213033A1 (en) Timing controller for reducing power consumption and display device having the same
JP4772351B2 (en) Image display device, image display monitor, and television receiver
JP5974218B1 (en) Image communication device
KR101296622B1 (en) Driving circuit for liquid crystal display device and method for driving the same
US11417288B1 (en) Control circuit and control method applicable to display panel
CN114495791B (en) Display control method and device of display panel and display device
KR102135923B1 (en) Apparature for controlling charging time using input video information and method for controlling the same
KR101127841B1 (en) Apparatus and method for driving liquid crystal display device
KR20150011173A (en) Display device and driving method thereof
KR100835991B1 (en) Apparatus and method for enabling of frame frequency setting in RGB interface mode of liquid crystal driver having SRAM
WO2017028351A1 (en) Liquid crystal display drive device and liquid crystal display drive method
US8416182B2 (en) Apparatus and method for driving a liquid crystal display device for reducing ripple noise
KR20040085306A (en) Liquid crystal display
KR101461034B1 (en) Driving apparatus for liquid crystal display device and method for driving the same
KR101070555B1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140516

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150512

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160512

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180511

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190509

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200312

Year of fee payment: 13