KR100834914B1 - Frequency Tuning Device - Google Patents

Frequency Tuning Device Download PDF

Info

Publication number
KR100834914B1
KR100834914B1 KR1020060099216A KR20060099216A KR100834914B1 KR 100834914 B1 KR100834914 B1 KR 100834914B1 KR 1020060099216 A KR1020060099216 A KR 1020060099216A KR 20060099216 A KR20060099216 A KR 20060099216A KR 100834914 B1 KR100834914 B1 KR 100834914B1
Authority
KR
South Korea
Prior art keywords
output
switching
unit
frequency tuning
voltage
Prior art date
Application number
KR1020060099216A
Other languages
Korean (ko)
Other versions
KR20080032950A (en
Inventor
박경석
나유삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060099216A priority Critical patent/KR100834914B1/en
Publication of KR20080032950A publication Critical patent/KR20080032950A/en
Application granted granted Critical
Publication of KR100834914B1 publication Critical patent/KR100834914B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1218—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the generator being of the balanced type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/0058—Circuit elements of oscillators with particular transconductance characteristics, e.g. an operational transconductance amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0082—Lowering the supply voltage and saving power

Abstract

본 발명은 주파수 튜닝장치에 관한 것으로, DC 성분의 제1 기준전압을 인가받아 일정크기의 제1 출력전압을 출력하는 제1 출력단; DC 성분의 제2 기준전압을 인가받아 일정크기의 제2 출력전압을 출력하는 제2 출력단; 및 상기 제1 및 제2 출력단과 연결되고, 상기 제1 및 제2 출력전압을 인가받아 이들을 비교하며, 상기 비교결과에 의해 생성된 비교신호를 상기 제2 출력단으로 피드백시키는 비교단;을 포함하며, 상기 제2 출력단은, 상기 비교신호를 피드백 받아 상기 제2 출력전압의 크기를 상기 제1 출력전압의 크기와 같아지도록 제어하는 것을 특징으로 하는 주파수 튜닝장치에 관한 것이다.The present invention relates to a frequency tuning device, comprising: a first output terminal configured to receive a first reference voltage of a DC component and output a first output voltage of a predetermined magnitude; A second output terminal configured to receive a second reference voltage of the DC component and output a second output voltage having a predetermined magnitude; And a comparison stage connected to the first and second output terminals, receiving the first and second output voltages, comparing the first and second output voltages, and feeding back a comparison signal generated by the comparison result to the second output terminal. The second output terminal relates to a frequency tuning device, characterized in that for receiving the comparison signal and controlling the magnitude of the second output voltage to be equal to the magnitude of the first output voltage.

DC 전압, Gm, 커패시터, Gm 셀, 주파수 튜닝 DC voltage, Gm, capacitors, Gm cells, frequency tuning

Description

주파수 튜닝장치{Frequency Tuning Device}Frequency Tuning Device

도 1은 종래의 VCO를 이용한 주파수 튜닝장치를 나타낸 블럭도.1 is a block diagram showing a frequency tuning apparatus using a conventional VCO.

도 2는 종래의 마스터 필터를 이용한 주파수 튜닝장치를 나타낸 블럭도.Figure 2 is a block diagram showing a frequency tuning device using a conventional master filter.

도 3은 본 발명에 따른 주파수 튜닝장치를 나타낸 블럭도.Figure 3 is a block diagram showing a frequency tuning apparatus according to the present invention.

도 4는 본 발명에 따른 주파수 튜닝장치의 제1 출력단을 나타낸 회로도.4 is a circuit diagram showing a first output stage of the frequency tuning device according to the present invention.

도 5는 본 발명에 따른 주파수 튜닝장치의 제2 출력단을 나타낸 회로도.5 is a circuit diagram showing a second output stage of the frequency tuning device according to the present invention.

도 6은 본 발명에 따른 주파수 튜닝장치의 시뮬레이션 데이터를 나타낸 그래프.Figure 6 is a graph showing the simulation data of the frequency tuning device according to the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

310 : 제1 출력단 320 : 제2 출력단310: first output terminal 320: second output terminal

311 : 비교수단 312 : 스위칭 저항부311: comparison means 312: switching resistor

313 : 전류 미러링부 314 : 필터부313: current mirroring unit 314: filter unit

321 : Gm 셀 RL1, RL2 : 제1 및 제2 부하321: Gm cell R L 1, R L 2 : First and second load

본 발명은 주파수 튜닝장치에 관한 것으로, 보다 상세하게는 DC 성분의 전압을 인가받아 Gm/C를 일정하게 유지하여 소신호에서 동작함으로써 신호 왜곡을 방지할 수 있으며 저전력으로 동작하는 주파수 튜닝장치에 관한 것이다.The present invention relates to a frequency tuning device, and more particularly, to a frequency tuning device operating at a low power and preventing signal distortion by operating at a small signal by applying a voltage of a DC component to maintain a constant Gm / C. will be.

일반적으로, 튜너는 안테나에 유기된 음성 또는 영상 등의 신호를 포함하는 고주파 신호 또는 다른 신호원으로부터의 고주파 신호를 증폭하고, 고주파 신호의 주파수에 대하여 소정의 관계를 가지고 발진을 하여 사용자가 원하는 소정의 주파수 신호를 선택하는 장치이다.In general, the tuner amplifies a high frequency signal or a high frequency signal from another signal source including a signal such as an audio or video induced in the antenna, and oscillates with a predetermined relationship with respect to the frequency of the high frequency signal. It is a device for selecting a frequency signal.

최근, 튜너 내에 구비되는 IC 소자에 집적되어 있는 필터(Filter)는 다이렉트 컨버젼(Direct Conversion) 또는 IF 등에서 채널 선택 기능을 하게 되는데, 이때, IC 소자 내부에 디자인된 필터는 공정, 전압 및 온도 등의 주변환경 변화에 매우 심하게 변동됨에 따라, 필터의 주파수 튜닝(Frequency tuning)을 필수적으로 수행해야만 한다.Recently, a filter integrated in an IC device provided in a tuner performs a channel selection function in direct conversion or IF. In this case, a filter designed inside the IC device may be used to process, voltage, and temperature. As the environment fluctuates very much, the frequency tuning of the filter must be performed.

그럼, 관련도면을 참조하여 종래의 VCO 및 마스터 필터를 이용한 튜닝장치에 대하여 상세히 설명한다.Next, a tuning apparatus using a conventional VCO and a master filter will be described in detail with reference to the related drawings.

도 1은 종래의 VCO를 이용한 주파수 튜닝장치를 나타낸 블럭도이며, 도 2는 종래의 마스터 필터를 이용한 주파수 튜닝장치를 나타낸 블럭도이다.1 is a block diagram showing a frequency tuning apparatus using a conventional VCO, Figure 2 is a block diagram showing a frequency tuning apparatus using a conventional master filter.

먼저, 도 1에 도시한 바와 같이, 종래의 VCO를 이용한 주파수 튜닝장치는, PFD부(Phase Frequency Detector: 110), 필터부(120) 및 VCO부(Voltage Controlled Oscillator: 130)로 이루어진다.First, as shown in FIG. 1, a conventional frequency tuning apparatus using a VCO includes a PFD unit (Phase Frequency Detector) 110, a filter unit 120, and a VCO unit (Voltage Controlled Oscillator) 130.

여기서, 상기 PFD부(110)는, 외부로부터 인가되는 기준주파수(Fs)와 상기 VCO부(130)로부터 인가되는 신호를 비교하여 180°위상을 검출하여 출력한다.Here, the PFD unit 110 compares the reference frequency Fs applied from the outside with the signal applied from the VCO unit 130 to detect and output a 180 ° phase.

상기 필터부(120)는 상기 PFD부(110)에 의해 180°의 위상이 검출된 신호를 필터링시켜 출력한다.The filter unit 120 filters and outputs a signal in which a phase of 180 ° is detected by the PFD unit 110.

상기 VCO단(130)은 내부에 다수개의 Gm 셀(Gm Cell)이 구비되며, 상기 필터부(120)에 의해 필터링된 신호가 일정한 Gm/C를 유지하도록 제어한다.The VCO stage 130 includes a plurality of Gm cells therein, and controls the signal filtered by the filter unit 120 to maintain a constant Gm / C.

그러나, 상기 VCO부(130)는 대신호(Large signal)로 동작하여 소신호(small signal)로 동작하는 상기 필터부(120)와 Gm 특성에 차이가 발생하게 됨에 따라, 상기 VCO부(130)의 Gm 값과 필터부(120)의 Gm 값이 서로 다르게 되고, 상기 Gm 값이 공정, 전압 및 온도 등의 주변환경의 변화에 따라 심하게 변동됨에 따라 일정한 Gm/C를 유지하기 어려운 문제점이 있었다.However, since the VCO unit 130 operates as a large signal and a difference occurs in the Gm characteristic with the filter unit 120 operating as a small signal, the VCO unit 130 The Gm value of the filter and the Gm value of the filter unit 120 is different from each other, and the Gm value has a problem that it is difficult to maintain a constant Gm / C as it is severely changed by the change of the surrounding environment, such as process, voltage and temperature.

또한, 도 2에 도시한 바와 같이, 종래의 마스터 필터를 이용한 주파수 튜닝장치는, 전원부(210), 마스터 필터부(Master filter: 220) 및 PFD부(230)로 이루어진다.As shown in FIG. 2, the conventional frequency tuning device using the master filter includes a power supply unit 210, a master filter unit 220, and a PFD unit 230.

상기 전원부(210)는, 상기 마스터 필터부(220)와 연결되고 정현파(sine wave) 신호를 생성하여 상기 마스터 필터부(220)에 공급한다.The power supply unit 210 is connected to the master filter unit 220 and generates a sine wave signal to supply the master filter unit 220.

상기 마스터 필터부(220)는, 상기 전원부(210) 및 PFD부(230)와 연결되고 상기 전원부(210)로부터 공급된 정현파 신호를 일정한 주파수를 가지도록 유지시켜 출력한다.The master filter unit 220 is connected to the power supply unit 210 and the PFD unit 230 and maintains and outputs a sine wave signal supplied from the power supply unit 210 to have a constant frequency.

상기 PFD부(230)는 상기 마스터 필터부(220)로부터 출력된 신호의 컷오프 주파수(Cut-off frequency)에서 90°의 위상 이동(phase shift)이 발생함을 이용하여 기준 주파수 신호인 정현파 신호에 대해, 상기 마스터 필터부(220)의 입력 및 출력 신호의 위상이 항상 90°를 유지하도록 이를 검출하여 상기 마스터 필터부(220)로 피드백시킨다.The PFD unit 230 generates a 90 ° phase shift at a cut-off frequency of the signal output from the master filter unit 220 to the sinusoidal signal that is a reference frequency signal. On the other hand, the phases of the input and output signals of the master filter unit 220 are always detected and fed back to the master filter unit 220 to maintain the phase 90 °.

이때, 상기 종래의 마스터 필터를 이용한 주파수 튜닝장치는 상기 전원부(210)를 통해 공급되는 기본 주파수인 정현파 신호의 위상 미스매치(phase mismatch) 현상을 줄이기 위해서 소신호(small sine wave)가 필요하다.In this case, a frequency tuning device using the conventional master filter requires a small sine wave to reduce a phase mismatch phenomenon of a sine wave signal, which is a fundamental frequency supplied through the power supply unit 210.

그러나, 상기 주파수 튜닝장치는 내부적으로 디지털 클락(Digital Clock)을 사용하게 됨에 따라 정현파 신호(sine wave)를 자체적으로 생성하기 어려운 문제점이 있었다.However, as the frequency tuning device uses a digital clock internally, there is a problem in that it is difficult to generate a sine wave by itself.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 제어하기 용이한 DC 성분의 전압을 인가받아 Gm/C를 일정하게 유지하여 소신호에서 동작함으로써 신호 왜곡을 방지할 수 있으며, 한개의 Gm 셀을 사용함에 따라 저전력으로 동작하는 주파수 튜닝장치를 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to prevent signal distortion by operating at a small signal by maintaining a constant Gm / C by applying a voltage of a DC component that is easy to control. Therefore, the present invention provides a frequency tuning device that operates at low power by using one Gm cell.

상기 목적을 달성하기 위한 본 발명에 따른 주파수 튜닝장치는, DC 성분의 제1 기준전압을 인가받아 일정크기의 제1 출력전압을 출력하는 제1 출력단; DC 성분의 제2 기준전압을 인가받아 일정크기의 제2 출력전압을 출력하는 제2 출력단; 및 상기 제1 및 제2 출력단과 연결되고, 상기 제1 및 제2 출력전압을 인가받아 이들을 비교하며, 상기 비교결과에 의해 생성된 비교신호를 상기 제2 출력단으로 피드백시키는 비교단;을 포함하며, 상기 제2 출력단은, 상기 비교신호를 피드백 받아 상기 제2 출력전압의 크기를 상기 제1 출력전압의 크기와 같아지도록 제어하는 것을 특징으로 한다.According to an aspect of the present invention, a frequency tuning device includes: a first output terminal configured to receive a first reference voltage of a DC component and output a first output voltage having a predetermined magnitude; A second output terminal configured to receive a second reference voltage of the DC component and output a second output voltage having a predetermined magnitude; And a comparison stage connected to the first and second output terminals, receiving the first and second output voltages, comparing the first and second output voltages, and feeding back a comparison signal generated by the comparison result to the second output terminal. The second output terminal receives the comparison signal and controls the magnitude of the second output voltage to be equal to the magnitude of the first output voltage.

또한, 본 발명에 따른 주파수 튜닝장치에 있어서, 상기 제1 출력단은, 비반전단자로 DC 성분의 제1 기준전압을 인가받아 제1 스위칭 신호를 출력하는 비교수단; 상기 비교수단으로부터 출력되는 제1 스위칭 신호에 의해 온/오프되는 제1 스위칭 수단; 상기 제1 스위칭 수단의 소스와 비교수단의 반전단자와의 접점과 연결되고 일정크기의 저항값을 유지하는 스위칭 저항부; 상기 제1 스위칭 수단의 드레인과 연결되어 상기 스위칭 저항부에 흐르는 전류와 동일한 크기의 전류를 미러링하는 전류 미러링부; 상기 미러링된 전류를 인가받아 제1 출력전압을 출력하는 제1 부하: 및 상기 제1 부하와 연결되고, 상기 제1 출력전압에 포함된 노이즈를 제거하기 위한 필터부;를 포함하는 것을 특징으로 한다.In the frequency tuning device according to the present invention, the first output terminal comprises: comparing means for outputting a first switching signal by receiving a first reference voltage of a DC component as a non-inverting terminal; First switching means turned on / off by a first switching signal output from said comparing means; A switching resistor unit connected to a contact point between the source of the first switching unit and the inverting terminal of the comparing unit and maintaining a predetermined resistance value; A current mirroring unit connected to the drain of the first switching unit to mirror a current having the same magnitude as that of the current flowing through the switching resistor unit; And a first load configured to receive the mirrored current and output a first output voltage; and a filter unit connected to the first load and configured to remove noise included in the first output voltage. .

그리고, 본 발명에 따른 주파수 튜닝장치에 있어서, 상기 스위칭 저항부는, 드레인이 상기 제1 스위칭 수단의 소스와 비교수단의 반전단자와의 접점과 연결되고 게이트에는 외부로부터 제2 스위칭 신호가 인가되어 온/오프되는 제2 스위칭 수단; 드레인이 상기 제2 스위칭 수단의 소스와 연결되고 소스가 접지연결되며 게이트에는 외부로부터 제3 스위칭 신호가 인가되어 온/오프되는 제3 스위칭 수단; 및 일단이 상기 제3 스위칭 신호의 드레인과 연결되고, 타단이 접지연결된 제1 커패시터;를 포함하는 것을 특징으로 한다.In the frequency tuning device according to the present invention, the switching resistor part has a drain connected to a contact point of a source of the first switching means and an inverting terminal of the comparing means and a second switching signal is applied to the gate from the outside. Second switching means on / off; Third switching means having a drain connected to the source of the second switching means, a source connected to the ground, and a third switching signal applied to the gate from outside; And a first capacitor having one end connected to the drain of the third switching signal and the other end connected to the ground.

또한, 본 발명에 따른 주파수 튜닝장치에 있어서, 전류 미러링부는, 드레인 및 게이트가 상기 제1 스위칭 수단의 드레인과 연결된 제1 피모스 트랜지스터; 및 소스가 상기 제1 피모스 트랜지스터의 소스와 연결되고 드레인이 상기 제1 부하와 연결되며 게이트가 상기 제1 피모스 트랜지스터의 게이트와 연결된 제2 피모스 트랜지스터;를 포함하는 것을 특징으로 한다.In addition, the frequency tuning device according to the present invention, the current mirroring unit, the first PMOS transistor is connected to the drain and the gate of the drain of the first switching means; And a second PMOS transistor having a source connected to the source of the first PMOS transistor, a drain connected to the first load, and a gate connected to the gate of the first PMOS transistor.

아울러, 본 발명에 따른 주파수 튜닝장치에 있어서, 상기 필터부는, 일단이 상기 제1 부하와 연결된 저항; 및 일단이 상기 저항의 타단과 연결되고 타단이 접지연결된 제2 커패시터;를 포함하는 것을 특징으로 한다.In addition, in the frequency tuning device according to the present invention, the filter unit, one end is connected to the first load; And a second capacitor having one end connected to the other end of the resistor and the other end connected to the ground.

또한, 본 발명에 따른 주파수 튜닝장치에 있어서, 상기 제2 출력단은, DC 성분의 제2 기준전압을 인가받고 상기 비교단으로부터 출력되는 비교신호를 피드백 받아 상기 제1 부하에 흐르는 전류와 동일한 크기의 전류를 흐르게 하는 Gm 셀; 및 일단이 상기 Gm 셀과 연결되고 타단이 접지연결되어 제2 출력전압을 출력하는 제2 부하;를 포함하는 것을 특징으로 한다.In addition, in the frequency tuning device according to the present invention, the second output terminal is applied with a second reference voltage of a DC component and receives a comparison signal output from the comparison stage, and has the same magnitude as that of the current flowing in the first load. A Gm cell for flowing current; And a second load having one end connected to the Gm cell and the other end connected to ground to output a second output voltage.

상술한 목적, 특징 및 장점은 첨부된 도면과 관련된 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.The above objects, features, and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, whereby those skilled in the art may easily implement the technical idea of the present invention. There will be.

또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다.In addition, in describing the present invention, when it is determined that the detailed description of the known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted.

그럼, 이하 관련도면을 참조하여 본 발명에 따른 주파수 튜닝장치에 대하여 보다 상세하게 설명하기로 한다.Then, the frequency tuning device according to the present invention will be described in more detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 주파수 튜닝장치를 나타낸 블럭도, 도 4는 본 발명에 따른 주파수 튜닝장치의 제1 출력단을 나타낸 회로도이고, 도 5는 본 발명에 따른 주파수 튜닝장치의 제2 출력단을 나타낸 회로도이며, 도 6은 본 발명에 따른 주파수 튜닝장치의 시뮬레이션 데이터를 나타낸 그래프이다.3 is a block diagram showing a frequency tuning apparatus according to the present invention, FIG. 4 is a circuit diagram showing a first output stage of the frequency tuning apparatus according to the present invention, and FIG. 5 is a second output stage of the frequency tuning apparatus according to the present invention. 6 is a circuit diagram illustrating simulation data of a frequency tuning device according to the present invention.

우선, 도 3에 도시한 바와 같이, 본 발명에 따른 주파수 튜닝장치는, 크게 제1 출력단(310), 제2 출력단(320) 및 비교단(330)으로 이루어진다.First, as shown in FIG. 3, the frequency tuning device according to the present invention includes a first output terminal 310, a second output terminal 320, and a comparison stage 330.

여기서, 상기 제1 출력단(310)은 외부로부터 인가되는 DC 성분의 제1 기준전압(Vref1)을 인가받아 일정한 크기의 전압을 갖는 제1 출력전압(Vout1)을 출력하며, 상기 제2 출력단(320)은 외부로부터 인가되는 DC 성분의 제2 기준전압(Vref2)을 인가받아 일정한 크기의 전압을 갖는 제2 출력전압(Vout2)을 출력한다.Here, the first output terminal 310 receives a first reference voltage Vref1 of a DC component applied from the outside and outputs a first output voltage Vout1 having a predetermined voltage, and outputs the second output terminal 320. ) Receives a second reference voltage Vref2 of a DC component applied from the outside and outputs a second output voltage Vout2 having a voltage having a predetermined magnitude.

상기 비교단(330)은, 상기 제1 및 제2 출력단(310, 320)으로부터 출려되는 제1 및 제2 출력전압(Vout1, Vout2)을 인가받아 이들을 비교하여 비교신호를 출력한다.The comparison stage 330 receives the first and second output voltages Vout1 and Vout2 drawn from the first and second output terminals 310 and 320, compares them, and outputs a comparison signal.

이때, 상기 제1 출력단(310)은, 비교수단(311), 제1 스위칭 수단(Q1), 스위칭 저항부(312), 전류 미러링부(313), 제1 부하(RL1) 및 필터부(314)로 이루어진다.In this case, the first output terminal 310, the comparison means 311, the first switching means (Q1), the switching resistor 312, the current mirroring unit 313, the first load (R L 1) and the filter unit 314.

상기 비교수단(311)은, 비반전단자(+)로 DC 성분의 제1 기준전압(Vref1)을 인가받고 반전단자(-)가 상기 제1 스위칭 수단(Q1)과 스위칭 저항부(312)와의 접점인 노드(n1)와 연결되어, 상기 제1 스위칭 수단(Q1)을 온/오프시키기 위한 제1 스위칭 신호(q1)를 출력한다. 이때, 상기 노드(n1)에 걸리는 전압은 상기 제1 기준전압(Vref1)과 동일한 전압이 걸리게 된다.The comparison means 311 is applied with the first reference voltage Vref1 of the DC component to the non-inverting terminal (+), and the inverting terminal (−) is connected between the first switching means Q1 and the switching resistor unit 312. It is connected to the node n1 which is a contact point, and outputs a first switching signal q1 for turning on / off the first switching means Q1. At this time, the voltage applied to the node n1 is applied to the same voltage as the first reference voltage Vref1.

상기 제1 스위칭 수단(Q1)은 드레인이 상기 전류 미러링부(313)와 연결되고 소스가 상기 스위칭 저항부(312)와 연결되며 게이트가 상기 비교수단(311)과 연결되어 상기 비교수단(311)으로부터 출력되는 제1 스위칭 신호(q1)에 의해 온/오프 제어된다.The first switching means Q1 has a drain connected to the current mirroring part 313, a source connected to the switching resistor part 312, and a gate connected to the comparing means 311 so that the comparing means 311 is provided. The on / off control is performed by the first switching signal q1 output from the control unit.

상기 스위칭 저항부(312)는 제2 스위칭 수단(Q2), 제3 스위칭 수단(Q3) 및 제1 커패시터(C1)로 이루어지고, 상기 제2 스위칭 수단(Q2)은, 드레인이 상기 제1 스위칭 수단(Q1)의 소스와 상기 비교수단(311)의 반전단자(-)와의 접점인 노드(n1)과 연결되고 소스가 상기 제3 스위칭 수단(Q3)과 제1 커패시터(C1)와의 접점과 연결되며 게이트에는 외부로부터 주파수 성분의 제2 스위칭 신호(q2)가 인가되어 온/오프 제어된다.The switching resistor unit 312 includes a second switching unit Q2, a third switching unit Q3, and a first capacitor C1, and the second switching unit Q2 has a drain having the first switching unit. It is connected to the node n1 which is the contact point of the source of the means Q1 and the inverting terminal (-) of the comparison means 311, and the source is connected to the contact point of the third switching means Q3 and the first capacitor C1. The second switching signal q2 of the frequency component is applied to the gate from the outside to be controlled on / off.

상기 제3 스위칭 수단(Q3)은 드레인이 상기 제2 스위칭 수단(Q2)의 소스와 연결되고 소스가 접지연결되며 게이트에는 외부로부터 주파수 성분의 제3 스위칭 신호(q3)가 인가되어 온/오프 제어되고, 상기 제1 커패시터(C1)는 일단이 상기 제2 스위칭 수단(Q2)의 소스와 제3 스위칭 수단(Q3)의 드레인과의 접점과 연결되며 타단이 접지연결되어 상기 제3 스위칭 수단(Q3)과 병렬연결된다.The third switching means Q3 has a drain connected to a source of the second switching means Q2, a source connected to ground, and a third switching signal q3 of a frequency component applied to the gate from outside to control on / off. One end of the first capacitor C1 is connected to a contact point between the source of the second switching means Q2 and the drain of the third switching means Q3 and the other end is grounded to connect the third switching means Q3. ) In parallel.

상기 스위칭 저항부(312)는 외부로부터 인가되는 제2 및 제3 스위칭 신호(q2, q3)에 의해 반복적으로 온/오프 되고, 상기 제2 및 제3 스위칭 수단(Q2, Q3)의 온/오프 동작 됨에 따라 제1 커패시터(C1)에 충전되는 전압에 의하여 저항과 동일한 동작을 하게 된다. 이때, 상기 스위칭 저항부(312)의 저항값 R은 하기 [수학식 1]과 같이 나타낼 수 있다.The switching resistor 312 is repeatedly turned on / off by the second and third switching signals q2 and q3 applied from the outside, and the switching resistors 312 are turned on / off by the second and third switching means Q2 and Q3. As the operation is performed, the same operation as the resistance is performed by the voltage charged in the first capacitor C1. In this case, the resistance value R of the switching resistor 312 may be represented by Equation 1 below.

Figure 112006073655343-pat00001
Figure 112006073655343-pat00001

이때, 상기 fs는 상기 제2 및 제3 스위칭 신호(q2, q3)의 주파수 성분이고, C1은 상기 제1 커패시터(C1)의 커패시턴스(capacitance)이다.In this case, fs is a frequency component of the second and third switching signals q2 and q3, and C1 is a capacitance of the first capacitor C1.

이에 따라, 상기 스위칭 저항부(312)에는 상기 제1 기준전압(Vref1)과 저항값 R에 의해 Vref1/R에 해당하는 전류(Iavr)가 흐른다.Accordingly, the current Iavr corresponding to Vref1 / R flows through the switching resistor 312 by the first reference voltage Vref1 and the resistance value R.

또한, 상기 전류 미러링부(313)는 제1 및 제2 피모스 트랜지스터(P1, P2)로 이루어지고, 상기 스위칭 저항부(312)에 흐르는 전류를 미러링하여 스위칭 저항부(312)에 흐르는 전류와 동일한 전류(Iavr)가 흐르도록 한다.In addition, the current mirroring unit 313 includes first and second PMOS transistors P1 and P2, and mirrors a current flowing through the switching resistor 312 so as to mirror a current flowing through the switching resistor 312. The same current Iavr is allowed to flow.

상기 제1 피모스 트랜지스터(P1)는, 드레인 및 게이트가 상기 제1 스위칭 수단(Q1)의 드레인과 연결되고 소스가 상기 제2 피모스 트랜지스터(P2)의 소스와 연결되며, 상기 제2 피모스 트랜지스터(P2)는 소스가 제1 피모스 트랜지스터(P1)의 소스와 연결되고 드레인이 상기 제1 부하(RL1)의 일단과 연결되며 게이트가 상기 제1 피모스 트랜지스터(P1)의 게이트와 연결되어 상기 제1 피모스 트랜지스터(P1)와 동시에 동작됨으로써, 상기 제1 스위칭 수단(Q1)을 통해 스위칭 저항부(312)에 흐르는 전류(Iavr)와 동일한 크기의 전류를 상기 제1 부하((RL1)에 미러링시킨다.The first PMOS transistor P1 may have a drain and a gate connected to a drain of the first switching means Q1, a source connected to a source of the second PMOS transistor P2, and the second PMOS transistor. The transistor P2 has a source connected to a source of the first PMOS transistor P1, a drain connected to one end of the first load R L 1, and a gate connected to a gate of the first PMOS transistor P1. Connected and operated simultaneously with the first PMOS transistor P1, the current having the same magnitude as that of the current Iavr flowing in the switching resistor unit 312 through the first switching means Q1 is applied to the first load (( Mirror to R L 1).

상기 제1 부하(RL1)는 일단이 상기 전류 미러링부(313)의 제2 피모스 트랜지스터(P2)의 드레인과 연결되고 타단이 접지연결되며, 상기 전류 미러링부(313)에 의해 미러링된 전류(Iavr)를 인가받아 제1 출력전압(Vout1)을 출력한다.One end of the first load R L 1 is connected to the drain of the second PMOS transistor P2 of the current mirroring unit 313 and the other end is grounded, and is mirrored by the current mirroring unit 313. The current Iavr is applied to output the first output voltage Vout1.

상기 필터부(314)는 저항(R1)과 제2 커패시터(C2)로 이루어지며, 상기 저항(R1)은 일단이 상기 제1 부하(RL1)와 제2 피모스 트랜지스터(P2)의 드레인과의 접점과 연결되고 타단이 상기 제2 커패시터(C2)의 일단과 연결되며, 상기 제2 커패시터(C2)는 일단이 상기 저항(R1)의 타단과 연결되고 타단이 접지연결됨에 따라, 상기 제1 부하(RL1)를 통해 출력되는 제1 출력전압(Vout1)에 포함된 노이즈를 제거하여 출력하는 로우패스 필터(Low Pass Filter) 역할을 한다.The filter unit 314 includes a resistor R1 and a second capacitor C2, and one end of the resistor R1 drains the first load R L 1 and the second PMOS transistor P2. And the other end thereof is connected to one end of the second capacitor C2, and the second capacitor C2 is connected to the other end of the resistor R1 and the other end is grounded. It serves as a low pass filter that removes and outputs noise included in the first output voltage Vout1 output through the first load R L 1.

상기와 같은 구성으로 이루어진 제1 출력단(310)의 동작은 제어하기가 용이한 DC 성분의 제1 기준전압(Vref1)을 인가받아 비교수단(311)을 통해 제1 스위칭 제어신호(q1)를 출력하고, 상기 제1 스위칭 신호(q1)에 의해 제1 스위칭 수단(Q1)이 온/오프 됨에 따라 상기 스위칭 저항부(312)에 제1 기준전압(Vref1)과 동일한 전압이 인가된다.The operation of the first output terminal 310 having the above configuration receives the first reference voltage Vref1 of the DC component, which is easy to control, and outputs the first switching control signal q1 through the comparison means 311. As the first switching means Q1 is turned on / off by the first switching signal q1, the same voltage as the first reference voltage Vref1 is applied to the switching resistor 312.

또한, 상기 스위칭 저항부(312)는 외부로부터 인가되는 제2 및 제3 스위칭 신호(q2, q3)에 의해 제어되어 저항과 동일하게 동작하게 되고, 상기 노드(n1)에 걸리는 제1 기준전압(Vref1)에 의해 일정한 전류(Iavr)가 흐르게 된다.In addition, the switching resistor 312 is controlled by the second and third switching signals q2 and q3 applied from the outside to operate in the same manner as the resistor, and the first reference voltage applied to the node n1 ( The constant current Iavr flows by Vref1).

이때, 상기 전류 미러링부(313)는 상기 스위칭 저항부(312)에 흐르는 전류(Iavr)를 미러링하여 상기 제1 부하(RL1)에 흐르도록 함으로써, 상기 제1 부하(RL1)는 상기 전류(Iavr)를 인가받아 제1 출력전압(Vout1)을 출력하게 되며, 상기 제1 출력전압(Vout1)은 하기 [수학식 2]와 같이 나타낼 수 있다.At this time, the current mirroring unit 313 by to flow to the first load (R L 1) to mirror the current (Iavr) flowing through the switching resistor 312, the first load (R L 1) is The first output voltage Vout1 is output by receiving the current Iavr, and the first output voltage Vout1 may be represented by Equation 2 below.

Figure 112006073655343-pat00002
Figure 112006073655343-pat00002

상기 제2 출력단(320)은 Gm 셀(321) 및 제2 부하(RL2)로 이루어지고, 상기 Gm 셀(321)은 DC 성분의 제2 기준전압(Vref2)을 인가받고 상기 비교단(330)으로부터 출력되는 비교신호(S)를 피드백 받아 상기 제1 부하(RL1)에 흐르는 전류(Iavr)와 동일한 크기의 전류(Iavr)를 흐르게 한다.The second output terminal 320 includes a Gm cell 321 and a second load R L 2, and the Gm cell 321 receives a second reference voltage Vref2 of a DC component and receives the comparison terminal ( The feedback signal S output from the 330 is fed back so that the current Iavr having the same magnitude as that of the current Iavr flowing through the first load R L 1 flows.

이때, 상기 Gm 셀(321)은 내부의 Gm 값을 가변할 수 있게 구성함으로써, 상기 피드백 받는 비교신호(S)에 의해 가변 됨에 따라 상기 제1 부하(RL1)에 흐르는 전류(Iavr)와 동일한 크기의 전류(Iavr)를 출력할 수 있다.In this case, the Gm cell 321 may be configured to vary an internal Gm value, and as a result of varying by the feedback comparison signal S, a current Iavr flowing through the first load R L 1 and A current Iavr of the same magnitude can be output.

상기 제2 부하(RL2)는 일단이 상기 Gm 셀(321)과 연결되고 타단이 접지연결되어 상기 Gm 셀(321)로부터 출력되는 전류(Iavr)를 인가받아 상기 제1 출력전압(Vout1)과 동일한 크기의 제2 출력전압(Vout2)을 출력한다.One end of the second load R L 2 is connected to the Gm cell 321 and the other end is grounded to receive the current Iavr output from the Gm cell 321 to receive the first output voltage Vout1. The second output voltage Vout2 having the same magnitude as is output.

특히, 상기 제1 부하(RL1)와 제2 부하(RL2)는 동일한 저항값을 갖는 저항을 사용함으로써, 상기 전류(Iavr)를 인가받아 서로 동일한 크기의 제1 및 제2 출력전압(Vout1, Vout2)을 출력할 수 있으므로, 보다 용이하게 제1 및 제2 출력전압(Vout1, Vout2)을 같도록 출력시킬 수 있다.In particular, the first load R L 1 and the second load R L 2 use the resistors having the same resistance value, so that the current Iavr is applied to the first and second output voltages having the same magnitude. Since Vout1 and Vout2 can be output, the first and second output voltages Vout1 and Vout2 can be output to be the same.

이때, 상기 제2 출력전압(Vout2)은 하기 [수학식 3]와 같이 나타낼 수 있다.In this case, the second output voltage Vout2 may be represented by Equation 3 below.

Figure 112006073655343-pat00003
Figure 112006073655343-pat00003

그리고, 상기 제1 출력전압(Vout1)과 제2 출력전압(Vout2)은 동일한 크기를 갖게 됨으로써 하기 [수학식 4]와 같이 나타낼 수 있다.The first output voltage Vout1 and the second output voltage Vout2 may have the same magnitude, and thus may be represented by Equation 4 below.

Figure 112006073655343-pat00004
Figure 112006073655343-pat00004

따라서, 상기 [수학식 4]와 같이, fs 및 제1 커패시터(C1)는 고정된 값이므로, 상기 제어하기가 용이한 DC 성분의 제1 및 제2 기준전압(Vref1, Vref2)의 비율만을 조절함으로써 원하는 Gm/C1 값을 용이하게 조절할 수 있는 이점이 있다.Therefore, as shown in Equation 4, since fs and the first capacitor C1 are fixed values, only the ratios of the first and second reference voltages Vref1 and Vref2 of the DC component that are easy to control are adjusted. By doing so, there is an advantage that the desired Gm / C1 value can be easily adjusted.

이는 하기 [표 1]을 참조하여 보다 상세하게 설명한다.This will be described in more detail with reference to Table 1 below.

Figure 112006073655343-pat00005
Figure 112006073655343-pat00005

이때, 상기 제1 및 제2 기준전압(Vref1, Vref2)를 각각 0.5V와 0.1V로, 제1 커패시터(C1)의 커패시턴스 C1을 2.5pF으로, 제1 및 제2 부하(RL1, RL2)의 저항값을 5㏀으로 설정하였을 경우, 도 6에 도시된 바와 같이, 상기 Gm 값이 항상 200uA/V를 유지하는 것을 알 수 있다. In this case, the first and second reference voltages Vref1 and Vref2 are respectively 0.5V and 0.1V, the capacitance C1 of the first capacitor C1 is 2.5pF, and the first and second loads R L 1, R When the resistance value of L 2) is set to 5 kW, as shown in FIG. 6, it can be seen that the Gm value always maintains 200 uA / V.

이에 따라, 본 발명에 따른 주파수 튜너장치는, 제어하기 용이한 DC 성분의 제1 및 제2 기준전압(Vref1, Vref2)을 사용하여 Gm/C을 일정하게 유지시킴으로써, 용이하게 주파수 튜닝을 할 수 있는 장점이 있다.Accordingly, the frequency tuner device according to the present invention can be easily tuned by keeping the Gm / C constant using the first and second reference voltages Vref1 and Vref2 of the DC component, which are easy to control. There is an advantage.

또한, 상기 제2 출력단(320)을 하나의 Gm 셀(321)만을 사용하여 구성함으로써, 종래 복수개의 Gm 셀이 구비되던 장치에 비하여 크기를 줄일 수 있으며 저전력을 사용함에 따라 전력의 소모를 줄일 수 있는 효과가 있다.In addition, by configuring the second output terminal 320 using only one Gm cell 321, compared to a device having a plurality of Gm cells, the size can be reduced and power consumption can be reduced by using low power. It has an effect.

이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.Preferred embodiments of the present invention described above are disclosed for the purpose of illustration, and various substitutions, modifications, and changes within the scope without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains. It will be appreciated that such substitutions, changes, and the like should be considered to be within the scope of the following claims.

상술한 바와 같이, 본 발명에 따른 주파수 튜닝장치는, 제어하기 용이한 DC 성분의 전압을 인가받아 Gm/C를 일정하게 유지하여 소신호에서 동작함으로써 신호 왜곡을 방지할 수 있고, 하나의 Gm 셀을 사용함으로써 회로의 크기를 줄일 수 있으며 저전력에서 동작함에 따라 전력의 소모를 줄일 수 있는 효과가 있다.As described above, the frequency tuning device according to the present invention, by applying a voltage of a DC component that is easy to control, maintains Gm / C constant and operates at a small signal, thereby preventing signal distortion, and one Gm cell By using, the size of the circuit can be reduced and the power consumption can be reduced by operating at low power.

Claims (6)

DC 성분의 제1 기준전압을 인가받아 일정크기의 제1 출력전압을 출력하는 제1 출력단;A first output terminal configured to receive a first reference voltage of a DC component and output a first output voltage having a predetermined magnitude; DC 성분의 제2 기준전압을 인가받아 일정크기의 제2 출력전압을 출력하는 제2 출력단; 및A second output terminal configured to receive a second reference voltage of the DC component and output a second output voltage having a predetermined magnitude; And 상기 제1 및 제2 출력단과 연결되고, 상기 제1 및 제2 출력전압을 인가받아 이들을 비교하며, 상기 비교결과에 의해 생성된 비교신호를 상기 제2 출력단으로 피드백시키는 비교단;을 포함하며,And a comparison stage connected to the first and second output terminals, receiving the first and second output voltages, comparing them, and feeding back a comparison signal generated by the comparison result to the second output terminal. 상기 제2 출력단은, 상기 비교신호를 피드백 받아 상기 제2 출력전압의 크기를 상기 제1 출력전압의 크기와 같아지도록 제어하는 것을 특징으로 하는 주파수 튜닝장치.And the second output terminal receives the comparison signal and controls the magnitude of the second output voltage to be equal to the magnitude of the first output voltage. 제1항에 있어서,The method of claim 1, 상기 제1 출력단은,The first output terminal, 비반전단자로 DC 성분의 제1 기준전압을 인가받아 제1 스위칭 신호를 출력하는 비교수단;Comparison means for receiving a first reference voltage of the DC component as a non-inverting terminal and outputting a first switching signal; 상기 비교수단으로부터 출력되는 제1 스위칭 신호에 의해 온/오프되는 제1 스위칭 수단;First switching means turned on / off by a first switching signal output from said comparing means; 상기 제1 스위칭 수단의 소스와 비교수단의 반전단자와의 접점과 연결되고 일정크기의 저항값을 유지하는 스위칭 저항부;A switching resistor unit connected to a contact point between the source of the first switching unit and the inverting terminal of the comparing unit and maintaining a predetermined resistance value; 상기 제1 스위칭 수단의 드레인과 연결되어 상기 스위칭 저항부에 흐르는 전류와 동일한 크기의 전류를 미러링하는 전류 미러링부;A current mirroring unit connected to the drain of the first switching unit to mirror a current having the same magnitude as that of the current flowing through the switching resistor unit; 상기 미러링된 전류를 인가받아 제1 출력전압을 출력하는 제1 부하: 및A first load configured to receive the mirrored current and output a first output voltage; and 상기 제1 부하와 연결되고, 상기 제1 출력전압에 포함된 노이즈를 제거하기 위한 필터부;A filter unit connected to the first load and configured to remove noise included in the first output voltage; 를 포함하는 것을 특징으로 하는 주파수 튜닝장치.Frequency tuning apparatus comprising a. 제2항에 있어서,The method of claim 2, 상기 스위칭 저항부는,The switching resistor unit, 드레인이 상기 제1 스위칭 수단의 소스와 비교수단의 반전단자와의 접점과 연결되고 게이트에는 외부로부터 제2 스위칭 신호가 인가되어 온/오프되는 제2 스위칭 수단;Second switching means having a drain connected to a contact point between the source of the first switching means and the inverting terminal of the comparing means and a second switching signal applied to the gate from outside; 드레인이 상기 제2 스위칭 수단의 소스와 연결되고 소스가 접지연결되며 게이트에는 외부로부터 제3 스위칭 신호가 인가되어 온/오프되는 제3 스위칭 수단; 및Third switching means having a drain connected to the source of the second switching means, a source connected to the ground, and a third switching signal applied to the gate from outside; And 일단이 상기 제3 스위칭 신호의 드레인과 연결되고, 타단이 접지연결된 제1 커패시터;A first capacitor having one end connected to a drain of the third switching signal and the other end connected to ground; 를 포함하는 것을 특징으로 하는 주파수 튜닝장치.Frequency tuning apparatus comprising a. 제2항에 있어서,The method of claim 2, 전류 미러링부는,Current mirroring unit, 드레인 및 게이트가 상기 제1 스위칭 수단의 드레인과 연결된 제1 피모스 트랜지스터; 및A first PMOS transistor having a drain and a gate connected to the drain of the first switching means; And 소스가 상기 제1 피모스 트랜지스터의 소스와 연결되고 드레인이 상기 제1 부하와 연결되며 게이트가 상기 제1 피모스 트랜지스터의 게이트와 연결된 제2 피모스 트랜지스터;A second PMOS transistor having a source connected to the source of the first PMOS transistor, a drain connected to the first load, and a gate connected to the gate of the first PMOS transistor; 를 포함하는 것을 특징으로 하는 주파수 튜닝장치.Frequency tuning apparatus comprising a. 제2항에 있어서,The method of claim 2, 상기 필터부는,The filter unit, 일단이 상기 제1 부하와 연결된 저항; 및A resistor connected at one end to the first load; And 일단이 상기 저항의 타단과 연결되고 타단이 접지연결된 제2 커패시터;A second capacitor having one end connected to the other end of the resistor and the other end connected to ground; 를 포함하는 것을 특징으로 하는 주파수 튜닝장치.Frequency tuning apparatus comprising a. 제2항에 있어서,The method of claim 2, 상기 제2 출력단은, The second output terminal, DC 성분의 제2 기준전압을 인가받고 상기 비교단으로부터 출력되는 비교신호를 피드백 받아 상기 제1 부하에 흐르는 전류와 동일한 크기의 전류를 흐르게 하는 Gm 셀; 및A Gm cell receiving a second reference voltage of a DC component and receiving a feedback of the comparison signal output from the comparison terminal to flow a current having the same magnitude as that of the current flowing in the first load; And 일단이 상기 Gm 셀과 연결되고 타단이 접지연결되어 제2 출력전압을 출력하는 제2 부하;A second load having one end connected to the Gm cell and the other end connected to ground to output a second output voltage; 를 포함하는 것을 특징으로 하는 주파수 튜닝장치.Frequency tuning apparatus comprising a.
KR1020060099216A 2006-10-12 2006-10-12 Frequency Tuning Device KR100834914B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060099216A KR100834914B1 (en) 2006-10-12 2006-10-12 Frequency Tuning Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060099216A KR100834914B1 (en) 2006-10-12 2006-10-12 Frequency Tuning Device

Publications (2)

Publication Number Publication Date
KR20080032950A KR20080032950A (en) 2008-04-16
KR100834914B1 true KR100834914B1 (en) 2008-06-03

Family

ID=39573295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060099216A KR100834914B1 (en) 2006-10-12 2006-10-12 Frequency Tuning Device

Country Status (1)

Country Link
KR (1) KR100834914B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102557999B1 (en) * 2018-07-13 2023-07-20 삼성전자주식회사 Crystal oscillator comprising feedback circuit and reference clock generating circuit comprising the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0175059B1 (en) * 1996-10-16 1999-04-01 삼성전자주식회사 Transferance conductance tunning circuit
KR100343470B1 (en) 2000-07-31 2002-07-18 박종섭 Tuning circuit for gain control filter
KR20050072547A (en) * 2004-01-07 2005-07-12 삼성전자주식회사 Current reference circuit with voltage-current converter having auto-tuning function

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0175059B1 (en) * 1996-10-16 1999-04-01 삼성전자주식회사 Transferance conductance tunning circuit
KR100343470B1 (en) 2000-07-31 2002-07-18 박종섭 Tuning circuit for gain control filter
KR20050072547A (en) * 2004-01-07 2005-07-12 삼성전자주식회사 Current reference circuit with voltage-current converter having auto-tuning function

Also Published As

Publication number Publication date
KR20080032950A (en) 2008-04-16

Similar Documents

Publication Publication Date Title
KR0185406B1 (en) Electrically controllable oscillator circuit and electrically controllable filter arrangement comprising said circuit
US6462623B1 (en) Method and apparatus for PLL with improved jitter performance
US9172327B2 (en) Crystal oscillator circuit having low power consumption, low jitter and wide operating range
US8098057B2 (en) Constant voltage circuit including supply unit having plural current sources
JP5280449B2 (en) Reference frequency generation circuit, semiconductor integrated circuit, electronic equipment
US7786777B2 (en) Circuit arrangement and method for the provision of a clock signal with an adjustable duty cycle
US9444468B2 (en) Oscillator devices and methods
JP4929306B2 (en) Bias generation circuit and voltage controlled oscillator
CN105743493B (en) Oscillator with frequency control loop
US20070257728A1 (en) Microelectromechanical multi-stage oscillator
KR20120130091A (en) Temperature-stable oscillator circuit having frequency-to-curretnt feedback
US7403063B2 (en) Apparatus and method for tuning center frequency of a filter
US20060181342A1 (en) Digital amplifier
JP2004007588A (en) Phase-locked loop circuit and semiconductor integrated circuit device
EP2023486B1 (en) Cutoff frequency adjusting method, GmC filter circuit and semiconductor device
EP2144373A1 (en) Method and apparatus for achieving 50% duty cycle on the output vco of a phased locked loop
CN110784177A (en) Voltage controlled oscillator, PLL circuit and CDR apparatus
US9473022B2 (en) Self-biased charge pump
KR101208565B1 (en) Voltage controlled oscillator capable of reducing phase noise and jitter with high startup gain and method thereof
US6864728B1 (en) Frequency multiplier and amplification circuit
KR100834914B1 (en) Frequency Tuning Device
JP4504930B2 (en) Charge pump circuit
US7642867B2 (en) Simple technique for reduction of gain in a voltage controlled oscillator
US9705485B1 (en) High-resolution current and method for generating a current
US7187246B2 (en) Oscillator circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee