KR100831156B1 - 칩 등화 장치 및 방법 - Google Patents

칩 등화 장치 및 방법 Download PDF

Info

Publication number
KR100831156B1
KR100831156B1 KR1020060124025A KR20060124025A KR100831156B1 KR 100831156 B1 KR100831156 B1 KR 100831156B1 KR 1020060124025 A KR1020060124025 A KR 1020060124025A KR 20060124025 A KR20060124025 A KR 20060124025A KR 100831156 B1 KR100831156 B1 KR 100831156B1
Authority
KR
South Korea
Prior art keywords
tap coefficient
signal
chip
tap
channel
Prior art date
Application number
KR1020060124025A
Other languages
English (en)
Inventor
이성훈
이군섭
이동학
유재황
임종태
오세현
변정호
서종수
Original Assignee
에스케이 텔레콤주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이 텔레콤주식회사 filed Critical 에스케이 텔레콤주식회사
Priority to KR1020060124025A priority Critical patent/KR100831156B1/ko
Application granted granted Critical
Publication of KR100831156B1 publication Critical patent/KR100831156B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H2201/00—Aspects of broadcast communication
    • H04H2201/10—Aspects of broadcast communication characterised by the type of broadcast system
    • H04H2201/11—Aspects of broadcast communication characterised by the type of broadcast system digital multimedia broadcasting [DMB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

위성 디지털멀티미디어 방송 시스템의 수신단에 있어, 종래의 레이크 수신기에 비해 비트 에러율(BER: Bit Error Rate) 성능이 우수하고 보다 많은 방송 채널수의 확보가 가능하며, 종래의 칩 등화 기술보다 구현상의 복잡도를 낮출 수 있는 칩 등화 장치 및 방법이 개시된다. 칩 등화 장치는, 수신 비트 신호에 포함된 파일럿 신호로부터 채널 정보를 얻고, 채널 정보를 이용하여 탭 계수를 갱신하는 칩 등화부, 수신 비트 신호를 입력 받아 지연시켜 출력하는 비트 지연부, 및 칩 등화부에서 전달받은 갱신된 탭 계수 중에 선택된 탭 계수만을 사용하여, 지연된 수신 비트 신호에 대하여 채널 보상된 신호를 산출하는 검출부를 포함한다. 칩 등화 방법은, 수신 비트 신호로부터 채널 정보를 얻고, 얻어진 채널 정보를 이용하여 탭 계수를 갱신하는 단계, 수신 비트 신호를 미리 지정된 시간 동안 지연시켜 출력하는 단계, 및 갱신된 탭 계수 중에 지정된 레벨 이상의 탭 계수를 선택하고, 선택된 탭 계수를 사용해 지연된 수신 비트 신호에 대하여 채널 보상된 신호를 산출하는 단계를 포함한다.
칩 등화 장치, 칩 등화부, 검출부, 탭 계수 선택기

Description

칩 등화 장치 및 방법{Chip Equalization Apparatus and Method thereof}
도 1은 일반적인 위성 디지털멀티미디어 방송 시스템의 개념을 설명하기 위한 도이다.
도 2는 일반적인 갭 필러의 기저 대역 송신 신호의 프레임 구조를 설명하기 위한 도이다.
도 3은 일반적인 위성 디지털멀티미디어 방송 시스템의 송신단 구성을 설명하기 위한 블럭도이다.
도 4는 일반적인 위성 디지털멀티미디어 방송 시스템의 수신단 구성을 설명하기 위한 블럭도이다.
도 5는 본 발명의 일 실시예에 따른 위성 디지털멀티미디어 방송 시스템의 수신단의 구성을 설명하기 위한 일부 블럭도이다.
도 6은 본 발명에 적용되는 칩 등화부의 구성을 설명하기 위한 도이다.
도 7은 본 발명의 일 실시예에 따른 검출부의 구성을 설명하기 위한 도이다.
도 8은 본 발명의 일 실시예에 따른 탭 계수 선택기의 구성을 설명하기 위한 도이다.
도 9는 본 발명과 종래의 레이크 수신기와 칩 등화 수신기의 비부호화 비트 에러율 성능을 비교한 그래프이다.
도 10은 본 발명과 종래의 칩 등화 수신기의 MSE(Mean Square Error) 성능을 비교한 그래프이다.
도 11은 본 발명과 종래의 레이크 수신기와 칩 등화 수신기의 방송 채널 수 에 대한 비부호화 비트 에러율 성능을 비교한 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
410: 칩 등화 장치 420 : 칩 등화부
425 : 비트 지연부 430 : 검출부
610 : 탭 계수 선택기 710 : 최대 전력 검출부
720 : 기준값 결정부 730 : 탭 계수 결정부
본 발명은 칩 등화 장치 및 방법에 관한 것으로, 보다 구체적으로는 종래의 레이크 수신기에 비해 비트 에러율(BER: Bit Error Rate) 성능이 우수하고 보다 많은 방송 채널수의 확보가 가능하며, 종래의 칩 등화 기술보다 구현상의 복잡도를 낮출 수 있는 탭 선택적 칩 등화 장치 및 방법에 관한 것이다.
최근 고품질의 오디오 및 비디오 서비스를 제공하는 디지털 방송에 대한 사용자의 요구가 증가하고 있다. 이에 따라, 유럽이나 미국 등에서는 디지털 오디오 방송(DAB: Digital Audio Broadcasting) 서비스가 실시되고 있으며, 국내에서도 지상파 및 위성 디지털멀티미디어 방송(DMB: Digital Multimedia Broadcasting) 서비스가 실시되고 있다.
도 1은 일반적인 위성 디지털멀티미디어 방송 시스템의 개념을 설명하기 위한 도이다.
도 1을 참조하면, 위성 디지털멀티미디어 방송 시스템은 방송국(100), 위성 기지국(110), 위성(120), 위성 관제국(130), 방송 수신 단말기(140), 갭 필러(Gap Filler)(150)를 포함한다.
위성 기지국(110)은 각 방송국(100)으로부터 제공되는 방송 데이터를 수신하여 Ku 대역(12.5Ghz 내지 18Ghz)의 업링크 전송로를 통해 위성(120)으로 전송한다. 하나 이상의 위성 기지국(110)을 통해 방송 데이터를 위성(120)으로 전송하는 방송국(100)은 복수개일 수 있다.
위성(120)은 위성 기지국(110)으로부터 수신한 Ku 대역의 방송 신호를 증폭하고, S 대역의 방송 신호로 변환한다. 그리고, 변환된 S 대역의 방송 신호를 Ku 대역의 방송 신호와 함께 서비스 권역을 향해 송출한다.
위성 관제국(130)은 위성(120)의 동작 상태를 감시하고 제어하는 기능을 수행한다.
위성 방송 서비스 권역 내에서 방송 수신 단말기(140)는 위성(120)으로부터 방송 신호를 수신하여 방송을 재생한다. 그러나, 건물이나 차폐물로 인해 섀도우잉(Shadowing) 또는 블록킹으로 인해 신호 감쇠가 심한 지점에서는 갭 필러(150)가 방송 신호를 중계하여 송신한다. 갭 필러(150)는 위성(120)으로부터 Ku 대역 TDM(Time Division Multiplexing) 신호를 수신하여 S 대역 CDM(Code Division Multiplexing) 신호로 변환하여 송출한다. 위성 방송 서비스 권역 내의 방송 수신 단말기(140)는 위성(120)으로부터 수신되는 S 대역 CDM 신호와 갭 필러(150)를 경유하여 수신된 S 대역 CDM 신호 중에서 세기가 큰 신호를 복조하여 재생한다. 방송 수신 단말기(140)는 휴대형 단말기(예를 들면, 이동통신 단말기, 개인 휴대 단말 기(PDA: Personal Data Assistance), 차량 탑재형 단말기) 등일 수 있다.
도 2는 일반적인 갭 필러의 기저 대역 송신 신호의 프레임 구조를 설명하기 위한 도이다.
도 2를 참조하면, 프레임 구조는 12.75ms를 기본 프레임으로 구성된다. 6개의 기본 프레임은 76.5ms의 슈퍼 프레임(super frame)을 구성한다. 각 방송 채널은 816 바이트(6528 비트)로 이루어진 QPSK 신호로서, I(In-Phase) 채널 및 Q(Quadature-Phase) 채널 각각 408 바이트로 이루어진다. 왈쉬 0번 부호에 할당된 파일럿 채널은 프레임 동기와 제어 데이터의 전송을 위해 사용되고, 파일럿 심볼(PS: Pilot Symbol)과 제어 데이터(Di)가 125㎲단위로 구성된다. 하나의 파일럿 채널 프레임은 32비트(즉, 125㎲, 2048 칩)로 구성된 102개의 블록으로 구성된다. 즉, 하나의 파일럿 채널 프레임은 모두 51개의 파일럿 심볼(Pilot Symbol: PS)과 제어 데이터(Di, 여기서 i=1, 2,..., 51)로 구성된다. 파일럿 채널의 첫번째 제어 데이터인 D1은 프레임 동기를 위한 유니크 워드(unique word)이다. 파일럿 심벌은 "1111111 11111111 11111111 11111111"의 순서로 송출되고, 유니크 워드(D1)는 "1101010 10110101 01011001 10001010"의 순서로 송출된다. 파일럿 심볼(PS)과 유니크 워드(D1)는 방송 수신 단말기(140)에서 이미 인지하는 파일럿 데이터이다.
도 3은 일반적인 위성 디지털멀티미디어 방송 시스템의 송신단 구성을 설명하기 위한 블럭도이다.
도 3을 참조하면, 위성 디지털멀티미디어 방송 시스템의 송신단은 리드-솔로몬(Reed-Solomon: RS) 부호화부(RS Encoder 210a,..., 210n, 210m), 바이트 인터리버부(Byte Interleaver 220a,..., 220n, 220m), 길쌈 부호화부(Convolution Encoder 230a,..., 230n, 230m), 비트 인터리버부(Bit Interleaver 240a,..., 240n, 240m), CDM 변조부(CDM Modulator)(250)를 포함한다.
위성 디지털멀티미디어 방송 시스템의 송신단은 방송국(100) 및/또는 콘텐츠별로 독립적인 방송을 위해 서로 다른 직교 확산 부호를 사용하여 최대 63 채널의 방송 데이터 전송이 가능하고, 파일럿 채널을 통해 수신 동기 데이터 및 제어 데이터를 전송한다. 오류 정정 부호화 방식은 RS 부호(RS Code)와 길쌈 부호(Convolution Code)를 연결한 연접 부호(Concatenacted Code)를 사용하고, 오류 분산 방법은 바이트(Byte) 및 비트(Bit) 인터리빙(Interleaving) 방식을 사용한다. 채널 부호화를 거친 신호들은 CDM 변조기(250)에 의한 변조 과정이 수행된다. 변조 방식은 방송용 채널에서는 롤-오프 계수가 0.22인 QPSK 방식을 사용하고, 파일럿 채널에서는 BPSK 방식을 사용한다.
도 4는 일반적인 위성 디지털멀티미디어 방송 시스템의 수신단 구성을 설명하기 위한 블럭도이다.
도 4를 참조하면, 위성 디지털멀티미디어 방송 시스템의 수신단은 튜너(310a, 310b), CDM 복조부(CDM Demodulator)(320), 비트 디인터리버부(Bit Deinterleaver)(330), 비터비 복호화부(Viterbi Decoder)(340a, 340b), 바이트 디인터리버부(Byte Deinterleaver)(350a, 350b), RS 복호화부(RS Decoder)(360a, 360b), 다중화부(MUX)(370) 등을 포함한다. 도 3에는 튜너(310a, 310b)가 복수개로 구비된 경우가 도시되었으나, 휴대용 단말기의 경우 크기 및 휴대성을 고려하여 안테나 다이버시티(diversity)가 이용되지 않을 수 있다.
CDM 복조부(320)는 레이크 핑거(finger)를 통해 신호의 세기 및 지연에 따라 MRC(Maximal Ratio Combining) 등으로 합성된 후 원하는 방송 채널의 왈쉬 부호로 역확산(Despreading)된다.
CDM 복조부(320)의 출력 신호는 방송 채널 신호와 파일럿 채널 신호로 구분되어, 방송 채널 신호는 채널 복호화 과정을 거쳐 음성 데이터 및 영상 신호로 복원되고, 파일럿 채널 신호는 파일럿 채널 복호화 과정을 거쳐 방송 수신 단말기(140)의 제어 데이터로 이용된다.
상술한 송신단 및 수신단을 이용하는 위성 디지털멀티미디어 방송은 지상파 DMB 방송에 비해 넓은 지역을 커버할 수 있다. 또한, 상술한 바와 같이 수신 환경이 열악한 도심지에서는 갭 필러(150)가 추가적으로 이용된다. 그러나, 갭 필러(150)는 사용하는 음영 지역에 따라서는 다중 경로 채널 환경에 의한 수신 신호의 지연 및 주파수 확산으로 인해, 수신 신호의 확산 부호 직교성이 상실되고 다중 사용자 간섭(MUI: Multi User Interface)이 발생하여 원하는 방송 정보가 정확하게 복원되지 않는다. 따라서, 주파수의 확산으로 방송에 넓은 대역의 주파수가 필요하게 되므로 보다 많은 방송 서비스 채널 수를 확보하는데 한계가 있다.
또한, 종래의 칩 등화 장치는 칩 등화부가 두 개로 구성되어 있어, 이를 구현함에 있어서 높은 복잡도를 가짐으로써 방송 수신 단말기의 전력 확보에 불리하여 동일 전력 대비 짧은 시간만 서비스가 가능한 한계가 있었다.
본 발명은 이상에서 설명한 문제점 및 단점을 해결하기 위해서 안출된 것으 로서, 종래의 레이크 수신기에 비해 비트 에러율(BER: Bit Error Rate) 성능이 우수하고 보다 많은 방송 채널수의 확보가 가능한 칩 등화 장치 및 방법을 제공하는데 그 기술적 과제가 있다.
또한, 본 발명은 종래의 칩 등화 기술보다 구현상의 복잡도를 낮출 수 있는 칩 등화 장치 및 방법을 제공하는데 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 칩 등화 장치는, 위성 디지털멀티미디어 방송 시스템의 수신단을 위한 칩 등화 장치에 있어서, 수신 비트 신호에 포함된 파일럿 신호로부터 채널 정보를 얻고, 상기 얻어진 채널 정보를 이용하여 탭 계수를 갱신하는 칩 등화부; 상기 수신 비트 신호를 입력 받아 미리 지정된 시간동안 지연시켜 출력하는 비트 지연부; 및 상기 칩 등화부에서 전달받은 상기 갱신된 탭 계수 중에 선택된 탭 계수만을 사용하여, 상기 지연된 수신 비트 신호에 대하여 채널 보상된 신호를 산출하는 검출부를 포함한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 칩 등화 방법은, 위성 디지털멀티미디어 방송 시스템의 수신단을 위한 칩 등화 방법에 있어서, 수신 비트 신호로부터 채널 정보를 얻고, 상기 얻어진 채널 정보를 이용하여 탭 계수를 갱신하는 단계; 상기 수신 비트 신호를 미리 지정된 시간 동안 지연시켜 출력하는 단계; 및 상기 갱신된 탭 계수 중에 지정된 레벨 이상의 탭 계수를 선택하고, 상기 선택된 탭 계수를 사용해 상기 지연된 수신 비트 신호에 대하여 채널 보상된 신호를 산출하는 단계를 포함한다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 칩 등화 장치 및 방법에 대해 살펴보기로 한다.
도 5는 본 발명의 일 실시예에 따른 위성 디지털멀티미디어 방송 시스템의 수신단의 구성을 설명하기 위한 일부 블럭도이다.
도 5를 참조하면, 본 발명에 따른 위성 디지털멀티미디어 방송 시스템의 수신단은 튜너(310)와 칩 등화 장치(410), 비트 디인터리버부(330)를 포함한다.
튜너(310) 및 비트 디인터리버부(330)의 동작은 공지의 기술을 적용할 수 있으므로, 이에 대한 상세한 설명은 생략한다.
칩 등화 장치(410)는 칩 등화부(420), 비트 지연부(425) 및 검출부(430)를 포함한다. 칩 등화 장치(410)에서의 탭 계수(g(i,n)) 갱신은 왈쉬 부호 0번에 해당하는 파일럿 신호를 이용하여 칩 등화부(420)에서 수행된다.
위성 디지털멀티미디어 방송 시스템의 수신단에서, 칩 등화 장치(410)의 동작은 다음과 같다.
우선, 칩 등화부(420)가 튜너(310)를 통해서 수신한 방송 신호로부터 채널 정보를 얻고, 얻어진 채널 정보의 수신 비트 신호(r(i,N-(n+1)))를 이용해 갱신된 탭 계수(g(i,n+1))를 생성하여 검출부(430)로 전송한다.
비트 지연부(425)가 상기 수신된 방송 신호를 미리 지정된 시간(Td) 동안 지연시켜 출력하여 검출부(430)로 전송한다.
검출부(430)가 상기 칩 등화부(420)에서 전달받은 탭 계수(g(i,n+1)) 중에 탭 계수 선택기(610)에서 지정된 레벨 이상의 탭 계수(gs(i,n+1))를 사용하여, 수신 비트 신호(r(i,N-(n+1)))에 대하여 채널 보상된 신호를 산출하여 비트 디인터리버부(330)로 전송한다.
이하, 도 6 내지 도 9를 참조하여 칩 등화 장치에서의 탭 갱신 및 요청된 채널의 방송 신호 복원 과정을 자세히 설명한다.
도 6은 본 발명에 적용되는 칩 등화부(420)의 구성을 설명하기 위한 도이다. 칩 등화부(420)의 각 구성요소는 반드시 하드웨어로 구현될 필요는 없으며, 소프트웨어 프로그램의 형태 또는 SoC(System on Chip)의 형태로 구현될 수도 있다.
도 6을 참조하면, 칩 등화부(420)는 미리 알고 있는 파일럿 데이터(파일럿 심볼(PS) 및 유니크 워드(D1))를 이용하여 수신된 방송 신호에 포함된 파일럿 신호에 대한 채널 정보를 얻고, 얻어진 채널 정보를 이용하여 탭 계수(g(i,n))를 갱신한다. 즉, 칩 등화부(420)는 수신 신호 에러 전력(즉, 수신단에서 이미 인지하는 파일럿 신호와 수신된 파일럿 신호의 차이값)을 이용하여 탭 계수(g(i,n))를 갱신한다.
칩 등화부(420)는 칩(chip) 단위 지연기(510a, 510b,.... 510n, 이하 510), 제1 곱셈기(520a, 520b,.... 520n, 이하 520), 제1 가산기(530), 제2 곱셈기(540a, 540b,..., 540n, 이하 540), 제2 가산기(550), 제2 가산기(550)의 출력 신호와 파일럿 신호 발생기(미도시)의 출력 신호를 더하는 덧셈기(560), 정규화 LMS(Normalized Least Mean Square)(570)를 포함한다.
보다 구체적으로, 칩 등화부(420)는 칩 단위 지연기(510)를 이용하여, 수신 비트 신호(r(i,N-(n+1)))를 칩 길이(Tc)만큼 지연시켜 각각 상응하는 제1 곱셈기(520)로 출력한다. 위성 디지털멀티미디어 방송 시스템의 송신단이 신호를 확산하여 전송하면, 수신단은 이를 역환산하게 되므로, 칩 등화부(420)에서의 수신 비트 신호(r(i,N-(n+1)))는 왈쉬 부호에 의해 확산된 수신 비트 신호이며, 역환산되기 이전의 수신 비트 신호이다.
여기서 i는 수신 비트 신호(r(i,N-(n+1)))의 순번을 의미한다. 또한, N-(1+n)은 i번째 수신 비트 신호(r(i,N-(n+1))) 내의 칩 순번을 의미하고, N은 확산 팩터(Spreading Factor)로서 64이며, n은 0부터 63 중의 임의의 숫자이다. N-(1+n)의 값이 64가 되면 다시 1로 인식된다.
제1 곱셈기(520)는 칩 단위 지연기(510)를 거쳐 지연된 수신 비트 신호와, 채널 정보를 보상해 주는 탭 계수(g(i,n))를 이용하여 곱셈값을 산출한다. 제1 곱셈기(520)는 64개의 곱셈값을 산출하여 각각 상응하는 제1 가산기(530)로 전달한다.
제1 가산기(530)는 각각 상응하는 제1 곱셈기(520)로부터 입력되는 64개의 곱셈값을 합하여 채널 보상된 파일럿 신호(
Figure 112006090875076-pat00001
)를 복원한다. 채널 보상된 파일럿 신호(
Figure 112006090875076-pat00002
)를 복원하기 위하여 하기의 수학식 1이 적용될 수 있다.
Figure 112006090875076-pat00003
이어서, 제1 가산기(530)는 복원된 채널 보상된 파일럿 신호(
Figure 112006090875076-pat00004
)를 각각 상응하는 제2 곱셈기(540)로 전달한다.
제2 곱셈기(540)는 채널 보상된 파일럿 신호(
Figure 112006090875076-pat00005
)에 왈쉬 0번 부호 및 PN 부호의 시퀀스로 이루어진 확산 부호(cp(i,n))를 각각 곱한다.
이어서, 제2 가산기(550)는 각각의 제2 곱셈기(540)로부터 수신되는 곱셈값들(즉, 64개의 곱셈값)을 더하여 채널 정보를 보상 및 제거하여 복원한 비트 신호(
Figure 112008001322730-pat00037
)를 생성한다.
제2 가산기(550)는 산출한 비트 신호(
Figure 112006090875076-pat00006
)를 덧셈기(560)로 전달한다. 이 때, 덧셈기(560)로 전달되는 비트 신호(
Figure 112006090875076-pat00007
)는 음수 형태로 입력된다. 덧셈 기(560)는 이미 알고 있는 파일럿 심볼(PS) 및 유니크 워드(D1)를 이용하여 파일럿 신호 발생기(미도시)로부터 산출된 기준 파일럿 신호(bref(i))와 제2 가산기(550)로부터 출력되는 비트 신호(
Figure 112006090875076-pat00008
)의 차를 이용하여 에러값(e1(i))을 산출한다. 에러값(e1(i))을 산출하기 위해 하기 수학식 2가 이용될 수 있다.
Figure 112006090875076-pat00009
이어서, 산출된 에러값은 비트 단위로 샘플링되어 정규화 LMS(570)로 전달된다. 정규화 LMS(570)는 에러값(e1(i))을 이용해 탭 계수(g(i,n))를 갱신하여 갱신된 탭 계수(g(i,n+1))를 생성하고, 제1 가산기(530) 및 제1 곱셈기(520)을 통해 갱신된 탭 계수(g(i,n+1))를 검출부(430)로 전달한다.
도 7은 본 발명의 일 실시예에 따른 검출부의 구성을 설명하기 위한 도이다.
검출부(430)는 칩 등화부(420)로부터 전달받은 갱신된 탭 계수(g(i,n+1))를 이용하여 방송 데이터를 복원하기 위한 장치이다. 즉, 검출부(430)는 칩 등화부(420)로부터 수신한 갱신된 탭 계수(g(i,n+1))를 이용하여 수신 비트 신호(r(i,N-(n+1)))의 채널 정보를 보상 및 제거한 후, 수신자가 원하는 방송 채널에 상응하는 확산 신호(ct(i,n))를 곱하고 다시 더함으로써 원하는 방송 신호를 복원한다.
도 7을 참조하면, 검출부(430)는 칩 등화부(420)에서 전달받은 갱신된 탭 계수(g(i,n+1)) 중 일부를 선택하기 위해서 탭 선택 알고리즘을 수행하는 탭 계수 선택기(610), 선택된 탭 계수(gs(i,n+1))와 수신 비트 신호(r(i,N-(n+1)))를 곱하는 제1 곱셈기(600a, 600b,..., 600n, 이하 600), 채널 보상된 데이터 신호(b(~)t(i,n))에 복원하고자 하는 방송 채널에 상응하는 확산 부호(ct(i,n))를 곱하여 출력하는 제2 곱셈기(620a, 620b,..., 620n, 이하 620), 제2 곱셈기(620)의 출력을 더하여 복원 데이터 신호(
Figure 112008001322730-pat00010
)를 생성하는 가산기(630), 복원 데이터 신호(
Figure 112008001322730-pat00011
)의 이진 레벨을 판정하는 판정기(640)를 포함한다.
이하에서, 검출부(430)의 동작을 구체적으로 설명한다.
검출부(430)는 칩 등화부(420)와 비교하여 동일한 수신 비트 신호(r(i,N-(n+1)))를 비트 지연부(425)에 의해 미리 지정된 지연 시간(Td) 후에 입력받는다. 이는 칩 등화부(420)에서의 탭 계수 갱신을 위한 시간을 보상하기 위한 것이다. 검출부(430)는 칩 등화부(420)에서 전달받은 갱신된 탭 계수(g(i,n+1)) 중에 탭 계수 선택기(610)에서 탭 선택 알고리즘을 수행하여 선택된 탭 계수(gs(i,n+1))만을 사용하여, 왈쉬 부호에 의해 확산된 수신 비트 신호(r(i,N-(n+1)))에 대하여 제1 곱셈기(600)로부터 채널 보상된 데이터 신호(
Figure 112008001322730-pat00012
)를 산출한다. 채널 보상된 데이터 신호(
Figure 112008001322730-pat00013
)를 복원하기 위하여 하기 수학식 3이 이용될 수 있다.
이어서, 제2 곱셈기(620)는 채널 보상된 데이터 신호(
Figure 112006090875076-pat00015
)에 복원하고자 하는 방송 채널에 상응하는 확산 부호(ct(i,n))를 각각 곱한다.
이어서, 채널 정보를 보상 및 제거하여 가산기(630)를 통해 복원한 데이터 신호(
Figure 112006090875076-pat00016
, 이하 복원 데이터 신호)를 생성한다. 복원 데이터 신호(
Figure 112006090875076-pat00017
)를 생성하기 위하여 하기 수학식 4를 이용할 수 있다.
Figure 112006090875076-pat00018
상기한 수학식을 이용하여 산출한 복원 데이터 신호(
Figure 112008001322730-pat00019
)를 판정기(640)로 전달한다. 판정기(640)는 입력된 복원 데이터 신호(
Figure 112008001322730-pat00020
)의 이진 레벨을 판정값(bt(i))을 비트 디인터리버부(330)로 전달한다. 판정기(640)는 판정값(bt(i))을 생성하여 출력하기 위하여 하기 수학식 5를 이용할 수 있다.
Figure 112006090875076-pat00021
도 8은 본 발명의 일 실시예에 따른 탭 계수 선택부의 구성을 설명하기 위한 도이다.
도 8을 참조하면, 탭 계수 선택 알고리즘을 수행하는 탭 계수 선택기(610)는 칩 등화부(420)로부터 전달받은 갱신된 탭 계수(g(i,n+1)), 갱신된 탭 계수(g(i,n+1)) 중에서 최대 전력을 나타내는 탭 계수{Max(g(i,n+1))}를 검출하는 최대 전력 검출부(710), 최대 전력 검출부(710)에서 검출된 최대 전력값을 이용하여 기준값 λ을 결정하는 기준값 결정부(720), 그리고 기준값 λ 이상의 탭 계수(gs(i,n+1))를 선택하는 탭 계수 결정부(730)로 구성된다.
삭제
삭제
삭제
삭제
탭 계수 결정부(730)가 탭 계수(gs(i,n+1))를 선택하는 알고리즘은 다음과 같다.
상기 탭 계수 결정부(730)는 상기 칩 등화부(420)에서 갱신된 탭 계수(g(i,n+1)) 중 상기 기준값 결정부(720)에서 결정된 기준값 λ와 상기 탭 계수 검출부(710)에서 검출한 최대 전력을 나타내는 탭 계수{Max(g(i,n+1))}의 곱보다 큰 경우의 탭 계수만을 선택하여 출력한다. 상기 과정에서 선택된 탭 계수는 gs(i,n+1)이다.
도 9는 본 발명과 종래의 레이크(Rake)수신기와 칩 등화 수신기의 비부호화 BER(Uncoded BER) 성능을 비교한 그래프이고, 도 10은 본 발명과 종래의 칩 등화 수신기의 MSE(Mean Square Error) 성능을 비교한 그래프이며, 도 11은 본 발명과 종래의 레이크 수신기와 칩 등화 수신기의 방송 채널 수에 대한 비부호화 BER 성능을 비교한 그래프이다.
먼저, 도 9에는, 6-path IMT 2000 B 채널에서의 종래의 레이크 수신기와 종래의 칩 등화 장치의 비부호화 비트 에러율 결과 그래프가 도시되어 있다. 레이크 수신기의 경우 완벽한 채널 추정을 가정하였고, 종래의 칩 등화 장치의 경우 LMS에 사용된 스텝 사이즈 중 비트 에러율에 가장 최적화된 값을 사용하였다.
30 방송 채널에서 384 탭을 사용한 종래의 칩 등화 수신기는 레이크 수신기보다 비트 에러율이 3.0×10- 2 에서 약 5 dB의 성능 이득이 있다. 또한, 본 발명의 칩 선택 알고리즘이 적용된 칩 등화 수신기는 종래 칩 등화 수신기와 Rake 수신기에 비해 BER이 3.0×10- 2 에서 각각 3 dB, 8 dB의 성능 이득이 있다.
이어서, 도 10에는, 본 발명의 칩 등화 수신기와 종래의 칩 등화 수신기의 MSE 성능을 비교한 그래프가 도시되어 있다. 여기서는 30개의 방송 채널을 사용하여 칩 등화 수신기의 MSE 성능을 비교하였다. 종래의 칩 등화 수신기에 비해 본 발명의 칩 등화 수신기는 우수한 MSE 성능을 보임을 알 수 있다.
마지막으로, 도 11에는, 본 발명과 종래의 레이크 수신기와 칩 등화 수신기의 방송 채널 수에 대한 비부호화 비트 에러율 성능을 비교한 그래프가 도시되어 있다. 30개의 방송 채널을 수신하는 레이크 수신기의 비트 에러율 성능을 기준으로 할 때 종래의 칩 등화 수신기는 레이크 수신기에 비해 약 17 개의 방송 채널 수 이득이 있다. 또한, 본 발명의 칩 등화 수신기는 레이크 수신기에 비해 약 33개의 방송 채널 수 이득이 있고, 본 발명의 칩 등화 수신기는 종래의 칩 등화 수신기에 비해 16 개의 방송 채널 수 이득이 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것 을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
따라서, 이상에서 설명한 바와 같은 본 발명의 칩 등화 장치 및 방법은, 종래의 레이크 수신기에 비해 비트 에러율(BER: Bit Error Rate) 성능이 우수하고 보다 많은 방송 채널수의 확보가 가능하고, 종래의 칩 등화 기술보다 구현상의 복잡도를 낮출 수 있는 장점이 있다.

Claims (7)

  1. 위성 디지털멀티미디어 방송 시스템의 수신단을 위한 칩 등화 장치에 있어서,
    수신 비트 신호에 포함된 파일럿 신호로부터 채널 정보를 얻고, 상기 얻어진 채널 정보를 이용하여 탭 계수를 갱신하는 칩 등화부;
    상기 수신 비트 신호를 입력 받아 미리 지정된 시간동안 지연시켜 출력하는 비트 지연부; 및
    상기 칩 등화부에서 전달받은 상기 갱신된 탭 계수 중에 선택된 탭 계수만을 사용하여, 상기 지연된 수신 비트 신호에 대하여 채널 보상된 신호를 산출하는 검출부
    를 포함하는 것을 특징으로 하는 칩 등화 장치.
  2. 제1항에 있어서, 상기 검출부는,
    상기 칩 등화부에서 전달받은 상기 갱신된 탭 계수 중 지정된 레벨 이상의 탭 계수를 선택하여 상기 선택된 탭 계수를 출력하는 탭 계수 선택기;
    상기 선택된 탭 계수와 상기 비트 지연부에서 입력되는 상기 지연된 수신 비트 신호를 곱하여 채널 보상된 데이터 신호를 출력하는 제1 곱셈기;
    상기 채널 보상된 데이터 신호에 복원하고자 하는 방송 채널에 상응하는 확산 부호를 곱하여 출력하는 제2 곱셈기;
    상기 제2 곱셈기에서 출력되는 신호들을 서로 더하여 복원 데이터 신호를 생성하는 가산기; 및
    상기 복원 데이터 신호의 이진 레벨을 판정하는 판정기
    를 포함하는 것을 특징으로 하는 칩 등화 장치.
  3. 제2항에 있어서, 상기 탭 계수 선택기는,
    상기 칩 등화부에서 전달된 상기 갱신된 탭 계수 중에서 최대 전력을 나타내는 탭 계수를 검출하는 최대 전력 검출부;
    상기 최대 전력을 나타내는 탭 계수를 이용하여 기준값을 결정하는 기준값 결정부;
    상기 기준값을 이용해 지정된 레벨 이상의 탭 계수를 선택하여 상기 선택된 탭 계수를 결정하는 탭 계수 결정부
    를 포함하는 것을 특징으로 하는 칩 등화 장치.
  4. 제3항에 있어서, 상기 탭 계수 결정부는,
    상기 칩 등화부에서 전달된 상기 갱신된 탭 계수 중, 상기 기준값과 상기 최대 전력을 나타내는 탭 계수의 곱보다 큰 경우의 탭 계수를 상기 선택된 탭 계수로 결정하는 것을 특징으로 하는 칩 등화 장치.
  5. 위성 디지털멀티미디어 방송 시스템의 수신단을 위한 칩 등화 방법에 있어서,
    수신 비트 신호로부터 채널 정보를 얻고, 상기 얻어진 채널 정보를 이용하여 탭 계수를 갱신하는 단계;
    상기 수신 비트 신호를 미리 지정된 시간 동안 지연시켜 출력하는 단계; 및
    상기 갱신된 탭 계수 중에 지정된 레벨 이상의 탭 계수를 선택하고, 상기 선택된 탭 계수를 사용해 상기 지연된 수신 비트 신호에 대하여 채널 보상된 신호를 산출하는 단계
    를 포함하는 것을 특징으로 하는 칩 등화 방법.
  6. 제5항에 있어서, 상기 채널 보상된 신호를 산출하는 단계는,
    상기 갱신된 탭 계수 중에서 최대 전력을 나타내는 탭 계수를 검출하는 단계;
    상기 최대 전력을 나타내는 탭 계수를 이용하여 기준값을 결정하는 단계; 및
    상기 기준값을 이용하여 지정된 레벨 이상의 탭 계수를 선택하여 상기 선택된 탭 계수를 결정하는 단계
    를 포함하는 것을 특징으로 하는 칩 등화 방법.
  7. 제6항에 있어서, 상기 선택된 탭 계수를 결정하는 단계는,
    상기 갱신된 탭 계수 중, 상기 기준값과 상기 최대 전력을 나타내는 탭 계수의 곱보다 큰 경우의 탭 계수를 상기 선택된 탭 계수로 결정하는 것을 특징으로 하는 칩 등화 방법.
KR1020060124025A 2006-12-07 2006-12-07 칩 등화 장치 및 방법 KR100831156B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060124025A KR100831156B1 (ko) 2006-12-07 2006-12-07 칩 등화 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060124025A KR100831156B1 (ko) 2006-12-07 2006-12-07 칩 등화 장치 및 방법

Publications (1)

Publication Number Publication Date
KR100831156B1 true KR100831156B1 (ko) 2008-05-20

Family

ID=39664821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060124025A KR100831156B1 (ko) 2006-12-07 2006-12-07 칩 등화 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100831156B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101492857B1 (ko) 2008-12-30 2015-02-12 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168867A (ja) 1997-08-22 1999-03-09 Matsushita Electric Ind Co Ltd 復調装置
KR20010062996A (ko) * 1999-12-21 2001-07-09 박종섭 고선명 텔레비젼의 채널 등화장치
KR20060039961A (ko) * 2004-11-04 2006-05-10 에스케이 텔레콤주식회사 칩 등화 기법을 이용한 위성 방송 수신 성능 개선 방법 및장치
KR20060056489A (ko) * 2004-11-22 2006-05-25 학교법인연세대학교 칩 등화기를 이용한 병렬 검출 피드포워드 간섭 제거 방법및 그 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168867A (ja) 1997-08-22 1999-03-09 Matsushita Electric Ind Co Ltd 復調装置
KR20010062996A (ko) * 1999-12-21 2001-07-09 박종섭 고선명 텔레비젼의 채널 등화장치
KR20060039961A (ko) * 2004-11-04 2006-05-10 에스케이 텔레콤주식회사 칩 등화 기법을 이용한 위성 방송 수신 성능 개선 방법 및장치
KR20060056489A (ko) * 2004-11-22 2006-05-25 학교법인연세대학교 칩 등화기를 이용한 병렬 검출 피드포워드 간섭 제거 방법및 그 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101492857B1 (ko) 2008-12-30 2015-02-12 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법

Similar Documents

Publication Publication Date Title
US6549525B2 (en) High data rate CDMA wireless communication system
US6424619B2 (en) High data rate CDMA wireless communication system
US5907582A (en) System for turbo-coded satellite digital audio broadcasting
CN108242964B (zh) 传输广播信号的装置、接收广播信号的装置、传输广播信号的方法和接收广播信号的方法
RU2150789C1 (ru) Способ и устройство для передачи данных с переменной скоростью в системе связи с использованием неортогональных каналов переполнения
US20160248546A9 (en) Method and system for providing scrambled coded multiple access (scma)
WO2001099306A1 (fr) Dispositif de reception et dispositif d&#39;emission
KR100625673B1 (ko) 칩 등화 기법을 이용한 위성 방송 수신 성능 개선 방법 및장치
KR100831156B1 (ko) 칩 등화 장치 및 방법
KR100843006B1 (ko) 칩 등화 장치 및 방법
KR101393428B1 (ko) 칩 등화기 및 등화 방법
US8385487B2 (en) Receive diversity systems
GB2510651A (en) Spread spectrum communication system with separate spreading codes for header and payload portions
KR20080091943A (ko) 칩 등화 장치 및 방법
KR100665703B1 (ko) 적응형 부분 병렬 간섭 제거 방법 및 그 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee