KR100829159B1 - Method for manufacturing nano wire and semiconductor device - Google Patents

Method for manufacturing nano wire and semiconductor device Download PDF

Info

Publication number
KR100829159B1
KR100829159B1 KR1020060108490A KR20060108490A KR100829159B1 KR 100829159 B1 KR100829159 B1 KR 100829159B1 KR 1020060108490 A KR1020060108490 A KR 1020060108490A KR 20060108490 A KR20060108490 A KR 20060108490A KR 100829159 B1 KR100829159 B1 KR 100829159B1
Authority
KR
South Korea
Prior art keywords
silicon
pores
porous nano
nanowires
forming
Prior art date
Application number
KR1020060108490A
Other languages
Korean (ko)
Other versions
KR20080040477A (en
Inventor
이정호
박광태
지상원
정양규
서홍석
엄한돈
정진영
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020060108490A priority Critical patent/KR100829159B1/en
Publication of KR20080040477A publication Critical patent/KR20080040477A/en
Application granted granted Critical
Publication of KR100829159B1 publication Critical patent/KR100829159B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 나노 와이어 제조 방법 및 그 나노 와이어를 이용한 반도체 소자 제조 방법에 관한 것으로, 보다 상세하게는 다공성 나노 템플레이트를 이용하여 나노 템플레이트의 기공에 실리콘 입자를 석출하고 석출된 실리콘 입자를 씨드(Seed)로 하여 에피택셜 성장 방법을 통해 실리콘 나노 와이어를 제조하고 그 나노 와이어를 이용하여 반도체 소자를 제조하는 방법에 관한 것이다. The present invention relates to a nanowire manufacturing method and a semiconductor device manufacturing method using the nanowire, and more particularly, by depositing silicon particles in the pores of the nano-template using a porous nano-template and seeded the precipitated silicon particles The present invention relates to a method for manufacturing a silicon nanowire through an epitaxial growth method and a semiconductor device using the nanowire.

본 발명의 특징적인 양상에 따르면, 본 발명은 실리콘 기판 위에 다공성 나노 템플레이트를 형성하여 상기 다공성 나노 템플레이트에 형성되는 기공 하부에서 실리콘 입자를 석출하는 단계와; 상기 기공 내에 상기 실리콘 기판과 수직으로 실리콘 나노 와이어를 에피택셜 성장시키는 단계를 포함하는 것을 특징으로 한다. According to a characteristic aspect of the present invention, the present invention comprises the steps of forming a porous nano-template on the silicon substrate to precipitate the silicon particles in the pores formed on the porous nano-template; Epitaxially growing silicon nanowires in the pores perpendicularly to the silicon substrate.

다공성 나노 템플레이트, 나노 와이어, 선택적 에피택셜 성장, 반도체 Porous nano template, nano wire, selective epitaxial growth, semiconductor

Description

나노 와이어 및 반도체 소자 제조 방법 {METHOD FOR MANUFACTURING NANO WIRE AND SEMICONDUCTOR DEVICE} METHOD FOR MANUFACTURING NANO WIRE AND SEMICONDUCTOR DEVICE

도 1 은 본 발명의 바람직한 실시예에 따른 나노 와이어 제조 방법 및 그 나노 와이어를 이용한 반도체 소자 제조 방법의 흐름도. 1 is a flow chart of a nanowire manufacturing method and a semiconductor device manufacturing method using the nanowire according to a preferred embodiment of the present invention.

도 2 는 본 발명의 바람직한 실시예에 따른 다공성 나노 템플레이트의 형성을 개략적으로 도시한 것. Figure 2 schematically illustrates the formation of a porous nano template according to a preferred embodiment of the present invention.

도 3 은 본 발명의 바람직한 실시예에 따라 다공성 나노 템플레이트의 기공에 실리콘 입자가 형성되는 과정을 개략적으로 도시한 것. Figure 3 schematically shows the process of forming silicon particles in the pores of the porous nano-template in accordance with a preferred embodiment of the present invention.

도 4 는 다공성 나노 템플레이트 내에 선택적 에피택셜 성장 방법으로 나노 와이어를 성장시킨 것을 개략적으로 도시한 것. 4 schematically illustrates the growth of nanowires in a selective epitaxial growth method in a porous nano template.

도 5 는 본 발명의 바람직한 양상에 따라 나노 와이어를 이용하여 제조한 반도체 소자를 개략적으로 도시한 것. 5 schematically illustrates a semiconductor device fabricated using nanowires in accordance with a preferred aspect of the present invention.

도 6 은 본 발명의 추가적인 양상에 따라 나노 와이어를 이용하여 제조한 반도체 소자를 개략적으로 도시한 것. 6 schematically illustrates a semiconductor device fabricated using nanowires in accordance with an additional aspect of the present invention.

도 7 은 다공성 나노 플레이트를 형성하는 과정에서 기공 부분의 HRTEM(High Resolution Transmission Electron Microscopy) 사진. 7 is a High Resolution Transmission Electron Microscopy (HRTEM) photograph of the pores in the process of forming a porous nanoplate.

도 8 은 시간이 경과한 후 다공성 나노 플레이트의 기공 부분의 HRTEM 사진. 8 is an HRTEM photograph of the pore portion of the porous nanoplate after time.

도 9 는 다공성 나노 템플레이트의 기공 하부에서 석출된 입자를 EDS(Energy Dispersive X-ray Spectroscopy)로 조성 분석한 스펙트럼. Figure 9 is a spectrum analysis of the composition precipitated in the pore bottom of the porous nano-template by Energy Dispersive X-ray Spectroscopy (EDS).

도 10 은 기판에서 다공성 나노 템플레이트의 기공으로 확산하는 원소들을 EDS 로 조성 분석한 스펙트럼. 10 is a spectrum analysis of the composition of the elements diffused into the pores of the porous nano-template on the substrate by EDS.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10 : 실리콘 기판 20 : 티타늄 박막10: silicon substrate 20: titanium thin film

30 : 알루미늄 박막 40 : 알루미늄 산화막30: aluminum thin film 40: aluminum oxide film

50 : 기공 60 : 티타늄 실리사이드50: pore 60: titanium silicide

100 : 실리콘 입자 1000 : 나노 와이어100: silicon particles 1000: nanowires

본 발명은 나노 와이어 제조 방법 및 그 나노 와이어를 이용한 반도체 소자 제조 방법에 관한 것으로, 보다 상세하게는 다공성 나노 템플레이트를 이용하여 나노 템플레이트의 기공에 실리콘 입자를 석출하고 석출된 실리콘 입자를 씨드(Seed)로 하여 에피택셜 성장 방법을 통해 실리콘 나노 와이어를 제조하고 그 나노 와이어를 이용하여 반도체 소자를 제조하는 방법에 관한 것이다. The present invention relates to a nanowire manufacturing method and a semiconductor device manufacturing method using the nanowire, and more particularly, by depositing silicon particles in the pores of the nano-template using a porous nano-template and seeded the precipitated silicon particles The present invention relates to a method for manufacturing a silicon nanowire through an epitaxial growth method and a semiconductor device using the nanowire.

반도체 소자의 고집적화 및 소형화의 요구에 따라 근래 들어 나노 기술 및 나노 구조물에 대한 연구가 활발히 진행되고 있다. 대표적인 나노 구조물로는 나노점(NANO DOT), 나노 와이어(NANO WIRE), 나노 튜브(NANO TUBE) 등을 들 수 있으 며, 이러한 나노 구조물의 제조에 사용되는 것이 다공성 나노 템플레이트 기술이다. Recently, research on nanotechnology and nanostructures has been actively conducted in accordance with the demand for high integration and miniaturization of semiconductor devices. Representative nano structures include nano dots (NANO DOT), nano wires (NANO WIRE), nano tubes (NANO TUBE), etc., and the nano nano technology is used for the production of such nano structures.

다공성 나노 템플레이트 기술이라는 것은 양극 산화 알루미나 나노 템플레이트(Anodic Alumina OXIDE Nanotemplate or AAO Nanotemplate)라고도 불리우며, 산 용액 속에서 알루미늄을 전기적으로 산화시키면 알루미나(Al2O3) 막이 표면에 형성되며, 이 알루미나 막은 산 용액에 의해 식각되어 기공이 형성되는데, 이때 알루미늄이 양극(Positive Electrode)으로 사용되므로 양극 산화라는 명칭을 사용하고 있다. Porous nano-template technology, also called anodized alumina OXIDE Nanotemplate or AAO Nanotemplate, is the formation of an alumina (Al 2 O 3 ) film on the surface by electrically oxidizing aluminum in an acid solution. The pores are formed by etching by the solution. In this case, aluminum is used as a positive electrode, so the name is anodized.

특히, 다공성 나노 템플레이트 기술은 양극 산화를 수차례 반복하므로써 기공이 규칙적으로 자기 정렬하는 특성을 가지고 있으며, 산 용액의 종류, 농도, 온도, 전압의 크기 등을 조절하여 기공 간의 거리 및 기공의 직경을 조절할 수 있는 특성을 가지고 있어 현재 나노 구조물의 제조에 대표적으로 사용되고 있다. 이러한 다공성 나노 템플레이트 기술에 관하여는 본 발명의 출원 전에 다양한 기술이 공지되어 있으므로 상세한 설명은 생략하기로 한다. In particular, the porous nano-template technology has the property that pores are regularly self-aligned by repeating anodic oxidation several times, and the distance between the pores and the diameter of the pores are controlled by adjusting the acid solution type, concentration, temperature, and voltage size. Because of its adjustable properties, it is currently used in the manufacture of nanostructures. Regarding this porous nano-template technology, various techniques are known before the application of the present invention, and thus detailed description thereof will be omitted.

종래 나노 와이어의 제조 방법으로는 VLS(Vapor Liquid Solid) 성장 방법이 이용되고 있다. VLS 성장 방법을 이용하여 나노 와이어를 제조하기 위해서는 Au, Ti, Ta 등과 같은 금속을 촉매로 사용하여야 하는데, 입자 형태로 실리콘 기판 위에 증착하면 입자의 위치를 지정할 수 없기 때문에 실리콘 기판 위에 필름 형태로 증착을 하고 다공성 나노 템플레이트 기술을 이용하여 입자의 위치를 지정한다.Conventionally, a VLS (Vapor Liquid Solid) growth method is used as a method of manufacturing nanowires. In order to manufacture nanowires using the VLS growth method, a metal such as Au, Ti, Ta, etc. should be used as a catalyst, and when deposited on a silicon substrate in the form of particles, the positions of the particles cannot be specified, so that they are deposited in a film form on the silicon substrate. And position the particles using porous nano-template technology.

그러나, VLS 성장 방법은 양극 산화를 장시간 진행해도 기공의 밑바닥이 완전히 산화되지 않아 반응 가스와 금속 촉매가 접촉하기 어려운 문제점이 있다. 다시말해, 반응 가스와 금속 촉매 사이에 저항층(Barrier Layer)이 존재하기 때문에 이 저항층을 제거하지 않으면 나노 와이어를 성장시킬 수 없는 문제점이 있었다. However, the VLS growth method has a problem in that the bottom of the pores is not completely oxidized even after prolonged anodization, so that the reaction gas and the metal catalyst do not easily contact each other. In other words, since a barrier layer exists between the reaction gas and the metal catalyst, there is a problem in that nanowires cannot be grown without removing the resistive layer.

이 저항층을 제거하기 위한 다양한 기술이 제시되고 있으나, 현재까지 이에 대한 명확한 해결책이 없는 상태이다. 또한, 현재 제시되고 있는 저항층의 제거 기술을 통해 나노 와이어를 성장시키더라도, 금속을 촉매로 사용하고 있기 때문에 약 600℃ 이상의 고온에서 공정의 진행에 따라 금속 촉매가 나노 와이어의 머리부분뿐만 아니라 사이드 월에도 존재하고 기판으로도 확산되므로 금속의 확산에 의한 나노 소자의 오염이 문제되고 있다. Various techniques for removing the resistive layer have been proposed, but there is no clear solution to this. In addition, even if the nanowires are grown through the resist layer removal technology currently proposed, since the metal is used as a catalyst, the metal catalyst is used as a catalyst at the high temperature of about 600 ° C. Since it exists in the wall and also diffuses into the substrate, the contamination of the nano device due to the diffusion of the metal has been a problem.

또한, 기존의 VLS 성장 방법으로 나노 와이어를 제조하여 반도체 소자로 사용하는 경우에는 소스 영역과 드레인 영역을 형성한 뒤에 금속과 접촉시켜야하는데, 금속과 옴 접촉(Ohmic Contact)을 형성하기 위해서는 나노 와이어를 성장시킨 후 금속화(Metalization) 공정을 진행하기 때문에 공정이 복잡하고 비용이 많이 발생하는 단점이 있었다. In addition, in the case of manufacturing a nanowire using a conventional VLS growth method and using it as a semiconductor device, a source region and a drain region must be formed and then contacted with a metal. In order to form ohmic contact with the metal, a nanowire is used. Since the metallization process is performed after the growth, the process is complicated and expensive.

따라서, 전술한 문제점을 해결하기 위해 본 발명은 나노 와이어의 제조에 있어 금속 촉매를 사용하지 않고 그에 따라 금속 촉매로 인한 오염을 방지할 수 있는 나노 와이어 제조 방법을 제공하는 것을 목적으로 한다. Accordingly, an object of the present invention is to provide a method of manufacturing a nanowire that can prevent the contamination due to the metal catalyst without using a metal catalyst in the production of the nanowire to solve the above problems.

나아가, 본 발명은 기존의 금속화 공정을 생략 가능하여 공정을 단순화할 수 있으며 그에 따라 비용을 절감할 수 있는 나노 와이어 제조 방법을 제공하는 것을 목적으로 한다. Furthermore, an object of the present invention is to provide a method for manufacturing a nanowire that can simplify the process by eliminating the existing metallization process, thereby reducing the cost.

또한, 본 발명은 기존 플래너 디바이스에 비해 높은 전류 구동력을 얻을 수 있는 나노 와이어를 이용한 반도체 소자 제조 방법을 제공하는 것을 목적으로 한다. In addition, an object of the present invention is to provide a method for manufacturing a semiconductor device using nanowires that can obtain a high current driving force compared to the conventional planar device.

상기한 목적을 달성하기 위한 본 발명의 특징적인 양상에 따르면, 본 발명은 실리콘 기판 위에 다공성 나노 템플레이트를 형성하여 상기 다공성 나노 템플레이트에 형성되는 기공 하부에서 실리콘 입자를 석출하는 단계와; 상기 기공 내에 상기 실리콘 기판과 수직으로 실리콘 나노 와이어를 에피택셜 성장시키는 단계를 포함하는 것을 특징으로 한다. According to a characteristic aspect of the present invention for achieving the above object, the present invention comprises the steps of: depositing silicon particles in the lower portion of the pores formed on the porous nano-template by forming a porous nano-template on the silicon substrate; Epitaxially growing silicon nanowires in the pores perpendicularly to the silicon substrate.

본 발명의 특징적인 양상을 구체적인 구성으로 설명하면, 먼저 실리콘 기판 위에 금속 박막을 증착하는 단계와; 상기 금속 박막 위에 알루미늄 박막을 성장시키는 단계와; 양극 산화를 수행하여 상기 알루미늄 박막에 기공을 형성하는 단계를 통해 다공성 나노 템플레이트를 형성하고, 상기 실리콘 기판 위에서 실리사이드가 형성되어 상기 다공성 나노 템플레이트에 형성되는 기공의 하부로 확산하는 단계와; 상기 실리사이드가 상기 기공의 하부로 확산하는 단계에 이어 상기 기공의 하부에 실리사이드가 형성되며 실리사이드의 말단에 실리콘 입자가 석출된다. 이어, 상기 실리콘 입자의 자연 산화막을 제거하는 단계와; 상기 실리콘 입자를 씨드로 하여 선택적 에피택셜 성장(Selective Epitaxial Growth) 방법을 통해 실리콘 나노 와이어를 성장시킨다. The specific aspects of the present invention will be described in detail with the steps of: depositing a metal thin film on a silicon substrate; Growing an aluminum thin film on the metal thin film; Performing anodic oxidation to form pores in the aluminum thin film to form porous nano-templates, and silicide is formed on the silicon substrate and diffused below the pores formed in the porous nano-templates; After the silicide diffuses to the lower portion of the pores, silicide is formed at the lower portion of the pores, and silicon particles are deposited at the ends of the silicide. Then, removing the native oxide film of the silicon particles; Using the silicon particles as a seed, silicon nanowires are grown through a selective epitaxial growth method.

본 발명의 바람직한 양상에 따르면, 전술한 자연 산화막을 제거하는 단계는 600℃ 내지 900℃에서 30초 내지 2분간 인-시튜(in-situ) 하이드로겐 베이크(hydrogen bake)를 실시하는 것이 바람직하다. According to a preferred aspect of the present invention, the step of removing the above-described natural oxide film is preferably carried out in-situ hydrogen bake (30 seconds to 2 minutes at 600 ℃ to 900 ℃).

본 발명의 바람직한 양상에 따르면, 전술한 나노 와이어를 성장시키는 단계는 600℃ 내지 900℃에서 인-시튜(in-situ)로 DCS, TCS, Silane, HCL 중 적어도 어느 하나를 포함하는 반응 가스를 50 내지 200 sccm의 속도로 흘려 선택적 에피택셜 성장(Selective Epitaxial Growth) 방법으로 실리콘 단결정을 성장시키는 것이 바람직하다. According to a preferred aspect of the present invention, the step of growing the above-described nanowires may be carried out in-situ at 600 ° C. to 900 ° C., reacting the reaction gas including at least one of DCS, TCS, Silane, and HCL with 50. It is preferable to grow the silicon single crystal by the selective epitaxial growth method by flowing at a rate of 200 sccm.

본 발명의 바람직한 양상에 따르면, 전술한 실리콘 나노 와이어를 에피택셜 성장시키는 단계에 이어 다공성 나노 템플레이트를 식각하여 제거하는 단계를 포함하는 것을 특징으로 한다. 전술한 다공성 나노 템플레이트를 식각하여 제거하는 단계에서 식각 방법은 습식 식각인 것이 바람직하다. According to a preferred aspect of the present invention, the step of epitaxially growing the above-described silicon nanowire, characterized in that it comprises the step of etching by removing the porous nano-template. In the step of etching and removing the aforementioned porous nano-template, the etching method is preferably wet etching.

본 발명의 또 다른 양상에 따르면, 본 발명은 실리콘 기판 위에 다공성 나노 템플레이트를 형성하여 상기 다공성 나노 템플레이트에 형성되는 기공 하부에서 실리콘 입자를 석출하는 단계와; 상기 기공 내에 상기 실리콘 기판과 수직으로 실리콘 나노 와이어를 에피택셜 성장시켜 나노 와이어를 형성하는 단계와; 상기 다공성 나노 템플레이트를 제거하고 소스 영역, 게이트 영역, 드레인 영역을 형성하는 채널 형성 단계를 포함하는 것을 특징으로 한다. According to another aspect of the present invention, the present invention comprises the steps of forming a porous nano-template on the silicon substrate to precipitate the silicon particles in the pores formed on the porous nano-template; Epitaxially growing silicon nanowires in the pores perpendicularly to the silicon substrate to form nanowires; And removing the porous nano template and forming a source region, a gate region, and a drain region.

본 발명의 바람직한 양상에 따르면, 전술한 채널 형성 단계는 다공성 나노 템플레이트를 습식 식각하여 제거하는 단계와; 게이트 산화막을 형성하는 단계와; 제 1 층간 절연막, 게이트 전극, 제 2 층간 절연막을 순차적으로 형성하는 단계로 진행되는 것이 바람직하다. According to a preferred aspect of the present invention, the aforementioned channel forming step includes the steps of: wet etching and removing the porous nano template; Forming a gate oxide film; It is preferable to proceed with the step of sequentially forming the first interlayer insulating film, the gate electrode, and the second interlayer insulating film.

본 발명의 추가적인 양상에 따르면, 전술한 채널 형성 단계는 다공성 나노 템플레이트를 습식 식각하여 제거하는 단계와; 게이트 산화막을 형성하는 단계와; 제 1 층간 절연막, 제 1 스페이서 절연막, 게이트 전극, 제 2 스페이서 절연막, 제 2 층간 절연막을 순차적으로 형성하는 단계로 진행되는 것도 가능하다. According to a further aspect of the present invention, the aforementioned channel forming step includes the steps of wet etching and removing the porous nano template; Forming a gate oxide film; It is also possible to proceed to the step of sequentially forming the first interlayer insulating film, the first spacer insulating film, the gate electrode, the second spacer insulating film, and the second interlayer insulating film.

본 발명의 바람직한 양상에 따르면, 전술한 실리콘 입자를 석출하는 단계는 상기 실리콘 기판 위에 금속 박막을 증착하는 단계와; 상기 금속 박막 위에 알루미늄 박막을 성장시키는 단계와; 양극 산화를 통해 상기 알루미늄 박막에 기공을 형성시키는 단계와; 상기 실리콘 기판 위에서 형성된 실리사이드가 상기 기공의 하부로 확산하는 단계와; 상기 기공의 하부에 실리사이드가 형성되며 실리사이드의 말단에 실리콘 입자가 석출되는 단계를 포함하는 것을 특징으로 한다. According to a preferred aspect of the present invention, the step of depositing the above-described silicon particles comprises the steps of depositing a metal thin film on the silicon substrate; Growing an aluminum thin film on the metal thin film; Forming pores in the aluminum thin film through anodization; Diffusing silicide formed on the silicon substrate to the lower portion of the pores; Silicide is formed in the lower portion of the pores, characterized in that it comprises the step of precipitation of silicon particles at the end of the silicide.

본 발명의 바람직한 양상에 따르면, 전술한 나노 와이어를 형성하는 단계는 상기 실리콘 입자의 자연 산화막을 제거하는 단계와; 상기 실리콘 입자를 씨드로 하여 선택적 에피택셜 성장(Selective Epitaxial Growth) 방법을 통해 실리콘 나노 와이어를 성장시키는 것이 바람직하다. According to a preferred aspect of the present invention, the step of forming the above-described nanowires comprises the steps of removing the native oxide film of the silicon particles; It is preferable to grow silicon nanowires using the selective epitaxial growth method using the silicon particles as seeds.

본 발명의 바람직한 양상에 따르면, 전술한 자연 산화막을 제거하는 단계는 600℃ 내지 900℃에서 30초 내지 2분간 인-시튜(in-situ) 하이드로겐 베이크(hydrogen bake)를 실시하는 것이 바람직하다. According to a preferred aspect of the present invention, the step of removing the above-described natural oxide film is preferably carried out in-situ hydrogen bake (30 seconds to 2 minutes at 600 ℃ to 900 ℃).

본 발명의 바람직한 양상에 따르면, 전술한 나노 와이어를 성장시키는 단계는 600℃ 내지 900℃에서 인-시튜(in-situ)로 DCS, TCS, Silane, HCL 중 적어도 어느 하나를 포함하는 반응 가스를 50 내지 200 sccm의 속도로 흘려 선택적 에피택셜 성장(Selective Epitaxial Growth) 방법으로 실리콘 단결정을 성장시키는 것이 바람직하다. According to a preferred aspect of the present invention, the step of growing the above-described nanowires may be carried out in-situ at 600 ° C. to 900 ° C., reacting the reaction gas including at least one of DCS, TCS, Silane, and HCL with 50. It is preferable to grow the silicon single crystal by the selective epitaxial growth method by flowing at a rate of 200 sccm.

본 발명의 바람직한 양상에 따르면, 전술한 실리콘 기판 위에 증착되는 금속 박막은 Ti, Ta, Nb, Hf, Zr 중 어느 하나 또는 이들 중 어느 하나의 합금인 것이 바람직하다. According to a preferred aspect of the present invention, it is preferable that the metal thin film deposited on the silicon substrate described above is any one of Ti, Ta, Nb, Hf, Zr, or an alloy of any one of them.

이하, 첨부되는 도면을 참조하여 본 발명을 당업자가 용이하게 실시할 수 있도록 본 발명의 바람직한 실시예를 통해 상세히 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention.

본 실시예에서는 실리콘 기판 위에 증착하는 금속 박막으로 티타늄(Ti)을 상정하여 설명하지만, 티타늄을 대체하여 전술한 바와 같이 Ta, Nb, Hf, Zr 등의 금속 또는 이들의 합금을 사용하는 것도 가능하다. In the present embodiment, a description is given assuming that titanium (Ti) is a metal thin film deposited on a silicon substrate, but it is also possible to use a metal such as Ta, Nb, Hf, Zr or an alloy thereof as described above in place of titanium. .

도 1 은 본 발명의 바람직한 일 실시예에 따른 나노 와이어 제조 방법 및 그 나노 와이어를 이용한 반도체 소자 제조 방법의 흐름도이다. 1 is a flowchart of a method of manufacturing a nanowire and a method of manufacturing a semiconductor device using the nanowire according to an embodiment of the present invention.

도 1 을 참조하여 본 발명의 특징적인 양상을 개략적으로 살펴보면, 먼저, 실리콘 기판 위에 티타늄 금속 박막을 증착한다(S1). 티타늄 금속 박막의 위에 알루미늄 박막을 상대적으로 두껍게 성장시킨다(S2). 그리고, 증착된 알루미늄 박막을 이용하여 다공성 나노 템플레이트를 형성한다(S3). 여기서, 다공성 나노 템플레이트의 형성에 관하여는 본 발명의 출원 전에 다양한 공지 기술이 있으므로 자세 한 설명은 생략하기로 한다. Referring to FIG. 1, a characteristic aspect of the present invention is schematically described. First, a titanium metal thin film is deposited on a silicon substrate (S1). The aluminum thin film is grown relatively thick on the titanium metal thin film (S2). Then, a porous nano template is formed using the deposited aluminum thin film (S3). Here, regarding the formation of the porous nano-template there is a variety of known techniques before the application of the present invention, a detailed description thereof will be omitted.

다공성 나노 템플레이트를 형성하는 과정에서 실리콘 기판 상의 실리콘과 티타늄이 상부로 확산한다. 먼저, 티타늄은 나노 템플레이트의 기공의 하부로 확산하고, 실리콘은 상부의 티타늄 박막으로 확산하고 티타늄과 반응하여 티타늄 실리사이드가 생성되고 티타늄 박막은 티타늄 실리사이드 층으로 바뀌게 된다. 생성된 티타늄 실리사이드도 공정이 진행됨에 따라 나노 템플레이트의 기공 하부로 확산이 계속되어, 결과적으로 기공의 하부는 티타늄 실리사이드가 확산되어 티타늄 실리사이드층과 연결된다(S4). In the process of forming the porous nano template, silicon and titanium on the silicon substrate diffuse upward. First, titanium diffuses down the pores of the nano-template, silicon diffuses into the upper titanium thin film and reacts with titanium to form titanium silicide and the titanium thin film is converted into a titanium silicide layer. As the produced titanium silicide process continues, diffusion continues under the pores of the nano-template, and as a result, the lower part of the pores diffuses the titanium silicide and is connected to the titanium silicide layer (S4).

공정이 진행되면 기공 하부로 확산된 티타늄 실리사이드의 말단에서 실리콘 입자가 석출되며, 시간이 경과될 수로 더 많은 양의 실리콘 입자가 석출된다(S5). 석출되는 실리콘 입자는 후술하는 에피택셜 성장 방법을 통한 실리콘 나노 와이어의 씨드(Seed)로 작용하게 된다. As the process proceeds, silicon particles are precipitated at the ends of the titanium silicide diffused under the pores, and a larger amount of silicon particles are precipitated as time passes (S5). The precipitated silicon particles act as seeds of the silicon nanowires through the epitaxial growth method described below.

석출된 실리콘 입자를 씨드로 하여 선택적 에피택셜 성장(SEG: Selective Epitaxal Growth) 방법으로 실리콘 나노 와이어를 성장시킨다(S6). 나노 와이어의 형성이 완료되면 다공성 나노 템플레이트를 제거한다(S7). 다공성 나노 템플레이트의 제거에는 여러가지 방법이 이용될 수 있으며, 습식 식각을 통해 제거하는 것이 바람직하다. Using the precipitated silicon particles as a seed, silicon nanowires are grown by a selective epitaxal growth (SEG) method (S6). When the formation of the nanowires is complete, the porous nano template is removed (S7). Various methods may be used to remove the porous nano template, and it is preferable to remove the wet nano etch by wet etching.

형성된 나노 와이어를 이용하여 반도체 소자를 형성한다(S8). 본 발명의 바람직한 양상에 따르면, 나노 와이어의 표면에 형성되는 자연 산화막을 제거하고, 균일한 두께를 갖는 게이트 산화막을 형성하고, BSG 또는 PSG 를 이용하여 적층하 고, 게이트 전극을 적층하고, 동일한 종류의 BSG 또는 PSG 를 적층하여 반도체 소자를 형성하는 것이 바람직하다. 이러한 방법 외에도, 다양한 기존의 나노 와이어를 이용한 반도체 소자 제조 방법이 적용될 수 있으며, 본 발명의 출원 전에 다양한 공지 기술이 존재하므로 이에 대한 자세한 설명은 생략하기로 한다. A semiconductor device is formed using the formed nanowires (S8). According to a preferred aspect of the present invention, a natural oxide film formed on the surface of the nanowires is removed, a gate oxide film having a uniform thickness is formed, stacked using BSG or PSG, stacked gate electrodes, and the same kind. It is preferable to form a semiconductor element by laminating BSG or PSG. In addition to these methods, various conventional methods for manufacturing a semiconductor device using nanowires may be applied, and since a variety of known technologies exist before the present application, a detailed description thereof will be omitted.

도 2 는 본 발명의 바람직한 실시예에 따른 다공성 나노 템플레이트의 형성을 개략적으로 도시한 것이다. Figure 2 schematically illustrates the formation of a porous nano template according to a preferred embodiment of the present invention.

도 2 를 참조하면, 먼저 실리콘 기판(10) 위에 티타늄 박막(20)을 적층하고 티타늄 박막(20) 위에 알루미늄 박막(30)을 적층한다. 본 발명의 바람직한 실시예에 따르면, 티타늄 박막(20)은 약 500~1,000Å으로 성장시키고, 알루미늄 박막(30)은 상대적으로 두껍게 약 7,000~8,000Å 으로 성장시키는 것이 바람직하다. 이후, 공지된 다공성 나노 템플레이트 형성 기술에 따라 자기 정렬되는 기공을 형성하며, 양극 산화를 조절하여 기공의 곡률이 형성되는 알루미늄 산화막(40)이 기판과 연결될 수 있도록 하는 것이 바람직하다. Referring to FIG. 2, first, a titanium thin film 20 is stacked on a silicon substrate 10, and an aluminum thin film 30 is stacked on the titanium thin film 20. According to a preferred embodiment of the present invention, the titanium thin film 20 is grown to about 500 ~ 1,000Å, the aluminum thin film 30 is preferably grown to about 7,000 ~ 8,000Å relatively thick. Thereafter, it is preferable to form pores that are self-aligned according to a known porous nano-template forming technique, and to control the anodic oxidation so that the aluminum oxide film 40 having the curvature of the pores can be connected to the substrate.

도 3 은 본 발명의 바람직한 실시예에 따라 다공성 나노 템플레이트의 기공에 실리콘 입자가 형성되는 과정을 개략적으로 도시한 것이다. 3 schematically illustrates a process of forming silicon particles in the pores of the porous nano-template in accordance with a preferred embodiment of the present invention.

도 3을 참조하면, 전술한 양극 산화가 진행됨에 따라 실리콘 기판(10)의 실리콘 입자가 상부를 향하여 확산하게 되며, 티타늄 박막(20)의 티타늄 입자 또한 상부로 확산하게 된다. 따라서, 다공성 나노 템플레이트의 기공(50) 하부에는 티타늄이 확산되어 연결되고, 티타늄 박막(20)에는 점점 많은 실리콘 입자가 확산되어 유입된다. Referring to FIG. 3, as the above-described anodic oxidation proceeds, silicon particles of the silicon substrate 10 diffuse upward, and titanium particles of the titanium thin film 20 also diffuse upward. Therefore, titanium is diffused and connected under the pores 50 of the porous nano-template, and more and more silicon particles are diffused and introduced into the titanium thin film 20.

도 7 은 다공성 나노 플레이트를 형성하는 과정에서 기공 부분의 HRTEM(High Resolution Transmission Electron Microscopy) 사진을 도시한 것이다. 도 7 을 참조하면, 하부의 기판에서 기공 방향으로 실리콘과 티타늄이 확산되는 모습을 확인할 수 있다. 이는 별도의 열처리를 수행하지 않고 다공성 나노 플레이트의 형성과정에서 진행되는 현상이다. 본 발명의 바람직한 양상에 따르면, 약 600℃ 에서 수 분간 열처리를 더 수행하면 더 많은 확산을 진행시킬 수 있다. FIG. 7 illustrates a High Resolution Transmission Electron Microscopy (HRTEM) photograph of pores in the process of forming a porous nanoplate. Referring to FIG. 7, it can be seen that silicon and titanium diffuse in the pore direction from the lower substrate. This is a phenomenon that proceeds during the formation of the porous nanoplate without performing a separate heat treatment. According to a preferred aspect of the present invention, further heat treatment at about 600 ° C. allows for more diffusion.

시간이 경과함에 따라 티타늄 박막(20)은 실리콘 입자의 확산 유입에 따라 티타늄 실리사이드(60)로 변화하게 되고, 이 티타늄 실리사이드(60)가 전술한 기공(50)의 하부로 확산을 계속하게 된다. 기공(50)의 하부와 티타늄 실리사이드(60) 층은 티타늄 실리사이드(60)로 연결되며, 공정이 계속되면 기공(50)의 하부는 오목한 형태로 변하게 되고 오스발트 리프닝(Oswald Ripening) 현상으로 더 많은 티타늄 실리사이드(60)가 기공(50) 쪽으로 확산되며, 시간이 더 경과하면 기공(50) 하부로 확산된 티타늄 실리사이드(60)의 말단에서 실리콘 입자(100)가 석출된다. As time passes, the titanium thin film 20 changes to titanium silicide 60 as the diffusion of silicon particles flows, and the titanium silicide 60 continues to diffuse below the pores 50 described above. The lower portion of the pore 50 and the layer of titanium silicide 60 are connected to the titanium silicide 60, and as the process continues, the lower portion of the pore 50 changes into a concave shape, which is further caused by Oswald Ripening. Many of the titanium silicide 60 diffuses toward the pores 50, and as time passes, the silicon particles 100 precipitate at the ends of the titanium silicide 60 diffused below the pores 50.

도 8 은 시간이 경과한 후 다공성 나노 플레이트의 기공 부분의 HRTEM 사진을 도시한 것이다. 도 8 에 나타나는 바와 같이, 양극 산화가 진행됨에 따라 기공 하부의 모습은 오목하게 변형되고 더 많은 티타늄과 실리콘이 기공 쪽으로 확산되며, 기공 내에서 실리콘 입자가 석출되는 것을 확인할 수 있다. 8 shows an HRTEM photograph of the pore portion of the porous nanoplate after elapse of time. As shown in FIG. 8, as the anodic oxidation proceeds, the shape of the lower portion of the pores becomes concave, more titanium and silicon diffuse toward the pores, and the silicon particles precipitate in the pores.

도 9 는 다공성 나노 템플레이트의 기공 하부에서 석출된 입자를 EDS(Energy Dispersive X-ray Spectroscopy)로 조성 분석한 스펙트럼을 도시한 것이다. 도 9 를 참조하면, 스펙트럼에서 알 수 있듯이 기공 내에서 석출되는 입자가 티타늄 실리사이드가 아닌 순수한 실리콘 입자인 것을 확인할 수 있다. 따라서, 석출된 실리콘 입자를 이용하여 실리콘 나노 와이어를 선택적 에피택셜 성장 방법에 따라 성장시킬 수 있음을 확인할 수 있다. FIG. 9 shows a spectrum obtained by composition analysis of EDS (Energy Dispersive X-ray Spectroscopy) of particles deposited under the pores of the porous nano-template. Referring to FIG. 9, it can be seen that the particles precipitated in the pores are pure silicon particles, not titanium silicide, as can be seen from the spectrum. Therefore, it can be seen that the silicon nanowires can be grown by the selective epitaxial growth method using the deposited silicon particles.

도 4 는 다공성 나노 템플레이트 내에 선택적 에피택셜 성장 방법으로 나노 와이어를 성장시킨 것을 개략적으로 도시한 것이다. 도 4 를 참조하면, 전술한 단계에서 설명한 바와 같이 기공(50) 내에서 석출된 실리콘 입자(100)를 씨드(Seed)로 하여 선택적 에피택셜 성장을 통해 실리콘 나노 와이어(1000)를 성장시킨다. 4 schematically illustrates the growth of nanowires in a selective epitaxial growth method within a porous nano template. Referring to FIG. 4, as described above, the silicon nanowires 1000 are grown through selective epitaxial growth using the silicon particles 100 precipitated in the pores 50 as seeds.

먼저, 기공(50)내에 석출된 실리콘 입자(100)의 산화막을 제거하여 순수한 실리콘을 잔존시킨다. 본 발명의 바람직한 실시예에 따르면, 실리콘 입자(100)의 산화막을 제거하기 위해 600℃ 내지 900℃에서 30초 내지 2분간 인-시튜(in-situ) 하이드로겐 베이크(hydrogen bake)를 실시하는 것이 바람직하며, 그 외 다양한 공지 기술이 적용될 수 있다. First, the oxide film of the silicon particles 100 precipitated in the pores 50 is removed to leave pure silicon. According to a preferred embodiment of the present invention, in order to remove the oxide film of the silicon particles 100 in-situ hydrogen bake (30 minutes to 2 minutes) at 600 ℃ to 900 ℃ Preferably, various other known techniques may be applied.

실리콘 입자(100)의 산화막을 제거한 후 600℃ 내지 900℃에서 인-시튜(in-situ)로 DCS, TCS, Silane, HCL 중 적어도 어느 하나를 포함하는 반응 가스를 50 내지 200 sccm의 속도로 흘려 선택적 에피택셜 성장(Selective Epitaxial Growth) 방법으로 실리콘 단결정을 성장시킨다. After the oxide film of the silicon particles 100 is removed, a reaction gas containing at least one of DCS, TCS, Silane, and HCL is flowed in-situ at 600 ° C. to 900 ° C. at a rate of 50 to 200 sccm. The silicon single crystal is grown by the selective epitaxial growth method.

도 10 은 기판에서 다공성 나노 템플레이트의 기공(50)으로 확산하는 원소들을 EDS 로 조성 분석한 스펙트럼을 도시한 것이다. 도 10 을 참조하면, 나노 와이어(1000)의 한 쪽 부분이 티타늄 실리사이드(60)로 형성되어 반도체 소자로 사용하 기 위한 컨택 공정을 생략할 수 있다. 따라서, 종래 기술에 비해 금속화 공정이 생략되므로 공정이 보다 단순해지는 장점이 있으며, 그에 따라 비용이 절감되는 효과가 있다. FIG. 10 shows a spectrum obtained by EDS analysis of elements diffusing into the pores 50 of the porous nano-template on the substrate. Referring to FIG. 10, one portion of the nanowire 1000 may be formed of titanium silicide 60 to omit a contact process for use as a semiconductor device. Therefore, since the metallization process is omitted compared to the prior art, there is an advantage that the process is simpler, thereby reducing the cost.

나노 와이어(1000)의 성장이 완료되면 다공성 나노 템플레이트를 제거하여 나노 와이어(1000) 어레이를 얻을 수 있다. 다공성 나노 템플레이트의 제거는 습식 식각에 의해 제거될 수 있으며, 본 발명의 출원 전에 공지된 다양한 기술이 적용될 수 있다. When the growth of the nanowires 1000 is completed, the nanowires 1000 array may be obtained by removing the porous nano templates. Removal of the porous nano template may be removed by wet etching, and various techniques known before the application of the present invention may be applied.

도 5 는 본 발명의 바람직한 양상에 따라 나노 와이어(1000)를 이용하여 제조한 반도체 소자를 개략적으로 도시한 것이다. 5 schematically illustrates a semiconductor device fabricated using nanowire 1000 in accordance with a preferred aspect of the present invention.

도 5 를 참조하면, 전술한 방법을 통해 형성된 나노 와이어(1000)는 반도체 소자로 제조하기 위하여 실리콘 나노 와이어(1000)의 자연 산화막을 제거하고 게이트 산화막(1100)을 형성시킨다. 이어 소스 영역(1200), 게이트 전극(1300), 드레인 영역(1400)을 순차적으로 형성한다. 본 발명의 바람직한 실시예에 따르면, 소스 영역(1200) 및 드레인 영역(1400)을 형성함에 있어 BSG 또는 PSG 를 층간 절연막으로 이용하여 추후 열처리 시에 붕소 입자나 인 입자가 실리콘 나노 와이어(1000)로 확산하여 나노 와이어(1000)가 도핑되어 소스 영역(1200) 및 드레인 영역(1400)을 형성하는 것이 바람직하다. Referring to FIG. 5, the nanowires 1000 formed through the aforementioned method remove the natural oxide film of the silicon nanowires 1000 and form the gate oxide film 1100 in order to manufacture the semiconductor device. Next, the source region 1200, the gate electrode 1300, and the drain region 1400 are sequentially formed. According to a preferred embodiment of the present invention, in forming the source region 1200 and the drain region 1400, boron particles or phosphorus particles are transferred to the silicon nanowires 1000 during the subsequent heat treatment using BSG or PSG as an interlayer insulating film. It is preferable that the nanowires 1000 are doped to diffuse to form the source region 1200 and the drain region 1400.

도 6 은 본 발명의 추가적인 양상에 따라 나노 와이어(1000)를 이용하여 제조한 반도체 소자를 개략적으로 도시한 것이다. 6 schematically illustrates a semiconductor device fabricated using nanowire 1000 in accordance with an additional aspect of the present invention.

도 6 을 참조하면, 소스 영역(1200)과 드레인 영역(1400)의 사이에 바로 게 이트 전극(1300)을 형성하여 게이트(1300)와 소스/드레인 영역(1200, 1400) 사이에 오버랩 캐패시턴스가 상승하는 경우, 도시된 바와 같이 금속층(1300)과 도핑된 층간 절연막(1200, 1400) 사이에 스페이서(1500, 1600)를 삽입하는 것도 가능하다. Referring to FIG. 6, a gate electrode 1300 is formed directly between the source region 1200 and the drain region 1400 to increase the overlap capacitance between the gate 1300 and the source / drain regions 1200 and 1400. In this case, as illustrated, spacers 1500 and 1600 may be inserted between the metal layer 1300 and the doped interlayer insulating layers 1200 and 1400.

나노 와이어(1000)를 이용하여 반도체 소자를 제조하는 방법에 대해서는 본 발명의 출원일 전에 다양한 공지 기술이 존재하며, 모든 공지 기술이 본 발명에 적용될 수 있다. 본 발명의 바람직한 실시예에 따르면, 기존 나노 와이어(1000)를 이용한 반도체 소자 제조 공정에서 금속화 공정이 생략 가능하므로 보다 간단한 공정을 통해 반도체 소자를 제조할 수 있다. As for the method of manufacturing a semiconductor device using the nanowire 1000, various known technologies exist before the filing date of the present invention, and all known technologies may be applied to the present invention. According to a preferred embodiment of the present invention, since the metallization process can be omitted in the semiconductor device manufacturing process using the existing nanowire 1000, it is possible to manufacture a semiconductor device through a simpler process.

이상에서 설명한 바와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. As described above, those skilled in the art will understand that the present invention can be implemented in other specific forms without changing the technical spirit or essential features.

그러므로 이상에서 설명한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the embodiments described above are to be understood as illustrative and not restrictive in all aspects. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention. do.

본 발명은 실리콘 나노 와이어를 제조하는데 있어 금속 촉매를 필요로 하지 않으므로, 금속 촉매의 사용으로 인한 나노 와이어의 오염에 대한 문제를 미연에 방지할 수 있는 장점이 있다. Since the present invention does not require a metal catalyst to manufacture the silicon nanowires, there is an advantage that can prevent the problem of contamination of the nanowires due to the use of the metal catalyst in advance.

아울러, 본 발명은 선택적 에피택셜 성장을 통한 실리콘 입자의 석출이 다공성 나노 템플레이트의 형성 과정에서 동시에 이루어지므로, 별도의 추가 공정없이 선택적 에피택셜 성장 방법을 이용한 나노 와이어를 제조할 수 있는 장점이 있다. In addition, the present invention is because the precipitation of the silicon particles through the selective epitaxial growth is made at the same time in the process of forming the porous nano-template, there is an advantage that can be produced nanowires using the selective epitaxial growth method without any additional process.

뿐만 아니라, 본 발명은 나노 와이어의 한 쪽이 실리사이드로 구성되므로, 소스/드레인 영역과 금속간의 옴 접촉을 위한 공정이 생략되므로 공정이 단순화되는 장점이 있으며, 공정의 단축에 따라 비용도 절감되는 추가적인 장점을 가진다. In addition, since one side of the nanowire is composed of a silicide, the process for the ohmic contact between the source / drain region and the metal is omitted, thereby simplifying the process, and further reducing the cost according to the shortening of the process. Has an advantage.

Claims (20)

실리콘 기판 위에 다공성 나노 템플레이트를 형성하여 상기 다공성 나노 템플레이트에 형성되는 기공 하부에서 실리콘 입자를 석출하는 단계와; Forming a porous nano template on the silicon substrate to precipitate silicon particles under the pores formed in the porous nano template; 상기 기공 내에 상기 실리콘 기판과 수직으로 실리콘 나노 와이어를 에피택셜 성장시키는 단계; Epitaxially growing silicon nanowires in the pores perpendicular to the silicon substrate; 를 포함하는 것을 특징으로 하는 나노 와이어 제조 방법. Nanowire manufacturing method comprising a. 청구항 1 에 있어서, 상기 실리콘 입자를 석출하는 단계는, The method of claim 1, wherein the depositing the silicon particles, 양극 산화를 통해 다공성 나노 템플레이트를 형성하는 단계와; Forming a porous nano template through anodization; 상기 실리콘 기판 위에서 실리사이드가 형성되어 상기 다공성 나노 템플레이트에 형성되는 기공의 하부로 확산하는 단계; Silicide is formed on the silicon substrate to diffuse to the lower portion of the pores formed in the porous nano-template; 를 포함하는 것을 특징으로 하는 나노 와이어 제조 방법. Nanowire manufacturing method comprising a. 청구항 2 에 있어서, 상기 다공성 나노 템플레이트를 형성하는 단계는, The method of claim 2, wherein the forming of the porous nano template, 상기 실리콘 기판 위에 금속 박막을 증착하는 단계와; Depositing a metal thin film on the silicon substrate; 상기 금속 박막 위에 알루미늄 박막을 성장시키는 단계와; Growing an aluminum thin film on the metal thin film; 양극 산화를 수행하여 상기 알루미늄 박막에 기공을 형성하는 단계; Performing anodic oxidation to form pores in the aluminum thin film; 를 포함하는 것을 특징으로 하는 나노 와이어 제조 방법. Nanowire manufacturing method comprising a. 청구항 2 에 있어서, 상기 실리콘 입자를 석출하는 단계는, The method of claim 2, wherein the depositing the silicon particles, 상기 실리사이드가 상기 기공의 하부로 확산하는 단계에 이어 상기 기공의 하부에 실리사이드가 형성되며 실리사이드의 말단에 실리콘 입자가 석출되는 단계; Following the step of diffusing the silicide to the lower part of the pores, a silicide is formed at the lower part of the pores and silicon particles are deposited at the ends of the silicide; 를 포함하는 것을 특징으로 하는 나노 와이어 제조 방법. Nanowire manufacturing method comprising a. 청구항 3 에 있어서, The method according to claim 3, 상기 실리콘 기판 위에 증착되는 금속 박막은 Ti, Ta, Nb, Hf, Zr 중 어느 하나 또는 이들 중 어느 하나의 합금인 것을 특징으로 하는 나노 와이어 제조 방법. The metal thin film deposited on the silicon substrate is any one of Ti, Ta, Nb, Hf, Zr or an alloy of any one of them. 청구항 1 에 있어서, 상기 실리콘 나노 와이어를 에피택셜 성장시키는 단계는, The method of claim 1, wherein the epitaxial growth of the silicon nanowires, 상기 실리콘 입자의 자연 산화막을 제거하는 단계와; Removing the native oxide film of the silicon particles; 상기 실리콘 입자를 씨드로 하여 선택적 에피택셜 성장(Selective Epitaxial Growth) 방법을 통해 실리콘 나노 와이어를 성장시키는 단계; Growing silicon nanowires using a selective epitaxial growth method using the silicon particles as seeds; 를 포함하는 것을 특징으로 하는 나노 와이어 제조 방법. Nanowire manufacturing method comprising a. 청구항 6 에 있어서, 상기 자연 산화막을 제거하는 단계는, The method of claim 6, wherein the removing of the native oxide layer comprises: 600℃ 내지 900℃에서 30초 내지 2분간 인-시튜(in-situ) 하이드로겐 베이크(hydrogen bake)를 실시하는 단계; Performing an in-situ hydrogen bake at 600 ° C. to 900 ° C. for 30 seconds to 2 minutes; 를 포함하는 것을 특징으로 하는 나노 와이어 제조 방법. Nanowire manufacturing method comprising a. 청구항 6 에 있어서, 상기 나노 와이어를 성장시키는 단계는, The method of claim 6, wherein the growing the nanowires, 600℃ 내지 900℃에서 인-시튜(in-situ)로 DCS, TCS, Silane, HCL 중 적어도 어느 하나를 포함하는 반응 가스를 50 내지 200 sccm의 속도로 흘려 선택적 에피택셜 성장(Selective Epitaxial Growth) 방법으로 실리콘 단결정을 성장시키는 단계; Selective Epitaxial Growth method by flowing a reaction gas containing at least one of DCS, TCS, Silane, and HCL at a rate of 50 to 200 sccm at 600 to 900 ° C in-situ. Growing a silicon single crystal with; 를 포함하는 것을 특징으로 하는 나노 와이어 제조 방법. Nanowire manufacturing method comprising a. 청구항 1에 있어서, 상기 나노 와이어 제조 방법은, The method according to claim 1, wherein the nanowire manufacturing method, 실리콘 나노 와이어를 에피택셜 성장시키는 단계에 이어 다공성 나노 템플레이트를 식각하여 제거하는 단계; Epitaxially growing the silicon nanowires followed by etching to remove the porous nano template; 를 포함하는 것을 특징으로 하는 나노 와이어 제조 방법. Nanowire manufacturing method comprising a. 청구항 9 에 있어서, The method according to claim 9, 상기 다공성 나노 템플레이트를 식각하여 제거하는 단계에서 식각 방법은 습식 식각인 것을 특징으로 하는 나노 와이어 제조 방법. The etching method in the step of etching and removing the porous nano template is a nanowire manufacturing method, characterized in that the wet etching. 삭제delete 실리콘 기판 위에 다공성 나노 템플레이트를 형성하여 상기 다공성 나노 템 플레이트에 형성되는 기공 하부에서 실리콘 입자를 석출하는 단계와; Forming a porous nano template on the silicon substrate to precipitate silicon particles under the pores formed in the porous nano template plate; 상기 기공 내에 상기 실리콘 기판과 수직으로 실리콘 나노 와이어를 에피택셜 성장시켜 나노 와이어를 형성하는 단계와; Epitaxially growing silicon nanowires in the pores perpendicularly to the silicon substrate to form nanowires; 상기 다공성 나노 템플레이트를 제거하고 소스 영역, 게이트 영역, 드레인 영역을 형성하는 채널 형성 단계; Removing the porous nano template and forming a source region, a gate region, and a drain region; 를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법. A semiconductor device manufacturing method comprising a. 청구항 12에 있어서, 상기 채널 형성 단계는, The method of claim 12, wherein the channel forming step, 다공성 나노 템플레이트를 습식 식각하여 제거하는 단계와; Wet etching and removing the porous nano template; 게이트 산화막을 형성하는 단계와; Forming a gate oxide film; 제 1 층간 절연막, 게이트 전극, 제 2 층간 절연막을 순차적으로 형성하는 단계; Sequentially forming a first interlayer insulating film, a gate electrode, and a second interlayer insulating film; 를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법. A semiconductor device manufacturing method comprising a. 청구항 12에 있어서, 상기 채널 형성 단계는, The method of claim 12, wherein the channel forming step, 다공성 나노 템플레이트를 습식 식각하여 제거하는 단계와; Wet etching and removing the porous nano template; 게이트 산화막을 형성하는 단계와; Forming a gate oxide film; 제 1 층간 절연막, 제 1 스페이서 절연막, 게이트 전극, 제 2 스페이서 절연막, 제 2 층간 절연막을 순차적으로 형성하는 단계; Sequentially forming a first interlayer insulating film, a first spacer insulating film, a gate electrode, a second spacer insulating film, and a second interlayer insulating film; 를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법. A semiconductor device manufacturing method comprising a. 청구항 12에 있어서, 상기 실리콘 입자를 석출하는 단계는, The method of claim 12, wherein the depositing the silicon particles, 상기 실리콘 기판 위에 금속 박막을 증착하는 단계와; Depositing a metal thin film on the silicon substrate; 상기 금속 박막 위에 알루미늄 박막을 성장시키는 단계와; Growing an aluminum thin film on the metal thin film; 양극 산화를 통해 상기 알루미늄 박막에 기공을 형성시키는 단계와; Forming pores in the aluminum thin film through anodization; 상기 실리콘 기판 위에서 형성된 실리사이드가 상기 기공의 하부로 확산하는 단계와; Diffusing silicide formed on the silicon substrate to the lower portion of the pores; 상기 기공의 하부에 실리사이드가 형성되며 실리사이드의 말단에 실리콘 입자가 석출되는 단계; Forming a silicide at a lower portion of the pores and depositing silicon particles at an end of the silicide; 를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법. A semiconductor device manufacturing method comprising a. 청구항 15 에 있어서, The method according to claim 15, 상기 실리콘 기판 위에 증착되는 금속 박막은 Ti, Ta, Nb, Hf, Zr 중 어느 하나 또는 이들 중 어느 하나의 합금인 것을 특징으로 하는 반도체 소자 제조 방법. The metal thin film deposited on the silicon substrate is any one of Ti, Ta, Nb, Hf, Zr or an alloy of any one of them. 청구항 12 에 있어서, 상기 나노 와이어를 형성하는 단계는, The method of claim 12, wherein forming the nanowires, 상기 실리콘 입자의 자연 산화막을 제거하는 단계와; Removing the native oxide film of the silicon particles; 상기 실리콘 입자를 씨드로 하여 선택적 에피택셜 성장(Selective Epitaxial Growth) 방법을 통해 실리콘 나노 와이어를 성장시키는 단계; Growing silicon nanowires using a selective epitaxial growth method using the silicon particles as seeds; 를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법. A semiconductor device manufacturing method comprising a. 청구항 17 에 있어서, 상기 자연 산화막을 제거하는 단계는, The method of claim 17, wherein the removing of the natural oxide layer comprises: 600℃ 내지 900℃에서 30초 내지 2분간 인-시튜(in-situ) 하이드로겐 베이크(hydrogen bake)를 실시하는 단계; Performing an in-situ hydrogen bake at 600 ° C. to 900 ° C. for 30 seconds to 2 minutes; 를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법. A semiconductor device manufacturing method comprising a. 청구항 17 에 있어서, 상기 나노 와이어를 성장시키는 단계는, The method of claim 17, wherein growing the nanowires, 600℃ 내지 900℃에서 인-시튜(in-situ)로 DCS, TCS, Silane, HCL 중 적어도 어느 하나를 포함하는 반응 가스를 50 내지 200 sccm의 속도로 흘려 선택적 에피택셜 성장(Selective Epitaxial Growth) 방법으로 실리콘 단결정을 성장시키는 단계; Selective Epitaxial Growth method by flowing a reaction gas containing at least one of DCS, TCS, Silane, and HCL at a rate of 50 to 200 sccm at 600 to 900 ° C in-situ. Growing a silicon single crystal with; 를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법. A semiconductor device manufacturing method comprising a. 삭제delete
KR1020060108490A 2006-11-03 2006-11-03 Method for manufacturing nano wire and semiconductor device KR100829159B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060108490A KR100829159B1 (en) 2006-11-03 2006-11-03 Method for manufacturing nano wire and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060108490A KR100829159B1 (en) 2006-11-03 2006-11-03 Method for manufacturing nano wire and semiconductor device

Publications (2)

Publication Number Publication Date
KR20080040477A KR20080040477A (en) 2008-05-08
KR100829159B1 true KR100829159B1 (en) 2008-05-13

Family

ID=39648144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060108490A KR100829159B1 (en) 2006-11-03 2006-11-03 Method for manufacturing nano wire and semiconductor device

Country Status (1)

Country Link
KR (1) KR100829159B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101142513B1 (en) * 2010-04-27 2012-05-07 한양대학교 산학협력단 Solar cell comprising an epitaxial layer and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359288B1 (en) 1997-04-24 2002-03-19 Massachusetts Institute Of Technology Nanowire arrays
JP2004202602A (en) 2002-12-24 2004-07-22 Sony Corp Method for manufacturing minute structural element, and method for manufacturing shape material
KR20050006632A (en) * 2003-07-09 2005-01-17 학교법인고려중앙학원 Method for coating alumina thin film by using a Atomic Layer Deposition on the surface of Nanowire and Nanotube
KR20060012724A (en) * 2004-08-04 2006-02-09 학교법인 한양학원 Vertical semiconductor devices using nanowires and method of manufacturing the same
KR20060098959A (en) * 2005-03-09 2006-09-19 삼성전자주식회사 Nano wire and manufacturing method for the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359288B1 (en) 1997-04-24 2002-03-19 Massachusetts Institute Of Technology Nanowire arrays
JP2004202602A (en) 2002-12-24 2004-07-22 Sony Corp Method for manufacturing minute structural element, and method for manufacturing shape material
KR20050006632A (en) * 2003-07-09 2005-01-17 학교법인고려중앙학원 Method for coating alumina thin film by using a Atomic Layer Deposition on the surface of Nanowire and Nanotube
KR20060012724A (en) * 2004-08-04 2006-02-09 학교법인 한양학원 Vertical semiconductor devices using nanowires and method of manufacturing the same
KR20060098959A (en) * 2005-03-09 2006-09-19 삼성전자주식회사 Nano wire and manufacturing method for the same

Also Published As

Publication number Publication date
KR20080040477A (en) 2008-05-08

Similar Documents

Publication Publication Date Title
US9780108B2 (en) Ultrathin semiconductor channel three-dimensional memory devices
US9876025B2 (en) Methods for manufacturing ultrathin semiconductor channel three-dimensional memory devices
CN107408559B (en) Differential etching of metal oxide barrier dielectric layers for three-dimensional memory devices
JP2833545B2 (en) Method for manufacturing semiconductor device
US7459365B2 (en) Method for fabricating a semiconductor component
CN101981670B (en) Selective formation of dielectric etch stop layers
TWI305669B (en) Method for making a raised vertical channel transistor device
DE102014108309B4 (en) Method of manufacturing a semiconductor device with aligned contact plugs and semiconductor device
KR100666187B1 (en) Vertical semiconductor devices using nanowires and method of manufacturing the same
KR101312758B1 (en) Method for providing electrical connections to spaced conductive lines
JP2009266871A (en) Silicon carbide semiconductor device and method of manufacturing same
JP2004319963A (en) Schottky barrier transistor and its manufacturing method
KR100834896B1 (en) Semiconductor nano-structure, method for manufacturing thereof, and semiconductor device comprising the same
TWI285763B (en) Thin film transistor and method for manufacturing same
KR100829159B1 (en) Method for manufacturing nano wire and semiconductor device
JP4627974B2 (en) Manufacturing method of semiconductor device
KR100822745B1 (en) Semiconductor nanowire by porous nanotemplate, a method for manufacturing thereof, and a semiconductor device comprising the same
US11538920B2 (en) Method for increasing an oxide thickness at trench corner of an U-shaped gate metal-oxide-semiconductor field-effect transistor
KR100874202B1 (en) Nanowire manufacturing method using silicide catalyst
EP2889898A1 (en) Method for manufacturing silicon carbide semiconductor device
KR100855882B1 (en) Single crystal nanowire array having heterojunction and method for manufacturing the same
KR100817535B1 (en) Semiconductor nanowire, method for manufacturing thereof, and semiconductor device comprising the same
US9679986B2 (en) Silicon carbide semiconductor device
TW201251024A (en) Method for manufacturing silicon carbide semiconductor device
KR100969205B1 (en) Method for formation nanowire, laminated structure formed nanowire and method for manufacturing vertical semiconductor device and interconnect structure using thereof and vertical semiconductor device and interconnect structure comprising thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110530

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee