KR100819821B1 - Contactor, contact structure therewith, probe card, testing apparatus, process for producing contact structure, and apparatus for producing contact structure - Google Patents

Contactor, contact structure therewith, probe card, testing apparatus, process for producing contact structure, and apparatus for producing contact structure Download PDF

Info

Publication number
KR100819821B1
KR100819821B1 KR1020067009097A KR20067009097A KR100819821B1 KR 100819821 B1 KR100819821 B1 KR 100819821B1 KR 1020067009097 A KR1020067009097 A KR 1020067009097A KR 20067009097 A KR20067009097 A KR 20067009097A KR 100819821 B1 KR100819821 B1 KR 100819821B1
Authority
KR
South Korea
Prior art keywords
contactor
contact
delete delete
substrate
test
Prior art date
Application number
KR1020067009097A
Other languages
Korean (ko)
Other versions
KR20070019660A (en
Inventor
테츄야 쿠이타니
타다오 사이토
요시히로 아베
Original Assignee
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아드반테스트 filed Critical 가부시키가이샤 아드반테스트
Priority to KR1020067009097A priority Critical patent/KR100819821B1/en
Publication of KR20070019660A publication Critical patent/KR20070019660A/en
Application granted granted Critical
Publication of KR100819821B1 publication Critical patent/KR100819821B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Abstract

프로브 카드(30)는 피시험 반도체 웨이퍼에 설치된 패드에 접촉되는 복수의 실리콘 핑거 콘택터(50)와, 상기 복수의 실리콘 핑거 콘택터(50)를 표면에 탑재한 프로브 기판(40)을 구비하고, 실리콘 핑거 콘택터(50)는 단차(52)가 형성된 베이스부(51)와, 후단측이 베이스부(51)에 설치되고, 선단측이 베이스부(51)로부터 돌출되어 있는 지지부(53)와, 지지부(53)의 표면에 형성된 도전부(54)를 갖고, 실리콘 핑거 콘택터(50)는 베이스부(51)에 형성된 단차(52)의 모서리부(52a,52b)가 프로브 기판(40)의 표면에 접촉되도록 프로브 기판(40)에 탑재되어 있다. The probe card 30 includes a plurality of silicon finger contactors 50 in contact with a pad provided on a semiconductor wafer under test, and a probe substrate 40 having the plurality of silicon finger contactors 50 mounted on a surface thereof. The finger contactor 50 includes a base portion 51 having a step 52 formed thereon, a rear end portion provided on the base portion 51, a support portion 53 protruding from the base portion 51, and a support portion. The conductive portion 54 is formed on the surface of the 53, and the silicon finger contactor 50 has the corner portions 52a and 52b of the step 52 formed on the base portion 51 on the surface of the probe substrate 40. It is mounted on the probe substrate 40 to be in contact.

콘택터, 콘택트 스트럭처, 프로브 카드, 시험 장치 Contactors, Contact Structures, Probe Cards, Test Devices

Description

콘택터, 그 콘택터를 구비한 콘택트 스트럭처, 프로브 카드, 시험 장치, 콘택트 스트럭처 제조방법, 및 콘택트 스트럭처 제조장치{CONTACTOR, CONTACT STRUCTURE THEREWITH, PROBE CARD, TESTING APPARATUS, PROCESS FOR PRODUCING CONTACT STRUCTURE, AND APPARATUS FOR PRODUCING CONTACT STRUCTURE}CONTACTOR, CONTACT STRUCTURE THEREWITH, PROBE CARD, TESTING APPARATUS, PROCESS FOR PRODUCING CONTACT STRUCTURE, AND APPARATUS FOR PRODUC STRUCTURE}

본 발명은 반포체 웨이퍼, 반도체 칩, 반도체 부품 패키지 또는 프린트 기판 등에 형성된 집적회로 등의 전기회로(이하, 대표적으로 IC라고 칭한다)의 테스트 시에, 상기 IC에 설치된 패드나 전극 또는 리드와 같은 접촉 대상부와 접촉하여 IC와의 전기적인 접속을 확립하기 위한 콘택터(접촉자), 상기 콘택터를 구비한 콘택트 콘택트 스트럭처(접촉구조), 프로브 카드, 시험 장치, 콘택트 스트럭처 제조 방법, 및 콘택트 스트럭처 제조 장치에 관한 것이다.The present invention is a contact such as a pad, an electrode, or a lead installed in the IC at the time of testing an electric circuit (hereinafter, typically referred to as an IC) such as an integrated circuit formed in a half cell wafer, a semiconductor chip, a semiconductor component package or a printed circuit board. A contactor (contactor) for contacting the subject and establishing an electrical connection with the IC, a contact contact structure (contact structure) provided with the contactor, a probe card, a test apparatus, a contact structure manufacturing method, and a contact structure manufacturing apparatus will be.

반도체 집적회로 소자는, 실리콘 웨이퍼 등에 다수 조립된 후, 다이싱, 와이어 본딩 및 패키징 등의 제반 공정을 경유하여 전자부품으로 완성된다. 이렇게 된 IC에서는 출하전에 동작 테스트가 수행되고, 이 IC 테스트는 완성품의 상태에서도수행될 뿐만 아니라 웨이퍼 상태에서도 수행된다. After a large number of semiconductor integrated circuit devices are assembled into a silicon wafer or the like, the semiconductor integrated circuit device is completed as an electronic component through various processes such as dicing, wire bonding, and packaging. In this IC, an operation test is performed before shipment, and the IC test is performed not only in the state of the finished product but also in the wafer state.

웨이퍼 상태의 피시험 IC의 테스트 시에, 상기 피시험 IC와의 전기적인 접속을 확보하기 위한 프로브로서, 양단에 경사를 갖는 베이스부와, 후단측이 베이스부 에 설치되고, 선단측이 베이스부로부터 돌출되어 있는 빔부와, 빔부의 표면에 형성된 도전부를 갖는 것(이하, 단순히「실리콘 핑거 콘택터」라고 칭한다)이 종래로부터 알려져 있다(예컨대, 특허문헌 1 내지 3 참조).In testing the IC under test in a wafer state, a probe for securing an electrical connection with the IC under test, the base having inclined at both ends, the rear end being provided at the base, and the leading end being removed from the base. It is known from the prior art to have a protruding beam portion and a conductive portion formed on the surface of the beam portion (hereinafter referred to simply as "silicone finger contactor") (for example, see Patent Documents 1 to 3).

이 실리콘 핑거 콘택터는, 예컨대 포토리소그래피와 같은 반도체 제조 기술을 실리콘 기판에 실시함으로써 형성된다. 특히, 베이스부의 양단에 경사를 형성하는 때에는, 실리콘 기판에 대하여 이방성 에칭을 수행함으로써, 실리콘의 결정면에 의존한 54.7°의 비스듬한 면이 형성되며, 이 비스듬한 면을 이용하여 소정 각도를 부여한 상태로 실리콘 핑거 콘택터가 프로브 기판 위에 탑재된다.This silicon finger contactor is formed by applying a semiconductor manufacturing technique such as photolithography to a silicon substrate, for example. In particular, when an inclination is formed on both ends of the base portion, an anisotropic etching is performed on the silicon substrate to form a 54.7 ° oblique surface depending on the crystal surface of silicon, and the silicon is provided with a predetermined angle. A finger contactor is mounted over the probe substrate.

이와 같은 실리콘 핑거 콘택터를 복수 구비한 프로브 카드를 사용하여 IC 테스트를 수행하는 때에는, 프로브 카드를 반도체 웨이퍼에 접근시켜서, 실리콘 핑거 콘택터를 피시험 IC의 패드에 접촉시킨다. 그 다음, 실리콘 핑거 콘택터를 패드를 향해 더 이동(오버 드라이드)시켜서, 실리콘 핑거 콘택터의 선단이 헤드를 문지름(스크러브(scrub))으로써, 상기 패드 위에 형성된 산화 알루미늄층이 제거되고, 피시험 IC와의 전기적인 접촉이 확립된다.When performing an IC test using a probe card including a plurality of such silicon finger contactors, the probe card is brought close to the semiconductor wafer, and the silicon finger contactor is brought into contact with the pad of the IC under test. Then, the silicon finger contactor is further moved (overdried) toward the pad, so that the tip of the silicon finger contactor rubs (scrubs) the head, so that the aluminum oxide layer formed on the pad is removed, and the IC under test Electrical contact with is established.

이 실리콘 핑거 콘택터와 패드의 접촉 시, 실리콘 핑거 콘택터의 높이 방향의 불균일에 의하여, 프로브 기판 위에 있는 실리콘 핑거 콘택터가 IC의 패드에 최초로 접촉하는 때부터, 상기 프로브 기판 위에 설치된 모든 실리콘 핑거 콘택터가 IC의 패드에 접촉 완료되는 때까지, 상기 최초로 접촉된 실리콘 핑거 콘택터는 여분으로 오버 드라이브하는 것이 된다.  When the silicon finger contactor is in contact with the pad, due to the nonuniformity in the height direction of the silicon finger contactor, the silicon finger contactor on the probe substrate first contacts the pad of the IC, so that all silicon finger contactors provided on the probe substrate are integrated with the IC. Until the contact with the pad is completed, the first contacted silicon finger contactor is redundantly overdriven.

여기서, 실리콘 핑거 콘택터의 베이스부에 형성된 경사 각도는, 상술한 바와 같이 54.7°로 비교적 급한 각도로 되어 있기 때문에, 패드에 최초로 접촉한 실리콘 핑거 콘택터의 오버 드라이브량에 대하여, 해당 실리콘 핑거 콘택터의 스크러브량이 크게 된다(즉, 스크러브량/오버 드라이브량이 크게 된다). 그 때문에, 예컨대 IC의 패드 사이즈가 소형화되면, 실리콘 핑거 콘택터의 선단이 패드로부터 밀려나와 버리거나, 변형되거나 파손될 가능성이 있다. Here, since the inclination angle formed on the base portion of the silicon finger contactor is a relatively urgent angle of 54.7 degrees as described above, the screed of the silicon finger contactor with respect to the overdrive amount of the silicon finger contactor that first comes into contact with the pad is used. The amount of love becomes large (that is, the amount of scrub / overdrive) becomes large. Therefore, for example, when the pad size of the IC is downsized, the tip of the silicon finger contactor may be pushed out of the pad, deformed, or broken.

특허문헌1 : 특개 2000-249722호 공보Patent Document 1: Japanese Patent Application Laid-Open No. 2000-249722

특허문헌2 : 특개 2001-159642호 공보Patent Document 2: Japanese Patent Application Laid-Open No. 2001-159642

특허문헌3 : 국제공개 제03/071289호 팜플릿Patent Document 3: International Publication No. 03/071289

본 발명은 접촉 대상물과의 접촉 불량을 방지할 수 있는 콘택터, 그 콘택터를 구비한 콘택트 스트럭처, 프로브 카드, 시험 장치, 콘택트 스트럭처 제조 방법, 및 콘택트 스트럭처 제조 장치에 관한 것이다.The present invention relates to a contactor capable of preventing poor contact with a contact object, a contact structure having the contactor, a probe card, a test apparatus, a contact structure manufacturing method, and a contact structure manufacturing apparatus.

(1) 상기 목적을 달성하기 위하여, 본 발명에 의하면, 피시험물의 테스트 시에 상기 피시험물과의 전기적인 접속을 확립하기 위하여, 상기 피시험물에 설치된 접촉 대상부에 접촉되는 콘택터로서, 단차가 형성된 베이스부와, 후단측이 상기 베이스부에 설치되고, 선단측이 상기 베이스부로부터 돌출되어 있는 지지부와, 상기 지지부의 표면에 형성되고, 상기 접촉 대상부에 전기적으로 접촉되는 도전부를 갖고, 상기 베이스부에 형성된 상기 단차의 모서리부가 상기 콘택터를 탑재하는 콘택트 기판의 표면에 접촉됨으로써, 상기 콘택트 기판의 표면과 상기 지지부의 사이에서 소정의 경사 각도를 규정하는 콘택터가 제공된다(청구항 1 참조)(1) According to the present invention, in order to achieve the above object, in order to establish an electrical connection with the test object at the time of testing the test object, the contactor is brought into contact with the contact target portion provided in the test object, A base portion having a stepped portion, a rear end portion provided on the base portion, a support portion protruding from the base portion, and a conductive portion formed on the surface of the support portion and electrically contacting the contact object portion; By contacting the surface of the contact substrate on which the stepper is formed, the corner portion of the step portion is provided with a contactor defining a predetermined inclination angle between the surface of the contact substrate and the support portion (see claim 1). )

본 발명에서는, 콘택터의 베이스부에 단차를 형성하고, 이 단차를 이용하여 콘택트 기판 위에, 경사진 상태에서 콘택터를 탑재한다. 이에 의하여, 단차의 길이와 깊이의 비를 제어함으로써, 콘택터를 콘택트 기판에 소망의 각도로 탑재할 수 있기 때문에, 예컨대 IC의 패드가 소형화되어도 상기 패드와의 접촉 불량을 방지할 수 있다. In the present invention, a step is formed in the base portion of the contactor, and the contactor is mounted on the contact substrate in an inclined state by using the step. Thereby, by controlling the ratio of the length and depth of the step, the contactor can be mounted on the contact substrate at a desired angle, so that contact failure with the pad can be prevented even if the pad of the IC is downsized, for example.

한편, 본 발명에서 콘택터에서의 「후단측」은 콘택트 기판에 접촉되는 측을 가리킨다. 이에 대하여, 콘택터에서의 「선단측」은 피시험물의 접촉 대상부에 접촉되는 측을 가리킨다.In addition, in this invention, the "rear end side" in a contactor refers to the side which contacts a contact substrate. In contrast, the "tip side" in the contactor refers to the side in contact with the contact target portion of the test object.

상기 발명에서는 특별히 한정되지 않으나, 상기 단차는 상기 베이스부의 선단측의 높이에 대하여 후단측의 높이가 상대적으로 낮아지도록 형상을 갖는 것이 바람직하다.Although it does not specifically limit in the said invention, It is preferable that the said step has a shape so that the height of a rear end side may become comparatively low with respect to the height of the front end side of the said base part.

상기 발명에서는 특별히 한정되지 않으나, 상기 베이스부에는 복수의 상기 단차가 계단 형상으로 형성되어 있는 것이 바람직하다(청구항 2 참조). Although it does not specifically limit in the said invention, It is preferable that the said step part is formed in the said step part in step shape (refer Claim 2).

이에 의하여, 콘택트 기판 위에 탑재된 콘택터의 지지점이 증가하기 때문에, 콘택트 기판에 대한 콘택터의 설치 안정성이 향상된다. Thereby, since the support point of the contactor mounted on the contact substrate increases, the installation stability of the contactor with respect to a contact substrate improves.

상기 발명에서는 특별히 한정되지 않으나, 상기 지지부는 상기 도전부가 형성되는 측의 표면에 절연층을 갖는 것이 바람직하다(청구항 3 참조). 상기 절연층은 SiO2로 구성되어 있는 것이 바람직하다(청구항 4 참조). Although it does not specifically limit in the said invention, It is preferable that the said support part has an insulating layer on the surface of the side in which the said electroconductive part is formed (refer Claim 3). The insulating layer is preferably composed of SiO 2 (see claim 4).

(2) 상기 목적을 달성하기 위하여, 본 발명에 의하면, 청구항 1 내지 4 중 어느 하나에 기재된 복수의 상기 콘택터와, 상기 복수의 콘택터를 표면에 탑재한 콘택트 기판을 구비하고, 상기 콘택터는 복수의 상기 지지부를 갖고, 상기 복수의 지지부는 단일의 상기 베이스부 위에 소정 간격으로 배설되어 있는 콘택트 스트럭처가 제공된다(청구항 5 참조).(2) In order to achieve the above object, according to the present invention, there is provided a plurality of the contactors according to any one of claims 1 to 4 and a contact substrate on which the plurality of contactors are mounted on a surface, wherein the contactors are provided with a plurality of contactors. With the support, the plurality of supports are provided with contact structures which are arranged at predetermined intervals on the single base portion (see claim 5).

상기 발명에서는 특별히 한정되지 않으나, 상기 콘택터는 자외선 경화형 접착제, 온도 경화형 접착제, 또는 열가소성 접착제를 사용하여 상기 콘택트 기판에 접착되어 있는 것이 바람직하다(청구항 6 참조). Although it does not specifically limit in the said invention, It is preferable that the said contactor is adhere | attached on the said contact substrate using an ultraviolet curable adhesive, a temperature hardening adhesive, or a thermoplastic adhesive (refer Claim 6).

상기 발명에서는 특별히 한정되지 않으나, 상기 콘택트 기판은 그 표면에 복수의 접속 트레이스가 설치되어 있고, 상기 각 접속 트레이스가 대응하는 상기 콘택터의 상기 도전부에 전기적으로 접속되어 있는 것이 바람직하다(청구항 7 참조).Although it does not specifically limit in the said invention, It is preferable that the said contact board is provided with the some connection trace on the surface, and each said connection trace is electrically connected to the said electroconductive part of the said contactor (refer Claim 7). ).

상기 발명에서는 특별히 한정되지 않으나, 상기 콘택트 기판에 설치된 상기 접속 트레이스와 상기 콘택터의 상기 도선부와 본딩 와이어에 의하여 접속되어 있는 것이 바람직하다(청구항 8 참조).Although it does not specifically limit in the said invention, It is preferable to connect with the said connection trace provided in the said contact board, the said lead part of the said contactor, and the bonding wire (refer Claim 8).

(3) 상기 목적을 달성하기 위하여, 본 발명에 의하면, 상기 피시험물은 반도체 웨이퍼 위에 형성된 전기회로로서, 상기 콘택트 기판은 하기 식(1)을 만족하는 열팽창률(α1)을 갖는 청구항 5 내지 8 의 어느 하나에 기재된 콘택트 스트럭처가 제공된다(청구항 9 참조). (3) In order to achieve the above object, according to the present invention, the test object is an electric circuit formed on a semiconductor wafer, wherein the contact substrate has a coefficient of thermal expansion α1 satisfying the following formula (1): The contact structure described in any one of 8 is provided (see claim 9).

α1=α2×△t2/△t1 … 식(1)alpha 1 = alpha 2 × Δt 2 / Δt 1. Formula (1)

단, 상기식(1)에서, α1는 상기 콘택트 기판의 열팽창률이고, △t1은 시험시의 상기 콘택트 기판의 상승온도이고, α2는 상기 반도체 웨이퍼의 열팽창률이고, △t2는 시험시의 상기 반도체 웨이퍼의 상승온도이다.However, in Formula (1), α1 is the thermal expansion rate of the contact substrate, Δt1 is the rising temperature of the contact substrate during the test, α2 is the thermal expansion rate of the semiconductor wafer, and Δt2 is the above The rise temperature of the semiconductor wafer.

본 발명에서는, 상기 식(1)을 만족하도록 콘택트 기판을 설계함으로써, 콘택트 스트럭처와 반도체 웨이퍼의 사이에 임피던스에 영향을 주지 않는 거리를 확보하면서, 고온 상태에서의 콘택트 기판과 반도체 웨이퍼의 팽창량을 맞춘다. In the present invention, by designing the contact substrate so as to satisfy the above formula (1), the amount of expansion of the contact substrate and the semiconductor wafer in a high temperature state is ensured while ensuring a distance that does not affect the impedance between the contact structure and the semiconductor wafer. Fit.

이에 의하여, 고온 상태에서의 콘택트 기판의 열팽창량과 반도체 웨이퍼의 열팽창량의 차이를 작게 할 수 있고, 패드 등의 접촉 대상부와의 접촉 불량이 방지된다. 또한, 열팽창량의 차이가 작아짐으로써, 반도체 웨이퍼에 대하여 보다 넓은 범위에서 동시에 시험을 수행할 수 있게 되고, 보다 많은 동시 측정수를 확보할 수 있게 된다.Thereby, the difference between the thermal expansion amount of a contact substrate and the thermal expansion amount of a semiconductor wafer in a high temperature state can be made small, and the contact failure with the contact object parts, such as a pad, is prevented. In addition, since the difference in the amount of thermal expansion becomes smaller, it is possible to simultaneously perform a test on a wider range with respect to the semiconductor wafer, and to secure more simultaneous measurement numbers.

상기 발명에서는 특별히 한정되지 않으나, 상기 콘택트 기판은, 카본 화이버재를 포함하는 코어 절연층을 갖는 코어부와, 글래스 크로스를 포함하는 제 1 절연층 및 제 1 배선 패턴을 갖고, 상기 코어부에 적층되어 있는 적어도 하나의 제 1 적층 배선부와, 제 2 절연층 및 제 2 배선 패턴을 갖고, 상기 제 1 적층 배선부에 적층되어 있는 적어도 하나의 제 2 적층 배선부를 구비하고 있는 것이 바람직하다(청구항 11 참조). Although not specifically limited in the said invention, the said contact substrate has a core part which has a core insulation layer containing a carbon fiber material, a 1st insulation layer containing a glass cross, and a 1st wiring pattern, and is laminated | stacked on the said core part It is preferable to have at least one 1st laminated wiring part provided, the 2nd insulating layer and the 2nd wiring pattern, and at least 1st 2nd laminated wiring part laminated | stacked on the said 1st laminated wiring part (claim | claim) 11).

이에 의하면, 콘택트 기판의 열팽창을 낮게 억제할 수 있기 때문에, 고온 상태에서의 콘택트 기판의 열팽창량과 반도체 웨이퍼의 열팽창량의 차이를 작게 할 수 있다. According to this, since thermal expansion of a contact substrate can be suppressed low, the difference between the thermal expansion amount of a contact substrate and the thermal expansion amount of a semiconductor wafer in a high temperature state can be made small.

상기 발명에서는 특별히 한정되지 않으나, 상기 제 2 적층 배선부는 빌드업층인 것이 바람직하다(청구항 12 참조).Although it does not specifically limit in the said invention, It is preferable that a said 2nd laminated wiring part is a buildup layer (refer Claim 12).

(4) 상기 목적을 달성하기 위하여, 본 발명에 의하면, 청구항 5 내지 12 중 어느 하나에 기재된 콘택터 스트럭처가 장착된 테스트 헤드와, 상기 테스트 헤드를 통하여 상기 피시험물의 시험을 실시하는 테스터를 구비한 시험 장치가 제공된다(청구항 14 참조).(4) In order to achieve the above object, according to the present invention, there is provided a test head equipped with the contactor structure according to any one of claims 5 to 12, and a tester for testing the test object through the test head. A test device is provided (see claim 14).

상기 발명에서는 특별히 한정되지 않으나, 상기 피시험물은 반도체 웨이퍼 위에 형성된 전기회로로서, 상기 콘택트 스트럭처는 상기 복수의 콘택터의 선단에 의하여 구성되는 프로브 높이면이, 상기 반도체 웨이퍼의 표면에 대하여 실질적으로 평행하게 되도록, 상기 테스트 헤드에 장착되어 있는 것이 바람직하다(청구항 15 참조). Although not specifically limited in the above invention, the test object is an electrical circuit formed on a semiconductor wafer, and the contact structure has a probe height surface formed by the tips of the plurality of contactors substantially parallel to the surface of the semiconductor wafer. Preferably, it is mounted on said test head (see claim 15).

이에 의하여, 콘택트 기판 위에 장착된 콘택터의 높이 방향의 불균일을 억제 할 수 있다.Thereby, the nonuniformity of the height direction of the contactor mounted on the contact substrate can be suppressed.

(5) 상기 목적을 달성하기 위하여, 본 발명에 의하면, 피시험물의 테스트 시에 상기 피시험물과의 전기적인 접속을 확립하기 위한 콘택트 스트럭처의 제조 방법으로서, SOI 웨이퍼를 공급하는 공급 스텝과, 상기 SOI 웨이퍼의 하부 표면에 에칭 마스크 패턴을 형성하고, 상기 하부 표면에 에칭 처리를 실시함으로써, 단차를 갖는 콘택터의 베이스부를 형성하는 베이스부 형성 스텝과, 상기 SOI 웨이퍼의 상부표면에 에칭 마스크 패턴을 형성하고, 상기 상부 표면에 에칭 처리를 실시하고, 또한 상기 SOI 웨이퍼의 하부표면에 에칭 마스크 패턴을 형성하고, 상기 하부 표면에 에칭 처리를 실시하는 동시에, 상기 SOI 웨이퍼가 갖는 SiO2층을 제거함으로써,상기 콘택터의 지지부를 형성하는 지지부 형성 스텝과, 상기 지지부의 상부 표면을 도전성 재료로 피복함으로써, 상기 콘택터의 도전부를 형성하는 도전부 형성 스텝과, 상기 베이스부에 형성된 상기 단차의 모서리부가 상기 콘택트 기판의 표면에 접촉되도록, 상기 콘택터를 상기 콘택트 기판 위에 탑재하는 탑재 스텝을 구비한 콘택트 스트럭처 제조 방법이 제공된다(청구항 16). (5) In order to achieve the above object, according to the present invention, there is provided a method of manufacturing a contact structure for establishing an electrical connection with the specimen under test, a supply step of supplying an SOI wafer; By forming an etching mask pattern on the lower surface of the SOI wafer and performing an etching process on the lower surface, a base portion forming step of forming a base portion of a contactor having a step, and an etching mask pattern on the upper surface of the SOI wafer By forming an etching process on the upper surface, forming an etching mask pattern on the lower surface of the SOI wafer, etching on the lower surface, and removing the SiO 2 layer of the SOI wafer. And coating a support part forming step of forming a support part of the contactor and an upper surface of the support part with a conductive material. And a contact structure including a conductive portion forming step of forming a conductive portion of the contactor, and a mounting step of mounting the contactor on the contact substrate so that the corner portion of the step formed in the base portion contacts the surface of the contact substrate. A manufacturing method is provided (claim 16).

상기 발명에서는 특별히 한정되지 않으나, 상기 지지부 형성 스텝에서 상기 SOI 웨이퍼의 상부 표면에 에칭 처리를 실시한 후에, 절연층을 구성하는 SiO2층을 상기 SOI 웨이퍼의 상부 표면에 형성하고, 상기 도전부 형성 스텝에서 상기 절연층의 표면을 도전성 재료로 피복하는 것이 바람직하다(청구항 17 참조).Although not specifically limited in the above invention, after etching the upper surface of the SOI wafer in the supporting portion forming step, an SiO 2 layer constituting an insulating layer is formed on the upper surface of the SOI wafer, and the conductive portion forming step In this case, it is preferable to coat the surface of the insulating layer with a conductive material (see claim 17).

상기 발명에서는 특별히 한정되지 않으나, 상기 베이스부 형성 스텝에서 DRIE(Deep Reactive Ion Etching)법을 사용하여 상기 SOI 웨이퍼의 하부 표면에 에칭 처리를 실시하고, 상기 지지부 형성 스텝에서도 DRIE법을 사용하여 상기 SOI 웨이퍼의 상부 표면에 에칭 처리를 실시하는 것이 바람직하다(청구항 18 참조).Although not specifically limited in the above invention, the base portion forming step is subjected to etching treatment on the lower surface of the SOI wafer by using Deep Reactive Ion Etching (DRIE) method, and the SOI is also used by the DRIE method in the support portion forming step. It is preferable to perform an etching process on the upper surface of the wafer (see claim 18).

상기 발명에서는 특별히 한정되지 않으나, 상기 SOI 웨이퍼는 2층의 Si층과, 상기 2층의 Si층의 사이에 끼워져 적층된 1층의 SiO2층을 갖는 2층 SOI 웨이퍼로서, 상기 베이스부 형성 스텝에서, 에징 시간을 제어함으로써, 상기 베이스부에 단차를 형성하는 것이 바람직하다(청구항 19 참조).Although not specifically limited in the above invention, the SOI wafer is a two-layer SOI wafer having two layers of Si layers and one layer of SiO 2 layer sandwiched between the two layers of Si layers, and the base portion forming step. In the step of controlling the edging time, it is preferable to form a step in the base portion (see claim 19).

상기 발명에서는 특별히 한정되지 않으나, 상기 SOI 웨이퍼는 3층의 Si층과, 상기 3층의 Si층의 사이에 각각 끼워져 적층된 2층의 SiO2층을 갖는 3층 SOI 웨이퍼로서, 상기 베이스부 형성 스텝에서 아랫측의 상기 SiO2층을 에징 스트럭처로 사용하고, 상기 지지부 형성 스텝에서 상기 2층의 SiO2층을 제거하는 것이 바람직하다(청구항 20 참조). Although not specifically limited in the above invention, the SOI wafer is a three-layer SOI wafer having three Si layers and two SiO 2 layers sandwiched and sandwiched between the three Si layers, wherein the base portion is formed. It is preferable to use the lower SiO 2 layer as an edging structure in the step, and to remove the two SiO 2 layers in the support forming step (see claim 20).

상기 발명에서는 특별히 한정되지 않으나, 상기 탑재 스텝에서, 상기 베이스부를 상기 콘택트 기판의 표면에 접착제에 의하여 접합하고, 상기 콘택터를 상기 콘택트 기판에 소정의 경사로 배치되는 배치 스텝과, 상기 콘택트 기판에 설치된 접속 트레이스를 상기 콘택터에 접속하는 접속 스텝을 갖는 것이 바람직하다(청구항 21 참조).Although it does not specifically limit in the said invention, The mounting step WHEREIN: The arrangement | positioning step which joins the said base part to the surface of the said contact substrate with an adhesive agent, and arrange | positions the said contactor to the said contact substrate at predetermined inclination, and the connection provided in the said contact substrate. It is preferred to have a connection step for connecting the trace to the contactor (see claim 21).

상기 발명에서는 특별히 한정되지 않으나, 상기 접속 스텝에서 상기 콘택트 기판에 설치된 상기 접속 트레이스와 상기 콘택터의 상기 도전부를 본딩 와이어에 의하여 접속하는 것이 바람직하다(청구항 22 참조). Although it does not specifically limit in the said invention, It is preferable to connect the said connection trace provided in the said contact board and the said electroconductive part of the said contactor by the bonding wire in the said connection step (refer Claim 22).

(6) 상기 목적을 달성하기 위하여, 본 발명에 의하면, 피시험물의 테스트 시에 상기 피시험물과의 전기적인 접속을 확립하기 위한 콘택트 스트럭처를 제조하는 콘택트 스트럭처 제조 방법으로서, 콘택트 기판의 소정 위치에 접착제를 도포하는 도포수단과, 콘택터를 흡착하여 파지하는 흡착수단과, 상기 콘택터에 대하여 상기 콘택트 기판을 상대 이동시키는 이동수단을 갖고, 상기 흡착수단은 상기 콘택터에 접촉되어 흡착하는 흡착면을 갖고, 상기 흡착면에는 상기 흡착면에 대한 상기 콘택터의 상대적인 미동을 규제하는 규제수단이 설치되어 있는 콘택트 스트럭처 제조 장치가 제공된다(청구항 23 참조). (6) In order to achieve the above object, according to the present invention, a contact structure manufacturing method for manufacturing a contact structure for establishing an electrical connection with the test object during the test of the test object, the predetermined position of the contact substrate An application means for applying an adhesive to the contactor, an adsorption means for adsorbing and holding a contactor, and a moving means for relatively moving the contact substrate with respect to the contactor, and the adsorption means has an adsorption surface that contacts and adsorbs the contactor. The contact surface is provided with a contact structure manufacturing apparatus provided with a restricting means for restricting relative movement of the contactor with respect to the adsorption surface (see claim 23).

본 발명에서는, 콘택트 기판 위의 접착제가 도포된 소정 위치에 콘택터를 얹어놓는 흡착수단의 흡착면에, 콘택터의 미동을 규제하는 규제수단을 설치한다. 이에 의하여, 콘택트 기판 위의 소정 위치에 대하여 콘택터를 고정도로 위치 결정하여 접착할 수 있기 때문에, 테스트 시의 접촉 불량의 방지를 도모할 수 있다. In the present invention, a restricting means for regulating the fine movement of the contactor is provided on the adsorption face of the adsorption means on which the contactor is placed at a predetermined position where the adhesive on the contact substrate is applied. As a result, the contactor can be accurately positioned and adhered to a predetermined position on the contact substrate, thereby preventing contact failure during the test.

상기 발명에서는 특별히 한정되지 않으나, 상기 흡착면은 상기 콘택트 기판에 대한 상기 콘택터의 취부 각도와 실질적으로 동일한 경사 각도를 갖는 경사면인 것이 바람직하다(청구항 24 참조). 또한, 상기 규제수단은 상기 흡착면에 형성된 단차부를 함유하는 것이 바람직하다(청구항 25 참조). 더욱이, 상기 단차부에는 상기 콘택터의 후단이 결합되는 것이 바람직하다(청구항 26 참조). Although it does not specifically limit in the said invention, It is preferable that the said adsorption surface is the inclined surface which has an inclination angle substantially the same as the mounting angle of the said contactor with respect to the said contact substrate (refer Claim 24). In addition, it is preferable that the regulating means contain a stepped portion formed on the suction surface (see claim 25). Furthermore, it is preferable that the rear end of the contactor is coupled to the stepped portion (see claim 26).

상기 발명에서는 특별히 한정되지 않으나, 상기 콘택트 기판에 대하는 상기 콘택터의 상대 위치를 검출하는 검출수단을 더 구비하고, 상기 이동수단은 상기 검출수단의 검출결과에 기초하여 상기 콘택터가 상기 콘택트 기판을 누르지 않도록, 상기 콘택터를 이동시키는 것이 바람직하다(청구항 27 참조). The invention is not particularly limited, but further includes detection means for detecting a relative position of the contactor with respect to the contact substrate, wherein the moving means is configured such that the contactor does not press the contact substrate based on a detection result of the detection means. Preferably, the contactor is moved (see claim 27).

이에 의하여, 흡착수단이 콘택터를 이동시켜서 콘택트 기판 위에 얹어놓을 때에, 콘택터가 콘택트 기판을 눌러서, 흡착수단의 흡착면에 대하여 콘택터가 미동하여 어긋나 버리는 것을 방지할 수 있다.As a result, when the adsorption means moves the contactor and places it on the contact substrate, the contactor can press the contact substrate to prevent the contactor from moving with respect to the adsorption surface of the adsorption means.

(7) 상기 목적을 달성하기 위하여, 본 발명에 의하면, 피시험물의 테스트 시에 상기 피시험물과의 전기적인 접속을 확립하기 위한 프로브 카드로서, 상기 피시험물에 설치된 복수의 패드에 접촉하는 콘택터와, 상기 콘택터를 표면에 탑재하는 콘택트 기판을 구비하고, 상기 콘택터는, 소정 복수개를 일단위로 하여, 각각이 탄성 변형 가능한 복수의 지지부와, 상기 일단위의 지지부가 설치된 단일의 베이스부를 갖고, 상기 베이스의 후단측에는 상기 콘택트 기판에 대한 상기 지지부의 소정의 경사 각도를 규정하는 단차가 형성되어 있고, 상기 베이스부는 상기 일단위의 지지부의 배열이 상기 복수의 패드의 배열에 대응되도록, 상기 후단측에 서 상기 콘택트 기판에 접합되어 있는 프로브 카드가 제공된다(청구항 28 참조). (7) In order to achieve the above object, according to the present invention, a probe card for establishing an electrical connection with the test object at the time of testing the test object, the contacting a plurality of pads provided in the test object A contactor and a contact substrate on which the contactor is mounted on a surface, the contactor having a plurality of support units each having a predetermined number of units, and a plurality of support units each of which is elastically deformable, and a single base unit provided with the support unit of one unit, On the rear end side of the base, a step defining a predetermined inclination angle of the support portion with respect to the contact substrate is formed, and the base portion has the rear end side such that the arrangement of the support portions of the one unit corresponds to the arrangement of the plurality of pads. A probe card bonded to the contact substrate is provided (see claim 28).

상기 발명에서는 특별히 한정되지 않으나, 상기 콘택터는, 상기 지지부의 적어도 한쪽면에 형성되고 그 선단 부위에서 상기 패드에 전기적으로 접촉되는 도전부를 갖고, 상기 콘택트 기판은 그 표면에 접속 트레이스가 설치되어 있고, 상기 도전부의 상기 접속 트레이스의 사이를 전기적으로 접속하는 본딩 와이어를 구비하고 있는 것이 바람직하다(청구항 29 참조).Although not specifically limited in the said invention, the said contactor is provided in the at least one surface of the said support part, and has a electrically conductive part which electrically contacts the said pad in the front-end | tip part, The said contact substrate is provided with the connection trace in the surface, It is preferable to provide the bonding wire which electrically connects between the said connection traces of the said electroconductive part (refer Claim 29).

상기 발명에서는 특별히 한정되지 않으나, 상기 콘택트 기판은 상기 피시험물인 반도체 웨이퍼의 열팽창에 대응한 열팽창을 나타내는 기판 재료로 구성되어 있는 것이 바람직하다(청구항 30 참조). Although it does not specifically limit in the said invention, It is preferable that the said contact substrate is comprised from the board | substrate material which shows the thermal expansion corresponding to the thermal expansion of the semiconductor wafer which is the said test object (refer Claim 30).

(8) 상기 목적을 달성하기 위하여, 본 발명에 의하면, 청구항 28 내지 30 의 어느 하나에 기재된 프로브 카드와, 프로브 카드가 장착된 테스트 헤드와, 상기 테스트 헤드를 통하여 상기 피시험물의 시험을 실시하는 테스터를 구비한 시험 장치가 제공된다(청구항 31 참조). (8) In order to achieve the above object, according to the present invention, the test object is tested through the probe card according to any one of claims 28 to 30, a test head to which the probe card is mounted, and the test head. A test apparatus with a tester is provided (see claim 31).

도 1 은 본 발명의 제 1 실시형태에 따른 시험장치를 도시한 개략도. 1 is a schematic view showing a test apparatus according to a first embodiment of the present invention.

도 2 는 도 1 의 시험장치에 사용되는 테스트 헤드 및 프로브 카드의 접속관 계를 도시한 개념도.FIG. 2 is a conceptual diagram illustrating a connection relationship between a test head and a probe card used in the test apparatus of FIG. 1.

도 3 은 본 발명의 제 1 실시형태에 따른 프로브 카드의 단면도.3 is a sectional view of a probe card according to a first embodiment of the present invention.

도 4 는 도 3 에 도시한 프로브 카드의 부분 저면도.4 is a partial bottom view of the probe card shown in FIG. 3;

도 5 는 도 3 의 V-V선에 따른 부분 단면도.5 is a partial cross-sectional view taken along the line V-V in FIG. 3.

도 6 은 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 도시한 단면도. Fig. 6 is a sectional view showing a silicon finger contactor in the first embodiment of the present invention.

도 7 은 도 6 에 도시한 실리콘 핑거 콘택터의 평면도.FIG. 7 is a plan view of the silicon finger contactor shown in FIG. 6; FIG.

도 8 은 도 6 에 도시한 실리콘 핑거 콘택터를 프로브 기판에 탑재한 상태를 도시한 도면.FIG. 8 is a view showing a state in which the silicon finger contactor shown in FIG. 6 is mounted on a probe substrate. FIG.

도 9 는 본 발명의 제 2 실시형태에서의 실리콘 핑거 콘택터를 도시한 단면도.Fig. 9 is a sectional view showing a silicon finger contactor in the second embodiment of the present invention.

도 10 은 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 1 공정을 도시한 단면도. Fig. 10 is a sectional view showing a first step for manufacturing a silicon finger contactor in the first embodiment of the present invention.

도 11 은 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 2 공정을 도시한 단면도. FIG. 11 is a cross-sectional view showing a second step for manufacturing the silicon finger contactor in the first embodiment of the present invention. FIG.

도 12 는 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 3 공정을 도시한 단면도. Fig. 12 is a sectional view showing a third step for manufacturing the silicon finger contactor in the first embodiment of the present invention.

도 13 은 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 4 공정을 도시한 단면도. Fig. 13 is a sectional view showing a fourth step for manufacturing the silicon finger contactor in the first embodiment of the present invention.

도 14 는 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위 한 제 5 공정을 도시한 단면도. Fig. 14 is a sectional view showing a fifth step for producing a silicon finger contactor in the first embodiment of the present invention.

도 15A 는 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 6 공정을 도시한 단면도. Fig. 15A is a sectional view showing the sixth step for manufacturing the silicon finger contactor in the first embodiment of the present invention.

도 15B 는 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 6 공정을 도시한 평면도. Fig. 15B is a plan view showing a sixth step for producing the silicon finger contactor in the first embodiment of the present invention.

도 16 은 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 7 공정을 도시한 단면도. Fig. 16 is a sectional view showing a seventh step for manufacturing the silicon finger contactor in the first embodiment of the present invention.

도 17 은 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 8 공정을 도시한 단면도. Fig. 17 is a sectional view showing an eighth step for manufacturing a silicon finger contactor in the first embodiment of the present invention.

도 18 은 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 9 공정을 도시한 단면도. Fig. 18 is a sectional view showing a ninth process for producing a silicon finger contactor in the first embodiment of the present invention.

도 19 는 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 10 공정을 도시한 단면도. Fig. 19 is a sectional view showing a tenth step for producing a silicon finger contactor in the first embodiment of the present invention.

도 20 은 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 11 공정을 도시한 단면도. 20 is a cross-sectional view showing an eleventh step for manufacturing the silicon finger contactor in the first embodiment of the present invention.

도 21 은 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 12 공정을 도시한 단면도. Fig. 21 is a sectional view showing a twelfth step for manufacturing a silicon finger contactor in the first embodiment of the present invention.

도 22 는 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 13 공정을 도시한 단면도. Fig. 22 is a sectional view showing a thirteenth step for manufacturing a silicon finger contactor in the first embodiment of the present invention.

도 23 은 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위 한 제 14 공정을 도시한 단면도. Fig. 23 is a sectional view showing a fourteenth step for manufacturing a silicon finger contactor in the first embodiment of the present invention.

도 24 는 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 15 공정을 도시한 단면도. Fig. 24 is a sectional view showing a fifteenth step for producing a silicon finger contactor in the first embodiment of the present invention.

도 25 은 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 16 공정을 도시한 단면도. Fig. 25 is a sectional view showing a sixteenth step for manufacturing a silicon finger contactor in the first embodiment of the present invention.

도 26 은 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 17 공정을 도시한 단면도. Fig. 26 is a sectional view showing a seventeenth step for producing a silicon finger contactor in the first embodiment of the present invention.

도 27 은 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 18 공정을 도시한 단면도. Fig. 27 is a sectional view showing an eighteenth step for manufacturing a silicon finger contactor in the first embodiment of the present invention.

도 28 은 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 19 공정을 도시한 단면도. Fig. 28 is a sectional view showing a nineteenth step for manufacturing a silicon finger contactor in the first embodiment of the present invention.

도 29 는 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 20 공정을 도시한 단면도. Fig. 29 is a sectional view showing a twentieth step for manufacturing a silicon finger contactor in the first embodiment of the present invention.

도 30 은 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 제조하기 위한 제 21 공정을 도시한 단면도. Fig. 30 is a sectional view showing a twenty-first step for manufacturing a silicon finger contactor in the first embodiment of the present invention.

도 31A 는 본 발명의 제 1 실시형태에서의 다수의 실리콘 핑거 콘택터를 동시에 제조하기 위한 실리콘 웨이퍼와 그 절단위치를 도시한 평면도(그 1).Fig. 31A is a plan view (No. 1) showing a silicon wafer and its cutting position for simultaneously producing a plurality of silicon finger contactors in the first embodiment of the present invention.

도 31B 는 본 발명의 제 1 실시형태에서의 다수의 실리콘 핑거 콘택터를 동시에 제조하기 위한 실리콘 웨이퍼와 그 절단위치를 도시한 평면도(그 2).Fig. 31B is a plan view (2) showing a silicon wafer and its cutting position for simultaneously manufacturing a plurality of silicon finger contactors in the first embodiment of the present invention.

도 31C 는 본 발명의 제 1 실시형태에서의 다수의 실리콘 핑거 콘택터를 동 시에 제조하기 위한 실리콘 웨이퍼와 그 절단위치를 도시한 평면도(그 3).Fig. 31C is a plan view (No. 3) showing a silicon wafer and its cutting position for simultaneously manufacturing a plurality of silicon finger contactors in the first embodiment of the present invention.

도 32 는 본 발명의 제 3 실시형태에서의 실리콘 핑거 콘택터를 도시한 단면도.Fig. 32 is a sectional view of a silicon finger contactor in the third embodiment of the present invention.

도 33 은 본 발명의 실시형태에 따른 프로브 카드 제조장치에 전체의 구성을 도시한 개략도.Fig. 33 is a schematic diagram showing the overall configuration of a probe card manufacturing apparatus according to an embodiment of the present invention.

도 34 는 실리콘 핑거 콘택터를 파지하지 않은 상태의 도 33 의 XXXIV부의 확대도.Fig. 34 is an enlarged view of the XXXIV portion in Fig. 33 without gripping the silicon finger contactor.

도 35 는 실리콘 핑거 콘택터를 파지한 상태의 도 33 의 XXXIV부의 확대도. Fig. 35 is an enlarged view of the XXXIV portion in Fig. 33 with the silicon finger contactor gripped.

이하, 본 발명의 실시형태를 도면에 기초하여 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described based on drawing.

도 1 은 본 발명의 실시형태에 따른 시험장치를 도시한 개략도이고, 도 2 는 도 1 의 시험장치에 사용되는 테스트 헤드 및 프로브 카드의 접속관계를 도시한 개념도이다. 1 is a schematic diagram showing a test apparatus according to an embodiment of the present invention, and FIG. 2 is a conceptual diagram showing a connection relationship between a test head and a probe card used in the test apparatus of FIG.

본 실시형태에 따른 시험장치(1)는 도 1 에 도시한 바와 같이, 테스트 헤드(10)를 갖는 테스터(60)(시험 장치 본체) 및 웨이퍼 프로버(70)를 구비하고 있다. 테스트 헤드(10)는 케이블 묶음(61)을 통하여, 테스터(60)에 접속되어 있다. 테스트 헤드(10)와 웨이퍼 프로버(70)는, 예컨대 매니퓰레이터(80) 및 구동 모터(81)에 의하여 기계적으로 위치 결정되고, 서로 기계적 또한 동시에 전기적으로 접속되어 있다. 피시험 반도체 웨이퍼(200)는 웨이퍼 프로버(70)에 의하여, 테스트 헤드(10) 위의 테스트 위치에 자동적으로 공급된다.As shown in FIG. 1, the test apparatus 1 according to the present embodiment includes a tester 60 (test apparatus main body) having a test head 10 and a wafer prober 70. The test head 10 is connected to the tester 60 via a cable bundle 61. The test head 10 and the wafer prober 70 are mechanically positioned by, for example, the manipulator 80 and the drive motor 81, and are mechanically and simultaneously electrically connected to each other. The semiconductor wafer under test 200 is automatically supplied to the test position on the test head 10 by the wafer prober 70.

테스트 헤드(10) 위에서, 피시험 반도체 웨이퍼(200)는 테스터(60)가 발하는 테스트 신호를 수수한다. 테스트 신호에 대한 출력신호가 피시험 반도체 웨이퍼(200)의 IC로부터 테스터(60)로 송신되고, 그곳에서, 기대치와 비교되고, 피시험 반도체 웨이퍼(200) 위의 IC가 정상적으로 기능하고 있는 여부가 검증된다. On the test head 10, the semiconductor wafer under test 200 receives a test signal emitted by the tester 60. The output signal for the test signal is transmitted from the IC of the semiconductor wafer under test 200 to the tester 60, where it is compared with the expected value, and whether the IC on the semiconductor wafer 200 under test is functioning normally. Verified.

도 1 및 도 2 에서, 테스트 헤드(10)와 웨이퍼 프로버(70)는 인터페이스부(20)를 통하여 접속되어 있다. 인터페이스부(20)는 중계 보드(21)와, 동축 케이블(22)과, 프로그 링(23)으로 구성되어 있다. 테스트 헤드(10) 내에는 테스트 채널에 대응하는 다수의 프린트 회로 기판(11)이 설치되어 있다. 이 다수의 프린트 회로 은 테스터(60)의 테스트 채널의 수에 대응되어 있다. 이들의 프린트 회로 기판(11)은 중계 보드(21) 위의 대응하는 콘택트 단자(21a)와 접속되기 때문에, 각각 커넥터(12)를 갖고 있다. 또한, 웨이퍼 프로버(70)에 대하는 접촉 위치를 정확하게 결정하기 때문에, 프로그 링(23)이 중계 보드(21) 위에 구비되어 있다. 프로그 링 (23)은 ZIF 커넥터나 포고 핀과 같은 접속 핀(23a)을 다수 갖고 있다. 이들 접속 핀(23a)은 동축 케이블(22)을 통하여 중계 보드(21) 위의 콘택트 단자(21a)에 접속되어 있다.1 and 2, the test head 10 and the wafer prober 70 are connected via the interface unit 20. The interface unit 20 is composed of a relay board 21, a coaxial cable 22, and a programming ring 23. The test head 10 is provided with a plurality of printed circuit boards 11 corresponding to the test channels. These multiple printed circuits correspond to the number of test channels of the tester 60. Since these printed circuit boards 11 are connected with the corresponding contact terminals 21a on the relay board 21, they each have a connector 12. In addition, since the contact position with respect to the wafer prober 70 is correctly determined, the prog ring 23 is provided on the relay board 21. The prog ring 23 has many connection pins 23a, such as a ZIF connector and a pogo pin. These connecting pins 23a are connected to the contact terminals 21a on the relay board 21 via the coaxial cable 22.

또한, 도 2 에 도시한 바와 같이, 테스트 헤드(10)는 웨이퍼 프로버(70) 위에 배치되고, 인터페이스부(20)를 통하여, 웨이퍼 프로버(70)에 기계적 또한 전기적으로 접속된다. 웨이퍼 프로버(70)에서 피시험 반도체 웨이퍼(200)는 척(chuck)(71) 위에 홀딩된다. 프로브 카드(30)는 피시험 반도체 웨이퍼(200)의 윗방향으로 설치되어 있다. 프로브 카드(30)는 테스트 시에, 피시험 반도체 웨이 퍼(200) 위의 IC의 각 패드(210)(도 3 참조)와 접촉되기 때문에, 다수의 실리콘 핑거 콘택터(50)를 갖고 있다. In addition, as shown in FIG. 2, the test head 10 is disposed on the wafer prober 70 and is mechanically and electrically connected to the wafer prober 70 through the interface unit 20. In the wafer prober 70, the semiconductor wafer under test 200 is held above the chuck 71. The probe card 30 is provided above the semiconductor wafer 200 under test. Since the probe card 30 is in contact with each pad 210 (see FIG. 3) of the IC on the semiconductor wafer 200 under test, the probe card 30 has a plurality of silicon finger contactors 50.

프로브 카드(30)의 접속 단자(미도시)는 프로그 링(23)에 설치된 접속 핀(23a)에 전기적으로 접속되어 있다. 이들 접속 핀(23a)은 중계 보드(21)의 콘택트 단자(21a)에 접속되고, 그 콘택트 단자(21a)는 동축 케이블(22)을 통하여 테스트 헤드(10)의 프린트 회로 기판(11)에 접속되어 있다. 더욱이, 프린트 회로 기판(11)은, 예컨대 수백의 내부 케이블을 갖는 케이블 묶음(61)을 통하여 테스터(60)에 접속되어 있다. The connection terminal (not shown) of the probe card 30 is electrically connected to the connection pin 23a provided in the prog ring 23. These connecting pins 23a are connected to the contact terminals 21a of the relay board 21, and the contact terminals 21a are connected to the printed circuit board 11 of the test head 10 through the coaxial cable 22. It is. Further, the printed circuit board 11 is connected to the tester 60 via a cable bundle 61 having, for example, hundreds of internal cables.

이상과 같은 구성의 시험장치(1)에서는 척(71) 위의 반도체 웨이퍼(200)의 표면에, 실리콘 핑거 콘택터(50)가 접촉되고, 반도체 웨이퍼(200)에 테스트 신호를 인가하고, 또한 반도체 웨이퍼(200)로부터의 출력 신호를 수신한다. 피시험 반도체 웨이퍼(200)로부터의 출력 신호(응답 신호)는 테스터(60)에서 기대치와 비교되어, 반도체 웨이퍼(200) 위의 IC가 바르게 기능하고 있는지 여부가 검증된다. In the test apparatus 1 having the above configuration, the silicon finger contactor 50 is brought into contact with the surface of the semiconductor wafer 200 on the chuck 71, and a test signal is applied to the semiconductor wafer 200. The output signal from the wafer 200 is received. The output signal (response signal) from the semiconductor wafer under test 200 is compared with the expected value in the tester 60 to verify whether the IC on the semiconductor wafer 200 is functioning properly.

도 3 은 본 발명의 제 1 실시형태에 따른 프로브 카드의 단면도, 도 4 는 도 3 에 도시한 프로브 카드의 부분 저면도, 도 5 는 도 3 의 V-V선에 따른 부분 단면도, 도 6 은 본 발명의 제 1 실시형태에서의 실리콘 핑거 콘택터를 도시한 단면도, 도 7 은 도 6 에 도시한 실리콘 핑거 콘택터의 평면도, 도 8 은 도 6 에 도시한 실리콘 핑거 콘택터를 프로브 기판에 탑재한 상태를 도시한 도면이다.Fig. 3 is a sectional view of a probe card according to the first embodiment of the present invention, Fig. 4 is a partial bottom view of the probe card shown in Fig. 3, Fig. 5 is a partial sectional view taken along the line VV of Fig. 3, and Fig. 6 is the present invention. FIG. 7 is a plan view of the silicon finger contactor shown in FIG. 6, and FIG. 8 is a state in which the silicon finger contactor shown in FIG. 6 is mounted on the probe substrate. Drawing.

본 발명의 제 1 실시형태에 따른 프로브 카드(30)는 도 3 에 도시한 바와 같이, 다층 배선 기판으로 구성되는 프로브 기판(40)과, 프로브 기판(40)의 하부 표 면에 탑재된 복수의 실리콘 핑거 콘택터(50)와, 프로브 기판(40)이 하부에 설치되는 스티프너(35)를 구비하고 있다. As shown in FIG. 3, the probe card 30 according to the first embodiment of the present invention includes a plurality of probe boards 40 formed of a multilayer wiring board and a plurality of mounted on the lower surface of the probe board 40. The silicon finger contactor 50 and the stiffener 35 in which the probe board 40 is provided are provided.

우선, 프로브 카드(30)를 구성하는 프로브 기판(40)에 대하여 설명한다. First, the probe board 40 constituting the probe card 30 will be described.

본 실시형태에서의 프로브 기판(40)은 동 도면에 도시한 바와 같이, 코어부(42) 및 다층 배선부(43)로 구성되는 적층 구조를 갖는 베이스 기판(41)과, 상기 베이스 기판(41)의 양단에 적층 형성된 빌드업부(44)를 구비하고 있다. 베이스 기판(41)에는 그 두께 방향으로 뻗어 있는 관통홀 비어(41a)가 형성되어 있다. As shown in the figure, the probe substrate 40 in the present embodiment includes a base substrate 41 having a laminated structure composed of a core portion 42 and a multilayer wiring portion 43, and the base substrate 41. The build-up part 44 laminated | stacked and formed at both ends of () is provided. The base substrate 41 is formed with a through hole via 41a extending in the thickness direction thereof.

코어부(42)는 카본 화이버 강화 수지(CFRP)의 판재로 가공된 것으로서, CFRP부(42a) 및 절연 수지부(42b)를 갖는다. CFRP부(42a)는 카본 화이버재와, 이를 포용하여 경화되어 있는 합성 수지재료로 구성되어 있다. The core part 42 is processed from the board member of carbon fiber reinforced resin (CFRP), and has the CFRP part 42a and the insulated resin part 42b. The CFRP portion 42a is composed of a carbon fiber material and a synthetic resin material which is cured by embracing the carbon fiber material.

카본 화이버재는 카본 화이버를 엮은 카본 화이버사에 의하여 짜여진 카본 화이버 크로스(cloth)이고, 코어부(42)의 면이 전개되는 방향으로 펼쳐지도록 배향되어 있다. 이와 같은 구성의 복수의 카본 화이버재가 그 두께 방향으로 적층된 상태에서, 합성 수지 재료에 매설되어 있다. 한편, 카본 화이버재로서, 카본 화이버 크로스에 대신하여, 카본 화이버 메시 또는 카본 화이버 부직포를 사용하여도 좋다.The carbon fiber material is a carbon fiber cloth woven by carbon fiber yarn woven with carbon fibers, and is oriented so as to unfold in the direction in which the surface of the core portion 42 is developed. The plurality of carbon fiber materials having such a structure are embedded in the synthetic resin material in a state of being laminated in the thickness direction. As the carbon fiber material, a carbon fiber mesh or a carbon fiber nonwoven fabric may be used instead of the carbon fiber cross.

카본 화이버 재료를 포용하는 합성 수지 재료로서는, 예컨대 폴리살폰, 폴리에테르살폰, 폴리 페닐살폰, 폴리프탈아미드, 폴리아미드이미드, 폴리케톤, 폴리아세탈, 폴리이미드, 폴리카보네이트, 변성폴리페닐렌에테르, 폴리페닐렌옥사이드, 폴리부틸렌테레프타레이트, 폴리아크릴레이트, 폴리술폰, 폴리페닐렌술피드, 폴리 에테르에틸케톤, 테트라클로로에틸렌, 에폭시, 시아네이트에스테르, 비스마레이미드 등을 들 수 있다. As a synthetic resin material containing carbon fiber material, for example, polysulfone, polyethersulfone, polyphenylsulfone, polyphthalamide, polyamideimide, polyketone, polyacetal, polyimide, polycarbonate, modified polyphenylene ether, poly Phenylene oxide, polybutylene terephthalate, polyacrylate, polysulfone, polyphenylene sulfide, polyether ethyl ketone, tetrachloroethylene, an epoxy, a cyanate ester, bismarimide, etc. are mentioned.

절연 수지부(42b)는 CFRP부(42a)의 카본 화이버재와 관통홀 비어(41a)의 사이의 전기적 절연을 확보하기 위한 것이다. 절연 수지부(42b)를 구성하는 재료로서, 예컨대 폴리살폰이나 폴리에테르살폰 등의 상술한 합성 수지 재료를 들 수 있다. The insulated resin part 42b is for ensuring electrical insulation between the carbon fiber material of the CFRP part 42a and the through-hole via 41a. As a material which comprises the insulated resin part 42b, the synthetic resin material mentioned above, such as polysulfone and polyethersulfone, is mentioned, for example.

다층 배선부(43)는, 소위 일괄 적층법에 의하여 배선이 다층화된 부위이고, 절연층(42a) 및 배선 패턴(42b)에 의한 적층 구조를 갖는다. 절연층(42a)은 글래스 크로스에 합성 수지 재료를 함침시켜 이루어지는 프리프레그(prepreg)를 사용하여 형성된 것으로서, 상기 합성 수지 재료는 경화되어 있다. 절연층(42a)을 형성하는 합성 수지 재료로서는, 예컨대 폴리살폰이나 폴리에테르살폰 등의 상술한 합성 수지 재료를 들 수 있다. The multilayer wiring part 43 is a site | part in which wiring was multilayered by what is called a batch lamination method, and has a laminated structure by the insulating layer 42a and the wiring pattern 42b. The insulating layer 42a is formed using a prepreg formed by impregnating a glass resin with a synthetic resin material, and the synthetic resin material is cured. As a synthetic resin material which forms the insulating layer 42a, the synthetic resin materials mentioned above, such as polysulfone and polyethersulfone, are mentioned, for example.

배선 패턴(42b)은, 예컨대 동에 의하여 구성되어 있고, 각각 소망의 형상을 갖고 있다. 이 배선 패턴(42b)은 관통홀 비어(41a)에 의하여 서로 전기적으로 접속되어 있다. The wiring pattern 42b is comprised by copper, for example, and has a desired shape, respectively. The wiring patterns 42b are electrically connected to each other by the through hole vias 41a.

빌드업부(44)는, 소위 빌드업(build-up)법에 의하여 배선이 다층화된 부위이고, 절연층(44a) 및 배선 패턴(44b)에 의한 적층 구조를 갖는다. 절연층(44a)은, 예컨대 폴리살폰이나 폴리에테르살폰 등의 상술한 합성 수지 재료로 구성될 수 있다. 배선 패턴(44b)은, 예컨대 동에 의하여 구성되어 있고, 각각 소망의 형상을 갖고 있다. 이 배선 패턴(44b)은 비어(44e)에 의하여 서로 전기적으로 접속되어 있 다. 빌드업부(44)의 최상위의 배선 패턴(44b)에는 프로그 링(23)의 접속 핀(23a)이 접속되는 접속 단자(미도시)가 형성되어 있다. The build-up part 44 is a site | part in which wiring was multilayered by what is called a build-up method, and has a laminated structure by the insulating layer 44a and the wiring pattern 44b. The insulating layer 44a may be made of the above-described synthetic resin material such as polysulfone or polyethersulfone, for example. The wiring pattern 44b is comprised by copper, for example, and has a desired shape, respectively. The wiring patterns 44b are electrically connected to each other by the vias 44e. The connection terminal (not shown) to which the connection pin 23a of the programming ring 23 is connected is formed in the wiring pattern 44b of the uppermost part of the buildup part 44.

이 빌드업부(44)에는 도 5 에 도시한 바와 같이, 배선 패턴(44b)과 다른 층에 그라운드 패턴(44c)이 형성되어 있지만, 본 실시 형태에서는 이에 더하여, 접지되어 있는 더미 그라운드 패턴(44d)이 배선 패턴(44b)의 사이를 메우도록 형성되어 있다. 이에 의하여, 프로브 기판(40)의 내층의 패턴 밀도의 균일화를 도모할 수 있고, 프로브 기판(40)의 판 두께의 불균일이나 휘어짐 등을 방지할 수 있다. 한편, 도 3 에는 그라운드 패턴(44c) 및 더미 그라운드 패턴(44d)은 도시되어 있지 않다. As shown in FIG. 5, the build-up part 44 has a ground pattern 44c formed on a layer different from the wiring pattern 44b. However, in the present embodiment, in addition to this, the grounded dummy ground pattern 44d is ground. It is formed so that the wiring pattern 44b may be filled. Thereby, the pattern density of the inner layer of the probe board | substrate 40 can be made uniform, and the nonuniformity of the board thickness of the probe board | substrate 40, curvature, etc. can be prevented. Meanwhile, the ground pattern 44c and the dummy ground pattern 44d are not shown in FIG. 3.

관통홀 비어(41a)는 베이스 기판(41)의 양측으로 설치되어 있는 배선 구조, 즉 다층 배선부(43)의 배선 패턴(43b) 및 빌드업부(44)의 배선 패턴(44b)에 의한 배선 구조를, 서로 전기적으로 접속하기 위한 것이다. 관통홀 비어(41a)는 베이스 기판(41)을 관통하도록 형성된 관통홀(41b)의 내주면을 동 도금 처리함으로써 형성되어 있다. 한편, 이 동 도금에 대신하여, 또는, 이 동 도금에 더하여, 은 분말이나 동 분말을 함유하는 도전 페이스트(paste)를 관통홀(41b)에 충진함으로써 관통홀 비어를 형성하여도 좋다. 한편, 관통홀 비어(41a)로서 관통 형태의 다른, SVH(Surface Via Hole) 형태를 적용하여도 좋다.The through-hole via 41a has a wiring structure provided on both sides of the base substrate 41, that is, the wiring structure by the wiring pattern 43b of the multilayer wiring part 43 and the wiring pattern 44b of the build-up part 44. It is for connecting electrically with each other. The through hole via 41a is formed by copper plating the inner circumferential surface of the through hole 41b formed to penetrate the base substrate 41. On the other hand, in place of the copper plating, or in addition to the copper plating, the through hole via may be formed by filling the through hole 41b with a silver paste or a conductive paste containing copper powder. As the through hole via 41a, another surface via hole (SVH) form may be used.

본 실시형태에서는 도 3 에 도시한 바와 같이, 코어부(42)의 외측에 2개의 다층 배선부(20)가 상대하도록 적층되어 있고, 또한 상기 2개의 다층 배선부(43)의 각각의 외측에 2개의 빌드업부(44)가 상대하도록 적층되어 프로브 기판(40)이 구성되어 있다.  In the present embodiment, as shown in FIG. 3, two multilayer wiring portions 20 are stacked on the outer side of the core portion 42 so as to face each other, and outside each of the two multilayer wiring portions 43. Two build-up sections 44 are stacked so as to face each other to form a probe substrate 40.

이와 같이 프로브 기판(40)의 층 구성을 상하 대칭되게 함으로써, 프로브 기판(40) 자체가 갖는 휘어짐을 작게 할 수 있다. Thus, by making the layer structure of the probe board | substrate 40 up-down symmetry, the curvature which the probe board | substrate 40 itself has can be made small.

또한, 본 실시형태에서의 프로브 기판(40)은 하기 식(1)을 만족하는 열팽창률(α1)을 갖고 있다.In addition, the probe board | substrate 40 in this embodiment has the thermal expansion coefficient (alpha) 1 which satisfy | fills following formula (1).

α1=α2×△t2/△t1 … 식(1)alpha 1 = alpha 2 × Δt 2 / Δt 1. Formula (1)

단, 상기식(1)에서, α1는 상기 콘택트 기판(40)의 열팽창률이고, △t1은 시험시의 콘택트 기판(40)의 상승온도이고, α2는 피시험 반도체 웨이퍼(300)의 열팽창률이고, △t2는 시험시의 피시험 반도체 웨이퍼(300)의 상승온도이다. However, in the formula (1), α1 is the thermal expansion rate of the contact substrate 40, Δt1 is the rising temperature of the contact substrate 40 during the test, and α2 is the thermal expansion rate of the semiconductor wafer under test 300. And? T2 is the rising temperature of the semiconductor wafer under test 300 during the test.

한편, △t1 및 △t2는 각각 하기 식(2) 및 (3)을 만족한다. On the other hand, Δt1 and Δt2 satisfy the following formulas (2) and (3), respectively.

△t1=T1-Tr… 식(2)Δt1 = T1-Tr... Formula (2)

△t2=T2-Tr… 식(3)Δt2 = T2-Tr... Formula (3)

단, 상기식(2) 및 (3)에서, T1은 시험 시의 프로브 기판(40)의 온도(테스트 설정온도)이고, T2는 시험 시의 피시험 반도체 웨이퍼(200)의 온도이고, Tr은 실온이다. 한편, T2는 피시험 반도체 웨이퍼(200)로부터의 복사열, 및 실리콘 핑거 콘택터(50)로부터의 전열에 의하여 결정되기 때문에, 프로브 기판(40) 위에 탑재된 실리콘 핑거 콘택터(50)의 갯수에 기초하여 산출할 수 있다. However, in the above formulas (2) and (3), T1 is the temperature (test set temperature) of the probe substrate 40 during the test, T2 is the temperature of the semiconductor wafer 200 under test during the test, and Tr is Room temperature. On the other hand, since T2 is determined by radiant heat from the semiconductor wafer under test 200 and heat transfer from the silicon finger contactor 50, T2 is based on the number of silicon finger contactors 50 mounted on the probe substrate 40. Can be calculated.

이 상기 식(1)을 만족하는 열팽창 계수를 프로브 기판(40)이 가짐으로써, 고온상태에서의 프로브 기판(30)과 피시험 반도체 웨이퍼(200)의 팽창량을 맞출 수 있다. 그 결과로서, 고온상태에서의 프로브 기판(40)의 열팽창량과 피시험 반도체 웨이퍼(200)의 열팽창량의 차이를 작게 할 수 있다. 따라서, 실리콘 핑거 콘택 터(50)와 IC의 패드의 위치 어긋남이 큰 폭으로 저감되는 결과, 접촉 불량이 방지된다. 또한, 열팽창량의 차이가 작게 됨으로써, 피시험 반도체 웨이퍼(200)에 대하여 보다 넓은 범위에 실리콘 핑거 콘택터(50)를 배설하고, 다수의 IC를 동시에 시험을 수행할 수 있게 되고, 보다 많은 동시 측정수를 확보할 수 있게 된다.By the probe substrate 40 having a thermal expansion coefficient that satisfies the above formula (1), the expansion amount of the probe substrate 30 and the semiconductor wafer under test 200 in a high temperature state can be matched. As a result, the difference between the thermal expansion amount of the probe substrate 40 in the high temperature state and the thermal expansion amount of the semiconductor wafer 200 under test can be reduced. Therefore, the positional misalignment between the silicon finger contactor 50 and the pad of the IC is greatly reduced, resulting in poor contact. In addition, since the difference in thermal expansion amount is small, the silicon finger contactor 50 can be disposed in a wider range with respect to the semiconductor wafer under test 200, and a plurality of ICs can be tested at the same time. The number can be secured.

다음에, 프로브 카드(30)의 실리콘 핑거 콘택터(50)에 대하여 설명한다. Next, the silicon finger contactor 50 of the probe card 30 will be described.

본 실시형태에서의 실리콘 핑거 콘택터(50)는 도 6 에 도시한 바와 같이, 단차(52)가 형성된 베이스부(51)와, 후단측이 베이스부(51)에 설치되고, 선단측이 베이스부(51)로부터 돌출되어 있는 지지부(53)와, 지지부(53)의 표면에 형성된 도전부(54)를 갖고 있다. As shown in FIG. 6, the silicon finger contactor 50 according to the present embodiment has a base portion 51 with a step 52 formed thereon, and a rear end side provided at the base portion 51, and the front end side thereof has a base portion. It has the support part 53 which protrudes from 51, and the electroconductive part 54 formed in the surface of the support part 53. As shown in FIG.

한편, 본 실시형태에서 실리콘 핑거 콘택터(50)에서의 「후단측」은 프로브 기판(40)에 접촉되는 측(도 6 에서 좌측)을 가리킨다. 이에 대하여, 실리콘 핑거 콘택터(50)에서의 「선단측」은 피시험 반도체 웨이퍼(200)에 형성된 IC의 패드(210)에 접촉되는 측(도 6 에서 우측)을 가리킨다. In addition, in this embodiment, the "back end side" in the silicon finger contactor 50 points to the side (left side in FIG. 6) which contacts the probe board | substrate 40. FIG. In contrast, the "front end side" in the silicon finger contactor 50 refers to the side (right side in FIG. 6) in contact with the pad 210 of the IC formed in the semiconductor wafer under test 200.

이 실리콘 핑거 콘택터(50)는 후술하는 바와 같이, 실리콘 기판에 포토리소그라피 등의 반도체 제조 기술을 사용하여 제조되어 있고, 도 7 에 도시한 바와 같이 하나의 베이스부(51)에 대하여 복수의 지지부(53)가 핑거 형상(빗 형상)으로 설치되어 있다. 이와 같이, 공간을 두고 지지부(53) 각각을 배치함으로써, 각 지지부(53)가 각각 서로 독립하여 동작할 수 있게 되어 있다. 또한, 하나의 베이스부(51) 위에 복수개의 지지부(53)가 고정되는 결과, 좁은 피치의 IC의 패드에도 제작이 용이하고, 단위 모듈로서 처리 할 수 있다. 따라서, 프로브 카드로의 실장이 용이하고, 또한 용이하게 정확한 위치에 배설될 수 있다. As described later, the silicon finger contactor 50 is manufactured using a semiconductor manufacturing technique such as photolithography on a silicon substrate. As shown in FIG. 53 is provided in a finger shape (comb shape). Thus, by arranging each of the support parts 53 with a space, the respective support parts 53 can operate independently of each other. In addition, as a result of fixing the plurality of support portions 53 on one base portion 51, fabrication is easy even for pads of narrow pitch ICs, and can be processed as a unit module. Therefore, mounting to the probe card can be easily performed and can be easily disposed at the correct position.

또한, 반도체 제조 기술을 사용하여 콘택터(50)를 제조함으로써, 복수의 지지부(53)의 사이의 피치를 피시험 반도체 웨이퍼(200)의 패드(210) 사이의 피치와 동등하게 처리하는 것이 용이할 수 있다. In addition, by manufacturing the contactor 50 using a semiconductor manufacturing technique, it is easy to process the pitch between the plurality of support portions 53 to be equal to the pitch between the pads 210 of the semiconductor wafer under test 200. Can be.

더욱이, 반도체 제조 기술을 사용함으로써, 콘택터(50)를 소형화할 수 있기 때문에, 프로브 카드(30)의 동작 가능한 주파수 범위를 500MHz 이상으로 하여도 파형 품질이 양호한 프로브 카드가 실현될 수 있다.Moreover, since the contactor 50 can be miniaturized by using the semiconductor manufacturing technique, even if the operable frequency range of the probe card 30 is 500 MHz or more, a probe card with good waveform quality can be realized.

또한, 콘택터(50)의 소형화에 의하여, 프로브 카드(30)에 탑재되는 콘택트(터)의 수를 예컨대 2000 이상으로 증대할 수 있고, 동시 측정수를 증가시킬 수 있다. Further, by miniaturization of the contactor 50, the number of contacts (teres) mounted on the probe card 30 can be increased to, for example, 2000 or more, and the number of simultaneous measurements can be increased.

이 실리콘 핑거 콘택터(50)의 베이스부(51)에 형성된 단차(52)는 도 6 에 도시한 바와 같이, 베이스부(51)에서 선단측의 높이에 대하여 후단측의 높이가 상대적으로 낮아지도록 형상을 갖고 있다. 이 단차(52)는 깊이(H) 및 길이(L)를 갖고 있다.As shown in FIG. 6, the step 52 formed in the base 51 of the silicon finger contactor 50 has a shape such that the height of the rear end side is relatively lower than the height of the front end side of the base 51. Have This step 52 has a depth H and a length L. FIG.

지지부(53)의 윗면에는 실리콘 핑거 콘택터(50)의 다른 부분부터 도전층(54)을 전기적으로 절연하기 위한 절연층(53a)이 형성되어 있다. 이 절연층(53a)은 예컨대 SiO2 층이나 붕소 도핑층으로 구성되어 있다. An insulating layer 53a is formed on the upper surface of the support 53 to electrically insulate the conductive layer 54 from another portion of the silicon finger contactor 50. This insulating layer 53a is, for example, SiO 2 Layer and a boron doped layer.

이 절연층(53a)의 표면에 도전부(54)가 형성되어 있다. 도전부(54)를 구성하는 재료로서는, 니켈, 알루미늄, 동, 금, 니켈코발트, 니켈파라디움, 로지움, 니켈 금, 이리지움, 그 외의 용착(deposit) 가능한 재료이다. 한편, 도전부(54)의 선단을 날카로운 형상으로 하는 것이 바람직하다. 이에 의하여, 실리콘 핑거 콘택터(50)와 패드(210)의 접촉 시의 스크러빙 효과를 높일 수 있다. The conductive part 54 is formed in the surface of this insulating layer 53a. Examples of the material constituting the conductive portion 54 are nickel, aluminum, copper, gold, nickel cobalt, nickel palladium, rhodium, nickel gold, iridium, and other depositable materials. On the other hand, it is preferable to make the tip of the electroconductive part 54 into a sharp shape. As a result, the scrubbing effect at the time of contact between the silicon finger contactor 50 and the pad 210 can be enhanced.

이상과 같은 구성의 실리콘 핑거 콘택터(50)는 도 3 에 도시한 바와 같이, 피시험 반도체 웨이퍼(200)에 형성된 IC의 패드(210)에 대향하도록, 프로브 기판(40)에 장착되어 있다. 한편, 도 3 에는 2개의 실리콘 핑거 콘택터(50) 밖에 도시되어 있지 않지만, 실제로는 다수의 실리콘 핑거 콘택터(50)가 프로브 기판(40) 위에 배열되어 있다.As shown in FIG. 3, the silicon finger contactor 50 having the above configuration is attached to the probe substrate 40 so as to face the pad 210 of the IC formed in the semiconductor wafer 200 under test. Meanwhile, although only two silicon finger contactors 50 are shown in FIG. 3, a plurality of silicon finger contactors 50 are actually arranged on the probe substrate 40.

각 실리콘 핑거 콘택터(50)는 도 8 에 도시한 바와 같이, 베이스부(51)에 형성된 단차(52)의 모서리부(52a)(52b)가 프로브 기판(40)의 표면에 접촉되도록, 프로브 기판(40)에 접착되어 있다. 실리콘 핑거 콘택터(50)와 프로브 기판(40)을 접착하는 접착제로서는, 예컨대 자외선 경화형 접착제, 온도 경화형 접착제, 또는 열가소성 접착제 등을 들 수 있다. 한편, 베이스부(51)는 넓은 면적이기 때문에, 충분한 접착 강도를 얻을 수 있다. As illustrated in FIG. 8, each silicon finger contactor 50 has a probe substrate such that the edge portions 52a and 52b of the step 52 formed in the base portion 51 contact the surface of the probe substrate 40. It is adhered to 40. As an adhesive agent which adhere | attaches the silicone finger contactor 50 and the probe board | substrate 40, an ultraviolet curable adhesive, a temperature hardening adhesive, a thermoplastic adhesive, etc. are mentioned, for example. On the other hand, since the base part 51 has a large area, sufficient adhesive strength can be obtained.

본 실시형태에서는 베이스부(51)에 형성된 단차(52)를 이용하여, 프로브 기판(40) 위에 실리콘 핑거 콘택터(50)를 탑재하기 때문에, 실리콘 핑거 콘택터(50)가 프로브 기판(40)에 대하여 단차(52)의 깊이(H) 및 길이(L)의 비에 따른 각도(β)로 경사되어 있다. In the present embodiment, since the silicon finger contactor 50 is mounted on the probe substrate 40 using the step 52 formed in the base portion 51, the silicon finger contactor 50 with respect to the probe substrate 40. It is inclined at an angle β depending on the ratio of the depth H and the length L of the step 52.

즉, 본 실시형태에 따른 프로브 카드(30)에서는 단차(52)의 깊이(H)와 길이(L)의 비를 제어함으로써, 실리콘 핑거 콘택터(50)를 프로브 기판(40)에, 예컨대 54.7°이하의 소망의 정확한 각도(β)로 탑재하는 것이 용이할 수 있다. 이에 의하여, 최초에 접촉하는 실리콘 핑거 콘택터(50)의 오버 드라이브량에 대한 스크러브량의 비(스크러브량/오버 드라이브량)를 작게 할 수 있기 때문에, 피시험 반도체 웨이퍼(200)의 패드(210)가 소형화되어도, 상기 패드(210)와의 접촉 불량을 방지할 수 있다. That is, in the probe card 30 according to the present embodiment, the silicon finger contactor 50 is placed on the probe substrate 40, for example, 54.7 degrees by controlling the ratio of the depth H and the length L of the step 52. It may be easy to mount at the desired desired angle β below. Thereby, since the ratio (scrub amount / overdrive amount) of the scrub amount with respect to the overdrive amount of the silicon finger contactor 50 currently contacting can be made small, the pad of the semiconductor wafer 200 under test ( Even if the size 210 is downsized, poor contact with the pad 210 can be prevented.

한편, 프로브 기판(40)에 대한 실리콘 핑거 콘택터(50)의 경사 각도(β)는 작을수록 바람직하지만, 이 각도(β)가 낮아지면, 프로브 기판(40) 위에 설치된 콘덴서 등에 부딪힐 염려가 있다. On the other hand, the smaller the inclination angle β of the silicon finger contactor 50 with respect to the probe substrate 40 is, the smaller the angle β is. .

도 3 및 도 4 에 도시한 바와 같이, 프로브 기판(40)의 아랫면에는 접속 트레이스(40a)가 설치되어 있다. 이 접속 트레이스(40a)에는 본딩 와이어(40b)를 통하여, 실리콘 핑거 콘택터(50)의 도전부(54)로 전기적으로 접속되어 있다. 더욱이, 이 접속 트레이스(40a)는 프로브 기판(40)의 아랫측의 빌드업부(44)의 최하층에 설치된 비어(44e)에 전기적으로 접속되어 있다. 한편, 본딩 와이어(40b)의 대신에, 솔더 볼을 사용하여 접속 트레이스(40e)와 도전부(44)를 전기적으로 접속하여도 좋다.As shown in FIG. 3 and FIG. 4, the connection trace 40a is provided in the lower surface of the probe board 40. As shown in FIG. The connection trace 40a is electrically connected to the conductive portion 54 of the silicon finger contactor 50 via the bonding wire 40b. Moreover, this connection trace 40a is electrically connected to the via 44e provided in the lowest layer of the buildup part 44 below the probe board 40. In addition, you may electrically connect the connection trace 40e and the electroconductive part 44 using the solder ball instead of the bonding wire 40b.

도 3 에 도시한 바와 같이, 실리콘 핑거 콘택터(50)가 장착된 프로브 기판(40)은 스티프너(35)에 설치되어 있다. 이 때, 프로브 기판(40)과 스티프너(35)의 사이에 심 등을 개장시켜서, 프로브 기판(40)에 장착된 모든 실리콘 핑거 콘택터(50)의 선단에 의하여 구성되는 프로브 높이면(PL)이, 피시험 반도체 웨이퍼(200)의 표면(200a)에 대하여 실질적으로 평행하게 되도록 조정하여, 프로브 기 판(40)이 스티프너(35)에 설치되어 있다. 이에 의하여, 프로브 기판(40)에 장착된 실리콘 핑거 콘택터(50)의 높이 방향의 불균일을 억제할 수 있다.As shown in FIG. 3, the probe substrate 40 on which the silicon finger contactor 50 is mounted is provided on the stiffener 35. At this time, the core height is extended between the probe substrate 40 and the stiffener 35, so that the probe height surface PL constituted by the tips of all the silicon finger contactors 50 mounted on the probe substrate 40, The probe substrate 40 is provided in the stiffener 35 by adjusting it to be substantially parallel to the surface 200a of the semiconductor wafer under test 200. Thereby, the nonuniformity of the height direction of the silicon finger contactor 50 attached to the probe board | substrate 40 can be suppressed.

이상과 같은 구성의 프로브 카드(30)를 사용한 테스트에서는 상기 프로브 카드(30) 위에 피시험 반도체 웨이퍼(200)가 이동하면, 프로브 기판(40) 위의 실리콘 핑거 콘택터(50)와, 피시험 반도체 웨이퍼(200) 위의 패드(210)가 서로 기계적 및 전기적으로 접속된다. 그 결과로서, 패드(210)로부터 프로브 기판(40)의 최상위에 형성된 접속단자(미도시)에 이르는 신호로가 형성된다. 한편, 실리콘 핑거 콘택터(50)의 좁은 피치는 접속 트레이스(40a), 프로브 기판(40)의 배선 패턴(43b)(44b)을 통하여, 큰 간격으로 팬 아웃(확대)되어 있다. In the test using the probe card 30 having the above-described configuration, when the semiconductor wafer 200 under test moves on the probe card 30, the silicon finger contactor 50 on the probe substrate 40 and the semiconductor under test The pads 210 on the wafer 200 are mechanically and electrically connected to each other. As a result, a signal path from the pad 210 to a connection terminal (not shown) formed on the uppermost side of the probe substrate 40 is formed. On the other hand, the narrow pitch of the silicon finger contactor 50 is fan-out (expanded) by a large space | interval through the connection trace 40a and the wiring patterns 43b and 44b of the probe board 40.

실리콘 핑거 콘택터(50)가 패드(210)에 접촉되는 때, 실리콘 핑거 콘택터(50)가 프로브 기판(40)에 대하여 경사지게 탑재되어 있기 때문에, 긴 길이의 지지부(53)가 탄성 변형된다. 이 탄성 변형에 의하여, 도전부(54)의 선단이 패드(210)의 표면에 형성된 금속 산화막을 깎아내서(스크러빙), 실리콘 핑거 콘택터(50)와 패드(210)의 전기적인 접속이 확립된다. 여기서, 지지부(53)의 길이, 폭 및 두께는 필요로 하는 패드(210)로의 누름력 및 필요로 하는 탄성 변형량에 기초하여 결정된다. When the silicon finger contactor 50 is in contact with the pad 210, since the silicon finger contactor 50 is mounted inclined with respect to the probe substrate 40, the long support 53 is elastically deformed. By this elastic deformation, the tip of the conductive portion 54 scrapes off the metal oxide film formed on the surface of the pad 210 (scrubing), thereby establishing electrical connection between the silicon finger contactor 50 and the pad 210. Here, the length, width and thickness of the support 53 are determined based on the pressing force to the pad 210 and the amount of elastic deformation required.

도 9 는 본 발명의 제 2 실시형태에서의 실리콘 핑거 콘택터를 도시한 단면도이다. 9 is a cross-sectional view showing a silicon finger contactor in a second embodiment of the present invention.

본 발명의 제 2 실시형태에서의 실리콘 핑거 콘택터(50')는, 복수의 단차(52')가 계단 형상으로 형성되어 있다. 이에 의하여, 프로브 기판(40) 위에 탑재 된 실리콘 핑거 콘택터(50)의 지지점이 증가하기 때문에, 프로브 기판(40)에 대한 실리콘 핑거 콘택터(50)의 설치 안정성이 향상된다. In the silicon finger contactor 50 'according to the second embodiment of the present invention, a plurality of steps 52' are formed in a step shape. Thereby, since the support point of the silicon finger contactor 50 mounted on the probe board | substrate 40 increases, the installation stability of the silicon finger contactor 50 with respect to the probe board | substrate 40 improves.

이하에, 본 실시형태에 따른 프로브 카드(30)의 제조 방법의 일례에 대하여 설명한다. Below, an example of the manufacturing method of the probe card 30 which concerns on this embodiment is demonstrated.

도 10 ~ 도 30 은 본 발명의 제 1 실시형태에 따른 실리콘 핑거 콘택터를 제조하기 위한 각 공정을 도시한 도면, 도 31A ~ 도 31C 는 본 발명의 제 1 실시형태에서의 다수의 실리콘 핑거 콘택터를 동시에 제조하기 위한 실리콘 웨이퍼와 그 절단위치를 도시한 평면도이다. 10 to 30 show each process for manufacturing a silicon finger contactor according to the first embodiment of the present invention, and FIGS. 31A to 31C show a plurality of silicon finger contactors in the first embodiment of the present invention. It is a top view which shows the silicon wafer and its cutting position for manufacturing simultaneously.

본 실시형태에서는, 포토리소그라피 등의 반도체 제조 기술을 사용하여, 실리콘 핑거 콘택터(50)를 다수의 쌍으로 실리콘 기판(55) 위에 형성하고, 그 후 콘택터(50)의 각 쌍을 분리한다. In this embodiment, using a semiconductor manufacturing technique such as photolithography, the silicon finger contactors 50 are formed on the silicon substrate 55 in plural pairs, and then each pair of the contactors 50 is separated.

본 실시형태에 따른 제조 방법에서는 도 10 에 도시한 제 1 공정에서, 우선 SOI 웨이퍼(55)를 준비한다. 이 SOI 웨이퍼(55)는 상하의 2층의 Si층(55a)과, 상기 2층의 Si층(55a)의 사이에 끼워져서 적층된 1층의 SiO2 (이산화 실리콘)층(55b)을 갖는 2층 SOI 웨이퍼이다. 이 SOI 웨이퍼(55)가 갖는 SiO2층(55b)은 지지부(53)를 형성하는 때에, 에징(edging) 스토퍼로서 기능한다.In the manufacturing method which concerns on this embodiment, the SOI wafer 55 is prepared first in the 1st process shown in FIG. This SOI wafer 55 is sandwiched between two upper and lower Si layers 55a and the two Si layers 55a and stacked with one layer of SiO 2. It is a two-layer SOI wafer having a (silicon dioxide) layer 55b. The SiO 2 layer 55b of this SOI wafer 55 functions as an edging stopper when forming the support portion 53.

다음에서, 도 11 에 도시한 제 2 공정에서 SOI 웨이퍼(55)의 하부 표면에 SiO2 (이산화 실리콘)층(57)을 형성한다. 이 SiO2층(57)은 베이스부(51)에 단차(52)를 형성하는 때에 에징 마스크 패턴으로서 기능한다. Next, an SiO 2 (silicon dioxide) layer 57 is formed on the lower surface of the SOI wafer 55 in the second process shown in FIG. The SiO 2 layer 57 functions as an edging mask pattern when the step 52 is formed in the base portion 51.

다음에, 도 12 에 도시한 제 3 공정에서, SiO2층(57) 위에 레지스트층(56a)을 형성한다. 이 공정에서는 특별히 도시하지 않으나, 우선 SiO2층(57)에 포토 레지스트막을 형성하고, 이 포토 레지스트막 위에 포토 마스크를 중첩시킨 상태에서 자외선을 노광하여 큐어(응고)시킴으로써, SiO2층(57) 위의 일부에 레지스트층(56a)이 형성된다. 한편, 포토 레지스트막에서 자외선이 노광되지 않았던 부분은 용해되어, SiO2층(57) 위로부터 씻어 내려진다. 이 레지스트층(56a)은 다음의 제 4 공정에서 에징 마스크 패턴으로서 사용된다.Next, in the third process shown in FIG. 12, a resist layer 56a is formed over the SiO 2 layer 57. As shown in FIG. Although not specifically illustrated in this step, the SiO 2 layer 57 is formed by first forming a photoresist film on the SiO 2 layer 57 and by curing ultraviolet rays by exposing the photomask on the photoresist film. A portion of the resist layer 56a is formed. On the other hand, part of the ultraviolet light was not exposed in the photoresist film is dissolved, SiO 2 layer 57 is made up from the wash. This resist layer 56a is used as an edging mask pattern in the next fourth step.

다음에, 도 13 에 도시한 제 4 공정에서, SOI 웨이퍼(55) 하부에 형성된 SiO2층(57)에, 예컨대 RIE(Reactive Ion Etching) 등의 수법을 사용하여 에칭 처리를 수행한다. 이 에칭 처리가 완료되면, 도 14 에 도시한 제 5 공정에서 레지스트층(56a)을 제거한다. Next, in the fourth process shown in FIG. 13, etching treatment is performed on the SiO 2 layer 57 formed under the SOI wafer 55 using a technique such as Reactive Ion Etching (RIE) or the like. When this etching process is completed, the resist layer 56a is removed in the fifth process shown in FIG.

다음에, 도 15A 에 도시한 제 6 공정에서, SOI 웨이퍼(55) 상부 표면에 레지스트층(56b)을 형성한다. 이 레지스트층(56b)은 상술한 제 3 공정과 마찬가지의 요령으로, 도 15B 에 도시한 바와 같이, SOI 웨이퍼(55)의 상부 표면에 핑거 형상(빗 형상)으로 형성된다. Next, in the sixth step shown in FIG. 15A, a resist layer 56b is formed on the top surface of the SOI wafer 55. As shown in FIG. The resist layer 56b is formed in a finger shape (comb shape) on the upper surface of the SOI wafer 55 as shown in FIG. 15B in the same manner as in the above-described third step.

다음에, 도 16 에 도시한 제 7 공정에서, SOI 웨이퍼(55)의 윗측의 Si층(55a)에 대하여 에칭 처리를 수행한다. 이 에칭 처리의 수법으로서는 DRIE(Deep Reactive Ion Etching)법을 들 수 있다. 이 에칭 처리에 의하여, SOI 웨이퍼(55)의 윗측의 Si층(55a)이 핑거 형상(빗 형상)으로 형성된다. 이 때, SOI 웨이퍼(55)의 SiO2층(55b)이 에칭 스토퍼로서 기능한다. 이 에칭 처리가 완료되면, 도 17 에 도시한 제 8 공정에서 레지스트층(56b)을 제거한다.Next, in the seventh step shown in FIG. 16, an etching process is performed on the Si layer 55a on the upper side of the SOI wafer 55. As a method of this etching process, DRIE (Deep Reactive Ion Etching) method is mentioned. By this etching process, the Si layer 55a on the upper side of the SOI wafer 55 is formed in a finger shape (comb shape). At this time, the SiO 2 layer 55b of the SOI wafer 55 functions as an etching stopper. When this etching process is completed, the resist layer 56b is removed in the eighth step shown in FIG.

다음에, 도 18 에 도시한 제 9 공정에서, SOI 웨이퍼(55)의 상부 표면에 SiO2층(53a)을 형성한다. 이 SiO2층(53a)은 지지부(53)의 절연층으로서 기능한다. Next, in the ninth step shown in FIG. 18, the SiO 2 layer 53a is formed on the upper surface of the SOI wafer 55. This SiO 2 layer 53a functions as an insulating layer of the support portion 53.

다음에, 도 19 에 도시한 제 10 공정에서, 상술한 제 3 공정과 마찬가지의 요령으로, SOI 웨이퍼(55)의 하부 표면 위의 일부 및 SiO2층(57) 위에 레지스트층(56c)을 형성한다. Next, in the tenth step shown in FIG. 19, a resist layer 56c is formed on a part of the lower surface of the SOI wafer 55 and on the SiO 2 layer 57 in the same manner as in the third step described above. do.

다음에, 도 20 에 도시한 제 11 공정에서, SOI 웨이퍼(55)의 아랫측의 Si층(55a)에 대하여 에칭 처리를 수행한다. 이 에칭 처리의 구체적인 수법으로서는, 제 7 공정과 마찬가지의 DRIE법을 들 수 있다. 이 에칭 처리에 의하여, 아랫측의 Si층(55a)가 깊이(h)만큼 제거된다. 이 깊이(h)는 DRIE에서의 에징 시간을 제어함으로써 설정된다. 이 에칭 처리가 완료되면 도 21 에 도시한 제 12 공정에서 레지스트층(56c)을 제거한다. Next, in the eleventh step shown in FIG. 20, an etching process is performed on the Si layer 55a on the lower side of the SOI wafer 55. As a specific method of this etching process, the DRIE method similar to the 7th process is mentioned. By this etching process, the lower Si layer 55a is removed by the depth h. This depth h is set by controlling the edging time in the DRIE. When this etching process is completed, the resist layer 56c is removed in the twelfth step shown in FIG.

다음에, 도 22 에 도시한 제 13 공정에서, SOI 웨이퍼(55)의 상부 표면에 형성된 SiO2층(53a)의 상부에, 금 및 티탄으로 구성되는 시드층(54a)을 성막한다. 이 시드층(54a)을 성막하는 수법으로서는, 진공 증착, 스퍼터링, 기상 데포지션 등을 들 수 있다. Next, in the thirteenth step shown in FIG. 22, a seed layer 54a made of gold and titanium is formed over the SiO 2 layer 53a formed on the upper surface of the SOI wafer 55. As a method of forming this seed layer 54a, vacuum vapor deposition, sputtering, vapor phase deposition, etc. are mentioned.

다음에, 도 23 에 도시한 제 14 공정에서, 상술한 제 3 공정과 마찬가지의 요령으로 시드층(54a)의 일부 위에 레지스트층(56d)을 형성한다. Next, in the 14th process shown in FIG. 23, the resist layer 56d is formed on a part of seed layer 54a by the same method as the 3rd process mentioned above.

다음에, 도 24 에 도시한 제 15 공정에서 시드층(54a) 위에 니켈코발트를 도금 처리함으로써 니켈코발트막(54b)을 성막한다. 이 도금 처리가 완료되면, 도 25 에 도시한 제 16 공정에서 레지스트층(56d)을 제거한다.Next, the nickel cobalt film 54b is formed by plating nickel cobalt on the seed layer 54a in the fifteenth step shown in FIG. When this plating process is completed, the resist layer 56d is removed in the sixteenth step shown in FIG.

다음에, 도 26 에 도시한 제 17 공정에서, 상술한 제 3 공정과 마찬가지의 요령으로, 니켈코발트막(54b)의 일부 위에 레지스트층(56e)을 형성한다. Next, in the seventeenth step shown in FIG. 26, the resist layer 56e is formed on a part of the nickel cobalt film 54b in the same manner as in the third step described above.

다음에, 도 27 에 도시한 제 18 공정에서, 니켈 코발트막(54b) 위에 금을 도금 처리함으로써 금도금막(54c)을 성막한다. 이 도금 처리가 완료되면, 도 28 에 도시한 제 19 공정에서 레지스트층(56e)을 제거한다.Next, in the eighteenth step shown in FIG. 27, a gold plated film 54c is formed by plating gold on the nickel cobalt film 54b. When this plating process is completed, the resist layer 56e is removed in the nineteenth step shown in FIG.

다음에, 도 29 에 도시한 제 20 공정에서 시드층(43a)의 선단부를 제거하면, 도 30 에 도시한 제 21 공정에서, SOI 웨이퍼(55)의 아랫측의 Si층(55a)에 대하여 에칭 처리를 수행한다. 이 에칭 처리의 구체적인 방법으로서는, 제 7 공정과 마찬가지의 DRIE법을 들 수 있다. 이 때, SOI 웨이퍼(55)의 하부 표면에 형성된 SiO2층(57), 및 SOI 웨이퍼(55)의 SiO2층(55b)이 에칭 스토퍼로서 기능한다. 이 에칭 처리에 의하여, 아랫측의 Si층(55a)이 또한 깊이(H)만큼 제거되고, 베이스부(51)의 단차(52)가 형성된다. 이 깊이(H)는 DRIE에서의 에징 시간을 제어함으로써 설정된다. Next, when the front end portion of the seed layer 43a is removed in the twentieth step shown in FIG. 29, in the twenty-first step shown in FIG. 30, the Si layer 55a on the lower side of the SOI wafer 55 is etched. Perform the process. As a specific method of this etching process, the DRIE method similar to the 7th process is mentioned. At this time, the SiO 2 layer 57 formed on the lower surface of the SOI wafer 55 and the SiO 2 layer 55b of the SOI wafer 55 function as an etching stopper. By this etching process, the lower Si layer 55a is further removed by the depth H, and the step 52 of the base part 51 is formed. This depth H is set by controlling the edging time in the DRIE.

다음에, 제 22 공정에서, SOI 웨이퍼(55)의 하부 표면에 형성된 SiO2층(57), 및 SOI 웨이퍼(55)가 갖는 SiO2층(55b)이 드라이 에칭에 의하여 제거되고, 도 6 에 도시한 실리콘 핑거 콘택터(50)가 완성된다. 이 때, SOI 웨이퍼(55)가 갖는 SiO2층(55b)의 제거에 의하여, 지지부(53)끼리의 사이에 공간이 형성된다. Next, in the twenty-second process, the SiO 2 layer 57 formed on the lower surface of the SOI wafer 55, and the SiO 2 layer 55b included in the SOI wafer 55 are removed by dry etching, and in FIG. 6. The illustrated silicon finger contactor 50 is completed. At this time, a space is formed between the supporting portions 53 by removing the SiO 2 layer 55b included in the SOI wafer 55.

다음에, 이상과 같이 실리콘 핑거 콘택터(50)가 제조된 SOI 웨이퍼(55)를, 예컨대 도 31A 에 도시한 A-A선, B-B선, C-C선에서 다이싱에 의하여 절단한다. 그 절단된 SOI 웨이퍼(55)를, 도 31B 에 도시한 바와 같이, 실리콘 핑거 콘택터(50)의 그룹마다에, 필요에 따라 또한 작게 절단한다. 즉, 도 31C 에 도시한 바와 같이, 각 그룹에 소정의 수의 실리콘 핑거 콘택터(50)가 구비되도록, 도 31B 에 도시한 바와 같이 SOI 웨이퍼(55)를 또한 D-D선, E-E선으로 절취한다. Next, the SOI wafer 55 in which the silicon finger contactor 50 is manufactured as described above is cut by dicing, for example, on the A-A line, the B-B line, and the C-C line shown in FIG. 31A. As shown in FIG. 31B, the cut SOI wafer 55 is cut into small groups as needed for each group of the silicon finger contactors 50. As shown in FIG. That is, as shown in FIG. 31C, the SOI wafer 55 is also cut into D-D and E-E lines as shown in FIG. 31B so that a predetermined number of silicon finger contactors 50 are provided in each group.

다음에, 프로브 기판(40)의 소정 위치에 접착제를 도포하고, 이상과 같이 제조된 실리콘 핑거 콘택터(50)를 상기 소정 위치에 얹어놓고, 실리콘 핑거 콘택터(50)를 프로브 기판(40)에 접착한다. 이 때, 베이스부(51)에 형성된 단차(52)의 모서리부(52a)(52b)가 프로브 기판(40)의 표면에 접촉되도록, 실리콘 핑거 콘택터(50)를 프로브 기판(400)에 탑재한다. 이에 의하여, 단차(52)의 깊이(H)와 길이(L)의 비에 따른 경사 각도(β)로, 실리콘 핑거 콘택터(50)를 프로브 기판(40)에 설치된다.Next, an adhesive is applied to a predetermined position of the probe substrate 40, the silicon finger contactor 50 manufactured as described above is placed on the predetermined position, and the silicon finger contactor 50 is adhered to the probe substrate 40. do. At this time, the silicon finger contactor 50 is mounted on the probe substrate 400 so that the edge portions 52a and 52b of the step 52 formed on the base portion 51 contact the surface of the probe substrate 40. . As a result, the silicon finger contactor 50 is provided on the probe substrate 40 at an inclination angle β depending on the ratio of the depth H of the step 52 to the length L. FIG.

그렇게 하여, 프로브 기판(40)에 설치된 접속 트레이스(41a)와, 실리콘 핑거 콘택터(50)의 도전부(54)를 본딩 와이어(41b)에 의하여 접속함으로써, 본 실시형태에 따른 프로브 카드(30)가 완성된다.Thus, the probe card 30 according to the present embodiment is connected by connecting the connection trace 41a provided on the probe substrate 40 and the conductive portion 54 of the silicon finger contactor 50 with the bonding wire 41b. Is completed.

도 32 는 본 발명의 제 3 실시형태에서의 실리콘 핑거 콘택터를 도시한 단면 도이다.It is sectional drawing which shows the silicon finger contactor in 3rd embodiment of this invention.

본 발명의 제 3 실시형태에 따른 실리콘 핑거 콘택터(50")는 3층의 Si층(55a)과, 상기 3층의 Si층의 사이에 각각 끼워져 적층된 2층의 SiO2층(55b)을 갖는 3층 SOI 웨이퍼를 기본으로 하여 구성되어 있다. The silicon finger contactor 50 "according to the third embodiment of the present invention comprises two layers of Si02 55a and two layers of SiO 2 layer 55b sandwiched and sandwiched between the three layers of Si. It is comprised based on the three-layer SOI wafer which has.

본 실시형태에서는, 베이스부(51")의 단차(52)를 형성하는 때에, 에징 시간을 제어하는 대신에, 상기 SOI 웨이퍼가 갖는 아랫측의 SiO2층(55b)을 에징 스토퍼로서 사용함으로써, 단차(52)의 깊이(H)를 고정도로 설정할 수 있다.In this embodiment, when forming the step 52 of the base part 51 ", instead of controlling the edging time, by using the lower SiO 2 layer 55b of the SOI wafer as an edging stopper, The depth H of the step 52 can be set with high accuracy.

한편, 본 실시형태에서는 지지부(53)를 형성하기 위하여 SOI 웨이퍼의 하부 표면으로부터 Si층(55a)을 에칭 처리할 때, 상기 SOI 웨이퍼의 아랫측의 SiO2층(55b)을 제거할 필요가 있다. On the other hand, in the present embodiment, when etching the Si layer 55a from the lower surface of the SOI wafer to form the supporting portion 53, it is necessary to remove the SiO 2 layer 55b on the lower side of the SOI wafer. .

이하에, 본 발명의 실시형태에 따른 프로브 카드 제조 장치에 대하여 설명한다. EMBODIMENT OF THE INVENTION Below, the probe card manufacturing apparatus which concerns on embodiment of this invention is demonstrated.

도 33 은 본 발명의 실시형태에 따른 프로브 카드 제조 장치의 전체의 구성을 도시한 개략도, 도 34 는 실리콘 핑거 콘택터를 파지하지 않은 상태의 도 33 의 XXXIV부의 확대도, 도 35 는 실리콘 핑거 콘택터를 파지한 상태의 도 33 의 XXXIV부의 확대도이다. 33 is a schematic view showing the entire configuration of a probe card manufacturing apparatus according to an embodiment of the present invention, FIG. 34 is an enlarged view of the XXXIV portion of FIG. 33 without holding the silicon finger contactor, FIG. 35 is a silicon finger contactor. An enlarged view of the XXXIV portion in FIG. 33 in a gripped state.

본 발명의 실시형태에 따른 프로브 카드 제조 장치(100)는, 상술한 도 10 ~ 도 31C에 의하여 제조된 실리콘 핑거 콘택터(50)를 프로브 기판(40) 위에 탑재하기 위한 장치이다. The probe card manufacturing apparatus 100 according to the embodiment of the present invention is a device for mounting the silicon finger contactor 50 manufactured by the above-described FIGS. 10 to 31C on the probe substrate 40.

이 프로브 카드 제조 장치(100)는, 도 33 에 도시한 바와 같이 실리콘 핑거콘택터(50)를 흡착하여 파지하는 흡착 유니트(131)와, 프로브 기판(40)의 소정 위치에 접착제(45)를 도포하는 도포 유니트(132)와, 프로브 기판(40)에 대하는 실리콘 핑거 콘택터(50)의 상대적인 높이를 측정하는 측정 유니트(134)와, 프로브 기판(40)이나 실리콘 핑거 콘택터(50)의 위치나 자세를 인식하기 위한 카메라 유니트(140)와, 실리콘 핑거 콘택터(50)에 대하여 프로브 기판(40)을 상대 이동시키는 이동 스테이지(150)를 구비하고 있다.As shown in FIG. 33, the probe card manufacturing apparatus 100 applies an adsorption unit 131 for adsorbing and holding a silicon finger contactor 50 and an adhesive 45 at a predetermined position of the probe substrate 40. Position and posture of the application unit 132, the measurement unit 134 for measuring the relative height of the silicon finger contactor 50 with respect to the probe substrate 40, and the probe substrate 40 or the silicon finger contactor 50. The camera unit 140 and the movement stage 150 for relatively moving the probe substrate 40 with respect to the silicon finger contactor 50 are provided.

흡착 유니트(131)는 실리콘 핑거 콘택터(50)의 윗면을 접촉하여 흡착하기 위한 흡착면(131a)를 그 선단에 갖고 있다. 이 흡착면(131a)은 도 34 에 도시한 바와 같이, 프로브 기판(40)에 대하는 실리콘 핑거 콘택터(50)의 설치 각도(β)와 실질적으로 동일한 각도를 갖는 경사면으로 구성되어 있다. The adsorption unit 131 has an adsorption surface 131a at its tip for adsorbing on the upper surface of the silicon finger contactor 50. As shown in FIG. 34, this adsorption surface 131a is comprised by the inclined surface which has an angle substantially equal to the installation angle (beta) of the silicon finger contactor 50 with respect to the probe board | substrate 40. As shown in FIG.

이 흡착면(131a)에는 흡착 유니트(131)를 관통하는 통로(131b)의 한쪽 끝이 개구되어 있다. 이 통로(131b)의 다른쪽 끝은 도 33 에 도시한 바와 같이, 진공 펌프(120)에 연통되어 있다.One end of the passage 131b penetrating the adsorption unit 131 is opened in this adsorption surface 131a. The other end of this passage 131b is in communication with the vacuum pump 120, as shown in FIG.

또한, 본 실시형태에서는 흡착면(131a)에 도 34 및 도 35 에 도시한 바와 같이, 실리콘 핑거 콘택터(50)의 후단이 결합되는 단차부(131c)가 형성되어 있다. In addition, in this embodiment, as shown in FIG. 34 and FIG. 35, the step | step part 131c which the rear end of the silicon finger contactor 50 couple | bonds is formed in the adsorption surface 131a.

이에 의하여, 흡착 유니트(131)에 파지된 실리콘 핑거 콘택터(50)가 상기 흡착면(131a)에 대하여 미동하는 것을 규제할 수 있게 되어 있다. 그 결과로서, 프로브 기판(40) 위의 소정 위치에 대하여 실리콘 핑거 콘택터(50)를 고정도로 위치 결정하여 접착할 수 있기 때문에, 테스트 시의 접촉 불량의 방지를 도모할 수 있다. As a result, the silicon finger contactor 50 held by the adsorption unit 131 can be controlled to finely move with respect to the adsorption surface 131a. As a result, since the silicon finger contactor 50 can be precisely positioned and bonded to a predetermined position on the probe substrate 40, contact failure during the test can be prevented.

이에 대하여, 한쪽 방향의 흡착면(131a)에 단차부(131c)가 형성되어 있지 않은 경우에는, 접착제(45)의 표면 장력이 흡착 유니트(131)의 흡착력에 저항함으로써, 실리콘 핑거 콘택터(50)가 흡착면(131a)을 미끄러져서, 소정 위치로부터 어긋난 상태에서 실리콘 핑거 콘택터(50)가 프로브 기판(40)에 접착될 염려가 있다.On the other hand, when the stepped portion 131c is not formed on the adsorption face 131a in one direction, the surface tension of the adhesive 45 resists the adsorption force of the adsorption unit 131, whereby the silicon finger contactor 50 There is a fear that the silicon finger contactor 50 is adhered to the probe substrate 40 in a state where the temporary adsorption surface 131a is slid and deviated from a predetermined position.

도 33 에 되돌아가서, 도포 유니트(132)는, 자외선 경화형 접착제를 프로브 기판(40) 위로 밀어내는 시린지(syringe)이다. 이 도포 유니트(132)는 프로브 기판940) 위에 도포된 접착제(45)를 경화시키기 위한 자외선 조사 유니트(133)를 구비하고 있다. Returning to FIG. 33, the application unit 132 is a syringe that pushes the ultraviolet curable adhesive onto the probe substrate 40. This coating unit 132 includes an ultraviolet irradiation unit 133 for curing the adhesive 45 applied on the probe substrate 940.

측정 유니트(134)는, 예컨대 레이저 등을 사용한 비접촉식의 거리 측정 센서를 갖고 있다. 거리 측정 센서는, 흡착 유니트(131)에 파지된 실리콘 핑거 유니트(50)와 프로브 기판(40)의 사이의 거리, 즉 프로브 기판(40)에 대한 실리콘 핑거 유니트(50)의 높이를 측정할 수 있게 되어 있다.The measuring unit 134 has a non-contact distance measuring sensor using a laser etc., for example. The distance measuring sensor may measure the distance between the silicon finger unit 50 held by the suction unit 131 and the probe substrate 40, that is, the height of the silicon finger unit 50 with respect to the probe substrate 40. It is supposed to be.

이상의 흡착 유니트(131), 도포 유니트(132) 및 측정 유니트(134)는, 승강 헤드(130)에 설치되어 있다. 이 승강 헤드(130)는 프로브 기판(40)이 홀딩된 이동 스테이지(150)을 둘러싸도록 설치된 가대(110)에 지지되어 있고, 이동 스테이지(150)에 대하여 Z축 방향으로 승강할 수 있게 되어 있다.The above adsorption unit 131, the application unit 132, and the measurement unit 134 are provided in the lifting head 130. The elevating head 130 is supported by a mount 110 provided to surround the movable stage 150 on which the probe substrate 40 is held, and is capable of elevating in the Z axis direction with respect to the movable stage 150. .

카메라 유니트(140)는, 예컨대 아랫 방향을 촬상할 수 있도록 설치된 CCD 카메라를 갖고 있다. 이 카메라 유니트(40)는 승강 헤드(13)와는 독립하여 가대(110)에 설치되어 있고, XY 방향으로 이동할 수 있게 되어 있다.The camera unit 140 has, for example, a CCD camera provided so as to capture a downward direction. This camera unit 40 is provided on the mount 110 independently of the lifting head 13, and can move in the XY direction.

이동 스테이지(150)는 프로브 기판(40)을 파지 가능한 척(미도시)을 갖고 있 고, 그 프로브 기판(40)을 X축 방향 및 Y축 방향으로 이동시킬 수 있게 되어 있는 동시에, Z축을 중심으로 한 θ 방향으로 상기 프로브 기판(40)을 회전시킬 수 있게 되어 있다. The movement stage 150 has a chuck (not shown) capable of holding the probe substrate 40, and can move the probe substrate 40 in the X-axis direction and the Y-axis direction, and at the center of the Z-axis. The probe substrate 40 can be rotated in the? Direction.

이상과 같은 구성의 프로브 카드 제조 장치(100)에서는, 이하와 같이 프로브 카드(30)가 제조된다.In the probe card manufacturing apparatus 100 of the above structure, the probe card 30 is manufactured as follows.

우선, 카메라 유니트(140)가 이동 스테이지(150) 위에 홀딩된 프로브 기판(40)을 촬상하고, 승강 헤드(130)에 대한 프로브 기판(40)의 상대 위치를 인식한다. 그렇게 하여, 프로브 기판(40)의 소정 위치가 도포 유니트(132)의 토출구에 대하여 대향하도록 이동 스테이지(150)가 이동하고, 그 후 승강 헤드(130)가 Z축 방향으로 하강한다.First, the camera unit 140 captures the probe substrate 40 held on the moving stage 150, and recognizes the relative position of the probe substrate 40 with respect to the lifting head 130. In this way, the movement stage 150 moves so that the predetermined position of the probe substrate 40 may face the discharge port of the coating unit 132, and the lifting head 130 then descends in the Z-axis direction.

도포 유니트(132)가 프로브 기판(40) 위의 소정 위치에 접착제(45)를 도포하면, 흡착 헤드(131)에 파지된 실리콘 핑거 콘택터(50)를 카메라 유니트(140)가 촬상하여, 실리콘 핑거 콘택터(50)의 위치 및 자세를 인식한다.  When the application unit 132 applies the adhesive 45 at a predetermined position on the probe substrate 40, the camera unit 140 captures the silicon finger contactor 50 held by the suction head 131, and the silicon finger The position and attitude of the contactor 50 are recognized.

다음에, 흡착 유니트(131)에 파지된 실리콘 핑거 콘택터(50)가 프로브 기판(40)의 소정 위치의 윗 방향으로 위치하도록 이동 스테이지(150)가 이동하고, 그 후, 승강 헤드(130)가 Z축 방향으로 하강한다. Next, the moving stage 150 is moved so that the silicon finger contactor 50 held by the adsorption unit 131 is located above the predetermined position of the probe substrate 40, and then the lifting head 130 is moved. Lower in the Z-axis direction.

이 하강의 때, 측정 유니트(134)가 프로브 기판(40)에 대한 실리콘 핑거 유니트(50)의 높이를 측정하고 있다. 그렇게 하여, 프로브 기판(40)에 대한 실리콘 핑거 콘택터(50)의 높이가 제로로 되면, 측정 유니트(134)는 승강 헤드(130)의 Z축 방향으로의 하강을 정지시킨다. 이에 의하여, 실리콘 핑거 콘택터(50)가 프로브 기 판(40)에 대하여 눌러지는 것을 방지할 수 있다. 이에 대하여, 실리콘 핑거 콘택터(50)가 프로브 기판(40)에 대하여 눌러지면, 그 누름력에 의하여 실리콘 핑거 콘택터(50)가 흡착면(131a)의 경사를 따라 미끄러지기 때문에, 소정 위치로부터 어긋난 상태에서 실리콘 핑거 콘택터(50)가 프로브 기판(40)에 접착되는 염려가 있다.At the time of this lowering, the measuring unit 134 measures the height of the silicon finger unit 50 with respect to the probe substrate 40. Thus, when the height of the silicon finger contactor 50 with respect to the probe substrate 40 becomes zero, the measuring unit 134 stops the lowering of the lifting head 130 in the Z-axis direction. As a result, the silicon finger contactor 50 may be prevented from being pressed against the probe substrate 40. On the other hand, when the silicon finger contactor 50 is pressed against the probe substrate 40, since the silicon finger contactor 50 slides along the inclination of the suction surface 131a by the pressing force, the state shifted from the predetermined position. In this case, the silicon finger contactor 50 may be attached to the probe substrate 40.

실리콘 핑거 콘택터(50)가 프로브 기판(40) 위의 소정 위치에 얹어놓이면, 자외선 조사 유니트(133)의 선단이 상기 소정 위치에 대향하도록, 이동 스테이지(150)가 이동한다. 그 후, 자외선 조사 유니트(133)로부터 자외선이 비춰져서, 접착제(45)가 경화되고, 실리콘 핑거 콘택터(50)가 프로브 기판(40) 위의 소정 위치에 접착된다.When the silicon finger contactor 50 is placed at a predetermined position on the probe substrate 40, the movement stage 150 moves so that the tip of the ultraviolet irradiation unit 133 faces the predetermined position. Thereafter, ultraviolet rays are emitted from the ultraviolet irradiation unit 133, the adhesive 45 is cured, and the silicon finger contactor 50 is adhered to a predetermined position on the probe substrate 40.

이상의 수순을 도 31C 에 도시한 바와 같은 실리콘 핑거 콘택터(50)의 그룹마다에 반복함으로써, 하나의 프로브 기판(40) 위에 다수의 실리콘 핑거 콘택터(50)가 탑재된다. By repeating the above procedure for each group of silicon finger contactors 50 as shown in FIG. 31C, a plurality of silicon finger contactors 50 are mounted on one probe substrate 40.

한편, 이상 설명한 실시형태는, 본 발명의 이해를 용이하게 하기 위하여 기재된 것으로서, 본 발명을 한정하기 위해 기재된 것은 아니다. 따라서, 상기의 실시형태에 개시된 각 요소는 본 발명의 기술적 범위에 속하는 모든 설계 변경이나 균등물을 포함하는 취지이다. In addition, embodiment described above is described in order to make understanding of this invention easy, and is not described in order to limit this invention. Therefore, each element disclosed in the above embodiment is intended to include all design changes and equivalents falling within the technical scope of the present invention.

Claims (33)

삭제delete 피시험물의 테스트 시에 상기 피시험물과의 전기적인 접속을 확립하기 위하여, 상기 피시험물에 설치된 접촉 대상부에 접촉되는 콘택터로서, In order to establish an electrical connection with the test object during the test of the test object, the contactor which is in contact with the contact target portion provided in the test object, 단차가 형성된 베이스부와, A base part in which a step is formed, 후단측이 상기 베이스부에 설치되고, 선단측이 상기 베이스부로부터 돌출되어 있는 지지부와, A support portion having a rear end side provided on the base portion, and a front end side protruding from the base portion; 상기 지지부의 표면에 형성되고, 상기 접촉 대상부에 전기적으로 접촉되는 도전부를 갖고, It is formed on the surface of the said support part, and has a electrically conductive part which electrically contacts a said contact object part, 상기 베이스부에 형성된 상기 단차의 모서리부가 상기 콘택터를 탑재하는 콘택트 기판의 표면에 접촉됨으로써, 상기 콘택트 기판의 표면과 상기 지지부의 사이에서 소정의 경사 각도를 규정하고, The corner portion of the step formed in the base portion contacts the surface of the contact substrate on which the contactor is mounted, thereby defining a predetermined inclination angle between the surface of the contact substrate and the support portion, 상기 베이스부에는 복수의 상기 단차가 계단 형상으로 형성되어 있는 것을 특징으로 하는 콘택터.The said contact part is a contactor characterized by the above-mentioned. 제 2 항에 있어서, The method of claim 2, 상기 지지부는 상기 도전부가 형성되는 측의 표면에 절연층을 갖는 것을 특징으로 하는 콘택터.And the support portion has an insulating layer on the surface of the side on which the conductive portion is formed. 제 3 항에 있어서, The method of claim 3, wherein 상기 절연층은 SiO2로 구성되어 있는 것을 특징으로 하는 콘택터.And said insulating layer is composed of SiO 2 . 제 2 항에 기재된 복수의 상기 콘택터와, A plurality of said contactor of Claim 2, 상기 복수의 콘택터를 표면에 탑재한 콘택트 기판을 구비하고, A contact substrate having the plurality of contactors mounted on a surface thereof, 상기 콘택터는 복수의 상기 지지부를 갖고, The contactor has a plurality of the support parts, 상기 복수의 지지부는 단일의 상기 베이스부 위에 소정 간격으로 배설되어 있는 것을 특징으로 하는 콘택트 스트럭처.And said plurality of support portions are disposed on said single base portion at predetermined intervals. 제 5 항에 있어서, The method of claim 5, wherein 상기 콘택터는 자외선 경화형 접착제, 온도 경화형 접착제, 또는 열가소성 접착제를 사용하여 상기 콘택트 기판에 접착되어 있는 것을 특징으로 하는 콘택트 스트럭처.And the contactor is bonded to the contact substrate using an ultraviolet curable adhesive, a temperature curable adhesive, or a thermoplastic adhesive. 제 5 항에 있어서, The method of claim 5, wherein 상기 콘택트 기판은 그 표면에 복수의 접속 트레이스가 설치되어 있고, The contact substrate is provided with a plurality of connection traces on its surface, 상기 각 접속 트레이스가 대응하는 상기 콘택터의 상기 도전부에 전기적으로 접속되어 있는 것을 특징으로 하는 콘택트 스트럭처.And each connection trace is electrically connected to the conductive portion of the corresponding contactor. 제 7 항에 있어서, The method of claim 7, wherein 상기 콘택트 기판에 설치된 상기 접속 트레이스와 상기 콘택터의 상기 도전부가 본딩 와이어에 의하여 접속되어 있는 것을 특징으로 하는 콘택트 스트럭처. And the connection trace provided on the contact substrate and the conductive portion of the contactor are connected by a bonding wire. 제 5 항에 있어서, The method of claim 5, wherein 상기 피시험물은 반도체 웨이퍼 위에 형성된 전기회로로서, The test object is an electric circuit formed on a semiconductor wafer, 상기 콘택트 기판은, 하기 식(1)The contact substrate, the following formula (1) α1=α2×△t2/△t1 … 식(1)alpha 1 = alpha 2 × Δt 2 / Δt 1. Formula (1) (단, 상기식(1)에서, α1는 상기 콘택트 기판의 열팽창률이고, △t1은 시험시의 상기 콘택트 기판의 상승온도이고, α2는 상기 반도체 웨이퍼의 열팽창률이고, △t2는 시험시의 상기 반도체 웨이퍼의 상승온도이다)(Where, in formula (1), α1 is the thermal expansion rate of the contact substrate, Δt1 is the rising temperature of the contact substrate during the test, α2 is the thermal expansion rate of the semiconductor wafer, and Δt2 is the test time Temperature rise of the semiconductor wafer) 을 만족하는 열팽창률(α1)을 갖는 것을 특징으로 하는 콘택트 스트럭처. A contact structure, which has a coefficient of thermal expansion? 제 9 항에 있어서, The method of claim 9, 상기 콘택트 기판은, The contact substrate, 카본 화이버재를 포함하는 코어 절연층을 갖는 코어부와,A core portion having a core insulating layer containing a carbon fiber material, 글래스 크로스를 포함하는 제 1 절연층 및 제 1 배선 패턴을 갖고, 상기 코어부에 적층되어 있는 적어도 하나의 제 1 적층 배선부와,At least one first laminated wiring portion having a first insulating layer and a first wiring pattern including a glass cross, and laminated on the core portion; 제 2 절연층 및 제 2 배선 패턴을 갖고, 상기 제 1 적층 배선부에 적층되어 있는 적어도 하나의 제 2 적층 배선을 갖는 것을 특징으로 하는 콘택트 스트럭처. A contact structure having a second insulating layer and a second wiring pattern, and having at least one second laminated wiring laminated on the first laminated wiring portion. 제 10 항에 있어서, The method of claim 10, 상기 제 2 적층 배선부는 빌드업층인 것을 특징으로 하는 콘택트 스트럭처.And said second laminated wiring portion is a buildup layer. 삭제delete 삭제delete 삭제delete 제 5 항 내지 제 9 항 중의 어느 한 항에 기재된 콘택트 스트럭처를 갖는 것을 특징으로 하는 프로브 카드.The probe card which has a contact structure as described in any one of Claims 5-9. 제 5 항 내지 제 11 항 중의 어느 한 항에 기재된 콘택트 스트럭처가 장착된 테스트 헤드와,A test head equipped with the contact structure according to any one of claims 5 to 11; 상기 테스트 헤드를 통하여 상기 피시험물의 시험을 실시하는 테스터를 구비한 것을 특징으로 하는 시험 장치. And a tester for testing the test object through the test head. 제 16 항에 있어서,The method of claim 16, 상기 피시험물은 반도체 웨이퍼 위에 형성된 전기회로로서,The test object is an electric circuit formed on a semiconductor wafer, 상기 콘택트 스트럭처는 상기 복수의 콘택터의 선단에 의하여 구성되는 프로브 높이면이 상기 반도체 웨이퍼의 표면에 대하여 평행하게 되도록 상기 테스트 헤드에 장착되어 있는 것을 특징으로 하는 시험 장치.And the contact structure is mounted to the test head such that the probe height surface formed by the tips of the plurality of contactors is parallel to the surface of the semiconductor wafer. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020067009097A 2006-05-10 2005-06-27 Contactor, contact structure therewith, probe card, testing apparatus, process for producing contact structure, and apparatus for producing contact structure KR100819821B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067009097A KR100819821B1 (en) 2006-05-10 2005-06-27 Contactor, contact structure therewith, probe card, testing apparatus, process for producing contact structure, and apparatus for producing contact structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020067009097A KR100819821B1 (en) 2006-05-10 2005-06-27 Contactor, contact structure therewith, probe card, testing apparatus, process for producing contact structure, and apparatus for producing contact structure

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020077027263A Division KR100975904B1 (en) 2005-06-27 2005-06-27 Contactor, contact structure therewith, probe card, testing apparatus, process for producing contact structure, and apparatus for producing contact structure

Publications (2)

Publication Number Publication Date
KR20070019660A KR20070019660A (en) 2007-02-15
KR100819821B1 true KR100819821B1 (en) 2008-04-07

Family

ID=41641101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067009097A KR100819821B1 (en) 2006-05-10 2005-06-27 Contactor, contact structure therewith, probe card, testing apparatus, process for producing contact structure, and apparatus for producing contact structure

Country Status (1)

Country Link
KR (1) KR100819821B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003062837A1 (en) * 2002-01-25 2003-07-31 Advantest Corporation Probe card and method for manufacturing probe card

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003062837A1 (en) * 2002-01-25 2003-07-31 Advantest Corporation Probe card and method for manufacturing probe card
KR20040074129A (en) * 2002-01-25 2004-08-21 가부시키가이샤 어드밴티스트 Probe card and method for manufacturing probe card

Also Published As

Publication number Publication date
KR20070019660A (en) 2007-02-15

Similar Documents

Publication Publication Date Title
KR100975904B1 (en) Contactor, contact structure therewith, probe card, testing apparatus, process for producing contact structure, and apparatus for producing contact structure
JP4560292B2 (en) Contact structure with silicon finger contactor
US6917525B2 (en) Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US6791171B2 (en) Systems for testing and packaging integrated circuits
US7349223B2 (en) Enhanced compliant probe card systems having improved planarity
KR100502119B1 (en) Contact structure and assembly mechanism thereof
US7247035B2 (en) Enhanced stress metal spring contactor
CN101625375B (en) Probe card and its assembling method
JP2008504559A (en) Substrate with patterned conductive layer
KR20070083514A (en) Method and apparatus for producing co-planar bonding pads on a substrate
JP4343256B1 (en) Manufacturing method of semiconductor device
US20050068054A1 (en) Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies
KR101104290B1 (en) Mounting method of contactor
KR100819821B1 (en) Contactor, contact structure therewith, probe card, testing apparatus, process for producing contact structure, and apparatus for producing contact structure
JP3898363B2 (en) Multilayer wiring board for wafer batch contact board, connector connected to the multilayer wiring board, connection structure thereof, and inspection apparatus
JP2008232722A (en) Contactor mounting method and contactor mounting apparatus
JP2004245671A (en) Probe card and its manufacturing method, probe apparatus, probe testing method, and manufacturing method of semiconductor device
JP4492976B2 (en) Semiconductor device
KR20090057208A (en) Probe substrate assembly

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee