KR100819342B1 - 데이터 신호의 데이터 비트들을 검색하는 장치 - Google Patents
데이터 신호의 데이터 비트들을 검색하는 장치 Download PDFInfo
- Publication number
- KR100819342B1 KR100819342B1 KR1020000070730A KR20000070730A KR100819342B1 KR 100819342 B1 KR100819342 B1 KR 100819342B1 KR 1020000070730 A KR1020000070730 A KR 1020000070730A KR 20000070730 A KR20000070730 A KR 20000070730A KR 100819342 B1 KR100819342 B1 KR 100819342B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- retrieved
- signal
- data bit
- bit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
- H04N7/0352—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for regeneration of the clock signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
- H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
- H04N7/088—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital
- H04N7/0882—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital for the transmission of character code signals, e.g. for teletext
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Television Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Picture Signal Circuits (AREA)
Abstract
데이터 비트가 알려진 변조 주파수에서 비동기적으로 변조된 디지털 샘플링 값들의 형태의 데이터 신호의 데이터 비트를 검색하는 장치에 있어서, 상기 장치는 사전결정된 개시점(starting point)에 상응하는 샘플링된 데이터 신호의 데이터 비트의 위상 위치를 제공하는 위상 신호를 수신하며, 상기 장치는 데이터 비트들의 위상 신호 및 알려진 변조 주파수로부터 검색될 데이터 비트들의 위치를 결정한다는 점과, 상기 장치는 검색될 각각의 데이터 비트에 대하여 그 위치가 사전결정된 폭의 공차 범위내의 샘플링 값의 위치 주위에 위치하는지를 결정한다는 점과, 이러한 경우에 상기 장치는 데이터 비트를 검색하는 공차 범위내의 샘플링 값의 값을 이용한다는 점과, 검색될 데이터 비트의 위치가 공차 범위내의 샘플링 값의 위치주위에 위치하지 않는 경우에 데이터 비트들을 검색하는 데에 있어서, 검색될 데이터 비트의 위치의 양측상의 2개의 샘플링 값 모두를 이용한다는 점에서 간단한 구조 및 적어도 부분적인 소프트웨어로의 구현 가능성을 보장한다.
Description
도 1은 시간의 함수로서의 데이터 신호, 데이터 신호의 몇몇 샘플링 값들 및 검색될 비트들의 계산된 비트 위치들,
도 2는 본 발명에 따른 장치의 블록 다이어그램.
도면의 주요 부분에 대한 부호의 설명
RTL(0),RTL(+1),RTU(0),RTU(+1),RI(0),RI(0) : 샘플링 값들
본 발명은 데이터 비트들(data bits)이 알려진 변조 주파수에서 비동기적으로 변조된 디지털 샘플링 값들(digital sampling values)의 형태의 데이터 신호(data signal)의 데이터 비트들을 검색하는 장치에 관한 것으로, 상기 장치는 사전결정된 개시점(starting point)에 대한 샘플링된 데이터 신호의 데이터 비트들의 위상 위치를 제공하는 위상 신호를 수신한다.
주어진 변조 주파수에서 비동기적으로 변조된 데이터 비트들을 포함하는 이러한 데이터 신호는, 예를 들면 텔리텍스트 신호일 수 있다. 이러한 텔리텍스트 신호는 주어진 비디오 신호의 픽쳐 라인(picture line)에서 발생한다. 이러한 변조 주파수는 알려지지만, 텔레비젼 라인(television line)내 텔리텍스트 신호의 데이터 비트들의 위상 위치는 알려지지 않는다. 그러나, 이러한 위상 위치는 소정의 장치에 의해서 결정되며, 본 발명의 주제는 아니지만, 데이터 비트들의 위상 위치를 나타내는 대응 위상 신호내에서 생성된다. 또한, 데이터 신호, 즉, 예를 들면 텔리텍스트 신호가 샘플링된 형태로, 즉 개별적인 디지털 샘플링 값들의 형태로 존재하는 것으로 가정한다.
통상적으로 텔레비젼 신호내에서 발생하는 수직 블랭킹 간격(vertical blanking interval)내의 데이터를 디코딩하는 장치는 US-PS 5,555,025로부터 공지되어 있는데, 신호내의 데이터의 타입, 주파수 및 이러한 신호의 위상 위치는 상대적으로 복잡한 방식으로 결정된다. 그런 다음 클럭(clock)이 생성되는데, 이 클럭은 아날로그 데이터 신호(analog data signal)가 비트들의 위상 위치에 대하여 동기화된 형식으로 샘플링되는 방식으로 형성된다. 이러한 경우에, 샘플링 주파수는 변조 주파수 또는 데이터 비트들의 위상 위치에 따라서 맞추어진다. 이러한 절차는 매우 복잡하며 많은 수신기 개념에 있어서 유용하지 못한데, 그 이유는 샘플링 주파수는 변하기 마련이고, 또한 통상적으로 유용하며 비교적 간단하기는 하지만, 크로미넌스 서브캐리어 주파수(chrominance subcarrier frequency) 또는 비디오 신호의 선 주파수(line frequency)중 하나에 커플링될 수 없기 때문이다.
본 발명의 목적은 한편으로는 샘플링 주파수와 데이터 신호의 데이터 비트들의 위상 위치 및/또는 변조 주파수의 커플링을 요구하지 않으며, 다른 한편으로는 작은 수의 구성 요소를 요구하는 도입부에서 기술한 타입의 장치를 제공하는 것이다. 더우기, 적어도 상기 장치의 몇몇 요소들은 소프트웨어로 구현되어야 한다.
본 발명에 따르면, 이러한 목적은 상기 장치가 데이터 비트들의 위상 신호 및 알려진 변조 주파수로부터 검색되어야 할 데이터 비트들의 위치들을 결정하며, 상기 장치는 검색되어야 할 각각의 데이터 비트에 대하여 그 위치가 사전결정된 폭의 공차 범위(a tolerance window)내의 샘플링 값의 위치 주위에 위치하는지를 결정하며, 이러한 경우에, 상기 장치는 데이터 비트를 검색하기 위한 공차 범위내의 샘플링 값의 값을 이용하며, 검색되어야 할 데이터 비트의 위치가 공차 범위내의 샘플링 값의 위치 주위에 위치하지 않는 경우에 상기 장치는 데이터를 검색함에 있어서 검색될 데이터 비트의 위치의 양측상의 데이터 값 2개 모두를 이용한다는 점에서 달성된다.
한편으로는 데이터 비트의 변조 주파수가 알려져 있고, 다른 한편으로는 상기 장치에 인가되는 위상 신호로부터 테이터 비트들의 위치가 알려져 있기 때문에, 모든 개별적인 데이터 비트의 위치는 그로부터 결정될 수 있다. 그런 다음, 데이터 비트의 중심 위치는 매번 관계된다.
본 발명에서는 근본적으로 샘플링 주파수가 데이터 비트들의 변조 주파수에 결합(coupling)되지 않는 것으로 가정하기 때문에, 이러한 데이터 비트들의 위치가 정확하게 샘플링 값들의 위치들에 해당되는 것으로 가정할 수 없다. 정확하게는, 이러한 위치들의 상호 드리프트(mutual drift)가 존재할 것이어서, 데이터 비트의 중심 위치는 오히려 샘플링 값의 위치에 의해서 우연하게 영향받는다.
따라서, 데이터 비트들의 결정된 위치들에 대한 적당한 샘플링 값들을 어떻게 이용하는가에 대한 문제가 존재한다. 본 발명에 따른 장치는 샘플링 값들의 위치들 주위에 위치한 공차 범위가 이용된다는 점에서 이러한 문제점을 해결한다. 이들 공차 범위는 사전결정된 폭을 갖도록 선택될 수 있지만 그들 또한 가변적일 수 있다.
위치가 결정된 각각의 검색될 데이터 비트들에 대하여, 이 단계에서 이러한 위치가 공차 범위내의 샘플링 값의 위치주위에 위치하는 지가 결정된다. 이러한 경우에, 공차 범위가 검색될 데이터 비트를 포함하는 샘플링 값의 값은 실제의 원하는 데이터 비트의 값에 매우 근접한다고 가정될 수 있다. 이것이 또한 가능한 이유는 이러한 신호의 정현파적인 변화에 근거하여, 이러한 2개의 값들사이의 차(difference)가 이러한 2개의 값들이 정현파 곡선의 변화가 상대적으로 평탄한 최대 또는 최소의 범위내에 위치하는 것 처럼 매우 작을 것이기 때문이다.
검색될 데이터 비트의 위치가 공차 범위내의 샘플링 값의 위치 주위에 위치하는 경우, 이러한 샘플링 값의 값은 검색될 데이터 비트들을 결정하는 데에 이용된다.
이와는 반대로, 검색될 데이터 비트의 위치가 공차 범위내의 샘플링 값의 위치주위에 위치하지 않는 경우에는, 이러한 가능성은 유용하게 또한 직접적으로 존재하지는 않는다. 대신에, 검색될 데이터 비트의 위치의 양측에 위치한 샘플링 값들은 데이터 비트를 검색하는 데에 이용된다. 이러한 2개의 샘플링 값들은 검색될 탐색된 데이터 비트의 값에 상대적으로 밀집하여 위치할 것이며, 따라서, 검색될 데이터 비트들을 결정하는 데에 유용하게 이용될 수 있을 것이다. 계산된 위상 위치에 근거하여, 원래의 샘플링 값들 사이의 또 다른 샘플들이 참조될 수 있다. 상기 샘플은 간단한 방식으로 보간될 수 있을 것이다.
본 발명에 따른 장치의 필수적인 장점은 동작의 모드가 매우 간단하다는 것이다. 하드웨어 구현되는지 또는 소프트웨어로 구현되는 지에 관계없이, 검색될 데이터 비트들의 결정 또는 이들 값들의 결정은 단지 작은 수의 구성 요소들을 필요로하는데, 이는 존재하는 샘플링 값들이 직접적으로 이어받거나, 이러한 검색될 데이터 비트가 2개의 샘플링 값들로부터 결정될 수 있기 때문이다. 이리하여 계산의 복잡도 및 메모리 액세스(access)가 최소로 된다.
더우기, 상기 장치는 샘플링 주파수의 선택에 있어서, 나이퀴스트 기준(Nyquist criterion)을 충족시켜야 하는 사실을 제외하고는 어떠한 요구 사항도 부가하지 않는다. 특히, 상기 장치는 다른 모든 주파수, 예를 들면 변조 주파수와 결합되지 않을 것이다.
특허 청구의 범위의 청구항 2에 정의된 본 발명의 실시예는 상술된 바와 같이, 검색될 데이터 비트들의 위치의 양측상에 위치한 2개의 샘플링 값들은 새로운 지원값(supporting value)이 2개의 샘플링 값들로 부터의 위상 위치에 따라서 형성되는 방식으로 데이터 비트를 검색하는 데에 이용되는 것을 보장하는데, 상기 지원값은 검색될 데이터 비트에 대한 값으로 이용되며, 이것으로부터 데이터 비트가 결정될 수 있는데, 이 모든 것은 검색될 데이터 비트의 위치가 공차 범위내의 샘플링 값의 위치주위에 위치하지 않는 경우에 관한 것이다. 이것은 단지 2n에 의한 가산(addition) 및 제산(division)만이 요구되기 때문에 최소한의 계산 복잡도를 요구하는데, 이 경우에 2n에 의한 제산은 이진 시스템내에서 한번의 쉬프트(shift)에 의해서 구현될 수 있다.
검출 안전도를 보다 향상시키기 위하여, 특허 청구의 범위의 청구항 4에 정의된 본 발명의 부가하는 실시예는 적응 클리핑 레벨(adaptive clipping level)을 제공한다. 이러한 클리핑 레벨은 데이터 비트들의 값을 찾는 데에 이용되어 검색될 데이터 비트들을 인식한다. 주어진 클리핑 레벨이 초과되는 경우에는 로직 제 1 값이 관여하며, 상기 값이 다른 클리핑 레벨보다 작은 경우에는 로직 제 2 값이 관여한다. 클리핑 레벨의 적응 구현은 샘플링 값의 최대 진폭에 바람직하게 맞추어 진다. 이러한 방식으로, 예를 들면 가능하게는 클리핑 레벨의 값의 선택에 있어서 DC 드리프트(drifts)가 고려될 수 있다.
특허 청구의 범위의 청구항 5에 정의된 부가하는 실시예에서, 공차 밴드(band)의 폭은 바람직하게 융통성이 있도록 형성될 수 있는데, 상기 폭은 원하는 검출 안전도에 맞추어질 수 있다. 데이터 신호가 에러 보정을 포함하는 타입인 경우에는, 상기 폭은 얼마나 많은 에러가 포함되었는가에 대한 데이터 신호의 검출되는 데이터 비트들의 평가에 있어 발생하는 에러를 참조하여 결정될 수 있다. 이 러한 에러 레이트(error rate)에 따라서, 공차 밴드의 폭은 최대한으로는 원하는 에러 레이트가 발생하도록 맞추어질 수 있다.
본 발명의 많은 측면이 후술하는 실시예를 참조하여 명백히 될 것이다.
도 1은 데이터 비트가 비동기적으로 변조된 아날로그 데이터 신호의 몇몇 특성 곡선을 도시한다. 이러한 아날로그 데이터 신호는 샘플링되어 주어진 샘플링 값들, 즉 도에서의 샘플링 값(RTL(0),RTL(+1),RTU(0),RTU(+1),RI(0),RI(0))이 얻어진다. 샘플링 주파수는 데이터 신호의 변조 주파수와 결합되어 있지 않으며, 레이트가 고정되지 않아야 하기 때문에, 데이터 비트의 위치에 상응하는 샘플링 값들의 위치는 임의적으로 또는 상호간에 쉬프트될 것이다.
이리하여, 데이터 비트를 결정하는 데에 있어 어느 샘플링 값들이 이용될 것인가에 대한 문제가 발생한다. 본 발명에 따른 장치에 있어서, 이러한 장치는 임의의 알려진 기준점에 상응하는 데이터 신호내의 데이터 비트들의 위상 위치를 지시하는 위상 신호를 수신하는 것으로 가정한다. 더우기 데이터 신호의 변조 주파수가 알려져 있기 때문에, 상기 장치는 상대적으로 용이하게 상기 데이터 비트들의 위치를 결정할 수 있다. 이들 위치는 소정 비트(a bit)의 중앙 위치를 의미하는 것으로 이해된다. 도 1에서, 데이터 비트들의 세 위치들이 관련 특성 곡선에 대해 획득되는데, 이들 위치들은 RP1,RP2 및 RP3로 표시되어 있다. 따라서, 이들 위치는 데이터 비트들의 중심을 지시한다. 이들 위치는 또한 가상 재샘플링 포인트(virtual resampling points)로 이해되는데, 왜냐하면 이들 위치는 이상적으로 샘플링 값이 존재해야 할 위치들일 것이기 때문이다. 하지만, 매우 복잡한 재샘플링을 실제로 수행하는 대신에, 본 발명에 따른 장치는 가능한 단순한 이와 다른 방식으로 데이터 비트들 RP1,RP2,RP3의 값들을 결정한다.
이러한 목적을 위해, 본 장치는 검색될 데이터 비트의 각 위치에 대해, 이 데이터 비트가 공차 범위(a tolerance window) 내의 실 샘플링 값(a real sampling value) 주위에 위치하는지를 확인한다. 이러한 경우, 그 공차 범위가 검색될 이 비트의 위치를 포함하는 샘플링 값이 검색될 이 비트에 대한 값으로서 사용된다.
도 1에 도시된 예에서, 도시된 첫 두 개의 데이터 비트가 이러한 경우에 해당한다. 검색될 데이터 비트 RP1의 위치는 도 1에서 음영으로 표시된 공차 범위 내의 샘플링 값 주위, 즉 실 샘플링 값 RTL(0) 주위에 위치하고 있다. 따라서, 샘플링 값 RTL(0)는 검색될 데이터 비트에 대한 값으로서 넘겨진다.
이와 동일한 것이 검색된 데이터 비트 RP2에 대해 적용되는데, 이 비트는 공차 범위 내의 샘플링 값 RTU(+1) 주위에 위치하므로, 샘플링 값 RTU(+1)이 검색될 데이터 비트 RP2에 넘겨진다.
하지만, 검색될 데이터 비트의 위치가 샘플링 값의 공차 범위 내에 위치하지 않는 경우가 또한 발생할 수도 있다. 이러한 경우, 검색될 데이터 비트의 위치의 양 측면 상에 위치하는 이들 두 샘플링 값들이 검색될 그 데이터 비트에 대한 값을 결정하는 데 사용된다.
그러한 예가 검색된 데이터 비트 RP3에 대해 도 1에 도시된다. 도 1에는, 검색될 데이터 비트 RP3의 위치가 샘플링 값의 어떠한 공차 범위 내에도 위치하지 않고 있다. 대신에, RI(0)와 RI(1)의 두 샘플링 값들 사이에 위치하고 있다. 검색될 데이터 비트 RP3에 대한 값을 결정하기 위해, 검색될 데이터 비트 RP3의 위치의 양 측면 상에 위치하는 이들 두 샘플링 값이 이 데이터 비트를 결정하는 데 사용된다. 이는 이 두 샘플링 값 RI(0)와 RI(1)로부터 평균값을 구하는 것에 의해 효과적으로 실현될 수 있다.
도 2에 도시된 본 발명에 따른 장치의 블록도는 비트 위치를 계산하는 유닛(1)을 도시하고 있다. 유닛(1)은 상술한 방식으로, 사전결정된 시작점에 관해 데이터 신호의 데이터 비트의 위상 위치를 나타내는 위상 신호 Ph를 수신한다. 이 데이터 신호가 예컨대, 텔리텍스트 신호인 경우, 이 위상 신호는 화상 라인 내의 데이터 비트들의 위치를 나타낸다.
더욱이, 비트 위치를 계산하는 유닛(1)은 리셋 신호 Res 및 증분 신호 Incr를 수신한다. 이 리셋 신호는 전체 장치(overall arrangement)를 리셋하는데, 이는 예컨대, 텔리텍스트 신호의 경우 각 화상 라인의 시작에서 행해질 수 있다. 증분 신호는 장치의 동작 사이클을 사전결정하는 클럭 신호이다.
검출될 데이터 비트들의 위치는 비트 위치를 계산하는 유닛(1) 내에서 위상 신호 Ph 및 데이터 신호의 알려진 변조 주파수를 참조하여 결정된다. 도 1에서, 이들은 예컨대 검색될 데이터 비트들 RP1,RP2,RP3의 위치들이다.
비트 위치를 계산하는 유닛(1)은 위치 값으로부터 어드레스를 결정하는 어드레스 계산용 유닛(2)로 이들 위치를 전달한다. 이들 어드레스는 입력 버퍼 메모리(3)네애 저장된 실 샘플링 값과 관련된다. 따라서, 어드레스를 계산하는 유닛(2)는 유닛(1)이 공급한 신호로부터, 소정 데이터 비트의 검색에 적절한 입력 버퍼 메모리(3) 내의 샘플링 값의 그 어드레스를 결정한다. 이들 어드레싱된 샘플링 값이 비트 값을 계산하는 유닛(4)로 전달된다. 유닛(4)는 실제로 비트 값을 결정하는 곳이다. 유닛(4)는 입력 버퍼 메모리(3)에 의해 공급된 샘플링 값 주위의 공차 범위를 결정하고, 상술한 바와 같이, 샘플링 값이 직접 넘겨질 수 있는 지, 아니면 평균값이 두 샘플링 값들로부터 계산되는 지를 결정한다.
게다가, 유닛(4)는, 테이블 메모리(5) 내에 기억된 임계값을 액세스하는데, 이들 임계값은 샘플링 값들의 최대 진폭(maximum amplitude)에 따라 임계값이 선택되는 방식으로 적응적으로 사용될 수 있다. 따라서, 대응하는 클리핑 레벨(a corresponding clipping level)은 그 테이블 내의 샘플링 값의 실제 출현하는 최대 값에 따라 어드레싱된다. 다음에, 이러한 클리핑 레벨를 이용하여, 해당 데이터 비트가 논리 제 1 상태 혹은 논리 제 2 상태에 있는 지가 결정될 수 있다.
또한, 비트 값을 계산하는 장치(4)는 데이터 비트의 수가 불충분하다고 검출되는 때, 즉 그 검출 혹은 데이터 신호중 어느 하나가 교란되는 때 에러 신호 E를 제공할 수 있다.
비트 값을 계산하는 유닛(4)는 비트 위치를 계산하는 유닛(1)에 의해 어드레싱될 수 있는 출력 버퍼 메모리(6) 내에 그 검색된 비트의 값을 저장하고, 이에 의해 검출/검색된 데이터 비트 값이 출력 버퍼 메모리(6)로부터 판독될 수 있다.
게다가, 이상의 과정이 원하는 방식 및 순서로 발생될 수 있도록 전체 장치 를 제어하는 제어 유닛(7)이 제공된다.
도 1 및 2는 검색될 데이터 비트를 검출하는 과정이 매우 간단하여 적은 수의 구성 요소만을 요구함을 보여 준다. 특히, 소프트웨어로 적어도 일부가 또한 구현될 수 있다. 심지어, 이 과정은 공차 범위의 폭을 선택하는 것에 의해 한계치 내로 조정할 수 있는 높은 검출 안전도를 갖고 있다.
본 발명은 데이터 비트들(data bits)이 알려진 변조 주파수에서 비동기적으로 변조된 디지털 샘플링 값들(digital sampling values)의 형태의 데이터 신호(data signal)의 데이터 비트들을 검색하는 장치에 관한 것인데, 상기 장치는 간단한 구조를 가지며 적어도 부분적으로 소프트웨어로 구현이 가능하다.
Claims (6)
- 데이터 비트를 알려진 변조 주파수에서 비동기적으로 변조하는 디지털 샘플링 값 형태의 데이터 신호의 데이터 비트를 검색하는 장치에 있어서,사전결정된 시작점에 대하여 상기 샘플링된 데이터 신호의 상기 데이터 비트의 위상 위치를 제공하는 위상 신호를 수신하며,상기 위상 신호 및 상기 데이터 비트의 상기 알려진 변조 주파수로부터 검색될 데이터 비트의 위치를 결정하고,검색될 각 데이터 비트에 대해 그 위치가 사전결정된 폭의 공차 범위(a tolerance window) 내의 소정 샘플링 값의 위치 주위에 위치하는 지를 결정하며,검색될 데이터 비트의 위치가 공차 범위 내의 샘플링 값의 위치 주위에 위치하는 경우, 상기 데이터 비트를 검색하는 데 상기 공차 범위 내의 상기 샘플링 값을 사용하고,검색될 데이터 비트의 위치가 공차 범위 내의 샘플링 값의 위치 주위에 위치하지 않는 경우, 검색될 상기 데이터 비트의 위치의 양 측면 상의 두 샘플링 값들을 사용하여 상기 데이터 비트를 검색하는 것을 특징으로 하는 데이터 비트 검색 장치.
- 제 1 항에 있어서,검색될 데이터 비트의 위치가 공차 범위 내의 소정 샘플링 값의 위치 주위에 위치하지 않는 경우, 상기 검색될 데이터 비트의 위치의 양 측면 상에 있는 상기 두 샘플링 값으로부터 상기 데이터 비트를 검색하는 데 사용되는 새로운 지원 값(a new supporting value)을 형성하는 것을 특징으로 하는 데이터 비트 검색 장치.
- 제 1 항에 있어서,상기 공차 범위는 바람직하게는 상기 데이터 신호의 상기 데이터 비트의 360도(degree)의 주기 길이(a period length)에 대해 약 ±20도의 폭을 갖는 것을 특징으로 하는 데이터 비트 검색 장치.
- 제 1 항에 있어서,계산된 또는 넘겨 받은 상기 샘플링 값으로부터 상기 데이터 비트를 검색하기 위해 진폭 클리핑 레벨이 제공되며, 상기 진폭 클리핑 레벨은 적응적으로(adaptively) 형성되고, 상기 진폭 클리핑 레벨의 진폭 값은 바람직하게는 계산된 또는 넘겨 받은 상기 샘플링 값의 최대 진폭인 것을 특징으로 하는 데이터 비트 검색 장치.
- 제 1 항에 있어서,상기 공차 범위의 상기 폭은 적응적으로 형성되고, 원하는 또는 결정된 검출 안전도(detection security)에 따라 조정되는 것을 특징으로 하는 데이터 비트 검색 장치.
- 제 1 항에 있어서,상기 데이터 신호는 화상 신호의 텔리텍스트 신호이고, 상기 텔리텍스트 신호가 샘플링된 샘플링 주파수는 상기 화상 신호의 라인 주파수에 결합되는 것을 특징으로 하는 데이터 비트 검색 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19956937A DE19956937A1 (de) | 1999-11-26 | 1999-11-26 | Anordnung zur Rückgewinnung von Datenbits eines Datensignals |
| DE19956937.1 | 1999-11-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010051963A KR20010051963A (ko) | 2001-06-25 |
| KR100819342B1 true KR100819342B1 (ko) | 2008-04-04 |
Family
ID=7930425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000070730A KR100819342B1 (ko) | 1999-11-26 | 2000-11-25 | 데이터 신호의 데이터 비트들을 검색하는 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6665018B1 (ko) |
| EP (1) | EP1104192B1 (ko) |
| JP (1) | JP4592928B2 (ko) |
| KR (1) | KR100819342B1 (ko) |
| DE (1) | DE19956937A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19956937A1 (de) * | 1999-11-26 | 2001-05-31 | Philips Corp Intellectual Pty | Anordnung zur Rückgewinnung von Datenbits eines Datensignals |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0472756A1 (de) * | 1990-08-29 | 1992-03-04 | Deutsche ITT Industries GmbH | Signal-Abtrennvorrichtung |
| JPH06204798A (ja) * | 1992-12-28 | 1994-07-22 | Hitachi Cable Ltd | 非同期サンプリング周波数変換の補間方式 |
| US5555025A (en) * | 1995-06-07 | 1996-09-10 | Intel Corporation | Apparatus and method for performing asynchronous multi-standard VBI data extraction |
| JPH08265713A (ja) * | 1994-07-01 | 1996-10-11 | Thomson Multimedia Sa | 非同期データをディジタル信号に挿入する方法及び装置 |
| KR19990081081A (ko) * | 1998-04-24 | 1999-11-15 | 윤종용 | 문자다중방송 수신 데이터 검출회로 및 검출방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07170500A (ja) * | 1993-12-15 | 1995-07-04 | Sony Corp | データサンプリング方法 |
| FR2728409B1 (fr) * | 1994-12-16 | 1997-03-14 | Sgs Thomson Microelectronics | Circuit de restitution de bits transmis de maniere asynchrone |
| FR2729019B1 (fr) * | 1994-12-30 | 1997-03-21 | Sgs Thomson Microelectronics | Circuit de restitution de bits transmis par un signal serie |
| FR2731125B1 (fr) * | 1995-02-28 | 1997-05-16 | Sgs Thomson Microelectronics | Circuit de traitement d'un signal asynchrone presentant periodiquement des salves de synchronisation |
| US5657088A (en) * | 1995-12-22 | 1997-08-12 | Cirrus Logic, Inc. | System and method for extracting caption teletext information from a video signal |
| JPH1013796A (ja) * | 1996-06-25 | 1998-01-16 | Mitsubishi Electric Corp | 文字多重データサンプリング回路 |
| US5812207A (en) * | 1996-12-20 | 1998-09-22 | Intel Corporation | Method and apparatus for supporting variable oversampling ratios when decoding vertical blanking interval data |
| DE19956937A1 (de) * | 1999-11-26 | 2001-05-31 | Philips Corp Intellectual Pty | Anordnung zur Rückgewinnung von Datenbits eines Datensignals |
-
1999
- 1999-11-26 DE DE19956937A patent/DE19956937A1/de not_active Withdrawn
-
2000
- 2000-11-17 EP EP00204063A patent/EP1104192B1/de not_active Expired - Lifetime
- 2000-11-22 JP JP2000356453A patent/JP4592928B2/ja not_active Expired - Fee Related
- 2000-11-25 KR KR1020000070730A patent/KR100819342B1/ko not_active IP Right Cessation
- 2000-11-27 US US09/722,805 patent/US6665018B1/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0472756A1 (de) * | 1990-08-29 | 1992-03-04 | Deutsche ITT Industries GmbH | Signal-Abtrennvorrichtung |
| JPH06204798A (ja) * | 1992-12-28 | 1994-07-22 | Hitachi Cable Ltd | 非同期サンプリング周波数変換の補間方式 |
| JPH08265713A (ja) * | 1994-07-01 | 1996-10-11 | Thomson Multimedia Sa | 非同期データをディジタル信号に挿入する方法及び装置 |
| US5555025A (en) * | 1995-06-07 | 1996-09-10 | Intel Corporation | Apparatus and method for performing asynchronous multi-standard VBI data extraction |
| KR19990081081A (ko) * | 1998-04-24 | 1999-11-15 | 윤종용 | 문자다중방송 수신 데이터 검출회로 및 검출방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1104192B1 (de) | 2012-10-17 |
| US6665018B1 (en) | 2003-12-16 |
| EP1104192A2 (de) | 2001-05-30 |
| DE19956937A1 (de) | 2001-05-31 |
| JP2001203765A (ja) | 2001-07-27 |
| KR20010051963A (ko) | 2001-06-25 |
| JP4592928B2 (ja) | 2010-12-08 |
| EP1104192A3 (de) | 2003-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006472B1 (ko) | 샘플링 클록 재생회로 | |
| US4212027A (en) | Time base compensator | |
| JP4202426B2 (ja) | 垂直帰線消去期間データを復号する際に可変オーバーサンプリング比をサポートする方法および装置 | |
| WO1998051069A2 (en) | Method and system for decoding data in a signal | |
| JPH0479193B2 (ko) | ||
| JPH0125276B2 (ko) | ||
| JPH11289500A (ja) | アナログ画像信号の信号処理方法 | |
| US5121207A (en) | Digital circuit arrangement for processing an analog video signal at a free running system clock | |
| CN1172520C (zh) | 获得视频信号的行同步信息项的方法和实现该方法的装置 | |
| US6477215B1 (en) | Sampling control loop for a receiver for digitally transmitted signals | |
| US5687163A (en) | Method and apparatus for signal classification using I/Q quadrant histogram | |
| KR100819342B1 (ko) | 데이터 신호의 데이터 비트들을 검색하는 장치 | |
| EP0488542B1 (en) | Picture quality improving circuit | |
| KR970002696B1 (ko) | 텔레비젼 방식 변환기 | |
| US5497200A (en) | Digital time base corrector | |
| EP0461896A2 (en) | Digital signal processing system | |
| US20030112908A1 (en) | Multi-interpolated data recovery with a relative low sampling rate | |
| EP0940909A1 (en) | Digital FM demodulation circuit | |
| US5905763A (en) | Receiving apparatus and decoder | |
| JPH0546555B2 (ko) | ||
| CN100417149C (zh) | 数字调制高频信号的i和/或q分量的图形表示方法和装置 | |
| KR100790029B1 (ko) | 데이터 신호의 위상 위치를 결정하는 장치 | |
| JPS6346863A (ja) | 気象衛星からの画像信号受信システム | |
| WO2005013615A1 (en) | Adaptive de-interlacing method and apparatus based on phase corrected field, and recording medium storing programs for executing the adaptive de-interlacing method | |
| JP3322770B2 (ja) | データ／多値レベル信号間変調復調方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130312 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140312 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150309 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |