KR100818389B1 - Method for fabricating a narrow pattern in a semiconductor - Google Patents
Method for fabricating a narrow pattern in a semiconductor Download PDFInfo
- Publication number
- KR100818389B1 KR100818389B1 KR1020060083317A KR20060083317A KR100818389B1 KR 100818389 B1 KR100818389 B1 KR 100818389B1 KR 1020060083317 A KR1020060083317 A KR 1020060083317A KR 20060083317 A KR20060083317 A KR 20060083317A KR 100818389 B1 KR100818389 B1 KR 100818389B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- etching
- polysilicon
- forming
- thermal oxide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 69
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 57
- 229920005591 polysilicon Polymers 0.000 claims abstract description 57
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 46
- 230000003647 oxidation Effects 0.000 claims abstract description 10
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 238000001020 plasma etching Methods 0.000 claims description 12
- 239000002904 solvent Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 30
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3088—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명에 따른 반도체 소자의 미세 패턴 형성 방법은, 실리콘 기판 상에 식각체와 폴리실리콘막을 순차 형성하는 단계와, 폴리실리콘막의 상부에 제 1 형 및 제 2 형 포토레지스트로 이용하여 일정 간격을 두고 교호로 형성된 제 1, 2 포토레지스트 패턴을 형성하는 단계와, 제 1, 2 포토레지스트 패턴에 맞춰서 폴리실리콘막의 일부를 식각하여 폴리실리콘 패턴을 형성한 후 제 1, 2 포토레지스트 패턴을 제거하는 단계와, 폴리실리콘 패턴에 대해 열산화 공정을 실시하여 변형된 폴리실리콘 패턴과 변형된 폴리실리콘 패턴의 주변을 감싸는 열산화막을 형성하는 단계와, 변형된 폴리실리콘 패턴의 측벽에만 소정의 두께를 갖는 열산화막이 남도록 열산화막의 일부를 식각하는 단계와, 변형된 폴리실리콘 패턴을 제거하여 열산화막으로만 이루어진 식각 패턴을 형성하는 단계와, 식각 패턴을 식각 마스크로 한 식각 공정을 통해 식각체를 식각하는 단계와, 식각 패턴을 제거하는 단계를 포함한다.The method of forming a fine pattern of a semiconductor device according to the present invention comprises the steps of sequentially forming an etching body and a polysilicon film on a silicon substrate, and at a predetermined interval using the first type and the second type photoresist on the polysilicon film Forming alternating first and second photoresist patterns, and etching a portion of the polysilicon film in accordance with the first and second photoresist patterns to form a polysilicon pattern and then removing the first and second photoresist patterns And performing a thermal oxidation process on the polysilicon pattern to form a thermal oxide film surrounding the periphery of the deformed polysilicon pattern and the deformed polysilicon pattern, and heat having a predetermined thickness only on the sidewalls of the deformed polysilicon pattern. Etching a portion of the thermal oxide layer so that the oxide layer remains, and removing the modified polysilicon pattern to form an etch pattern consisting of only the thermal oxide layer Through the etching process in the step, an etching mask for etching the pattern and a step of forming, a step of removing the etching pattern to etch the etching body.
네거티브, 포지티브, 열산화, 미세, 패턴 Negative, positive, thermal oxidation, fine, pattern
Description
도 1a 내지 도 1i는 본 발명에 따른 반도체 소자의 미세 패턴을 형성하는 과정을 도시한 공정 단면도이다.1A to 1I are cross-sectional views illustrating a process of forming a fine pattern of a semiconductor device according to the present invention.
＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>
100 : 실리콘 기판 102 : 식각체100
104 : 폴리실리콘막 106 : 제 1 포토레지스트 패턴104: polysilicon film 106: first photoresist pattern
108 : 제 2 포토레지스트 패턴 110 : 열산화막108: second photoresist pattern 110: thermal oxide film
104a : 폴리실리콘 패턴 104a: polysilicon pattern
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 기존의 장비를 이용하여 포토 공정 선폭에 비해 작은 선폭을 형성할 수 있는 반도체 소자의 미세 패턴 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a fine pattern of a semiconductor device capable of forming a small line width compared to a photo process line width using existing equipment.
잘 알려진 바와 같이, 반도체 소자의 제조 과정은 증착 공정, 식각 공정 및 이온 주입 공정 등의 공정들을 포함한다.As is well known, the manufacturing process of a semiconductor device includes processes such as a deposition process, an etching process and an ion implantation process.
즉, 반도체 소자는 웨이퍼 상에 다결정막, 산화막, 질화막 및 금속막 등과 같은 여러 층의 박막을 증착한 후에 사진 공정, 식각 공정 및 이온 주입 공정 등을 통해 패턴을 형성하는데, 포토리소그래피(Photo-lithography) 공정은 포토마스크를 이용하여 원하는 반도체 소자의 패턴을 웨이퍼 상에 형성시키는 반도체 제조 과정의 핵심 기술이다.In other words, the semiconductor device forms a pattern through a photo process, an etching process, and an ion implantation process after depositing a thin film of various layers such as a polycrystalline film, an oxide film, a nitride film, and a metal film on a wafer. ) Is a core technology of the semiconductor manufacturing process that uses a photomask to form a desired pattern of a semiconductor device on a wafer.
특히, 반도체 소자의 제조 공정에서 금속층을 형성하기 위해 알루미늄(Al), 텅스텐(W) 등의 금속 물질이 사용되고, 이베포레이션(evaporation), 스퍼터링 등의 방법으로 주입되며, 금속 배선을 형성하기 위한 포토레지스트의 코팅 공정, 현상 공정 등이 수행된다. 이 후에 포토레지스트 패턴에 따른 식각 공정을 통해 금속층을 선택적으로 제거하게 된다. 여기에서, 금속 배선은 라인과 스페이스로 구성되어 있고, 웨이퍼 상에 고립된 패턴, 조밀한 패턴 등이 다양하게 분포된다.In particular, a metal material such as aluminum (Al) or tungsten (W) is used to form a metal layer in a semiconductor device manufacturing process, and is implanted by evaporation, sputtering, or the like to form a metal wiring. A photoresist coating process, a developing process, and the like are performed. Thereafter, the metal layer is selectively removed through an etching process according to the photoresist pattern. Here, the metal wiring is composed of lines and spaces, and various patterns, such as isolated patterns and dense patterns, are distributed on the wafer.
한편, 반도체 제조 공정에서 집적도가 증가하면서 최소 패턴의 크기가 점점 줄어들고 있다. 이때 줄어드는 정도가 현재가 사용하고 있는 노광 장비의 해상 능력 한계를 넘어서고 있어, 보다 작은 미세 패턴을 형성하기 위해서는 해상 능력이 좋은 짧은 파장의 광원을 갖는 장비를 사용해야만 한다.Meanwhile, as the degree of integration increases in the semiconductor manufacturing process, the size of the minimum pattern is gradually decreasing. At this time, the degree of reduction is beyond the resolution capability limit of the current exposure equipment, and in order to form a smaller fine pattern, a device having a short wavelength light source having good resolution capability must be used.
예컨대, I-라인(365nm) 노광 장비의 해상 능력 한계가 일반적으로 0.35㎛이기 때문에, 이 보다 작은 패턴을 형성하기 위하여 KrF(248nm) 노광 장비를 사용해야 하고, KrF(248nm)의 해상 능력 한계가 일반적으로 0.13㎛이기 때문에, 이보다 작은 패턴을 형성하기 위하여 ArF(193nm) 노광 장비를 사용해야 한다.For example, since the resolution limit of I-line (365 nm) exposure equipment is typically 0.35 μm, KrF (248 nm) exposure equipment should be used to form smaller patterns, and the resolution limit of KrF (248 nm) is common. Since it is 0.13 mu m, ArF (193 nm) exposure equipment must be used to form a smaller pattern.
또한, I-라인 포토리소그래피 공정과 비교하여 KrF 포토리소그래피 공정의 원가는 대략 5배 이상이고, KrF 포토리소그래피 공정과 비교하여 ArF 포토리소그래피 공정의 원가는 대략 10배 정도의 차이를 보인다. 이러한 원가의 증가는 현재 어쩔 수 없는 공정 능력 상의 한계로 인식되고 있는 실정이다.In addition, the cost of the KrF photolithography process is about 5 times or more compared to the I-line photolithography process, and the cost of the ArF photolithography process is about 10 times that of the KrF photolithography process. Such an increase in cost is currently recognized as a limit in process capability.
따라서, 해상 능력 한계의 장비를 이용하여 보다 작은 패턴을 형성할 수 있다면 상당한 원가 절감의 효과를 볼 수 있어 기존의 장비를 최대한 사용하여 해상 능력 한계를 넓히려는 연구가 계속적으로 이루어지고 있다.Therefore, if a smaller pattern can be formed using the equipment of the limit of the capability of the sea, significant cost savings can be obtained, and studies to expand the limit of the capability of the sea by using the existing equipment are continuously conducted.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 식각체의 상부에 폴리실리콘막을 형성한 후 네거티브 및 포지티브 포토레지스트를 이용하여 폭이 좁은 포토레지스트 패턴을 형성하고, 폴리실리콘막에 대해 열산화 공정 및 반응성 이온 식각 공정을 실시하여 열산화막으로 이루어진 식각 패턴을 형성한 후 이를 이용하여 식각체를 식각함으로서, 포토 공정 선폭에 비해 1/2의 선폭을 갖는 식각 패턴을 제작할 수 있을 뿐만 아니라 기존의 장비를 이용하여 미세 선폭을 갖는 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성 방법을 제공하는데 있다.An object of the present invention is to solve the problems of the prior art, and after forming a polysilicon film on the upper portion of the etching body to form a narrow photoresist pattern using negative and positive photoresist, and to the polysilicon film By performing a thermal oxidation process and a reactive ion etching process to form an etching pattern consisting of a thermal oxide film and then etching the etching body using this, an etching pattern having a line width of 1/2 of the photo process line width can be produced. However, the present invention provides a method of forming a fine pattern of a semiconductor device capable of forming a pattern having a fine line width by using existing equipment.
상기와 같은 목적을 달성하기 위하여 본 발명은, 실리콘 기판 상에 식각체와 폴리실리콘막을 순차 형성하는 단계와, 상기 폴리실리콘막의 상부에 제 1 형 및 제 2 형 포토레지스트로 이용하여 일정 간격을 두고 교호로 형성된 제 1, 2 포토레지스트 패턴을 형성하는 단계와, 상기 제 1, 2 포토레지스트 패턴에 맞춰서 상기 폴 리실리콘막의 일부를 식각하여 폴리실리콘 패턴을 형성한 후 상기 제 1, 2 포토레지스트 패턴을 제거하는 단계와, 상기 폴리실리콘 패턴에 대해 열산화 공정을 실시하여 변형된 폴리실리콘 패턴과 상기 변형된 폴리실리콘 패턴의 주변을 감싸는 열산화막을 형성하는 단계와, 상기 변형된 폴리실리콘 패턴의 측벽에만 소정의 두께를 갖는 상기 열산화막이 남도록 상기 열산화막의 일부를 식각하는 단계와, 상기 변형된 폴리실리콘 패턴을 제거하여 상기 열산화막으로만 이루어진 식각 패턴을 형성하는 단계와, 상기 식각 패턴을 식각 마스크로 한 식각 공정을 통해 상기 식각체를 식각하는 단계와, 상기 식각 패턴을 제거하는 단계를 포함한다.In order to achieve the above object, the present invention comprises the steps of sequentially forming an etched body and a polysilicon film on a silicon substrate, and at a predetermined interval using the first type and the second type photoresist on the polysilicon film Forming an alternating first and second photoresist pattern, and etching a portion of the polysilicon layer in accordance with the first and second photoresist patterns to form a polysilicon pattern, followed by forming the first and second photoresist patterns Removing the; and performing a thermal oxidation process on the polysilicon pattern to form a modified polysilicon pattern and a thermal oxide film surrounding the periphery of the modified polysilicon pattern, and sidewalls of the modified polysilicon pattern. Etching a portion of the thermal oxide film so that the thermal oxide film having a predetermined thickness remains, and the modified polysilicon pattern And removing the etching pattern by forming an etching pattern including only the thermal oxide layer, etching the etching pattern using the etching pattern as an etching mask, and removing the etching pattern.
여기서, 제 1 형 포토레지스트는 포지티브형이고, 제 2 형 포토레지스트는 네거티브형인 것을 특징으로 한다.Here, the first type photoresist is positive type, and the second type photoresist is negative type.
또한, 상기 폴리실리콘 패턴은, 상기 제 1, 2 포토레지스트 패턴을 식각 마스크로 한 반응성 이온 식각 공정을 실시하여 상기 폴리실리콘막의 일부를 식각하여 형성되며, 상기 열산화막의 일부를 식각하는 단계는, 상기 변형된 폴리실리콘 패턴과 상기 열산화막에 대해 반응성 이온 식각 공정을 실시하여 상기 열산화막의 일부를 제거한다.The polysilicon pattern may be formed by etching a portion of the polysilicon layer by performing a reactive ion etching process using the first and second photoresist patterns as an etch mask, and etching the portion of the thermal oxide layer. Reactive ion etching is performed on the modified polysilicon pattern and the thermal oxide layer to remove a portion of the thermal oxide layer.
그리고, 상기 식각 패턴을 형성하는 단계는 상기 변형된 폴리실리콘 패턴을 FEP 용제로 제거하여 상기 식각 패턴을 형성하며, 상기 식각 패턴을 제거하는 단계는 상기 식각 패턴에 대해 산화 반응성 이온 식각 공정을 실시하여 상기 식각 패턴을 제거한다.The etching pattern may be formed by removing the modified polysilicon pattern with a FEP solvent to form the etching pattern. The removing of the etching pattern may be performed by performing an oxidative reactive ion etching process on the etching pattern. The etching pattern is removed.
이하, 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명한다. Hereinafter, exemplary embodiments will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1i는 본 발명의 바람직한 실시 예에 따른 반도체 소자의 미세 패턴 형성 과정을 도시한 공정 단면도이다.1A to 1I are cross-sectional views illustrating a process of forming a fine pattern of a semiconductor device according to an exemplary embodiment of the present invention.
도 1a를 참조하면, 반도체 기판(100) 상에 식각체(102) 및 폴리실리콘막(104)을 순차 형성한 후 폴리실리콘막(104)의 상부에 제 1 형 포토레지스트(PR1)를 도포하고, 마스크(M)를 얼라인시킨 후 노광 및 현상 공정을 실시하여 제 1 포토레지스트 패턴(106)을 형성한다.Referring to FIG. 1A, after the
이후, 도 1b 내지 도 1d를 참조하면, 제 2 형 포토레지스트(PR2)를 도포하고, 제 1 포토레지스트 패턴(106)의 상부를 노출시킨 후 마스크(M)를 제 1 포토레지스트 패턴(106)과 제 2 형 포토레지스트(PR2)에 겹치도록 얼라인시키고, 노광 및 현상 공정 실시함으로서, 제 2 포토레지스트 패턴(108)을 형성한다. 즉, 폴리실리콘막(104)의 상부에는 제 1 형 및 제 2 형 포토레지스트(PR1, PR2)로 이루어진 제 1, 2 포토레지스트 패턴(106, 108)이 일정 간격을 두고 교호로 형성된다.1B to 1D, the second type photoresist PR2 is coated, the upper portion of the
여기서, 현상 공정은 제 1 포토레지스트 패턴(106)과 제 2 형 포토레지스트(PR2)가 각각에 대하여 선택적으로 작용하는 2종류이상의 현상액을 이용하여 실시하며, 제 1 형 포토레지스트(PR1)는 포지티브(positive) 포토레지스트이며, 제 2 형 포토레지스트(PR2)는 네거티브(negative) 포토레지스트이다. Here, the developing step is performed using two or more types of developer in which the
그런 다음, 도 1e에 도시된 바와 같이, 제 1, 2 포토레지스트 패턴(106, 108)를 식각 마스크로 폴리실리콘(104)의 특정 깊이까지 폴리실리콘막(104)을 반응성 이온 식각(RIE : Reactive Ion Etch)을 통해 선택 식각하여 폴리실리콘 패턴(104a)을 형성한다. 이후, 스트리밍 공정을 통해 제 1, 2 포토레지스트 패 턴(106, 108)을 제거한다.Then, as shown in FIG. 1E, the
다음에, 폴리실리콘 패턴(104a)에 대해 열산화 공정을 실시하여, 도 1f에 도시된 바와 같이, 폴리실리콘 패턴(104a)의 일부가 열산화 공정에 의해 반응하여 열산화막(110)을 형성함과 더불어 폴리실리콘 패턴(104a)이 변형된다. 즉, 폴리실리콘 패턴(104a)은 식각체(102)의 일부가 드러나도록 제거됨과 더불어 그 주변에는 열산화막(110)이 형성된다.Next, a thermal oxidation process is performed on the
이후, 도 1g에 도시된 바와 같이, 변형된 폴리실리콘 패턴(104a)의 상부를 식각 정지점으로 한 반응성 이온 식각 공정을 실시하여 식각체(102)의 상부 일부가 드러나도록 열산화막(110)을 제거한다. 즉, 변형된 폴리실리콘 패턴(104a)의 측벽에만 소정의 두께를 갖는 열산화막(110)이 남도록 열산화막(110)의 일부를 식각한다.Thereafter, as illustrated in FIG. 1G, the
도 1h에 도시된 바와 같이, 실리콘 기판(100) 상에 형성된 열산화막(110)을 마스크로 한 FEP(Fluoroethylenpropylene) 용제를 이용하여 변형된 폴리실리콘 패턴(104a)을 제거해줌으로서, 열산화막(110)으로 이루어진 식각 패턴(112)을 형성한다.As shown in FIG. 1H, the thermally oxidized
그리고 나서, 도 1i에 도시된 바와 같이, 식각 패턴(112)을 식각 마스크로 한 반응성 이온 식각 공정을 통해 실리콘 기판(100)의 상부가 드러나도록 식각체(102)를 식각함으로서, 미세한 선폭을 갖는 패턴을 형성하고, 산화막 반응성 이온 식각 공정을 통해 식각 패턴(112)을 제거한다.Then, as illustrated in FIG. 1I, the
본 발명에 따르면, 식각체(102)의 상부에 폴리실리콘막(104)을 형성한 후 네 거티브 및 포지티브 포토레지스트를 이용하여 폭이 좁은 포토레지스트 패턴을 형성하고, 폴리실리콘막에 대해 열산화 공정 및 반응성 이온 식각 공정을 실시하여 열산화막(110)으로 이루어진 식각 패턴을 형성한 후 이를 이용하여 식각체(1004)를 식각함으로서, 미세한 패턴을 형성할 수 있다.According to the present invention, after the
본 발명은 상술한 특정의 바람직한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위내에 있게 된다.The present invention is not limited to the above-described specific preferred embodiments, and various modifications can be made by any person having ordinary skill in the art without departing from the gist of the present invention claimed in the claims. Of course, such changes will fall within the scope of the claims.
이상 설명한 바와 같이, 본 발명은 식각체의 상부에 폴리실리콘막을 형성한 후 네거티브 및 포지티브 포토레지스트를 이용하여 폭이 좁은 포토레지스트 패턴을 형성하고, 폴리실리콘막에 대해 열산화 공정 및 반응성 이온 식각 공정을 실시하여 열산화막으로 이루어진 식각 패턴을 형성한 후 이를 이용하여 식각체를 식각함으로서, 포토 공정 선폭에 비해 1/2의 선폭을 갖는 식각 패턴을 제작할 수 있을 뿐만 아니라 기존의 장비를 이용하여 미세 선폭을 갖는 패턴을 형성할 수 있는 잇점이 있다.As described above, the present invention forms a narrow photoresist pattern using negative and positive photoresist after forming a polysilicon film on the upper portion of the etching body, and a thermal oxidation process and a reactive ion etching process for the polysilicon film By forming an etching pattern consisting of a thermal oxide film and then etching the etching body using this, not only can produce an etching pattern having a line width of 1/2 of the photo process line width, but also fine line width using existing equipment There is an advantage that can form a pattern having.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060083317A KR100818389B1 (en) | 2006-08-31 | 2006-08-31 | Method for fabricating a narrow pattern in a semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060083317A KR100818389B1 (en) | 2006-08-31 | 2006-08-31 | Method for fabricating a narrow pattern in a semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080020186A KR20080020186A (en) | 2008-03-05 |
| KR100818389B1 true KR100818389B1 (en) | 2008-04-01 |
Family
ID=39395253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060083317A KR100818389B1 (en) | 2006-08-31 | 2006-08-31 | Method for fabricating a narrow pattern in a semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100818389B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8039399B2 (en) | 2008-10-09 | 2011-10-18 | Micron Technology, Inc. | Methods of forming patterns utilizing lithography and spacers |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714305B1 (en) * | 2005-12-26 | 2007-05-02 | 삼성전자주식회사 | Method of forming self aligned double pattern |
| KR100735535B1 (en) * | 2006-07-10 | 2007-07-04 | 삼성전자주식회사 | Manufacturing method of mask |
-
2006
- 2006-08-31 KR KR1020060083317A patent/KR100818389B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714305B1 (en) * | 2005-12-26 | 2007-05-02 | 삼성전자주식회사 | Method of forming self aligned double pattern |
| KR100735535B1 (en) * | 2006-07-10 | 2007-07-04 | 삼성전자주식회사 | Manufacturing method of mask |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080020186A (en) | 2008-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI493626B (en) | Methods of minimizing etch undercut and providing clean metal liftoff | |
| US7846843B2 (en) | Method for manufacturing a semiconductor device using a spacer as an etch mask for forming a fine pattern | |
| TWI473143B (en) | Method for forming micro-pattern in semiconductor device | |
| CN108878269B (en) | Method for forming integrated circuit structure and related integrated circuit structure | |
| JP2001351849A (en) | Method of manufacturing semiconductor device, mask for photolithography and its manufacturing method | |
| JP2009239030A (en) | Method of manufacturing semiconductor device | |
| JP4206669B2 (en) | Etching pattern forming method | |
| KR100818389B1 (en) | Method for fabricating a narrow pattern in a semiconductor | |
| US7939451B2 (en) | Method for fabricating a pattern | |
| JP3585039B2 (en) | Hole forming method | |
| US6686129B2 (en) | Partial photoresist etching | |
| KR100946026B1 (en) | Method of forming pattern for semiconductor | |
| JP2011176042A (en) | Method for forming of semiconductor circuit pattern | |
| KR100390963B1 (en) | Method of forming a contact hole in a semiconductor device | |
| JP2006019496A (en) | Method for defining minimum pitch in integrated circuit beyond photolithographic resolution | |
| JP2000173979A (en) | Etching mask and method of forming fine pattern | |
| KR100818387B1 (en) | Method for forming metal line of semiconductor device | |
| KR19990000089A (en) | Micro pattern formation method of semiconductor device | |
| KR100521429B1 (en) | Fabrication method of semiconductor device | |
| KR100610762B1 (en) | Method of forming a pattern | |
| KR100443525B1 (en) | Resist Pattern Formation Method | |
| US6541387B1 (en) | Process for implementation of a hardmask | |
| JP2985884B1 (en) | Method for manufacturing semiconductor device | |
| KR100755149B1 (en) | Method for forming mask pattern of semiconductor device | |
| KR20070006058A (en) | Method of removing gate hardmask of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120221 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |