KR100816196B1 - Method of determining thickness of photoresist layer for the fabrication of semiconductor devices - Google Patents
Method of determining thickness of photoresist layer for the fabrication of semiconductor devices Download PDFInfo
- Publication number
- KR100816196B1 KR100816196B1 KR1020060080496A KR20060080496A KR100816196B1 KR 100816196 B1 KR100816196 B1 KR 100816196B1 KR 1020060080496 A KR1020060080496 A KR 1020060080496A KR 20060080496 A KR20060080496 A KR 20060080496A KR 100816196 B1 KR100816196 B1 KR 100816196B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- photoresist layer
- thickness
- line width
- film
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70608—Monitoring the unpatterned workpiece, e.g. measuring thickness, reflectivity or effects of immersion liquid on resist
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Abstract
기판에서 하지막을 이룰 수 있는 물질별로 도포되는 포토레지스트층 두께를 달리하고 다른 조건을 동일하게 한 상태에서 노광을 통해 얻는 포토레지스트 선폭의 크기 데이타를 추출하고, 이 데이타를 이용하여 하지막을 이루는 물질 사이에 동일한 선폭을 얻을 수 있는 포토레지스트층 두께를 결정하는 단계를 구비하여 이루어지는, 반도체 장치 제조를 위한 포토레지스트막 도포 두께 결정 방법이 개시된다.The data of the photoresist line width obtained through exposure under different thicknesses and different conditions of the photoresist layer applied to each material capable of forming the underlying film on the substrate is extracted, and the data is used between the materials forming the underlying film. Disclosed is a method of determining a photoresist film coating thickness for manufacturing a semiconductor device, comprising: determining a photoresist layer thickness capable of obtaining the same line width.
본 발명에 따르면, 이온주입 공정용 마스크로 사용되는 포토레지스트 패턴 등을 형성함에 있어서 하지막의 영향을 최소화할 수 있으므로 노광 공정에서의 공정 마아진을 늘일 수 있다. 또한, 노광 고정에서의 불량율을 줄일 수 있으며, 공정 불량의 감소에 따라 반도체 장치의 신뢰성과 안정성을 높일 수 있다.According to the present invention, since the influence of the underlying film can be minimized in forming the photoresist pattern used as the mask for the ion implantation process, the process margin in the exposure process can be increased. In addition, it is possible to reduce the defective rate in exposure fixing, and to increase the reliability and stability of the semiconductor device as the process defect is reduced.
Description
도1은 이온주입 공정이 진행되기 전에 하지막(sub layer)의 모습을 보여주는 공정 단면도,1 is a cross-sectional view illustrating a state of a sub layer before an ion implantation process is performed;
도2는 하지막을 이룰 수 있는 반도체 장치 형성에 사용되는 물질들에 따르는 포토레지스트층 두께와 포토레지스트 패턴 선폭 변동 추이를 나타내는 그래프이다.FIG. 2 is a graph showing variations in photoresist layer thickness and photoresist pattern line width depending on materials used to form a semiconductor device capable of forming a base film.
본 발명은 반도체 장치 제조 방법에 관한 것으로, 보다 상세하게는 반도체 장치의 제조에 사용되는 포토레지스트막의 도포 두께 결정 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for determining a coating thickness of a photoresist film used for manufacturing a semiconductor device.
반도체 장치는 반도체 기판과 절연층, 도체층으로 이루어지는 많은 층상에 필요한 패턴을 형성하고 필요한 처리를 수행하여 이루어지는 장치이다. 반도체 장치는 소자 고집적화 경향에 따라 점차 좁은 면적에 많은 소자를 형성하도록 이루어진다. 이런 소자 고집적화의 많은 부분은 노광 공정에 의해 가능하게 된다. A semiconductor device is a device formed by forming a required pattern on a plurality of layers consisting of a semiconductor substrate, an insulating layer, and a conductor layer and performing necessary processing. The semiconductor device is formed to form a large number of devices in an increasingly narrow area in accordance with the trend of device high integration. Much of this device integration is made possible by the exposure process.
노광 공정은 하부 기판 상에 포토레지스트 패턴을 형성하는 공정이다. 사진 원리를 이용하면 하나의 노광 마스크를 필름처럼 이용하여 인화지에 해당하는 감광막에 미세하고 정교한 패턴을 형성할 수 있다. An exposure process is a process of forming a photoresist pattern on a lower substrate. Using the photographic principle, one exposure mask can be used as a film to form fine and sophisticated patterns on the photoresist film corresponding to the photo paper.
포토레지스트 패턴은 물질층을 식각하여 일정 패턴으로 만드는 식각 공정에서 식각 마스크로 사용될 수 있으며, 이온 주입 공정에서는 이온 주입 마스크로 사용될 수 있다. 식각 공정에서는 통상 포토레지스트막은 동일한 재질의 하지막(sub layer) 위에 적층된다. 반면 이온주입 공정에서는 포토레지스트막은 영역에 따라 다양한 물질층 위에 적층될 수 있다. The photoresist pattern may be used as an etching mask in an etching process in which a material layer is etched into a predetermined pattern, and may be used as an ion implantation mask in an ion implantation process. In the etching process, a photoresist film is usually laminated on a sub layer of the same material. On the other hand, in the ion implantation process, the photoresist film may be stacked on various material layers depending on regions.
포토레지스트막 패턴을 형성할 때 패턴의 선폭은 포토레지스트막 하부의 하지막에 의해 큰 영향을 받을 수 있다. 그리고, 같은 하지막에 형성된 포토레지스트막에서 형성되는 포토레지스트 패턴의 선폭은 포토레지스트막의 두께에 의해서도 동시에 영향을 받게 된다. 이때 하지막은 당해 공정 기판의 제일 상층인 표면에 노출되도록 형성되어 있는 막을 의미한다.When the photoresist film pattern is formed, the line width of the pattern may be greatly influenced by the underlying film under the photoresist film. The line width of the photoresist pattern formed from the photoresist film formed on the same base film is also affected by the thickness of the photoresist film at the same time. At this time, the underlying film means a film which is formed to be exposed to the surface which is the uppermost layer of the process substrate.
가령, 이온주입 공정에서 사용되는 포토레지스트 패턴을 형성할 때 여러 물질층 영역을 가로지르는 포토레지스트 패턴은 각 물질층 영역마다 하지막의 영향을 받아 다른 선폭으로 형성될 수 있다. For example, when forming the photoresist pattern used in the ion implantation process, the photoresist pattern that crosses the various material layer regions may be formed in different line widths under the influence of the underlying film for each material layer region.
따라서, 선폭을 일정 범위로 형성되어야할 공정에서 이런 하지막에 따른 포토레지스트 선폭의 변이는 공정 마아진(margin)을 줄여 공정을 어렵게 하는 결과를 가져온다. Therefore, in the process in which the line width should be formed in a certain range, the variation of the photoresist line width according to the underlying film results in reducing the process margin, which makes the process difficult.
본 발명은 상술한 바와 같이 이온주입 마스크 형성용 포토레지스트 패턴을 형성함에 있어서의 선폭 조절의 어려움을 해결하기 위한 것으로, 기판 영역별 하지막의 차이에 따른 선폭의 차이를 줄일 수 있는 반도체 장치 제조를 위한 포토레지스트막 도포 두께 결정 방법을 제공하는 것을 목적으로 한다.The present invention is to solve the difficulty of adjusting the line width in forming the photoresist pattern for forming the ion implantation mask as described above, for manufacturing a semiconductor device that can reduce the difference in the line width according to the difference of the underlying film for each substrate region An object of the present invention is to provide a method for determining a photoresist film coating thickness.
본 발명은 하지막 물질이 다른 영역에서 최대한 동일한 선폭으로 포토레지스트 패턴을 형성할 수 있도록 하는 반도체 장치 제조를 위한 포토레지스막 도포 두께 결정 방법을 제공하는 것을 목적으로 한다.It is an object of the present invention to provide a method for determining a photoresist film coating thickness for manufacturing a semiconductor device, in which a base film material can form a photoresist pattern with the same line width as possible in different regions.
상기 목적을 달성하기 위한 본 발명의 반도체 장치 제조를 위한 포토레지스트막 도포 두께 결정 방법은, 기판에서 하지막을 이룰 수 있는 물질별로 도포되는 포토레지스트층 두께를 달리하고 다른 조건을 동일하게 한 상태에서 노광을 통해 얻는 포토레지스트 선폭의 크기 데이타를 추출하고, 이 데이타를 이용하여 하지막을 이루는 물질 사이에 동일한 선폭을 얻을 수 있는 포토레지스트층 두께를 결정하는 단계를 구비하여 이루어진다.The method for determining the thickness of the photoresist film for fabricating the semiconductor device of the present invention for achieving the above object is to expose the photoresist layer thickness applied for each material capable of forming a base film on a substrate, and the exposure is performed under the same conditions. And extracting the size data of the photoresist line width obtained through the step, and using the data to determine the thickness of the photoresist layer capable of obtaining the same line width between the materials forming the underlying film.
본 발명을 실시하는 하나의 구체적인 방법을 제시하면, 먼저, 하나의 물질에 대한 포토레지스트층 두께별 선폭 크기 데이타는 그래프 용지에 포토레지스트층 두께를 일정량씩 증가시키면서 얻은 선폭 크기를 그래프 형태로 표시한다. Referring to one specific method of practicing the present invention, first, the linewidth size data for each photoresist layer thickness for one material displays the linewidth size obtained by increasing the photoresist layer thickness by a predetermined amount on a graph paper in the form of a graph. .
그리고, 모든 하지막에 드러난 물질에 대하여 위와 같은 방법으로 얻은 그래프를 하나의 용지에 겹쳐서 나타낸다. 그러고, 각 물질에 대응하는 그래프가 서로 겹치는 점 혹은 서로 접근하는 영역을 찾아 그 점 혹은 그 영역 속의 중간점에 해당하는 그래프 상의 포토레지스트층 두께를 해당 물질들로 이루어지는 하지막에서 포토 공정을 할 때의 최적의 포토레지스트층 두께로 결정한다. And, the graph obtained by the above method for the material exposed to all the underlying film is superimposed on one sheet of paper. Then, when the graph corresponding to each material overlaps each other or finds an area that approaches each other, the photoresist layer thickness on the graph corresponding to the point or the middle point in the area is subjected to the photo process on the underlying film made of the corresponding materials. Is determined by the optimal photoresist layer thickness.
본 발명에서 포토레지스트층은 공정 기판 특정 영역에 선택적으로 이온주입을 하기위한 이온주입 마스크 패턴을 형성하기 위한 것일 수 있다.In the present invention, the photoresist layer may be for forming an ion implantation mask pattern for selectively implanting ions into a specific region of the process substrate.
이하 도면을 참조하면서 실시예를 통해 본 발명을 보다 상세히 설명하기로 한다. Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
먼저 일반론으로, 통상 노광 공정에서는 하지막(sub layer)의 물질, 단차, 두께에 따라서 선폭(흔히 CD:critical demension로 표현됨)의 변화가 발생한다. 그래서 보통의 경우에는 노광 공정 전 단계에서 평탄화 공정을 거치게 된다. 또한 특별한 경우가 아니면 동일한 물질로 이루어진 막이 적층된 뒤에 그 막 위로 포토레지스트 패턴이 형성된다. First of all, in general, in the exposure process, a change in line width (often expressed as CD: critical demension) occurs depending on a material, a step, and a thickness of a sub layer. Therefore, in general, the planarization process is performed before the exposure process. Also, unless otherwise specified, a photoresist pattern is formed over the film after the films are made of the same material.
그러나, 이온 주입 공정에서는 이런 일반론과 다른 상태로 하부 기판 상태가 결정되어 포토레지스트 패턴 형성이 이루어질 수 있다. However, in the ion implantation process, the lower substrate state is determined in a state different from this general theory, and thus the photoresist pattern may be formed.
도1은 이온주입 공정이 진행되기 전에 하지막(sub layer)의 모습을 보여주는 공정 단면도이다. 이 공정 단계에서 기판 하지막은 단결정 실리콘 기판(10)과 실리콘 산화막(SiO2)으로 이루어진 쉘로우 트랜치 아이소레이션(STI:shallow trench isolation) 타입의 소자 분리막(20)으로 이루어진다. 1 is a cross-sectional view illustrating a state of a sub layer before an ion implantation process is performed. In this process step, the substrate underlayer is composed of a shallow trench isolation (STI) type
이들은 서로 다른 물질로 구성이 되며, 단차 또한 그림에서 보듯이 존재한 다. 또한, 공정이 진행됨에 따라서 STI의 상면 레벨이 변화하므로 어느 공정 단계에서 포토레지스트 패턴을 형성하는 가도 포토레지스트 패턴의 선폭에 영향을 주게 된다. These consist of different materials, and the step also exists as shown in the figure. In addition, since the top level of the STI changes as the process proceeds, the formation of the photoresist pattern at any process step also affects the line width of the photoresist pattern.
도2는 하지막을 이룰 수 있는 반도체 장치 형성에 사용되는 물질들에 따르는 포토레지스트층 두께와 포토레지스트 패턴 선폭 변동 추이를 나타내는 그래프의 일 예로 실리콘 기판 및 실리콘 산화막 소자 분리층에 대한 그래프를 나타낸 것이다. 이 그래프에는 하지막 물질 차이뿐 아니라 단차 요인도 반영되어 있다. 이런 선폭 변동 추이는 실험을 통해 얻은 일정 데이터의 시뮬레이션을 통해 도출할 수 있다. FIG. 2 is a graph showing a silicon substrate and a silicon oxide device isolation layer as an example of a graph illustrating a change in photoresist layer thickness and photoresist pattern line width according to materials used to form a semiconductor device capable of forming a base film. This graph reflects not only the underlying material differences but also the step factors. Such line width variation can be derived through simulation of schedule data obtained through experiments.
각 물질에 대한 그래프는 x축이 나타내는 포토레지스트층 두께의 일정 증분씩의 증가에 대해 y축이 나타내는 프토레지스트 패턴 선폭이 사인파(sinusoidal wave pattern) 혹은 진동 곡선(swing curve)을 나타내고 있음을 알 수 있다. 또한, 각 물질별로 그래프의 진폭이나 위상차(phase shift)는 있지만 그 진동 주기는 거의 동일한 것을 알 수 있다.The graph for each material shows that the line width of the p-resist pattern represented by the y-axis represents a sinusoidal wave pattern or swing curve for each incremental increase in the thickness of the photoresist layer represented by the x-axis. have. In addition, although the amplitude and the phase shift of the graph for each material, the oscillation period is almost the same.
즉, 진동 곡선은 포토레지스트의 고유한 특성이라 할 수 있으며, 포토레지스트층 도포 두께가 증가함에 따라 동일한 노광 조건, 에너지를 가했을 때 패턴의 선폭이 증가하는 경향은 단순 선형이 아니고 사인파를 이루면서 전체적으로 증가하게 된다. That is, the vibration curve is an inherent characteristic of the photoresist, and as the thickness of the photoresist layer is increased, the tendency of the line width of the pattern to increase under the same exposure conditions and energy increases not only as a linear but as a sine wave. Done.
도2의 그래프에 도시된 바에 따르면, 실리콘 영역 하지막과, 서로 단차를 가지는 실리콘 산화막 영역 하지막에서 선폭 크기가 겹치는 그래프 상의 점을 찾으면 이 포토레지스트층 도포 두께에서는 포토레지스트 패턴 선폭 크기가 같게 된다. 따 라서 이런 도포 두께를 그래프에서 도출하여 실제 공정에 적용하면 하지막 재질에 따른 영역별 포토레지스트 패턴 선폭 크기의 차이가 발생하는 것을 방지할 수 있고, 공정 마아진을 넓힐 수 있게 된다. As shown in the graph of Fig. 2, when the point on the graph where the line width sizes overlap in the silicon region underlayer and the silicon oxide region underlayers having a step difference is found, the photoresist pattern linewidths are the same at this photoresist layer coating thickness. . Therefore, if the coating thickness is derived from the graph and applied to the actual process, it is possible to prevent the difference in the size of the photoresist pattern line width for each region according to the underlying film material and to widen the process margin.
또한, 재질별로 단차가 형성된 것에 대해서도 그러한 단차가 선폭에 대해 반영되는 결과를 알 수 있으므로 단차를 반영하여, 단차진 영역을 포토레지스트 패턴이 지나도록 형성되는 경우에도 선폭이 기판 내에서 일정하도록 하는 포토레지스트 도포 두께를 결정할 수 있다. In addition, even when a step is formed for each material, the result of reflecting the step is reflected in the line width, so that the step width is reflected, so that the line width is constant in the substrate even when the stepped area is formed to pass through the photoresist pattern. The resist coating thickness can be determined.
본 발명에 따르면, 이온주입 공정용 마스크로 사용되는 포토레지스트 패턴 등을 형성함에 있어서 하지막의 영향을 최소화할 수 있으므로 노광 공정에서의 공정 마아진을 늘일 수 있다.According to the present invention, since the influence of the underlying film can be minimized in forming the photoresist pattern used as the mask for the ion implantation process, the process margin in the exposure process can be increased.
따라서, 본 발명에 따르면 노광 고정에서의 불량율을 줄일 수 있으며, 공정 불량의 감소에 따라 반도체 장치의 신뢰성과 안정성을 높일 수 있다.Therefore, according to the present invention, the defective rate in the exposure fixing can be reduced, and the reliability and stability of the semiconductor device can be improved as the process defect is reduced.
직접적으로 본 발명에 따르면 하지막의 종류 및 단차를 감안하여 포토레지스트층 도포 두께를 결정함으로써 노광 공정에서 형성될 포토레지스트 패턴의 선폭을 고르게 할 수 있다. According to the present invention, the line width of the photoresist pattern to be formed in the exposure process can be evenly determined by determining the photoresist layer coating thickness in consideration of the type and the step of the underlying film.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060080496A KR100816196B1 (en) | 2006-08-24 | 2006-08-24 | Method of determining thickness of photoresist layer for the fabrication of semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060080496A KR100816196B1 (en) | 2006-08-24 | 2006-08-24 | Method of determining thickness of photoresist layer for the fabrication of semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080018419A KR20080018419A (en) | 2008-02-28 |
| KR100816196B1 true KR100816196B1 (en) | 2008-03-21 |
Family
ID=39385450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060080496A KR100816196B1 (en) | 2006-08-24 | 2006-08-24 | Method of determining thickness of photoresist layer for the fabrication of semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100816196B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950033684A (en) * | 1994-05-04 | 1995-12-26 | 김주용 | Method of selecting optimal thickness of photoresist by reflectance curve |
| KR20000012852A (en) * | 1998-08-01 | 2000-03-06 | 윤종용 | Light exposure facility for semiconductor manufacturing and light exposure method |
| KR20020095453A (en) * | 2001-06-14 | 2002-12-26 | 닛본 덴기 가부시끼가이샤 | Applying apparatus and method of controlling film thickness for enabling uniform thickness |
| KR20060074537A (en) * | 2004-12-27 | 2006-07-03 | 동부일렉트로닉스 주식회사 | Method for measuring side wall angle of photo-resist pattern using sem |
-
2006
- 2006-08-24 KR KR1020060080496A patent/KR100816196B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950033684A (en) * | 1994-05-04 | 1995-12-26 | 김주용 | Method of selecting optimal thickness of photoresist by reflectance curve |
| KR20000012852A (en) * | 1998-08-01 | 2000-03-06 | 윤종용 | Light exposure facility for semiconductor manufacturing and light exposure method |
| KR20020095453A (en) * | 2001-06-14 | 2002-12-26 | 닛본 덴기 가부시끼가이샤 | Applying apparatus and method of controlling film thickness for enabling uniform thickness |
| KR20060074537A (en) * | 2004-12-27 | 2006-07-03 | 동부일렉트로닉스 주식회사 | Method for measuring side wall angle of photo-resist pattern using sem |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080018419A (en) | 2008-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8828748B2 (en) | Test structures and methods | |
| US20060292497A1 (en) | Method of forming minute pattern of semiconductor device | |
| US7381508B2 (en) | Integrated circuit semiconductor device with overlay key and alignment key and method of fabricating the same | |
| US7316963B2 (en) | Method for manufacturing semiconductor device | |
| JP2007201481A (en) | Semiconductor device and method of manufacturing the device | |
| US6340631B1 (en) | Method for laying out wide metal lines with embedded contacts/vias | |
| KR100816196B1 (en) | Method of determining thickness of photoresist layer for the fabrication of semiconductor devices | |
| KR100807074B1 (en) | Method for fabrication a semiconductor device | |
| KR100827472B1 (en) | Method for forming overlay mark in semiconductor photolithograph process | |
| US8057987B2 (en) | Patterning method of semiconductor device | |
| JP4589681B2 (en) | Method for forming semiconductor device | |
| KR100928512B1 (en) | Manufacturing method of semiconductor device | |
| US20090311865A1 (en) | Method for double patterning lithography | |
| JP2004319637A (en) | Method of forming alignment mark and method of manufacturing semiconductor device using the same | |
| KR20060009419A (en) | Method for manufacturing semiconductor device | |
| KR100868634B1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| KR20080061946A (en) | Method for manufacturing semiconductor device with enhancing pattern cd uniformity | |
| KR20040057634A (en) | Method for forming align vernier | |
| KR20050035361A (en) | Method for forming alignment key | |
| JP2009278055A (en) | Exposure time determining method, mask creating method, and semiconductor manufacturing method | |
| KR20090066929A (en) | Monitoring pattern of semicondutor device using spacer and method for fabricating the same | |
| KR20070113804A (en) | Modified vernier of semiconductor device | |
| KR20070071657A (en) | Method for forming overlay vernier of semiconductor device | |
| KR19990010202A (en) | Fine Pattern Formation Method of Semiconductor Device | |
| KR20060007523A (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| LAPS | Lapse due to unpaid annual fee |