KR100811607B1 - Method of tuning passive element balun circuit - Google Patents

Method of tuning passive element balun circuit Download PDF

Info

Publication number
KR100811607B1
KR100811607B1 KR1020060128023A KR20060128023A KR100811607B1 KR 100811607 B1 KR100811607 B1 KR 100811607B1 KR 1020060128023 A KR1020060128023 A KR 1020060128023A KR 20060128023 A KR20060128023 A KR 20060128023A KR 100811607 B1 KR100811607 B1 KR 100811607B1
Authority
KR
South Korea
Prior art keywords
pad
integrated circuit
balun
balun circuit
circuit
Prior art date
Application number
KR1020060128023A
Other languages
Korean (ko)
Inventor
김정호
이지왕
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020060128023A priority Critical patent/KR100811607B1/en
Application granted granted Critical
Publication of KR100811607B1 publication Critical patent/KR100811607B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

A method for tuning a passive element balun circuit is provided to reduce a cost and to simplify a tuning process by using a bonding wire having an adjustable length and an adjustable diameter. An integrated circuit(221) is mounted on an integrated circuit pad(222). A balun circuit(211) is mounted on a balun circuit pad(212) which is arranged at a front end of the integrated circuit. The integrated circuit pad and the balun circuit pad are integrated within a package. A method for tuning a passive element balun circuit includes a process for obtaining parasitic inductance and obtaining a length and a diameter of a necessary bonding wire(34,35,36,37) according to parasitic inductance, and a process for connecting electrically the balun circuit pad with the integrated circuit pad by using the bonding wires having electrical and magnetic characteristics corresponding to the length and the diameter.

Description

수동 소자 발룬 회로를 튜닝하는 방법 {METHOD OF TUNING PASSIVE ELEMENT BALUN CIRCUIT}How to tune a passive element balun circuit {METHOD OF TUNING PASSIVE ELEMENT BALUN CIRCUIT}

도 1은 기존의 튜닝 방법을 이용한 멀티 칩 패키지의 개념도이다.1 is a conceptual diagram of a multi-chip package using a conventional tuning method.

도 2는 본 발명의 일 실시예에 따른 패키지 내의 발룬 회로의 튜닝 방법을 설명하기 위한 개념도이다.2 is a conceptual diagram illustrating a tuning method of a balloon circuit in a package according to an embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 따른 패키지 내의 발룬 회로의 튜닝 방법을 설명하기 위한 개념도이다.3 is a conceptual diagram illustrating a tuning method of a balun circuit in a package according to another exemplary embodiment of the present invention.

도 4는 본 발명의 또 다른 실시예에 따른 패키지 내의 발룬 회로의 튜닝 방법을 설명하기 위한 개념도이다.4 is a conceptual view illustrating a tuning method of a balun circuit in a package according to another embodiment of the present invention.

도 5는 본 발명의 다른 실시예에 따른 패키지 내의 발룬 회로의 튜닝 방법을 설명하기 위한 개념도이다.5 is a conceptual diagram illustrating a tuning method of a balun circuit in a package according to another exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

21 : 발룬 회로 부 22 : 집적 회로 부21 balun circuit part 22 integrated circuit part

211 : 발룬 회로 221 : 집적 회로211 balun circuit 221 integrated circuit

31, 32, 33, 41, 51, 52 : 더미 패드31, 32, 33, 41, 51, 52: dummy pad

23, 34, 42, 53 : 본딩 와이어23, 34, 42, 53: bonding wire

본 발명은 멀티 칩 패키지에 관한 것으로, 더욱 상세하게는 발룬 회로를 포함하는 멀티 칩 패키지에 관한 것이다. The present invention relates to a multi chip package, and more particularly, to a multi chip package including a balun circuit.

멀티 칩 패키지(multi-chip package, MCP)는 다양한 기능을 하는 서로 다른 칩들을 하나의 기판(board) 위에 패키징한 제품이다. 최근에는 멀티 칩 패키지에 디지털 회로뿐 아니라 아날로그 회로나 발룬(balun) 회로, 필터와 같은 각종 수동 회로를 포함하려는 노력이 진행되고 있다. A multi-chip package (MCP) is a product in which different chips having various functions are packaged on a single board. Recently, efforts have been made to include not only digital circuits but also various passive circuits such as analog circuits, balun circuits, and filters in multi-chip packages.

발룬 회로는 평형 신호(balanced signal)와 비평형 신호(unbalanced signal)를 서로 변환해주는 회로를 말한다. 예를 들어, 입력은 하나의 전송선을 통해 전달되는 비평형 신호일 때, 발룬 회로를 거친 신호는 크기가 줄어들고 위상은 서로 반대인 두 개의 신호로 이뤄진 평형 신호가 된다. 그 반대도 물론 가능하다. 매우 높은 주파수의 비평형 신호는 신호 레벨의 기준이 되는 접지선을 통해 전달되는 잡음 신호에 상당히 취약하기 때문에 이를 평형 신호로 변환해주는 발룬 회로가 필요하게 된다.The balun circuit refers to a circuit that converts a balanced signal and an unbalanced signal to each other. For example, when the input is an unbalanced signal transmitted through one transmission line, the signal passed through the balun circuit becomes a balanced signal composed of two signals of reduced magnitude and opposite phases. The opposite is, of course, possible. Very high frequency unbalanced signals are very vulnerable to noise signals propagated through ground wires that are the signal level reference, requiring a balun circuit that converts them to balanced signals.

발룬 회로는 안테나와 믹서, 전송선, 케이블 등 각종 시스템들 사이에서 상호 호환성을 위해 널리 사용되며, TV, 라디오, 전화, 모뎀, 인터넷, 레이더, 위성 등 거의 모든 통신 영역에서 사용되고 있다.The balun circuit is widely used for interoperability among various systems such as antennas, mixers, transmission lines, and cables, and is used in almost all communication areas such as TVs, radios, telephones, modems, the Internet, radars, and satellites.

발룬 회로는 여러 가지 형태를 가지고 있는데, 어떤 형태로든 전자기 커플링 을 이용하기 때문에 기본적으로 전송선 트랜스포머의 형태를 갖는 것이 보통이다.단일 주파수 대역의 신호만을 취급할 때에는 유도성 커플링을 이용하는 것만으로도 충분하나, 여러 주파수 대역의 신호들을 취급할 때에는 용량성 커플링도 이용하여야 한다. 어떤 구조를 채택하든지, 시스템과 시스템 사이에서는 임피던스 매칭, EMC 등의 복잡한 문제들이 있기 때문에 발룬 회로를 시스템에 맞도록 설계하는 것은 쉬운 일이 아니다.Balun circuits come in many forms, which are usually in the form of transmission line transformers, because they use electromagnetic coupling in some form. When dealing with signals in a single frequency band only, inductive coupling is required. Enough, but capacitive coupling should also be used when handling signals in multiple frequency bands. Whichever scheme is adopted, it is not easy to design a balun circuit for the system because there are complex problems such as impedance matching and EMC between the system.

일반적으로 멀티 칩 패키지 내의 발룬 회로는 집적 회로의 전단부에 위치한다. 집적 회로는 반도체 공정에서 피할 수 없이 나타나는 공정 오차를 가지기 때문에 설계된 특성을 정확히 얻을 수 없다. 집적 회로가 갖는 공정상 오차에 따라 전체적인 성능이 크게 영향을 받거나 심하면 오동작을 일으키기 때문에 상기 발룬 회로 및 집적 회로가 설계된 대로 성능을 갖기 위해서는 발룬 회로에 대해 미세 조절(tuning)을 해주어야 한다. In general, the balun circuit in the multi-chip package is located at the front end of the integrated circuit. Integrated circuits have process errors that inevitably appear in semiconductor processes, and therefore cannot accurately achieve the designed characteristics. Since the overall performance is greatly affected by the process error of the integrated circuit or severely causes a malfunction, it is necessary to fine tune the balun circuit in order for the balun circuit and the integrated circuit to have the performance as designed.

도 1은 기존의 튜닝 방법을 이용한 멀티 칩 패키지의 개념도이다. 도 1을 참조하면, 종래에는 튜닝을 위해서 발룬 회로를 구성하는 수동 소자의 값을 변경한다. 즉, 상기 수동 소자의 최적 값을 찾고 그러한 수동 소자들로 발룬 회로를 제작하는 방법을 이용하였다. 도 1에서는 여러 수동 소자 발룬 회로들(L1, L2, L3) 중에서 최적인 발룬 회로(예를 들어 L2)를 선택하여 집적 회로(IC)와 함께 멀티 칩 패키지(MCP;10)에 패키징한다. 이러한 기존의 튜닝 방법에서는 서로 다른 공정 오차를 가지는 집적 회로마다 최적화된 서로 다른 발룬 회로들을 따로 제작하여야 한다. 따라서 제작 시간이 많이 걸리고 비용도 많이 요구된다. 1 is a conceptual diagram of a multi-chip package using a conventional tuning method. Referring to FIG. 1, in the related art, values of passive elements constituting the balun circuit are changed for tuning. That is, a method of finding an optimal value of the passive elements and fabricating a balun circuit using such passive elements was used. In FIG. 1, an optimal balun circuit (eg, L2) is selected from several passive element balun circuits L1, L2, and L3 and packaged together with an integrated circuit IC in a multi-chip package MCP 10. In this conventional tuning method, different balun circuits optimized for each integrated circuit having different process errors must be manufactured separately. Therefore, the production takes a lot of time and costs.

본 발명의 목적은 표준화된 발룬 회로 및 본딩 와이어를 이용하여 상기 발룬 회로를 튜닝할 수 있는 멀티 칩 패키지를 제공하는 것이다. It is an object of the present invention to provide a multi-chip package capable of tuning the balun circuit using standardized balun circuits and bonding wires.

본 발명의 다른 목적은 멀티 칩 패키지 내에 포함된 표준화된 발룬 회로 및 본딩 와이어를 이용하여 상기 발룬 회로를 튜닝하는 방법을 제공하는 것이다. Another object of the present invention is to provide a method for tuning the balun circuit using standardized balun circuits and bonding wires contained in a multi-chip package.

본 발명의 일 실시예에 따른 멀티 칩 패키지는 집적 회로와 집적 회로 패드가 실장된 집적 회로부, 상기 집적 회로부의 전단에 배치되며 상기 집적 회로의 공정 오차를 고려하지 않고 설계된 발룬 회로(balun circuit)와 발룬 회로 패드가 실장되며, 상기 집적 회로부와 함께 패키징되는 발룬 회로부를 포함하며, 상기 발룬 회로 패드와 상기 집적 회로 패드 사이를 전기적으로 연결하며, 상기 발룬 회로의 튜닝에 필요한 기생 인덕턴스와 기생 커패시턴스에 따라 그 길이와 직경이 결정되는 적어도 하나의 본딩 와이어를 포함한다.The multi-chip package according to an embodiment of the present invention includes an integrated circuit unit in which an integrated circuit and an integrated circuit pad are mounted, a balun circuit disposed in front of the integrated circuit unit and designed without considering a process error of the integrated circuit. A balun circuit pad is mounted and includes a balun circuit portion packaged together with the integrated circuit portion, and electrically connects between the balun circuit pad and the integrated circuit pad and according to parasitic inductance and parasitic capacitance required for tuning the balun circuit. At least one bonding wire whose length and diameter are determined.

실시예에 따라 상기 발룬 회로 패드와 상기 집적 회로 패드와 함께 패키징되는 적어도 하나의 더미 패드를 더 포함하며, 상기 적어도 하나의 본딩 와이어는 상기 발룬 회로 패드와 상기 적어도 하나의 더미 패드 사이, 그리고 상기 적어도 하나의 더미 패드와 상기 집적 회로 패드를 각각 연결할 수 있다. 이 때 상기 적어도 하나의 더미 패드가 둘 이상인 경우는 상기 더미 패드들끼리는 메탈 라인으로 라우팅 될 수도 있다.And at least one dummy pad packaged together with the balun circuit pad and the integrated circuit pad, wherein the at least one bonding wire is between the balun circuit pad and the at least one dummy pad, and the at least one dummy pad. One dummy pad and the integrated circuit pad may be connected to each other. In this case, when the at least one dummy pad is two or more, the dummy pads may be routed to metal lines.

이때, 상기 발룬 회로 패드, 상기 적어도 하나의 더미 패드, 상기 집적 회로 패드 및 각 패드 사이의 본딩 와이어들은 직렬로 연결될 수 있다. 또는, 상기 발룬 회로 패드, 상기 적어도 하나의 더미 패드, 상기 집적 회로 패드들 중 적어도 어느 두 인접하는 패드들 사이를 연결하는 본딩 와이어들은 병렬로 연결될 수도 있다.The balun circuit pad, the at least one dummy pad, the integrated circuit pad, and bonding wires between the pads may be connected in series. Alternatively, bonding wires connecting at least two adjacent pads of the balun circuit pad, the at least one dummy pad, and the integrated circuit pads may be connected in parallel.

다른 실시예에서는 상기 발룬 회로 패드는 둘 이상이며, 상기 둘 이상의 발룬 회로 패드들 사이는 또 다른 적어도 하나의 본딩 와이어로 연결될 수 있다.In another embodiment, the balun circuit pad is two or more, and the two or more balun circuit pads may be connected by another at least one bonding wire.

다른 실시예에서는 상기 집적 회로 패드는 둘 이상이며, 상기 둘 이상의 집적 회로 패드들 사이는 또 다른 적어도 하나의 본딩 와이어로 연결될 수 있다.In another embodiment, the integrated circuit pad is two or more, and the two or more integrated circuit pads may be connected by another at least one bonding wire.

본 발명의 다른 실시예에 따른 멀티 칩 패키지의 발룬 회로를 튜닝하는 방법에서, 상기 멀티 칩 패키지는 집적 회로와 집적 회로 패드가 실장된 집적 회로부와 상기 집적 회로부의 전단에 배치되는 상기 발룬 회로와 상기 발룬 회로 패드가 실장되는 발룬 회로부를 하나의 패키지에 포함한다. 이때, 상기 튜닝 방법은 상기 발룬 회로의 튜닝에 필요한 기생 인덕턴스와 기생 커패시턴스에 따라 필요한 본딩 와이어의 길이와 직경을 구하는 단계 및 상기 길이와 직경에 상응하는 전기적 및 자기적 특성을 가지는 적어도 하나의 본딩 와이어를 이용하여 상기 발룬 회로 패드와 상기 집적 회로 패드를 전기적으로 결합하는 단계를 포함한다.In the method of tuning a balun circuit of a multi-chip package according to another embodiment of the present invention, the multi-chip package is the balun circuit and the integrated circuit portion and the integrated circuit portion on which the integrated circuit pad is mounted; The balun circuit part in which the balun circuit pad is mounted is included in one package. In this case, the tuning method includes obtaining a length and a diameter of a bonding wire required according to parasitic inductance and parasitic capacitance required for tuning the balun circuit, and at least one bonding wire having electrical and magnetic properties corresponding to the length and diameter. Electrically coupling the balun circuit pad and the integrated circuit pad by using;

실시예에 따라, 상기 멀티 칩 패키지는 상기 발룬 회로 패드와 상기 집적 회로 패드와 함께 패키징되는 적어도 하나의 더미 패드를 더 포함하며, 이때 상기 본딩 와이어를 이용하여 상기 발룬 회로 패드와 상기 집적 회로 패드를 전기적으로 결합하는 단계는, 상기 적어도 하나의 본딩 와이어를 이용하여 상기 발룬 회로 패드와 상기 적어도 하나의 더미 패드 사이, 그리고 상기 적어도 하나의 더미 패드와 상기 집적 회로 패드를 각각 연결하는 단계를 포함할 수 있다.The multi-chip package may further include at least one dummy pad packaged together with the balun circuit pad and the integrated circuit pad, wherein the balun circuit pad and the integrated circuit pad are formed using the bonding wire. Electrically coupling may include connecting each of the balun circuit pad and the at least one dummy pad and between the at least one dummy pad and the integrated circuit pad using the at least one bonding wire. have.

이 경우에, 상기 발룬 회로 패드, 상기 적어도 하나의 더미 패드, 상기 집적 회로 패드 및 각 패드 사이의 본딩 와이어들은 직렬로 연결될 수 있다. 또는, 상기 발룬 회로 패드, 상기 적어도 하나의 더미 패드, 상기 집적 회로 패드들 중 적어도 어느 두 인접하는 패드들 사이를 연결하는 본딩 와이어들은 병렬로 연결될 수도 있다.In this case, the balun circuit pad, the at least one dummy pad, the integrated circuit pad, and bonding wires between each pad may be connected in series. Alternatively, bonding wires connecting at least two adjacent pads of the balun circuit pad, the at least one dummy pad, and the integrated circuit pads may be connected in parallel.

실시예에 따라서, 상기 발룬 회로 패드는 둘 이상이며, 상기 둘 이상의 발룬 회로 패드들 사이를 또 다른 적어도 하나의 본딩 와이어를 이용하여 연결하는 단계를 더 포함할 수 있다. In some embodiments, the balun circuit pad is two or more, and the method may further include connecting between the two or more balun circuit pads using another at least one bonding wire.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.With respect to the embodiments of the present invention disclosed in the text, specific structural to functional descriptions are merely illustrated for the purpose of describing embodiments of the present invention, embodiments of the present invention may be implemented in various forms and It should not be construed as limited to the embodiments described in.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the drawings, similar reference numerals are used for the components.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나 의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between. Other expressions describing the relationship between components, such as "between" and "immediately between," or "neighboring to," and "directly neighboring to" should be interpreted as well.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "having" are intended to indicate that there is a feature, number, step, action, component, part, or combination thereof that is described, and that one or more other features or numbers are present. It should be understood that it does not exclude in advance the possibility of the presence or addition of steps, actions, components, parts or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다. Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention. The same reference numerals are used for the same elements in the drawings, and duplicate descriptions of the same elements are omitted.

도 2는 본 발명의 일 실시예에 따른 패키지 내의 발룬 회로의 튜닝 방법을 설명하기 위한 개념도이다. 도 2를 참조하면, 상기 패키지(20)는 발룬 회로(211)와 발룬 회로 패드(212)가 실장된 발룬 회로부(21)와 집적 회로(221)와 집적 회로 패드(222)가 실장된 패드를 포함하며, 두 패드들 사이의 본딩 와이어(bonding wire;23)의 물리적인 형태를 조절함으로써 발룬 회로(211)가 튜닝된다. 하나의 패키지(20)에 포함되는 발룬 회로 패드(212)와 집적 회로 패드(222)는 서로 본딩 와이어(23)를 통해 전기적으로 연결되어 있다. 이때, 본딩 와이어(23)는 그 직경, 길이 등 물리적인 형태에 의해 결정되는 기생 인덕턴스와 기생 커패시턴스를 갖는다. 본딩 와이어(23)의 길이, 직경 등의 파라미터를 변경함으로써 본딩 와이어의 기생 인덕턴스와 기생 커패시턴스를 조절할 수 있다. 이렇게 조절가능한 기생 인덕턴스와 기생 커패시턴스는 발룬 회로(211)의 튜닝에 이용될 수 있다. 즉, 발룬 회로(211) 내의 수동 소자들의 인덕턴스와 커패시턴스를 직접 조절하는 대신, 본딩 와이어(211)의 길이, 직경 등을 조절함으로써 본딩 와이어(211)의 기생 인덕턴스와 기생 커패시턴스로부터 상기 조절되어야 하는 인덕턴스와 커패시턴스의 양을 얻는 방법이다. 2 is a conceptual diagram illustrating a tuning method of a balloon circuit in a package according to an embodiment of the present invention. Referring to FIG. 2, the package 20 includes a pad in which the balun circuit unit 21 in which the balun circuit 211 and the balun circuit pad 212 are mounted, the pad in which the integrated circuit 221 and the integrated circuit pad 222 are mounted. And the balun circuit 211 is tuned by adjusting the physical shape of the bonding wire 23 between the two pads. The balun circuit pad 212 and the integrated circuit pad 222 included in one package 20 are electrically connected to each other through a bonding wire 23. At this time, the bonding wire 23 has a parasitic inductance and a parasitic capacitance determined by a physical shape such as diameter and length thereof. Parasitic inductance and parasitic capacitance of the bonding wire can be adjusted by changing parameters such as the length and diameter of the bonding wire 23. Such adjustable parasitic inductance and parasitic capacitance may be used for tuning the balun circuit 211. That is, instead of directly adjusting the inductance and capacitance of the passive elements in the balun circuit 211, the inductance to be adjusted from the parasitic inductance and the parasitic capacitance of the bonding wire 211 by adjusting the length and diameter of the bonding wire 211. And how to get the amount of capacitance.

도 3은 본 발명의 다른 실시예에 따른 패키지 내의 발룬 회로의 튜닝 방법을 설명하기 위한 개념도이다. 3 is a conceptual diagram illustrating a tuning method of a balun circuit in a package according to another exemplary embodiment of the present invention.

도 3을 참조하면, 패키지(30)는 발룬 회로(211)와 발룬 회로 패드(212)가 실장된 발룬 회로부(21)와 집적 회로(221)와 집적 회로 패드(222)가 실장된 집적 회로부(22)를 포함하며, 추가적으로 아무런 회로도 실장되지 않은 복수의 더미 패드들(31, 32, 33)을 더 포함한다. 더미 패드들(31,32,33)은 복수의 본딩 와이어들(34, 35, 36, 37)을 통하여 발룬 패드(212)와 집적 회로 패드(222)와 연결되고 더미 패드들(31, 32, 33)은 본딩 와이어들(34, 35,36, 37)을 통하여 서로 연결된다. 더미 패드들(31, 32, 33)은 메탈 라인으로 서로 라우팅(routing)될 수도 있다.Referring to FIG. 3, the package 30 may include a balun circuit unit 21 in which the balun circuit 211 and the balun circuit pad 212 are mounted, and an integrated circuit unit in which the integrated circuit 221 and the integrated circuit pad 222 are mounted ( 22, and further includes a plurality of dummy pads 31, 32, 33 on which no circuit is mounted. The dummy pads 31, 32, 33 are connected to the balloon pad 212 and the integrated circuit pad 222 through the plurality of bonding wires 34, 35, 36, and 37, and the dummy pads 31, 32, 33 is connected to each other via bonding wires 34, 35, 36, 37. The dummy pads 31, 32, 33 may be routed to each other by metal lines.

도 2의 튜닝 방법에서는 본딩 와이어(23)의 길이를 늘이거나 직경을 늘이는 데에 한계가 있기 때문에 튜닝을 충분히 할 수 없을 수 있다. 이에 비해, 도 3의 튜닝 방법은 복수의 더미 패드들(31, 32, 33)을 포함하며, 상기 더미 패드들(31,32,33) 사이에 본딩 와이어들(36, 37)을 선택적으로 연결함으로써 본딩 와이어의 길이가 실질적으로 증가하는 효과를 가진다. 본딩 와이어들(36, 37)의 기생 인덕턴스와 기생 커패시턴스는 직렬로 부가된다.In the tuning method of FIG. 2, since there is a limit to increasing the length of the bonding wire 23 or increasing the diameter, tuning may not be sufficiently performed. In contrast, the tuning method of FIG. 3 includes a plurality of dummy pads 31, 32, and 33, and selectively connects bonding wires 36, 37 between the dummy pads 31, 32, and 33. This has the effect of substantially increasing the length of the bonding wire. Parasitic inductance and parasitic capacitance of the bonding wires 36, 37 are added in series.

조절되어야 할 인덕턴스 및 커패시턴스의 크기에 따라 적절한 수의 본딩 와이어들로 상기 패드들을 연결한다. 예를 들어, 발룬 회로 패드(212)와 제1 더미 패드(31), 제1 더미 패드(31)와 제2 더미 패드(32), 제2 더미 패드(32)와 제3 더미 패드(33), 제3 더미 패드(33)와 발룬 패드(212) 사이를 각각 본딩 와이어로 연결하여 발룬 회로(211)를 튜닝하는데 필요한 인덕턴스와 커패시턴스를 제공할 수 있다. 물론 제1 더미 패드(31)와 제2 더미 패드(32), 제2 더미 패드(32)와 제3 더미 패드(33)는 각각 메탈 라인으로 라우팅될 수도 있다.The pads are connected with an appropriate number of bonding wires depending on the size of inductance and capacitance to be adjusted. For example, the balloon circuit pad 212 and the first dummy pad 31, the first dummy pad 31 and the second dummy pad 32, the second dummy pad 32 and the third dummy pad 33 may be used. The inductance and capacitance required to tune the balun circuit 211 may be provided by connecting the third dummy pad 33 and the balun pad 212 with bonding wires, respectively. Of course, the first dummy pad 31, the second dummy pad 32, the second dummy pad 32, and the third dummy pad 33 may be routed to metal lines, respectively.

도 4는 본 발명의 또 다른 실시예에 따른 패키지 내의 발룬 회로의 튜닝 방법을 설명하기 위한 개념도이다. 4 is a conceptual view illustrating a tuning method of a balun circuit in a package according to another embodiment of the present invention.

도 4를 참조하면, 상기 패키지(40)는 발룬 회로(211)와 발룬 회로 패드(212)가 실장된 발룬 회로부(21)와 집적 회로(221)와 집적 회로 패드(222)가 실장된 집적 회로부(22)를 포함하며, 추가적으로 아무런 회로도 실장되지 않은 더미 패드(41)를 더 포함한다. 상기 더미 패드(41)에는 도전체들(411, 412)이 형성되어 있어서 복수의 본딩 와이어들을 전기적으로 연결할 수 있다. Referring to FIG. 4, the package 40 includes a balun circuit unit 21 in which the balun circuit 211 and the balun circuit pad 212 are mounted, and an integrated circuit unit in which the integrated circuit 221 and the integrated circuit pad 222 are mounted. And a dummy pad 41 in which no circuit is mounted. Conductors 411 and 412 are formed in the dummy pad 41 to electrically connect the plurality of bonding wires.

도 2의 튜닝 방법에서는 본딩 와이어(23)의 길이를 늘이거나 직경을 늘이는 데에 한계가 있기 때문에 튜닝을 충분히 할 수 없을 수 있다. 이에 비해, 도 4의 튜닝 방법은 더미 패드(41) 내의 하나의 도전체(411) 발룬 회로 패드(212) 사이 또는 더미 패드(41) 내의 하나의 도전체(412)와 집적 회로 패드(222) 사이를 복수의 본딩 와이어(42, 43)로 연결함으로써, 본딩 와이어의 직경이 실질적으로 증가하는 효과를 가진다. 본딩 와이어들(42, 43)의 기생 인덕턴스와 기생 커패시턴스는 병렬로 부가된다.In the tuning method of FIG. 2, since there is a limit to increasing the length of the bonding wire 23 or increasing the diameter, tuning may not be sufficiently performed. In contrast, the tuning method of FIG. 4 is between one conductor 411 balun circuit pad 212 in dummy pad 41 or one conductor 412 and integrated circuit pad 222 in dummy pad 41. By connecting the plurality of bonding wires 42 and 43 therebetween, the diameter of the bonding wire is substantially increased. Parasitic inductance and parasitic capacitance of the bonding wires 42 and 43 are added in parallel.

도 5는 본 발명의 다른 실시예에 따른 패키지 내의 발룬 회로의 튜닝 방법을 설명하기 위한 개념도이다. 5 is a conceptual diagram illustrating a tuning method of a balun circuit in a package according to another exemplary embodiment of the present invention.

도 5를 참조하면, 상기 패키지(50)는 발룬 회로(211)와 발룬 회로 패드(212)가 실장된 발룬 회로부(21)와 집적 회로(221)와 집적 회로 패드(222)가 실장된 집적 회로부(22)를 포함하며, 추가적으로 아무런 회로도 실장되지 않은 복수의 더미 패드들(51, 52)을 더 포함한다. 상기 더미 패드들(51, 52) 위에는 각각 도전체(511, 512, 521, 522)가 형성되어 있어서 한 더미 패드에 연결된 복수의 본딩 와이어들을 전기적으로 연결할 수 있다.Referring to FIG. 5, the package 50 includes a balun circuit unit 21 in which the balun circuit 211 and the balun circuit pad 212 are mounted, and an integrated circuit unit in which the integrated circuit 221 and the integrated circuit pad 222 are mounted. And a plurality of dummy pads 51 and 52 on which no circuit is mounted. Conductors 511, 512, 521, and 522 are formed on the dummy pads 51 and 52, respectively, to electrically connect a plurality of bonding wires connected to one dummy pad.

도 3 또는 도 4의 튜닝 방법에서는 본딩 와이어의 길이만 늘이는 효과 또는 직경만 늘이는 효과만 갖기 때문에 튜닝을 충분히 할 수 없을 경우도 있다. 이에 비해, 도 5의 튜닝 방법은 하나의 더미 패드(512)와 발룬 회로 패드(212) 사이를 복수의 본딩 와이어(53)로 연결하고, 다른 하나의 더미 패드(52)와 집적 회로 패드(222) 사이를 본딩 와이어(54)로 연결하고 더미 패드(51)와 더미 패드(52) 사이는 본eld 와이어(55)로 연결함으로써, 본딩 와이어의 직경과 길이가 함께 증가하는 효과를 가진다. 물론, 더미 패드(51)와 더미 패드(52)는 메탈 라인으로 라우팅 될 수도 있다. 본딩 와이어들의 기생 인덕턴스와 기생 커패시턴스는 직렬 및 병렬로 부가된다.In the tuning method of FIG. 3 or 4, the tuning method may not be sufficiently performed because only the length of the bonding wire or the diameter is increased. In contrast, the tuning method of FIG. 5 connects one dummy pad 512 and the balun circuit pad 212 with a plurality of bonding wires 53, and the other dummy pad 52 and the integrated circuit pad 222. By connecting the bonding wires (54) and between the dummy pad 51 and the dummy pad (52) by the bone wire (55), the diameter and length of the bonding wire increases together. Of course, the dummy pad 51 and the dummy pad 52 may be routed by a metal line. Parasitic inductance and parasitic capacitance of the bonding wires are added in series and in parallel.

상술한 본 발명의 실시예들에서, 발룬 회로는 집적 회로의 공정 오차를 고려하지 않고 이상적인 경우를 가정하여 설계되고 제작된다. 즉, 집적 회로의 공정 오차에도 불구하고 동일하게 제작된 발룬 회로들이 각각 집적 회로에 연결된다. 집적 회로의 공정 오차에 따라 미세 조정되어야 하는 양은 발룬 회로가 아닌 본딩 와이어로부터, 상기 본딩 와이어의 길이 또는 직경을 실제로 또는 실질적으로 변경시킴 으로서 제공된다.In the embodiments of the present invention described above, the balun circuit is designed and manufactured assuming an ideal case without considering the process error of the integrated circuit. That is, despite the process error of the integrated circuit, the same manufactured balun circuits are each connected to the integrated circuit. The amount to be fine tuned according to the process error of the integrated circuit is provided by actually or substantially changing the length or diameter of the bonding wire from the bonding wire, not the balun circuit.

위에서는 발룬 회로부와 집적 회로부 사이를 튜닝하는 경우를 예로 들었지만, 실시예에 따라서는 발룬 회로가 두 개 이상일 수도 있으며, 그러한 둘 이상의 발룬 회로들 사이 또한 적어도 하나의 본딩 와이어와 적어도 하나의 더미 패드로 연결하여 튜닝할 수 있다.In the above example, the case of tuning between the balun circuit portion and the integrated circuit portion is exemplified, but in some embodiments, there may be two or more balun circuits, and between the two or more balun circuits, at least one bonding wire and at least one dummy pad. Can be tuned by connecting.

본 발명의 실시예들에 따른 발룬 회로의 튜닝 방법 및 이를 이용한 패키지는 길이, 직경 또는 두 가지 모두를 실제로 또는 실질적으로 조절할 수 있는 본딩 와이어를 이용하여 발룬 회로를 튜닝할 수 있다. 이때 발룬 회로는 집적 회로의 공정이 이상적인 경우를 가정하고 설계하면 되므로, 비용을 절감할 수 있고 튜닝을 간편하게 할 수 있다.The tuning method of the balun circuit and the package using the same according to the embodiments of the present invention can tune the balun circuit using a bonding wire that can actually or substantially adjust the length, diameter or both. The balun circuit can be designed assuming that the process of the integrated circuit is ideal, so that the cost can be reduced and the tuning can be simplified.

본딩 와이어의 기생 인덕턴스와 기생 커패시턴스는 시뮬레이션을 통해 용이하게 계산될 수 있고, 실제로 구현하였을 때에도 공정에 따른 오차는 크지 않다. 따라서, 본 발명의 실시예들은 발룬 회로의 튜닝에 필요한 인덕턴스와 커패시턴스를 상당히 정밀하게 제공할 수 있다. The parasitic inductance and parasitic capacitance of the bonding wire can be easily calculated through simulation, and even when implemented in practice, the error due to the process is not large. Accordingly, embodiments of the present invention can provide the inductance and capacitance required for tuning the balun circuit with considerable precision.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the embodiments above, those skilled in the art will understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention as set forth in the claims below. Could be.

Claims (14)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 집적 회로가 실장된 집적 회로 패드와 상기 집적 회로의 전단에 배치되는 발룬 회로가 실장되는 발룬 회로 패드를 하나의 패키지에 포함하는 멀티 칩 패키지의 발룬 회로를 튜닝하는 방법에 있어서,A method of tuning a balun circuit of a multi-chip package comprising an integrated circuit pad on which an integrated circuit is mounted and a balun circuit pad on which a balun circuit disposed in front of the integrated circuit is mounted, in one package, 상기 발룬 회로의 튜닝에 필요한 기생 인덕턴스와 기생 커패시턴스에 따라 필요한 본딩 와이어의 길이와 직경을 구하는 단계; 및Obtaining a length and diameter of a bonding wire required according to parasitic inductance and parasitic capacitance required for tuning the balun circuit; And 상기 길이와 직경에 상응하는 전기적 및 자기적 특성을 가지는 하나 이상의 본딩 와이어를 이용하여 상기 발룬 회로 패드와 상기 집적 회로 패드를 전기적으로 결합하는 단계를 포함하는 발룬 회로의 튜닝 방법.Electrically coupling the balun circuit pad and the integrated circuit pad using one or more bonding wires having electrical and magnetic properties corresponding to the length and diameter. 제 9 항에 있어서, 상기 멀티 칩 패키지는 상기 발룬 회로 패드와 상기 집적 회로 패드와 함께 패키징되는 하나 이상의 더미 패드를 더 포함하며,10. The apparatus of claim 9, wherein the multichip package further comprises one or more dummy pads packaged with the balun circuit pad and the integrated circuit pad, 상기 본딩 와이어를 이용하여 상기 발룬 회로 패드와 상기 집적 회로 패드를 전기적으로 결합하는 단계는,Electrically coupling the balun circuit pad and the integrated circuit pad using the bonding wire, 상기 하나 이상의 본딩 와이어를 이용하여 상기 발룬 회로 패드와 상기 하나 이상의 더미 패드 사이, 그리고 상기 하나 이상의 더미 패드와 상기 집적 회로 패드를 각각 연결하는 단계를 포함하는 것을 특징으로 하는 발룬 회로의 튜닝 방법.Connecting the balun circuit pad to the at least one dummy pad and between the at least one dummy pad and the integrated circuit pad using the at least one bonding wire, respectively. 제 10 항에 있어서, 상기 발룬 회로 패드, 상기 하나 이상의 더미 패드, 상기 집적 회로 패드 및 각 패드 사이의 본딩 와이어들은 직렬로 연결되는 것을 특징으로 하는 발룬 회로의 튜닝 방법.11. The method of claim 10, wherein the balun circuit pad, the at least one dummy pad, the integrated circuit pad, and bonding wires between each pad are connected in series. 제 10 항에 있어서, 상기 발룬 회로 패드, 상기 하나 이상의 더미 패드, 상기 집적 회로 패드들 중 인접하는 패드들 사이를 연결하는 본딩 와이어들 중 하나 이상은 병렬로 연결된 것을 특징으로 하는 발룬 회로의 튜닝 방법.11. The method of claim 10, wherein one or more of the balun circuit pads, the one or more dummy pads, and bonding wires connecting adjacent ones of the integrated circuit pads are connected in parallel. . 제 9 항에 있어서, 상기 발룬 회로 패드는 둘 이상이며, The method of claim 9, wherein the balun circuit pad is two or more, 상기 둘 이상의 발룬 회로 패드들 사이를 상기 하나 이상의 제1 본딩 와이어와는 다른 하나 이상의 제2 본딩 와이어를 이용하여 연결하는 단계를 더 포함하는 것을 특징으로 하는 발룬 회로의 튜닝 방법.And connecting the two or more balun circuit pads with one or more second bonding wires different from the one or more first bonding wires. 제 9 항에 있어서, 상기 집적 회로 패드는 둘 이상이며, The method of claim 9, wherein the integrated circuit pad is two or more, 상기 둘 이상의 집적 회로 패드들 사이를 상기 하나 이상의 제1 본딩 와이어와는 다른 하나 이상의 제3 본딩 와이어를 이용하여 연결하는 단계를 더 포함하는 것을 특징으로 하는 발룬 회로의 튜닝 방법. And connecting the two or more integrated circuit pads using one or more third bonding wires different from the one or more first bonding wires.
KR1020060128023A 2006-12-14 2006-12-14 Method of tuning passive element balun circuit KR100811607B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060128023A KR100811607B1 (en) 2006-12-14 2006-12-14 Method of tuning passive element balun circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060128023A KR100811607B1 (en) 2006-12-14 2006-12-14 Method of tuning passive element balun circuit

Publications (1)

Publication Number Publication Date
KR100811607B1 true KR100811607B1 (en) 2008-03-11

Family

ID=39398074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060128023A KR100811607B1 (en) 2006-12-14 2006-12-14 Method of tuning passive element balun circuit

Country Status (1)

Country Link
KR (1) KR100811607B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116779574A (en) * 2023-08-08 2023-09-19 深圳市锐骏半导体股份有限公司 Semiconductor device integrated with sampling resistor and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040071171A (en) * 2001-12-06 2004-08-11 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Balun transformer and transceiver
KR20050095496A (en) * 2004-03-26 2005-09-29 엘지이노텍 주식회사 Dielectric filter
KR20060027506A (en) * 2004-09-23 2006-03-28 삼성전기주식회사 Fbar filter with unbalanced input - balanced ouput

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040071171A (en) * 2001-12-06 2004-08-11 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Balun transformer and transceiver
KR20050095496A (en) * 2004-03-26 2005-09-29 엘지이노텍 주식회사 Dielectric filter
KR20060027506A (en) * 2004-09-23 2006-03-28 삼성전기주식회사 Fbar filter with unbalanced input - balanced ouput

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116779574A (en) * 2023-08-08 2023-09-19 深圳市锐骏半导体股份有限公司 Semiconductor device integrated with sampling resistor and manufacturing method thereof
CN116779574B (en) * 2023-08-08 2024-04-19 深圳市锐骏半导体股份有限公司 Semiconductor device integrated with sampling resistor and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US9941909B2 (en) Multiple input and multiple output switch networks
WO2005117255A1 (en) Filter circuit, logic ic, multi-chip module, filter-equipped connector, transmitting apparatus and transmitting system
KR20100125281A (en) Balun transformer with improved harmonic supression
US9437558B2 (en) High frequency integrated circuit and packaging for same
US20060071320A1 (en) Semiconductor device
KR20100096235A (en) Impedance compensated esd circuit for protection for high-speed interfaces and method of using the same
US11271306B2 (en) Wiring board, coupler module, and communication device
CN105474540B (en) High-frequency model
CN110710119B (en) High frequency module
JP6320167B2 (en) Wilkinson distributor and high frequency circuit
KR100811607B1 (en) Method of tuning passive element balun circuit
US20100214066A1 (en) Chip and Transmitter for Wireless Communication System
US10715097B2 (en) Multiplexer and communication apparatus
EP1595330B1 (en) Dual band power amplifier with improved isolation
US20060183444A1 (en) Capacitance compensation type directional coupler and IPD for multi-band having the same
TWI790563B (en) Switch circuit
CN111342788A (en) Structure and method for improving suppression degree or isolation degree of electronic device in high-frequency band
JP5978652B2 (en) Input or output circuit and receiving or transmitting circuit
CN111628733B (en) High frequency front-end circuit
US20230017554A1 (en) Transmission and reception module
US7449788B2 (en) Chip structure with arrangement of side pads
KR101304316B1 (en) Bonding wire impedance matching circuit
CN106785257B (en) Multiplexer pad, circuit board and electronic equipment
KR20240086087A (en) Semiconductor package
CN112928085A (en) Switch chip

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee