KR100810641B1 - Organic light emitting diode display - Google Patents
Organic light emitting diode display Download PDFInfo
- Publication number
- KR100810641B1 KR100810641B1 KR1020070022555A KR20070022555A KR100810641B1 KR 100810641 B1 KR100810641 B1 KR 100810641B1 KR 1020070022555 A KR1020070022555 A KR 1020070022555A KR 20070022555 A KR20070022555 A KR 20070022555A KR 100810641 B1 KR100810641 B1 KR 100810641B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- source
- layer
- drain
- semiconductor layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
Abstract
Description
도 1은 종래 기술에 의한 유기 전계 발광 표시장치의 제조공정을 나타내는 단면도 일부이다.1 is a cross-sectional view illustrating a manufacturing process of an organic light emitting display device according to the prior art.
도 2a 및 2b는 본 발명의 실시 예 1에 의한 유기 전계 발광 표시장치의 제조공정을 나타내는 단면도이다.2A and 2B are cross-sectional views illustrating a manufacturing process of an organic light emitting display device according to a first embodiment of the present invention.
도 3은 본 발명의 실시 예 2에 의한 다른 형태의 유기 전계 발광 표시장치의제조공정을 나타내는 단면도 일부이다.3 is a cross-sectional view illustrating part of a manufacturing process of another type of organic light emitting display device according to a second exemplary embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>
100: 기판 110: 반도체층100: substrate 110: semiconductor layer
111a, 111b: 소스/드레인 영역 120: 게이트 절연막 111a and 111b source / drain
130: 게이트 전극 140: 층간 절연막 130: gate electrode 140: interlayer insulating film
150: 소스/드레인 전극 155: 제1차단막 150: source / drain electrode 155: first blocking film
170a: 화소전극 170b: 제2차단막170a:
200: 플라즈마, UV200: plasma, UV
본 발명은 유기 전계 발광 표시장치에 관한 것으로 보다 상세하게는 반도체층을 보호하는 차단막에 관한 것이다.The present invention relates to an organic light emitting display device, and more particularly, to a blocking film for protecting a semiconductor layer.
일반적으로, 유기 전계 발광 표시장치는 발광성 유기화합물을 전기적으로 여기시켜 발광하게 하는 자발광 표시장치로써, 매트릭스 형태로 배치된 화소들을 구동하는 방식에 따라서 수동 매트릭스 방식과 능동 매트릭스 방식으로 나눌 수 있다.In general, an organic light emitting display device is a self-luminous display device that electrically excites a light emitting organic compound to emit light, and may be classified into a passive matrix method and an active matrix method according to a method of driving pixels arranged in a matrix form.
상기 능동 매트릭스 방식의 유기 전계 발광 표시장치는 박막 트랜지스터를 구비하여 상기 수동 매트릭스 방식의 유기 전계 발광 표시장치에 비해 전력소모가 적은 대면적 구현에 적합하다.The active matrix type organic light emitting display device has a thin film transistor and is suitable for realizing a large area with less power consumption than the passive matrix type organic light emitting display device.
도 1은 종래 기술에 의한 유기 전계 발광 표시장치의 제조공정을 나타내는 단면도 일부이다.1 is a cross-sectional view illustrating a manufacturing process of an organic light emitting display device according to the prior art.
도 1을 참조하면, 기판(100) 상에 형성되는 반도체층(110), 상기 반도체층(110) 상에 형성되는 게이트 절연막(120), 상기 게이트 절연막(120) 상에 형성되며 상기 반도체층(110)과 중첩하는 게이트 전극(130)과, 상기 게이트 전극(130) 상에 형성되는 층간 절연막(140), 상기 게이트 절연막(130) 및 층간 절연막(140)을 관통하는 콘택 홀(151)을 통하여 상기 반도체층(110)의 소스/드레인 영역(111a, 111b)과 연결되는 소스/드레인 전극(150)을 포함하는 박막 트랜지스터, 상기 박막 트랜지스터 상에 형성되는 보호막(160)과, 상기 보호막(160)의 비아 홀(171)을 통 해 소스/드레인 전극(150) 중 어느 하나와 연결되는 화소 전극(170a)이 형성되고, 상기 화소 전극(170a)이 형성되는 보호막(160) 상에 BCB (benzocyclobutene), 아크릴계 고분자 및 폴리이미드로 이루어진 군에서 선택되는 하나로 화소 정의막(175)을 증착 할 수 있는데, 상기 화소 정의막(175)은 유기막층(미도시)을 형성하기 위한 개구부를 구비한다.Referring to FIG. 1, a
상기 화소 정의막(175)을 형성한 후, 유기막층(미도시)을 증착하기 전에 유기막층의 특성을 향상시키고 수명을 연장시키기 위한 전처리 공정을 수행하는데, 상기 전처리 공정은 먼저, UV(200)처리를 하여 상기 개구부 형성을 위한 식각공정 후 잔존하는 유기물을 제거하고, 이어서, 플라즈마(200) 처리를 진행하여 화소 전극의 일함수를 증가 시킴으로써, 후속 공정으로 형성되는 유기막층의 정공 주입을 원할하게 하여 유기 전계 발광 소자의 구동 특성을 개선 시킬 수 있다.After the
그러나, 상기 플라즈마 및 UV(200) 처리 시 상기 소스 전극(150) 과 드레인 전극(150) 중 어느 하나의 측면과 상기 게이트 전극(130)의 측면 사이의 영역을 통해 반도체층(110)이 손상을 입어 구동 특성이 저하되는 문제가 있다. However, the
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위한 것으로, 반도체층을 보호하는 차단막을 형성하여 유기막층 형성 전에 진행되는 플라즈마 및 UV처리에 의한 반도체층 데미지를 방지하는데 그 목적이 있다.Accordingly, the present invention is to solve the above problems of the prior art, the purpose of forming a blocking film to protect the semiconductor layer to prevent the semiconductor layer damage by plasma and UV treatment that proceeds before forming the organic layer. .
본 발명의 상기 목적은 기판상에 소스/드레인 영역 및 채널 영역을 포함하는 반도체층;The object of the present invention is a semiconductor layer comprising a source / drain region and a channel region on the substrate;
상기 반도체층과 절연되며 상기 채널영역과 중첩되는 게이트 전극;A gate electrode insulated from the semiconductor layer and overlapping the channel region;
상기 게이트 전극과 절연되면서, 상기 소스/드레인 영역과 연결되는 소스/드레인 전극;A source / drain electrode insulated from the gate electrode and connected to the source / drain region;
상기 소스/드레인 전극과 동일층 상에 형성되며, 소스 전극과 드레인 전극 중 어느 하나의 측면과 상기 게이트 전극의 측면 사이의 영역에 형성되는 제1차단막;A first barrier layer formed on the same layer as the source / drain electrode and formed in a region between one side of the source electrode and the drain electrode and the side surface of the gate electrode;
상기 소스/드레인 전극 상에 형성되는 보호막;A protective film formed on the source / drain electrodes;
상기 보호막에 형성된 비아 홀을 통해 상기 소스/드레인 전극과 연결되는 화소 전극;A pixel electrode connected to the source / drain electrode through a via hole formed in the passivation layer;
상기 화소 전극 상에 형성되는 유기막층; 및An organic layer formed on the pixel electrode; And
상기 유기막층 상에 형성되는 대향 전극을 포함하는 것을 특징으로 하는 유기 전계 발광 표시장치에 의해 달성된다.It is achieved by an organic light emitting display device comprising a counter electrode formed on the organic film layer.
또한, 본 발명의 상기 목적은 기판상에 소스/드레인 영역 및 채널 영역을 포함하는 반도체층;In addition, the object of the present invention is a semiconductor layer comprising a source / drain region and a channel region on the substrate;
상기 반도체층과 절연되며 상기 채널영역과 중첩되는 게이트 전극;A gate electrode insulated from the semiconductor layer and overlapping the channel region;
상기 게이트 전극과 절연되면서, 상기 소스/드레인 영역과 연결되는 소스/드 레인 전극;A source / drain electrode insulated from the gate electrode and connected to the source / drain region;
상기 소스/드레인 전극 상에 형성되는 보호막;A protective film formed on the source / drain electrodes;
상기 보호막에 형성된 비아 홀을 통해 상기 소스/드레인 전극과 연결되면서, 소스 전극과 드레인 전극 중 어느 하나의 측면과 상기 게이트 전극의 측면 사이의 영역에 형성되는 제2차단막;A second blocking layer connected to the source / drain electrode through a via hole formed in the passivation layer and formed in an area between one side of a source electrode and a drain electrode and a side surface of the gate electrode;
상기 제2차단막 상에 형성되는 유기막층; 및An organic layer formed on the second blocking layer; And
상기 유기막층 상에 형성되는 대향 전극을 포함하는 것을 특징으로 하는 유기 전계 발광 표시장치에 의해서도 달성된다.It is also achieved by an organic electroluminescent display device comprising an opposing electrode formed on the organic film layer.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above objects and technical configurations and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
(실시 예1)Example 1
도 2a 및 2b는 본 발명의 실시 예 1에 의한 유기 전계 발광 표시장치의 제조공정을 나타내는 단면도이다.2A and 2B are cross-sectional views illustrating a manufacturing process of an organic light emitting display device according to a first embodiment of the present invention.
먼저, 도 2a를 참조하면, 유리 또는 플라스틱 재질의 절연 기판(100) 상에 버퍼층 (미도시)이 형성될 수 있고, 상기 버퍼층 (미도시)은 상기 기판(100)에서 발생하는 수분 또는 불순물의 확산을 방지하거나 결정화 시 열전달을 조절함으로써 반도체층(110)의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다. First, referring to FIG. 2A, a buffer layer (not shown) may be formed on an
다음으로, 상기 버퍼층 (미도시) 상에 비정질 실리콘을 형성하는데, 상기 비정질 실리콘층은 결정화하여 다결정 실리콘으로 형성하는 것이 바람직하다.Next, amorphous silicon is formed on the buffer layer (not shown), and the amorphous silicon layer is preferably crystallized to form polycrystalline silicon.
이 때, 상기 비정질 실리콘은 화학적 기상 증착법 또는 물리적 기상 증착법을 이용할 수 있으며, 상기 비정질 실리콘을 형성할 때, 또는 형성한 후 탈수소화 처리를 하여 수소 농도를 낮추는 공정을 진행할 수 있다. 다음으로, 상기 반도체층(110)이 형성된 기판 상면에 게이트 절연막(120)을 형성하고, 상기 게이트 절연막(120) 상에 MoW, Al/Cu 등으로 일정패턴의 게이트 전극(130)을 형성한다. 다음으로, 상기 게이트 전극(130)을 마스크로 사용하여 불순물 이온을 주입하는 공정을 진행하여 상기 반도체층(110)에 소스/드레인(111a, 111b) 영역을 형성한 후, 상기 기판상 전면에 층간 절연막(140)을 형성하는데, 상기 층간 절연막(140)은 하부에 형성된 소자들을 보호하는 역할 또는 전기적인 절연을 목적으로 한다.In this case, the amorphous silicon may use a chemical vapor deposition method or a physical vapor deposition method, and when forming or after forming the amorphous silicon may be subjected to a process of lowering the hydrogen concentration by dehydrogenation treatment. Next, a gate
한 편, 상기 버퍼층(미도시), 게이트 절연막(120) 및 층간 절연막(140)은 SiO2 또는 SiNx로 형성될 수 있으며, 이들로 구성된 복수의 층으로도 이루어질 수 있다. On the other hand, the buffer layer (not shown), the
다음으로, 상기 층간 절연막(140)과 게이트 절연막(120)을 관통하여 반도체층의 소스/드레인(111a, 111b) 영역이 노출되도록 콘택 홀(151)을 형성하고, 층간 절연막(120) 상에 상기 콘택 홀(151)과 연결되는 일정패턴의 소스/드레인 전극(150)을 형성한다. Next, a
이 때, 상기 소스/드레인 전극(150)과 동일층 상에 소스/드레인 전극물질로 형성되는 일정패턴의 제1차단막(155)을 형성하는데, 상기 제1차단막(155)은 상기 소스 전극(150) 과 드레인 전극(150) 중 어느 하나의 측면과 상기 게이트 전극(130)의 측면 사이의 영역(a)을 포함하며 형성된다. 한편, 상기 제1차단막(155)은 박막 트랜지스터에 데이터 신호를 전달하는 데이터 라인의 배선일 수도 있다.In this case, a
다음으로, 상기 기판 상부 전면에 SiO2 또는 SiNx와 그들의 복수 층으로 형성되는 보호막(160)을 형성하고, 또한 상기 기판 상의 단차를 완화하기 위하여 평탄화막(미도시)을 구비할 수도 있는데, 상기 평탄화막(미도시)은 유기물로 이루어질 수 있다. 상기 보호막(160)을 관통하는 비아 홀(171)을 통해서, 상기 소스/드레인 전극(150) 중 어느 하나와 전기적으로 연결되는 화소 전극(170a)을 형성한다. 이 때, 상기 화소 전극(170a)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 이루어진 투명전극 이거나, Pt, Au, Ir, Cr, Mg, Ag, Al 및 이들의 합금으로 이루어진 군에서 선택되는 하나로 이루어진 반사전극일 수 있다. 상기 화소 전극(170a) 상에는 상기 화소 전극(170a)의 일부 영역을 노출시키는 개구부를 구비하는 화소 정의막(175)이 형성되는데, 상기 화소 정의막(175)은 BCB (benzocyclobutene), 아크릴계 고분자 및 폴리이미드로 이루어진 군에서 선택되는 하나의 물질일 수 있다.Next, a
다음으로, 도 2b를 참조하면, 상기 개구부로 노출된 화소 전극(170a) 상에 유기 발광층을 포함하는 유기막층(180)을 형성하고, 다음으로 상기 유기막층(180) 상부 전면에는 대향 전극(190)이 형성한다.Next, referring to FIG. 2B, an
상기 화소 정의막(175)을 형성한 후, 유기막층(미도시)을 증착하기 전에 유기막층의 특성을 향상시키고 수명을 연장시키기 위한 전처리 공정을 수행하는데, 상기 전처리 공정은 먼저, UV(200)처리를 하여 상기 개구부 형성을 위한 식각공정 후 잔존하는 유기물을 제거하고, 이어서, 플라즈마(200) 처리를 진행하여 화소 전극(170a)의 일함수를 증가 시킴으로써, 후속 공정으로 형성되는 유기막층의 정공 주입을 원할하게 하여 유기 전계 발광 소자의 구동 특성을 개선 시킬 수 있다. After the
이 때, 상기 플라즈마 및 UV(200)는 상기 제1차단막(155)에 의해 상기 반도체층(110)으로 유입되는 것이 차단된다. In this case, the plasma and the
(실시 예2)Example 2
도 3은 본 발명의 실시 예 2에 의한 다른 형태의 유기 전계 발광 표시장치의제조공정을 나타내는 단면도 일부이다.3 is a cross-sectional view illustrating part of a manufacturing process of another type of organic light emitting display device according to a second exemplary embodiment of the present invention.
실시 예 2는 실시 예 1에서의 제1차단막(155)을 제외한 박막 트랜지스터의 구성은 동일하므로 중복을 피하기 위하여 설명을 생략한다.The second embodiment has the same configuration as the thin film transistor except for the
도 3를 참조하면, 박막 트랜지스터의 상부 전면에 SiO2 또는 SiNx와 그들의 복수 층으로 형성되는 보호막(160)을 형성하고, 또한 상기 기판 상의 단차를 완화하기 위하여 평탄화막(미도시)을 구비할 수도 있는데, 상기 평탄화막(미도시)은 유기물로 이루어질 수 있다. 상기 보호막(160)을 관통하는 비아 홀(171)을 통해서, 상기 소스/드레인 전극(150) 중 어느 하나와 연결되며, 상기 소스 전극(150) 과 드레인 전극(150) 중 어느 하나의 측면과 상기 게이트 전극(130)의 측면 사이의 영역(a)을 포함하는 제2차단막(170b)이 형성된다. Referring to FIG. 3, a
이 때, 상기 제2차단막(170b)은 화소 전극으로 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 이루어진 투명전극 이거나, Pt, Au, Ir, Cr, Mg, Ag, Al 및 이들의 합금으로 이루어진 군에서 선택되는 하나로 이루어진 반사전극일 수 있다. 상기 제2차단막(170b) 상에는 상기 제2차단막(170b)의 일부 영역을 노출시키는 개구부를 구비하는 화소 정의막(175)이 형성되는데, 상기 화소 정의막(175)은 BCB (benzocyclobutene), 아크릴계 고분자 및 폴리이미드로 이루어진 군에서 선택되는 하나의 물질일 수 있다. 제2차단막(170b) 상에 유기 발광층을 포함하는 유기막층(미도시)을 형성하고, 다음으로 상기 유기막층(미도시) 상부 전면에는 대향 전극(미도시)이 형성한다.In this case, the
상기 화소 정의막(175)을 형성한 후, 유기막층(미도시)을 증착하기 전에 유기막층의 특성을 향상시키고 수명을 연장시키기 위한 전처리 공정을 수행하는데, 상기 전처리 공정은 먼저, UV(200)처리를 하여 상기 개구부 형성을 위한 식각공정 후 잔존하는 유기물을 제거하고, 이어서, 플라즈마(200) 처리를 진행하여 화소 전극의 일함수를 증가 시킴으로써, 후속 공정으로 형성되는 유기막층의 정공 주입을 원할하게 하여 유기 전계 발광 소자의 구동 특성을 개선 시킬 수 있다. After the
이 때, 상기 플라즈마 및 UV(200)는 상기 제2차단막(170b)에 의해 상기 반도체층(110)으로 유입되는 것이 차단된다.At this time, the plasma and the
(실시 예3)Example 3
상기의 실시 예1 및 실시 예2를 참조하여, 실시 예3에서는 제1차단막(155)과 제2차단막(170b)을 모두 구비하여 반도체층(110)으로 유입되는 플라즈마 및 UV(200)를 더욱 차단할 수도 있다.Referring to the first and second embodiments, the third embodiment further includes both the
본 발명은 이상에서 살펴본 바와 같이 도시하고 설명하였으나, 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been illustrated and described as described above, various changes and modifications may be made by those skilled in the art without departing from the spirit of the present invention.
따라서, 본 발명의 유기 전계 발광 표시장치는 제1차단막과 제2차단막으로 반도체층을 보호함으로써, 유기막층 형성 전에 실시되는 플라즈마 및 UV처리공정에 의해 발생하는 반도체층의 데미지에 의한 특성변화를 방지할 수 있다.Therefore, the organic electroluminescent display device of the present invention protects the semiconductor layer by the first blocking film and the second blocking film, thereby preventing the characteristic change due to the damage of the semiconductor layer generated by the plasma and UV treatment process performed before the organic film layer is formed. can do.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070022555A KR100810641B1 (en) | 2007-03-07 | 2007-03-07 | Organic light emitting diode display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070022555A KR100810641B1 (en) | 2007-03-07 | 2007-03-07 | Organic light emitting diode display |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100810641B1 true KR100810641B1 (en) | 2008-03-07 |
Family
ID=39397798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070022555A KR100810641B1 (en) | 2007-03-07 | 2007-03-07 | Organic light emitting diode display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100810641B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160104766A (en) * | 2015-02-26 | 2016-09-06 | 삼성디스플레이 주식회사 | Organic light emitting display device and method of manufacturing an organic light emitting display device |
US9490311B2 (en) | 2010-03-10 | 2016-11-08 | Samsung Display Co., Ltd. | Organic light emitting display device and method of manufacturing the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100645715B1 (en) | 2005-09-12 | 2006-11-14 | 삼성에스디아이 주식회사 | Organic light emitting display and fabricating method thereof |
-
2007
- 2007-03-07 KR KR1020070022555A patent/KR100810641B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100645715B1 (en) | 2005-09-12 | 2006-11-14 | 삼성에스디아이 주식회사 | Organic light emitting display and fabricating method thereof |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9490311B2 (en) | 2010-03-10 | 2016-11-08 | Samsung Display Co., Ltd. | Organic light emitting display device and method of manufacturing the same |
US9847486B2 (en) | 2010-03-10 | 2017-12-19 | Samsung Display Co., Ltd. | Method of manufacturing organic light emitting display device |
KR20160104766A (en) * | 2015-02-26 | 2016-09-06 | 삼성디스플레이 주식회사 | Organic light emitting display device and method of manufacturing an organic light emitting display device |
KR102485689B1 (en) | 2015-02-26 | 2023-01-09 | 삼성디스플레이 주식회사 | Organic light emitting display device and method of manufacturing an organic light emitting display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102386204B (en) | Organic light-emitting display device and manufacture method thereof | |
KR102180037B1 (en) | Flexible display and manufacturing method thereof | |
EP2733763B1 (en) | Organic light-emitting display system and method of manufacturing the same | |
US10283529B2 (en) | Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus | |
KR101912406B1 (en) | Backplane for flat panel display apparatus, the method of manufacturing for the backplane, and organic light emitting display apparatus comprising the backplane | |
TWI531057B (en) | Organic light-emitting display | |
KR100626007B1 (en) | TFT, manufacturing method of the TFT, flat panel display device with the TFT, and manufacturing method of flat panel display device | |
KR100846592B1 (en) | Organic light emitting display apparatus | |
US9153700B2 (en) | Method of manufacturing thin-film transistor, method of manufacturing organic light-emitting display device including the same, and thin-film transistor and organic light-emitting display device manufactured using the methods | |
KR101117727B1 (en) | Organic light emitting display and manufacturing method thereof | |
KR20120131776A (en) | Backplane for flat panel display apparatus, flat panel display apparatus comprising the same, and manufacturing method of the backplane for flat panel display apparatus | |
KR20130007310A (en) | Organic light emitting display device, organic light emitting display appratus and manufacturing method of the same | |
KR100853545B1 (en) | Organic light emitting display device and fabrication method of the same | |
KR20170032954A (en) | Organic luminescence emitting display device and the method of manufacturing the same | |
KR102471021B1 (en) | Thin film transistor array panel and manufacturing method thereof | |
KR100685841B1 (en) | Oled and method of fabricting the same | |
KR20110072908A (en) | Organic light emitting display and manufacturing method thereof | |
CN104241394A (en) | Thin film transistor, corresponding manufacturing method of thin film transistor, display substrate and display device | |
KR101108158B1 (en) | Organic light emitting display and manufacturing method thereof | |
KR20140055634A (en) | Organic light emitting display and fabricating method of the same | |
KR20140081655A (en) | Organic Light Emitting Diode Display Device And Method Of Fabricating The Same | |
KR100810641B1 (en) | Organic light emitting diode display | |
KR20150011702A (en) | Thin film transistor, organic light emitting display apparatus including thereof, method of manufacturing for thin film transistor | |
KR20210004356A (en) | Display device having an oxide semiconductor pattern | |
KR20210004795A (en) | Display apparatus having an oxide semiconductor pattern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130205 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |