KR100808202B1 - Resonant tunneling diode and method of making the same - Google Patents

Resonant tunneling diode and method of making the same Download PDF

Info

Publication number
KR100808202B1
KR100808202B1 KR1020060093571A KR20060093571A KR100808202B1 KR 100808202 B1 KR100808202 B1 KR 100808202B1 KR 1020060093571 A KR1020060093571 A KR 1020060093571A KR 20060093571 A KR20060093571 A KR 20060093571A KR 100808202 B1 KR100808202 B1 KR 100808202B1
Authority
KR
South Korea
Prior art keywords
pillar
resonance
tunneling diode
semiconductor
layer
Prior art date
Application number
KR1020060093571A
Other languages
Korean (ko)
Inventor
나종호
최재완
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060093571A priority Critical patent/KR100808202B1/en
Application granted granted Critical
Publication of KR100808202B1 publication Critical patent/KR100808202B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

A resonant tunneling diode is provided to fabricate a resonant tunneling diode with high efficiency and high reliability by using spatial distribution of a nano size and minority carriers. A first pillar(20) is formed on a substrate wherein 10 nm from the upper end of the first pillar is made of a doped semiconductor. A resonant part(30) is formed on the first pillar, including at least two barrier layers(31) having a greater band gap energy than that of the semiconductor of the first pillar and a well layer(32) formed between the barrier layers wherein the well layer has a less band gap energy than that of the barrier layer. A second pillar(40) is formed on the resonant part wherein 10 nm of the second pillar from the resonant part is made of a doped semiconductor. The substrate is separated. Electrodes(50) are formed at the ends of the first and second pillars. The first pillar, the resonant part and the second pillar can be formed by one of an MBE(molecular beam epitaxy) method, a CVD(chemical vapor deposition) method or a VPE(vapor phase epitaxy) method.

Description

공명 터널링 다이오드 및 그 제조방법{Resonant tunneling diode and method of making the same}Resonant tunneling diode and method of making the same

도 1 내지 도 3은 본 발명의 제조단계의 일 실시예를 나타내는 단면도로서,1 to 3 are cross-sectional views showing one embodiment of the manufacturing step of the present invention,

도 1은 기판에 제1기둥을 형성한 단계를 나타내는 단면도이다.1 is a cross-sectional view showing a step of forming a first pillar on a substrate.

도 2는 제1기둥 상에 공명부를 형성한 단계를 나타내는 단면도이다.2 is a cross-sectional view showing a step of forming a resonance part on a first pillar.

도 3은 공명부 상에 제2기둥을 형성한 단계를 나타내는 단면도이다.3 is a cross-sectional view showing a step of forming a second pillar on the resonance portion.

도 4는 본 발명의 공명 터널링 다이오드의 일 실시예를 나타내는 측면도이다.4 is a side view showing one embodiment of the resonance tunneling diode of the present invention.

도 5는 본 발명의 공명 터널링 다이오드의 에너지 밴드를 나타내는 다이어그램이다.5 is a diagram showing an energy band of the resonance tunneling diode of the present invention.

도 6은 큰 직경을 갖는 공명 터널링 다이오드의 I/V 특성을 나타내는 그래프이다.6 is a graph showing I / V characteristics of a resonance tunneling diode having a large diameter.

도 7은 본 발명의 공명 터널링 다이오드의 I/V 특성을 나타내는 그래프이다.7 is a graph showing the I / V characteristics of the resonance tunneling diode of the present invention.

<도면의 주요 부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

10 : 기판 11 : 버퍼층10 substrate 11 buffer layer

20 : 제1기둥 30 : 공명부20: first pillar 30: resonance

31 : 장벽층 32 : 우물층31 barrier layer 32 well layer

40 : 제2기둥 50 : 전극40: second pillar 50: electrode

100 : 기둥 구조100: pillar structure

본 발명은 공명 터널링 다이오드에 관한 것으로 특히, 고효율과 고신뢰성을 가지는 공명 터널링 다이오드 및 그 제조방법에 관한 것이다.The present invention relates to a resonance tunneling diode, and more particularly, to a resonance tunneling diode having a high efficiency and high reliability and a method of manufacturing the same.

공명 터널링 다이오드(RTD : Resonant Tunneling Diode)는 양자 투과율이 양자 우물 각각에 있는 양자화된 전자의 에너지 준위들이 서로 일치할 때 전자의 흐름이 급격히 증가하게 되는 현상을 이용하여 빠른 수송 속도와 부성저항(NDR : Negative Differential Resistance) 특성을 가지고 있다. Resonant Tunneling Diodes (RTDs) utilize a phenomenon in which the flow of electrons increases rapidly when the quantum transmittances coincide with the energy levels of quantized electrons in each of the quantum wells. : Negative Differential Resistance

이는 수백 GHz에서부터 수 THz(100GHz ~ 10THz)까지의 초고주파를 발진할 수 있기 때문에, 광 신호 변조에 필요한 마이크로파의 신호원으로 사용이 가능하고, 테라 bps(Tera-bps)급 전송에 이용이 가능하다.It can oscillate very high frequencies from several hundred GHz to several THz (100 GHz to 10 THz), so it can be used as a microwave signal source for optical signal modulation, and can be used for tera bps (Tera-bps) transmission. .

또한, 광 소자와의 단일 기판 집적화를 통하여 초고속 집적 회로 구현이 가능하며, 우편물 등의 비파괴 검사시 이용이 가능하고, 생체에 대한 안전성으로 인하여 X-선을 대체할 수 있는 등, 검사, 의학 분야, 및 기타 여러 분야에서 응용이 가능하다.In addition, it is possible to implement ultra-high-speed integrated circuits by integrating a single substrate with an optical device, and can be used for non-destructive inspection such as postal matters, and to replace X-rays due to the safety of living bodies. It can be applied in various fields.

이러한 공명 터널링 다이오드는 비소계(Asenide-based) Ⅲ-V족 반도체에서 처음 응용된 이후로, 최근 질 화합물(Nitride Compound) 반도체를 이용한 RTD 구조 들에 대한 특성이 보고 되고 있다. 질 화합물 반도체의 경우 In과 Al과의 결합을 이용하여 이종접합을 할 경우 다른 물질과 비교하여 큰 전도대 오프셋(Conduction Band Offset: CBO)을 가지므로 소자 응용에서 여러 가지 이점이 있다.Since the resonance tunneling diode is first applied to an arsenide-based III-V semiconductor, the characteristics of RTD structures using a nitride compound semiconductor have been reported recently. In the case of a heterogeneous junction using a combination of In and Al, a quality compound semiconductor has a large conduction band offset (CBO) compared to other materials, and thus has various advantages in device applications.

질 화합물 반도체 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)을 가지고 있어, LED를 포함한 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다. Quality Compound Semiconductors With high thermal stability and a wide bandgap (0.8 to 6.2 eV), it has attracted much attention in the development of high-power electronic components including LEDs.

그러나, 잘 알려진 바와 같이, 이차원적인 이종접합 구조 성장에 있어서 질 화합물 반도체는 격자 상수와 열 팽창 계수의 차이로 인해 내부에 많은 관통 준위(Threading Dislocation)를 포함할 수 있고, 이는 모든 전자 소자로서의 응용에서 누설 전류 혹은 성능 저하를 가져오게 된다. As is well known, however, in two-dimensional heterojunction structure growth, vaginal compound semiconductors can contain many threading dislocations inside due to differences in lattice constants and coefficients of thermal expansion, which are applications as all electronic devices. Leakage current or performance degradation at the

최근 성장 기술 중, 자발 형성되는 나노 구조(Nano Structure)는 결정 상태가 우수하고 양자 현상을 보임으로써 많은 연구가 이루어 지고 있다. 이러한 나노 구조들을 소자에 응용할 경우 소수의 전자를 이용함으로써 열 발생문제에서 자유로우며, 크기가 작아 소자의 집적도를 크게 향상할 수 있는 등의 장점이 있다.Among the recent growth technologies, spontaneous nanostructures (Nano Structure) has been a lot of research by showing excellent crystal state and quantum phenomenon. When the nanostructures are applied to the device, by using a few electrons, they are free from heat generation problems, and the size of the nanostructures can be greatly improved.

그러나, 이러한 자발 형성된 나노 구조들은 위치, 크기, 이종접합, 결합성분비(Alloy Composition) 등의 조절에 어려움이 있어, 양자 소자로써의 응용에 걸림돌이 되고 있다. However, these spontaneously formed nanostructures are difficult to control the position, size, heterojunction, alloy composition, etc., which is an obstacle to application as a quantum device.

본 발명이 이루고자 하는 기술적 과제는, 질화물계 물질의 이종접합 형성시에 관통 준위를 비롯한 결정 결함을 감소시켜 고신뢰성을 갖는 음성 미분 저항 특성을 얻을 수 있으며, 나노 크기의 포텐셜 장벽과 우물을 이용하여 작은 수의 전자 를 이용하면서 기존 소자의 전기적 특성을 구현하고, 열 발생을 줄이며 집적도를 향상시킬 수 있는 공명 터널링 다이오드 및 그 제조방법을 제공하는데 있다.The technical problem to be achieved by the present invention is to reduce the crystal defects including the penetration level when forming a heterojunction of a nitride-based material to obtain negative differential resistance characteristics having a high reliability, using nano-scale potential barriers and wells To provide a resonance tunneling diode and a method of manufacturing the same that can implement the electrical characteristics of the existing device, reduce heat generation and improve the integration while using a small number of electrons.

상기 기술적 과제를 이루기 위해, 본 발명은, 기판 상에 적어도 일부의 영역에서 전도성을 갖는 반도체로 이루어지는 제1기둥을 형성하는 단계와; 상기 제1기둥 상에, 상기 제1기둥을 이루는 반도체보다 큰 밴드갭 에너지를 가지는 적어도 두 개 이상의 장벽층과, 상기 장벽층 사이에 상기 장벽층보다 작은 밴드갭 에너지를 가지는 우물층으로 이루어지는 공명부를 형성하는 단계와; 상기 공명부 상에 적어도 일부의 영역에서 전도성을 갖는 반도체로 이루어지는 제2기둥을 형성하는 단계와; 상기 기판을 분리하는 단계와; 상기 제1기둥 및 제2기둥의 단부에 전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.In order to achieve the above technical problem, the present invention comprises the steps of forming a first pillar made of a semiconductor having conductivity in at least a portion of the region on the substrate; On the first pillar, a resonance portion comprising at least two or more barrier layers having a bandgap energy greater than that of the semiconductor forming the first pillar, and a well layer having a bandgap energy smaller than the barrier layer between the barrier layers. Forming; Forming a second pillar made of a semiconductor having conductivity in at least a portion of the region on the resonance portion; Separating the substrate; It is preferably configured to include the step of forming an electrode on the end of the first pillar and the second pillar.

상기 제1기둥 또는 제2기둥은, AlxInyGa1-x-yN(단, 0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 형성될 수 있으며, 또한, Si으로 도핑되거나, n-형 반도체 극성을 가질 수 있다.The first pillar or the second pillar may be formed of Al x In y Ga 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), and Doped with Si or have an n-type semiconductor polarity.

이때, 상기 제1기둥 또는 제2기둥은, 모듈레이션 도핑 될 수 있으며, 특히, 상기 공명부로부터 10nm 이내의 부분이 도핑될 수 있다.In this case, the first pillar or the second pillar may be doped with modulation, and in particular, a portion within 10 nm from the resonance portion may be doped.

상기 제1기둥, 공명부, 및 제2기둥은 MBE(molecular beam epitaxy), CVD(chemical vapor epitaxy), 및 VPE(vapor phase epitaxy) 중 어느 하나의 방법으로 형성될 수 있다.The first pillar, the resonance portion, and the second pillar may be formed by any one of a molecular beam epitaxy (MBE), a chemical vapor epitaxy (CVD), and a vapor phase epitaxy (VPE).

상기 공명부는, 두 개의 장벽층과 그 사이의 하나의 우물층이 위치할 수 있으며, 상기 두 개의 장벽층은 전도성을 가질 수 있다.The resonator may have two barrier layers and one well layer therebetween, and the two barrier layers may be conductive.

상기 제1기둥, 공명부, 및 제2기둥의 직경은, 50 내지 300nm의 크기를 가지며, 상기 공명부의 장벽층 또는 우물층의 두께는, 1 내지 100nm인 것이 바람직하다.It is preferable that the diameter of the said 1st pillar, the resonance part, and the 2nd pillar has a magnitude | size of 50-300 nm, and the thickness of the barrier layer or the well layer of the said resonance part is 1-100 nm.

상기 전극은, 쇼트키(schottky) 전극일 수 있다.The electrode may be a schottky electrode.

제 1항에 있어서, 상기 제1기둥 또는 제2기둥은, Ⅴ족 원소가 Ⅲ족 원소보다 많은 환경에서 성장되어, 기둥 구조를 이룰 수 있다.The method of claim 1, wherein the first column or the second column, the group V element is grown in an environment more than the group III element, it can form a columnar structure.

상기 기판과 제1기둥 사이에는, AlxInyGa1-x-yN(단, 0≤x≤1, 0≤y≤1, 0≤x+y≤1) 버퍼층이 형성될 수 있다.An Al x In y Ga 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) buffer layer may be formed between the substrate and the first pillar.

상기 기술적 과제를 이루기 위한 다른 관점으로서, 본 발명은, 적어도 일부의 영역에서 전도성을 갖는 반도체로 이루어지는 제1기둥과; 상기 제1기둥 상에 위치하며, 상기 제1기둥을 이루는 반도체보다 큰 밴드갭 에너지를 가지는 적어도 두 개 이상의 장벽층과, 상기 장벽층 사이에 상기 장벽층보다 작은 밴드갭 에너지를 가지는 우물층으로 이루어지는 공명부와; 상기 공명부 상에 위치하며 적어도 일부의 영역에서 전도성을 갖는 반도체로 이루어지는 제2기둥과; 상기 제1기둥 및 제2기둥의 단부에 위치하는 전극을 포함하여 구성되는 것이 바람직하다.As another aspect for achieving the above technical problem, the present invention, the first pillar made of a semiconductor having conductivity in at least a portion of the region; At least two barrier layers positioned on the first pillar and having a greater bandgap energy than the semiconductor forming the first pillar, and a well layer having a bandgap energy smaller than the barrier layer between the barrier layers; A resonance unit; A second pillar formed on the resonance portion and formed of a semiconductor having conductivity in at least a portion of the region; It is preferably configured to include an electrode located at the ends of the first pillar and the second pillar.

이때, 상기 공명부의 우물층은, 상기 제1기둥 및 제2기둥과 동일한 밴드갭 에너지를 가질 수 있다.In this case, the well layer of the resonance unit may have the same band gap energy as the first pillar and the second pillar.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. While the invention allows for various modifications and variations, specific embodiments thereof are illustrated by way of example in the drawings and will be described in detail below. However, it is not intended to be exhaustive or to limit the invention to the precise forms disclosed, but rather the invention includes all modifications, equivalents, and alternatives consistent with the spirit of the invention as defined by the claims.

동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 도면들에서 층들 및 영역들의 치수는 명료성을 위해 과장되어있다. Like reference numerals denote like elements throughout the description of the drawings. In the drawings the dimensions of layers and regions are exaggerated for clarity.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. When an element such as a layer, region or substrate is referred to as being on another component "on", it will be understood that it may be directly on another element or there may be an intermediate element in between. .

이러한 용어들은 도면들에서 묘사된 방향에 더하여 소자의 다른 방향들을 포함하려는 의도라는 것을 이해할 수 있을 것이다. 여기에서 사용되는 바와 같이 '및/또는'이라는 용어는 기록된 관련 항목 중의 하나 또는 그 이상의 어느 조합 및 모든 조합을 포함한다.It will be understood that these terms are intended to include other directions of the device in addition to the direction depicted in the figures. As used herein, the term 'and / or' includes any and all combinations of one or more of the recorded related items.

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할것이다. Although the terms first, second, etc. may be used to describe various elements, components, regions, layers, and / or regions, such elements, components, regions, layers, and / or regions It will be understood that it should not be limited by these terms.

도 1에서 도시하는 바와 같이, 사파이어(Sapphire), Si, SiC, GaN, 또는 LiAlO2 등의 기판(10)에 나노(Nano) 크기의 직경을 갖는 질화물계 반도체를 이용하여 제1기둥(20)을 형성한다. 이러한 나노 크기의 직경을 갖는 기둥은 기판(10) 상에 나노 컬럼을 형성한다.As shown in FIG. 1, the first pillar 20 is formed by using a nitride-based semiconductor having a nano-sized diameter on a substrate 10 such as sapphire, Si, SiC, GaN, or LiAlO 2 . To form. These nanoscale pillars form nanocolumns on the substrate 10.

이때, 도시하는 바와 같이, 필요에 따라 일정 두께의 AlxInyGa1-x-yN 층이 기둥 형성을 위한 버퍼층(11)으로 형성될 수 있다. 여기에서 x와 y는 Ⅴ족 원소인 Al과 In의 함량을 나타내며, x와 y는 각각 0과 1 사이의 값을 가지고, 그 합은 1을 넘지 않는 값(0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 가지며, 그에 따라 Ga의 함량이 달라질 수 있다.In this case, as shown, an Al x In y Ga 1-xy N layer having a predetermined thickness may be formed as the buffer layer 11 for pillar formation. Where x and y represent the contents of Al and In, which are Group V elements, and x and y each have a value between 0 and 1, and the sum does not exceed 1 (0≤x≤1, 0≤y ≤ 1, 0 ≤ x + y ≤ 1), and thus the content of Ga may vary.

이러한 나노 크기의 직경을 갖는 제1기둥(20)은 기판(10) 위에 질화물계 반도체의 성장시 V/Ⅲ 비율을 크게 증가시킴으로써 얻어질 수 있다. 즉, Al(알루미늄), In(인듐), 및 Ga(갈륨)과 같은 Ⅲ족 원소의 물질 중 하나 또는 전체의 양보다 V족 원소인 N(질소)의 양을 크게 증가시킴으로써 제1기둥(20)과 같이, 기둥 형상의 구조를 형성할 수 있다.The first pillar 20 having a nano-sized diameter may be obtained by greatly increasing the V / III ratio in the growth of the nitride semiconductor on the substrate 10. That is, the first pillar 20 may be formed by greatly increasing the amount of N (nitrogen), which is a Group V element, than the amount of one or all of the materials of Group III elements such as Al (aluminum), In (indium), and Ga (gallium). ), A columnar structure can be formed.

이와 같은 기둥 형상의 구조의 형성은 MBE(molecular beam epitaxy), CVD(chemical vapor epitaxy), 및 VPE(vapor phase epitaxy) 등의 방법으로 이루어질 수 있다. The formation of the columnar structure may be performed by methods such as molecular beam epitaxy (MBE), chemical vapor epitaxy (CVD), and vapor phase epitaxy (VPE).

특히, MBE 방법을 이용하여 보다 용이하게 형성할 수 있으며, 그 외에 HVPE(hydride vapor phase epitaxy)와 같은 방법을 이용하여 형성될 수도 있다. 상기 제1기둥(20) 상에 형성되는 이하의 구조는 모두 동일한 방법에 의하여 형성될 수 있다.In particular, it may be more easily formed using the MBE method, or may be formed using a method such as hydride vapor phase epitaxy (HVPE). The following structures formed on the first pillar 20 may all be formed by the same method.

이러한 제1기둥(20)은 그 성장 중에 Si 또는 Mg과 같은 불순물이 도핑(doping)되어 전도성을 가지도록 할 수 있다. 이때, 도핑 과정은 제1기둥(20) 성장 중에 전체적으로 이루어질 수 있고, 제1기둥(20) 성장 중에 일부분에서만 이루어지는 모듈레이션 도핑(modulation doping)이 이용될 수도 있다.The first pillar 20 may be doped during the growth of impurities such as Si or Mg to have conductivity. In this case, the doping process may be entirely performed during the growth of the first pillar 20, and modulation doping may be used that is performed only in part during the growth of the first pillar 20.

상술한 도핑 과정에서 도핑 농도는 1×1017 cm-3 이상의 농도를 가지는 것이 바람직하며, 1×1019 cm-3 까지의 농도를 가질 수 있다.In the aforementioned doping process, the doping concentration may preferably have a concentration of 1 × 10 17 cm −3 or more, and may have a concentration of 1 × 10 19 cm −3 .

상기 제1기둥(20)은 직경이 대략 50 내지 300nm가 되도록 성장될 수 있으며, 평균적으로 100nm의 직경을 가지도록 성장되는 것이 바람직하다. 이와 같이, 나노 미터(nm) 차원의 기둥 구조의 성장이 가능하며, 이러한 기둥 구조는 하나의 기판(10) 상에 배열되는 다수의 기둥(20)으로 형성될 수 있다.The first pillar 20 may be grown to have a diameter of approximately 50 to 300 nm, it is preferable to grow to have a diameter of 100 nm on average. As such, growth of the columnar structure in nanometer (nm) dimension is possible, and the columnar structure may be formed of a plurality of pillars 20 arranged on one substrate 10.

이와 같이, 일정 두께의 제1기둥(20)이 성장된 후에는, 도 2에서와 같이, 공명부(30)가 형성된다.As such, after the first pillar 20 having a predetermined thickness is grown, as shown in FIG. 2, the resonance portion 30 is formed.

이러한 공명부(30)는, 제1기둥(20)의 밴드갭 에너지보다 더 큰 밴드갭 에너지를 갖는 장벽층(31)과, 이들 장벽층(31) 사이에 위치하는 우물층(32)으로 이루어지며, 상기 장벽층(31)은 두 개 형성될 수 있고, 따라서 우물층(32)은 하나의 우물층(32)이 형성될 수 있다.The resonance part 30 includes a barrier layer 31 having a band gap energy larger than the band gap energy of the first pillar 20 and a well layer 32 positioned between the barrier layers 31. The barrier layer 31 may be formed in two, and thus, the well layer 32 may have one well layer 32 formed therein.

상기 장벽층(31)과 우물층(32)은 AlxInyGa1-x-yN과 같은 질화물계 반도체로 형성될 수 있으며, 적절한 밴드갭을 가질 수 있도록 그 성분비(x, y)가 조절될 수 있 다. 즉, 상술한 바와 같이, x와 y는 각각 0과 1 사이의 값을 가지고, 그 합은 1을 넘지 않는 값(0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 가진다.The barrier layer 31 and the well layer 32 may be formed of a nitride-based semiconductor such as Al x In y Ga 1-xy N, and the component ratio (x, y) may be adjusted to have an appropriate band gap. Can be. That is, as described above, x and y each have a value between 0 and 1, and the sum does not exceed 1 (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). Has

이때, 상기 우물층(32)은 제1기둥(20)과 동일한 밴드갭을 가질 수 있다.In this case, the well layer 32 may have the same bandgap as the first pillar 20.

이때, 장벽층(31)은 제1기둥(20)과 같이, 도핑되어 전도성을 띨 수도 있으며, 이와 같이 도핑되는 경우에는 Si를 이용하여 도핑할 수 있다.In this case, like the first pillar 20, the barrier layer 31 may be doped to be conductive, and in this case, the barrier layer 31 may be doped using Si.

여기서 장벽층(31)의 두께는 1 내지 100nm 이하로 할 수 있으며, 이 장벽층(31)과 우물층(32)을 통하여 전자의 터널링(tunneling)이 용이하게 일어나도록 하기 위하여 상기 장벽층(31)은 1 내지 10nm, 우물층(32)의 두께는 1 내지 20nm로 형성할 수 있다.The barrier layer 31 may have a thickness of 1 to 100 nm or less, and the barrier layer 31 may be easily tunneled by electrons through the barrier layer 31 and the well layer 32. ) May be 1 to 10 nm, and the thickness of the well layer 32 may be 1 to 20 nm.

그리고 초기에 형성되는 제1기둥(20)과 장벽층(31)으로 형성되는 물질간의 밴드갭 차이는 가능한 크게 조절하는 것이 바람직하다. In addition, the band gap difference between the first pillar 20 and the barrier layer 31 formed initially is preferably controlled as large as possible.

이와 같이 형성된 공명부(30) 상에는 도 3에서와 같이, 제2기둥(40)이 형성된다. 이러한 제2기둥(40)은 상기 제1기둥(20)과 동일한 밴드갭 에너지를 갖도록 형성될 수 있으며, 또한 제1기둥(20)과 동일한 길이로 형성될 수 있다.As shown in FIG. 3, the second pillar 40 is formed on the resonance portion 30 formed as described above. The second pillar 40 may be formed to have the same band gap energy as the first pillar 20, and may also be formed to have the same length as the first pillar 20.

또한, 이러한 제2기둥(40)은 그 성장 중에 Si 또는 Mg과 같은 불순물이 도핑(doping)되어 전도성을 가지도록 할 수 있다. 이때, 도핑 과정은 제2기둥(40) 성장 중에 전체적으로 이루어질 수 있고, 제2기둥(40) 성장 중에 일부분에서만 이루어지는 모듈레이션 도핑(modulation doping)이 이용될 수도 있다.In addition, the second pillar 40 may be doped during the growth of impurities such as Si or Mg to have conductivity. In this case, the doping process may be entirely performed during the growth of the second pillar 40, and modulation doping may be used that is performed only in part during the growth of the second pillar 40.

상술한 도핑 과정에서 도핑 농도는 1×1017 cm-3 이상의 농도를 가지는 것이 바람직하며, 1×1019 cm-3 까지의 농도를 가질 수 있으며, 이와 같이 제2기둥(40)의 도핑 과정은 제1기둥(20)의 도핑 과정과 동일한 방법이 이용될 수 있다.In the above-described doping process, the doping concentration may preferably have a concentration of 1 × 10 17 cm −3 or more, and may have a concentration of 1 × 10 19 cm −3 , and the doping process of the second pillar 40 may be The same method as the doping process of the first pillar 20 may be used.

이와 같이, 제1기둥(20) 또는/및 제2기둥(40)은 Si으로 도핑되어 n-형 반도체 극성을 갖도록 하는 것이 바람직하다.As such, it is desirable for the first pillar 20 and / or the second pillar 40 to be doped with Si to have an n-type semiconductor polarity.

한편, 모듈레이션 도핑을 이용하는 경우에는 제1기둥(20)과 제2기둥(40)이 상기 공명부(30)로부터 10nm 이내의 부분을 도핑하여도 충분한 전도성을 얻을 수 있다.On the other hand, in the case of using the modulation doping, even if the first pillar 20 and the second pillar 40 doped a portion within 10nm from the resonance portion 30 can obtain sufficient conductivity.

상술한 과정에서 성장이 완료된 각각의 기둥 구조(100)는 레이저를 이용하여 기판(10)으로 부터 분리되는 이른바 레이저 리프트 오프(laser lift-off), 습식 식각, 또은 물리적 충격에 의하여 기판(10)으로부터 제거될 수 있다. 이때, 기판(10)과 기둥 구조(100) 사이의 버퍼층(11)도 함께 제거될 수 있다.Each columnar structure 100 has been grown in the above-described process is separated from the substrate 10 by using a laser so-called laser lift-off, wet etching, or physical impact by the substrate 10 Can be removed from. In this case, the buffer layer 11 between the substrate 10 and the columnar structure 100 may also be removed.

이후, 이와 같은 과정에 의하여 기판(10)과 분리된 기둥 구조(100)를 전기가 통하지 않는 판에 배열하고 이빔(e-beam) 공정 등을 통하여, 도 4에서 도시하는 바와 같이, 기둥 구조(100)의 상단과 하단에 쇼트키(schottky) 전극(50)을 형성함으로써, 공명 터널링 다이오드를 제작한다.Subsequently, the column structure 100 separated from the substrate 10 by such a process is arranged on a non-electrical plate and through an e-beam process, as shown in FIG. 4, as shown in FIG. 4. Resonant tunneling diodes are fabricated by forming schottky electrodes 50 at the top and bottom of 100).

즉, 제1기둥(20)의 단부와 제2기둥(40)의 단부에 Ni, Al, Au, Ti 등의 금속을 적층하고, 이후에 열처리를 수행함으로써 쇼트키 배리어를 갖는 전극(50)을 형성한다.That is, the electrode 50 having the Schottky barrier is formed by laminating metals such as Ni, Al, Au, and Ti on the end of the first pillar 20 and the end of the second pillar 40 and then performing heat treatment. Form.

상술한 과정에서 제조된 공명 터널링 다이오드는 도 5와 같은 전도대 밴드 구조를 갖는다. 즉, 공명부(30)에는 적어도 두 개의 구속 레벨이 이루어질 수 있으며, 이러한 구속 레벨의 형성에 의하여, 양자 투과율이 공명부(30)에 있는 양자화된 전자의 구속 레벨(에너지 준위)이 서로 일치할 때 전자의 흐름이 급격히 증가하게 되는 현상을 이용하여 빠른 수송 속도와 부성저항(NDR : Negative Differential Resistance) 특성을 이용할 수 있다.The resonance tunneling diode manufactured in the above-described process has a conduction band band structure as shown in FIG. 5. That is, at least two restraint levels may be formed in the resonator part 30. By forming the restraint level, the restraint levels (energy levels) of the quantized electrons in the resonator part 30 may coincide with each other. When the flow of electrons increases sharply, fast transport speeds and negative differential resistance (NDR) characteristics can be used.

상술한 공명 터널링 다이오드는 스트레인(strain)으로 부터 자유로워서 결정 내부에 결함율을 감소 시킬 수 있으며, 또한 장벽층(31)을 이루는 물질과의 이종 접합에 있어서도 장벽층(31)의 두께가 매우 얇으므로, 스트레인이 이완되기 전에 다른 이종 접합 구조가 성장되므로 두 물질간의 접촉면에서도 양질의 결정이 성장될 수 있다.The resonance tunneling diode described above is free from strain, so that the defect rate can be reduced in the crystal, and the thickness of the barrier layer 31 is very thin even in the heterojunction with the material forming the barrier layer 31. Therefore, because different heterojunction structures are grown before the strain is relaxed, good quality crystals can be grown even at the contact surface between the two materials.

이러한 공명 터널링 다이오드를 이루는 기둥 구조(100)는 직경이 300nm 이하로 매우 작으므로 결정의 질 뿐만 아니라 종래의 소자에 비교하여 소수의 캐리어만을 이용함으로 소자의 열 발생 측면에서도 유리할 수 있다.Since the pillar structure 100 constituting the resonance tunneling diode is very small, having a diameter of 300 nm or less, it may be advantageous in terms of heat generation of the device by using only a few carriers as well as the quality of the crystal as compared to the conventional device.

한편, 본 발명과 같이, 공명 터널링 다이오드를 이루는 기둥 구조(100)의 직경이 상당히 작아지고, 양자 우물층(32)의 폭을 작게 하는 경우에는 이러한 양자 우물층(32)은 소위 양자 섬(Quantum Island) 또는 양자 점(Quantum Dot)과 같이 동작할 수 있다.On the other hand, as in the present invention, when the diameter of the pillar structure 100 constituting the resonance tunneling diode is considerably smaller and the width of the quantum well layer 32 is reduced, the quantum well layer 32 is a so-called quantum island (Quantum). Islands or quantum dots.

또한, 도 7에서 도시하는 바와 같이, 이 경우 공명 터널링 다이오드의 I/V 특성에 기인한 피크-밸리(peak to valley)의 폭은, 도 6과 같은 기존 소자에 비하여 크게 증가할 수 있다.In addition, as shown in FIG. 7, in this case, the width of the peak to valley due to the I / V characteristics of the resonance tunneling diode may be greatly increased as compared with the conventional device as shown in FIG. 6.

상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.The above embodiment is an example for explaining the technical idea of the present invention in detail, and the present invention is not limited to the above embodiment, various modifications are possible, and various embodiments of the technical idea are all protected by the present invention. It belongs to the scope.

이상과 같은 본 발명은 다음과 같은 효과가 있는 것이다.The present invention as described above has the following effects.

첫째, 공명 터널링 다이오드를 제작함에 있어서, 결정 결함이 적은 우수한 구조를 형성할 수 있다.First, in fabricating a resonance tunneling diode, it is possible to form an excellent structure with fewer crystal defects.

둘째, 나노 미터 크기를 가지는 작은 차원의 공간 분포와 소수 캐리어를 이용함으로써 고효율 고신뢰성을 가지는 공명 터널링 다이오드를 제작할 수 있다.Second, a resonance tunneling diode with high efficiency and high reliability can be fabricated by using a small spatial distribution and a small number of carriers having a nanometer size.

Claims (13)

기판 상에 상부 10nm 이내의 부분이 도핑된 반도체로 이루어지는 제1기둥을 형성하는 단계와;Forming a first pillar made of a semiconductor doped with an upper portion within 10 nm on the substrate; 상기 제1기둥 상에, 상기 제1기둥을 이루는 반도체보다 큰 밴드갭 에너지를 가지는 적어도 두 개 이상의 장벽층과, 상기 장벽층 사이에 상기 장벽층보다 작은 밴드갭 에너지를 가지는 우물층으로 이루어지는 공명부를 형성하는 단계와;On the first pillar, a resonance portion comprising at least two or more barrier layers having a bandgap energy greater than that of the semiconductor forming the first pillar, and a well layer having a bandgap energy smaller than the barrier layer between the barrier layers. Forming; 상기 공명부 상에 상기 공명부로부터 10nm 이내의 부분이 도핑된 반도체로 이루어지는 제2기둥을 형성하는 단계와;Forming a second pillar formed of a semiconductor doped with a portion within 10 nm of the resonance portion on the resonance portion; 상기 기판을 분리하는 단계와;Separating the substrate; 상기 제1기둥 및 제2기둥의 단부에 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.And forming electrodes at ends of the first pillar and the second pillar. 제 1항에 있어서, 상기 제1기둥 또는 제2기둥은, AlxInyGa1-x-yN(단, 0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 형성되는 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.The method of claim 1, wherein the first pillar or the second pillar, Al x In y Ga 1-xy N (where 0≤x≤1, 0≤y≤1, 0≤x + y≤1) Method of manufacturing a resonance tunneling diode, characterized in that. 제 1항에 있어서, 상기 제1기둥 또는 제2기둥은, Si으로 도핑된 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.The method of claim 1, wherein the first pillar or the second pillar is doped with Si. 제 1항에 있어서, 상기 제1기둥 또는 제2기둥의 도핑 농도는, 1×1017 cm-3 이상 1×1019 cm-3 이하인 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.The method of claim 1, wherein the doping concentration of the first pillar or the second pillar is 1 × 10 17 cm −3 or more and 1 × 10 19 cm −3 or less. 제 1항에 있어서, 상기 제1기둥, 공명부, 및 제2기둥은 MBE(molecular beam epitaxy), CVD(chemical vapor epitaxy), 및 VPE(vapor phase epitaxy) 중 어느 하나의 방법으로 형성되는 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.The method of claim 1, wherein the first pillar, the resonator, and the second pillar are formed by any one of a molecular beam epitaxy (MBE), a chemical vapor epitaxy (CVD), and a vapor phase epitaxy (VPE). A method of manufacturing a resonance tunneling diode. 제 1항에 있어서, 상기 장벽층은, 전도성 반도체층인 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.The method of claim 1, wherein the barrier layer is a conductive semiconductor layer. 제 1항에 있어서, 상기 제1기둥, 공명부, 및 제2기둥의 직경은, 50 내지 300nm인 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.The method of manufacturing a resonance tunneling diode according to claim 1, wherein the diameters of the first pillar, the resonance portion, and the second pillar are 50 to 300 nm. 제 1항에 있어서, 상기 공명부의 장벽층 또는 우물층의 두께는, 1 내지 100nm인 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.The method of manufacturing a resonance tunneling diode according to claim 1, wherein the thickness of the barrier layer or the well layer of the resonance portion is 1 to 100 nm. 제 1항에 있어서, 상기 전극은, 쇼트키(schottky) 전극인 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.The method of claim 1, wherein the electrode is a schottky electrode. 제 1항에 있어서, 상기 기판과 제1기둥 사이에는, AlxInyGa1-x-yN(단, 0≤x≤1, 0≤y≤1, 0≤x+y≤1) 버퍼층이 형성되는 것을 특징으로 하는 공명 터널링 다이오드의 제조방법.The buffer layer of claim 1, wherein an Al x In y Ga 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) buffer layer is formed between the substrate and the first pillar. Method of manufacturing a resonance tunneling diode, characterized in that. 적어도 일부의 영역에서 전도성을 갖는 반도체로 이루어지는 제1기둥과;A first pillar made of a semiconductor having conductivity in at least a portion of the region; 상기 제1기둥 상에 위치하며, 상기 제1기둥을 이루는 반도체보다 큰 밴드갭 에너지를 가지는 적어도 두 개 이상의 장벽층과, 상기 장벽층 사이에 상기 장벽층보다 작은 밴드갭 에너지를 가지는 우물층으로 이루어지는 공명부와;At least two barrier layers positioned on the first pillar and having a greater bandgap energy than the semiconductor forming the first pillar, and a well layer having a bandgap energy smaller than the barrier layer between the barrier layers; A resonance unit; 상기 공명부 상에 위치하며 적어도 일부의 영역에서 전도성을 갖는 반도체로 이루어지는 제2기둥과;A second pillar formed on the resonance portion and formed of a semiconductor having conductivity in at least a portion of the region; 상기 제1기둥 및 제2기둥의 단부에 위치하는 전극을 포함하여 구성되고, It is configured to include an electrode located at the end of the first pillar and the second pillar , 상기 제1기둥 또는 제2기둥은, 상기 공명부로부터 10nm 이내의 부분이 도핑된 것을 특징으로 하는 공명 터널링 다이오드.The first pillar or the second pillar, the resonance tunneling diode, characterized in that the portion doped within 10nm from the resonance portion. 제 11항에 있어서, 상기 공명부의 우물층은, 상기 제1기둥 및 제2기둥과 동일한 밴드갭 에너지를 갖는 것을 특징으로 하는 공명 터널링 다이오드.12. The resonance tunneling diode of claim 11, wherein the well layer of the resonance portion has the same band gap energy as that of the first and second pillars. 제 11항에 있어서, 상기 제1기둥 또는 제2기둥은, n-형 반도체 극성을 가지는 것을 특징으로 하는 공명 터널링 다이오드.12. The resonant tunneling diode according to claim 11, wherein the first pillar or the second pillar has an n-type semiconductor polarity.
KR1020060093571A 2006-09-26 2006-09-26 Resonant tunneling diode and method of making the same KR100808202B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060093571A KR100808202B1 (en) 2006-09-26 2006-09-26 Resonant tunneling diode and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060093571A KR100808202B1 (en) 2006-09-26 2006-09-26 Resonant tunneling diode and method of making the same

Publications (1)

Publication Number Publication Date
KR100808202B1 true KR100808202B1 (en) 2008-02-29

Family

ID=39383574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060093571A KR100808202B1 (en) 2006-09-26 2006-09-26 Resonant tunneling diode and method of making the same

Country Status (1)

Country Link
KR (1) KR100808202B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150921A (en) 1998-11-05 2000-05-30 Niigata Seimitsu Kk Renormalized tunnel diode
KR20030071915A (en) * 2002-03-02 2003-09-13 학교법인 포항공과대학교 Single nano wire and nano devices using thereof
KR20040000418A (en) * 2001-03-30 2004-01-03 더 리전트 오브 더 유니버시티 오브 캘리포니아 Methods of fabricating nanostructures and nanowires and devices fabricated therefrom

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150921A (en) 1998-11-05 2000-05-30 Niigata Seimitsu Kk Renormalized tunnel diode
KR20040000418A (en) * 2001-03-30 2004-01-03 더 리전트 오브 더 유니버시티 오브 캘리포니아 Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
KR20030071915A (en) * 2002-03-02 2003-09-13 학교법인 포항공과대학교 Single nano wire and nano devices using thereof

Similar Documents

Publication Publication Date Title
US7531397B2 (en) Method for manufacturing a semiconductor device on GAN substrate having surface bidirectionally inclined toward &lt;1-100&gt; and &lt;11-20&gt; directions relative to {0001} crystal planes
KR101180176B1 (en) Compound semiconductor devices and methods of fabricating the same
US8703512B2 (en) Light emitting device and method of manufacturing the same
US20120141799A1 (en) Film on Graphene on a Substrate and Method and Devices Therefor
KR100879414B1 (en) Group nitride semiconductor with low-impedance ohmic contact
US7736919B2 (en) Method of producing a light-emitting diode comprising a nanostructured PN junction and diode thus obtained
JP4612671B2 (en) Light emitting device and semiconductor device
TWI660509B (en) Channel field effect transistor and switching element
KR101031798B1 (en) 3d nitride resonant tunneling semiconductor device and manufacturing method thereof
TWI436424B (en) Semiconductor device and fabrication method thereof
US20120199187A1 (en) Nanowire tunnel diode and method for making the same
US20140014897A1 (en) Semiconductor light emitting device with doped buffer layer and method of manufacturing the same
US20130112939A1 (en) New iii-nitride growth method on silicon substrate
CN113725296B (en) Nitride semiconductor epitaxial lamination structure and power element thereof
CN104412395B (en) reduce or eliminate the nanotube defects in III-nitride structure
Sadaf et al. Structural and electrical characterization of monolithic core–double shell n-GaN/Al/p-AlGaN nanowire heterostructures grown by molecular beam epitaxy
KR101762177B1 (en) Semiconductor device and method of manufacturing the same
Wang Lattice engineering: technology and applications
US9315920B2 (en) Growth substrate and light emitting device comprising the same
KR100808202B1 (en) Resonant tunneling diode and method of making the same
Rommel et al. Record PVCR GaAs-based tunnel diodes fabricated on Si substrates using aspect ratio trapping
JP5642418B2 (en) Photoelectric conversion element and manufacturing method thereof
Park et al. Synthesis of hybrid nanowires comprising uniaxial and coaxial InGaN/GaN MQWs with a nano-cap
EP4407656A1 (en) A semiconductor structure
EP0251352B1 (en) Hot charge-carrier transistors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151216

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171212

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 12