KR100801152B1 - In-Plane Switching Mode Liquid Crystal Display Device - Google Patents

In-Plane Switching Mode Liquid Crystal Display Device Download PDF

Info

Publication number
KR100801152B1
KR100801152B1 KR1020010078246A KR20010078246A KR100801152B1 KR 100801152 B1 KR100801152 B1 KR 100801152B1 KR 1020010078246 A KR1020010078246 A KR 1020010078246A KR 20010078246 A KR20010078246 A KR 20010078246A KR 100801152 B1 KR100801152 B1 KR 100801152B1
Authority
KR
South Korea
Prior art keywords
common
electrode
liquid crystal
gate
wiring
Prior art date
Application number
KR1020010078246A
Other languages
Korean (ko)
Other versions
KR20030048488A (en
Inventor
김흥수
김응용
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010078246A priority Critical patent/KR100801152B1/en
Publication of KR20030048488A publication Critical patent/KR20030048488A/en
Application granted granted Critical
Publication of KR100801152B1 publication Critical patent/KR100801152B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Abstract

본 발명에서는, 기판과; 상기 기판 상에 제 1 방향으로 형성된 다수 개의 게이트 배선과; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 다수 개의 데이터 배선과; 상기 게이트 및 데이터 배선이 교차되는 지점에 형성된 박막트랜지스터와; 상기 게이트 배선과 일정간격 이격된 위치에서 상기 제 1 방향으로 형성된 공통 배선과; 상기 공통 배선과 연결되어 상기 제 2 방향으로 위치하는 다수의 공통 전극과; 상기 박막트랜지스터와 연결되며, 상기 다수의 공통 전극과 서로 엇갈리게 배치된 다수 개의 화소 전극과; 상기 다수 개의 화소 전극을 서로 연결시키며, 상기 제 2 방향으로 상기 게이트 배선을 완전히 덮으며 형성된 화소 전극 연결부를 포함하는 횡전계형 액정표시장치용 기판을 제공하는 것을 특징으로 한다. In the present invention, the substrate; A plurality of gate lines formed on the substrate in a first direction; A plurality of data lines formed in a second direction crossing the first direction; A thin film transistor formed at a point where the gate and the data line cross each other; A common wiring formed in the first direction at a position spaced apart from the gate wiring by a predetermined distance; A plurality of common electrodes connected to the common wire and positioned in the second direction; A plurality of pixel electrodes connected to the thin film transistors and alternately disposed with the plurality of common electrodes; A substrate for a transverse electric field type liquid crystal display device including a plurality of pixel electrodes connected to each other and a pixel electrode connection part formed to completely cover the gate wiring in the second direction is provided.

Description

횡전계형 액정표시장치{In-Plane Switching Mode Liquid Crystal Display Device} In-Plane Switching Mode Liquid Crystal Display Device             

도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 단면도. 1 is a cross-sectional view showing a cross section of a general transverse electric field type liquid crystal display device.

도 2a, 2b는 일반적인 횡전계형 액정표시장치의 오프(off), 온(on) 상태에서의 동작특성을 나타낸 단면도. 2A and 2B are cross-sectional views showing operation characteristics in off and on states of a general transverse electric field type liquid crystal display device.

도 3은 종래의 횡전계형 액정표시장치에 대한 평면도. 3 is a plan view of a conventional transverse electric field type liquid crystal display device.

도 4는 상기 도 3의 절단선 IV-IV에 따라 절단된 단면을 도시한 단면도. 4 is a cross-sectional view taken along the line IV-IV of FIG. 3.

도 5는 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치용 하부 기판의 평면도. 5 is a plan view of a lower substrate for a transverse electric field type liquid crystal display device according to a first embodiment of the present invention.

도 6은 상기 도 5의 절단선 VI-VI에 따라 절단된 단면을 도시한 단면도. 6 is a cross-sectional view taken along the line VI-VI of FIG. 5.

도 7은 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 하부 기판의 평면도. 7 is a plan view of a lower substrate for a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention.

도 8은 상기 도 7의 "VIII"영역에 대한 확대도. FIG. 8 is an enlarged view of region “VIII” of FIG. 7;

도 9는 본 발명에 따른 횡전계형 액정표시장치에 대한 단면도.
9 is a cross-sectional view of a transverse electric field type liquid crystal display device according to the present invention;

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

202 : 게이트 배선 206 : 공통 배선202: gate wiring 206: common wiring

208 : 제 1 공통 전극 210 : 제 2 공통 전극208: first common electrode 210: second common electrode

220 : 데이터 배선 222 : 제 3 공통 전극220: data wiring 222: third common electrode

230 : 화소 전극
230: pixel electrode

본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것이며, 특히 횡전계형(IPS ; In-Plane Switching mode) 액정표시장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to an in-plane switching mode (IPS) liquid crystal display device.

일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. In general, the driving principle of the liquid crystal display device uses the optical anisotropy and polarization of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 상기 액정의 광학적 이방성에 의하여 액정의 분자배열을 조정하면, 이에 따라 빛이 굴절하여 화상 정보를 표현할 수 있다. Accordingly, when the molecular arrangement of the liquid crystal is adjusted by the optical anisotropy of the liquid crystal, light may be refracted to express image information.

현재에는, 각 화소를 개폐하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor ; TFT)가 화소마다 위치하여 이 박막트랜지스터와 연결되는 제 1 전극은 화소 단위로 온/오프되는 화소 전극으로, 또 하나의 전극인 제 2 전극은 공통 전극으로 이용하는 능동행렬 액정표시장치(AM-LCD ; Active Matrix Liquid Crystal Display)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. Currently, a thin film transistor (TFT), which is a switching element that opens and closes each pixel, is positioned for each pixel, and the first electrode connected to the thin film transistor is a pixel electrode that is turned on and off in units of pixels. In the second electrode, an active matrix liquid crystal display (AM-LCD) used as a common electrode has been attracting the most attention because of its excellent resolution and ability to implement video.

즉, 상기 액정표시장치는 액정층이 개재되며 공통 전극이 형성된 컬러필터 기판(상부 기판) 및 화소 전극이 형성된 어레이 기판(하부 기판)으로 이루어지며, 이러한 액정표시장치에서는 서로 대향되게 배치된 공통 전극과 화소 전극간에 걸리는 수직 전기장에 의해 액정을 구동시킴에 따라 투과율과 개구율 등의 특성이 우수하다. 그러나, 수직 전기장에 의해 액정을 구동시키게 되면 기판과 액정의 장축이 수직을 이루게 되어 시야각 범위가 좁은 단점이 있다. That is, the liquid crystal display includes a color filter substrate (upper substrate) having a liquid crystal layer interposed therebetween and an array substrate (lower substrate) having pixel electrodes formed thereon, and in the liquid crystal display device, common electrodes disposed to face each other. As the liquid crystal is driven by the vertical electric field applied between the and the pixel electrodes, the characteristics such as transmittance and aperture ratio are excellent. However, when the liquid crystal is driven by the vertical electric field, the long axis of the substrate and the liquid crystal are perpendicular to each other, so that the viewing angle range is narrow.

최근에는 액정표시장치의 시야각 특성을 개선하기 위하여, 횡전계형(수평 전계 방식) 액정표시장치가 제안되었다. Recently, in order to improve the viewing angle characteristic of a liquid crystal display, a horizontal electric field type (horizontal electric field type) liquid crystal display has been proposed.

도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 단면도이고, 도 2a, 2b는 일반적인 횡전계형 액정표시장치의 전압 오프(off), 온(on) 상태에서의 동작특성을 나타낸 단면도이다. 1 is a cross-sectional view showing a cross section of a general transverse electric field type liquid crystal display device, and FIGS. 2A and 2B are cross-sectional views showing operation characteristics in voltage off and on states of a general transverse electric field type liquid crystal display device.

도 1에서와 같이, 횡전계형 액정표시장치는 컬러필터 기판인 상부 기판(10)과 어레이 기판인 하부 기판(20)이 서로 대향되게 배치되어 있고, 이 상부 및 하부 기판(10, 20) 사이에는 액정층(30)이 개재된 구조에 있어서, 상기 하부 기판(20) 상에 공통 전극(22)과 화소 전극(24)이 모두 구비되어 있어, 공통 전극(22)과 화소 전극(24) 간에 생성되는 수평 전계(26)에 의해 액정층(30)이 수평방향으로 구동되는 것을 특징으로 한다. As shown in FIG. 1, in a transverse electric field type liquid crystal display device, an upper substrate 10, which is a color filter substrate, and a lower substrate 20, which is an array substrate, are disposed to face each other, and between the upper and lower substrates 10 and 20. In the structure in which the liquid crystal layer 30 is interposed, both the common electrode 22 and the pixel electrode 24 are provided on the lower substrate 20, thereby generating between the common electrode 22 and the pixel electrode 24. The liquid crystal layer 30 is driven in the horizontal direction by the horizontal electric field 26.

도 2a, 2b는 전압 오프(off)/온(on) 상태에서의 액정 분자(32)의 동작 특성을 각각 나타낸 것으로, 도 2a에서와 같이 전압 오프(off)시에는 액정 분자(32)의 상변이가 발생되지 않는다. 그리고, 도 2b에서는, 전압이 인가됨에 따라 공통 전극(22) 및 화소 전극(24)과 각각 대응된 위치의 액정 분자(32a)의 상변이는 없으나, 공통 전극(22)과 화소 전극(24) 사이 구간에 위치하는 액정 분자(32b)는 공통 전극(22)과 화소 전극(24) 간에 생성되는 수평 전계(26)에 의하여 기판과 평행하게 배열되는 동작특성을 가지게 된다. 2A and 2B show the operating characteristics of the liquid crystal molecules 32 in the voltage off / on states, respectively. As shown in FIG. 2A, the upper side of the liquid crystal molecules 32 when the voltage is off. This does not happen. In FIG. 2B, as the voltage is applied, there is no phase change of the liquid crystal molecules 32a at positions corresponding to the common electrode 22 and the pixel electrode 24, but the common electrode 22 and the pixel electrode 24 are not changed. The liquid crystal molecules 32b positioned in the intervals between the liquid crystal molecules 32b have an operating characteristic arranged in parallel with the substrate by a horizontal electric field 26 generated between the common electrode 22 and the pixel electrode 24.

즉, 이와 같이 횡전계형 액정표시장치에서는 액정이 수평전계에 의해 이동하므로, 표시 화면을 정면에서 보았을 때 상/하/좌/우 방향으로 약 80°~ 85°방향까지 가시할 수 있게 되어, 기존의 수직전계 방식 액정표시장치보다 시야각 범위를 넓힐 수 있게 된다. That is, in the transverse electric field type liquid crystal display device, the liquid crystal moves by the horizontal electric field, so that when the display screen is viewed from the front, it can be seen from about 80 ° to 85 ° in the up / down / left / right directions. It is possible to widen the viewing angle range than the vertical field type liquid crystal display device.

이하, 종래의 횡전계형 액정표시장치에 대해서 도 3을 참조하여 좀 더 상세히 설명하며, 액정표시장치용 하부 기판 구조를 중심으로 도시하였다. Hereinafter, the conventional transverse electric field type liquid crystal display device will be described in more detail with reference to FIG. 3, and the center of the lower substrate structure for the liquid crystal display device is illustrated.

도시한 바와 같이, 박막트랜지스터(T)와, 상기 박막트랜지스터(T)를 온(on)시키는 게이트 배선(40)과, 게이트 배선(40)과 교차되는 데이터 배선(52)과, 박막트랜지스터(T)와 연결된 화소 전극(56)과, 공통 전압이 인가되는 공통 전극(42)이 형성됨에 있어서, 상기 게이트 및 데이터 배선(40, 52)이 교차되는 영역은 화소 영역(P)으로 정의된다. As shown, the thin film transistor T, the gate wiring 40 for turning on the thin film transistor T, the data wiring 52 crossing the gate wiring 40, and the thin film transistor T In the pixel electrode 56 connected to the common electrode 42 and the common electrode 42 to which the common voltage is applied, an area where the gates and the data lines 40 and 52 cross each other is defined as the pixel area P. Referring to FIG.

그리고, 하나의 화소 영역(P)별로 공통 전극(42)에서는 데이터 배선(52)과 근접하게 배치되는 패턴을 포함하여 세개의 패턴으로 구성되는 공통 배선(44)이 분기되어 있고, 상기 공통 전극(42)과 중첩되어 캐패시터 전극(54)이 형성되어 있으며, 캐패시터 전극(54)에서는 상기 공통 배선(44)과 서로 엇갈리게 배치되는 화소 전극(56)이 일체로 연결되어 있다. In the common electrode 42 for each pixel region P, the common wiring 44 including three patterns including the pattern disposed in close proximity to the data wiring 52 is branched, and the common electrode ( The capacitor electrode 54 is overlapped with the capacitor 42, and the capacitor electrode 54 is integrally connected to the common electrode 44 and the pixel electrodes 56 that are alternately arranged.

이때, 상기 공통 전극(42) 및 게이트 배선(40)은 동일 공정에서 동일 물질로 이루어지며, 바람직하기로는 비저항값이 낮은 불투명 금속물질로 이루어지고, 상기 화소 전극(56)은 투명 도전성 물질로 이루어진다. In this case, the common electrode 42 and the gate wiring 40 are made of the same material in the same process, preferably, an opaque metal material having a low specific resistance, and the pixel electrode 56 is made of a transparent conductive material. .

상기 공통 전극(42) 및 캐패시터 전극(54)이 중첩된 영역은 절연체가 개재된 상태에서 스토리지 캐패시터(CST)를 이룬다. The region where the common electrode 42 and the capacitor electrode 54 overlap with each other forms a storage capacitor C ST with an insulator interposed therebetween.

상기 횡전계형 액정표시장치에서는, 데이터 배선(52)과 화소 전극(56) 사이에 공통 배선(44)이 위치하는 것이 화질 특성상 중요하다. 왜냐하면, 데이터 배선(52)과 화소 전극(56)이 인접구성되면, 데이터 배선(52)으로부터 발생되는 전계가 화소 전극(56)에 영향을 줌에 따라 화질 저하 현상인 크로스 토크(cross talk)가 발생되기 때문이다. In the transverse electric field type liquid crystal display device, it is important for the image quality characteristic that the common wiring 44 is positioned between the data wiring 52 and the pixel electrode 56. When the data line 52 and the pixel electrode 56 are adjacent to each other, cross talk, which is a deterioration of image quality, is caused by an electric field generated from the data line 52 affecting the pixel electrode 56. Because it occurs.

상기 박막트랜지스터(T)는 게이트 배선(40) 상에 위치하는 "i"형 반도체층(46)과, 반도체층(46) 상에 위치하며 화소 전극(56)과 연결되는 드레인 전극(50)과, 드레인 전극(50)과 일정간격 이격되며, 상기 데이터 배선(52)에서 분기된 소스 전극(48)을 포함한다. 이때, 상기 반도체층(46)으로 빛이 조사되는 것을 방지하기 위하여 게이트 배선(40)의 내부에 형성되어 있다. 또한, 상기 횡전계형 액정표시장치에서는 상, 하로 인접한 화소 간에 박막트랜지스터(T)가 이어져 구성됨에 따라, 상기 데이터 배선(52)에서 인출되는 소스 전극(48)이 상, 하 방향으로 인출되어 있다. The thin film transistor T may include an “i” type semiconductor layer 46 positioned on the gate line 40, a drain electrode 50 positioned on the semiconductor layer 46, and connected to the pixel electrode 56. And a source electrode 48 spaced apart from the drain electrode 50 at a predetermined interval and branched from the data line 52. In this case, the semiconductor layer 46 is formed inside the gate wiring 40 to prevent light from being irradiated. Further, in the transverse type liquid crystal display device, as the thin film transistor T is connected between up and down adjacent pixels, the source electrode 48 drawn from the data line 52 is led out in the up and down directions.                         

그리고, 화소 영역(P)별 교차부에 형성된 반도체 패턴(47)은 게이트 배선(40)과 데이터 배선(52) 그리고, 공통 배선(44)과 데이터 배선(52)간의 단락을 방지하는 목적을 가진다. The semiconductor pattern 47 formed at the intersections of the pixel regions P has a purpose of preventing a short circuit between the gate wiring 40 and the data wiring 52 and the common wiring 44 and the data wiring 52. .

도 4는 상기 도 3의 절단선 IV-IV에 따라 절단된 단면을 도시한 것으로, 상부 및 하부 기판의 적층 구조에 대해서 나타내었다. 4 is a cross-sectional view taken along the cutting line IV-IV of FIG. 3, and illustrates a laminated structure of upper and lower substrates.

도시한 바와 같이, 액정층(90)이 개재되어 있으며, 화소 영역(P) 및 화소 영역(P)내 실질적으로 화면을 구현하는 영역으로 정의할 수 있는 개구부(PP)가 정의된 상부 및 하부 기판(70, 60)이 대향되게 배치된 구조에서, 하부 기판(60)의 투명 기판(1) 상부에는 화소 영역(P)별로 서로 일정간격 이격된 다수 개의 공통 전극(44)이 형성되어 있고, 공통 전극(44) 상부에는 게이트 절연막(45)이 형성되어 있고, 좌측부의 두 개의 공통 전극(44) 사이에는 데이터 배선(52)이 위치하고, 화소 영역(P) 내에는 공통 전극(44)과 화소 전극(56)이 번갈아가며 배치되어 있으며, 공통 배선(44), 데이터 배선(52), 화소 전극(56) 및 게이트 절연막(45) 상에는 보호층(57)이 형성되어 있다. As illustrated, the upper and lower substrates having the liquid crystal layer 90 interposed therebetween and defining the pixel area P and the opening PP may be defined as a region that substantially realizes a screen in the pixel area P. In the structure in which the 70 and 60 are disposed to face each other, a plurality of common electrodes 44 spaced apart from each other by pixel regions P are formed on the transparent substrate 1 of the lower substrate 60. The gate insulating layer 45 is formed on the electrode 44, and the data line 52 is positioned between the two common electrodes 44 on the left side, and the common electrode 44 and the pixel electrode in the pixel region P. 56 are alternately arranged, and a protective layer 57 is formed on the common wiring 44, the data wiring 52, the pixel electrode 56, and the gate insulating film 45.

그리고, 상기 상부 기판(70)의 투명 기판(1) 하부에는 데이터 배선(52) 및 데이터 배선(52)과 인접구성된 공통 전극(44)과 대응되는 위치에 블랙매트릭스(72)가 형성되어 있고, 블랙매트릭스(72)와 연결되어 화소 영역(P)별로 컬러별 컬러필터(74)가 반복적으로 형성되어 있고, 컬러필터(74) 하부에는 오버코트층(76 ; overcoat layer)이 형성되어 있다. The black matrix 72 is formed under the transparent substrate 1 of the upper substrate 70 at a position corresponding to the data line 52 and the common electrode 44 adjacent to the data line 52. The color filter 74 for each color is repeatedly formed in connection with the black matrix 72, and an overcoat layer 76 is formed under the color filter 74.

이 오버코트층(76)은 컬러필터(74)를 이루는 염료 또는 안료 성분이 액정층(90)으로 침투되는 것을 방지하는 목적과, 평탄화를 위해 형성된다. 그리고, 오버코트층(76)과 액정층(90) 사이의 접촉면과, 상기 하부 기판(60)의 보호층(57)과 액정층(90) 사이의 접촉면에는 액정층(90)의 배향을 용이하게 유도하기 위한 상부 및 하부 배향막(77, 58)이 각각 형성되어 있다. 그리고, 상부 및 하부 기판(70, 60)의 각 외부면에는 전압 오프상태에서 완벽한 블랙 또는 화이트 화질을 구현하기 위하여 상부 및 하부 편광판(78, 59)이 각각 부착되어 있다. The overcoat layer 76 is formed for the purpose of preventing the dye or pigment component constituting the color filter 74 from penetrating into the liquid crystal layer 90 and for planarization. In addition, the alignment of the liquid crystal layer 90 may be easily performed on the contact surface between the overcoat layer 76 and the liquid crystal layer 90 and the contact surface between the protective layer 57 and the liquid crystal layer 90 of the lower substrate 60. Upper and lower alignment layers 77 and 58 for induction are formed, respectively. In addition, upper and lower polarizers 78 and 59 are attached to respective outer surfaces of the upper and lower substrates 70 and 60 to realize perfect black or white image quality in a voltage-off state.

그러나, 이러한 종래의 횡전계형 액정표시장치는, 화소 영역의 중앙부에 위치하는 공통 전극이 불투명 금속으로 이루어지고, 스토리지 캐패시터를 공통 배선과 화소 전극의 중첩 면적에 의존한다는 점 등에 의해 개구율 및 스토리지 캐패시터 용량이 낮은 단점이 있다. However, such a conventional transverse field type liquid crystal display device has an aperture ratio and a storage capacitor capacitance due to the fact that the common electrode positioned at the center of the pixel region is made of an opaque metal, and the storage capacitor depends on the overlapping area between the common wiring and the pixel electrode. This has a low disadvantage.

이러한 문제점을 해결하기 위하여, 본 발명에서는 개구율 및 스토리지 캐패시터 향상구조 횡전계형 액정표시장치를 제공하는 것을 목적으로 한다. In order to solve this problem, it is an object of the present invention to provide a transverse electric field type liquid crystal display device having an aperture ratio and a storage capacitor enhancement structure.

이하, 상기 목적을 달성하기 위해 본 발명에서 제안하는 실시예들에 대해서 도면을 참조하여 설명한다. Hereinafter, embodiments proposed by the present invention will be described with reference to the drawings to achieve the above object.

도 5는 본 발명의 실시예 1에 따른 횡전계형 액정표시장치용 하부 기판에 대한 평면도로서, 하나의 화소부를 기준으로 도시하였다. FIG. 5 is a plan view of a lower substrate for a transverse electric field type liquid crystal display device according to Embodiment 1 of the present invention, and is illustrated based on one pixel unit.

도시한 바와 같이, 제 1 방향으로 게이트 배선(102)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(120)이 형성되어 있고, 게이트 및 데 이터 배선(102, 120)이 교차되는 지점에는 박막트랜지스터(T)가 형성되어 있다. As shown, the gate wiring 102 is formed in the first direction, the data wiring 120 is formed in the second direction crossing the first direction, and the gate and data wirings 102 and 120 are formed. The thin film transistor T is formed at the intersection point.

상기 박막트랜지스터(T)는 게이트 배선(102)에서 분기된 게이트 전극(104)과, 게이트 전극(104) 및 데이터 배선(120)과 중첩되게 형성된 반도체층(112)과, 반도체층(112) 상에서 서로 일정간격 이격되게 위치하는 소스 전극(114) 및 드레인 전극(116)을 포함한다. The thin film transistor T may include a gate electrode 104 branched from the gate wiring 102, a semiconductor layer 112 formed to overlap the gate electrode 104 and the data wiring 120, and on the semiconductor layer 112. The source electrode 114 and the drain electrode 116 are spaced apart from each other by a predetermined distance.

본 발명에서는 상기 반도체층(112)을 데이터 배선(120)과 대응되는 패턴으로 연장형성하고, 박막트랜지스터(T)를 온(on)시키는 게이트 물질을 게이트 전극(104)으로 한다. In the present invention, the gate material 104 is formed by extending the semiconductor layer 112 in a pattern corresponding to the data line 120 and turning on the thin film transistor T.

이때, 상기 데이터 배선(120)과 대응되게 위치하는 반도체층(112) 영역은 데이터 배선(120)의 버퍼층 역할을 한다. 그리고, 종래와 달리 박막트랜지스터(T)를 게이트 전극(104)부에 구성함에 따라, 박막트랜지스터(T)를 이루는 반도체층(112)으로 빛이 유입되는 것은 미도시한 블랙매트릭스로 차단할 수 있다. In this case, an area of the semiconductor layer 112 positioned to correspond to the data line 120 serves as a buffer layer of the data line 120. In addition, unlike the related art, as the thin film transistor T is configured in the gate electrode 104, light flowing into the semiconductor layer 112 constituting the thin film transistor T may be blocked by a black matrix (not shown).

그리고, 상기 게이트 배선(102)과 일정간격 이격된 위치에서 평행한 방향으로 공통 전압을 인가받는 공통 배선(106)이 형성되어 있고, 이 공통 배선(106)에서는 데이터 배선(120)과 평행한 방향으로 제 1, 2 공통 전극(108, 110)이 분기되어 있다. In addition, a common wiring 106 is applied to receive a common voltage in a parallel direction at a position spaced apart from the gate wiring 102 by a predetermined distance, and the common wiring 106 has a direction parallel to the data wiring 120. The first and second common electrodes 108 and 110 branch off.

상기 게이트 배선(102)은 비저항값이 낮은 불투명 금속으로 이루어지고, 바람직하기로는 몰리브덴(Mo), 알루미늄 네오디뮴(AlNd)를 각각 상, 하부층으로 하는 이중층 금속으로 구성되는 것이 바람직하다. The gate wiring 102 is made of an opaque metal having a low specific resistance value, and preferably, a double layer metal including molybdenum (Mo) and aluminum neodymium (AlNd) as upper and lower layers, respectively.

그리고, 제 1, 2 공통 전극(108, 110) 사이 구간에는 제 1, 2 공통 전극(108, 110)과 평행한 방향으로 투명 도전성 물질(바람직하기로는, ITO(indium tin oxide))로 이루어진 제 3 공통 전극(122)이 형성된다. 여기서, 제 1, 2 공통 전극(108, 110)은 각각 제 1a, 1b 공통 전극(108a, 108b) 및 제 2a, 2b 공통 전극(110a, 110b)으로 이루어지고, 이때 제 1a, 2a 공통 전극(108a, 110a)은 게이트 배선(102)과 동일 물질로 이루어지며, 제 1b, 2b 공통 전극(108b, 110b)은 제 3 공통 전극(122)과 동일 물질로 이루어지는 것을 특징으로 한다. 특히, 제 2b 공통 전극(110b)과 제 3 공통 전극(122)은 공통 배선(106)과 대응되는 위치의 공통 전극 연결부(124)를 통해 일체형으로 연결되어 있으며, 제 1a, 1b 공통 전극(108a, 108b)과 제 2a, 2b 공통 전극(110a, 110b)은 각각 공통 전극 콘택홀(111)을 통해 서로 연결되어 있다. In addition, a section made of a transparent conductive material (preferably indium tin oxide (ITO)) in a direction parallel to the first and second common electrodes 108 and 110 may be formed in the section between the first and second common electrodes 108 and 110. Three common electrodes 122 are formed. Here, the first and second common electrodes 108 and 110 may be formed of the first and second common electrodes 108a and 108b and the second and second common electrodes 110a and 110b, respectively. 108a and 110a are made of the same material as the gate wiring 102, and the first and second common electrodes 108b and 110b are made of the same material as the third common electrode 122. In particular, the 2b common electrode 110b and the third common electrode 122 are integrally connected through the common electrode connecting portion 124 at a position corresponding to the common wire 106, and the first and second common electrodes 108a and 108b are integrated. , 108b and the second and second common electrodes 110a and 110b are connected to each other through the common electrode contact hole 111, respectively.

그리고, 상기 박막트랜지스터(T)와 연결된 화소 전극 제 1 연결부(126) 및 게이트 배선(102)과 중첩되는 화소 전극 제 2 연결부(128)가 서로 마주보는 구간에서 제 2 방향으로 화소 전극(130)이 다수 개 분기되어 있으며, 이 화소 전극(130)은 상기 제 1 공통 전극(108)과 제 3 공통 전극(122) 사이 구간 및 제 3 공통 전극(122)과 제 2 공통 전극(110) 사이 구간에 각각 위치한다. 상기 화소 전극 제 1 연결부(126) 및 화소 전극 제 2 연결부(128) 그리고 화소 전극(130)을 이루는 재질은 제 3 공통 전극(122)과 동일한 물질에서 선택된다. The pixel electrode 130 is disposed in the second direction in a section in which the pixel electrode first connection part 126 connected to the thin film transistor T and the pixel electrode second connection part 128 overlapping the gate wiring 102 face each other. The pixel electrode 130 is divided into a plurality of branches, and the pixel electrode 130 has a section between the first common electrode 108 and the third common electrode 122 and a section between the third common electrode 122 and the second common electrode 110. Are located on each. The material forming the pixel electrode first connector 126, the pixel electrode second connector 128, and the pixel electrode 130 is selected from the same material as the third common electrode 122.

더욱이, 상기 횡전계형 액정표시장치에서는 드레인 전극(116)에서 연장형성되어 상기 공통 배선(106)과 대응되는 패턴으로 형성된 캐패시터 전극(118)이 형성되어 있고, 캐패시터 전극(118)과 공통 배선(106)이 중첩되는 영역은 절연체가 개재된 상태에서 공통 방식의 제 1 스토리지 캐패시터(CST1)를 이루고, 게이트 배선(102)과 중첩되는 화소 전극 제 2 연결부(128) 영역은 절연체가 개재된 상태에서 전단 게이트 방식의 제 2 스토리지 캐패시터(CST2)를 이룬다. Further, in the transverse electric field type liquid crystal display device, a capacitor electrode 118 extending from the drain electrode 116 and formed in a pattern corresponding to the common wiring 106 is formed, and the capacitor electrode 118 and the common wiring 106 are formed. ) Overlapping regions form a common first storage capacitor C ST1 with an insulator interposed therebetween, and an area of the pixel electrode second connection portion 128 overlapping the gate wiring 102 with an insulator interposed therebetween. A second storage capacitor C ST2 of a front gate type is formed.

특히, 제 1 스토리지 캐패시터(CST1)는 공통 배선(106)과 캐패시터 전극(118)이 중첩된 영역에서의 스토리지 캐패시터 및 공통 배선(106)과 캐패시터 전극(118) 그리고 화소 전극(130) 또는 공통 배선(106)과 캐패시터 전극(118) 그리고 공통 전극 연결부(124)가 삼중으로 중첩된 영역에서는 직렬방식의 스토리지 캐패시터의 합으로 이루어진다. In particular, the first storage capacitor C ST1 includes the storage capacitor and the common wiring 106 and the capacitor electrode 118 and the pixel electrode 130 or the common electrode in the region where the common wiring 106 and the capacitor electrode 118 overlap. In the region in which the wiring 106, the capacitor electrode 118, and the common electrode connection unit 124 overlap each other, the sum of the storage capacitors in series is formed.

이와 같이, 본 실시예에 의하면 별도의 공정 추가없이 중앙부에 위치하는 제 3 공통 전극(122)을 투명 도전성 물질로 구성함에 따라 개구율 향상을 꾀할 수 있으며, 전단 게이트 방식과 공통 방식을 채용하여 스토리지 캐패시터(CST)의 용량을 향상시킬 수 있다. As described above, according to the present exemplary embodiment, the aperture ratio may be improved by forming the third common electrode 122 positioned at the center portion of the transparent conductive material without additional processing, and employing the front gate method and the common method, and thus the storage capacitor. The capacity of (C ST ) can be improved.

그러나, 이와 같은 구조의 횡전계형 액정표시장치에서는 상기 게이트 배선(102) 단차부와 대응되는 위치의 화소 전극(130)이 단선되는 불량이 발생되기 쉽다. 좀 더 상세히 설명하기 위하여, 게이트 배선(102) 단차부에 대한 단면도를 하기와 같이 제시한다. However, in the transverse electric field type liquid crystal display device having such a structure, a defect in which the pixel electrode 130 is disconnected at a position corresponding to the stepped portion of the gate wiring 102 easily occurs. To describe in more detail, a cross-sectional view of the stepped portion of the gate wiring 102 is presented as follows.

도 6은 상기 도 5의 절단선 VI-VI에 따라 절단된 단면에 관한 것이다. 6 is a cross-sectional view taken along the line VI-VI of FIG. 5.

도시한 바와 같이, 게이트 배선(102)이 형성된 기판(101) 상에, 게이트 배선(102) 및 기판 전면을 덮는 게이트 절연막(107)이 형성되어 있고, 게이트 절연막(107) 상부에는 화소 전극 제 2 연결부(128)와 화소 전극(130)이 일체로 형성되어 있다. As shown, a gate insulating film 107 covering the gate wiring 102 and the entire surface of the substrate is formed on the substrate 101 on which the gate wiring 102 is formed, and the pixel electrode second is formed on the gate insulating film 107. The connecting portion 128 and the pixel electrode 130 are integrally formed.

상기 게이트 절연막(107)을 이루는 물질은 저온 공정이 가능하며, 접착 특성이 우수한 일종의 무기절연물질인 실리콘 질화막(SiNX) 또는 실리콘 산화막(SiOX)이 주로 이용된다. The material constituting the gate insulating film 107 may be a low temperature process, and a silicon nitride film (SiN X ) or a silicon oxide film (SiO X ), which is a kind of inorganic insulating material having excellent adhesion characteristics, is mainly used.

그러나, 이러한 무기절연물질은 실리콘 원자간의 결합력이 약하기 때문에, 기판과 게이트 배선(102)이 이루는 단차부위에 대한 성막 정도를 나타내는 스텝 커버리지(step coverage) 특성이 떨어져, 이러한 게이트 절연막(107)의 단차부와 대응되는 영역(Ⅶ)에서의 화소 전극(130)은 공정 중 게이트 배선(102)과 단락되거나 또는 단선되기 쉬워 패턴 불량이 발생된다. However, since the inorganic insulating material has a weak bonding force between the silicon atoms, the step coverage characteristic indicating the film formation degree on the stepped portion formed by the substrate and the gate wiring 102 is inferior, resulting in a step difference in the gate insulating film 107. The pixel electrode 130 in the region corresponding to the negative portion is likely to be shorted or disconnected from the gate wiring 102 during the process, so that a pattern failure occurs.

이러한 문제점을 개선하기 위하여, 본 발명의 또 다른 실시예에서는 게이트 배선과 중첩되는 화소 전극 구조를 변경하여 공정 마진(margin)을 확보하고, 생산수율이 향상된 횡전계형 액정표시장치를 제공하고자 한다.
In order to improve this problem, another embodiment of the present invention is to provide a transverse electric field type liquid crystal display device to secure the process margin (margin) by changing the pixel electrode structure overlapping the gate wiring, and improved production yield.

상기 목적을 달성하기 위하여, 본 발명의 하나의 특징에서는 기판과; 상기 기판 상에 제 1 방향으로 형성된 다수 개의 게이트 배선과; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 다수 개의 데이터 배선과; 상기 게이트 및 데이터 배선이 교차되는 지점에 형성된 박막트랜지스터와; 상기 게이트 배선과 일정간격 이격된 위치에서 상기 제 1 방향으로 형성된 공통 배선과; 상기 공통 배선과 연결되어 상기 제 2 방향으로 위치하는 다수의 공통 전극과; 상기 박막트랜지스터와 연결되며, 상기 다수의 공통 전극과 서로 엇갈리게 배치된 다수 개의 화소 전극과; 상기 다수 개의 화소 전극을 서로 연결시키며, 상기 제 2 방향으로 상기 게이트 배선을 완전히 덮으며 형성된 화소 전극 연결부를 포함하는 횡전계형 액정표시장치용 기판을 제공한다. In order to achieve the above object, in one aspect of the present invention; A plurality of gate lines formed on the substrate in a first direction; A plurality of data lines formed in a second direction crossing the first direction; A thin film transistor formed at a point where the gate and the data line cross each other; A common wiring formed in the first direction at a position spaced apart from the gate wiring by a predetermined distance; A plurality of common electrodes connected to the common wire and positioned in the second direction; A plurality of pixel electrodes connected to the thin film transistors and alternately disposed with the plurality of common electrodes; A substrate for a transverse electric field type liquid crystal display device including a plurality of pixel electrodes connected to each other and a pixel electrode connection part formed to completely cover the gate wiring in the second direction.

상기 다수의 공통 전극은 상기 데이터 배선과 인접 구성된 제 1, 2 공통 전극과, 상기 제 1, 2 공통 전극 사이 구간에 위치하는 투명 도전성 물질로 이루어진 제 3 공통 전극을 포함하며, 상기 제 1, 2 공통 전극은 게이트 배선과 동일 물질로 이루어진 하부층과, 상기 제 3 공통 전극과 동일 물질로 이루어진 상부층으로 이루어진 두 층으로 구성되고, 상기 제 1, 2 공통 전극 중 어느 한 공통 전극과 제 3 공통 전극은 공통 전극 연결부를 통하여 일체로 구성되는 것을 특징으로 한다. The plurality of common electrodes includes first and second common electrodes configured to be adjacent to the data line, and a third common electrode made of a transparent conductive material positioned in a section between the first and second common electrodes. The common electrode is composed of two layers including a lower layer made of the same material as the gate wiring and an upper layer made of the same material as the third common electrode, and one of the first and second common electrodes and the third common electrode Characterized in that it is integrally configured through the common electrode connection.

상기 박막트랜지스터는 상기 게이트 배선에서 분기된 게이트 전극과, 상기 게이트 전극을 덮는 반도체층과, 상기 반도체층 상에서 서로 일정간격 이격되는 데이터 배선에서 분기된 소스 전극 및 화소 전극과 연결되는 드레인 전극으로 이루어지고, 상기 드레인 전극에서 연장형성되어 상기 공통 배선과 대응되는 영역에는 캐패시터 전극이 위치하며, 상기 캐패시터 전극과 공통 배선이 대응되는 영역은 절연체가 개재된 상태에서 제 1 스토리지 캐패시터를 이루고, 상기 게이트 배선과 중첩되는 화소 전극 연결부는 절연체가 개재된 상태에서 제 2 스토리지 캐패시터를 이루며, 상기 화소 전극 연결부는 중첩되는 게이트 배선의 단차부를 덮는 면적을 가지는 것을 특징으로 한다. The thin film transistor includes a gate electrode branched from the gate line, a semiconductor layer covering the gate electrode, a drain electrode connected to a source electrode and a pixel electrode branched from a data line spaced apart from each other on the semiconductor layer by a predetermined distance. And a capacitor electrode in a region extending from the drain electrode to correspond to the common wiring, and a region in which the capacitor electrode and the common wiring correspond to form a first storage capacitor with an insulator interposed therebetween. The overlapping pixel electrode connectors form a second storage capacitor with an insulator interposed therebetween, and the pixel electrode connectors have an area covering a stepped portion of the overlapping gate line.

본 발명의 또 다른 특징에서는, 상기 횡전계형 액정표시장치용 기판을 포함 하는 횡전계형 액정표시장치를 제공한다. In still another aspect of the present invention, there is provided a transverse electric field liquid crystal display device including the substrate for the transverse electric field liquid crystal display device.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 7은 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 하부 기판에 대한 평면도로서, 상기 도 6과 중복되는 부분에 대한 설명은 생략하기로 한다. FIG. 7 is a plan view of a lower substrate for a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention, and descriptions of parts overlapping with those of FIG. 6 will be omitted.

도시한 바와 같이, 제 1 방향으로 게이트 배선(202)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(220)이 형성되어 있으며, 상기 게이트 배선(202)과 평행한 방향으로 일정간격 이격되게 위치하며, 데이터 배선(220)과 평행한 방향으로 서로 일정간격 이격된 다수 개의 제 1, 2, 3 공통 전극(208, 210, 222)을 포함하는 공통 배선(206)이 형성되어 있으며, 게이트 및 데이터 배선(202, 220)이 교차되는 지점에는 박막트랜지스터(T)가 형성되어 있고, 박막트랜지스터(T)와 화소 전극(230)을 연결하는 화소 전극 제 1 연결부(226)와, 게이트 배선(202)과 중첩되어 화소 전극 제 2 연결부(228)가 형성되어 있고, 이 두 연결부 사이에는 데이터 배선(220)과 평행한 방향으로 상기 제 1, 2, 3 공통 전극(208, 210, 222)과 서로 엇갈리게 위치하는 다수 개의 화소 전극(230)이 형성되어 있다. As shown, the gate wiring 202 is formed in a first direction, the data wiring 220 is formed in a second direction crossing the first direction, and in a direction parallel to the gate wiring 202. The common line 206 is disposed to be spaced apart from each other and includes a plurality of first, second, and third common electrodes 208, 210, and 222 spaced apart from each other in a direction parallel to the data line 220. The thin film transistor T is formed at a point where the gate and the data lines 202 and 220 intersect with each other, the pixel electrode first connection part 226 connecting the thin film transistor T and the pixel electrode 230; The pixel electrode second connecting portion 228 is formed to overlap with the gate wiring 202, and the first, second and third common electrodes 208, 210, and the second connecting portion 228 are formed between the two connecting portions in a direction parallel to the data wiring 220. 222 and a plurality of pixel electrodes 230 positioned to cross each other are formed It is.

특히, 상기 도 7의 "Ⅷ"영역에 대한 확대도인 도 8에서와 같이, 본 실시예에서는 게이트 배선(202)과 중첩되는 화소 전극 제 2 연결부(228)의 면적을 넓혀, 기존의 게이트 배선(202)과 화소 전극(230)간의 중첩부에서 화소 전극(230)이 단선되는 문제를 해결하고, 게이트 배선(202)과 화소 전극 제 2 연결부(228)가 대응되는 영역에서의 제 2 스토리지 캐패시터(CST2)의 용량을 증가시키는 것을 특징으로 한 다. In particular, as shown in FIG. 8, which is an enlarged view of the region “Ⅷ” of FIG. 7, in this embodiment, the area of the pixel electrode second connecting portion 228 overlapping the gate wiring 202 is widened, and thus the existing gate wiring is expanded. Addressing the problem of disconnection of the pixel electrode 230 at an overlapping portion between the 202 and the pixel electrode 230, and a second storage capacitor in an area where the gate wiring 202 and the pixel electrode second connection part 228 correspond to each other. It is characterized by increasing the capacity of (C ST2 ).

본 실시예에서는 게이트 배선(202)의 단차부와 중첩되는 부분을 화소 전극 제 2 연결부(228)로 하여, 게이트 배선(202)과 화소 전극 제 2 연결부(228)의 중첩폭(IX)을 증가시켰다. 한 예로, 기존에는 상기 "IX"에 해당하는 중첩폭이 화소 전극(230) 선폭에 해당하는 대략 4㎛으로 하였으나, 본 실시예에서는 대략 25㎛까지 연장형성함에 따라 화소 전극(230)의 단선 불량 발생율을 현저하게 줄일 수 있다. In the present embodiment, the overlapping width IX of the gate wiring 202 and the pixel electrode second connecting portion 228 is increased by using the portion overlapping the stepped portion of the gate wiring 202 as the pixel electrode second connecting portion 228. I was. As an example, the overlap width corresponding to the “IX” is approximately 4 μm corresponding to the line width of the pixel electrode 230, but in this embodiment, the disconnection of the pixel electrode 230 is bad due to the extension to approximately 25 μm. The incidence rate can be significantly reduced.

그러나, 본 발명에 따른 횡전계형 액정표시장치에서는 화소 영역 내 위치하는 공통 전극 및 화소 전극의 갯수를 다양하게 변경할 수 있으며, 상기 반도체층 패턴을 형성함에 있어서, 박막트랜지스터에 아일랜드(island)형태로 구성하는 예를 적용할 수 있다. However, in the transverse field type liquid crystal display device according to the present invention, the number of common electrodes and pixel electrodes positioned in the pixel region may be variously changed, and in forming the semiconductor layer pattern, the thin film transistor may have an island shape. The example can be applied.

도 9는 본 발명에 따른 횡전계형 액정표시장치에 대한 단면도로서, 상부 및 하부 기판의 적층구조를 하나의 화소 영역을 중심으로 도시하며, 상기 도 4와 중복되는 부분에 대한 설명은 간략히 한다. FIG. 9 is a cross-sectional view of a transverse electric field type liquid crystal display device according to an exemplary embodiment of the present invention. The stacked structure of the upper and lower substrates is shown centering on one pixel area, and a description of the overlapping part with FIG. 4 will be briefly described.

도시한 바와 같이, 액정층(350)이 개재되며 화소 영역(P) 및 화소 영역(P)내 개구부(PP)가 정의된 상부 및 하부 기판(330, 310)이 대향된 구조에서, 상기 상부 기판(330)의 하부에는 개구부(PP)이외의 영역에 위치하는 블랙매트릭스(332) 및 블랙매트릭스(332)와 일부 중첩되어 화소 영역(P)별로 형성된 컬러필터(334) 그리고, 컬러필터(334) 하부의 오버코트층(336)이 위치한다. As shown, the upper substrate has a structure in which the liquid crystal layer 350 is interposed and the upper and lower substrates 330 and 310 in which the opening P is defined in the pixel region P and the pixel region P are opposed to each other. A color filter 334 and a color filter 334 that are partially overlapped with the black matrix 332 and the black matrix 332 positioned in a region other than the opening PP and formed for each pixel region P under the 330. Lower overcoat layer 336 is located.

그리고, 상기 하부 기판(310) 상의 화소 영역(P)에는 공통 전극(316)과 화소 전극(318)이 서로 엇갈리게 차례대로 배치되어 있고, 화소 영역(P)의 일측에 위치하는 제 1 공통 전극(312)과 인접한 위치에는 데이터 배선(320)이 배치되어 있다. In addition, the common electrode 316 and the pixel electrode 318 are alternately disposed in the pixel region P on the lower substrate 310, and are disposed on one side of the pixel region P. The data line 320 is disposed at a position adjacent to the 312.

상기 제 1 공통 전극(312)은 비저항값이 낮은 불투명 금속물질로 이루어지며, 하부층을 이루는 제 1a 공통 전극(312a)와, 제 1a 공통 전극(312a) 상부에 위치하며, 화소 전극(318)과 같이 투명 도전성 물질로 이루어진 제 1b 공통 전극(312b)이 공통 전극 콘택홀(311)로 연결된 구조로 이루어진다. 그리고, 개구부(PP)내 위치하는 제 2 공통 전극(314)은 제 1b 공통 전극(312b) 및 화소 전극(318)과 같이 투명 도전성 물질로 이루어짐에 따라, 기존의 횡전계 액정표시장치보다 개구부(PP)에서의 빛의 투과영역을 넓혀 개구율이 향상된 횡전계형 액정표시장치를 제공할 수 있다. The first common electrode 312 is made of an opaque metal material having a low specific resistance, and is positioned on the first common electrode 312a and the first common electrode 312a that form a lower layer, and the pixel electrode 318. As described above, the first b common electrode 312 b made of a transparent conductive material is connected to the common electrode contact hole 311. Since the second common electrode 314 positioned in the opening PP is made of a transparent conductive material such as the first b common electrode 312b and the pixel electrode 318, the second common electrode 314 may be formed of an opening ( It is possible to provide a transverse electric field type liquid crystal display device having an improved aperture ratio by widening the light transmission region in PP).

그외에, 상부 및 하부 기판(330, 310)의 액정층(350)과 접하는 내부면에는 각각 상부 및 하부 배향막(338, 322)이 형성되어 있으며, 상부 및 하부 기판(330, 310)의 각각 바깥면에 위치하는 상부 및 하부 편광판(354, 352)을 더욱 포함한다. In addition, upper and lower alignment layers 338 and 322 are formed on inner surfaces of the upper and lower substrates 330 and 310 that contact the liquid crystal layer 350, respectively. It further includes upper and lower polarizers 354 and 352 located on the surface.

그러나, 본 발명의 상기 실시예로 한정되지 않으며, 본 발명의 취지에 벗어나지 않는 범위내에서 다양하게 변경하여 실시할 수 있다. However, it is not limited to the said embodiment of this invention, It can implement in various changes within the range which does not deviate from the meaning of this invention.

이상과 같이, 본 발명에 따른 횡전계형 액정표시장치에 의하면 개구율 및 스토리지 캐패시터를 향상시킬 수 있을 뿐 아니라, 게이트 배선과 중첩되는 화소 전극 형성면적을 넓힘에 따라, 공정 마진을 충분히 확보하면서 화소 전극의 단선 불량을 효과적으로 줄임에 따라 생산수율이 향상된 횡전계형 액정표시장치를 제공할 수 있다.As described above, according to the transverse electric field type liquid crystal display device according to the present invention, not only can the aperture ratio and the storage capacitor be improved, but also the pixel electrode formation area overlapping with the gate wiring can be increased, so that the process margin is sufficiently secured. According to the present invention, it is possible to provide a transverse electric field type liquid crystal display device having improved production yield by effectively reducing disconnection defects.

Claims (8)

기판과; A substrate; 상기 기판 상에 제 1 방향으로 형성된 다수 개의 게이트 배선과;A plurality of gate lines formed on the substrate in a first direction; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 다수 개의 데이터 배선과; A plurality of data lines formed in a second direction crossing the first direction; 상기 게이트 및 데이터 배선이 교차되는 지점에 형성된 박막트랜지스터와; A thin film transistor formed at a point where the gate and the data line cross each other; 상기 게이트 배선과 일정간격 이격된 위치에서 상기 제 1 방향으로 형성된 공통 배선과; A common wiring formed in the first direction at a position spaced apart from the gate wiring by a predetermined distance; 상기 공통 배선과 연결되어 상기 제 2 방향으로 위치하는 다수의 공통 전극과; A plurality of common electrodes connected to the common wire and positioned in the second direction; 상기 박막트랜지스터와 연결되며, 상기 다수의 공통 전극과 서로 엇갈리게 배치된 다수 개의 화소 전극과; A plurality of pixel electrodes connected to the thin film transistors and alternately disposed with the plurality of common electrodes; 상기 다수 개의 화소 전극을 서로 연결시키며, 상기 제 2 방향으로 상기 게이트 배선을 완전히 덮으며 형성된 화소 전극 연결부A pixel electrode connection part which connects the plurality of pixel electrodes to each other and completely covers the gate wiring in the second direction 를 포함하는 횡전계형 액정표시장치용 기판. A substrate for a transverse electric field type liquid crystal display device comprising a. 제 1 항에 있어서, The method of claim 1, 상기 다수의 공통 전극은 상기 데이터 배선과 인접 구성된 제 1, 2 공통 전극과, 상기 제 1, 2 공통 전극 사이 구간에 위치하는 투명 도전성 물질로 이루어진 제 3 공통 전극을 포함하는 횡전계형 액정표시장치용 기판. The plurality of common electrodes may include first and second common electrodes configured to be adjacent to the data line, and a third common electrode made of a transparent conductive material positioned in a section between the first and second common electrodes. Board. 제 2 항에 있어서, The method of claim 2, 상기 제 1, 2 공통 전극은 게이트 배선과 동일 물질로 이루어진 하부층과, 상기 제 3 공통 전극과 동일 물질로 이루어진 상부층으로 이루어진 두 층으로 구성되는 횡전계형 액정표시장치용 기판.  The first and second common electrodes may be formed of two layers including a lower layer made of the same material as the gate wiring and an upper layer made of the same material as the third common electrode. 제 3 항에 있어서, The method of claim 3, wherein 상기 제 1, 2 공통 전극 중 어느 한 공통 전극과 제 3 공통 전극은 공통 전극 연결부를 통하여 일체로 구성되는 횡전계형 액정표시장치용 기판. 1. The substrate of claim 1, wherein the common electrode and the third common electrode are integrally formed through a common electrode connection unit. 제 1 항에 있어서, The method of claim 1, 상기 박막트랜지스터는 상기 게이트 배선에서 분기된 게이트 전극과, 상기 게이트 전극을 덮는 반도체층과, 상기 반도체층 상에서 서로 일정간격 이격되는 소스 전극 및 드레인 전극으로 이루어지는 횡전계형 액정표시장치용 기판. The thin film transistor includes a gate electrode branched from the gate wiring, a semiconductor layer covering the gate electrode, and a source electrode and a drain electrode spaced apart from each other on the semiconductor layer by a horizontal. 제 5 항에 있어서, The method of claim 5, wherein 상기 드레인 전극에서 연장형성되어 상기 공통 배선과 대응되는 영역에는 캐패시터 전극이 위치하며, 상기 캐패시터 전극과 공통 배선이 대응되는 영역은 절연체가 개재된 상태에서 제 1 스토리지 캐패시터를 이루는 횡전계형 액정표시장치용 기판.A capacitor electrode is positioned in a region extending from the drain electrode to correspond to the common wiring, and a region corresponding to the capacitor electrode and the common wiring is a transverse electric field liquid crystal display device that forms a first storage capacitor with an insulator interposed therebetween. Board. 제 1 항에 있어서, The method of claim 1, 상기 게이트 배선과 중첩되는 화소 전극 연결부는 절연체가 개재된 상태에서 제 2 스토리지 캐패시터를 이루는 횡전계형 액정표시장치용 기판. And a pixel electrode connection portion overlapping the gate line to form a second storage capacitor in an insulator interposed therebetween. 삭제delete
KR1020010078246A 2001-12-11 2001-12-11 In-Plane Switching Mode Liquid Crystal Display Device KR100801152B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010078246A KR100801152B1 (en) 2001-12-11 2001-12-11 In-Plane Switching Mode Liquid Crystal Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010078246A KR100801152B1 (en) 2001-12-11 2001-12-11 In-Plane Switching Mode Liquid Crystal Display Device

Publications (2)

Publication Number Publication Date
KR20030048488A KR20030048488A (en) 2003-06-25
KR100801152B1 true KR100801152B1 (en) 2008-02-05

Family

ID=29574283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010078246A KR100801152B1 (en) 2001-12-11 2001-12-11 In-Plane Switching Mode Liquid Crystal Display Device

Country Status (1)

Country Link
KR (1) KR100801152B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003712A (en) * 1997-06-26 1999-01-15 김영환 Ultra high aperture liquid crystal display device and manufacturing method thereof
KR19990009891A (en) * 1997-07-12 1999-02-05 구자홍 Transverse electric field liquid crystal display device
KR20000004375A (en) * 1998-06-30 2000-01-25 김영환 Thin film transistor liquid crystal display device and method hereof
KR20010035877A (en) * 1999-10-04 2001-05-07 구본준, 론 위라하디락사 Liquid crystal display

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003712A (en) * 1997-06-26 1999-01-15 김영환 Ultra high aperture liquid crystal display device and manufacturing method thereof
KR19990009891A (en) * 1997-07-12 1999-02-05 구자홍 Transverse electric field liquid crystal display device
KR20000004375A (en) * 1998-06-30 2000-01-25 김영환 Thin film transistor liquid crystal display device and method hereof
KR20010035877A (en) * 1999-10-04 2001-05-07 구본준, 론 위라하디락사 Liquid crystal display

Also Published As

Publication number Publication date
KR20030048488A (en) 2003-06-25

Similar Documents

Publication Publication Date Title
KR100829785B1 (en) In-Plane Switching Mode Liquid Crystal Display Device
US7403253B2 (en) Plane switching mode liquid crystal display device having storage lines overlapping gate line and common line, and fabrication method thereof
KR100966452B1 (en) In plane switching mode liquid crystal display device and fabrication method thereof
US7180565B2 (en) In-plane switching mode liquid crystal display device having a storage electrode connected to the pixel electrode and under the color filter
KR100587217B1 (en) A substrate for IPS mode Liquid crystal display device and method for fabricating the same
US6914641B2 (en) Liquid crystal display devices and manufacturing method thereof
US7256851B2 (en) Array substrate for in-plane switching liquid crystal display device and manufacturing method of the same
KR100620322B1 (en) IPS mode Liquid crystal display device and method for fabricating the same
KR101237791B1 (en) Array substrate for In-Plane switching mode LCD
JP2003195330A (en) Liquid crystal display device
KR20010056590A (en) IPS mode Liquid crystal display device and method for fabricating the same
US7460192B2 (en) Liquid crystal display, thin film diode panel, and manufacturing method of the same
KR20040077017A (en) liquid crystal display
KR102053439B1 (en) In-plane switching mode liquid crystal display array substrate
KR20130018057A (en) Array substrate for in-plane switching mode liquid crystal display device
JPH10253988A (en) Liquid crystal display device
US7133103B2 (en) In-plane switching liquid crystal display device and manufacturing method of the same
KR20050063016A (en) Multi-domain thin film transistor array panel and liquid crystal display including the same
KR101189143B1 (en) In-Plane Switching mode Liquid crystal display device
KR20050058105A (en) Fringe field switching mode liquid crystal display device and method for manufacturing the same
KR100801152B1 (en) In-Plane Switching Mode Liquid Crystal Display Device
KR100672215B1 (en) In-plane switching mode liquid crystal display device and manufacturing method of the same
KR100622396B1 (en) In-Plane Switching mode Liquid crystal display device and method for fabricating the same
US10627682B2 (en) Liquid crystal display device
KR100773876B1 (en) An array substrate for In-Plane switching mode LCD and the method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 13